DE10250902A1 - Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterelements - Google Patents

Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterelements Download PDF

Info

Publication number
DE10250902A1
DE10250902A1 DE10250902A DE10250902A DE10250902A1 DE 10250902 A1 DE10250902 A1 DE 10250902A1 DE 10250902 A DE10250902 A DE 10250902A DE 10250902 A DE10250902 A DE 10250902A DE 10250902 A1 DE10250902 A1 DE 10250902A1
Authority
DE
Germany
Prior art keywords
ions
layer
substrate
structural element
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10250902A
Other languages
English (en)
Other versions
DE10250902B4 (de
Inventor
Karsten Wieczorek
Manfred Horstmann
Rolf Stephan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10250902A priority Critical patent/DE10250902B4/de
Priority to US10/624,776 priority patent/US7041583B2/en
Publication of DE10250902A1 publication Critical patent/DE10250902A1/de
Application granted granted Critical
Publication of DE10250902B4 publication Critical patent/DE10250902B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

Ein Verfahren zur Verbesserung des Ätzverhaltens entfernbarer Strukturelemente bei der Herstellung eines Halbleiterbauteils ist hierin offenbart. Das Halbleiterbauteil umfasst eine antireflektierende Unterseitenbeschichtung und/oder ein entfernbares Seitenwandabstandselement, die in einem nachfolgenden Ätzvorgang entfernt werden müssen. Die antireflektierende Unterseitenbeschichtung und/oder das entfernbare Seitenwandabstandselement werden mittels schwerer inerter Ionen beschossen, um die Struktur der bestrahlten Strukturelemente zu ändern und um gleichzeitig die Ätzrate der verwendeten Materialien, beispielsweise Siliziumnitrid (SiN) oder ein Silizium-Stickstoff-Reaktionsgemisch (SRN), zu erhöhen.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere ein Verfahren zur Verbesserung des Ätzverhaltens von Halbleiterbauteilelementen.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Die Herstellung integrierter Schaltungen erfordert es, dass äußerst kleine Strukturelemente mit präzise kontrollierter Form und Größe, beispielsweise eine Gateelektrode, in einer Materialschicht auf einem geeigneten Substrat, etwa einem Siliziumsubstrat, gebildet werden. Mit zunehmender Integrationsdichte der integrierten Schaltungen wird es zunehmend wichtig, die minimale Strukturgröße, die auch als kritische Dimension bzw. Abmessung (CD) bezeichnet wird, innerhalb einer spezifischen Materialschicht zuverlässig und reproduzierbar herzustellen. Die äußerst kleinen Strukturelemente mit präzise kontrollierter Form und Größe werden so erzeugt, dass die Materialschicht mittels beispielsweise einem Ätzvorgang behandelt wird, wobei eine Maskenschicht über der Materialschicht gebildet wird, um die äußerst kleinen Strukturelemente in der Materialschicht zu definieren. Im Allgemeinen kann eine Maskenschicht aus einer Schicht aus Fotolack bestehen, die in einem fotolithografischen Prozess strukturiert wird.
  • Während des fotolithografischen Prozesses wird der Fotolack beispielsweise auf das Scheibensubstrat aufgeschleudert und anschließend selektiv mit Strahlung im tiefen Ultraviolettbereich belichtet. Antireflektierende Unterseitenbeschichtungen (BARC) sind erforderlich, um die Reflexionen und die entsprechende Streulichtbestrahlung während des Fotolithografieprozesses zu minimieren. Ohne eine antireflektierende Unterseitenbeschichtung könnte eine Belichtung des hochempfindlichen Fotolacks in ungewünschten Gebieten durch Licht bewirkt werden, das von darunter liegenden Schichten reflektiert wird. Daher kann das Einstellen der kritischen Dimensionen, d.h. die Größe und die Form der äußerst kleinen Strukturelemente, äußerst anspruchsvoll sein. Somit sind untenliegende antireflektierende Beschichtungen äußerst wichtig bei der Herstellung von Feldeffekttransistoren in Bauteilen mit äußerst hoher Packungsdichte (ULSI). Typischerweise werden anorganische Materialien, etwa Siliziumnitrid (SiN) verwendet, um die antireflektierende Unterseitenbeschichtung zu bilden. Die antireflektierende Unterseitenbeschichtung kann ebenso als eine Ätzstoppschicht in einem nachfolgenden Ätzprozess dienen, um die Fotolackschicht, die antireflektierende Beschichtung und die Materialschicht zu strukturieren, um damit die äußerst kleinen Gebiete zu bilden. Nach der Entfernung der restlichen Fotolackschicht wird die strukturierte antireflektierende Beschichtung in einem weiteren Ätzvorgang entfernt. Für einen Vorgang zum Entfernen von Siliziumnitrid wird typischerweise heiße Phosphorsäure verwendet. Die Ätzselektivität der antireflektierenden Beschichtung im Vergleich zur Materialschicht kann jedoch gering sein, insbesondere, wenn die antireflektierende Unterseitenbeschichtung aus Siliziumnitrid gebildet ist und das Gateelektrodenmaterial dotiertes Polysilizium ist. Vordotiertes Polysilizium wird beispielsweise in technisch fortschrittlichen Feldeffekttransistoren verwendet, um die Gateelektrode zu bilden, um damit eine ungewünschte Gateverarmung bzw. Depletion zu verringern. Dotiertes Polysilizium zeigt eine höhere Ätzrate im Vergleich zu undotiertem Polysilizium. Die geringere Ätzselektivität führt zu einer erhöhten Oberflächenrauhigkeit und erschwert das Einstellen der kritischen Abmessung des Strukturelements, was die Bauteilleistungsfähigkeit beeinflussen kann oder gar die Produktionsausbeute für die Bauteile beeinträchtigen kann.
  • Mit Bezug zu den 1a–1d werden gemäß einer typischen konventionellen Prozesssequenz zur detaillierteren Erläuterung der Anwendung von untenliegenden antireflektierenden Beschichtungen der Prozessablauf zur Herstellung einer Gateelektrode eines MOS-Feldeffekttransistors beschrieben, wobei schematisch Querschnittsansichten eines teilweise ausgebildeten Feldeffekttransistors dargestellt sind.
  • 1a zeigt schematisch eine Halbleiterstruktur mit einem Siliziumsubstrat 10 mit Flachgrabenisolations-(STI) Gebieten 20, einer Gateisolationsschicht 30, einer Polysilizi umschicht 40 und einer darauf gebildeten untenliegenden antireflektierenden Beschichtung 50.
  • Ein typischer Prozessablauf zur Herstellung der Halbleiterstruktur 1 umfasst gut bekannte Isolations- und Abscheideverfahren und daher wird deren Beschreibung weggelassen.
  • 1b zeigt die Halbleiterstruktur 1 nach der Herstellung einer Gateelektrode 41. Die Halbleiterstruktur 1 umfasst damit das Siliziumsubstrat 10, die Flachgrabenisolationsgebiete 20, eine strukturierte Gateisolationsschicht 31, die Gateelektrode 41, eine strukturierte antireflektierende Unterseitenbeschichtung 51 und ein Lackstrukturelement 61.
  • Das Herstellen der Gateelektrode 41 kann einen Fotolithografievorgang beinhalten, wobei die antireflektierende Unterseitenbeschichtung 50 die Reflexion von Licht an den darunter liegenden Grenzflächen während der Belichtung des Fotolacks reduziert. Die antireflektierende Unterseitenbeschichtung 50 kann als eine Ätzstoppschicht in dem nachfolgenden Ätzvorgang dienen. Das Ätzen der Lackschicht und der Polysiliziumschicht 40 wird typischerweise in einem anisotropen Plasmaätzvorgang ausgeführt.
  • 1c zeigt die Halbleiterstruktur 1 nach der Entfernung des Fotolackstrukturelements 61. Das Entfernen des Fotolacks wird typischerweise durch Anwendung eines Ätzvorgangs durchgeführt.
  • 1d zeigt die Halbleiterstruktur 1 der fertiggestellten Gateelektrode 41. Die strukturierte antireflektierende Unterseitenbeschichtung 51 ist entfernt, so dass die Halbleiterstruktur 1 das Siliziumsubstrat 10, die Flachgrabenisolationsgebiete 20, die Gateisolationsschicht 31 und die Gateelektrode 41 aufweist.
  • Die antireflektierende Unterseitenbeschichtung 51 aus Siliziumnitrid wird typischerweise unter Verwendung heißer Phosphorsäure (H3PO4) entfernt. Siliziumnitridschichten zeigen relativ geringe Ätzraten in Phosphorsäure und damit eine geringe Ätzselektivität zu Polysilizium. Aufgrund der geringen Ätzselektivität von Siliziumnitrid im Vergleich zu Polysilizium und insbesondere zu vordotiertem Polysilizium sind lange Ätzzeiten erforderlich, um die antireflektierende Unterseitenbeschichtung zuverlässig zu entfernen. Die lange Prozesszeit verursacht ein ungewolltes Ätzen des Polysiliziumstrukturelements, d.h. der Gateelektrode 41. Somit wird die Oberflächenrauhigkeit der Gateelektrode 41 erhöht bis möglicherweise in einem Ausmaße, dass deren Form verändert wird. Ferner ist das Kontrollieren der Abmessungen der Gateelektrode 41 möglicherweise davon betroffen und folglich können diese Änderungen in Form und Größe das Bauteilleistungsverhalten beeinträchtigen.
  • Zu dem Nachteil, der mit dem Entfernen einer untenliegenden antireflektierenden Beschichtung 50 verknüpft ist, ergibt sich ein weiterer Nachteil bei der Herstellung technisch anspruchsvoller MOS-Feldeffekttransistoren im Hinblick auf das Entfernen von "Opfer"-Seitenwandabstandselementen. Entfernbare bzw. "Opfer"-Seitenwandabstandselemente sind erforderlich, um die Miller (Drain/Gate)-Kapazität zu verringern, die durch das LDD/Gate-Überlappgebiet bewirkt wird, das in einem typischen konventionellen Prozessablauf erzeugt wird, wie dies im Folgenden beschrieben ist.
  • Die Verwendung von Seitenwandabstandselementen gemäß einem typischen konventionellen Prozessablauf (ohne entfernbare Abstandselemente) und der entsprechende Prozessablauf zur Herstellung eines MOS-Feldeffekttransistors ist mit Bezug zu den 2a–2f beschrieben, wobei die Elemente, die identisch zu jenen in 1a–1c sind, mit den gleichen Bezugszeichen belegt sind.
  • 2a zeig schematisch die Halbleiterstruktur 1 während des Implantationsprozesses für das leicht dotierte Drain (LDD) 74. Die Halbleiterstruktur 1 umfasst das Siliziumsubstrat 10, die Flachgrabenisolationsgebiete 20, die strukturierte Gateisolationsschicht 31, die Gateelektrode 41 und implantierte LDD-Gebiete 71.
  • Bei der Herstellung von MOS-Feldeffekttransistoren werden Source- und Draingebiete des Transistors nach der Herstellung der Gateelektrode 41 in einem selbst justierenden Vorgang gebildet. Die Flachgrabenisolationsgebiete 20 und die Gateelektrode 41 definieren aktive Gebiete, in denen die LDD-Implantation wirksam ist. Abhängig von der Art der Ionen, beispielsweise Phosphor (P) oder Bor (B) können n- oder p-MOS-Feldeffekttransistoren gebildet werden. Um die Source- und Draingebiete mit dem leicht dotierten Drain-(LDD) Gebiet 71 zu versehen, wird eine entsprechende Implantation mit Dotierstoffionen durchgeführt.
  • 2b zeigt die Halbleiterstruktur 1 mit einer abgeschiedenen Siliziumoxid- oder Siliziumnitridschicht 80. Die Schicht 80 kann ganzflächig unter Anwendung eines gut bekannten chemischen Dampfabscheide-(CVD) Prozesses abgeschieden werden.
  • 2c zeigt die Halbleiterstruktur 1 nach der Ausbildung von Seitenwandabstandselementen 81.
  • Nach der Herstellung der LDD-Gebiete 71, werden die Seitenwandabstandselemente 81 gebildet, um die Erweiterungsgebiete der LDD-Gebiete 71 zu schützen und um ein Gebiet für den nachfolgenden Implantationsprozess zu definieren, der zur Bildung stark dotierter tiefer Source-Drain-Gebiete 72 eines Source-Drain 70, das in 2d gezeigt ist, ausgeführt wird. Die Seitenwandabstandselemente 81 werden in einem anisotropen Ätzvorgang, typischerweise in einem Plasmaätzvorgang, gebildet.
  • 2d zeigt die Halbleiterstruktur 1 während des Implantationsprozesses 75 für das tiefe Source-Drain. Es sind zusätzlich zu der Halbleiterstruktur 1 aus 2c die implantierten tiefen Source-Drain-Gebiete 72 gezeigt. Die Seitenwandabstandselemente 81 werden angewendet, um die Implantation von Ionen in die Erweiterungsgebiete der LDD-Gebiete 71 zur Erzeugung eines gewünschten Implantationsprofils zu vermeiden.
  • 2e zeigt die Halbleiterstruktur 1 nach Ausführung des anschließenden thermischen Ausheizprozesses. Somit weisen die LDD-Gebiete 71 LDD/Gate-Überlappbereiche 73 auf.
  • Das Ausheizen ist erforderlich, um die implantierten Ionen in das Halbleitergitter einzubauen, d.h. um die implantierten Ionen zu aktivieren, und um Kristallstrukturschäden, die durch die implantierten Ionen hervorgerufen werden, zu reparieren. Das Ausheizen der tiefen Source-Drain-Gebiete 72 und der LDD-Gebiete 71 wird typischerweise in einem einzelnen Ausheizprozess durchgeführt. Das Ausheizen bewirkt jedoch auch eine Diffusion der Ionen in die umliegenden Gebiete mit geringer Ionendichte. Aufgrund der hohen Diffusionsaktivität, die für das Ausheizen des tiefen Source-Drains erforderlich ist, diffundieren die LDD-Ionen ebenfalls in lateraler Richtung unter die Gateelektrode 41 und führen daher zu einer Ausdehnung der LDD-Gebiete 71 bis unter die Gateelektrode 41 und bilden somit die LDD/Gate-Überlappbereiche 73. Folglich werden parasitäre Kapazitäten (Drain/Gate-Kapazitäten, die auch als Miller-Kapazität bekannt ist) vergrößert und die Bauteilleistungsfähigkeit kann beeinträchtigt werden.
  • 2f zeigt die Halbleiterstruktur 1 nach der Herstellung von Silizidgebieten 91 in den Source/Drain-Gebieten 70 und auf der Gategebieten 70 und auf der Gateelektrode 41.
  • Die Silizidgebiete 91 werden in einem konventionellen selbst justierenden Silizidprozess hergestellt. Der Silizidprozess kann beispielsweise durch ganzflächiges Abscheiden einer Metallschicht und durch einen nachfolgenden zweistufigen thermischen Ausheizprozess bewerkstelligt werden, wobei nichtreagiertes Überschussmetall mittels eines geeigneten Ätzvorganges nach dem ersten Ausheizschritt entfernt wird.
  • Die unerwünschte Diffusion der Dotierstoffe der LDD-Gebiete 71 unter die Gateisolationsschicht 31 kann verhindert oder zumindest reduziert werden, indem der Ablauf der Prozessschritte variiert wird. Ein verbessertes Dotierkonzentrationsprofil der Source-Drain-Gebiete 70 mit verkleinerten LDD/Gate-Überlappbereichen 73 kann erreicht werden, wenn die stark dotierten tiefen Source-Drain-Gebiete 72 vor der Implantation für die LDD-Gebiete 71 implantiert und ausgeheizt werden. Das Bilden der LDD-Gebiete 71 nach dem Ausheizen der tiefen Source-Drain-Gebiete 72 ermöglicht die Optimierung des erforderlichen zweiten (LDD) Ausheizvorganges im Hinblick auf die LDD-Aktivierung und die laterale Dotierstoffdiffusion. Ein Ändern der Prozesssequenz, wie zuvor beschrieben ist, erfordert jedoch das Entfernen der Seitenwandabstandselemente 81 nach der Bildung der tiefen Source/Drain-Gebiete 72. Typischerweise wird Siliziumnitrid (SiN) als ein Material für die Seitenwandabstandselemente 81 verwendet. Aufgrund der geringen Selektivität des Siliziumnitrid-Ätz prozesses zu dem benachbarten dotierten Silizium kann das Entfernen der Seitenwandabstandselemente 81 zu einer Bauteilbeeinträchtigung führen, die durch eine unvollständige Entfernung der Siliziumnitridabstandselemente hervorgerufen wird, wodurch nachfolgende Prozesse beeinflusst werden, und/oder zu einem Überätzen, wodurch Siliziumgebiete der Gateelektrode 41 und der Source/Drain-Gebiete 70 geschädigt werden.
    •
  • Angesichts der Nachteile des konventionellen Prozesses zum Entfernen der untenliegenden antireflektierenden Beschichtung 50 und/oder der Seitenwandabstandselemente 81 ist es wünschenswert, ein Verfahren bereit zu stellen, das das Entfernen von Bauteilstrukturelementen erlaubt, ohne übermäßig benachbarte Materialien zu beeinträchtigen und/oder nachfolgende Prozessschritte nachteilig zu beeinflussen.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Gemäß der vorliegenden Erfindung wird ein Verfahren bereit gestellt, wobei Strukturelemente eines Halbleiterbauteils, die zu entfernen sind, durch Ionen bestrahlt werden, um die Struktur des Materials der Strukturelemente zu modifizieren, und damit deren Ätzrate zu verbessern und um folglich die Ätzselektivität in dem entsprechenden Vorgang zum Entfernen zu verbessern.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung eines Halbleiterbauteilstrukturelements das Bereitstellen eines Substrats mit einer ersten darauf gebildeten Schicht und das Bedecken des Substrats mit einer zweiten Materialschicht. Anschließend werden Ionen in die zweite Materialschicht implantiert, um eine Struktur des Materials der zweiten Schicht zu modifizieren, und die zweite Materialschicht und die erste Schicht werden mittels Fotolithografie strukturiert, um ein Halbleiterstrukturelement in der ersten Schicht zu bilden. Die strukturierte zweite Materialschicht wird dann entfernt, wobei eine Selektivität beim Entfernen der strukturierten zweiten Schicht durch das Implantieren der Ionen erhöht ist.
  • Gemäß einer weiteren anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Halbleiterstruktur das Bereitstellen eines Substrats mit mindestens einem darauf gebildeten teilweise fertiggestellten Halbleiterelement, wobei das teilweise fertiggestellte Halbleiterelement mindestens ein Strukturelement mit Seitenwänden und daran gebildeten Seitenwandabstandselementen aufweist. Das Verfahren umfasst ferner das Implantieren von Ionen in die Seitenwandabstandselemente, wobei das Substrat in Bezug auf eine Einfallsrichtung der Ionen geneigt wird. Ferner werden die Seitenwandabstandselemente entfernt, wobei eine Selektivität durch die Implantation von Ionen erhöht ist.
    •
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a-1d schematisch eine Querschnittsansicht einer Halbleiterstruktur, in der ein typischer Prozessablauf zur Herstellung eines Gates gemäß dem Stand der Technik gezeigt ist;
  • 2a-2f schematisch eine Querschnittsansicht einer Halbleiterstruktur, wobei ein typischer Prozessablauf zur Herstellung von den Source/Drain-Gebieten eines MOS-Feldeffekttransistors gemäß dem Stand der Technik dargestellt ist;
  • 3a und 3b schematisch eine Querschnittsansicht einer Halbleiterstruktur, in der der Herstellungsvorgang für ein Gate gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung gezeigt ist; und
  • 4a-4h schematisch eine Querschnittsansicht einer Halbleiterstruktur, in der die Herstellung der Source/Drain-Gebiete eines MOS-Feldeffekttranistors entsprechend einer anschaulichen Ausführungsform der vorliegenden Erfindung gezeigt ist.
  • Es sollte beachtet werden, dass die in den Figuren gezeigten Abmessungen nicht maßstabsgetreu sind.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnung dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung beinhaltet das Konzept des Verbesserns der Selektivität eines Ätzprozesses, der zum Entfernen einer untenliegenden antireflektierenden Beschichtung und von Seitenwandabstandselementen durchgeführt wird. Die Selektivität des Ätzprozesses wird verbessert, indem die Ätzrate des Materials, das die zu entfernenden Strukturelemente bildet, erhöht wird. Die Ätzrate wird erhöht, indem das Strukturelement mit Ionen bestrahlt wird. Das Implantieren von Ionen in ein Festkörperstrukturelement ändert die Struktur des Materials des Strukturelements zu einem amorpheren Zustand, d.h. die kurzreichweitige Ordnung in der Struktur des Materials wird modifiziert. Insbesondere verursachen schwere Ionen starke Schäden in der Festkörperstruktur, selbst bei relativ geringer Dosis. In einer speziellen Ausführungsform werden inerte Ionen verwendet, so dass die elektrischen Eigenschaften der Implantationsgebiete durch die implantierten Ionen minimal beeinflusst werden. Somit ist der Betriff "inerte Ionen" so zu verstehen, dass dieser Ionen be zeichnet, die lediglich einen minimalen Einfluss auf das elektrische Verhalten der Materialien ausüben, die zur Ausbildung der Strukturelemente verwendet werden, und die im Wesentlichen nicht als ein Dotierstoff in den Halbleitergebieten fungieren. Somit können beispielsweise Argon (Ar), Xenon (Xe) und dergleichen als inerte Ionen verwendet werden. Für Strukturelemente auf Siliziumbasis oder Germaniumbasis können auch Silizium-(Si) oder Germanium-(Ge) Ionen als "inerte Ionen" aufgefasst werden.
  • Mit Bezug zu de 3a, 3b und 4a–4h werden nunmehr anschauliche Ausführungsformen gemäß der vorliegenden Erfindung beschrieben. In den 3a, 3b und 4a–4h werden die gleichen Bezugszeichen wie in 1 und 2 benutzt, um ähnliche oder identische Komponenten und Teile zu bezeichnen.
  • Die in den 3a, 3b und den 4a–4h dargestellten Ausführungsformen betreffen einen Feldeffekttransistor, der auf einem Siliziumsubstrat ausgebildet ist, und ein Polysiliziumgatestrukturelement aufweist. Das verwendete Substrat ist jedoch nicht auf ein Siliziumsubstrat beschränkt, und jedes andere Substrat, beispielsweise ein Germaniumsubstrat oder ein Silizium-auf-Isolator (SOI)-Substrat kann angewendet werden. Ferner ist das Strukturelement nicht auf ein Polysiliziumgate eingeschränkt und es kann jedes andere Gate- oder Verbindungsleitungselement, beispielsweise ein Metallgate oder eine Polysiliziumverbindungsleitung, verwendet werden.
  • Die erfindungsgemäßen anschaulichen Ausführungsformen, die in 3a und 3b gezeigt sind, beinhalten die gleichen Schritte, wie sie mit Bezug zu den 1a–1c beschrieben sind. Das Polysiliziumgate wird in der gleichen Weise gebildet, mit Ausnahme eines zusätzlichen Schrittes, der nach dem Abscheiden der antireflektierenden Unterseitenbeschichtung 50 und vor dem Fotolithografieprozess ausgeführt wird. Daher zeigen 3a und 3b schematisch lediglich den zusätzlichen Prozessschritt und die Verbesserungen, die durch das erfindungsgemäße Verfahren erreicht werden.
  • 3a zeigt schematisch eine Halbleiterstruktur 1 mit einem Siliziumsubstrat 10, Flachgrabenisolationsgebieten 20 und einer Gateisolationsschicht 30. Eine Halbleiterschicht 40 und eine antireflektierende Unterseitenbeschichtung 50 sind auf der Halbleiterstruktur 1 gebildet.
  • Nach der Herstellung der Halbleiterstruktur 1, wie sie in 3a gezeigt ist, mittels gut bekannter Abscheideverfahren wird die Halbleiterstruktur 1 im Gegensatz zum konventionellen Prozessablauf einer Ionenimplantation unterzogen, wie dies durch die Pfeile 76 angedeutet ist. Die antireflektierende Unterseitenbeschichtung 50 weist ein anorganisches Material, beispielsweise Siliziumnitrid (SiN) oder ein Siliziumstickstoffreaktionsgemisch (SRN) auf. Die gesamte antireflektierende Beschichtung 50 wird gleichmäßig mittels inerter Ionen bestrahlt, um die Struktur der Schicht 50 zu modifizieren. Das heißt, die inerten Ionen können die kurzreichweitige Ordnung des Materials in der Schicht 50 zerstören oder zumindest deutlich ändern, wodurch das Diffusionsverhalten von Partikeln in dem Material verbessert wird. In einer Ausführungsform werden schwere inerte Ionen, beispielsweise Argon und/oder Xenon verwendet. In einer weiteren Ausführungsform werden Ionen des gleichen Halbleitertyps wie das Material der Halbleiterschicht 40 und/oder des Substrats 10 verwendet, um im Wesentlichen ein Ändern der elektrischen Eigenschaften der Halbleitergebiete durch Ionen zu vermeiden, die in die Halbleiterschicht 40 und/oder das Substrat 10 während der Implantation eindringen können. In einer Ausführungsform wird die Implantationsenergie so gewählt, dass die Struktur der Schicht 50 im Wesentlichen durch die gesamte Dicke der Schicht 50 hinweg modifiziert wird. Die Ionenenergien sind typischerweise im Bereich von ungefähr 30 bis 200 keV und verwendete Ionendosierungen liegen typischerweise im Bereich von 1∙1013 bis 1∙1015 Ionen/cm2.
  • In anderen Ausführungsformen wird lediglich ein Teil der Dicke der Schicht 50 modifiziert, wodurch dennoch die Gesamtätzrate in einem nachfolgenden Ätzvorgang verbessert wird. In einer Ausführungsform kann die Ionenenergie so gewählt sein, dass die implantierten Ionen im Wesentlichen in der antireflektierenden Unterseitenbeschichtung in der Nähe der Grenzfläche der antireflektierenden Unterseitenbeschichtung 50 und der Halbleiterschicht 40 angeordnet sind. Die Ionenenergie in diesen Ausführungsformen liegen typischerweise im Bereich von ungefähr 5 bis 80 keV.
  • 3 zeigt schematisch die Halbleiterstruktur 1 nach dem Strukturieren der Halbleiterschicht 40 und der Schicht 50 und dem Entfernen der strukturierten Schicht 50. Ein entsprechender Prozessablauf kann die Schritte enthalten, wie sie mit Bezug zu 1 d beschrieben sind. Im Gegensatz zum Stand der Technik ist jedoch aufgrund der erhöhten Ätzrate der Schicht 50, die durch den Ionenbeschuss hervorgerufen wird, die Ätzselektivität der Polysiliziumgateelektrode 41 im Vergleich zu der antireflektierenden Unterseitenbeschichtung 50 erhöht. Somit ist die Ätzprozesszeit verkürzt und die Gateelektrode 41 wird weniger durch den Ätzvorgang beeinflusst. Somit ist die Oberflächenrauhigkeit und die Kontrolle der Form und der Größe der Halbleiterstruktur 1, insbesondere der Gateelektrode 41, verbessert. Dies erlaubt vorteilhafterweise aufgrund der verbesserten Kontrolle der Form und Größe der Strukturelemente beim Entfernungsvorgang für die antireflektierende Unterseitenbeschichtung, dass ein zweiter Vorgang zum Entfernen von Strukturelementen mit der gleichen Halbleiterstruktur 1 ausgeführt werden kann, ohne dass eine übermäßige Beeinträchtigung der Gateelektrode 41 stattfindet. Wie zuvor im Abschnitt "Beschreibung des Stands der Technik" erwähnt ist, kann es in fortschrittlichen Feldeffekttransistoren erforderlich sein, einen Prozess zum Entfernen von Seitenwandabstandselementen auszuführen, um Source-Drain-Gebiete mit einem gewünschten Dotierkonzentrationsprofil zu schaffen.
  • Die Selektivität des Ätzprozesses zur Entfernung der Seitenwandabstandselemente kann ebenso durch Ionenbestrahlung der Seitenwandabstandselemente vor dem Ätzen verbessert werden. Ein entsprechender Prozessablauf ist in den 4a–4h für die Halbleiterstruktur 1 aus 3b gezeigt.
  • 4a zeigt schematisch die Halbleiterstruktur 1 mit dem Siliziumsubstrat 10, den Flachgrabenisolationsgebieten 20, der Gateisolationsschicht 31 und der Gateelektrode 41, wie dies mit Bezug zu 3b beschrieben ist.
  • 4b zeigt die Halbleiterstruktur 1 nach dem Abscheiden einer Siliziumnitridschicht 80. Die Siliziumnitridschicht 80 kann in einem konventionellen chemischen Dampfabscheide-(CVD) Prozess, beispielsweise in einem chemischen Dampfabscheide-(LPCVD) Prozess mit geringem Druck abgeschieden werden.
  • 4c zeigt die Halbleiterstruktur 1 nach der Ausbildung von Seitenwandabstandselementen 81 und während eines Implantationsprozesses 77.
  • Die Seitenwandabstandselemente 81 werden in einem konventionellen anisotropen Plasmaätzprozess gebildet. Anschließend wird der Implantationsprozess 77 zur Herstellung der tiefen Source-Drain-Gebiete 72 durchgeführt. Im Anschluss an die Implantation wird ein schneller thermischer Ausheizvorgang (RTA) für die tiefen Source-Drain-Gebiete bei einer hohen Temperatur vor der Implantation der LDD-Gebiete durchgeführt. Folglich bewirkt der Ausheizprozess für die tiefen Source-Drain-Gebiete keine Diffusion der LDD-Ionen und ein entsprechender unerwünschter LDD-Gate-Überlappbereich kann vermieden werden.
  • Die Siliziumnitridseitenwandabstandselemente 81 können mit einer dünnen Siliziumoxidschicht (nicht gezeigt) bedeckt sein, insbesondere, wenn der Ausheizprozess in einer Sauerstoff enthaltenden Umgebung stattfindet. Die dünne Siliziumnitridschicht wächst in einem langsamen und selbst beschränkenden Prozess durch Umwandlung von Nitrid in Oxid.
  • 4d zeigt die Halbleiterstruktur 1 nach der Source-Drain-Implantation. Anschließend wird eine zweite Implantation 78 durchgeführt, wobei das Substrat 10 in Bezug auf die Richtung der eingestrahlten Ionen geneigt ist. Der Neigungswinkel wird so gewählt, um einen wesentlichen Anteil der Ionen in die Seitenwandabstandselemente 81 zu implantieren. Mindestens ein weiterer geneigter Implantationsprozess 78 wird ausgeführt, um Ionen auch in das gegenüberliegende Seitenwandabstandselement 81 zu implantieren. Der Neigungswinkel liegt im Bereich von ungefähr 10 bis 85°. In einer Ausführungsform können die verwendeten Ionen schwere inerte Ionen sein, beispielsweise Xenon- und/oder Argonionen. In anderen Ausführungsformen können alternativ oder zusätzlich Halbleiterionen, beispielsweise Silizium oder Germanium, verwendet werden. Bei Anwendung von Germaniumionen in einem Halbleiterbauteil ist es möglich, gleichzeitig die Bandstruktur der implantierten Gebiete des Bauteils zu modifizieren, um beispielsweise den Effekt des potentialfreien Substrats in SOI-MOSFETs zu reduzieren. Die geeignete Ionenenergie liegt im Bereich von ungefähr 10 bis 80 keV und die implantierte Ionendosis ist typischerweise im Bereich von un gefähr 1∙1013 bis 1∙1015 Ionen/cm2. Die implantierten Ionen verursachen Schäden in der Materialstruktur der Seitenwandabstandselemente 81, wodurch die Ätzrate in dem nachfolgenden Ätzvorgang erhöht ist. Eine erhöhte Ätzrate für das Material der Abstandselemente 81 führt zu einer verbesserten Selektivität von Abstandselement zu Halbleiter während des Ätzprozesses. Somit können die Seitenwandabstandselemente 81 entfernt werden, ohne oder zumindest mit verringerter Beeinträchtigung des Bauteils, die ansonsten aufgrund des unerwünschten Ätzens der Gateelektrode 41 und der angrenzenden tiefen Source/Drain-Gebiete 72 auftreten würde. Ferner verbessert die Bestrahlung mit Ionen ebenso die Ätzrate der Siliziumoxidschicht (nicht gezeigt), die die Seitenwandabstandselemente 81 bedecken kann. Somit kann die Siliziumoxidschicht während der Siliziumnitridätzung (Entfernung des Abstandselements) entfernt werden, oder diese kann im Verhältnis zu dem konventionellen HF-Eintauchprozess in einem kürzem Wasserstofffluorid (HF) Eintauchprozess entfernt werden.
  • In einer weiteren Ausführungsform kann die Ionenimplantation 110 in die Seitenwandabstandselemente 81 vor dem schnellen thermischen Ausheizen der tiefen Source/Drain-Gebiete stattfinden, oder in einer noch weiteren Ausführungsform vor der Ausbildung der tiefen Source/Drain-Gebiete 72. Somit wird die kristalline Struktur der Source/Drain-Gebiete 72 intensiver amorphisiert und ermöglicht eine effizientere Ausheizung von Gitterschäden in dem nachfolgenden Ausheizzyklus.
  • 4e zeigt die Halbleiterstruktur 1 nach dem Ausheizen und nach dem Entfernen der Seitenwandabstandselemente 81.
  • 4f zeigt die Halbleiterstruktur 1 während eines Implantationsprozesses 79 zur Bildung von LDD-Gebieten 71. Die LDD-Implantation wird in einem konventionellen Implantationsprozess ausgeführt. Der nachfolgende schnelle thermische Ausheizzyklus kann jedoch vorteilhafterweise für die erforderliche LDD-Aktivierung optimiert werden, wobei gleichzeitig eine minimale laterale Diffusion verwirkt wird. Die Diffusionsaktivität kann im Vergleich zu einem Ausheizvorgang reduziert sein, der erforderlich ist, wenn die tiefen Source/Drain-Ge biete 72 und die LDD-Gebiete 71 in einem einzelnen Prozess ausgeheizt werden müssen. Somit ist die laterale Diffusion der LDD-Ionen unter die Gateelektrode 41 und damit die Ausbildung von LDD-Gate-Überlappbereichen 73 unterbunden oder zumindest reduziert, wie dies durch das Bezugszeichen 73a angedeutet ist. Damit werden die ungewünschten parasitären Kapazitäten reduziert und das Bauteilverhalten wird verbessert.
  • 4g zeigt die Halbleiterstruktur 1 nach dem Bilden von Seitenwandabstandselemente 82. Die neu gebildeten Seitenwandabstandselemente 82 ermöglichen einen selbstjustierenden Silizidprozess.
  • 4h zeigt die Halbleiterstruktur nach der Ausbildung von Silizidgebieten 91 auf den Source/Drain-Gebieten 70 und auf der Gateelektrode 41. Der Silizidprozess kann in der mit Bezug zu 2f beschriebenen Weise ausgeführt werden. Die Halbleiterstruktur 1 weist ein verbessertes Source/Drain-Dotierkonzentrationsprofil und damit ein verbessertes Bauteilverhalten auf.
  • Das Verfahren zum Verbessern des Ätzverhaltens des Materials der Seitenwandabstandselemente 81 durch Implantation von Ionen kann ebenso für Feldeffekttransistoren angewendet werden, die ein dünnes Schichtoxid (nicht gezeigt) auf den Gate- und den Source/Drain-Elektroden aufweisen. In einem derartigen Bauteil sind folglich die Seitenwandabstandselemente 81 auf dem Schichtoxid gebildet. Obwohl die Ätzselektivität von Siliziumnitrid zu Siliziumoxid besser ist als die Selektivität von Siliziumnitrid zu Silizium oder Polysilizium kann das Steuern kritischer Dimensionen in Bauteilen mit einem Schichtoxid ebenso verbessert sein.
  • Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offensichtlich. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten. Es sollte ferner beachtet werden, dass die zuvor beschriebenen Ausführungsformen in jeder geeigneten Weise miteinander kombinierbar sind.

Claims (21)

  1. Verfahren zur Herstellung eines Halbleiterstrukturelements, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit einer darauf gebildeten Schicht; Bedecken des Substrats mit einer zweiten Materialschicht; Implantieren von Ionen in die zweite Materialschicht, um eine Struktur des Materials der zweiten Schicht zu modifizieren, Strukturieren der zweiten Materialschicht und der ersten Schicht mittels Fotolithografie, um das Halbleiterstrukturelement in der ersten Schicht zu bilden; und Entfernen der strukturierten zweiten Materialschicht, wobei eine Selektivität beim Entfernen der strukturierten zweiten Schicht durch das Implantieren der Ionen erhöht ist.
  2. Das Verfahren nach Anspruch 1, wobei die Ionen im Wesentlichen inerte Ionen sind.
  3. Das Verfahren nach Anspruch 1, wobei die Ionen Argonionen und/oder Xenonionen und/oder Germaniumionen und/oder Siliziumionen sind.
  4. Das Verfahren nach Anspruch 1, wobei die Ionendosis im Bereich von ungefähr 1∙1013 bis 5∙1015 Ionen/cm2 liegt.
  5. Das Verfahren nach Anspruch 1, wobei die Ionenenergie im Bereich von ungefähr 50 bis 80 keV.
  6. Das Verfahren nach Anspruch 1, wobei die Materialschicht eine antireflektierende Beschichtung ist.
  7. Das Verfahren nach Anspruch 1, wobei die Materialschicht ein anorganisches Material aufweist.
  8. Das Verfahren nach Anspruch 1, wobei das Material der Materialschicht Siliziumnitrid oder ein Siliziumstickstoffreaktionsgemisch ist.
  9. Das Verfahren nach Anspruch 1, wobei eine Abmessung des Strukturelements in einer Richtung 100 nm oder weniger beträgt.
  10. Verfahren zur Herstellung einer Halbleiterstruktur, wobei das Verfahren umfasst: Bereitstellen eines Substrats mit mindestens einem darauf gebildeten teilweise ausgebildeten Halbleiterbauteil, wobei das teilweise ausgebildete Halbleiterbauteil mindestens ein Strukturelement mit Seitenwänden und daran gebildeten Seitenwandabstandselementen aufweist; Implantieren von Ionen in die Seitenwandabstandselemente durch Ausführen eines Implantationsprozesses und zu einem Neigungswinkel; und Entfernen der strukturierten Materialschicht, wobei eine Selektivität beim Entfernen der strukturierten Schicht durch das Implantieren der Ionen erhöht ist.
  11. Das Verfahren nach Anspruch 10, wobei Bereitstellen eines Substrats ferner umfasst: Bilden der Seitenwandabstandselemente an den Seitenwänden des zumindest einen Strukturelements des teilweise gebildeten Halbleiterbauteils durch Bedecken des Substrats mit einer Materialschicht und Strukturieren der Materialschicht in einem anisotropen Ätzvorgang.
  12. Das Verfahren nach Anspruch 11, wobei Bereitstellen eines Substrats ferner umfasst: Bilden der Seitenwandabstandselemente an den Seitenwänden des mindestens einen Strukturelements des teilweise ausgebildeten Halbleiterbauteils; und wobei das Verfahren ferner umfasst: Implantieren von Dotierstoffen in das Substrat, nach dem Bilden der Seitenwandabstandselemente, um ein Gebiet erhöhter Leitfähigkeit in dem Halbleiterbauteil zu bilden.
  13. Das Verfahren nach Anspruch 12, wobei das Gebiet erhöhter Leitfähigkeit mindestens Source/Drain-Gebiete aufweist.
  14. Das Verfahren nach Anspruch 10, wobei ein Neigungswinkel zwischen einer Oberfläche des Substrats und der Einfallsrichtung der Ionen im Bereich von ungefähr 10 bis 85°C.
  15. Das Verfahren nach Anspruch 10, wobei die Ionen im Wesentlichen inerte Ionen sind.
  16. Das Verfahren nach Anspruch 10, wobei die Ionen Argonionen und/oder Xenonionen und/oder Germaniumionen und/oder Siliziumionen sind.
  17. Das Verfahren nach Anspruch 10, wobei die Ionendosis im Bereich von ungefähr 1∙1013 bis 5∙1015 Ionen/cm2 liegt.
  18. Das Verfahren nach Anspruch 10, wobei die Ionenenergie im Bereich von ungefähr 10 bis 80 keV liegt.
  19. Das Verfahren nach Anspruch 10, wobei das Material der Seitenwandabstandselemente ein anorganisches Material aufweist.
  20. Das Verfahren nach Anspruch 10, wobei das Material der Seitenwandabstandselemente Siliziumnitrid aufweist.
  21. Das Verfahren nach Anspruch 10, wobei eine Abmessung des mindestens einen Strukturelements in einer Richtung 100 nm oder weniger beträgt.
DE10250902A 2002-10-31 2002-10-31 Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterbauteils Expired - Fee Related DE10250902B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10250902A DE10250902B4 (de) 2002-10-31 2002-10-31 Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterbauteils
US10/624,776 US7041583B2 (en) 2002-10-31 2003-07-22 Method of removing features using an improved removal process in the fabrication of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10250902A DE10250902B4 (de) 2002-10-31 2002-10-31 Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterbauteils

Publications (2)

Publication Number Publication Date
DE10250902A1 true DE10250902A1 (de) 2004-05-19
DE10250902B4 DE10250902B4 (de) 2009-06-18

Family

ID=32115069

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250902A Expired - Fee Related DE10250902B4 (de) 2002-10-31 2002-10-31 Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterbauteils

Country Status (2)

Country Link
US (1) US7041583B2 (de)
DE (1) DE10250902B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049157B2 (en) * 2004-03-11 2006-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Calibration standard for critical dimension verification of sub-tenth micron integrated circuit technology
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
JP2008526041A (ja) * 2004-12-28 2008-07-17 エヌエックスピー ビー ヴィ 半導体デバイスの製造方法およびこの方法で製造される半導体デバイス
KR100627962B1 (ko) * 2004-12-30 2006-09-25 동부일렉트로닉스 주식회사 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법
KR100710187B1 (ko) * 2005-11-24 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100864928B1 (ko) * 2006-12-29 2008-10-22 동부일렉트로닉스 주식회사 모스펫 소자의 형성 방법
US7642147B1 (en) 2008-10-01 2010-01-05 International Business Machines Corporation Methods for removing sidewall spacers
US8124427B2 (en) 2009-10-22 2012-02-28 International Business Machines Corporation Method of creating an extremely thin semiconductor-on-insulator (ETSOI) layer having a uniform thickness
US8110483B2 (en) * 2009-10-22 2012-02-07 International Business Machines Corporation Forming an extremely thin semiconductor-on-insulator (ETSOI) layer
US9018024B2 (en) * 2009-10-22 2015-04-28 International Business Machines Corporation Creating extremely thin semiconductor-on-insulator (ETSOI) having substantially uniform thickness
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450041A (en) * 1982-06-21 1984-05-22 The United States Of America As Represented By The Secretary Of The Navy Chemical etching of transformed structures
US4652334A (en) * 1986-03-06 1987-03-24 General Motors Corporation Method for patterning silicon dioxide with high resolution in three dimensions
US6140244A (en) * 1996-02-08 2000-10-31 Micron Technology, Inc. Method for forming a spacer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121133A (en) * 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
US6153534A (en) * 1999-07-27 2000-11-28 Advanced Micro Devices, Inc. Method for fabricating a dual material gate of a short channel field effect transistor
US6344396B1 (en) * 1999-09-24 2002-02-05 Advanced Micro Devices, Inc. Removable spacer technology using ion implantation for forming asymmetric MOS transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450041A (en) * 1982-06-21 1984-05-22 The United States Of America As Represented By The Secretary Of The Navy Chemical etching of transformed structures
US4652334A (en) * 1986-03-06 1987-03-24 General Motors Corporation Method for patterning silicon dioxide with high resolution in three dimensions
US6140244A (en) * 1996-02-08 2000-10-31 Micron Technology, Inc. Method for forming a spacer

Also Published As

Publication number Publication date
US7041583B2 (en) 2006-05-09
DE10250902B4 (de) 2009-06-18
US20040121531A1 (en) 2004-06-24

Similar Documents

Publication Publication Date Title
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE69835203T2 (de) Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE102006051494B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur, die einen Feldeffekt-Transistor mit verspanntem Kanalgebiet umfasst
DE10355575B4 (de) Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität
DE112004001441B4 (de) Verfahren zur Herstellung Asymmetrischer Seitenwand-Abstandshalter eines Halbleiterbauelements
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE102006035666B3 (de) Verfahren zum Ausbilden einer Halbleiterstruktur
DE10335100A1 (de) Technik zur Herstellung verkürzter Seitenabstandselemente für eine Polysiliziumleitung
DE10250902B4 (de) Verfahren zur Entfernung von Strukturelementen unter Verwendung eines verbesserten Abtragungsprozess bei der Herstellung eines Halbleiterbauteils
DE102009020348A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10250611B4 (de) Verfahren zur Herstellung eines Metallsilizidgebietes in einem dotierten Silizium enthaltenden Halbleiterbereich
DE10250899B4 (de) Verfahren zum Entfernen von Seitenwandabstandselementen eines Halbleiterelements unter Anwendung eines verbesserten Ätzprozesses
DE102009035438B4 (de) Verwendung von Dielektrika mit großem ε als sehr selektive Ätzstoppmaterialien in Halbleiterbauelementen, sowie Halbleiterbauelemente
DE102004031743A1 (de) Verfahren zur Herstellung einer Epitaxieschicht für erhöhte Drain-und Sourcegebiete durch Entfernen von Oberflächendefekten der anfänglichen Kristalloberfläche
DE102004052581B4 (de) Verfahren zur Herstellung einer CMOS-Gatestruktur mit einem vordotierten Halbleitergatematerial
EP0159617A1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE10361635B4 (de) Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement
DE102005014749B4 (de) Verfahren zur Herstellung eines Transistors mit einem erhöhten Drain- und Sourcegebiet mittels einer Drei-Schicht-Hartmaske für die Gatestrukturierung
DE10208751B4 (de) Ein Verfahren zur Herstellung eines Halbleiterelements mit vergrößerten Metallsilizidbereichen
DE102009006800B4 (de) Verfahren zur Herstellung von Transistoren und entsprechendes Halbleiterbauelement
DE102007015505B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur
DE10335103B4 (de) Feldeffekttransistor mit einer dotierten Gateelektrode mit reduzierter Gateverarmung und Verfahren zur Herstellung des Transistors
DE10355581B4 (de) Verfahren und Technik zur Herstellung einer Gateelektrode unter Anwendung einer Hartmaske

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130501