DE10295878T5 - Gegen Reverse Engineering geschützte integrierte Schaltungen und Verfahren zur Herstellung derselben unter Verwendung einer auf Feldoxid endenden sichtbaren Metallkontaktleitung - Google Patents

Gegen Reverse Engineering geschützte integrierte Schaltungen und Verfahren zur Herstellung derselben unter Verwendung einer auf Feldoxid endenden sichtbaren Metallkontaktleitung Download PDF

Info

Publication number
DE10295878T5
DE10295878T5 DE10295878T DE10295878T DE10295878T5 DE 10295878 T5 DE10295878 T5 DE 10295878T5 DE 10295878 T DE10295878 T DE 10295878T DE 10295878 T DE10295878 T DE 10295878T DE 10295878 T5 DE10295878 T5 DE 10295878T5
Authority
DE
Germany
Prior art keywords
field oxide
oxide layer
metal
integrated circuits
plug contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10295878T
Other languages
English (en)
Inventor
Lap-Wai South Pasadena Chow
James P. Westlake Village Baukas
William M. Jun. Camarillo Clark
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HRL Laboratories LLC
Original Assignee
HRL Laboratories LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HRL Laboratories LLC filed Critical HRL Laboratories LLC
Publication of DE10295878T5 publication Critical patent/DE10295878T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/57Protection from inspection, reverse engineering or tampering
    • H01L23/573Protection from inspection, reverse engineering or tampering using passive means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleitervorrichtung, die das Reverse Engineering erschwert oder verhindert, wobei die Vorrichtung umfasst:
(a) eine Feldoxidschicht, die auf einem Halbleitersubstrat angeordnet ist;
(b) einen Metallsteckkontakt, der innerhalb eines Kontaktbereichs und oberhalb der genannten Feldoxidschicht angeordnet ist; und
(c) ein mit dem genannten Metallsteckkontakt verbundenes Metall.

Description

  • Die vorliegende Erfindung betrifft das Gebiet des Verhinderns des Reverse Engineering (der Zurückentwicklung) integrierter Schaltungen und/oder das Reverse Engineering derart schwierig und zeitaufwändig zu gestalten, dass das Reverse Engineering integrierter Schaltungen unmöglich gemacht wird.
  • Im Besonderen betrifft die vorliegende Erfindung den Einsatz sichtbarer Metallkontaktleitungen, die au Feldoxid enden, um ein Reverse Engineering zu verhindern und/oder um abschreckend auf derartige Versuche zu wirken.
  • Die Bauweise und die Entwicklung von integrierten Halbleiterschaltungen setzt ein umfassendes Verständnis komplexer Strukturen und Prozesse voraus und kann viele Arbeitsstunden hoch ausgebildeter Fachleute erfordern und hohe Kosten erzeugen.
  • Zur Vermeidung dieser Kosten wenden einige Entwickler das umstrittene Reverse Engineering an, wobei von anderen hergestellte, bestehende Vorrichtungen zerlegt und genau untersucht werden, um die physikalische Struktur der integrierten Schaltung festzustellen. Danach wird die Vorrichtung nachgebaut. Durch die Ermittlung eines planaren optischen Bilds der Schaltungen und dessen eingehende Untersuchung und Nachbau wird ein für gewöhnlich erforderlicher Entwicklungsaufwand umgangen.
  • Derartige Praktiken schädigen den eigentlichen Entwickler des Produkts und beeinträchtigen dessen Wettbewerbsfähigkeit auf dem freien Markt, da der Entwickler erhebliche Ressourcen in die Entwicklung investieren musste, während dieser Aufwand bei dem Rückentwickler (Reverse Engineer) nicht entsteht.
  • Zur Vereitelung von Reverse Engineering-Versuchen wurden verschiedene Ansätze unternommen, im Besonderen auf dem Gebiet integrierter Halbleiterschaltungen.
  • Zum Beispiel geht aus US-A-5,866,933 hervor, wie Transistoren in einer Komplementär-Metalloxid-Halbleiterschaltung (CMOS) durch implantierte, verdeckte und innenverlegte Leitungen zwischen den Transistoren verbunden werden können. Erreicht wird dieses Verdecken durch Modifikationen der p+ und n+ Source/Drain-Masken. Die implantierten Zwischenverbindungen werden ferner dazu verwendet, dafür zu sorgen, dass eine UND-Schaltung mit drei Eingängen im Wesentlichen wie eine ODER-Schaltung mit drei Eingängen aussieht.
  • Ferner geht aus US-A-5,783,846 und US-A-5,930,663 eine weitere Modifikation der Source/Drain-Implantatmasken hervor, wobei die implantierten Verbindungsleitungen zwischen Transistoren eine eingefügte Lücke aufweisen, deren Länge ungefähr der Länge der verwendeten CMOS-Technologie entspricht. Diese Lücken bzw. Zwischenräume werden "Kanalblöcke" genannt.
  • Wenn die Lücke mit einem bestimmten Implantat "gefüllt" ist (abhängig davon, ob es sich bei der implantierten Verbindungsleitung um p oder n handelt), leitet die Leitung; wenn eine andere Art von Implantat zum Füllen der Lücke verwendet wird, leitet die Leitung nicht. Der Rückentwickler muss die Konnektivität auf der Basis der Auflösung des "n" oder "p" Implantats für die kleinste Strukturgröße des Kanalblocks bestimmen. Darüber hinaus werden die Transistorgrößen und die Metallanschlussführungen modifiziert, um dem Rückentwickler keine Hinweise anzubieten, die diesen bei der Ermittlung von Eingängen, Ausgängen, Gate-Leitungen und so weiter als Schlüssel zur Funktionsweise der Schaltung unterstützen könnten.
  • Die Ausführung der in den vorstehend genannten Patenten gelehrten Erfindungen zum Schutz einer integrierten Schaltung sorgt dafür, dass der Rückentwickler Schritte ausführen muss, die nicht immer erforderlich sind. Zu diesen Schritten zählen: die schichtweise Zersetzung der Schaltung, die sorgfältige Verarbeitung jeder Schicht (wobei dieser Vorgang für gewöhnlich ein Ätzschritt aufweisen muss), gefolgt von der Abbildung der Schicht mit exakter Passgenauigkeit in Bezug auf die anderen Schichten.
  • Wenn der Rückentwickler die Schaltung in einzelne Schichten zerlegt, kann er auch nach Metallleitungen suchen, die von den Drain-Kontakten zu einem Poly-Gate-Kontakt laufen. Dabei achtet der Rückentwickler in den untersten beiden Metallschichten auf Vertiefungen, die Anzeichen dafür sein können, dass sich darunter Metallstecker befinden. Somit kann die Kontaktposition bestimmt werden, was die Arbeit für den Rückentwickler erheblich vereinfacht. Dieses Problem wird in den älteren, vorstehend genannten Patenten nicht behandelt.
  • Somit besteht weiterhin eine Notwendigkeit für ein kostengünstiges, einfach implementierbares, schützendes Verfahren, das mit zu einem verbesserten Schutz gegen das Reverse Engineering von integrierten Halbleiterschaltungen beitragen kann, wobei es im Besonderen die Arbeit des Rückentwicklers sehr erschwert, die echten Kontakte mit Source- und Drain-Anschlüssen zu finden. Die vorliegende Erfindung stellt ein derartiges Verfahren bereit.
  • Bei der normalen Vorgehensweise für ein Reverse Engineering wird versucht, eine Grundstruktur einer integrierten Schaltung durch Identifizieren von Metallmustern in den Metallschichten der höheren Ebene in der Schaltung zu ermitteln. Nachdem eine grundlegende Schaltungsfunktion bestimmt worden ist, betrachtet der Rückentwickler nicht jedes weitere Transistorpaar, vielmehr verwendet er die Ähnlichkeit in den oberen Metallmustern und setzt voraus, dass jeder Schaltungsabschnitt mit diesem Muster identisch ist.
  • Der vorliegenden Erfindung liegt die Hauptaufgabe zugrunde, einen Rückentwickler zu zwingen, jede Verbindung jedes CMOS-Transistorpaares in einer integrierten Schaltung zu überprüfen. Wenn der Rückentwickler zu einer derart detaillierten Überprüfung gezwungen ist, muss er ebenso viel Zeit und Geld investieren, wie dies erforderlich ist, um ein Reverse Engineering unerschwinglich zu machen, was wiederum de facto zu einem Schutz gegen Reverse Engineering führt.
  • Zur Umsetzung dieser Aufgabe werden Schaltungstechniken verwendet, um das Muster eines folgenden Schaltungsabschnitts unvorhersehbar und nicht wiederholbar zu machen; diese Techniken sorgen mit anderen Worten dafür, dass die übliche Annahme fehlerhaft ist, dass ähnliche Metallmuster eine ähnliche Schaltungsfunktionalität einschließen.
  • Der Kern der vorliegenden Erfindung ist es, den Rückentwickler zu einer falschen Annahme zu führen, indem man einige Metallspuren auf Feldoxid enden lässt, das dicht an einem Kontaktbereich angeordnet ist. Der Rückentwickler nimmt fälschlicher Weise an, dass das Vorhandensein des Steckers einem echten Kontakt mit einer Source oder Drains dient, wobei dies tatsächlich eben nicht der Fall ist.
  • Das Feldoxid, das die Kontaktfläche definiert und begrenzt, ist versetzt, so dass es einen Teil der Kontaktfläche bedeckt. Danach werden die Vertiefung und der Metallstecker ausgerichtet, so dass der Metallstecker an Feldoxid angrenzend an die Source oder Drains endet.
  • Die Muster sind scheinbar identisch, allerdings handelt es sich bei den scheinbaren Verbindungen nicht um echte Verbindungen. Der Rückentwickler wird zu der falschen Schlussfolgerung in Bezug auf die Funktionalität des Schaltungsblocks verleitet.
  • Vorgesehen ist gemäß einem ersten Aspekt der vorliegenden Erfindung eine Halbleitervorrichtung, die das Reverse Engineering verhindert und/oder erschwert, wobei die Vorrichtung eine Feldoxidschicht umfasst, die auf einem Halbleitersubstrat angeordnet ist; einen Metallsteckkontakt, der innerhalb eines Kontaktbereichs und oberhalb der genannten Feldoxidschicht angeordnet ist; und ein mit dem genannten Metallsteckkontakt verbundenes Metall.
  • Vorgesehen ist gemäß einem zweiten Aspekt der vorliegenden Erfindung ein Verfahren zum Verhindern und/oder zum Erschweren des Reverse Engineering, wobei das Verfahren die folgenden Schritte umfasst: Aufbringen einer auf einem Halbleitersubstrat angeordneten Feldoxidschicht; Aufbringen eines innerhalb eines Kontaktbereichs und oberhalb der genannten Feldoxidschicht angeordneten Metallsteckkontakts; und Verbinden einen Metalls mit dem genannten Metallsteckkontakt.
  • Vorgesehen ist gemäß einem dritten Aspekt der vorliegenden Erfindung eine Halbleitervorrichtung, die das Reverse Engineering verhindert und/oder erschwert, wobei die Vorrichtung eine Feldoxidschicht umfasst, die auf einem Halbleitersubstrat angeordnet ist; einen Metallsteckkontakt, der außerhalb eines Kontaktbereichs und oberhalb der genannten Feldoxidschicht angeordnet ist; und ein mit dem genannten Metallsteckkontakt verbundenes Metall.
  • Vorgesehen ist gemäß einem vierten Aspekt der vorliegenden Erfindung ein Verfahren zum Verhindern und/oder zum Erschweren des Reverse Engineering, wobei das Verfahren die folgenden Schritte umfasst: Aufbringen einer auf einem Halbleitersubstrat angeordneten Feldoxidschicht; Aufbringen eines außerhalb eines Kontaktbereichs und oberhalb der genannten Feldoxidschicht angeordneten Metallsteckkontakts; und Verbinden einen Metalls mit dem genannten Metallsteckkontakt.
  • Die Merkmale und Vorteile der vorliegenden Erfindung werden in Bezug auf die folgende Beschreibung, die anhängigen Ansprüche und die beigefügten Zeichnungen besser verständlich. Es zeigen:
  • 1 eine schematische Ansicht eines Feldeffekttransistors, der Bestandteil einer integrierten CMOS-Schaltung sein könnte;
  • 1(a) schematisch eine Ansicht der üblichen Anordnung eines Kontaktsteckers im Verhältnis zu Feldoxid (ebenfalls Stand der Technik);
  • 1(b) schematisch die relativen Anordnungen des Metallsteckers und der Metallisierungsschicht;
  • 2 eine Prinzipskizze eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung; und
  • 3 eine Prinzipskizze eines alternativen Ausführungsbeispiels der vorliegenden Erfindung.
  • Die vorliegende Erfindung kann für jede Halbleitervorrichtung eingesetzt werden, vorzugsweise für integrierte CMOS-Schaltungen oder bipolare Siliziumschaltungen.
  • Die Abbildung aus 1 zeigt den allgemeinen Aufbau einiger Elemente eines kennzeichnenden Feldeffekttransistors in einer integrierten CMOS-Schaltung 100. Die Schaltung 100 umfasst eine Source 1, einen Drain 2, Gate-Oxid 3, ein isolierendes Feldoxid 4, vorzugsweise Siliziumoxid. Ferner umfasst sie eine Schicht Polysilizium ("Poly") 5 aus Silizid und einen Kontaktstecker 7. Die Schaltung 100 ist auf einem Halbleitersubstrat 8 angeordnet.
  • Die Abbildung aus 1(a) zeigt wie ein Kontaktstecker 7 gemäß dem Stand der Technik im Verhältnis zu dem Feldoxid 4 positioniert ist. Der Kontaktstecker 7 ist über einer Schicht Silizid 6 und über der aktiven Fläche 9 angeordnet. In der Abbildung aus 1 kann ein derartiger Kontakt über die Source 1 und den Drain 2 platziert werden.
  • Die Abbildung aus 1(b) zeigt den orthogonal zu der Ebene der Metallisierungsschicht 10 angeordneten Kontaktstecker 7. Eine derartige relative Ausrichtung des Kontaktsteckers 7 ist gemäß dem Stand der Technik und gemäß der vorliegenden Erfindung vorgesehen.
  • Beim Anblick der Metallisierung 10 nimmt ein Rückentwickler an, dass diese entweder zu der Source 1 oder dem Drain 2 oder dem Gate 3 führt. Er wird irregeführt und verunsichert, wenn das Metall zu dem Feldoxid 4 führt, wie dies als ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung in der Abbildung aus 2 dargestellt ist.
  • Die Abbildung aus 2 zeigt einen Kontaktstecker 7, wobei der Kontakt sich auf der rechten Seite des Feldoxids 4 befinden soll. Das Feldoxid 4 wird über ein Teilstück des Kontaktbereichs abgeschieden, und der Metallstecker 7, der normalerweise so platziert wäre, dass er an dem Kontaktbereich endet, endet stattdessen an dem Feldoxid 4.
  • Der Stecker 7 weist für gewöhnlich eine deutlich kleinere Fläche als der Kontaktbereich auf.
  • L10 ist die Überlagerungsfläche zwischen dem Oxidbereich, dem normalen Kontaktbereich und der Platzierung des Steckers 7. Der Durchmesser des Steckers 7 ist vorzugsweise nicht größer als die kleinste Strukturgröße. L10 kann jede durch den Hersteller spezifizierte Größe aufweisen und ist vorzugsweise 10% größer als die kleinste Strukturgröße. Eine bevorzugte Kontaktabmessung entspricht etwa dem Dreifachen der Durchgangsgröße.
  • Alternativ kann der Stecker 7 auch an einer Oxidschicht 4 enden, die an einer bestimmten Position in der Schaltung abgeschieden ist, an der kein Kontakt gegeben ist. Die Abbildung aus 3 zeigt ein derartiges Ausführungsbeispiel. Wie dies aus der Abbildung aus 3 ersichtlich ist, erstreckt sich der Kontaktstecker 7 nicht in den aktiven Bereich 9. Stattdessen endet er an der Oxidschicht 4.
  • In Bezug auf die vorstehende Beschreibung der Erfindung in Verbindung mit einem verschiedenen Ausführungsbeispielen der Erfindung sind für den Fachmann Modifikationen ersichtlich. Die Erfindung wird diesbezüglich nicht durch die beschriebenen Ausführungsbeispiele beschränkt, sondern ausschließlich durch die Definition der anhängigen Ansprüche.
  • Zusammenfassung
  • Gegen Reverse Engineering Geschützte integrierte Schaltungen und Verfahren zur Herstellung derselben unter Verwendung einer auf Feldoxid endenden sichtbaren Metallkontaktleitung
  • Die vorliegende Erfindung betrifft Halbleitervorrichtungen, einschließlich integrierter Schaltungen, die gegen Reverse Engineering geschützt sind, mit zu Feldoxid führenden Metallspuren. Die Metallisierung führt für gewöhnlich zu den Gate-, Source- oder Drain-Bereichen der Schaltung, jedoch nicht zu dem isolierenden Feldoxid, wodurch ein Reverse Engineer irregeführt wird. Verfahren zur Herstellung derartiger Vorrichtungen.

Claims (20)

  1. Halbleitervorrichtung, die das Reverse Engineering erschwert oder verhindert, wobei die Vorrichtung umfasst: (a) eine Feldoxidschicht, die auf einem Halbleitersubstrat angeordnet ist; (b) einen Metallsteckkontakt, der innerhalb eines Kontaktbereichs und oberhalb der genannten Feldoxidschicht angeordnet ist; und (c) ein mit dem genannten Metallsteckkontakt verbundenes Metall.
  2. Vorrichtung nach Anspruch 1, wobei die genannte Feldoxidschicht weiter Siliziumoxid umfasst.
  3. Vorrichtung nach Anspruch 1 oder 2, wobei die genannte Halbleitervorrichtung integrierte Schaltungen umfasst.
  4. Vorrichtung nach Anspruch 3, wobei die genannten integrierten Schaltungen weiter integrierte Komplementär-Metalloxid-Halbleiterschaltungen und bipolare integrierte Schaltungen auf Siliziumbasis umfassen.
  5. Verfahren zum Erschweren und/oder Verhindern des Reverse Engineering, wobei das Verfahren die folgenden Schritte umfasst: (a) Aufbringen einer auf einem Halbleitersubstrat angeordneten Feldoxidschicht; (b) Aufbringen eines innerhalb eines Kontaktbereichs und oberhalb der genannten Feldoxidschicht angeordneten Metallsteckkontakts; und (c) Verbinden einen Metalls mit dem genannten Metallsteckkontakt.
  6. Verfahren nach Anspruch 5, wobei die genannte Feldoxidschicht ferner Siliziumoxid umfasst.
  7. Verfahren nach Anspruch 5 oder 6, wobei die genannte Feldoxidschicht integrierte Schaltungen umfasst.
  8. Verfahren nach Anspruch 7, wobei die genannten integrierten Schaltungen ferner integrierte Komplementär-Metalloxid-Halbleiterschaltungen umfassen.
  9. Halbleitervorrichtung, die das Reverse Engineering erschwert oder verhindert, wobei die Vorrichtung folgendes umfasst: (a) eine Feldoxidschicht, die auf einem Halbleitersubstrat angeordnet ist; (b) einen Metallsteckkontakt, der außerhalb eines Kontaktbereichs und oberhalb der genannten Feldoxidschicht angeordnet ist; und (c) ein mit dem genannten Metallsteckkontakt verbundenes Metall.
  10. Vorrichtung nach Anspruch 9, wobei die genannte Feldoxidschicht weiter Siliziumoxid umfasst.
  11. Vorrichtung nach Anspruch 9 oder 10, wobei die genannte Feldoxidschicht integrierte Schaltungen umfasst.
  12. Vorrichtung nach Anspruch 11, wobei die genannten integrierten Schaltungen ferner integrierte Komplementär-Metalloxid-Halbleiterschaltungen und bipolare integrierte Schaltungen auf Siliziumbasis umfassen.
  13. Verfahren zum Verhindern und/oder Erschweren des Reverse Engineering, wobei das Verfahren die Schritte umfasst: (a) Aufbringen einer auf einem Halbleitersubstrat angeordneten Feldoxidschicht; (b) Aufbringen eines außerhalb eines Kontaktbereichs und oberhalb der genannten Feldoxidschicht angeordneten Metallsteckkontakts; und (c) Verbinden einen Metalls mit dem genannten Metallsteckkontakt.
  14. Verfahren nach Anspruch 13, wobei die genannte Feldoxidschicht weiter Siliziumoxid umfasst.
  15. Verfahren nach Anspruch 13 oder 14, wobei die genannte Feldoxidschicht integrierte Schaltungen umfasst.
  16. Verfahren nach Anspruch 15, wobei die genannten integrierten Schaltungen weiter integrierte Komplementär-Metalloxid-Halbleiterschaltungen umfassen.
  17. Vorrichtung nach einem der Ansprüche 1, 2, 3, 4, 9, 10, 11 oder 12, wobei die genannte Feldoxidschicht eine oberste Seite aufweist, wobei der genannten Metallsteckkontakt an der genannten obersten Seite der genannten Feldoxidschicht angeordnet ist.
  18. Verfahren nach einem der Ansprüche 5, 6, 7, 8, 13, 14, 15 oder 16, wobei die genannte Feldoxidschicht eine oberste Seite aufweist, wobei der genannten Metallsteckkontakt an der genannten obersten Seite der genannten Feldoxidschicht angeordnet ist.
  19. Vorrichtung nach einem der Ansprüche 1, 2, 3, 4, 9, 10, 11 oder 12, wobei der genannte Metallsteckkontakt die genannte Feldoxidschicht berührt.
  20. Verfahren nach einem der Ansprüche 5, 6, 7, 8, 13, 14, 15 oder 16, wobei der genannte Metallsteckkontakt die genannte Feldoxidschicht berührt.
DE10295878T 2001-01-24 2002-01-03 Gegen Reverse Engineering geschützte integrierte Schaltungen und Verfahren zur Herstellung derselben unter Verwendung einer auf Feldoxid endenden sichtbaren Metallkontaktleitung Withdrawn DE10295878T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/768,904 2001-01-24
US09/768,904 US7294935B2 (en) 2001-01-24 2001-01-24 Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
PCT/US2002/000123 WO2002059968A2 (en) 2001-01-24 2002-01-03 Integrated circuits protected against reverse engineering using an apparent metal contact line terminating on field oxide and method

Publications (1)

Publication Number Publication Date
DE10295878T5 true DE10295878T5 (de) 2004-07-22

Family

ID=25083828

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10295878T Withdrawn DE10295878T5 (de) 2001-01-24 2002-01-03 Gegen Reverse Engineering geschützte integrierte Schaltungen und Verfahren zur Herstellung derselben unter Verwendung einer auf Feldoxid endenden sichtbaren Metallkontaktleitung

Country Status (7)

Country Link
US (1) US7294935B2 (de)
JP (3) JP4920862B2 (de)
AU (1) AU2002234203A1 (de)
DE (1) DE10295878T5 (de)
GB (1) GB2393851B (de)
TW (1) TW526608B (de)
WO (1) WO2002059968A2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6897535B2 (en) * 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
US7049667B2 (en) * 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
WO2004055868A2 (en) * 2002-12-13 2004-07-01 Hrl Laboratories, Llc Integrated circuit modification using well implants
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US9735781B2 (en) 2009-02-24 2017-08-15 Syphermedia International, Inc. Physically unclonable camouflage structure and methods for fabricating same
US10691860B2 (en) 2009-02-24 2020-06-23 Rambus Inc. Secure logic locking and configuration with camouflaged programmable micro netlists
US8418091B2 (en) 2009-02-24 2013-04-09 Syphermedia International, Inc. Method and apparatus for camouflaging a standard cell based integrated circuit
US8510700B2 (en) 2009-02-24 2013-08-13 Syphermedia International, Inc. Method and apparatus for camouflaging a standard cell based integrated circuit with micro circuits and post processing
US8151235B2 (en) * 2009-02-24 2012-04-03 Syphermedia International, Inc. Camouflaging a standard cell based integrated circuit
US8111089B2 (en) * 2009-05-28 2012-02-07 Syphermedia International, Inc. Building block for a secure CMOS logic cell library
US9218511B2 (en) 2011-06-07 2015-12-22 Verisiti, Inc. Semiconductor device having features to prevent reverse engineering
US8975748B1 (en) 2011-06-07 2015-03-10 Secure Silicon Layer, Inc. Semiconductor device having features to prevent reverse engineering
US9287879B2 (en) * 2011-06-07 2016-03-15 Verisiti, Inc. Semiconductor device having features to prevent reverse engineering
KR20140082993A (ko) * 2011-09-27 2014-07-03 칩워크스, 인코포레이티드 상이한 에칭 속도에 기초하여 p-채널 또는 n-채널 디바이스들을 구별하는 방법
WO2015038587A1 (en) 2013-09-11 2015-03-19 New York University System, method and computer-accessible medium for fault analysis driven selection of logic gates to be camouflaged
US9479176B1 (en) 2013-12-09 2016-10-25 Rambus Inc. Methods and circuits for protecting integrated circuits from reverse engineering
US11695011B2 (en) 2018-05-02 2023-07-04 Nanyang Technological University Integrated circuit layout cell, integrated circuit layout arrangement, and methods of forming the same
US10923596B2 (en) 2019-03-08 2021-02-16 Rambus Inc. Camouflaged FinFET and method for producing same
JP7036102B2 (ja) 2019-07-25 2022-03-15 カシオ計算機株式会社 電子機器および時計
JP7004252B2 (ja) 2019-07-25 2022-01-21 カシオ計算機株式会社 モジュールおよび時計

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
US3946426A (en) * 1973-03-14 1976-03-23 Harris Corporation Interconnect system for integrated circuits
US4267578A (en) * 1974-08-26 1981-05-12 Texas Instruments Incorporated Calculator system with anti-theft feature
US4017888A (en) * 1975-12-31 1977-04-12 International Business Machines Corporation Non-volatile metal nitride oxide semiconductor device
US4139864A (en) * 1976-01-14 1979-02-13 Schulman Lawrence S Security system for a solid state device
US4164461A (en) * 1977-01-03 1979-08-14 Raytheon Company Semiconductor integrated circuit structures and manufacturing methods
JPS54157092A (en) * 1978-05-31 1979-12-11 Nec Corp Semiconductor integrated circuit device
JPS5519857A (en) * 1978-07-28 1980-02-12 Nec Corp Semiconductor
US4196443A (en) * 1978-08-25 1980-04-01 Rca Corporation Buried contact configuration for CMOS/SOS integrated circuits
US4291391A (en) * 1979-09-14 1981-09-22 Texas Instruments Incorporated Taper isolated random access memory array and method of operating
US4295897B1 (en) * 1979-10-03 1997-09-09 Texas Instruments Inc Method of making cmos integrated circuit device
US4317273A (en) * 1979-11-13 1982-03-02 Texas Instruments Incorporated Method of making high coupling ratio DMOS electrically programmable ROM
DE3044984A1 (de) * 1979-11-30 1982-04-15 Dassault Electronique Integrierte transistorschaltung, insbesondere fuer codierung
NL8003612A (nl) * 1980-06-23 1982-01-18 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting en halfgeleiderinrichting vervaardigd door toepassing van deze werkwijze.
US4471376A (en) * 1981-01-14 1984-09-11 Harris Corporation Amorphous devices and interconnect system and method of fabrication
JPS5856355A (ja) * 1981-09-30 1983-04-04 Hitachi Ltd 半導体集積回路装置
US4435895A (en) * 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
US4603381A (en) * 1982-06-30 1986-07-29 Texas Instruments Incorporated Use of implant process for programming ROM type processor for encryption
US4623255A (en) * 1983-10-13 1986-11-18 The United States Of America As Represented By The Administrator, National Aeronautics And Space Administration Method of examining microcircuit patterns
US4583011A (en) * 1983-11-01 1986-04-15 Standard Microsystems Corp. Circuit to prevent pirating of an MOS circuit
US4727493A (en) * 1984-05-04 1988-02-23 Integrated Logic Systems, Inc. Integrated circuit architecture and fabrication method therefor
US5121186A (en) * 1984-06-15 1992-06-09 Hewlett-Packard Company Integrated circuit device having improved junction connections
US4821085A (en) * 1985-05-01 1989-04-11 Texas Instruments Incorporated VLSI local interconnect structure
US4975756A (en) * 1985-05-01 1990-12-04 Texas Instruments Incorporated SRAM with local interconnect
DE3705173A1 (de) * 1986-02-28 1987-09-03 Canon Kk Halbleitervorrichtung
EP0248267A3 (de) * 1986-06-06 1990-04-25 Siemens Aktiengesellschaft Monolithisch integrierte Schaltung mit zueinander parallelen Schaltungszweigen
US5065208A (en) * 1987-01-30 1991-11-12 Texas Instruments Incorporated Integrated bipolar and CMOS transistor with titanium nitride interconnections
US4766516A (en) * 1987-09-24 1988-08-23 Hughes Aircraft Company Method and apparatus for securing integrated circuits from unauthorized copying and use
US4939567A (en) * 1987-12-21 1990-07-03 Ibm Corporation Trench interconnect for CMOS diffusion regions
US4830974A (en) * 1988-01-11 1989-05-16 Atmel Corporation EPROM fabrication process
US4962484A (en) * 1988-01-25 1990-10-09 Hitachi, Ltd. Non-volatile memory device
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
US5168340A (en) * 1988-08-17 1992-12-01 Texas Instruments Incorporated Semiconductor integrated circuit device with guardring regions to prevent the formation of an MOS diode
JPH0777239B2 (ja) * 1988-09-22 1995-08-16 日本電気株式会社 浮遊ゲート型不揮発性半導体記憶装置
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US5227649A (en) * 1989-02-27 1993-07-13 Texas Instruments Incorporated Circuit layout and method for VLSI circuits having local interconnects
US4998151A (en) * 1989-04-13 1991-03-05 General Electric Company Power field effect devices having small cell size and low contact resistance
EP0409107B1 (de) * 1989-07-18 1996-09-25 Sony Corporation Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zur Herstellung
US5030796A (en) * 1989-08-11 1991-07-09 Rockwell International Corporation Reverse-engineering resistant encapsulant for microelectric device
US5117276A (en) * 1989-08-14 1992-05-26 Fairchild Camera And Instrument Corp. High performance interconnect system for an integrated circuit
FR2656939B1 (fr) * 1990-01-09 1992-04-03 Sgs Thomson Microelectronics Verrous de securite pour circuit integre.
JPH03215971A (ja) * 1990-01-20 1991-09-20 Toshiba Corp 相補型半導体装置の製造方法
US5177589A (en) * 1990-01-29 1993-01-05 Hitachi, Ltd. Refractory metal thin film having a particular step coverage factor and ratio of surface roughness
JPH03263871A (ja) * 1990-03-14 1991-11-25 Fujitsu Ltd 半導体装置
JPH0828120B2 (ja) * 1990-05-23 1996-03-21 株式会社東芝 アドレスデコード回路
US5132571A (en) * 1990-08-01 1992-07-21 Actel Corporation Programmable interconnect architecture having interconnects disposed above function modules
EP0481703B1 (de) * 1990-10-15 2003-09-17 Aptix Corporation Verbindungssubstrat mit integrierter Schaltung zur programmierbaren Verbindung und Probenuntersuchung
US5121089A (en) * 1990-11-01 1992-06-09 Hughes Aircraft Company Micro-machined switch and method of fabrication
US5050123A (en) * 1990-11-13 1991-09-17 Intel Corporation Radiation shield for EPROM cells
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
JP2748050B2 (ja) * 1991-02-08 1998-05-06 三菱電機株式会社 半導体装置およびその製造方法
JP3027990B2 (ja) * 1991-03-18 2000-04-04 富士通株式会社 半導体装置の製造方法
US5146117A (en) * 1991-04-01 1992-09-08 Hughes Aircraft Company Convertible multi-function microelectronic logic gate structure and method of fabricating the same
JP3110799B2 (ja) * 1991-06-28 2000-11-20 株式会社東芝 半導体装置
JPH06204414A (ja) * 1991-07-31 1994-07-22 Texas Instr Inc <Ti> Cmos集積回路のチャネルストップ構造
US5202591A (en) * 1991-08-09 1993-04-13 Hughes Aircraft Company Dynamic circuit disguise for microelectronic integrated digital logic circuits
JP3118899B2 (ja) * 1991-10-01 2000-12-18 日本電気株式会社 アライメントチェックパターン
JPH05136125A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd クロツク配線及びクロツク配線を有する半導体集積回路装置
US5262353A (en) * 1992-02-03 1993-11-16 Motorola, Inc. Process for forming a structure which electrically shields conductors
JP2802470B2 (ja) * 1992-03-12 1998-09-24 三菱電機株式会社 半導体装置およびその製造方法
US5231299A (en) * 1992-03-24 1993-07-27 International Business Machines Corporation Structure and fabrication method for EEPROM memory cell with selective channel implants
US5384472A (en) * 1992-06-10 1995-01-24 Aspec Technology, Inc. Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density
EP0585601B1 (de) 1992-07-31 1999-04-28 Hughes Electronics Corporation Sicherheitssystem für integrierte Schaltung und Verfahren mit implantierten Leitungen
JPH0685080A (ja) * 1992-08-31 1994-03-25 Nippon Steel Corp 半導体装置及びその製造方法
US5232863A (en) * 1992-10-20 1993-08-03 Micron Semiconductor, Inc. Method of forming electrical contact between a field effect transistor gate and a remote active area
JP2513402B2 (ja) * 1993-05-01 1996-07-03 日本電気株式会社 半導体装置の構造及び製造方法
US5468990A (en) * 1993-07-22 1995-11-21 National Semiconductor Corp. Structures for preventing reverse engineering of integrated circuits
US5369299A (en) * 1993-07-22 1994-11-29 National Semiconductor Corporation Tamper resistant integrated circuit structure
US5354704A (en) * 1993-07-28 1994-10-11 United Microelectronics Corporation Symmetric SRAM cell with buried N+ local interconnection line
JPH0793223A (ja) * 1993-09-20 1995-04-07 Nec Corp 記憶情報保護回路
US5721150A (en) * 1993-10-25 1998-02-24 Lsi Logic Corporation Use of silicon for integrated circuit device interconnection by direct writing of patterns therein
US5531018A (en) * 1993-12-20 1996-07-02 General Electric Company Method of micromachining electromagnetically actuated current switches with polyimide reinforcement seals, and switches produced thereby
US5399441A (en) * 1994-04-12 1995-03-21 Dow Corning Corporation Method of applying opaque coatings
DE4414968A1 (de) * 1994-04-28 1995-11-02 Siemens Ag Mikrosystem mit integrierter Schaltung und mikromechanischem Bauteil und Herstellverfahren
US5475251A (en) * 1994-05-31 1995-12-12 National Semiconductor Corporation Secure non-volatile memory cell
JP2978736B2 (ja) * 1994-06-21 1999-11-15 日本電気株式会社 半導体装置の製造方法
US5376577A (en) * 1994-06-30 1994-12-27 Micron Semiconductor, Inc. Method of forming a low resistive current path between a buried contact and a diffusion region
US5622880A (en) * 1994-08-18 1997-04-22 Sun Microsystems, Inc. Method of making a low power, high performance junction transistor
JP3474332B2 (ja) * 1994-10-11 2003-12-08 台灣茂▲夕▼電子股▲分▼有限公司 Dram用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法
JP2710221B2 (ja) * 1995-01-25 1998-02-10 日本電気株式会社 半導体装置及びその製造方法
US5541614A (en) * 1995-04-04 1996-07-30 Hughes Aircraft Company Smart antenna system using microelectromechanically tunable dipole antennas and photonic bandgap materials
US5576988A (en) * 1995-04-27 1996-11-19 National Semiconductor Corporation Secure non-volatile memory array
JP3641511B2 (ja) * 1995-06-16 2005-04-20 株式会社ルネサステクノロジ 半導体装置
US5607879A (en) * 1995-06-28 1997-03-04 Taiwan Semiconductor Manufacturing Company Ltd. Method for forming buried plug contacts on semiconductor integrated circuits
KR0165423B1 (ko) * 1995-07-24 1998-12-15 김광호 반도체 장치의 접속구조 및 그 제조방법
US5783846A (en) * 1995-09-22 1998-07-21 Hughes Electronics Corporation Digital circuit with transistor geometry and channel stops providing camouflage against reverse engineering
US5638946A (en) * 1996-01-11 1997-06-17 Northeastern University Micromechanical switch with insulated switch contact
US6037627A (en) * 1996-08-02 2000-03-14 Seiko Instruments Inc. MOS semiconductor device
JPH1056082A (ja) * 1996-08-07 1998-02-24 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JP2924832B2 (ja) * 1996-11-28 1999-07-26 日本電気株式会社 半導体装置の製造方法
US5976943A (en) * 1996-12-27 1999-11-02 Vlsi Technology, Inc. Method for bi-layer programmable resistor
US5998257A (en) 1997-03-13 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry memory devices, methods of forming capacitor containers, methods of making electrical connection to circuit nodes and related integrated circuitry
JPH10256398A (ja) * 1997-03-14 1998-09-25 Nippon Steel Corp 半導体記憶装置及びその製造方法
US5920097A (en) * 1997-03-26 1999-07-06 Advanced Micro Devices, Inc. Compact, dual-transistor integrated circuit
US5895241A (en) * 1997-03-28 1999-04-20 Lu; Tao Cheng Method for fabricating a cell structure for mask ROM
US5973375A (en) * 1997-06-06 1999-10-26 Hughes Electronics Corporation Camouflaged circuit structure with step implants
US6137318A (en) * 1997-12-09 2000-10-24 Oki Electric Industry Co., Ltd. Logic circuit having dummy MOS transistor
US5888887A (en) * 1997-12-15 1999-03-30 Chartered Semiconductor Manufacturing, Ltd. Trenchless buried contact process technology
US6054659A (en) * 1998-03-09 2000-04-25 General Motors Corporation Integrated electrostatically-actuated micromachined all-metal micro-relays
KR100268882B1 (ko) * 1998-04-02 2000-10-16 김영환 반도체 메모리 장치의 보안 회로
US6255155B1 (en) * 1998-04-23 2001-07-03 Hyundai Electronics Industries Co., Ltd. Nonvolatile memory and method for fabricating the same
US6046659A (en) * 1998-05-15 2000-04-04 Hughes Electronics Corporation Design and fabrication of broadband surface-micromachined micro-electro-mechanical switches for microwave and millimeter-wave applications
US6215158B1 (en) * 1998-09-10 2001-04-10 Lucent Technologies Inc. Device and method for forming semiconductor interconnections in an integrated circuit substrate
US6165861A (en) * 1998-09-14 2000-12-26 Taiwan Semiconductor Manufacturing Company Integrated circuit polysilicon resistor having a silicide extension to achieve 100% metal shielding from hydrogen intrusion
US6093609A (en) * 1998-11-18 2000-07-25 United Microelectronics Corp. Method for forming semiconductor device with common gate, source and well
US6326675B1 (en) * 1999-03-18 2001-12-04 Philips Semiconductor, Inc. Semiconductor device with transparent link area for silicide applications and fabrication thereof
US6117762A (en) * 1999-04-23 2000-09-12 Hrl Laboratories, Llc Method and apparatus using silicide layer for protecting integrated circuits from reverse engineering
US6365453B1 (en) * 1999-06-16 2002-04-02 Micron Technology, Inc. Method and structure for reducing contact aspect ratios
JP3250547B2 (ja) * 1999-06-18 2002-01-28 日本電気株式会社 半導体装置及びその製造方法
US6057520A (en) * 1999-06-30 2000-05-02 Mcnc Arc resistant high voltage micromachined electrostatic switch
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide

Also Published As

Publication number Publication date
JP5134615B2 (ja) 2013-01-30
WO2002059968A3 (en) 2002-11-14
WO2002059968A2 (en) 2002-08-01
US20020096776A1 (en) 2002-07-25
JP4920862B2 (ja) 2012-04-18
JP2008010887A (ja) 2008-01-17
US7294935B2 (en) 2007-11-13
TW526608B (en) 2003-04-01
WO2002059968B1 (en) 2003-05-22
GB2393851B (en) 2005-07-13
AU2002234203A1 (en) 2002-08-06
JP2010103550A (ja) 2010-05-06
GB0316906D0 (en) 2003-08-20
GB2393851A (en) 2004-04-07
JP2004518295A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
DE10295878T5 (de) Gegen Reverse Engineering geschützte integrierte Schaltungen und Verfahren zur Herstellung derselben unter Verwendung einer auf Feldoxid endenden sichtbaren Metallkontaktleitung
DE10058078C1 (de) Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung
DE102016112646B4 (de) Arraysubstrat, anzeige und elektronische vorrichtung
DE102005008354A1 (de) Halbleiterbauteil sowie Verfahren zu dessen Herstellung
DE102006020217A1 (de) Dünnschichttransistor, Pixelstruktur und Reparaturverfahren davon
EP1025590B1 (de) Esd-schutzvorrichtung für integrierte schaltungen
DE112016004400T5 (de) Arraysubstrat, Flüssigkristallanzeigetafel und Flüssigkristallanzeigevorrichtung
DE10224003B4 (de) Halbleitervorrichtung und Verfahren für ihre Herstellung
DE10154392A1 (de) Ladungsdetektor-Halbleiterbauelement, System aus einem Ladungsdetektor-Halbleiterbauelement und einem Referenz-Halbleiterbauelement, Wafer, Verwendung eines Wafers und Verfahren zur qualitativen und quantitativen Messung einer Aufladung eines Wafers
EP1044426A1 (de) Datenverarbeitungseinrichtung und verfahren zu deren spannungsversorgung
DE102013224060B4 (de) Erschweren von optischem Reverse Engineering
EP0221351B1 (de) Integrierte Halbleiterschaltung mit einem elektrisch leitenden Flächenelement
WO2004095567A1 (de) Kontrolle des dickenabtrags von einem scheibenverbund und teststruktur zur abtragskontrolle
DE19604405C2 (de) Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen
DE19802056A1 (de) Isolierschicht-Feldeffekttransistoren mit unterschiedlichen Gate-Kapazitäten
DE102005060239A1 (de) Dünnfilmtransistor für ein Bildgebungssystem
DE102007007096B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19938403C2 (de) Schaltung
DE102006018675A1 (de) Dünnschichtstruktur und Herstellungsverfahren derselben
DE102005036207A1 (de) Verfahren zum Entwurf von integrierten Schaltungen
DE102016121449B4 (de) Halbleiterchip mit Logikzellen und einer Füllzellen-Prüfkette
WO2005078794A1 (de) Nicht planar ausgebildete integrierte schaltungsanordnung
DE19822218B4 (de) Zugriffsgeschützter Datenträger
WO2001039107A2 (de) Chipkarte
DE102014226879B4 (de) Halbleiterlogikbauelement mit verschleierter Vergleichslogik

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: HELDT, G., DIPL.-ING. DR.JUR., PAT.- U. RECHTSANW.

8141 Disposal/no request for examination