DE10319541A1 - Semiconducting device, especially substrate- or circuit board-free re-wiring device on chip or chip scale package, has re-wiring device attached to first chip surface and corresponding bearer surface - Google Patents

Semiconducting device, especially substrate- or circuit board-free re-wiring device on chip or chip scale package, has re-wiring device attached to first chip surface and corresponding bearer surface Download PDF

Info

Publication number
DE10319541A1
DE10319541A1 DE10319541A DE10319541A DE10319541A1 DE 10319541 A1 DE10319541 A1 DE 10319541A1 DE 10319541 A DE10319541 A DE 10319541A DE 10319541 A DE10319541 A DE 10319541A DE 10319541 A1 DE10319541 A1 DE 10319541A1
Authority
DE
Germany
Prior art keywords
chip
semiconductor chip
semiconductor
thermally
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10319541A
Other languages
German (de)
Inventor
Franz Kemper
Harry Hedler
Thorsten Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10319541A priority Critical patent/DE10319541A1/en
Publication of DE10319541A1 publication Critical patent/DE10319541A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

The device has a semiconducting chip with a contact device on a first surface, a bearer above the surface without the contact extending laterally above the chip and a structured re-wiring device for electrically connecting the chip's contact device to the connector. The re-wiring device is attached to the first surface of the chip and the corresponding surface of the bearer and the connector extends laterally over the width of the chip. The device has a semiconducting chip (10) with a contact device (11) on a first surface for providing an integrated electrical component, a bearer (12) above the surface without the contact extending laterally above the chip and a structured re-wiring device (13) for electrically connecting the contact device of the chip to the connector (14). The re-wiring device is attached to the first surface of the chip and the corresponding surface of the bearer and the connector extends laterally over the width of the chip. AN Independent claim is also included for the following: (a) a method of manufacturing an inventive device.

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitereinrichtung, und insbesondere eine Substrat- bzw. Platinen-freie Umverdrahtungseinrichtung auf einem Chip oder ein Chip Scale Package (CSP).The present invention relates to a semiconductor device and a method for producing a Semiconductor device, and in particular a substrate or circuit board-free Rewiring device on a chip or a Chip Scale Package (CSP).

Die Entwärmung eines Halbleiter-Chips bzw. eines Halbleiter-Packages bereitet gerade bei den mit der fortschreitenden Entwicklung steigenden Taktfrequenzen Probleme. Ein effektiver Pfad zur Wärmeabfuhr vom Chip zum Board erfolgt z.B. über Interconnect-Elemente, wie Solder Balls, und/oder über einen möglichen Underfil. Soll ein Underfil jedoch vermieden werden, verbleiben die Solder Balls (Lotkugeln) als wesentlicher Entwärmungspfad.The cooling of a semiconductor chip or a semiconductor package prepares especially with the increasing clock frequencies with the advancing development Problems. An effective path for heat dissipation from the chip to the board e.g. via interconnect elements, like solder balls, and / or over one possible Underfil. However, if an underfil is to be avoided, remain the Solder Balls (solder balls) as an essential cooling path.

Die Wärmeabfuhr ist allerdings nur bei Lotkugeln gut, wenn sie so kurz wie möglich, d.h. insbesondere im Chip-Schatten bzw. der Chip-Breite, an den Chip gekoppelt sind. Wird eine Fan-out-Technologie verwendet, d.h. das Ball-out des Packages ist größer als der Chip-Schatten, tragen die Lotkugeln, welche im Fan-out-Bereich, d.h. außerhalb des Chip-Schattens, angeordnet sind nur sehr geringfügig zur Wärmeabfuhr bei. Zum einen liegt dies darin begründet, dass der Weg zwischen der Wärmequelle (Chip) und der Wärmesenke (kontaktierte Lotkugel) sehr lang ist. Zum anderen besteht der thermische Pfad meist aus thermisch schlecht leitenden Materialien, wie beispielsweise Polymeren, einer Leiterplatte, Mold- bzw. Gussmasse, usw. Ist der Chip sehr klein und das erforderliche Fan-out-Design der Umverdrahtungseinrichtung sehr groß, erfolgt eine schlechte Wärmeableitung. Derartige Halbleiter-Chips können bei erhöhter Leistungsaufnahme ein Zuverlässigkeitsrisiko darstellen.However, the heat dissipation is only good for solder balls if they are as short as possible, i.e. especially in Chip shadow or the chip width, are coupled to the chip. If fan-out technology is used, i.e. the ball-out of the package is bigger than the chip shadow, carry the solder balls, which are in the fan-out area, i.e. outside of the chip shadow, are arranged only very slightly heat dissipation at. For one, this is because the path between the heat source (chip) and the heat sink (contacted solder ball) is very long. On the other hand there is the thermal path mostly made of thermally poorly conductive materials, such as Polymers, a printed circuit board, molding or casting compound, etc. Is the Very small chip and the required fan-out design of the rewiring device very large, there is poor heat dissipation. Such semiconductor chips can with increased Power consumption is a reliability risk represent.

Betrachtet man ein herkömmliches CSP gemäß 5, so weist dieses einen Halbleiter-Chip 10 mit einer Kontakteinrichtung 11 auf einer ersten Oberfläche auf. Mit der Kontakteinrichtung 11 auf der ersten Oberfläche verbunden ist eine strukturierte Umverdrahtungseinrichtung 13, welche unter Auslassung vorbestimmter Bereiche zum Aufbringen einer Anschlusseinrichtung 14 in Form von Lotkugeln (solder balls) mit einer elektrisch isolierenden Schicht 15 bedeckt ist. Auf der Rückseite, d.h. der mit der Kontakteinrichtung 11 versehenen Oberfläche abgewandten Seite, ist eine Schutzreinrichtung 12' auf den Halbleiter-Chip 10 aufgebracht.Looking at a conventional CSP according to 5 , this has a semiconductor chip 10 with a contact device 11 on a first surface. With the contact device 11 a structured rewiring device is connected to the first surface 13 , which omitting predetermined areas for applying a connection device 14 in the form of solder balls with an electrically insulating layer 15 is covered. On the back, ie the one with the contact device 11 side facing away from the surface, is a protective device 12 ' on the semiconductor chip 10 applied.

Definitionsgemäß liegen bei einem solchen CSP alle Anschlusseinrichtungen 14, wie Lothügel, Lotkugeln, leitfähige Erhebungen, usw. im Chip-Schatten, d.h. sind in ihrer seitlichen Erstreckung auf die Breite des Chips 10 beschränkt. Der mögliche Kugelabstand der Anschlusseinrichtung 14 ist durch die Anzahl der einzelnen Kontaktelemente und die verfügbare Chip-Fläche begrenzt. So resultiert für eine hohe Pin-Anzahl und kleine Chips ein sehr kleiner Kontaktelementeabstand.By definition, with such a CSP, all connection facilities are located 14 , such as solder bumps, solder balls, conductive bumps, etc. in the chip shadow, ie are in their lateral extension to the width of the chip 10 limited. The possible ball spacing of the connection device 14 is limited by the number of individual contact elements and the available chip area. This results in a very small contact element spacing for a high number of pins and small chips.

Der Hauptanteil der thermischen Kopplung zwischen Chip und der Umgebung erfolgt über die "Beine" des Chips zu dem nächsten Level des Boards. Kleine Chips verfügen lediglich über geringe Möglichkeiten der thermischen Kopplung, da entweder die Kugeln groß sind, dann sind nur wenige vorhanden, oder die Anzahl der Kugeln ist hoch, aber die Kugeln sind klein. Außerdem ist in vielen Anwendungsfällen die gewünschte Standard-Anschlusseinrichtungserstreckung größer als der Chip-Schatten, d.h. die Chip-Breite oder -Länge, so dass die bekannte CSP-Technologie, d.h. ein Fan-in-Design, nicht möglich ist.The main part of the thermal coupling between Chip and the environment is done over the "legs" of the chip to that next Board level. Small chips have only limited possibilities thermal coupling, because either the balls are large, then there are only a few, or the number of balls is high, but the balls are small. Moreover is in many use cases the desired Standard connector extension larger than the chip shadow, i.e. the Chip width or length, so the well-known CSP technology, i.e. a fan-in design, is not possible.

Es ist deshalb Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung und ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitzustellen, bei welcher eine Fan- out-Technologie bei dem Konzept einer Substrat- bzw. Platinen-freien Umverdrahtungseinrichtung auf einem Chip eingesetzt wird, um insbesondere die Entwärmung des Chips zu steigern.It is therefore the task of the present Invention, a semiconductor device and a method of manufacturing to provide a semiconductor device in which a fan-out technology in the Concept of a substrate or circuit board-free rewiring device is used on a chip, in particular the cooling of the chip to increase.

Erfindungsgemäß wird diese Aufgabe durch die im Anspruch 1 angegebene Halbleitervorrichtung und durch das Verfahren zur Herstellung einer Halbleitereinrichtung nach Anspruch 10 gelöst.According to the invention, this object is achieved by The semiconductor device specified in claim 1 and by the method to produce a semiconductor device according to claim 10.

Die der vorliegenden Erfindung zugrunde liegende Idee besteht im wesentlichen darin, eine Trägereinrichtung bzw. einen Rahmen um den Chip vorzusehen, auf dessen bündig mit der ersten Oberfläche des Halbleiter-Chips abschließenden Unterseite ebenfalls Anschlusselemente außerhalb des Chip-Schattens angeordnet sind.The basis of the present invention The idea essentially lies in a carrier device or a frame to provide the chip, on the flush with the first surface of the semiconductor chip Underside also connecting elements outside the chip shadow are arranged.

In der vorliegenden Erfindung wird das eingangs erwähnte Problem insbesondere dadurch gelöst, dass eine Halbleitervorrichtung bereitgestellt wird mit einem Halbleiter-Chip, welcher eine Kontakteinrichtung auf einer ersten Oberfläche zum Bereitstellen einer integrierten elektrischen Komponente aufweist; mit einer Trägereinrichtung über den nicht mit der Kontakteinrichtung versehenen Oberflächen des Halbleiter-Chips, welche sich seitlich über den Halbleiter-Chip hinaus erstreckt; und mit einer strukturierten Umverdrahtungseinrichtung zum elektrischen Verbinden der Kontakteinrichtung des Halbleiter-Chips mit einer Anschlusseinrichtung, wobei die strukturierte Umverdrahtungseinrichtung auf der ersten Oberfläche des Halbleiter-Chips und der entsprechenden Oberfläche der Trägereinrichtung aufgebracht ist, und sich die Anschlusseinrichtung seitlich über die Breite des Halbleiter-Chips hinaus erstreckt.In the present invention the aforementioned Problem solved in particular by that a semiconductor device is provided with a semiconductor chip, which a contact device on a first surface for Providing an integrated electrical component; with a carrier device over the surfaces of the Semiconductor chips, which overlaps laterally extends the semiconductor chip; and with a structured Rewiring device for electrically connecting the contact device of the semiconductor chip with a connection device, the structured Rewiring device on the first surface of the semiconductor chip and the corresponding surface the carrier device is applied, and the connection device laterally over the Width of the semiconductor chip extends beyond.

Auf diese Weise kann beispielsweise durch Übergießen eines Chips von der Rückseite bei abgedeckter Vorderseite des Chips, welche die Kontakteinrichtung aufweist, nachfolgend auf vorteilhafte Weise die herkömmlichen Herstellungsprozesse einer Umverdrahtungseinrichtung und des Aufbringens der Anschlusseinrichtung erfolgen.In this way, for example by pouring over one Chips from the back with the front of the chip covered, which is the contact device has, in an advantageous manner below the conventional Manufacturing processes of a rewiring device and the application of Connection set up.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Erfindungsgegenstandes.There are advantageous ones in the subclaims Further developments and improvements of the respective subject of the invention.

Gemäß einer bevorzugten Weiterbildung weist die Trägereinrichtung eine thermisch und/oder elektrisch leitfähige Einrichtung, insbesondere eine Metallschicht, auf. Eine solche Metallschicht ermöglicht eine bessere Wärmeverteilung bzw. Entwärmung des Halbleiter-Chips.According to a preferred development the carrier device a thermally and / or electrically conductive device, in particular a metal layer on. Such a metal layer enables one better heat distribution or cooling of the semiconductor chip.

Gemäß einer weiteren bevorzugten Weiterbildung ist über der elektrisch und/oder thermisch leitfähigen Einrichtung eine Schutzeinrichtung vorgesehen. Diese dient zur Verstärkung oder auch zur elektrischen Isolation der beispielhaften Metallisierung.According to another preferred Continuing education is about a protective device of the electrically and / or thermally conductive device intended. This is used for amplification or electrical Isolation of the exemplary metallization.

Gemäß einer weiteren bevorzugten Weiterbildung erstreckt sich die thermisch und/oder elektrisch leitfähige Einrichtung in der Breite zumindest bis zur seitlichen Erstreckung der Anschlusseinrichtung. Eine weiter verbesserte Entwärmung des Fan-out Packages wird somit vorteilhaft gewährleistet.According to another preferred The thermally and / or electrically conductive device extends in width at least up to the lateral extent of the connection device. A further improved cooling the fan-out package is thus advantageously guaranteed.

Gemäß einer weiteren bevorzugten Weiterbildung ist die thermisch und/oder elektrisch leitfähige Einrichtung an ein vorbestimmtes elektrisches Potential angeschlossen. Die Kopplung an ein Abschirmpotential kann auf diese Weise erfolgen.According to another preferred Further training is the thermally and / or electrically conductive device connected to a predetermined electrical potential. The coupling shielding potential can be done in this way.

Gemäß einer weiteren bevorzugten Weiterbildung ist die thermisch und/oder elektrisch leitfähige Einrichtung an die Anschlusseinrichtung angeschlossen. Dies birgt den Vorteil der Möglichkeit zur Nutzung der beispielhaften Metallfolie als gemeinsame, niederohmige Masseverbindung der verschiedensten Anschlusselemente der Anschlusseinrichtung.According to another preferred Further training is the thermally and / or electrically conductive device connected to the connection device. This has the advantage The possibility to use the exemplary metal foil as a common, low-resistance Earth connection of various connection elements of the connection device.

Gemäß einer weiteren bevorzugten Weiterbildung weist die strukturierte Umverdrahtungseinrichtung mindestens eine strukturierte Metallisierung und eine andersartig strukturierte elektrisch isolierende Schicht 15 auf.According to another preferred The structured rewiring device has further training at least one structured metallization and another structured electrically insulating layer 15.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Trägereinrichtung, insbesondere die elektrisch und/oder thermisch leitfähige Einrichtung, über ein thermisch leitfähiges Klebemittel an den Halbleiter-Chip gekoppelt.According to another preferred Further training is the sponsoring institution in particular the electrically and / or thermally conductive device thermally conductive Adhesive coupled to the semiconductor chip.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.Embodiments of the invention are shown in the drawings and in the description below explained in more detail.

Es zeigen:Show it:

1 eine schematische Querschnittsansicht einer Halbleitervorrichtung in einem Zwischenschritt des Herstellungsprozesses zur Erläuterung einer ersten Ausführungsform der vorliegenden Erfindung; 1 a schematic cross-sectional view of a semiconductor device in an intermediate step of the manufacturing process to explain a first embodiment of the present invention;

2 eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung; 2 is a schematic cross-sectional view of a semiconductor device according to the first embodiment of the present invention;

3 eine schematische Querschnittsansicht eines Details einer zweiten Ausführungsform der vorliegenden Erfindung; 3 a schematic cross-sectional view of a detail of a second embodiment of the present invention;

4 eine schematische Querschnittsansicht einer Halbleitervorrichtung zur Erläuterung einer zweiten Ausführungsform der vorliegenden Erfindung; und 4 is a schematic cross-sectional view of a semiconductor device for explaining a second embodiment of the present invention; and

5 eine schematische Querschnittsansicht einer bekannten CSP-Halbleitervorrichtung. 5 is a schematic cross-sectional view of a known CSP semiconductor device.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.In the figures denote the same Reference numerals same or functionally identical components.

In 1 ist ein Halbleiter-Chip 10 mit einer Kontakteinrichtung 11 auf einer ersten Oberfläche dargestellt. Die Kontakteinrichtung 11 ist vorzugsweise zentral in einem mittleren Bereich des Halbleiter-Chips 10 angeordnet. Der Halbleiter-Chip 10 ist an den nicht mit der Kontakteinrichtung 11 versehenen Oberflächen des Halbleiter-Chips 10 von einer Trägereinrichtung 12 und/oder eine Schutzreinrichtung 12' umgeben. Vorzugsweise wird der Halbleiter-Chip 10 in die Trägereinrichtung durch Übergießen des Halbleiter-Chips 10 unter Abdeckung der ersten Oberfläche des Halbleiter-Chip von der Rückseite der ersten Oberfläche her eingebracht. Die Unterseite der Trägereinrichtung schließt dann bündig mit der ersten Oberfläche des Halbleiter-Chips 10, welche mit der Kontakteinrichtung 11 versehen ist, ab.In 1 is a semiconductor chip 10 with a contact device 11 shown on a first surface. The contact device 11 is preferably central in a central region of the semiconductor chip 10 arranged. The semiconductor chip 10 is not with the contact device 11 provided surfaces of the semiconductor chip 10 from a carrier device 12 and / or a protective device 12 ' surround. Preferably the semiconductor chip 10 into the carrier device by pouring over the semiconductor chip 10 introduced from behind the first surface while covering the first surface of the semiconductor chip. The underside of the carrier device then closes flush with the first surface of the semiconductor chip 10 which with the contact device 11 is provided.

In 2 ist eine Halbleitervorrichtung im Querschnitt gemäß 1, jedoch nach nachfolgenden Fertigungsschritten dargestellt. Auf die erste Oberfläche des Halbleiter-Chips 10 und der bündig dazu verlaufenden unteren Oberfläche der Trägereinrichtung 12 ist eine strukturierte Umverdrahtungseinrichtung 13 aufgebracht, welche mit der Kontakteinrichtung 11 des Halbleiter-Chips 10 verbunden ist. Über der Umverdrahtungseinrichtung 13 ist eine elektrisch isolierende Schicht 15 aufgebracht, welche Aussparungen zum Vorsehen einer Anschlusseinrichtung 14, vorzugsweise aus einer Vielzahl von Lotkugeln, aufweist. Auch die Anschlusseinrichtung 14 erstreckt sich dabei ebenso wie die Umverdrahtungseinrichtung 13 über den Chip-Schatten, d.h. die Breite des Halbleiter-Chips 10, hinaus.In 2 10 is a semiconductor device in cross section according to FIG 1 , but shown after the subsequent production steps. On the first surface of the semiconductor chip 10 and the flush lower surface of the carrier device 12 is a structured rewiring device 13 applied, which with the contact device 11 of the semiconductor chip 10 connected is. Above the rewiring device 13 is an electrically insulating layer 15 applied which recesses to provide a connection device 14 , preferably from a plurality of solder balls. Also the connection device 14 extends just like the rewiring device 13 about the chip shadow, ie the width of the semiconductor chip 10 , out.

Ein solches Substrat- bzw. Platinen-freies Fan-out Package gemäß 2 erlaubt eine Standard- Anschlusseinrichtungsabmessung (foot print), welche im allgemeinen größer als der Chip ist. Es erlaubt darüber hinaus, dass die Chip-Größe va riieren kann, beispielsweise bei fortschreitender Reduktion der Chip-Größe, wobei derselbe Package-Formfaktor und dieselbe Anschlusseinrichtungskonfiguration (ball out) verwendet werden kann. Zusätzlich zum rückseitigen Schutz 12' ist gemäß der Halbleitervorrichtung nach 2 auch ein Kantenschutz des Halbleiter-Chips gewährleistet. Eine derartige Fan-out Substrat- bzw. Platinen-freie Umverdrahtungseinrichtung auf einem Chip steigert die thermische Kopplung zwischen dem Package und einem anzuschließenden Board im Vergleich zu einem Stardard-CSP, welches als WLP ausgeführt ist. Da die Trägereinrichtung 12 bzw. der Rahmen um den Chip 10 typischerweise ein Polymer aufweist, ist der Beitrag der Anschlusseinrichtung 14 im äußeren Bereich A des Packages außerhalb des Chip-Schattens mit der Breite B nicht sehr groß. Die thermische Kopplung im Bereich des Chip-Schattens B ist höher.Such a substrate-free or fan-out package according to 2 allows a standard footprint dimension, which is generally larger than the chip. It also allows the chip size to vary, for example as the chip size continues to decrease, using the same package form factor and ball out connector configuration. In addition to the back protection 12 ' is according to the semiconductor device 2 edge protection of the semiconductor chip is also guaranteed. Such a fan-out substrate or circuit board-free rewiring device on a chip increases the thermal coupling between the package and a board to be connected in comparison to a standard CSP, which is designed as a WLP. Because the carrier device 12 or the frame around the chip 10 typically has a polymer, is the contribution of the connection device 14 not very large in the outer area A of the package outside the chip shadow with the width B. The thermal coupling in the area of the chip shadow B is higher.

In 3 ist schematisch der Querschnitt einer elektrisch und/oder thermisch leitfähigen Einrichtung 16 dargestellt, welche zur Verbesserung der Entwärmung der Halbleitervorrichtung gemäß 2 beitragen kann.In 3 is schematically the cross section of an electrically and / or thermally conductive device 16 shown, which according to improve the cooling of the semiconductor device 2 can contribute.

Gemäß 4 ist schematisch ein Querschnitt einer Halbleitervorrichtung gemäß 2, jedoch mit einer elektrisch und/oder thermisch leitfähigen Einrichtung 16 zwischen der Trägereinrichtung 12 und dem Halbleiter-Chip 10 dargestellt. Um den Aufbau gemäß 4 zu erhalten, wird der Halbleiter-Chip 10 vorzugsweise mit einem thermisch leitfähigen Klebemittel 17 in die vorgeformte elektrisch und/oder thermisch leitfähige Einrichtung 16 eingebracht, welche nachfolgend Teil der Trägereinrichtung 12, gegebenenfalls mit Schutzreinrichtung 12', über der Rückseite des Chips bzw. der thermisch und/oder elektrisch leitfähigen Einrichtung 16 wird. Die Umverdrahtungseinrichtung 13 mit darüber liegender Isolierschicht 15 und die Anschlusseinrichtung 14 in Aussparungen der Isolierschicht 15 wird wie oben aufgebracht.According to 4 FIG. 12 is a schematic cross section of a semiconductor device according to FIG 2 , but with an electrically and / or thermally conductive device 16 between the carrier device 12 and the semiconductor chip 10 shown. To build according to 4 to get the semiconductor chip 10 preferably with a thermally conductive adhesive 17 in the preformed electrically and / or thermally conductive device 16 introduced, which subsequently part of the carrier device 12 , if necessary with protective device 12 ' , over the back of the chip or the thermally and / or electrically conductive device 16 becomes. The rewiring device 13 with overlying insulation layer 15 and the connection device 14 in recesses in the insulating layer 15 is applied as above.

Vorzugsweise erstreckt sich die thermisch und/oder elektrisch leitfähige Einrichtung 16 zumindest bis zur äußeren Erstreckung der Anschlusseinrichtung 14 oder über die gesamte Package-Breite. Die thermisch und/oder elektrisch leitfähige Einrichtung 16, beispielsweise eine vorgeformte Metallfolie, bildet somit eine integrierte Wärmeverteileinrichtung. Zur Verbesserung des thermischen Verhaltens, d.h. ein Herabsetzen der Chip-Temperatur durch eine bessere thermische Anbindung an das Board, kann eine solche thermische Verbesserung in eine Fan-out-Trägereinrichtung 12 integriert werden. Diese Hitzeverteilereinrichtung 16 kann den thermischen Pfad bis zu den äußeren Anschlusskontakten der Anschlusseinrichtung 14, z.B. Lötkugeln, vergrößern, welche ansonsten nur auf schlecht wärmeleitendem Polymer sitzen. Vorzugsweise wird als thermisch und/oder elektrisch leitfähige Einrichtung 16 eine vorgeformte Metallfolie oder ein Blech eingesetzt, welches eine sehr hohe thermische Leitfähigkeit aufweist. Wählt man die Folie/Platte als thermisch und/oder elektrisch leitfähige Einrichtung 16 ausreichend dick, so kann die Polymer-Einbettung, d.h. die Schutzreinrichtung 12', ausbleiben, und die Trägereinrichtung 12 besteht dann nur aus der thermisch und/oder elektrisch leitfähigen Einrichtung 16.The thermally and / or electrically conductive device preferably extends 16 at least up to the outer extent of the connection device 14 or across the entire package width. The thermally and / or electrically conductive device 16 , for example a preformed metal foil, thus forms an integrated heat distribution device. To improve the thermal behavior, ie to lower the chip temperature by means of a better thermal connection to the board, such a thermal improvement can be placed in a fan-out carrier device 12 to get integrated. This heat spreader 16 can the thermal path up to the outer connection contacts of the connection device 14 , for example solder balls, which otherwise only sit on poorly heat-conducting polymer. Is preferably used as a thermally and / or electrically conductive device 16 a preformed metal foil or sheet is used, which has a very high thermal conductivity. Choosing the film / plate as a thermally and / or electrically conductive device 16 sufficiently thick, so the polymer embedding, ie the protective device 12 ' , stay out, and the carrier device 12 then consists only of the thermally and / or electrically conductive device 16 ,

Die thermisch und/oder elektrisch leitfähige Einrichtung 16 kann darüber hinaus auch elektrische Funktionen übernehmen. Dabei besteht die Möglichkeit der Kontaktierung der Folie mit einem Abschirmpotential, die Nutzung der Folie als gemeinsame, niederohmige Massenverbindung verschiedenster Anschlusselemente der Anschlusseinrichtung 14 oder die Nutzung für funktionale Anschlüsse, beispielsweise zur bewussten Abstrahlung eines Signals (Antenne). Auf Basis einer solchen Doppelfunktion lässt sich ein leistungsfähiges Package bzw. Gehäuse mit hoher thermischer und elektrischer Performance realisieren.The thermally and / or electrically conductive device 16 can also perform electrical functions. There is the possibility of contacting the film with a shielding potential, using the film as a common, low-resistance ground connection of various connection elements of the connection device 14 or the use for functional connections, for example for the conscious emission of a signal (antenna). On the basis of such a double function, a powerful package or housing with high thermal and electrical performance can be realized.

Obwohl die vorliegende Erfindung vorstehend anhand zweier bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.Although the present invention described above using two preferred exemplary embodiments it is not limited to this, but in a variety of ways modifiable.

So sind insbesondere andere Gestaltungsformen als die mit Bezug auf 3 und 4 erläuterten thermisch und/oder elektrisch leitfähigen Einrichtungen 16 über dem Chip 10 vorstellbar. Außerdem ist bei einer Ausführungsform gemäß 4 davon auszugehen, dass zwischen der thermisch und/oder elektrisch leitfähigen Einrichtung 16 und der umstrukturierten Umverdrahtungseinrichtung 13 eine elektrisch isolierende Schicht vorgesehen ist. Darüber hinaus wird die Herstellung einer erfindungsgemäßen Substrat- bzw. Platinen-freien Umverdrahtungseinrichtung auf einem Chip als Package zur Steigerung der Kosteneffektivität auf Wafer-Ebene, d.h. auf Basis eines multi-die Levels, angegangen. In diesem Fall wird eine große Anzahl von Chips in einem Schritt eingebettet und nach einer Separierung nach Beendigung der Fertigstellung, z.B. gemäß 4, als eine WLP-Einheit eingesetzt.In particular, there are other design forms than those with reference to 3 and 4 explained thermally and / or electrically conductive devices 16 over the chip 10 imaginable. In addition, according to one embodiment 4 assume that between the thermally and / or electrically conductive device 16 and the restructured rewiring device 13 an electrically insulating layer is provided. In addition, the manufacture of a substrate or circuit board-free rewiring device according to the invention on a chip is tackled as a package to increase the cost effectiveness at the wafer level, ie on the basis of a multi-die level. In this case, a large number of chips are embedded in one step and after separation after completion, for example according to 4 , used as a WLP unit.

1010
Halbleiter-ChipSemiconductor chip
1111
Kontakteinrichtung, vorzugsweise Kontakt-PadsContact means, preferably contact pads
1212
Trägereinrichtungsupport means
12'12 '
Schutzeinrichtungguard
1313
Umverdrahtungseinrichtung, z.B. strukturierte Leiterb.rewiring, e.g. structured ladder
1414
Anschlusseinrichtung, z.B. Lotkugeln (solder balls)Connecting device, e.g. Solder balls
1515
elektrisch isolierende Schichtelectrical insulating layer
1616
elektrisch und/oder thermisch leitfähige Einrichtung,electrical and / or thermally conductive Facility,
z.B. geformte Metallfoliee.g. shaped metal foil
1717
thermisch leitfähiges Klebemittelthermal conductive adhesive
AA
peripherer Bereich außerhalb des Chip-Schattensperipheral Area outside the chip shadow
BB
Breite des Halbleiterchips bzw. Chip-Schattenwidth of the semiconductor chip or chip shadow

Claims (12)

Halbleitervorrichtung mit: einem Halbleiter-Chip (10), welcher eine Kontakteinrichtung (11) auf einer ersten Oberfläche zum Bereitstellen einer integrierten elektrischen Komponente aufweist; einer Trägereinrichtung (12) über den nicht mit der Kontakteinrichtung (11) versehenen Oberflächen des Halbleiter-Chips (10), welche sich seitlich über den Halbleiterchip (10) hinaus erstreckt; und einer strukturierten Umverdrahtungseinrichtung (13) zum elektrischen Verbinden der Kontakteinrichtung (11) des Halbleiter-Chips (10) mit einer Anschlusseinrichtung (14), wobei die strukturierte Umverdrahtungseinrichtung (13) auf der ersten Oberfläche des Halbleiter-Chips (10) und der entsprechenden Oberfläche der Trägereinrichtung (12) aufgebracht ist, und sich die Anschlusseinrichtung (14) seitlich über die Breite des Halbleiter-Chips (10) hinaus erstreckt.Semiconductor device comprising: a semiconductor chip ( 10 ), which has a contact device ( 11 ) on a first surface for providing an integrated electrical component; a carrier device ( 12 ) via the not with the contact device ( 11 ) provided surfaces of the semiconductor chip ( 10 ), which is laterally over the semiconductor chip ( 10 ) extends beyond; and a structured rewiring device ( 13 ) for electrical connection of the contact device ( 11 ) of the semiconductor chip ( 10 ) with a connection device ( 14 ), the structured rewiring device ( 13 ) on the first surface of the semiconductor chip ( 10 ) and the corresponding surface of the carrier device ( 12 ) is applied, and the connection device ( 14 ) laterally across the width of the semiconductor chip ( 10 ) extends beyond. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Trägereinrichtung (12) eine thermisch und/oder elektrisch leitfähige Einrichtung (16), insbesondere eine Metallschicht, aufweist.Semiconductor device according to claim 1, characterized in that the carrier device ( 12 ) a thermally and / or electrically conductive device ( 16 ), in particular a metal layer. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass über der elektrisch und/oder thermisch leitfähigen Einrichtung (16) eine Schutzeinrichtung (12') vorgesehen ist.Semiconductor device according to claim 2, characterized in that above the electrically and / or thermally conductive device ( 16 ) a protective device ( 12 ' ) is provided. Halbleitervorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die thermisch und/oder elektrisch leitfähige Einrichtung (16) sich in der Breite zumindest bis zur seitlichen Erstreckung der Anschlusseinrichtung (14) erstreckt.Semiconductor device according to claim 2 or 3, characterized in that the thermally and / or electrically conductive device ( 16 ) at least up to the lateral extent of the connection device ( 14 ) extends. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die thermisch und/oder elektrisch leitfähige Einrichtung (16) an ein vorbestimmtes elektrisches Potential angeschlossen ist.Semiconductor device according to one of Claims 2 to 4, characterized in that the thermally and / or electrically conductive device ( 16 ) is connected to a predetermined electrical potential. Halbleitervorrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass die thermisch und/oder elektrisch leitfähige Einrichtung (16) an die Anschlusseinrichtung (14) angeschlossen ist.Semiconductor device according to one of Claims 2 to 5, characterized in that the thermally and / or electrically conductive device ( 16 ) to the connection device ( 14 ) connected. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die strukturierte Umverdrahtungseinrichtung (13) mindestens eine strukturierte Metallisierung und eine andersartig strukturierte elektrisch isolierende Schicht (15) aufweist.Semiconductor device according to one of the preceding claims, characterized in that the structured rewiring device ( 13 ) at least one structured metallization and a differently structured electrically insulating layer ( 15 ) having. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Trägereinrichtung (12), insbesondere die elektrisch und/oder thermisch leitfähige Einrichtung (16), über ein thermisch leitfähiges Klebemittel (17) an den Halbleiter-Chip (10) gekoppelt ist.Semiconductor device according to one of the preceding claims, characterized in that the carrier device ( 12 ), especially the electrically and / or thermally conductive device ( 16 ), via a thermally conductive adhesive ( 17 ) to the semiconductor chip ( 10 ) is coupled. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sie einen Fan-out Wafer Level Package- Aufbau aufweist.Semiconductor device according to one of the preceding Expectations, characterized by a fan-out wafer level package Has structure. Verfahren zur Herstellung einer Halbleitereinrichtung mit den Schritten: Einbetten eines Halbleiter-Chips (10), welcher eine Kontakteinrichtung (11) auf einer ersten Oberfläche des Halbleiter-Chips (10) aufweist, in eine Trägereinrichtung (12), welche sich seitlich über den Halbleiter-Chip (10) hinaus erstreckt, unter Ankopplung der nicht mit der Kontakteinrichtung (11) versehenen Oberflächen des Halbleiter-Chips (10); Aufbringen einer strukturierten Umverdrahtungseinrichtung (13) auf die erste Oberfläche des Halbleiter-Chips (10) und der entsprechenden, dazu bündigen Oberfläche der Trägereinrichtung (12) unter elektrischer Kontaktierung der Kontakteinrichtung (11) des Halbleiter-Chips (10); und Aufbringen einer Anschlusseinrichtung (14) auf die Umverdrahtungseinrichtung (13), welche sich ebenfalls seitlich über die Breite des Halbleiter-Chips (10) hinaus erstreckt.Method for producing a semiconductor device, comprising the steps: embedding a semiconductor chip ( 10 ), which has a contact device ( 11 ) on a first surface of the semiconductor chip ( 10 ) in a carrier device ( 12 ), which is located laterally over the semiconductor chip ( 10 ) extends, with the coupling of the not with the contact device ( 11 ) provided surfaces of the semiconductor chip ( 10 ); Application of a structured rewiring device ( 13 ) on the first surface of the semiconductor chip ( 10 ) and the corresponding, flush surface of the carrier device ( 12 ) with electrical contacting of the contact device ( 11 ) of the semiconductor chip ( 10 ); and application of a connection device ( 14 ) to the rewiring device ( 13 ), which also extends laterally across the width of the semiconductor chip ( 10 ) extends beyond. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Trägereinrichtung (12) bei der Einbettung des Halbleiter-Chips aus einer elektrisch und/oder thermisch leitfähigen Einrichtung (16), vorzugsweise einer Metallschicht, besteht, welche in einem nachfolgenden Schritt vorzugsweise zumindest abschnittsweise mit einer Schutzeinrichtung (12') umgeben wird.A method according to claim 10, characterized in that the carrier device ( 12 ) when embedding the semiconductor chip from an electrically and / or thermally conductive device ( 16 ), preferably a metal layer, which in a subsequent step, preferably at least in sections, with a protective device ( 12 ' ) is surrounded. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass eine Vielzahl von Halbleiter-Chips (10) parallel auf Wafer-Level hergestellt werden, welche nachfolgend separiert werden.A method according to claim 10 or 11, characterized in that a plurality of semiconductor chips ( 10 ) are produced in parallel at the wafer level, which are subsequently separated.
DE10319541A 2003-04-30 2003-04-30 Semiconducting device, especially substrate- or circuit board-free re-wiring device on chip or chip scale package, has re-wiring device attached to first chip surface and corresponding bearer surface Withdrawn DE10319541A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10319541A DE10319541A1 (en) 2003-04-30 2003-04-30 Semiconducting device, especially substrate- or circuit board-free re-wiring device on chip or chip scale package, has re-wiring device attached to first chip surface and corresponding bearer surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10319541A DE10319541A1 (en) 2003-04-30 2003-04-30 Semiconducting device, especially substrate- or circuit board-free re-wiring device on chip or chip scale package, has re-wiring device attached to first chip surface and corresponding bearer surface

Publications (1)

Publication Number Publication Date
DE10319541A1 true DE10319541A1 (en) 2004-07-08

Family

ID=32478257

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10319541A Withdrawn DE10319541A1 (en) 2003-04-30 2003-04-30 Semiconducting device, especially substrate- or circuit board-free re-wiring device on chip or chip scale package, has re-wiring device attached to first chip surface and corresponding bearer surface

Country Status (1)

Country Link
DE (1) DE10319541A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103015B4 (en) 2012-03-27 2022-03-10 Intel Deutschland Gmbh Fan-out wafer-level grid package and method of fabricating a fan-out wafer-level grid package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
EP1093159A1 (en) * 1999-10-15 2001-04-18 Thomson-Csf Method for encapsulating electronic components
US20010035576A1 (en) * 1992-10-26 2001-11-01 Wachtler Kurt P. HID land grid array packaged device having electrical and optical interconnects
US20020050639A1 (en) * 2000-01-28 2002-05-02 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer
US6603209B1 (en) * 1994-12-29 2003-08-05 Tessera, Inc. Compliant integrated circuit package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035576A1 (en) * 1992-10-26 2001-11-01 Wachtler Kurt P. HID land grid array packaged device having electrical and optical interconnects
US6603209B1 (en) * 1994-12-29 2003-08-05 Tessera, Inc. Compliant integrated circuit package
US6048755A (en) * 1998-11-12 2000-04-11 Micron Technology, Inc. Method for fabricating BGA package using substrate with patterned solder mask open in die attach area
EP1093159A1 (en) * 1999-10-15 2001-04-18 Thomson-Csf Method for encapsulating electronic components
US20020050639A1 (en) * 2000-01-28 2002-05-02 Fujitsu Limited Semiconductor device having a plurality of semiconductor elements interconnected by a redistribution layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103015B4 (en) 2012-03-27 2022-03-10 Intel Deutschland Gmbh Fan-out wafer-level grid package and method of fabricating a fan-out wafer-level grid package

Similar Documents

Publication Publication Date Title
DE102009006826B4 (en) Semiconductor device and method for manufacturing a semiconductor device
DE102014108992B4 (en) Flow behavior of underfill material for reduced spacing between dies in semiconductor packages
DE102019115952B4 (en) SEMICONDUCTOR PACKAGES
DE10333841B4 (en) A method of producing a benefit having semiconductor device locations arranged in rows and columns and methods of making a semiconductor device
DE102019116734A1 (en) FAN OUT PACKAGE WITH A CONTROLLABLE STANDOFF DISTANCE
DE10250538B4 (en) Electronic component as multichip module and method for its production
DE102011056315B4 (en) Semiconductor component and method for its production
DE112005002899B4 (en) Semiconductor device with a chip, which is arranged between a cup-shaped printed circuit board and a circuit board with mesas and valleys, and method for its preparation
DE102010064495B3 (en) Semiconductor device
DE10129388A1 (en) Electronic component and method for its production
DE102004039906A1 (en) Electronic component with a number of integrated members, is formed by producing members with a surface that contains a circuit, and connecting components using bond wires
DE102012104761A1 (en) Method for producing a semiconductor device
DE102014111420A1 (en) Molded semiconductor package with backside chip metallization
EP1620893B1 (en) Method for the manufacture of a panel and method for the manufacture of electronic components comprising stacked semiconductor chips from the panel
DE10234951A1 (en) Production of a semiconductor module used e.g. in computers comprises applying a structured connecting layer on a substrate, applying active and/or passive switching units, connecting using a filler and applying electrical connecting units
DE102005003125A1 (en) High-frequency electrical circuit for multi-chip module, has electrical components mechanically connected with each other by sealing compound and provided with conductive strip layers, which electrically connects components with each other
EP2962799B1 (en) Semiconductor module with ultrasound welded connections
WO2014016165A1 (en) Opto-electronic semiconductor component comprising an electrically insulating element
DE10297818T5 (en) Attaching flipchips to substrates
DE102012113012B4 (en) Method of manufacturing an electronic device
DE102011056403B4 (en) Multi-die array with interconnected dies and method of forming a multi-die array with interconnected dies
DE10250634B4 (en) Semiconductor structure with compliant interconnecting element and method of making the same
DE102005036646B4 (en) Semiconductor chip and manufacturing process
DE10241589B4 (en) Method for solder stop structuring of elevations on wafers
DE102013106438B4 (en) Chip arrangements

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal