DE10327925A1

DE10327925A1 - Taktgeberschaltung

Info

Publication number: DE10327925A1
Application number: DE10327925A
Authority: DE
Inventors: Satoshi Kaneko
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-11-15
Filing date: 2003-06-20
Publication date: 2004-06-03
Also published as: US20040095169A1; CN1501580A; JP2004166114A; KR20040042794A; TW588513B; TW200408197A

Abstract

Ein überschreibbarer Speicher (120) speichert eine Mehrzahl von Regelungsbeträgen (Erhöhungs- und Senkungsbeträge), die sich auf Werte von Signalen (240b und 240c) beziehen (um Information über einen Differenzbetrag zwischen einer Schwingungsfrequenz eines Ringoszillators (110) und einer Sollfrequenz zu liefern). Eine Steuerschaltung (131) wählt einen der Regelungsbeträge, der den Werten der Signale (240b und 240c) entspricht, aus dem Speicher (120) aus und erhöht oder senkt einen Wert eines Zählers (132) um den so ausgewählten Regelungsbetrag. Die Schwingungsfrequenz wird durch den Wert des Zählers (132) geregelt.

Description

Die vorliegende Erfindung bezieht sich auf eine Taktgeberschaltung.
Beschreibung des Stands der Technik
Bei einer herkömmlichen digitalen PLL-Schaltung (Phasenregelkreisschaltung) vergleicht ein Phasenkomparator eine Phase eines Schwingungstakts, der von einem Ringoszillator erhalten wird, mit demjenigen eines Eingangstakts, und steuert einen Verzögerungsbetrag des Ringoszillators basierend auf einem Ergebnis des Vergleichs. Genau ausgedrückt, falls die Phase des Schwingungstakts derjenigen des Eingangstakts vorauseilt, d.h., eine Schwingungsfrequenz höher ist als eine Sollfrequenz (eine Frequenz, die um ein Multiplikationsverhältnis mal so hoch wie die Frequenz des Eingangstakts ist), setzt der Komparator einen Wert eines Zählers zur Steuerung des Verzögerungsbetrags des Ringoszillators herab, d.h. steuert dabei die Schwingungsfrequenz. Eilt hingegen die Phase des Schwingungstakts derjenigen des Eingangstakts hinterher, d.h.
die Schwingungsfrequenz ist niedriger als die Sollfrequenz, setzt der Phasenkomparator den Wert des Zähler hinauf. Dabei setzt der Phasenkomparator bei der herkömmlichen PLL-Schaltung den Wert des Zähler um einen Zählwert von „1" (welcher auf einer Schaltungs(hardware)basis festgelegt ist) hinauf oder herab.
Die digitale PLL-Schaltung wurde beispielsweise in den folgenden Druckschriften vorgestellt:
Japanische Patentanmeldung, Offenlegungsnummer 11-220365 im Veröffentlichungsblatt (1999), japanische Patentanmeldung Offenlegungsnummer 8-316826 im Veröffentlichungsblatt (1996), US-Patent Nr. 6,225,840, US-Patent Nr. 6,049,238, US-Patent Nr. 6,157,226, US-Patent Nr. 6,366,150, Michel Combes, Karim Dioury und Alan Greiner, A Portable Clock Multiplier Using Digital CMOS Standard Cells, „IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. 31, NO. 7, JULY 1996", S. 958 – 965, und Koichi Ishirni, Katsunori Sawai und Kazusada Shimizu, Development of Full Digital PLL for Reduction in Voltage , „Technical Report of The Institute of Electronics, Information and Communication Engineers", Bd. 97, No. 106, S. 29 – 36, 1997/6.
Bei der herkömmlichen digitalen PLL-Schaltung setzt der Phasenkomparator den Verzögerungsbetrag des Ringoszillators um den Zählwert "1" hinauf oder herab. Deshalb besteht das Problem, dass die Schwingungsfrequenz eine lange Zeit braucht, um einen Sollwert zu erreichen, d.h. es wird eine lange Zeit (Sperrzeit) benötigt, um einen Ausgangstakt zu stabilisieren. Darüber hinaus läuft eine Schwankung der Eigenschaft eines Transistors darauf hinaus, mit der Mikroherstellung des Transistors zuzunehmen, und es besteht dahingehend ein Problem, dass eine solche Schwankung eine Stabilität der PLL-Schaltung senkt.

In Anbetracht eines solchen Aspekts ist es eine Aufgabe der vorliegenden Erfindung, eine Taktgeberschaltung bereitzustellen, bei der eine Sperrzeit verkürzter und stabilisierter ist als in einer herkömmlichen Schaltung.

Die vorliegende Erfindung ist für eine Taktgeberschaltung zum Multiplizieren einer Frequenz eines Eingangstakts gedacht, um einen Takt mit einer Sollfrequenz auszugeben. Nach der vorliegenden Erfindung umfasst die Taktgeberschaltung einen Ringoszillator, einen überschreibbaren Speicher, einen Beurteilungsabschnitt und eine Verzögerungssteuerungsabschnitt. Der Ringoszillator besteht aus einem geschlossenen Regelkreis einschließlich einer variablen Verzögerungsschaltung zum digitalen Regeln eines Verzögerungsbetrags. Der Speicher speichert eine Mehrzahl von Regelungsbeträgen zum Regeln des Verzögerungsbetrags. Die Mehrzahl von Regelungsbeträgen umfasst mindestens einen ersten Regelungsbetrag zum Senken des Verzögerungsbetrags, um eine Schwingungsfrequenz des Ringoszillators zu erhöhen, und mindestens einen zweiten Regelungsbetrag zum Erhöhen des Verzögerungsbetrags, um den Verzögerungsbetrag der Schwingungsfrequenz zu senken. Der Beurteilungsabschnitt ist so aufgebaut, dass er eine Höhe der Schwingungsfrequenz im Hinblick auf die Sollfrequenz beurteilt. Der Verzögerungssteuerungsabschnitt ist so aufgebaut, dass er einen der Regelungsbeträge aus dem Speicher basierend auf dem Ergebnis einer vom Beurteilungsabschnitt gewonnenen Beurteilung auswählt und den Verzögerungsbetrag mit dem so ausgewählten Regelungsbetrag steuert, um einen Unterschied zwischen der Schwingungsfrequenz und der Sollfrequenz auszumerzen.

Da die Regelungsbeträge zum Regeln der Verzögerungsbetrags in dem überschreibbaren Speicher gespeichert sind, kann der Regelungsbetrag, der verwendet werden soll, einfach geändert werden.

Dementsprechend kann die vorliegende Erfindung im Vergleich zu einer herkömmlichen Taktgeberschaltung zum Regeln des Verzögerungsbetrags mit einem Festwert flexibler mit verschiedenen Situationen fertig werden (die beispielsweise von einem Multiplikationsverhältnis, dem Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz oder einer Schwankung bei einer Eigenschaft eines Transistors abhängen). In diesem Fall ist ein größerer Regelungsbetrag als der herkömmliche Festwert im Speicher hinterlegt, so dass eine Zeit (Sperrzeit), die die Schwingungsfrequenz braucht, um die Sollfrequenz zu erreichen, verkürzter sein kann, d.h. es kann früher ein stabiler Ausgang erzielt werden als bei der herkömmlichen Taktgeberschaltung.

Diese und weitere Aufgagen, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Zusammenschau mit den begleitenden Zeichnungen deutlicher.

1 ist ein Blockschema zur Erläuterung einer Taktgeberschaltung nach einer ersten Ausführungsform,
2 ist ein Blockschema zur Erläuterung einer Multiplikatorschaltung nach der ersten Ausführungsform,
3 ist ein Blockschema zur Erläuterung eines Impulszählers nach der ersten Ausführungsform, die 4 und 5 sind typische Schemata zur Erläuterung eines Arbeitsablaufs der Multiplikatorschaltung nach der ersten Ausführungsform,
6 ist ein typisches Schema zur Erläuterung eines Arbeitsablaufs einer Steuerschaltung nach der ersten Ausführungsform,
7 ist ein Blockschema zur Erläuterung einer Multiplikatorschaltung nach einer zweiten Ausführungsform,
8 ist ein Blockschema zur Erläuterung eines Impulszählers nach der zweiten Ausführungsform,
9 ist ein typisches Schema zur Erläuterung eines Arbeitsablaufs einer Steuerschaltung nach der zweiten Ausführungsform,
10 ist ein Blockschema zur Erläuterung einer Multiplikatorschaltung nach einer dritten Ausführungsform,
11 ist ein typisches Schema zur Erläuterung eines Arbeitsablaufs einer externen Schaltung nach der dritten Ausführungsform,
12 ist ein Blockschema zur Erläuterung einer Taktgeberschaltung nach der dritten Ausführungsform,
13 ist ein Blockschema zur Erläuterung einer Multiplikatorschaltung nach einer vierten Ausführungsform,
14 ist ein Blockschema zur Erläuterung eines Impulszählers nach der vierten Ausführungsform, und
15 ist ein typisches Schema zur Erläuterung eines Arbeitsablaufs einer externen Schaltung nach der vierten Ausführungsform.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Erste Ausführungsform
1 ist ein Blockschema zur Erläuterung einer Taktgeberschaltung 100 nach einer ersten Ausführungsform. Die Taktgeberschaltung 100 umfasst eine PLL-Schaltung (Phasenregelkreisschaltung) 101 und einen Pufferspeicher 104. Die PLL-Schaltung 101 umfasst eine Multiplikatorschaltung 102 und eine Phasensynchronisierungsschaltung 103.
Die Multiplikatorschaltung 102 ist so aufgebaut, dass sie einen Multiplikationstakt N-OUT (oder 211) erzeugt, indem sie eine Frequenz eines Eingangstakts (oder Referenztakts) IN mit einem Sollmultiplikationsverhältnis N multipliziert und somit den Takt N-OUT ausgibt. Die Phasensynchronisierungsschaltung 103 ist so aufgebaut, dass sie den Multiplikationstakt N-OUT zu einem bestimmten Verzögerungsbetrag (einer bestimmten Verzögerungszeit) verzögert und einen verzögerten Takt als einen PLL-Takt (oder PLL-Ausgangstakt) PLL-OUT ausgibt. Der PLL-Takt PLL-OUT wird über den Pufferspeicher 104 als ein Ausgangstakt PHI der Taktgeberschaltung 100 ausgegeben. Der Ausgangstakt PHI wird einer weiteren Schaltung zur Verfügung gestellt, die synchron damit betrieben werden soll, und wird an die Phasensynchronisierungsschaltung 103 zurückgeführt. Die Phasensynchronisierungsschaltung 103 ist so aufgebaut, dass sie eine Phase des so rückgeführten Ausgangstakts PHI mit derjenigen des Eingangstakts PHI vergleicht und einen Verzögerungsbetrag des Ausgangstakts PLL-OUT im Hinblick auf den Multiplikationstakt N-OUT bestimmt, um eine Differenz zwischen den Phasen auszumerzen.
Folglich erzeugt die Taktgeberschaltung 100 den Takt PHI und gibt ihn aus, welcher eine Sollfrequenz hat, die durch Multiplikation der Frequenz des Eingangstakts IN erhalten wurde und mit dem Eingangstakt IN synchron ist. Die Multiplikationsverarbeitung wird von der Multiplikatorschaltung 102 durchgeführt. Deshalb kann eine Schaltung, die zumindest die Multiplikatorschaltung 102 umfasst, als „Taktgeberschaltung" zur Ausgabe eines Takts mit einer Sollfrequenz bezeichnet werden, welche durch Multiplikation der Frequenz des Eingangstakts IN erhalten wurde. Beispielsweise kann nur die Multiplikatorschaltung 102 als „Taktgeberschaltung" bezeichnet werden, in diesem Fall ist der von der Multiplikatorschaltung 102 ausgegebene Ausgangstakt N-OUT äquivalent zu einem Ausgangstakt der „Taktgeberschaltung". Darüber hinaus kann beispielsweise nur die PLL-Schaltung 101 als „Taktgeberschaltung" bezeichnet werden, in diesem Fall ist der von der PLL-Schaltung 101 ausgegebene Ausgangstakt PLL-OUT äquivalent zum Ausgangstakt der „Taktgeberschaltung".
Als Nächstes wird die Multiplikatorschaltung 102 im Einzelnen mit Bezug auf ein Blockschema von 2 beschrieben. Wie in 2 gezeigt ist, umfasst die Multiplikatorschaltung 102 einen Ringoszillator 110, einen Speicher 120, einen Verzögerungssteuerungsabschnitt 130, einen Impulszähler 140 und einen Phasenkomparator (oder Beurteilungsabschnitt) 150. Verschiedene Werte wie das Multiplikationsverhältnis N werden über eine Eingabeeinrichtung 160 wie eine Tastatur oder einen Sensorbildschirm in die Multiplikatorschaltung 102 eingegeben (der Fall eingeschlossen, bei dem die Werte selbst eingegeben werden, und der Fall, bei dem die Werte in einem Programm für die Multiplikatorschaltung enthalten sind und auf diese Weise eingegeben werden), und werden in einem nicht gezeigten Speicher, beispielsweise einem Register, hinterlegt.
Der Ringoszillator 110 umfasst eine digitale Verzögerungsleitung (oder variable Verzögerungsschaltung) 111 und eine NAND-Schaltung 112. Ein Ausgang der NAND-Schaltung 112 ist über die Verzögerungsleitung 111 an einen der Eingänge der NAND-Schaltung 112 angeschlossen. Im Spezielleren besteht der Ringoszillator 110 aus einem Regelkreis (zur Erläuterung in einer dick durchgezogenen Linie gezeigt), der von der Verzögerungsleitung 111 und der NAND-Schaltung 112 gebildet ist. In diesem Fall ist der Ringoszillator 110 als Gegenkopplungskreis aufgebaut, so dass ein Pegel eines Signals invertiert wird, während das Signal den Kreis umläuft. In der Folge schwingt der Oszillator 110. Das von der Verzögerungsleitung 111 ausgegebene Ausgangssignal (oder der Schwingungstakt) 211 wird so geregelt, dass es (er) mit einem Multiplikationsverhältnis multipliziert wird und, wie später noch beschrieben wird, als Multiplikationstakt N-OUT ausgegeben wird.
Die Verzögerungsleitung 11 ist eine variable Verzögerungsschaltung, die so aufgebaut ist, dass ein Verzögerungsbetrag digital (anders ausgedrückt, stufenweise oder diskret) geregelt werden kann. Im Spezielleren umfasst die Verzögerungsleitung 111 mehrere Verzögerungselemente, welche selektiv in Kaskadenschaltung angeordnet sein können, und ein Verzögerungsbetrag davon kann digital in Proportion zur Anzahl der Verzögerungselemente, die in Kaskadenschaltung angeordnet werden sollen, variiert werden. Die Verzögerungsleitung 111 hat eine positive Polarität. Durch einen solchen Aufbau ist der Verzögerungsbetrag im Ringoszillator 110 variabel, und eine Hälfte eines Schwingungszyklus, d.h. ein halber Zyklus des Ringoszillators 110, fällt mit einem Verzögerungsbetrag zusammen, der während eines Signalumlaufs erhalten wird.
Der Verzögerungsbetrag der Verzögerungsleitung 111 wird von einem Verzögerungssteuerungsabschnitt 130 gesteuert, der eine Steuerschaltung 131 und einen Verzögerungssteuerungszähler 132 umfasst. Im Spezielleren entspricht der Verzögerungsbetrag der Verzögerungsleitung 111 einem Wert, der vom Zähler 132 gesetzt wird, und die Verzögerungsleitung 111 ist so aufgebaut, dass der Wert des Verzögerungsbetrags so eingestellt wird, dass er kleiner wird, wenn der Wert des Zählers 132 erhöht wird. Wenn der Verzögerungsbetrag kleiner ist, verkürzt sich der Schwingungszyklus des Ringoszillators 110, d.h. die Schwingungsfrequenz nimmt zu. Genauer gesagt, wird die Schwingungsfrequenz höher, wenn der Wert des Zählers 132 ansteigt. Mit anderen Worten entspricht eine Erhöhung oder Senkung des Werts des Zählers 132 einer Zu- oder Abnahme der Schwingungsfrequenz. Der Wert des Zählers 132 wird von einem von der Steuerschaltung 131 übertragenen Signal 231 gesteuert und mit einem Signal 232 vom Zähler 132 an die Verzögerungsleitung 111 übertragen. Der Verzögerungssteuerungsabschnitt 130 wird später noch im Einzelnen beschrieben.
Als Nächstes wird der Impulszähler 140 mit Bezug auf ein Blockschema von 3 beschrieben. Der Impulszähler 140 umfasst eine Einschrittschaltung 141, einen (ersten und zweiten) Zähler 142b und 142c und einen Komparator 143, und erzeugt Signale 240a, 240b und 240c, indem er den Eingangstakt IN und ein Ausgangssignal (oder einen Schwingungstakt) 212 der NAND-Schaltung 112 des Ringoszillators 110 nutzt.
Wie in den 4 und 5, die weiter unten noch beschrieben werden, gezeigt ist, erfolgt eine Erklärung zu dem Fall, bei dem ein Zyklus des Eingangstakts IN einen Intervall zwischen Anstiegsflanken von Impulsen anzeigt (die Anstiegsflanke zeigt einen Zeitpunkt des Beginns des Übergangs von einem niedrigen zu einem hohen Pegel an). Beispielsweise kann die Multiplikatorschaltung 102 auch so aufgebaut sein, dass ein Intervall zwischen Abfallflanken der Impulse (die Abfallflanke zeigt einen Zeitpunkt des Beginns des Übergangs vom hohen zum niedrigen Pegel an) auf einen einzelnen Zyklus eingestellt wird.
Die Einschrittschaltung 141 ist so aufgebaut, dass sie synchron mit einer Anstiegsflanke des Eingangstakts IN ein Einschrittsignal 241 erzeugt. Das Einschrittsignal 241 ist ein sogenanntes Taktsignal oder Impulssignal. Das Einschrittsignal 241 wird zum Zähler 142b übertragen.
Der Zähler 142b ist so aufgebaut, dass er das Einschrittsignal 241 und den Schwingungstakt 212 erfasst, um bei jedem Einschrittsignal 241 zurückgesetzt zu werden und die Anzahl der Impulse des Schwingungstakts 212 zu zählen. Genauer ausgedrückt zählt der Zähler 142b die Anzahl von Impulsen des Schwingungstakts 212 des Ringoszillators 110 in einem Zyklus des Eingangstakts IN. Dann gibt der Zähler mit einem Signal 240b einen Zählwert aus. Wie in den 2 und 3 gezeigt ist, wird das Signal 240b an die Steuerschaltung 131 und den Komparator in der Multiplikatorschaltung 102 übertragen.
Andererseits ist der Zähler 142c so aufgebaut, dass er den Eingangstakt IN und den Schwingungstakt 212 erfasst, um einen Zählwert für einen Intervall mit dem Hochpegel des Eingangstakts IN zurückzusetzen und die Anzahl von Impulsen des Schwingungstakts für einen Intervall mit dem Niedrigpegel des Eingangstakts IN zurückzusetzen. Genauer ausgedrückt zählt der Zähler 142c die Anzahl der Impulse des Schwingungstakts 212 des Ringoszillators 110 in einer zweiten Hälfte eines einzelnen Zyklus des Eingangstakts IN. Dann gibt der Zähler 142c mit einem Signal 240c einen Zählwert aus. Wie in den 2 und 3 gezeigt ist, wird das Signal 240c an die Steuerschaltung in der Multiplikatorschaltung 102 übertragen.
Das Signal (die Signalleitung) 240b ist eine Gruppe aus mehreren Signalen (Signalleitungen) und ist in 2 mit einem Signal (einer Signalleitung) gezeigt, wie auch das Signal (die Signalleitung) 240e.
Darüber hinaus ist der Komparator 143 so aufgebaut, dass er das vom Zähler 142b übertragene Ausgangssignal 240b und das Multiplikationsverhältnis N erfasst, um das Signal 240a mit dem Niedrigpegel aus zugeben, wenn ein Wert, der durch das Signal 240b angezeigt wird, mit dem Multiplikationsverhältnis N übereinstimmt, und um in anderen Fällen das Signal 240a mit dem Hochpegel auszugeben. Wie in 2 gezeigt ist, wird das Signal 240a an den anderen Eingang der NAND-Schaltung 112 des Ringoszillators 110 und den Phasenkomparator 150 übertragen.
In dem Fall, bei dem die NAND-Schaltung 112 des Ringoszillators 110 das Signal 240a mit dem Hochpegel erfasst, invertiert die NAND-Schaltung 112 einen Pegel des rückgeführten Signals 211 und gibt das so invertierte Signal 211 aus, und die Schwingung des Ringoszillators 110 findet kontinuierlich statt. Andererseits weist in dem Fall, bei dem das Signal 240a den Niedrigpegel aufweist, der Ausgang der NAND-Schaltung 112 immer den Hochpegel auf, ungeachtet des rückgeführten Signals 211. Deshalb hört die Schwingung der NAND-Schaltung 112 auf.
Mit Rückbezug auf 2 ist der Phasenkomparator 150 so aufgebaut, dass er einen Pegel (Frequenzpegel) einer Frequenz (Schwingungsfrequenz) des Schwingungstakts 211 im Hinblick auf eine Sollfrequenz beurteilt, indem er den Eingangstakt IN, das Ausgangssignal 211 der Verzögerungsleitung 111 und das vom Impulszähler 140 übertragene Signal 240a nutzt. Als Ergebnis der Beurteilung gibt der Phasenkomparator 150 ein Frequenzerhöhungssignal oder Vorwärtszählsignal 250u aus, wenn die Schwingungsfrequenz niedriger ist als die Sollfrequenz, und gibt ein Frequenzsenkungssignal oder Rückwärtszählsignal 250d aus, wenn die Schwingungsfrequenz höher ist als die Sollfrequenz.
Im Spezielleren erreicht in dem Fall, bei dem das vom Impulszähler 140 übertragene Signal 240a den Hochpegel aufweist, der durch das Ausgangssignal 240b angegeben wird, das vom Zähler 142b übertragen wurde, das heißt, die Anzahl der Impulse des Schwingungstakts 212, nicht wie zuvor beschrieben das Multiplikationsverhältnis N. Da, anders ausgedrückt, die Schwingungsfrequenz niedriger ist als die Sollfrequenz, gibt der Phasenkomparator das Frequenzerhöhungssignal 250u als Beurteilung für den Pegel der Frequenz aus:
Andererseits vergleicht der Phasenkomparator 150 in dem Fall, dass das Signal 240a den Niedrigpegel aufweist, d.h. die Zahl der Impulse des Schwingungstakts 212 mit dem Multiplikationsverhältnis N übereinstimmt, eine Phase des Schwingungstakts 211 mit derjenigen des Eingangstakts IN. Der Schwingungstakt 211, der in den Phasenkomparator 150 eingegeben werden soll, wird um den Schwingungstakt 212 verzögert, um das Signal 240a zu erzeugen. Danach erreicht die Anzahl von Impulsen des Schwingungstakts 211 das Multiplikationsverhältnis N (ein N-ter Impuls des Schwingungstakts 211 wird pegelverschoben), nachdem das Signal 240a so eingestellt wurde, dass es den Niedrigpegel aufweist. Wenn die Phase des Schwingungstakts 211, nachdem das Signal 240a so eingestellt wurde, dass es den Niedrigpegel aufweist (d.h. eine Phase des N-ten Impulses des Schwingungstakts 211 demjenigen des Eingangstakts IN vorauseilt), ist die Schwingungsfrequenz aus diesem Grunde höher als die Sollfrequenz.
Deshalb gibt der Phasenkomparator 150 das Frequenzsenkungssignal 250d als Ergebnis der Beurteilung für den Pegel der Frequenz aus. Wenn hingegen die Phase des Schwingungstakts 211 derjenigen des Eingangstakts IN nacheilt, ist die Schwingungsfrequenz niedriger als die Sollfrequenz. Deshalb gibt der Phasenkomparator 150 das Frequenzerhöhungssignal 250u als Ergebnis der Beurteilung für den Pegel der Frequenz aus. Diese Signale 250u und 250d werden an die Steuerschaltung 131 übertragen.
Die Steuerschaltung 131 erhöht den Wert des Verzögerungssteue rungszählers 132 beim Eingang des Frequenzerhöhungssignals 250u um das Signal 231, und setzt den Wert des Zählers 132 beim Eingang des Frequenzsenkungssignals 250d um das Signal 231 herab. In dem Fall, bei dem die Phasen der Takte IN und 211, d.h. deren Frequenzen, miteinander übereinstimmen (beide Signale 250u und 250d weisen in diesem Fall zum Beispiel den Niedrigpegel auf), erhöht die Steuerschaltung 131 weder den Wert des Zählers 132, noch setzt sie ihn herab. Folglich wird der Wert des Zählers auf konstant gehalten.
Dabei steuert die Steuerschaltung 131 insbesondere den Wert des Verzögerungssteuerungszählers 132 basierend auf den Signalen 240b und 240c, die sie vom Impulszähler 140 erhalten hat. Mit Bezug auf die typischen Schemata der 4 bis 6 wird eine solche Steuerung beschrieben, indem der Fall als Beispiel hergenommen wird, bei dem ein Multiplikationsverhältnis N = 20 eingestellt wird.
Zuerst ist in dem Fall, dass die Frequenz des Schwingungstakts 212 (oder 211, N-OUT) niedriger ist als ein Sollwert, wie in 4 gezeigt ist, die Anzahl der Impulse des Schwingungstakts 212 in einem Zyklus des Eingangstakts IN kleiner als das Multiplikationsverhältnis 20, d.h. 18 im Beispiel von 4. Andererseits ist in dem Fall, bei dem die Schwingungsfrequenz höher ist als der Sollwert, wie in 5 gezeigt ist, die Anzahl der Impulse des Schwingungstakts 212 in einer zweiten Hälfte des Eingangstakts IN kleiner als 10, und beträgt die Hälfte des Multiplikationsverhältnisses N, d.h. 5 im Beispiel von 5. In diesem Fall ist ein Differenzbetrag zwischen der Anzahl von Impulsen in einem Zyklus bzw. der zweiten Hälfte des Eingangstakts IN und dem Multiplikationsverhältnis N äquivalent zu einem Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz. Dementsprechend wird klar, dass die Anzahl von Impulsen, d.h. der Werte der entsprechenden Signale 240b bzw. 240c, eine Information über den Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz liefert.
Solch eine Beziehung berücksichtend führt die Steuerschaltung 131 eine in 6 gezeigte Verarbeitung durch. Im Spezielleren vergleicht die Steuerschaltung 131 zuerst den Wert des Signals 240b mit dem Multiplikationsverhältnis N = 20 (Verarbeitung 51). Als Ergebnis des Vergleichs wählt die Steuerschaltung 131, wenn der Wert des Signals 240b kleiner ist, einen Erhöhungsbetrag (oder ersten Regelungsbetrag) des Verzögerungssteuerungszählers 132 aus, greift dabei auf Daten oder Information im Speicher 120 zurück, und erhöht den Wert des Zählers 132 um den so ausgewählten Erhöhungsbetrag (Verarbeitung 53). Insbesondere sind vier Erhöhungsbeträge m1, m2, m3 und m4 ( 1 < m1 < m2 < m3 < m4, z.B. m1 = 2, m2 = 3, m3 = 4; m4 = 5) im Speicher 120 im Verhältnis zum Wert des Signals 240b als Information über den Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz gespeichert. Wird der Wert des Signals 240b gesenkt, d.h. der Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz wird erhöht, wird ein größerer Erhöhungsbetrag hergestellt. Die Steuerschaltung 131 wählt den Erhöhungsbetrag m1, m1, m3 oder m4 entsprechend dem Wert des Signals 240b aus.
In dem Fall, dass als Ergebnis der Vergleichsverarbeitung das Signal 240b nicht kleiner ist als das Multiplikationsverhältnis N = 20, vergleicht die Steuerschaltung 131 anschließend den Wert des Signals 240 mit 10 als der Hälfte des Multiplikationsverhältnisses N = 20 (Verarbeitung 52). Als Ergebnis des Vergleichs wählt die Steuerschaltung, wenn der Wert des Signals 240c kleiner ist, einen Senkungsbetrag (oder zweiten Regelungsbetrag) des Verzögerungssteuerungszählers 132 aus, greift dabei auf Daten oder Information im Speicher 120 zurück, und setzt den Wert des Zählers 132 um den so ausgewählten Senkungsbetrag herab (Verarbeitung 53). Genauso wie die Erhöhungsbeträge m1, m2, m3 und m4, sind vier Senkungsbeträge n1, n2, n3 und n4 (1 < n1 < n2 < n3 < n4, z.B. n1 = 2, n2 = 3, n3 = 4; n4 = 5) im Speicher 120 im Verhältnis zum Wert des Signals 240c als Information über den Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz gespeichert. Wird der Wert des Signals 240c gesenkt, d.h. der Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz wird erhöht, wird ein größerer Senkungsbetrag hergestellt. Die Steuerschaltung 131 wählt den Erhöhungsbetrag n1, n1, n3 oder n4 entsprechend dem Wert des Signals 240c aus.
In dem Fall, dass das Signal 240c als Ergebnis der Vergleichsverarbeitung 52 nicht kleiner als N/2 = 10 ist, erhöht oder senkt die Steuerschaltung 131 darüber hinaus den Wert des Zählers 132 um 1 (Verarbeitung 54).
Die Verarbeitungsschritte 51 und 52 können in jeder beliebigen Reihenfolge durchgeführt werden.
Der Verzögerungsbetrag der Verzögerungsleitung 111 wird mit einem aktualisierten Zählerwert des Verzögerungssteuerungszählers 132 geregelt (erhöht oder gesenkt), und als Ergebnis wird die Schwingungsfrequenz des Ringoszillators 110 geregelt (erhöht oder gesenkt). Anders ausgedrückt sind die vier Erhöhungsbeträge ml, m2, m3 und m4 die (ersten) Regelungsbeträge zur Senkung des Verzögerungsbetrags der Verzögerungsleitung 111, um die Schwingungsfrequenz des Ringoszillators zu erhöhen, und die vier Senkungsbeträge n1, n2, n3 und n4 sind die (zweiten) Regelungsbeträge zum Erhöhen des Verzögerungsbetrags der Verzögerungsleitung 111, um die Schwingungsfrequenz des Ringoszillators 110 zu senken. Folglich ist die Multiplikatorschaltung 102 so beschaffen, dass sie die Differenz zwischen der Schwingungsfrequenz und der Sollfrequenz ausmerzt.
Durch Verwendung eines Mikrocomputers für die Steuerschaltung 131 ist es beispielsweise möglich, die vorerwähnte Operation durch ein Programm zu implementieren. Darüber hinaus besteht der Speicher 120 aus einem überschreibbaren Speicher, z.B. einem Register wie einem Flip-Flop-, einem DRAM- (Direktzugriffs-) oder einem Flash-Speicher. Deshalb können die Erhöhungsbeträge m1, m2, m3 und m4 und die Senkungsbeträge n1, n2, n3 und n4, die im Speicher 120 hinterlegt sind, beispielsweise über die Eingabeeinrichtung 160 oder das Programm der Steuerschaltung 131 geändert werden. Die Multiplikatorschaltung 102 kann so aufgebaut sein, dass sie im Speicher 120, den Erhöhungs- oder Senkungsbetrag „1" in der Verarbeitung 54 speichert.
Während der Verzögerungsbetrag des Ringoszillators in der zuvor beschriebenen herkömmlichen PLL-Schaltung um den Zählwert „1" erhöht oder gesenkt wird, können in der Multiplikatorschaltung 102 die Erhöhungsbeträge m1, m2, m3 und m4 und die Senkungsbeträge n1, n2, n3 und n4 verwendet werden, die größer als „1" sind. Deshalb kann eine Zeit (Sperrzeit), die die Schwingungsfrequenz braucht, um die Sollfrequenz zu erreichen, verkürzt werden, d.h., es kann früher ein stabiles Ausgangssignal erzielt werden als in der herkömmlichen Schaltung. Wenn der Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz groß ist, wird zusätzlich der große Erhöhungs- oder Senkungsbetrag verwendet, so dass der Differenzbetrag schnell gesenkt werden kann. Ist der Differenzbetrag klein, wird der kleine Erhöhungs- oder Senkungsbetrag verwendet, so dass eine Feinregelung durchgeführt werden kann. Anders ausgedrückt sind bei der Multiplikatorschaltung 102 die Verkürzung der Sperrzeit und die Stabilität des Ausgangssignals miteinander vereinbar.
Darüber hinaus sind die Regelungsbeträge m1, m2, m3, m4, n1, n2, n3 und n4 zum Regeln des Verzögerungsbetrags der Verzögerungsleitung 111 im überschreibbaren Speicher 120 hinterlegt. Deshalb können diese Werte einfach verändert werden. Dementsprechend ist es möglich, es flexibler mit verschiedenen Situationen aufzunehmen, beispielsweise dem Multiplikationsverhältnis im Vergleich mit der herkömmlichen Schaltung zum Regeln des Verzögerungsbetrags mit dem Festzählwert „1". Eine Eigenschaft eines Transistors wird aufgrund einer Veränderung in einem Herstellungsprozess verändert, und die Änderung der Eigenschaft läuft darauf hinaus, mit der Mikroherstellung des Transistors zuzunehmen. Auch in solch einem Fall ist es beispielsweise möglich, Gegenmaßnahmen zu ergreifen, um nicht von der Veränderung beim Herstellungsprozess abzuhängen, indem die Regelungsbeträge m1, m2, m3, m4, n1, n2, n3 und n4 basierend auf einer Transistoreigenschaft in einem Halbleiterchip oder einem Halbleiterbauelement eingestellt werden, der/das eine Prüfschaltung zum Messen der Transistoreigenschaft aufweist. Anders ausgedrückt kann die Stabilität verstärkt werden.
Es ist offensichtlich, dass die PLL-Schaltung 101 und die Taktgeberschaltung 100, die jeweils die Multiplikatorschaltung 102 enthalten, auch dieselben Vorteile erbringen können.
Die Zahlen der Erhöhungs- und Senkungsbeträge sind nicht auf das zuvor beschriebene Beispiel beschränkt.
Darüber hinaus zeigen die 4 und 5 den Fall, dass ein Tastgrad des Eingangstakts IN, d.h. das Verhältnis einer Hochpegelperiode zu einem Zyklus 50 % beträgt. Der Tastgrad ist nicht auf diesen Wert beschränkt. Beispielsweise zählt der Zähler 142c im Fall, dass der Tastgrad 25 % beträgt, die Anzahl von Impulsen der Schwingungsschaltung in einem restlichen Dreiviertelzyklus, der erhalten wird, indem ein Viertelzyklus ab einem Zyklusbeginnpunkt in einem Zyklus ausgeschlossen wird (d.h. der Viertelzyklus verrinnt seit dem Zyklusbeginnpunkt). Dabei ist es möglich, zu beurteilen, ob die Schwingungsfrequenz höher ist als die Sollfrequenz, wenn die Anzahl von Impulsen im restlichen Dreiviertelzyklus kleiner ist als 15 (= ein Multiplikationsverhältnis von 20 × ¾).
Zweite Ausführungsform
7 ist ein Blockschema zur Erläuterung einer Multiplikatorschaltung 102B nach einer zweiten Ausführungsform. Die Multiplikatorschal tung 102B kann anstelle der Multiplikatorschaltung 102 (siehe 1) auf die Taktgeberschaltung 100 angewandt werden.
Die Multiplikatorschaltung 102B hat solch einen Aufbau, dass der Speicher 120, der Verzögerungssteuerungsabschnitt 130 und der Impulszähler 140 der Multiplikatorschaltung 102 von 2 durch einen Speicher 120B, einen Verzögerungssteuerungsabschnitt 130B und einen Impulszähler 140B ersetzt sind. Weitere Strukturen der Multiplikatorschaltung 102B sind im Grunde identisch mit denjenigen der Multiplika torschaltung 102 von 2.
Im Einzelnen hat der Impulszähler 140B einen solchen Aufbau, dass der Zähler 142 aus dem Impulszähler 140 von 3 weggelassen wurde, und er ist so aufgebaut, dass er nur ein vom Komparator 143 übertragenes Signal 240a ausgibt, wie in einem Blockschema von 8 gezeigt ist. Genauer ausgedrückt wird vom Impulszähler 140B kein Signal an den Verzögerungssteuerungsabschnitt 130B in der Multiplikatorschaltung von 7 übertragen, im Unterschied zur Multiplikatorschaltung von 2. Aus diesem Grunde führt auch eine Kontrollschaltung 131B des Verzögerungssteuerungsabschnitts 130B eine Operation durch, die sich in 2 von derjenigen der Steuerschaltung 131 unterscheidet, was später noch beschrieben wird. Der Verzögerungssteuerungsabschnitt 130B umfasst in 2 den Verzögerungssteuerungszähler 132.
Der Speicher 120B ist genauso überschreibbar wie der Speicher 120 von 2, und insbesondere sind ein Erhöhungsbetrag m und ein Senkungsbetrag n im Speicher 120B hinterlegt. Werte des Erhöhungsbetrags m und des Senkungsbetrags n im Speicher 120B können beispielsweise durch eine Eingabeeinrichtung 160 oder ein Programm der Steuerschal tung 131B verändert werden.
Wie in einem typischen Schema von 9 gezeigt ist, erfasst die Steuerschaltung 131B, wenn sie ein Frequenzerhöhungssignal 250u von einem Phasenkomparator 150 empfängt (Verarbeitung 51B), den Erhöhungsbetrag m mit Bezug auf Daten im Speicher 120B und erhöht einen Wert des Zählers 132 um den Erhöhungsbetrag m (Verarbeitung 53B). Empfängt die Steuerschaltung 131B hingegen ein Frequenzsenkungssignal 250d vom Phasenkomparator 150 (Verarbeitung 52B), dann erfasst sie den Senkungsbetrag n mit Bezug auf die Daten im Speicher 120B und senkt des Wert des Zählers 132 um den Senkungsbetrag n (Verarbeitung 53B). Die Verarbeitungen 51B und 52B können in jeder beliebigen Reihenfolge durchgeführt werden.
Entsprechend der Multiplikatorschaltung 102B sind die Regelungsbeträge m und n im überschreibbaren Speicher 120B hinterlegt. Deshalb können diese Werte einfach verändert werden. Dementsprechend kann die Multiplikatorschaltung 102B genauso wie die Multiplikatorschaltung 102 flexibel mit verschiedenen Situationen fertig werden. Es ist offensichtlich, dass die PLL-Schaltung 101 und die Taktgeberschaltung 100, die jeweils die Multiplikatorschaltung 102B enthalten, auch dieselben Vorteile erbringen können.
Dritte Ausführungsform
10 ist ein Blockschema zur Erläuterung einer Multiplikatorschaltung 102C nach einer dritten Ausführungsform. Die Multiplikatorschaltung 102C hat einen solchen Aufbau, dass der Impulszähler 140B der Multiplikatorschaltung von 7 durch den Impulszähler 140 von 2 ersetzt ist. Darüber hinaus ist die Multiplikatorschaltung 102C so aufgebaut, dass Signale 240b und 240c (welche Information über den Diffe renzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz liefern, wie zuvor beschrieben wurde), die vom Impulszähler 140 übertragen werden, an eine externe Schaltung 190C ausgegeben werden, und die externe Schaltung 190C auf den Speicher 120B zugreifen kann. Die weiteren Strukturen der Multiplikatorschaltung 102C sind im Grunde identisch zu denjenigen der Multiplikatorschaltung 102B von 7.
Die externe Schaltung 190C umfasst eine Steuerschaltung 191C und einen Speicher 192C, und führt bei Empfang der Signale 240b und 240c eine Verarbeitung durch, die in einem typischen Schema von 11 gezeigt ist. Hier wird als Beispiel der Fall hergenommen, bei dem ein Multiplikationsverhältnis N = 20 eingestellt ist.
Wie in 11 gezeigt ist sind dieselben Daten wie diejenigen im Speicher 120 (siehe 2 und 6) im Speicher 192C hinterlegt. Die Steuerschaltung 191C ist so aufgebaut, dass sie die Signale 240b und 240c vom Impulszähler 140 empfängt, um dieselben Verarbeitungen 51, 51 und 54 wie diejenigen der Multiplikatorschaltung 102 von 2 durchzuführen und einen Erhöhungsbetrag ml, m2, m3 oder m4 oder einen Senkungsbetrag n1, n2, n3 oder n4 auszuwählen. Dann speichert (oder überschreibt) die Steuerschaltung 191C den so ausgewählten Erhöhungs- oder Senkungsbetrag im Speicher 120B der Multiplikatorschaltung 102c mit einem Signal 290C. In der Folge ist der Erhöhungsbetrag m oder der Senkungsbetrag n im Speicher 120B aktualisiert (Verarbeitung 53C).
Der Speicher 192C der externen Schaltung 190C kann aus einem überschreibbaren Speicher bestehen, in diesem Fall können die Regelungsbeträge m1, m2, m3, m4, n1, n2, n3 und n4 im Speicher 192C durch eine Eingabeeinrichtung 160 oder eine nicht gezeigte Eingabeeinrichtung überschrieben werden.
Dann führt eine Steuerschaltung 131B der Multiplikatorschaltung 102C die Verarbeitung von 9 mit Bezug auf die Daten im Speicher 120B durch.
Die Multiplikatorschaltung 102C kann anstelle der Multiplikatorschaltung 102 (siehe 1 und 12) auf die Taktgeberschaltung angewandt werden. In diesem Falte ist es, wie in einem Blockschema von 12 gezeigt, möglich, eine Schaltung als externe Schaltung 190C zu verwenden, die außerhalb der Taktgeberschaltung 100 vorgesehen ist und beispielsweise dazu dient, einen Ausgangstakt PHI zu empfangen. In einem solchen Fall wird ein Aufbau, der die Taktgeberschaltung 100, auf die die Multiplikatorschaltung 102C angewandt wird, und die Steuerschaltung 191C und den Speicher 192C in der externen Schaltung 190C umfasst, als Taktgebersystem 300 bezeichnet.
Auf ähnliche Weise ist es mit der Multiplikatorschaltung 102C möglich, dieselben Vorteile wie die der zuvor beschriebenen Multiplikatorschaltungen 102 und 102B zu erbringen. In diesem Fall kann die externe Steuerschaltung, eben aufgrund dessen, dass der Speicher 120b ein überschreibbarer Speicher ist, auf flexible Weise eine Überschreibung durchführen, die einem Differenzbetrag zwischen einer Schwingungsfrequenz und einer Sollfrequenz entspricht.
Da die Multiplikatorschaltung 102C solch einen Aufbau hat, dass ein Teil der Verarbeitung in der Multiplikatorschaltung 102 von 3 der externen Steuerschaltung 191C zugeteilt ist, ist ein Schaltungsmaßstab kleiner als derjenige der Multiplikatorschaltung 102 und ist deshalb klein.
Es ist offensichtlich, dass die PLL-Schaltung 101 und die Taktgeberschaltung 100, die jeweils die Multiplikatorschaltung 102C enthalten, auch dieselben Vorteile erbringen können.
Vierte Ausführungsform
13 ist ein Blockschema zur Erläuterung einer Multiplikatorschaltung 102D nach einer vierten Ausführungsform. Die Multiplikator schaltung 102D hat solch einen Aufbau, dass der Impulszähler 140B der Multiplikatorschaltung 102B von 7 durch einen Impulszähler 140D ersetzt ist. Darüber hinaus ist die Multiplikatorschaltung 102D so aufgebaut, dass ein Signal 240d vom Impulszähler 140D an eine externe Schaltung 190D ausgegeben wird, und die externe Schaltung 190D auf einen Speicher 120B zugreifen kann. Die weiteren Strukturen der Multiplikatorschaltung 102D sind im Grunde identisch zu denjenigen der Multiplikatorschaltung 102B von 7.
Wie im Blockschema von 14 gezeigt ist, hat der Impulszähler 140D einen solchen Aufbau, dass eine Differenzbetrag-Beurteilungsschaltung 144 dem Impulszähler 140 von 3 hinzugefügt ist. Die Differenzbetrag-Beurteilungsschaltung 144 ist so aufgebaut, dass sie die Signale 240b und 240c, die von den Zählern 142b und 142c übertragen werden, und ein Multiplikationsverhältnis N verwendet, dabei das Signal 240d ausgibt, wenn ein Differenzbetrag zwischen einer Schwingungsfrequenz und einer Sollfrequenz größer oder gleich einem vorbestimmten Wert ist. In einem Beispiel, bei dem ein Multiplikationsverhältnis N = 20 eingestellt wird, wenn ein Wert des Signals 240b, das vom Zähler 142b übertragen wird, kleiner oder gleich 16 ist, gibt beispielsweise die Differenzbetrag-Beurteilungsschaltung 144 mit dem Signal 240 eine Information aus, die besagt, dass die Schwingungsfrequenz niedriger ist als die Sollfrequenz. Ähnlich gibt die Differenzbetrag-Beurteilungsschaltung 144 mit dem Signal 240d eine Information aus, die besagt, dass die Schwingungsfrequenz höher ist als die Sollfrequenz, wenn ein Wert des Signals 240c, das vom Zähler 142c kommt, kleiner oder gleich 6 ist.
Die externe Schaltung 190D umfasst eine Steuerschaltung 191D und führt eine Verarbeitung durch, die in einem typischen Schema von 15 gezeigt ist. Genauer ausgedrückt überschreibt die Steuerschaltung 191D beim Empfang des Signals 240d, das besagt, dass die Schwingungs frequenz niedriger ist als die Sollfrequenz (Verarbeitung 61), im Speicher 120B der Multiplikatorschaltung 102D einen Erhöhungsbetrag m mit einem Signal 290D so, dass er einen größeren Wert hat (Verarbeitung 62). Dann setzt die Steuerschaltung 191D den Erhöhungsbetrag m auf einen Wert vor der Änderung mit dem Signal 290D oder einen Anfangswert zurück, nachdem eine konstante Zeit verstrichen ist (Verarbeitung 63). Auch in dem Fall, dass das Signal 240d besagt, dass die Schwingungsfrequenz höher ist als die Sollfrequenz, führt die Steuerschaltung 191D dieselbe Operation durch.
Eine Steuerschaltung 131B der Multiplikatorschaltung 102D führt die Verarbeitung von 9 mit Bezug auf Daten im Speicher 120B durch.
Die Multiplikatorschaltung 102D kann anstelle der Multiplikatorschaltung 102 (siehe 1) auf die Taktgeberschaltung 100 angewandt werden. Darüber hinaus können die Multiplikatorschaltung 102D und die externe Steuerschaltung 190D auch anstelle der Multiplikatorschaltung 102C und der externen Schaltung 190C (siehe 12) auf das Taktgebersystem 300 angewandt werden. Entsprechend der Multiplikatorschaltung 102D ist es möglich, dieselben Vorteile zu erbringen wie diejenigen der zuvor beschriebenen Multiplikatorschaltung 102C. Darüber hinaus können die PLL-Schaltung 101 und die Taktgeberschaltung 100, die jeweils die Multiplikatorschaltung 102C enthalten, auch dieselben Vorteile erbringen.
Obwohl die Erfindung ausführlich aufgezeigt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten illustrativ und nicht einschränkend. Es ist deshalb klar, dass zahlreiche Modifizierungen und Abänderungen angedacht werden können, ohne dass dabei der Rahmen der Erfindung verlassen würde. BEZUGSZEICHENLISTE

Claims

Taktgeberschaltung (100 bis 102, 102B bis 102D) zum Multiplizieren einer Frequenz eines Eingangstakts (IN), um einen Takt (PHI, PLL-OUT, N-OUT, 211) mit einer Sollfrequenz auszugeben, umfassend: einen Ringoszillator (110), der aus einem geschlossenen Regelkreis einschließlich einer variablen Verzögerungsschaltung (111) zum digitalen Regeln eines Verzögerungsbetrags besteht; und einen überschreibbaren Speicher (120, 120B) zum Speichern einer Mehrzahl von Regelungsbeträgen (m1, bis m4, n1 bis n4, m, n), um den Verzögerungsbetrag zu regeln, bei der die Regelungsbeträge beinhalten: mindestens einen ersten Regelungsbetrag (m1 bis m4, m) zum Senken des Verzögerungsbetrags, um eine Schwingungsfrequenz des Ringoszillators zu erhöhen; und mindestens einen zweiten Regelungsbetrag (n1 bis n4, n) zum Erhöhen des Verzögerungsbetrags, um die Schwingungsfrequenz zu senken, wobei die Taktgeberschaltung darüber hinaus umfasst: einen Beurteilungsabschnitt (150), der so aufgebaut ist, dass er einen Pegel der Schwingungsfrequenz im Hinblick auf die Sollfrequenz beurteilt; und einen Verzögerungssteuerungsabschnitt (130, 130B), der so aufgebaut ist, dass er einen der Mehrzahl von Regelungsbeträgen aus dem Speicher basierend auf einem Ergebnis (250d, 250u) einer vom Beurteilungsabschnitt gewonnenen Beurteilung auswählt und den Verzögerungsbetrag steuert, um einen Unterschied zwischen der Schwingungsfrequenz und der Sollfrequenz unter Verwendung eines ausgewählten Regelungsbetrags (m1 bis m4, n1 bis n4, m, n) auszumerzen.
Taktgeberschaltung (100 bis 102) nach Anspruch 1, bei der der mindestens eine erste Regelungsbetrag eine Mehrzahl von ersten Regelungsbeträgen (m1 bis m4) umfasst, die sich auf Information (240b, 240c) über einen Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz beziehen, der mindestens eine zweite Regelungsbetrag eine Mehrzahl von zweiten Regelungsbeträgen (n1 bis n4) umfasst, die sich auf die Information über den Differenzbetrag beziehen, und der Verzögerungssteuerungsabschnitt so aufgebaut ist, dass er einen der Mehrzahl von Regelungsbeträgen auswählt, der der Information über den Differenzbetrag entspricht.
Taktgeberschaltung (100, 101, 102C) nach Anspruch 1, bei der der mindestens eine erste Regelungsbetrag ein erster Regelungsbetrag (m) ist, und der mindestens eine zweite Regelungsbetrag ein zweiter Regelungsbetrag (n) ist, wobei die Taktgeberschaltung so aufgebaut ist, dass sie Information (240b, 240c) über einen Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz an eine externe Steuerschaltung (191C) ausgibt, und so aufgebaut ist, dass sie es der externen Steuerschaltung ermöglicht, den einen ersten Regelungsbetrag oder den einen zweiten Regelungsbetrag im Speicher basierend auf der Information über den Differenzbetrag zu überschreiben.
Taktgeberschaltung (100 bis 102, 102C) nach Anspruch 2 oder 3, darüber hinaus umfassend: einen ersten Zähler (142b) zum Zählen der Anzahl von Impulsen eines Schwingungstakts (212, 211, N-OUT) des Ringoszillators in einem Zyklus des Eingangstakts; und einen zweiten Zähler (142c) zum Zählen der Anzahl von Impulsen des Schwingungstakts für eine restliche Periode, die erhalten wird, indem eine vorbestimmte Periode ab einem Zyklusbeginnpunkt in dem einen Zyklus des Eingangstakts ausgeschlossen wird, bei der die Information über den Differenzbetrag Zählwerte (240b, 240c) umfasst, die von dem ersten und dem zweiten Zähler gewonnen werden.
Taktgeberschaltung (100 bis 102, 102C) nach Anspruch 1, darüber hinaus umfassend: einen ersten Zähler (142b) zum Zählen der Anzahl von Impulsen eines Schwingungstakts (212, 211, N-OUT) des Ringoszillators in einem Zyklus des Eingangstakts; und einen zweiten Zähler (142c) zum Zählen der Anzahl von Impulsen des Schwingungstakts für eine restliche Periode, die erhalten wird, indem eine vorbestimmte Periode ab einem Zyklusbeginnpunkt in dem einen Zyklus des Eingangstakts ausgeschlossen wird, und eine Differenzbetrag-Beurteilungsschaltung (144), die so aufgebaut ist, dass sie den Differenzbetrag zwischen der Schwingungsfrequenz und der Sollfrequenz unter Verwendung von durch den ersten und den zweiten Zähler gewonnene Zählwerte (240b, 240c) und ein Multiplikationsverhältnis (N) erfasst, und dass sie ein Signal (240d) ausgibt, wenn der Differenzbetrag größer oder gleich einem vorbestimmten Wert ist, wobei der mindestens eine erste Regelungsbetrag ein erster Regelungsbetrag (m) ist, und der mindestens eine zweite Regelungsbetrag ein zweiter Regelungsbetrag (n) ist, wobei die Taktgeberschaltung so aufgebaut ist, dass sie das Signal von der Differenzbetrag-Beurteilungsschaltung an eine externe Steuerschaltung (191D) ausgibt, und so aufgebaut ist, dass sie es der externen Steuerschaltung ermöglicht, den einen ersten Regelungsbetrag oder den einen zweiten Regelungsbetrag im Speicher bei Empfang des Signals zu überschreiben.