DE10358324A1 - Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung - Google Patents

Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung Download PDF

Info

Publication number
DE10358324A1
DE10358324A1 DE10358324A DE10358324A DE10358324A1 DE 10358324 A1 DE10358324 A1 DE 10358324A1 DE 10358324 A DE10358324 A DE 10358324A DE 10358324 A DE10358324 A DE 10358324A DE 10358324 A1 DE10358324 A1 DE 10358324A1
Authority
DE
Germany
Prior art keywords
gate
power transistor
section
cell
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10358324A
Other languages
English (en)
Inventor
Carsten Dr. Schäffer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10358324A priority Critical patent/DE10358324A1/de
Priority to US11/009,537 priority patent/US7253475B2/en
Publication of DE10358324A1 publication Critical patent/DE10358324A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

Transistorzellen (2) eines Leistungstransistorbauelements werden jeweils mit einer Gateleiterstruktur vorgesehen, die abschnittsweise eine Gateelektrode (52) ausbildet und über einen Gate-Zellenanschluss (43) mit einer zu einem Gate-Anschluss (44) des Leistungstransistorbauelements (1) geführten Gateverdrahtungsleitung (81) verbunden ist. Die Gateleiterstruktur (5) weist einen Sollschmelzabschnitt (51) mit erhöhtem Widerstandswert auf, der innerhalb eines Hohlraums angeordnet ist. Der Widerstandswert des Sollschmelzabschnitts (51) ist so einstellbar, dass bei einer Strombelastung in Höhe eines für ein fehlerhaftes Gatedielektrikum (41) typischen Werts der Gateleiterabschnitt (5) im Sollschmelzabschnitt (51) unterbrochen und die Gateelektrode (52) von der Gateverdrahtungsleitung (81) abgetrennt wird. Das Leistungstransistorbauelement lässt sich mit hoher Ausbeute fertigen und weist im Anwendungsbetrieb eine geringe Zahl von Ausfällen auf.

Description

  • Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
  • Die Erfindung bezieht sich auf eine Leistungstransistorzelle mit einem Gate-Zellenanschluss und einer mit dem Gate-Zellenanschluss verbundenen Gateleiterstruktur mit einem an ein Gatedielektrikum anschließenden Elektrodenabschnitt zur Steuerung der Leistungstransistorzelle, sowie auf ein Leistungstransistorbauelement mit Schmelzsicherung.
  • Leistungshalbleiterbauelemente sind aus einer Vielzahl im Wesentlichen identischer Transistorzellen aufgebaut, die zur Erhöhung der Stromtragfähigkeit des Leistungshalbleiterbauelements oft zu mehreren Zehntausend parallel geschaltet sind. Bei modernen, vertikal strukturierten Leistungshalbleiterbauelementen ist dabei die Gateelektrode jeweils einer Transistorzelle in einem in ein Halbleitersubstrat eingebrachten Graben (trench) vorgesehen, so dass durch die Gateelektrode ein vertikaler leitfähiger Kanal zwischen zwei einander am Halbleitersubstrat gegenüberliegenden Source- bzw. Drain-Anschlussbereichen steuerbar ist. Die Gateelektroden der Transistorzellen eines Leistungshalbleiterbauelements, etwa eines vertikalen MOSFETs (metall oxide semiconducter field effect transistor) oder eines IGBTs (insulated gate bipolar transistor) sind parallel geschaltet.
  • Die Funktionalität des Leistungshalbleiterbauelements ist in der Regel nur dann gewährleistet, wenn das Gatedielektrikum aller Transistorzellen eines Leistungshalbleiterbauelements funktionstüchtig ist. Ein Kurzschluss zwischen der Gateelektrode und dem Source- bzw. Drain-Gebiet einer Transistorzelle führt zum Ausfall des gesamten Leistungshalbleiterbau elements. Da Leistungshalbleiterbauelemente als so genannte Leistungsmodule innerhalb eines Modulgehäuses zu einer Mehrzahl parallel geschaltet sind, potenzieren sich die Anforderungen an die Zuverlässigkeit der Ausbildung des Gatedielektrikums.
  • Ein einzelner Defekt im Gatedielektrikum kann entweder am Ende der Fertigung oder nach längerer Betriebszeit des Leistungshalbleiterbauelements zum Ausfall des Bauelements führen.
  • Um die kritischeren Ausfälle im Anwendungsbetrieb der Leistungshalbleiterbauelemente gering zu halten, werden die Leistungshalbleiterbauelemente einem Stresstest unterzogen, in dessen Zuge die Qualität bzw. Fehlerträchtigkeit des Bauelements geprüft wird. Dazu wird in der Regel auf Waferebene eine gegenüber den Betriebsspannungen deutlich erhöhte Stress-Spannung zwischen der Gateelektrode und dem Source- bzw. Drain-Anschluss angelegt, um Transistorzellen mit einem fehlerhaften Gatedielektrikum bereits im Prüffeld zum Ausfall zu bringen. Die Höhe der Stress-Spannung ist durch die intrinsischen Durchbruchsspannung des Gatedielektrikums begrenzt, da oberhalb der intrinsischen Durchbruchsspannung Ladungen ins Gatedielektrikum eingeprägt werden, die ihrerseits die Lebensdauer des Gatedielektrikums mindern.
  • Ferner ist bekannt, dass Leistungshalbleiterbauelemente von Wafern oder aus Losen von Wafern, für die ein breites Verteilungsband der Durchbruchsspannung ermittelt wird, mit höherer Wahrscheinlichkeit zu Frühausfällen im Anwendungsbetrieb neigen als Leistungshalbleiterbauelemente von Wafern bzw. aus Losen mit einem schmalen Verteilungsband der Durchbruchsspannung. Um Frühausfälle im Anwendungsbetrieb soweit als möglich auszuschließen, werden solche Wafer oder auch Lose solcher Wafer komplett verworfen. Dadurch wird die Fertigungsausbeute deutlich reduziert.
  • Darüber hinaus sind aufwendige Untersuchungen zur tatsächlichen Ausbildung des Gatedielektrikums in Form von Stichproben innerhalb eines Monitorings notwendig, da sich aus dem Ergebnis des Stresstests nicht unbedingt auf die Dichte von Fehlstellen (Defektdichte) im Gatedielektrikum zurückschließen lässt.
  • Es sind daher verschiedene Ansätze bekannt, durch nachträgliches Abtrennen fehlerhafter Speicherzellen die Ausbeute an fehlerfrei gefertigten Leistungshalbleiterbauelementen zu erhöhen.
  • Etwa ist es bekannt, Transistorzellen von MOS-Leistungsfeldeffekttransistoren zu Zellenblöcken (cell blocks) zu gruppieren und die Zellen oder auch Zellenblöcke einzeln zu prüfen. In einem folgenden Prozess werden nur diejenigen Zellenblöcke, die sich in der Prüfung als fehlerfrei erwiesen haben, mit dem Source- bzw. mit dem Drain-Anschluss des Leistungshalbleiterbauelements verbunden.
  • Aus der US 5,021,861 ist ein Zellenkonzept für Leistungshalbleiterbauelemente bekannt, bei dem eine Schmelzsicherung (fusible link) zwischen dem Gate-Anschluss des Leistungshalbleiterbauelements und dem Gate-Anschluss jedes Zellenblocks vorgesehen ist. Die Schmelzsicherung ist dabei so ausgelegt, dass ein Kurzschluss im Zellenblock zum Aufschmelzen der Schmelzsicherung führt. Jeder Zellenblock, der eine oder mehrere defekte Zellen aufweist, wird isoliert, indem die Verbindung des Gate-Anschlusses des Zellenblocks zum Gate-Anschluss des Leistungshalbleiterbauelements aufgetrennt wird.
  • Nachteilig an diesem Konzept ist die mangelnde Empfindlichkeit der Schmelzsicherung, da einerseits bereits sehr geringe Gate-Leckströme auf eine fehlerhafte Transistorzelle hinweisen, andererseits die Schmelzsicherung robust genug sein muss, um den zulässigen Gatestrom aller im Zellenblock parallel geschalteter Zellen aufzunehmen.
  • In der US 5,446,310 wird daher vorgeschlagen, in einem ersten Schritt die Stromaufnahme an der Gateelektrode einzelner Zellenblöcke zu ermitteln und in einem zweiten Schritt durch eine externe Stromquelle entsprechende, den Zellenblöcken zugeordnete Schmelzsicherungen abhängig vom vorangegangenen Prüfungsergebnis aufzuschmelzen.
  • Dabei ist zunächst der erhöhte Aufwand im Prüffeld nachteilig sowie der Umstand, dass die Schmelzsicherungen nur im Prüffeld, nicht aber im fertigen, gehäusten Bauelement aufgeschmolzen werden können. Ferner wird durch das Abhängen ganzer Zellenblöcke die Stromtragfähigkeit des Leistungshalbleiterbauelements deutlich verringert und die Belastung der verbleibenden Zellenblöcke erhöht. Durch die Zuordnung jeweils einer Schmelzsicherung zu einer Mehrzahl von in einem Zellenblock gruppierten Transistorzellen werden in der Regel neben der defekten Transistorzelle selbst auch eine Reihe an sich funktionstüchtiger Transistorzellen abgehängt und die Stromtragfähigkeit des Leistungshalbleiterbauelements in größerem Umfang reduziert als erforderlich.
    •
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Transistorzelle bzw. ein Leistungstransistorbauelement mit hoher Zuverlässigkeit zur Verfügung zu stellen, für die bzw. das eine hohe Ausbeute in der Herstellung gewährleistet wird.
  • Die Aufgabe wird durch eine Transistorzelle der eingangs genannten Art mit den im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmalen sowie durch die Leistungstransistorbauelemente nach den Patentansprüchen 9 und 11 gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den jeweils zugeordneten Unteransprüchen.
  • Eine Leistungstransistorzelle weist einen Gate-Zellenanschluss auf. Über den Gate-Zellenanschluss sind eine Mehrzahl von Leistungstransistorzellen eines Leistungstransistorbauelements an eine Gateverdrahtungsleitung angeschlossen. Die Gateverdrahtungsleitung ist an einen Gate-Anschluss des Leistungstransistorbauteils geführt. Die Leistungstransistorzelle weist zudem eine Gateleiterstruktur auf, die mit dem Gate-Zellenanschluss verbunden ist und einen an ein Gatedielektrikum anschließenden Elektrodenabschnitt aufweist.
  • Erfindungsgemäß weist die Gateleiterstruktur mindestens einen innerhalb eines Hohlraums angeordneten Sollschmelzabschnitt auf. Der Sollschmelzabschnitt wird bei einem Überschreiten eines maximal zulässigen Stromflusses durch den Sollschmelzabschnitt der Gateleiterstruktur durch thermische Erwärmung aufgeschmolzen. Die Verbindung des Elektrodenabschnitts der Gateleiterstruktur zum Gate-Zellenanschluss ist nach dem Aufschmelzen des Sollschmelzabschnitts unterbrochen.
  • Bei üblichen Schmelzsicherungen, die vollständig innerhalb einer die Schmelzsicherung umgebenden Isolatorschicht ausgeführt sind, sind nur etwa 1 bis 10 % der Zündenergie für das Aufschmelzen des Sollschmelzabschnitts selbst erforderlich, während der weitaus überwiegende Teil der Zündenergie als Wärme in die umgebende Isolatorschicht abgeführt wird. Durch das Anordnen eines Sollschmelzabschnitts innerhalb eines Hohlraums wird die Zündenergie um den Faktor 10 bis 100 ver ringert. Eine solche Schmelzsicherung für programmierbare Speicherzellen ist etwa aus der DE 196 00 398 C1 bekannt. Die vergleichsweise geringe Zündenergie einer Hohlraum-Schmelzsicherung ermöglicht das Zünden der Schmelzsicherung durch eine einzelne defekte Transistorzelle.
  • In der Folge ist die Herstellung von Leistungstransistorbauelementen möglich, deren Transistorzellen jeweils eine eigene Schmelzsicherung zugeordnet ist. Gegenüber bekannten Anordnungen ergibt sich in vorteilhafter Weise eine erhöhte Fertigungsausbeute dadurch, dass weniger Bauteile auf Verdacht verworfen werden müssen. Die Schmelzsicherung der erfindungsgemäßen Transistorzelle ist auch im Anwendungsbetrieb des Leistungshalbleiterbauelements aktivierbar, so dass die Zuverlässigkeit im Feld deutlich verbessert ist.
  • Neben einer als Abschnitt der Gateleiterstruktur ausgebildeten Gateelektrode umfasst die Leistungstransistorzelle ein aktives Gebiet mit einem Source-Gebiet, einem um ein Drift-Gebiet erweiterten Drain-Gebiet sowie einem zwischen dem Source- Gebiet und dem Drain-Gebiet angeordneten Body-Gebiet. Durch ein Potential an der Gateelektrode ist die Ausbildung eines leitfähigen Kanals zwischen dem Source- und dem Drain-Gebiet steuerbar. Das aktive Gebiet ist in einem Halbleitersubstrat ausgebildet.
  • In einer bevorzugten Ausführungsform weist die erfindungsgemäße Leistungstransistorzelle eine Gateleiterstruktur auf, deren Sollschmelzabschnitt auf bzw. über der Substratoberfläche des Halbleitersubstrats angeordnet ist und sich planar in einer zur Substratoberfläche horizontalen Ebene erstreckt. Der Sollschmelzabschnitt ist dabei über oder neben dem aktiven Gebiet der Leistungstransistorzelle vorgesehen. Die horizontalen Abmessungen wie Länge und Breite des Sollschmelzab schnitts können durch ein lithographisches Verfahren oder mit üblichen sublithographischen Ätzstrukturierverfahren eingestellt werden.
  • Bevorzugt ist die Leistungstransistorzelle als vertikale Leistungstransistorzelle ausgebildet, wobei die Gateelektrode als Abschnitt der Gateleiterstruktur in einem in ein Halbleitersubstrat eingebrachten Gate-Graben (gate trench) vorgesehen ist. Der leitfähige Kanal zwischen dem Source- und dem Drain-Bereich wird im Wesentlichen in einer zur Substratoberfläche senkrechten Richtung ausgebildet.
  • Bei einer Leistungstransistorzelle mit im Gate-Graben ausgebildeter Gateelektrode ist der Sollschmelzabschnitt der Gateleiterstruktur durch einen als konforme Schicht gleichmäßiger Schichtdicke mindestens abschnittsweise an Seitenwänden des Gate-Grabens angeordneten Abschnitt der Gateleiterstruktur vorgesehen.
  • Die Schichtdicke der konformen Schicht ist dabei so bemessen, dass der nicht von der konformen Schicht gefüllte Anteil des Gate-Grabens den dem Sollschmelzabschnitt zugeordneten Hohlraum ausbildet. Für den Hohlraum selbst ist dann in vorteilhafter Weise kein zusätzlicher Ätzschritt notwendig. Ferner sind in vorteilhafter Weise die Hohlräume selbstjustiert zu den Sollschmelzabschnitten ausgebildet.
  • Außerhalb des Sollschmelzabschnitts ist eine möglichst niederohmige Gateleiterstruktur zur Wahrung der Funktionalität der Leistungstransistorzelle erforderlich, um beispielsweise ausreichend schnelle Ein- und Ausschaltzeiten zu gewährleisten.
  • Nach einer bevorzugten Ausführungsform der erfindungsgemäßen Leistungstransistorzelle mit einem als konforme Schicht innerhalb des Gate-Grabens vorgesehenen Sollschmelzabschnitt ist der Öffnungsbereich des Gate-Grabens durch eine Hilfsstruktur abgedeckt. Die Hilfsstruktur weist eine Zuführungsöffnung zum Gate-Graben auf, deren Querschnitt geringer ist als der Öffnungsbereich des Gate-Grabens. Durch den Querschnitt der Zuführungsöffnung wird bei einer konformen Abscheidung der Gateleiterstruktur die Schichtdicke der Gateleiterstruktur bzw. der Gateelektrode im Innern des Gate-Grabens durch die halbe Weite der Zuführungsöffnung bestimmt. Der Sollschmelzabschnitt kann auch Teile der Gateelektrode umfassen bzw. teilweise oder vollständig mit dem Elektrodenabschnitt der Gateleiterstruktur identisch sein.
  • Die Hilfsstruktur wird aus einem dielektrischen Material, etwa einem Oxid wie etwa Siliziumoxid, gebildet. Die Justierung der Zuführungsöffnung zur Grabenöffnung ist vergleichsweise unkritisch. Oberhalb der Zuführungsöffnung kann die Gateleiterstruktur von der Schichtdicke des Sollschmelzabschnitts entkoppelt im Zuge des gleichen Abscheidungsprozesses in der erforderlichen Schichtdicke vorgesehen werden.
  • Nach einem alternativen Ausführungsbeispiel der erfindungsgemäßen Leistungstransistorzelle wird der Gate-Graben mit einem sich zur Grabenöffnung hin verkleinernden Querschnitt vorgesehen. Durch den Querschnitt des Öffnungsbereichs des Gate-Grabens wird die Schichtdicke der Gateleiterstruktur in einem an den Öffnungsbereich des Gate-Grabens anschließenden unteren Abschnitt des Gate-Grabens bestimmt.
  • Nach einer weiteren bevorzugten Ausführungsform der erfindungsgemäßen Leistungstransistorzelle ist der Öffnungsbereich des Gate-Grabens durch eine Hilfskammerstruktur abgedeckt, die eine Zuführungsöffnung aufweist. Die Zuführungsöffnung ist abschnittsweise mit einem kleinen Querschnitt vorgesehen, durch den die Schichtdicke des Sollschmelzabschnitts vorgegeben ist. Die Gateleiterstruktur wird von einem oberhalb der Hilfskammerstruktur vorgesehenen Abschnitt der Gateleiterstruktur durch die Zuführungsöffnung zu der unterhalb der Hilfskammerstruktur angeordneten Gateelektrode im Gate-Graben geführt.
  • Die Zuführungsöffnung weist ferner Abschnitte mit erweitertem Querschnitt auf, durch die der dem Sollschmelzabschnitt zugeordnete Hohlraum ausgebildet ist.
  • Bevorzugt ist dabei der Hohlraum in einem mittleren Abschnitt der Zuführungsöffnung ausgebildet.
  • Das erfindungsgemäße Leistungstransistorbauelement weist einen Gate-Anschluss und eine Mehrzahl von parallel geschalteten Transistorzellen auf. Die Gateelektroden der Transistorzellen sind über eine Gateverdrahtungsleitung jeweils mit dem Gate-Anschluss des Leistungstransistorbauelements verbunden.
  • Erfindungsgemäß ist mindestens eine Teilmenge der Transistorzellen jeweils mit einer Gateleiterstruktur mit einem Sollschmelzabschnitt vorgesehen, der innerhalb eines Hohlraums angeordnet ist.
  • In bevorzugter Weise sind alle Transistorzellen des Leistungstransistorbauelements entsprechend einer der oben beschriebenen Transistorzellen ausgebildet.
  • Ein weiteres erfindungsgemäßes Leistungstransistorbauelement weist einen Gate-Anschluss und eine mit dem Gate-Anschluss verbundene Gateverdrahtungsleitung auf. Eine Mehrzahl von Zellenblöcken mit parallel geschalteten Transistorzellen mit jeweils einer Gateleiterstruktur mit einem Elektrodenabschnitt weist jeweils einen mit den Gateleiterstrukturen der Transistorzellen des Zellenblocks verbundenen Gate-Zellenblockanschluss auf. Zwischen jeweils einem der Gate-Zellenblockanschlüsse und der Gateverdrahtungsleitung sind Schmelzsicherungseinrichtungen vorgesehen.
  • Erfindungsgemäß sind die Schmelzsicherungseinrichtungen jeweils in einem Hohlraum einer Isolatorstruktur angeordnet.
    •
  • Nachfolgend werden die Erfindung und deren Vorteile anhand von Figuren näher erläutert, wobei einander entsprechende Komponenten mit denselben Bezugszeichen bezeichnet sind. Es zeigen:
  • 1 eine schematische Draufsicht auf zwei Transistorzellen eines Leistungstransistorbauelements nach einem ersten Ausführungsbeispiel der Erfindung mit einem Gateleiterabschnitt mit planar ausgebildetem Sollschmelzabschnitt,
  • 2 einen schematischen Querschnitt durch eine Leistungstransistorzelle nach einem zweiten Ausführungsbeispiel mit einer in einer Hilfsstruktur vorgesehenen Zuführungsöffnung zum Gate-Graben,
  • 3 einen schematischen Querschnitt durch eine Leistungstransistorzelle nach einem dritten Ausführungsbeispiel mit einem Gate-Graben mit verringerten Öffnungsquerschnitt und
  • 4 einen schematischen Querschnitt durch eine Leistungstransistorzelle nach einem vierten Ausführungsbei spiel mit einer oberhalb des Gate-Grabens vorgesehenen Hilfskammerstruktur.
  • Das in der 1 dargestellte Leistungstransistorbauelement 1 weist eine Mehrzahl einander im Wesentlichen identischer Leistungstransistorzellen 2 auf. Jede Leistungstransistorzelle wird durch ein in einem Halbleitersubstrat ausgebildetes aktives Gebiet 3 definiert, das mindestens ein Source-, ein Drain- und ein Bodygebiet umfasst. Zum aktiven Gebiet 3 ist eine Gateleiterstruktur 5 geführt, die abschnittsweise im Bereich des aktiven Gebiets 3 eine Gateelektrode ausbildet. Jeder Transistorzelle 2 ist ein Gate-Zellenabschluss 43 zugeordnet. Eine Gateverdrahtungsleitung 81 verbindet die Gate-Zellenanschlüsse 43 mit einem Gate-Anschluss 44 des Leistungstransistorbauelements 1. Die Gateleiterstruktur 5 weist in einem Sollschmelzabschnitt 51 eine Querschnittsverengung auf. Der Sollschmelzabschnitt 51 ist auf dem Halbleitersubstrat in einem Hohlraum 6 einer die Gateleiterstruktur 5 abdeckenden Isolatorschicht ausgebildet.
  • Weist eine Transistorzelle 2 ein fehlerhaftes Gatedielektrikum auf, so fließt im Bereich der fehlerhaften Transistorzelle 2 zwischen dem Gate-Anschluss 44 und einem Source- oder Drain-Anschluss des Leistungstransistorbauelements 1 ein Fehlerstrom. Im Bereich des Sollschmelzabschnitts 51 führt ein Fehlerstrom, der kennzeichnend für ein fehlerhaftes Gatedielektrikum ist, zum Aufschmelzen der Gateleiterstruktur 5 im Sollschmelzabschnitt 51. In der Folge ist die Gateelektrode der Transistorzelle 2 von der Gateverdrahtungsleitung 81 isoliert. Die isolierte Transistorzelle 2 ist inaktiv und kann nicht mehr zum Ausfall des Leistungstransistorbauelements 1 beitragen.
  • Die 2 zeigt eine Leistungstransistorzelle mit Gate-Graben. Der Gate-Graben 4 ist von einer Substratoberfläche 30 her in ein Halbleitersubstrat 84 eingebracht. Im Halbleitersubstrat 84 sind jeweils als dotierte Gebiete ein Sourcegebiet 31 anschließend an die Substratoberfläche 30, unterhalb des Sourcegebietes 31 ein Bodygebiet 32 und im Anschluss an das Bodygebiet 32 ein Driftgebiet 33 eines Draingebiets ausgebildet. Ein Gatedielektrikum 41 isoliert eine innerhalb des Gate-Grabens 4 als Elektrodenabschnitt einer Gateleiterstruktur 5 ausgebildete Gateelektrode 52 gegen das den Gate-Graben 4 umfangende Halbleitersubstrat 84 im Wesentlichen im Bereich des Bodygebiets 32.
  • Die Gateelektrode bzw. der Elektrodenabschnitt 52 der Gateleiterstruktur 5 ist als Schicht gleichmäßiger Dicke als Auskleidung des Gate-Grabens 4 vorgesehen. Im Bereich der Öffnung des Gate-Grabens 4 liegt auf der Substratoberfläche 30 eine Hilfsstruktur 71 aus einem elektrisch isolierenden Material, etwa Siliziumoxid, auf. Die Hilfsstruktur 71 weist oberhalb des Gate-Grabens 4 eine Zuführungsöffnung 72 auf, durch die die Gateleiterstruktur 5 aus dem Gate-Graben 4 an die Oberkante der Hilfsstruktur 71 geführt ist. Oberhalb der Hilfsstruktur 71 bildet die Gateleiterstruktur 5 einen Gate-Zellenanschluss 43 aus oder schließt unmittelbar oberhalb der Zuführungsöffnung 72 an eine aufliegende Gateverdrahtungsleitung an. Ein Zwischenlagen-Dielektrikum 82 isoliert durch die oberhalb der Hilfsstruktur 7l angeordneten Abschnitte der Gateleiterstruktur 5 ausgebildete Abschnitte einer Gateverdrahtungsleitung gegen eine aufliegende Metallisierung 83. Die Metallisierung 83 verbindet die Sourcegebiete 31 über ein Anschlussgebiet 34 mit erhöhter Dotierung mit einem Source-Anschluss des Leistungstransistorbauelements.
  • Die Gateleiterstruktur 5 von Transistorzellen, deren Gate-Gräben in der Art von Lochgräben ausgebildet sind, weist im oberen Bereich des Gate-Grabens 4 den kleinsten Querschnitt auf. Durch den Bereich des kleinsten Querschnitts wird ein Sollschmelzabschnitt 51 der Gateleiterstruktur 5 definiert. Der nicht vom Material der Gateleiterstruktur 5 gefüllte Anteil des Gate-Grabens 4 bildet einen Hohlraum 6 aus. Im Falle eines Kurzschlussstroms zwischen der Gateleiterstruktur 5 und dem Sourcegebiet 31 oder dem Bodygebiet 32 bzw. dem Driftgebiet 33 wird die Gateleiterstruktur 5 im Sollschmelzabschnitt 51 in Folge des vergleichsweise hohen Widerstands am schnellsten erhitzt. Da der Sollschmelzabschnitt 51 innerhalb des Hohlraums 6 angeordnet ist, wird die erzeugte wärme schlecht abgeführt. Bei geeigneter Wahl der Schichtdicke der Gateleiterstruktur 5 innerhalb des Gate-Grabens 4 sowie des durch Dotierung einstellbaren spezifischen Widerstandes der Gateleiterstruktur 5 schmilzt die Gateleiterstruktur 5 im Sollschmelzabschnitt 51 auf, so dass die Kurzschlussstrecke unterbrochen wird. Die Transistorzelle wird deaktiviert.
  • Im Unterschied zum Gate-Graben der in der 2 dargestellten Transistorzelle weist der Gate-Graben 4 der in der 3 im Querschnitt dargestellten Transistorzelle 2 einen sich in Richtung der Substratoberfläche 30 verjüngenden Querschnitt auf. Eine solche Ausbildung des Gate-Grabens 4 lässt sich etwa durch einen Annealprozess in einer Wasserstoffatmosphäre erzielen. Entsprechend entfällt die Notwendigkeit zum Vorsehen einer Hilfsstruktur 71. Die Zuführungsöffnung 72 ist ohne zusätzlichen lithographischen Prozess selbstjustiert zum Gate-Graben 4.
  • Die Schichtdicke der Gateleiterstruktur 5 innerhalb des Gate-Grabens 4 und damit die Schichtdicke des Sollschmelzab schnitts 51 der Gateleiterstruktur 5 ist über die Weite der Zuführungsöffnung 72 einstellbar.
  • Im in der 4 dargestellten Ausführungsbeispiel ist der Gate-Graben 4 der Transistorzelle 2 vollständig mit einer als Elektrodenabschnitt 52 einer Gateleiterstruktur 5 ausgebildeten Gateelektrode gefüllt. Der Sollschmelzabschnitt 51 ist im Bereich einer im Bereich des Gate-Grabens 4 auf der Substratoberfläche 30 aufliegenden Hilfskammerstruktur 73 ausgebildet. Die Hilfskammerstruktur 73 weist eine Zuführungsöffnung 74 auf, die eine auf der Hilfskammerstruktur 73 aufliegende Gateverdrahtungsleitung bzw. einen auf der Hilfskammerstruktur 73 aufliegenden Abschnitt der Gateleiterstruktur 5 mit der im Inneren des Gate-Grabens 4 angeordneten Gateelektrode 52 verbindet. Die Zuführungsöffnung 74 weist abschnittsweise einen kleinen Querschnitt auf, durch den die Schichtdicke bzw. der Querschnitt des Sollschmelzabschnitts 51 der Gateleiterstruktur 5 einstellbar ist. Ferner weist die Zuführungsöffnung 74 der Hilfskammerstruktur 73 einen mittleren Abschnitt auf, in dem der Querschnitt der Zuführungsöffnung größer ist als der Querschnitt des durch die Zuführungsöffnung 74 geführten Abschnitts der Gateleiterstruktur 5. Der Abschnitt der Zuführungsöffnung 74 mit dem erweiterten Querschnitt bildet den dem Sollschmelzabschnitt 51 zugeordneten Hohlraum 6 aus.
    • 1
    Leistungstransistorbauelement
    2
    Transistorzelle
    3
    aktives Gebiet
    30
    Substratoberfläche
    31
    Sourcegebiet
    32
    Bodygebiet
    33
    Driftgebiet
    34
    Anschlussgebiet
    4
    Gate-Graben
    40
    Seitenwände
    41
    Gatedielektrikum
    44
    Gate-Anschluss
    43
    Gate-Zellenanschluss
    5
    Gateleiterstruktur
    51
    Sollschmelzabschnitt
    52
    Elektrodenabschnitt
    6
    Hohlraum
    6'
    Hohlraum
    71
    Hilfsstruktur
    72
    Zuführungsöffnung
    73
    Hilfskammerstruktur
    74
    Zuführungsöffnung
    81
    Gateverdrahtungsleitung
    82
    Zwischenlagen-Dielektrikum
    83
    Metallisierung
    84
    Halbleitersubstrat

Claims (11)

  1. Leistungstransistorzelle mit einem Gate-Zellenanschluss (43) und einer mit dem Gate-Zellenanschluss (43) verbundenen Gateleiterstruktur (5) mit einem an ein Gatedielektrikum (41) anschließenden Elektrodenabschnitt (52) zur Steuerung der Leistungstransistorzelle, dadurch gekennzeichnet, dass die Gateleiterstruktur (5) zwischen dem Elektrodenabschnitt (52) und dem Gate-Zellenanschluss (43) einen innerhalb eines Hohlraums (6) angeordneten Sollschmelzabschnitt (51) aufweist, wobei die Stromtragfähigkeit des Sollschmelzabschnitts (51) so bemessen ist, dass die Gateleiterstruktur (5) bei einem für ein fehlerhaftes Gatedielektrikum (41) charakteristischen Stromfluss im Sollschmelzabschnitt (51) zu unterbrechen ist.
  2. Leistungstransistorzelle nach Anspruch 1, dadurch gekennzeichnet, dass der Sollschmelzabschnitt (51) der Gateleiterstruktur (5) planar auf einer Substratoberfläche (30) eines ein aktives Gebiet (3) der Leistungstransistorzelle (2) ausbildenden Halbleitersubstrats (84) angeordnet ist.
  3. Leistungstransistorzelle nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Elektrodenabschnitt (52) der Gateleiterstruktur (5) in einem in ein Halbleitersubstrat (84) eingebrachten Gate-Graben (4) ausgebildet ist.
  4. Leistungstransistorzelle nach Anspruch 3, dadurch gekennzeichnet, dass – der Sollschmelzabschnitt (51) durch einen als konforme Schicht gleichmäßiger Schichtdicke mindestens abschnitts weise an Seitenwänden des Gate-Grabens (4) angeordneten Abschnitt der Gateleiterstruktur (5) und – der Hohlraum (6) durch einen nichtgefüllten inneren Abschnitt des Gate-Grabens (4) ausgebildet ist.
  5. Leistungstransistorzelle nach Anspruch 4, dadurch gekennzeichnet, dass der Öffnungsbereich des Gate-Grabens (4) mit einem geringeren Querschnitt als ein an den Öffnungsbereich anschließender unterer Abschnitt des Gate-Grabens (4) vorgesehen und durch den Querschnitt des Öffnungsbereichs des Gate-Grabens (4) die Schichtdicke der Gateleiterstruktur (5) innerhalb des Gate-Grabens (4) bestimmt ist.
  6. Leistungstransistorzelle nach Anspruch 3, dadurch gekennzeichnet, dass – der Öffnungsbereich des Gate-Grabens (4) durch eine Hilfsstruktur (71) mit einer Zuführungsöffnung (72) mit einem geringeren Querschnitt als dem des Gate-Grabens (4) abgedeckt, – die Gateleiterstruktur (5) durch die Zuführungsöffnung (71) geführt und – durch den Querschnitt der Zuführungsöffnung (71) die Schichtdicke der Gateleiterstruktur (5) innerhalb des Gate-Grabens (4) bestimmt ist.
  7. Leistungstransistorzelle nach Anspruch 3, dadurch gekennzeichnet, dass – der Öffnungsbereich des Gate-Grabens (4) durch eine Hilfskammerstruktur (73) mit einer Zuführungsöffnung (74) abgedeckt, – die Zuführungsöffnung (74) abschnittsweise mit einem kleinen, die Schichtdicke des Sollschmelzabschnitts (51) bestimmenden Querschnitt vorgesehen, – die Gateleiterstruktur (5) in einer durch den kleinen Querschnitt definierten Schichtdicke durch die Zuführungsöffnung (71) geführt und – der Hohlraum (6) durch Abschnitte der Zuführungsöffnung (73) mit erweitertem Querschnitt vorgesehen ist.
  8. Leistungstransistorzelle nach Anspruch 7, dadurch gekennzeichnet, dass der Hohlraum (6) in einem mittleren Abschnitt der Zuführungsöffnung (74) ausgebildet ist.
  9. Leistungstransistorbauelement mit – einem Gate-Anschluss (44), – mit einer Mehrzahl von parallel geschalteten Transistorzellen (2) mit jeweils einer über eine Gateverdrahtungsleitung (81) mit dem Gate-Anschluss (44) verbundenen Gateleiterstruktur (5) mit einem Elektrodenabschnitt (52) und – zwischen den Elektrodenabschnitten (52) und dem Gate-Anschluss (44) vorgesehenen Schmelzsicherungseinrichtungen, dadurch gekennzeichnet, dass mindestens eine Teilmenge der Transistorzellen als Transistorzellen (2) gemäß einem der Ansprüche 1 bis 8 ausgebildet ist, wobei die Schmelzsicherungseinrichtungen jeweils als Sollschmelzabschnitt (51) der Gateleiterstrukturen (81) ausgebildet sind.
  10. Leistungstransistorbauelement nach Anspruch 9, dadurch gekennzeichnet, dass jede der Transistorzellen als eine Transistorzelle (2) nach einem der Ansprüche 1 bis 8 ausgebildet ist.
  11. Leistungstransistorbauelement mit – einem Gate-Anschluss (44), – einer mit dem Gate-Anschluss (44) verbundenen Gateverdrahtungsleitung (81), – einer Mehrzahl von Zellenblöcken mit parallel geschalteten Transistorzellen (2) mit jeweils einer Gateleiterstruktur (5) mit einem Elektrodenabschnitt (52) und jeweils einem mit den Gateleiterstrukturen (5) der Transistorzellen des Zellenblocks verbundenen Gate-Zellenblockanschluss und – jeweils zwischen einem der Gate-Zellenblockanschlüsse und der Gateverdrahtungsleitung (81) vorgesehenen Schmelzsicherungseinrichtungen, dadurch gekennzeichnet, dass die Schmelzsicherungseinrichtungen jeweils in einem Hohlraum (6) vorgesehen sind.
DE10358324A 2003-12-12 2003-12-12 Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung Withdrawn DE10358324A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10358324A DE10358324A1 (de) 2003-12-12 2003-12-12 Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
US11/009,537 US7253475B2 (en) 2003-12-12 2004-12-10 Power transistor cell and power transistor component with fusible link

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10358324A DE10358324A1 (de) 2003-12-12 2003-12-12 Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung

Publications (1)

Publication Number Publication Date
DE10358324A1 true DE10358324A1 (de) 2005-07-14

Family

ID=34672687

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10358324A Withdrawn DE10358324A1 (de) 2003-12-12 2003-12-12 Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung

Country Status (2)

Country Link
US (1) US7253475B2 (de)
DE (1) DE10358324A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004063277A1 (de) * 2004-12-29 2006-07-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Stützkapazität
EP2975648A4 (de) * 2013-03-15 2016-03-30 Toyota Motor Co Ltd Halbleiterbauelement und herstellungsverfahren dafür
DE112009000238B4 (de) 2008-02-13 2019-04-25 Vishay-Siliconix Feldeffekttransistor, integrierter Schaltkreis und Verfahren zur Herstellung einer Feldeffekttransistorvorrichtung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0404751D0 (en) * 2004-03-03 2004-04-07 Koninkl Philips Electronics Nv Trench field effect transistor and method of making it
JP2006278674A (ja) * 2005-03-29 2006-10-12 Nec Electronics Corp 電界効果トランジスタとその製造方法、及び半導体装置
US8912595B2 (en) 2011-05-12 2014-12-16 Nanya Technology Corp. Trench MOS structure and method for forming the same
US9455205B2 (en) * 2012-10-09 2016-09-27 Infineon Technologies Ag Semiconductor devices and processing methods
US9099419B2 (en) 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021861A (en) * 1990-05-23 1991-06-04 North Carolina State University Integrated circuit power device with automatic removal of defective devices and method of fabricating same
EP0852396A2 (de) * 1996-12-20 1998-07-08 Siemens Aktiengesellschaft Speicherzelle mit Vertikalem Transistor und Grabenkondensator
DE19926107C1 (de) * 1999-06-08 2000-11-16 Siemens Ag Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren
JP2001177093A (ja) * 1999-12-20 2001-06-29 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置
US6524941B2 (en) * 1998-06-08 2003-02-25 International Business Machines Corporation Sub-minimum wiring structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446310A (en) 1992-06-08 1995-08-29 North Carolina State University Integrated circuit power device with external disabling of defective devices and method of fabricating same
US5392187A (en) * 1992-08-12 1995-02-21 North Carolina State University At Raleigh Integrated circuit power device with transient responsive current limiting means
DE19638666C1 (de) 1996-01-08 1997-11-20 Siemens Ag Schmelzsicherung mit einer Schutzschicht in einer integrierten Halbleiterschaltung sowie zugehöriges Herstellungsverfahren
DE19600398C1 (de) 1996-01-08 1997-03-27 Siemens Ag Schmelzsicherung in einer integrierten Halbleiterschaltung, deren Verwendung in einer Speicherzelle (PROM) sowie Verfahren zu ihrer Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021861A (en) * 1990-05-23 1991-06-04 North Carolina State University Integrated circuit power device with automatic removal of defective devices and method of fabricating same
EP0852396A2 (de) * 1996-12-20 1998-07-08 Siemens Aktiengesellschaft Speicherzelle mit Vertikalem Transistor und Grabenkondensator
US6524941B2 (en) * 1998-06-08 2003-02-25 International Business Machines Corporation Sub-minimum wiring structure
DE19926107C1 (de) * 1999-06-08 2000-11-16 Siemens Ag Halbleiteranordnung mit einer Fuse und ihr Herstellungsverfahren
JP2001177093A (ja) * 1999-12-20 2001-06-29 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004063277A1 (de) * 2004-12-29 2006-07-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter Stützkapazität
DE112009000238B4 (de) 2008-02-13 2019-04-25 Vishay-Siliconix Feldeffekttransistor, integrierter Schaltkreis und Verfahren zur Herstellung einer Feldeffekttransistorvorrichtung
US10600902B2 (en) 2008-02-13 2020-03-24 Vishay SIliconix, LLC Self-repairing field effect transisitor
EP2975648A4 (de) * 2013-03-15 2016-03-30 Toyota Motor Co Ltd Halbleiterbauelement und herstellungsverfahren dafür

Also Published As

Publication number Publication date
US7253475B2 (en) 2007-08-07
US20050157571A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
DE10212144B4 (de) Transistoranordnung mit einer Struktur zur elektrischen Kontaktierung von Elektroden einer Trench-Transistorzelle
DE4440539C2 (de) Programmierbarer Halbleiterspeicher
DE10164049B4 (de) Passive Bauelementstruktur und diese enthaltendes integriertes Schaltkreisbauelement und Halbleiterbauelement
DE112010004347B4 (de) Verfahren zur herstellung einer tunnelübergangs-durchkontaktierung
WO2005096378A1 (de) Elektronische schaltkreisanordnung
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE10026740C2 (de) Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung
DE102005061378A1 (de) VDMOS-Bauelement
US5886392A (en) One-time programmable element having controlled programmed state resistance
DE69533537T2 (de) Schmelzstruktur für eine integrierte Schaltungsanordnung
DE202005011367U1 (de) Transfer-ESC auf Wafer-Basis
DE10358324A1 (de) Leistungstransistorzelle und Leistungstransistorbauelement mit Schmelzsicherung
DE102004041904B4 (de) Verfahren zur Einstellung eines Serienwiderstandes am Gate eines Leistungstransistors
DE10342028A1 (de) Struktur und Verfahren zum Bereitstellen einer Antifuse mit verringerter Programmierspannung
DE102017123846B4 (de) Leistungshalbleiter-Die und Halbleiterwafer umfassend einen Oxid-Peeling Stopper und Verfahren zum Verarbeiten eines Halbleiterwafers
DE3223619A1 (de) Halbleiteranordnung
DE3930622C2 (de) Statischer RAM
DE10039185B4 (de) Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung
DE2545047C3 (de) Verfahren zur Herstellung eines Halbleiterfestwertspeichers
DE102004060369A1 (de) Halbleiterscheibe mit Teststruktur
EP1587145A2 (de) Satz integrierter Kondensatoranordnungen, insbesondere integrierter Gitterkondensatoren
WO2021037794A2 (de) Grabentransistor
DE102018108561B3 (de) Transistorbauelement mit gate-widerstand
DE10161125C1 (de) Halbleiterbauelement mit optimierter Stromdichte
DE19903349C2 (de) Vorrichtung zur elektrischen Erzeugung einer niederohmigen Verbindung in einem Halbleiterbauelement sowie ein zugehöriges Programmierverfahren und ein zugehöriges Herstellverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130702