DE112004000360T5 - Zweimetallisches Stud-Bumping für Flipchip-Anwendungen - Google Patents

Zweimetallisches Stud-Bumping für Flipchip-Anwendungen Download PDF

Info

Publication number
DE112004000360T5
DE112004000360T5 DE112004000360T DE112004000360T DE112004000360T5 DE 112004000360 T5 DE112004000360 T5 DE 112004000360T5 DE 112004000360 T DE112004000360 T DE 112004000360T DE 112004000360 T DE112004000360 T DE 112004000360T DE 112004000360 T5 DE112004000360 T5 DE 112004000360T5
Authority
DE
Germany
Prior art keywords
conductive
semiconductor die
solder
conductive region
stud bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112004000360T
Other languages
English (en)
Inventor
Rajeev Joshi
Consuelo Tangpuz
Margie T. Rios
Erwin Victor R. Cruz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112004000360T5 publication Critical patent/DE112004000360T5/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/38—Applying electric currents by contact electrodes alternating or intermittent currents for producing shock effects
    • A61N1/39—Heart defibrillators
    • A61N1/3956—Implantable devices for applying electric shocks to the heart, e.g. for cardioversion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N1/00—Electrotherapy; Circuits therefor
    • A61N1/18—Applying electric currents by contact electrodes
    • A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
    • A61N1/38—Applying electric currents by contact electrodes alternating or intermittent currents for producing shock effects
    • A61N1/39—Heart defibrillators
    • A61N1/395—Heart defibrillators for treating atrial fibrillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

Es ist ein Verfahren zum Ausbilden eines Halbleiter-Dies mit Stud-Bumps offenbart. Das Verfahren umfasst ein Ausbilden einer Kugel an der Spitze eines beschichteten Drahts, der durch ein Loch in einer Kapillare geführt wird, wobei der beschichtete Draht einen Kern und eine oxidationsbeständige Beschichtung aufweist. Die ausgebildete Kugel wird auf den leitenden Bereich auf dem Halbleiter-Die gepresst. Der beschichtete Draht wird abgeschnitten, wodurch ein leitender Stud-Bump auf dem leitenden Bereich zurückbleibt, wobei der leitende Stud-Bump einen inneren leitenden Abschnitt und eine äußere oxidationsbeständige Schicht umfasst.

Description

  • HINTERGRUND DER ERFINDUNG
  • In elektronischen Baugruppen gibt es viele verschiedene Zusammenbaustufen und Verbindungen. In einem typischen Prozess der ersten Zusammenbaustufe wird ein Silizium-Die an einen Keramiksubstratträger gefügt. In einem typischen Prozess der zweiten Zusammenbaustufe wird der Keramiksubstratträger mit dem Die auf eine organische Platte montiert.
  • In einem herkömmlichen Verfahren zum Ausbilden einer Baugruppe in der ersten Stufe wird eine Passivierungsschicht auf einem Halbleiter-Die (der sich in einem Halbleiterwafer befinden kann) ausgebildet. Die Passivierungsschicht umfasst Öffnungen, die leitende Bereiche auf dem Halbleiter-Die freilegen. Titan- und Kupferschichten werden auf die obere Oberfläche der leitenden Bereiche und der Passivierungsschicht gesputtert. Dann wird eine Fotoresistschicht musterartig auf dem Halbleiter-Die aufgebracht, so dass sich die Öffnungen in der musterartigen Fotoresistschicht über den leitenden Bereichen befinden. In die Öffnungen in der Fotoresistschicht wird solange Lot elektroplattiert, bis die Öffnungen mit Lot gefüllt sind. Das Fotoresist wird weggenommen, und die Abschnitte der Titan- und Kupferschichten um die Lotabscheidungen werden entfernt. Dann werden die Lotabscheidungen einem Full-Reflow-Prozess ausgesetzt. Der Full-Reflow-Prozess bewirkt, dass die Lotabscheidungen Lotkugeln ausbilden. Nach dem Ausbilden der Lotkugeln wird das Halbleiter-Die mit der Oberseite nach unten an einen Träger gebondet. Die Lotkugeln auf dem Halbleiter-Die stehen mit leitenden Bereichen auf dem Chipträger in Kontakt. Nichtlösliche Barrieren werden um die leitenden Bereiche angeordnet und begrenzen die Lotkugeln. Die Lotkugeln zwischen den leitenden Bereichen auf dem Träger und dem Halbleiter-Die schmelzen und benetzen die leitenden Bereiche auf dem Träger. Eine Oberflächenspannung verhindert, dass das schmelzende Lot vollständig zusammensackt, und hält das Halbleiter-Die über dem Träger.
  • Während des Reflow-Schritts verformt sich das abgeschiedene Lot im Wesentlichen zu Lotkugeln. Aufgrund der Verformung können die Höhen der entstehenden Lotkugeln auf dem Halbleiter-Die ungleich sein. Wenn die Höhen der Lotkugeln ungleich sind, können die Lotkugeln nicht mit allen leitenden Bereichen des Trägers gleichzeitig in Kontakt treten, wenn das Halbleiter-Die auf den Chipträger montiert ist. Wenn dies stattfindet, kann die Festigkeit der ausgebildeten Lotverbindungen schwach sein, wodurch möglicherweise die Zuverlässigkeit der ausgebildeten Baugruppe verringert wird. Des weiteren wird das abgeschiedene Lot während des Reflow-Prozesses für längere Zeitperioden hohen Temperaturen ausgesetzt. Ein übermäßiges Erwärmen des abgeschiedenen Lots kann ein übermäßiges intermetallisches Wachstum in den Lotabscheidungen begünstigen. Intermetalle in den Lotverbindungen machen die Lotverbindungen spröde und reduzieren die Ermüdungsfestigkeit der Lotverbindungen. Schließlich kostet das Ausführen eines Full-Reflow-Prozesses Zeit und Energie und trägt somit zu den Kosten der Die-Baugruppe, die letztlich hergestellt wird, bei. Wenn möglich, wäre es erwünscht, die Zeit und Energie, die mit dem Full-Reflow-Prozess in Verbindung stehen, zu reduzieren.
  • Ein Ansatz, um die obigen Probleme zu lösen, ist, eine ”Stud-Bumping”-Technik zu verwenden, um anstatt von Lot einen Kupfer-Stud auf den leitenden Bereichen auszubilden. Der Kupfer-Stud wird unter Verwendung einer Drahtbondtechnik ausgebildet, wobei ein Ende eines Drahts eine Kugel formt, die auf einen leitenden Bereich eines Halbleiter-Dies gepresst wird. Der Draht wird dann abgeschnitten, wodurch die gepresste Kugel zurückbleibt, die die Form eines Kupfer-Studs aufweist. Das Halbleiter-Die wird dann umgedreht und auf einen Träger einer Leiterplatte, die leitende Anschlussflächen aufweist, mit Pb-Sb-Sn-Lot angebracht.
  • Während der beschriebene Stud-Bumping-Ansatz machbar ist, gibt es einige Probleme, die betrachtet werden müssen. Erstens kann sich bei dem oben beschriebenen Ansatz eine dicke Schicht aus intermetallischen Verbindungen zwischen dem Kupfer-Stud und dem Pb-Sb-Sn-Lot ausbilden. Die dicke Schicht aus intermetallischen Verbindungen kann den ”Widerstand im in Betrieb befindlichen Zustand” der Die-Baugruppe erhöhen. Zweitens können sich Hohlräume zwischen dem Kupfer in dem Kupfer-Stud und der dicken Schicht aus intermetallischen Verbindungen ausbilden. In 1 ist zum Beispiel nach einem Test über 1000 Stunden bei 150°C ein Zwischenraum (oder Hohlraum) zwischen einer ausgebildeten Schicht aus intermetallischen Verbindungen und dem Kupfer-Stud gezeigt. Der Zwischenraum führt zu einer schlechten elektrischen und mechanischen Verbindung zwischen dem Halbleiter-Die und dem Träger, an dem dieser befestigt ist. Ohne von der Theorie eingeschränkt zu sein, glauben die Erfinder, dass die Ausbildung des Hohlraums an der Grenzfläche zwischen Kupfer/intermetallischen Verbindungen entweder durch Kupferoxidation und/oder durch die unterschiedlichen Diffusionsgeschwindigkeiten von Cu, Sn und Sb verursacht wird.
  • Ausführungsformen der Erfindung richten sich auf diese und andere Probleme.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ausführungsformen der Erfindung richten sich auf Halbleiter-Dies mit Stud-Bumps (stiftartige Kontakthöcker), Halbleiter-Die-Baugruppen, die unter Verwendung der Halbleiter-Dies mit Bumps ausgebildet sind, und Verfahren, um diese herzustellen.
  • Eine Ausführungsform der Erfindung richtet sich auf ein Verfahren, das umfasst: (a) Ausbilden einer Kugel an der Spitze eines beschichteten Drahts, der durch ein Loch in einer Kapillare geführt wird, wobei der beschichtete Draht einen Kern und eine äußere oxidationsbeständige Beschichtung umfasst; (b) Pressen der Kugel auf einen leitenden Bereich auf einem Halbleiter-Die; und (c) Abschneiden des beschichteten Drahts, wodurch ein leitender Stud-Bump auf dem leitenden Bereich zurückbleibt, wobei der leitende Stud-Bump einen inneren leitenden Abschnitt und eine äußere oxidationsbeständige Schicht umfasst.
  • Eine weitere Ausführungsform der Erfindung richtet sich auf einen Halbleiter-Die mit Bumps, umfassend: (a) einen Halbleiter-Die, der einen leitenden Bereich umfasst; und (b) einen leitenden Stud-Bump auf dem leitenden Bereich, wobei der leitende Stud-Bump einen inneren leitenden Abschnitt und eine äußere oxidationsbeständige Schicht umfasst.
  • Eine weitere Ausführungsform der Erfindung richtet sich auf eine Halbleiter-Die-Baugruppe, umfassend: (a) einen Halbleiter-Die mit Bumps, umfassend (i) einen Halbleiter-Die, der einen ersten leitenden Bereich umfasst, und (ii) einen leitenden Stud-Bump auf dem leitenden Bereich, wobei der leitende Stud-Bump einen inneren leitenden Abschnitt und eine äußere oxidationsbeständige Schicht umfasst; und (b) ein Schaltkreissubstrat, das einen zweiten leitenden Bereich und Lot auf dem zweiten leitenden Bereich umfasst, wobei der Halbleiter-Die mit Bumps auf das Schaltkreissubstrat montiert ist und der leitende Stud-Bump mit dem Lot auf dem zweiten leitenden Bereich in Kontakt steht.
  • Diese und andere Ausführungsformen der Erfindung sind nachstehend ausführlicher beschrieben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1(a) zeigt eine Schnittphotographie eines Kupfer-Studs, einer Lötpaste und einer Schicht aus intermetallischen Verbindungen zwischen dem Kupfer-Stud und der Lötpaste.
  • 1(b) zeigt einen Zwischenraum, der sich zwischen der intermetallischen Schicht und dem Kupfer-Stud bildet.
  • 2 zeigt einen Querschnitt eines Halbleiter-Dies mit leitenden Stud-Bumps auf diesem.
  • 3 zeigt einen Querschnitt eines Halbleiter-Dies mit leitenden Stud-Bumps, der auf ein Schaltkreissubstrat montiert ist.
  • 4–7 zeigen Querschnitte eines beschichteten Drahts, einer Kapillare und eines Halbleiter-Dies während eines Prozesses, in dem ein leitender Stud-Bump ausgebildet wird.
  • 8 ist ein Schaubild, das die Festigkeit einer Kugel bei einem Scher-/Zug-Test über der Zeit für eine Kugel zeigt, die unter Verwendung eines beschichteten Drahts, der einen Kupferkern und eine äußere Beschichtung, die Palladium enthält, umfasst, an einen leitenden Bereich eines Halbleiter-Dies gebondet ist.
  • Es ist möglich, dass die Größen der verschiedenen Elemente in den Figuren aus Gründen einer einfacheren Darstellung nicht maßstäblich sind. Des weiteren bezeichnen in den Figuren gleiche Bezugszeichen gleiche Elemente.
  • DETAILLIERTE BESCHREIBUNG
  • 2 zeigt ein Halbleiter-Die 100 mit Stud-Bumps gemäß einer Ausführungsform der Erfindung. Das Halbleiter-Die 100 mit Stud-Bumps weist ein Halbleiter-Die 1 auf, der erste leitende Bereiche 2 und leitende Stud-Bumps 27 auf den ersten leitenden Bereichen 2 umfasst.
  • Das Halbleiter-Die 100 kann jedes geeignete Material (z. B. Silizium, Galliumarsenid) umfassen, und kann jede geeignete aktive oder passive Halbleitereinrichtung umfassen. Zum Beispiel kann das Halbleiter-Die einen Metall-Oxid-Feldeffekttransistor (MOSFET) wie beispielsweise einen Leistungs-MOSFET umfassen. Der MOSFET kann ein planares Gate oder ein Gate mit Gräben aufweisen. Gates mit Gräben sind bevorzugt. Transistorzellen, die Gates mit Gräben umfassen, sind schmaler als planare Gates. Zusätzlich kann der MOSFET ein vertikaler MOSFET sein. Bei einem vertikalen MOSFET befinden sich der Source-Bereich und der Drain-Bereich an gegenüberliegenden Seiten des Halbleiter-Dies, so dass ein Strom in dem Transistor vertikal durch das Halbleiter-Die fließt.
  • Jeder leitende Bereich 2 kann zum Beispiel eine leitende Anschlussfläche sein. Jeder leitende Bereich 2 kann auch eine oder mehrere Materialschichten umfassen. Ein leitender Bereich kann gemäß einer Ausführungsform der Erfindung zum Beispiel eine Aluminiumschicht mit einer oder mehreren metallurgischen Schichten unterhalb des Bumps, die Ti, Ni, Cr etc. umfassen, umfassen.
  • Jeder leitende Stud-Bump 27 kann einen inneren leitenden Abschnitt 9 und eine äußere oxidationsbeständige Schicht 8 umfassen. Jeder leitende Stud-Bump 27 umfasst auch einen Kopf 27(a) und eine Basis 27(b). Wie es gezeigt ist, ist der Kopf 27(a) schmaler als die Basis 27(b). Wenn das Halbleiter-Die 1 einen Leistungs-MOSFET wie beispielsweise einen vertikalen Leistungs-MOSFET umfasst, können die leitenden Stud-Bumps 27 mit den Source- und den Gate-Bereichen des MOSFETs verbunden sein.
  • Der innere leitende Abschnitt 9 umfasst vorzugsweise Kupfer (z. B. reines Kupfer oder eine Kupferlegierung). Die äußere oxidationsbeständige Schicht 8 umfasst ein Material, das einer Oxidation standhält. Geeignete Materialien umfassen Edelmetalle (und Legierungen derselben) wie beispielsweise Pd, Pt, Au, Ag, etc. Obwohl die erläuterte Ausführungsform einen leitenden Stud-Bump 27 mit zwei getrennten Bereichen umfasst (d. h. dem inneren leitenden Abschnitt 9 und der oxidationsbeständigen Schicht 8), sei angemerkt, dass die leitenden Stud-Bumps gemäß Ausführungsformen der Erfindung jede geeignete Anzahl an getrennten Bereichen aufweisen können.
  • Die oxidationsbeständige Schicht 8 kann jede geeignete Dicke aufweisen. Zum Beispiel kann sie in einigen Ausführungsformen eine Dicke von etwa 0,01 bis etwa 0,5 μm aufweisen. Die oxidationsbeständige Schicht 8 kann zumindest eine der Seiten, die Oberseite und den Boden des inneren leitenden Abschnitts 9 beschichten und kann die äußerste Schicht des leitenden Stud-Bumps 27 bilden.
  • 3 zeigt, wie das Halbleiter-Die 100 mit Stud-Bumps auf das Schaltkreissubstrat 200 montiert sein kann. Das Schaltkreissubstrat 200 kann eine Anzahl an zweiten leitenden Bereichen 30 auf einem Basissubstrat 15 umfassen. Das Basissubstrat 15 kann eine oder mehrere dielektrische Schichten (zum Beispiel keramische oder polymere dielektrische Schichten) umfassen, und könnte auch leitende Schichten zwischen benachbarten dielektrischen Schichten umfassen. Das Schaltkreissubstrat 200 könnte ein Träger für ein Halbleiter-Die, eine Leiterplatte oder jede andere elektrische Einrichtung zum Tragen eines Halbleiter-Dies sein. Das Schaltkreissubstrat 200 könnte zum Beispiel alternativ ein Leiterrahmen mit Leitern sein. Nach dem Montieren des Halbleiter-Dies 100 mit Bumps auf den Leiterrahmen können ein innerer Abschnitt des Leiterrahmens und das Halbleiter-Die 100 mit Bumps in einer Vergussmasse eingekapselt werden.
  • Wie es gezeigt ist, können die zweiten leitenden Bereiche 30 Lotabscheidungen 28 auf ihnen aufweisen. Jede Lotabscheidung 28 kann zum Beispiel ein Lot umfassen, das ein Material wie Pb, Sn und optional Sb umfasst. In anderen Ausführungsformen könnte das Lot ein bleifreies Lot wie beispielsweise ein Lot, das Sn, Ag und Sd umfasst, sein. Die Lotabscheidungen 28 können sich auf den zweiten leitenden Bereichen 30 befinden, bevor das Halbleiter-Die 100 mit Stud-Bumps umgedreht und auf das Schaltkreissubstrat 200 montiert wird. Die Lotabscheidungen 28 können unter Verwendung jedes geeigneten Prozesses, der einen Siebprozess, einen Bestückungsprozess oder einen Elektroplattierprozess oder einen Lotaufbringungsprozess umfassen kann, abgeschieden werden.
  • Wie es in 3 gezeigt ist, kann das Halbleiter-Die 100 mit Stud-Bumps umgedreht werden, und dann können die Köpfe 27(a) der leitenden Stud-Bumps 27 in die Lotabscheidungen 28 eindringen und können danach die ersten leitenden Bereiche 2 und die zweiten leitenden Bereiche 30 elektrisch verbinden. Nach dem Montieren kann ein Lot-Reflow-Prozess ausgeführt werden. Reflow-Prozesse sind aus dem Stand der Technik weithin bekannt und brauchen hier nicht ausführlicher beschrieben zu werden. Dies sieht elektrische Verbindungen zwischen dem Halbleiter-Die 1 und dem Schaltkreissubstrat 200 vor.
  • Die oxidationsbeständige Schicht 8 des leitenden Stud-Bumps 27 schützt den inneren leitenden Abschnitt 9 vor Oxidation. Dies reduziert die Wahrscheinlichkeit, dass sich zwischen den inneren leitenden Abschnitten 9 der leitenden Stud-Bumps 27 und den Lotabscheidungen 28 Hohlräume ausbilden. Wie oben erläutert wird angenommen, dass die Ausbildung von Hohlräumen durch Kupferoxid und/oder unterschiedliche Diffusionsgeschwindigkeiten von Atomen wie beispielsweise Cu, Sn und Sb (zum Beispiel für einen Stud aus reinem Kupfer, der mit einem Pb-Sb-Sn-Lot in Kontakt steht) verursacht wird.
  • Einige Ausführungsformen der Erfindung betreffen Verfahren zum Ausbilden des oben beschriebenen Halbleiter-Dies 100 mit Stud-Bumps. Ein geeignetes Verfahren umfasst ein Ausbilden einer Kugel an der Spitze eines beschichteten Drahts, der durch ein Loch in einer Kapillare geführt wird. Der beschichtete Draht umfasst einen Kern und eine äußere oxidationsbeständige Beschichtung. Die Kugel wird dann unter Verwendung von Ultraschallenergie und/oder Wärme auf einen leitenden Bereich auf einem Halbleiter-Die gepresst, um die Kugel an den leitenden Bereich zu bonden. Dann wird der beschichtete Draht abgeschnitten, wodurch ein leitender Stud-Bump auf dem leitenden Bereich zurückbleibt. Der leitende Stud-Bump kann dann optional in seiner Höhe eingestellt werden, um seine Höhe an andere leitende Stud-Bumps anzugleichen.
  • Wie oben beschrieben umfasst der resultierende leitende Stud-Bump einen inneren leitenden Abschnitt und eine äußere oxidationsbeständige Schicht. Dann wird, wie oben beschrieben, das Halbleiter-Die mit Bumps auf ein Schaltkreissubstrat montiert. Das Schaltkreissubstrat umfasst einen leitenden Bereich und Lot auf dem leitenden Bereich, wobei das Lot auf dem leitenden Bereich mit dem leitenden Stud-Bump in Kontakt steht.
  • Ein Verfahren zum Ausbilden eines leitenden Stud-Bumps auf einem Halbleiter-Die ist in Bezug auf 4 bis 7 beschrieben. 4 zeigt eine Verbundkugel 32, die an dem vorderen Ende eines beschichteten Drahts 21 ausgebildet ist. Der beschichtete Draht 21 wird durch eine Kapillare 22 geführt, und die Verbundkugel 32 wird an dem Ende der Kapillare 22 ausgebildet. Wärmeenergie und/oder Schallenergie werden/wird unter Verwendung von zum Beispiel einer Gasflamme, elektrischen Impulsen, Ultraschallenergie oder dergleichen dem Ende des beschichteten Drahts 21 geliefert.
  • Der beschichtete Draht 21 und die Verbundkugel 32 umfassen jeweils einen leitenden Kern 19 und eine äußere oxidationsbeständige Beschichtung 18. Der beschichtete Draht 21 kann einen Durchmesser von weniger als etwa 1 mm aufweisen. Die Dicke der oxidationsbeständigen Beschichtung 18 kann in einigen Ausführungsformen eine Größenordnung von etwa 0,01 bis etwa 0,5 μm aufweisen. Der leitende Kern 19 kann Kupfer (oder eine Kupferlegierung) umfassen, und die oxidationsbeständige Beschichtung 18 kann ein Edelmetall wie beispielsweise Pd (oder eine Legierung desselben) umfassen.
  • Die Kapillare 22 (mit Ultraschallenergie und/oder Wärme) kann verwendet werden, um die Verbundkugel 32 an den ersten leitenden Bereich 2 des Halbleiter-Dies 1 zu pressen. Durch Verwenden eines Thermokompressions-Bond-Prozesses und/oder durch Verwenden von Ultraschallenergie wird die Verbundkugel 32 an dem ersten leitenden Bereich 2 befestigt. Der Druck, mit dem die Verbundkugel 32 beaufschlagt wird, kann variieren, und könnte zum Beispiel etwa 20 bis etwa 45 g pro Verbundkugel 32 betragen. Die Ultraschallenergie, die geliefert werden kann, kann in dem Bereich von 60 kHz liegen.
  • Als nächstes bewegt sich die Kapillare 22 entlang einem Pfad 25, der eine Schleife bildet, wie es in 6 gezeigt ist, und wenn sich die Kapillare 22 nach unten bewegt, wie es in 7 gezeigt ist, wird der beschichtete Draht 21 mit der Kante 110 der Kapillare 22 abgeschnitten. Ein inertes oder reduzierendes Gas wie beispielsweise Stickstoff oder N2H2 kann dem leitenden Stud-Bump zugeführt werden, wenn er ausgebildet wird, um die Wahrscheinlichkeit einer Oxidbildung zu reduzieren.
  • Danach kann der resultierende leitende Stud-Bump durch Beaufschlagen der oberen Oberfläche des leitenden Stud-Bumps mit Druck (mit einer flachen Oberfläche) in seiner Höhe eingestellt werden. Durch Beaufschlagen der Oberseite eines gerade ausgebildeten leitenden Stud-Bumps mit Druck (z. B. etwa 50 g/Bump) ist es möglich, die Höhe des Bumps an andere Bumps anzugleichen.
  • Eine Vorrichtung zum Durchführen des obigen Prozesses ist handelsüblich von ASM, Inc. of Singapore (zum Beispiel ASM AB339) verfügbar. Ein herkömmlicher KNS1488L-Turbo-Drahtbonder, der handelsüblich von Kulicke & Soffa of Willow Grove, PA, verfügbar ist, könnte auch verwendet werden.
  • Das Verwenden eines beschichteten Drahts in dem oben beschriebenen Stud-Bumping-Prozess weist eine Anzahl an Vorteilen auf. Erstens ist das Kupfer in den geformten leitenden Stud-Bumps gemäß Ausführungsformen der Erfindung durch die oxidationsbeständige Schicht geschützt, und die leitenden Stud-Bumps weisen eine bessere Zugfestigkeit im Vergleich zu Stud-Bumps, die nur Kupfer in ihnen aufweisen, auf. 8 zeigt zum Beispiel ein Schaubild, das die Festigkeit einer Kugel bei einem Scher-/-Zug-Test über der Zeit für eine Kugel zeigt, die unter Verwendung eines beschichteten Drahts, der einen Kupferkern und eine äußere Beschichtung mit Palladium umfasst, an einen leitenden Bereich eines Halbleiter-Dies gebondet ist. Wie es in dem Schaubild gezeigt ist, sind die Scherfestigkeit und die Zugfestigkeit einer Kugel, die an einen leitenden Bereich eines Halbleiter-Dies gebondet ist, hoch. Zweitens weisen die beschichteten Drähte, die in Ausführungsformen der Erfindung verwendet werden, eine lange Haltbarkeit und eine lange Prozesslebensdauer auf. Die oxidationsbeständige Beschichtung bei einem beschichteten Draht schützt den Kern des Drahts vor Oxidation, wodurch seine Haltbarkeit verbessert wird. Drittens reduziert ein Cu/Pd-Stud-Bump, der aus einem Cu/Pd-Draht ausgebildet ist, im Vergleich zu einem Cu-Stud-Bump, der aus einem Kupferdraht ausgebildet ist, die Wahrscheinlichkeit, dass sich an der Grenzfläche zwischen Cu/intermetallischen Verbindungen Hohlräume ausbilden. Dies verbessert die Gesamtzuverlässigkeit einer Baugruppe, die unter Verwendung des beschichteten Drahts ausgebildet ist. Viertens verhindert die oxidationsbeständige Schicht bei dem leitenden Stud-Bump eine Oxidation des inneren leitenden Abschnitts, wodurch die Zuverlässigkeit des leitenden Stud-Bumps über die Zeit verbessert wird. Fünftens wirkt die oxidationsbeständige Schicht in dem leitenden Stud-Bump als ein Barrieremetall für die Ausbildung von Intermetallen, die auf Grund der gemeinsamen Verwendung von Lotmaterialien ausgebildet werden. Sechstens liefern Ausführungsformen der Erfindung eine robuste, lötbare Grenzfläche zwischen dem Bump und dem Schaltkreissubstrat. Siebtens braucht im Vergleich zu einem Prozess, der als ein Verbindungsmaterial nur Lot verwendet, weniger Lot verwendet zu werden, da in Ausführungsformen der Erfindung ein im Wesentlichen fester leitender Stud-Bump verwendet wird. Folglich braucht kein Full-Reflow-Prozess (wie oben beschrieben) ausgeführt werden, so dass die Wahrscheinlichkeit, dass sich intermetallische Verbindungen ausbilden, in Ausführungsformen der Erfindung reduziert ist.
  • Die Begriffe und Ausdrücke, die hierin verwendet wurden, werden als Begriffe der Beschreibung und nicht der Beschränkung verwendet, und es besteht bei der Verwendung solcher Begriffe und Ausdrücke keine Absicht, Äquivalente der gezeigten und beschriebenen Merkmale oder Abschnitte von diesen auszuschließen, wobei angemerkt sei, dass verschiedene Abwandlungen innerhalb des Schutzumfangs der beanspruchten Erfindung möglich sind. Des weiteren kann jedes Merkmal oder können mehrere Merkmale jeder Ausführungsform der Erfindung mit jedem anderen Merkmal oder mit mehreren anderen Merkmalen von jeder anderen Ausführungsform der Erfindung kombiniert werden, ohne vom Schutzumfang der Erfindung abzuweichen.

Claims (13)

  1. Verfahren, umfassend: (a) Ausbilden einer Kugel an der Spitze eines beschichteten Drahts, der durch ein Loch in einer Kapillare geführt wird, wobei der beschichtete Draht einen Kern und eine äußere oxidationsbeständige Beschichtung umfasst; (b) Pressen der Kugel auf einen leitenden Bereich auf einem Halbleiter-Die; und (c) Abschneiden des beschichteten Drahts, wodurch ein leitender Stud-Bump auf dem leitenden Bereich zurückbleibt, wobei der leitende Stud-Bump einen inneren leitenden Abschnitt und eine äußere oxidationsbeständige Schicht umfasst.
  2. Verfahren nach Anspruch 1, wobei der Kern Kupfer umfasst und die Beschichtung Palladium umfasst.
  3. Verfahren nach Anspruch 1, wobei das Halbleiterchip einen vertikalen Leistungs-MOSFET umfasst.
  4. Verfahren nach Anspruch 1, wobei die oxidationsbeständige Schicht ein Edelmetall umfasst.
  5. Verfahren nach Anspruch 1, wobei der leitende Bereich auf dem Halbleiter-Die ein erster leitender Bereich ist, und wobei das Verfahren des weiteren nach (c) umfasst: (d) Montieren des Halbleiter-Dies auf ein Schaltkreissubstrat, wobei das Schaltkreissubstrat einen zweiten leitenden Bereich und Lot auf dem leitenden Bereich umfasst, wobei das Lot auf dem zweiten leitenden Bereich mit dem leitenden Stud-Bump in Kontakt tritt.
  6. Verfahren nach Anspruch 5, wobei das Lot Pb und Sn oder ein Pb-freies Lot umfasst.
  7. Halbleiter-Die mit Bumps, umfassend: (a) einen Halbleiter-Die, der einen leitenden Bereich umfasst; und (b) einen leitenden Stud-Bump auf dem leitenden Bereich, wobei der leitende Stud-Bump einen inneren leitenden Abschnitt und eine äußere oxidationsbeständige Schicht umfasst.
  8. Halbleiter-Die mit Bumps nach Anspruch 7, wobei der leitende Stud-Bump eine Basis und einen Kopf umfasst, wobei die Basis breiter ist als der Kopf.
  9. Halbleiter-Die mit Bumps nach Anspruch 7, wobei das Halbleiter-Die einen vertikalen Leistungs-MOSFET umfasst.
  10. Halbleiter-Die mit Bumps nach Anspruch 7, wobei der innere leitende Abschnitt Kupfer umfasst und die äußere oxidationsbeständige Schicht ein Edelmetall umfasst.
  11. Halbleiter-Die-Baugruppe, umfassend: (a) ein Halbleiter-Die mit Bumps, umfassend (i) ein Halbleiter-Die, das einen ersten leitenden Bereich umfasst, und (ii) einen leitenden Stud-Bump auf dem leitenden Bereich, wobei der leitende Stud-Bump einen inneren leitenden Abschnitt und eine äußere oxidationsbeständige Schicht umfasst; und (b) ein Schaltkreissubstrat, das einen zweiten leitenden Bereich und ein Lot auf dem zweiten leitenden Bereich umfasst, wobei das Halbleiter-Die mit Bumps auf das Schaltkreissubstrat montiert ist und der leitende Stud-Bump mit dem Lot auf dem zweiten leitenden Bereich in Kontakt steht.
  12. Halbleiter-Die-Baugruppe nach Anspruch 11, wobei der innere leitende Abschnitt Kupfer umfasst und die äußere oxidationsbeständige Schicht Palladium umfasst.
  13. Halbleiter-Die-Baugruppe nach Anspruch 11, wobei das Lot Pb und Sn oder ein Pb-freies Lot umfasst.
DE112004000360T 2003-03-10 2004-03-10 Zweimetallisches Stud-Bumping für Flipchip-Anwendungen Ceased DE112004000360T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/386,211 2003-03-10
US10/386,211 US7271497B2 (en) 2003-03-10 2003-03-10 Dual metal stud bumping for flip chip applications
PCT/US2004/007528 WO2004081990A2 (en) 2003-03-10 2004-03-10 Coated metal stud bump formed by a coated wire for flip chip

Publications (1)

Publication Number Publication Date
DE112004000360T5 true DE112004000360T5 (de) 2013-04-11

Family

ID=32961649

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004000360T Ceased DE112004000360T5 (de) 2003-03-10 2004-03-10 Zweimetallisches Stud-Bumping für Flipchip-Anwendungen

Country Status (6)

Country Link
US (3) US7271497B2 (de)
JP (1) JP2006520103A (de)
CN (1) CN100565857C (de)
DE (1) DE112004000360T5 (de)
TW (1) TWI353643B (de)
WO (1) WO2004081990A2 (de)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388626B2 (en) 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
KR100817646B1 (ko) * 2000-03-10 2008-03-27 스태츠 칩팩, 엘티디. 플립칩 상호연결 구조물
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US7271497B2 (en) 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
JP2005005598A (ja) * 2003-06-13 2005-01-06 Fujitsu Ltd 半導体装置
DE102004034821A1 (de) * 2004-07-19 2006-03-16 Infineon Technologies Ag Halbleiter und Verfahren zu dessen Herstellung
US7730790B2 (en) * 2004-08-10 2010-06-08 Nordson Corporation Shear test device
US7256479B2 (en) * 2005-01-13 2007-08-14 Fairchild Semiconductor Corporation Method to manufacture a universal footprint for a package with exposed chip
US7148086B2 (en) * 2005-04-28 2006-12-12 Stats Chippac Ltd. Semiconductor package with controlled solder bump wetting and fabrication method therefor
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US7541221B2 (en) * 2006-02-04 2009-06-02 Stats Chippac Ltd. Integrated circuit package system with leadfinger support
US20070210426A1 (en) * 2006-03-07 2007-09-13 Gerber Mark A Gold-bumped interposer for vertically integrated semiconductor system
DE102006024943A1 (de) * 2006-05-29 2007-12-06 Texas Instruments Deutschland Gmbh Entwurf und Verfahren für die Befestigung eines Dies auf einem Leiterrahmen in einem Halbleiterbauelement
US7626262B2 (en) * 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
US7768105B2 (en) 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
KR101489325B1 (ko) 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US7659531B2 (en) * 2007-04-13 2010-02-09 Fairchild Semiconductor Corporation Optical coupler package
US8637394B2 (en) * 2007-07-05 2014-01-28 Stats Chippac Ltd. Integrated circuit package system with flex bump
JP5282380B2 (ja) * 2007-08-06 2013-09-04 富士通株式会社 半導体装置およびその製造方法
US7902657B2 (en) * 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
US7750466B2 (en) * 2007-09-07 2010-07-06 Intel Corporation Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
JP4431606B2 (ja) * 2007-10-05 2010-03-17 シャープ株式会社 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US7749887B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US8106406B2 (en) 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US7768108B2 (en) * 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US9324611B2 (en) 2008-04-03 2016-04-26 Micron Technology, Inc. Corrosion resistant via connections in semiconductor substrates and methods of making same
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US7951648B2 (en) 2008-07-01 2011-05-31 International Business Machines Corporation Chip-level underfill method of manufacture
US9524945B2 (en) 2010-05-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with L-shaped non-metal sidewall protection structure
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US20100148337A1 (en) * 2008-12-17 2010-06-17 Yong Liu Stackable semiconductor package and process to manufacture same
US7973393B2 (en) 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US8371497B2 (en) * 2009-06-11 2013-02-12 Qualcomm Incorporated Method for manufacturing tight pitch, flip chip integrated circuit packages
US8841766B2 (en) 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US8377816B2 (en) 2009-07-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming electrical connections
TW201133745A (en) * 2009-08-27 2011-10-01 Advanpack Solutions Private Ltd Stacked bump interconnection structure and semiconductor package formed using the same
US8324738B2 (en) 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8659155B2 (en) 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
US8766439B2 (en) 2009-12-10 2014-07-01 International Business Machines Corporation Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip
US8610270B2 (en) 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8441124B2 (en) 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US9018758B2 (en) 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap
US8381965B2 (en) * 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8360303B2 (en) * 2010-07-22 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Forming low stress joints using thermal compress bonding
CN101937858A (zh) * 2010-08-03 2011-01-05 清华大学 一种倒装芯片凸点结构的圆片级制造方法
US8546254B2 (en) 2010-08-19 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps using patterned anodes
US20120161312A1 (en) * 2010-12-23 2012-06-28 Hossain Md Altaf Non-solder metal bumps to reduce package height
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
TWI453837B (zh) * 2011-06-13 2014-09-21 Advanced Semiconductor Eng 具有非導電層的半導體封裝及其製造方法
JP6035714B2 (ja) * 2011-08-17 2016-11-30 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US9691706B2 (en) * 2012-01-23 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip fan out package and methods of forming the same
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
CN102699466B (zh) * 2012-06-19 2015-08-19 中国振华集团永光电子有限公司 半导体电极组件的钎焊方法
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US10192796B2 (en) 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
US9576888B2 (en) * 2013-03-12 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package joint structure with molding open bumps
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
FR3041625B1 (fr) * 2015-09-29 2021-07-30 Tronics Microsystems Dispositif de fixation de deux elements tels qu'une puce, un interposeur et un support
US10531575B2 (en) 2016-04-01 2020-01-07 Intel Corporation Systems and methods for replaceable bail grid array (BGA) packages on board substrates
US9984987B2 (en) 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10600755B2 (en) * 2017-08-10 2020-03-24 Amkor Technology, Inc. Method of manufacturing an electronic device and electronic device manufactured thereby

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1170186A (en) 1968-08-21 1969-11-12 Standard Telephones Cables Ltd Relay Contacts and Method of Manufacture of Same.
US4005472A (en) * 1975-05-19 1977-01-25 National Semiconductor Corporation Method for gold plating of metallic layers on semiconductive devices
US4188438A (en) * 1975-06-02 1980-02-12 National Semiconductor Corporation Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices
JPS6115370A (ja) * 1984-06-30 1986-01-23 Toshiba Corp 半導体装置
DE3344291A1 (de) * 1983-12-07 1985-06-13 Skw Trostberg Ag, 8223 Trostberg Dispergiermittel fuer salzhaltige systeme
JPS60160554A (ja) * 1984-01-31 1985-08-22 Nec Home Electronics Ltd 螢光ランプ
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5829128A (en) * 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
JPS6297360A (ja) * 1985-10-24 1987-05-06 Mitsubishi Metal Corp 半導体装置のボンデイングワイヤ用表面被覆高純度銅極細線
JPS62206857A (ja) * 1986-03-07 1987-09-11 Oki Electric Ind Co Ltd 突起状電極の形成方法
US4750666A (en) * 1986-04-17 1988-06-14 General Electric Company Method of fabricating gold bumps on IC's and power chips
JP2515745B2 (ja) * 1986-07-14 1996-07-10 株式会社日立製作所 半導体装置の製造方法
US5189507A (en) * 1986-12-17 1993-02-23 Raychem Corporation Interconnection of electronic components
US4976393A (en) 1986-12-26 1990-12-11 Hitachi, Ltd. Semiconductor device and production process thereof, as well as wire bonding device used therefor
JPS63168031A (ja) * 1986-12-29 1988-07-12 Tanaka Electron Ind Co Ltd 半導体装置
US5169680A (en) * 1987-05-07 1992-12-08 Intel Corporation Electroless deposition for IC fabrication
JP2852134B2 (ja) * 1991-02-20 1999-01-27 日本電気株式会社 バンプ形成方法
JP3116412B2 (ja) * 1991-05-16 2000-12-11 セイコーエプソン株式会社 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置
US6295729B1 (en) * 1992-10-19 2001-10-02 International Business Machines Corporation Angled flying lead wire bonding process
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5485949A (en) 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
JPH0766209A (ja) 1993-08-23 1995-03-10 Furukawa Electric Co Ltd:The バンプ材並びにその製造方法及びそれを用いた光部品実装方法
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JP2928724B2 (ja) 1994-05-18 1999-08-03 三菱電機株式会社 半導体装置の製造方法
US5813115A (en) * 1994-08-03 1998-09-29 Matsushita Electric Industrial Co., Ltd. Method of mounting a semiconductor chip on a wiring substrate
JP2992464B2 (ja) * 1994-11-04 1999-12-20 キヤノン株式会社 集電電極用被覆ワイヤ、該集電電極用被覆ワイヤを用いた光起電力素子及びその製造方法
US5854558A (en) * 1994-11-18 1998-12-29 Fujitsu Limited Test board for testing a semiconductor device and method of testing the semiconductor device
DE4442960C1 (de) * 1994-12-02 1995-12-21 Fraunhofer Ges Forschung Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
EP0722198A3 (de) * 1995-01-10 1996-10-23 Texas Instruments Inc Bonddraht mit integrierter Kontaktfläche
US5660319A (en) * 1995-01-17 1997-08-26 Texas Instruments Incorporated Ultrasonic bonding process
US5831441A (en) * 1995-06-30 1998-11-03 Fujitsu Limited Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
US5789809A (en) 1995-08-22 1998-08-04 National Semiconductor Corporation Thermally enhanced micro-ball grid array package
KR100186752B1 (ko) * 1995-09-04 1999-04-15 황인길 반도체 칩 본딩방법
US5637916A (en) 1996-02-02 1997-06-10 National Semiconductor Corporation Carrier based IC packaging arrangement
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JP3146345B2 (ja) * 1996-03-11 2001-03-12 アムコー テクノロジー コリア インコーポレーティド バンプチップスケール半導体パッケージのバンプ形成方法
US6104201A (en) * 1996-11-08 2000-08-15 International Business Machines Corporation Method and apparatus for passive characterization of semiconductor substrates subjected to high energy (MEV) ion implementation using high-injection surface photovoltage
JP3065549B2 (ja) * 1997-01-09 2000-07-17 富士通株式会社 半導体チップ部品の実装方法
JP2962351B2 (ja) * 1997-03-31 1999-10-12 日本電気株式会社 半導体チップへの接合構造及びそれを用いた半導体装置
KR100244504B1 (ko) * 1997-11-15 2000-02-01 김영환 칩 사이즈 반도체 패키지의 제조방법
US5969418A (en) * 1997-12-22 1999-10-19 Ford Motor Company Method of attaching a chip to a flexible substrate
US6023094A (en) 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
JPH11307585A (ja) * 1998-04-22 1999-11-05 Sony Corp 半導体装置
US6084308A (en) 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6246011B1 (en) * 1998-12-02 2001-06-12 Nortel Networks Limited Solder joint reliability
JP4260263B2 (ja) * 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
JP2001326245A (ja) * 2000-05-16 2001-11-22 Hitachi Ltd 半導体装置およびその製造方法
JP3382918B2 (ja) 2000-05-31 2003-03-04 田中電子工業株式会社 半導体素子接続用金線
EP1215724B1 (de) * 2000-11-20 2012-10-31 Texas Instruments Incorporated Bonddrahtverbundene Halbleiteranordnung mit niedriger Kapazitätskopplung
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6653170B1 (en) * 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US6495397B2 (en) * 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
JP3845033B2 (ja) * 2001-03-29 2006-11-15 株式会社東芝 半導体パッケージ及びその製造方法
JP2002353371A (ja) * 2001-05-25 2002-12-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002368034A (ja) * 2001-06-11 2002-12-20 Denso Corp バンプ形成装置及びそれを用いたバンプ形成方法
JP3868766B2 (ja) * 2001-07-02 2007-01-17 株式会社東芝 半導体装置
US6500760B1 (en) * 2001-08-02 2002-12-31 Sandia Corporation Gold-based electrical interconnections for microelectronic devices
JP2003068783A (ja) * 2001-08-23 2003-03-07 Tanaka Electronics Ind Co Ltd 無鉛クラッドワイヤ
EP1295985B1 (de) * 2001-09-20 2005-08-31 Sumitomo Rubber Industries Ltd. Methode zu Herstellung beschichteter Metalldrähte
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
TWI287282B (en) 2002-03-14 2007-09-21 Fairchild Kr Semiconductor Ltd Semiconductor package having oxidation-free copper wire
TW200414453A (en) * 2002-03-26 2004-08-01 Sumitomo Electric Wintec Inc Bonding wire and IC device using the bonding wire
JP4204359B2 (ja) * 2002-03-26 2009-01-07 株式会社野毛電気工業 ボンディングワイヤーおよびそれを使用した集積回路デバイス
US7271497B2 (en) 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
JP3716391B2 (ja) * 2003-03-18 2005-11-16 株式会社野毛電気工業 バンプ形成用パラジウム被覆ワイヤ

Also Published As

Publication number Publication date
US20060189116A1 (en) 2006-08-24
US7271497B2 (en) 2007-09-18
US20040178481A1 (en) 2004-09-16
US7932171B2 (en) 2011-04-26
TW200425364A (en) 2004-11-16
US7501337B2 (en) 2009-03-10
US20090186452A1 (en) 2009-07-23
CN1759480A (zh) 2006-04-12
WO2004081990A2 (en) 2004-09-23
WO2004081990A3 (en) 2005-03-31
TWI353643B (en) 2011-12-01
CN100565857C (zh) 2009-12-02
JP2006520103A (ja) 2006-08-31

Similar Documents

Publication Publication Date Title
DE112004000360T5 (de) Zweimetallisches Stud-Bumping für Flipchip-Anwendungen
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102011013225B4 (de) Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE10392377T5 (de) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
DE60131402T2 (de) Layout und verfahren für eine anordnung mit segmentierter blm (ball limiting metallurgy) für ein- und ausgänge
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE102006044691B4 (de) Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
DE102005055280B3 (de) Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102008057817A9 (de) Vorrichtung und Verfahren mit einem Lötprozess
DE102011053149C5 (de) Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE112007000781T5 (de) Halbleitervorrichtung mit lötbaren Schleifenkontakten
DE112017002198T5 (de) Halbleitereinrichtung
DE102011082715A1 (de) Große Klebschichtdicke für Halbleitervorrichtungen
DE112020004723T5 (de) Drahtbondstruktur, hierfür verwendeter Bonddraht und Halbleitervorrichtung
DE102013105084A1 (de) Bump-on-trace-verbindungsstruktur für flip-chip-gehäuse
DE102010000092A1 (de) Halbleiterpackage mit wedge-gebondetem Chip
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10011368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10148463A1 (de) Verfahren und Vorrichtung zur Herstellung eines metallischen Bondhügels mit vergrößerter Höhe
DE102008028942A1 (de) Halbleiterbauelement
DE102017209780A1 (de) Durch flussfreies Löten hergestelltes Halbleiterbauelement
DE102018124497A1 (de) Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R005 Application deemed withdrawn due to failure to request examination
R409 Internal rectification of the legal status completed
R409 Internal rectification of the legal status completed
R016 Response to examination communication
R082 Change of representative

Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20141104