DE112004002259T5 - Zugriff auf private Daten zum Status einer datenverarbeitenden Maschine von einem öffentlich zugänglichen Speicher - Google Patents

Zugriff auf private Daten zum Status einer datenverarbeitenden Maschine von einem öffentlich zugänglichen Speicher Download PDF

Info

Publication number
DE112004002259T5
DE112004002259T5 DE112004002259T DE112004002259T DE112004002259T5 DE 112004002259 T5 DE112004002259 T5 DE 112004002259T5 DE 112004002259 T DE112004002259 T DE 112004002259T DE 112004002259 T DE112004002259 T DE 112004002259T DE 112004002259 T5 DE112004002259 T5 DE 112004002259T5
Authority
DE
Germany
Prior art keywords
data
processor
private
memory
status
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112004002259T
Other languages
English (en)
Other versions
DE112004002259B4 (de
Inventor
Scott Portland Robinson
Gustavo Portland Espinosa
Steven Hillsboro Bennett
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112004002259T5 publication Critical patent/DE112004002259T5/de
Application granted granted Critical
Publication of DE112004002259B4 publication Critical patent/DE112004002259B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1408Protection against unauthorised use of memory or access to memory by using cryptography
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data

Abstract

Verfahren zum Betreiben einer Datenverarbeitungsmaschine, das folgendes umfaßt:
a) Anwenden eines Codierungsprozesses auf Privatstatusdaten durch einen Prozessor, wobei die Privatstatusdaten einen Status des Prozessors erfassen;
b) Schreiben der codierten Privatstatusdaten an einen Speicherort, wobei der Ort ein Ort ist, der für Software zugänglich ist, die für den Prozessor geschrieben sein kann; und
c) Abrufen der Privatstatusdaten aus dem Speicher gemäß einem Decodierungsprozeß, der den Codierungsprozeß rückgängig machen kann.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Einige der Ausführungsformen der Erfindung betreffen die Art und Weise, wie Prozessoren Statusdaten von einem Speicher eines Computersystems ablesen und in diesen schreiben. Andere Ausführungsformen sind ebenfalls beschrieben.
  • Aufgrund verschiedener Designanforderungen können einige Prozessoren Daten mit privatem Status in öffentlich zugängliche Speicher schreiben. Das Format, die Semantik und der Ort dieser Privatdaten können je nach Design-Implementierung unterschiedlich sein. In der Literatur, die den Prozessor beschreibt, sind solche Speicherregionen oft als „RESERVIERT" markiert, was anzeigt, daß ihr Inhalt nicht gelesen oder modifiziert werden sollte, da sie Privatdaten enthalten. Da diese Daten in einen öffentlich zugänglichen Speicher geschrieben sind, können unglücklicherweise Software-Anwendungen, Betriebssysteme oder externe Agenten (z. B. Eingabe-Ausgabe-Vorrichtungen) auf die Speicherregion zugreifen und die Privatstatusdaten, die darin gespeichert sind, in unzulässiger Weise verwenden. Zugriff und Benutzung dieser Privatdaten durch nicht berechtigte Einheiten kann zu irrtümlichen und/oder unerwünschten Auswirkungen auf Prozessor- und Plattformhersteller und Endnutzer führen.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die Ausführungsformen der Erfindung sind beispielhaft und nicht begrenzend in den Figuren der begleitenden Zeichnungen illustriert, wobei gleiche Bezugszeichen gleiche Elemente anzeigen. Es ist zu beachten, daß eine Bezugnahme auf „eine" Ausführungsform der Erfindung in dieser Offenbarung nicht notwendigerweise eine Bezugnahme auf dieselbe Ausführung bedeutet, und daß damit wenigstens eine Ausführungsform gemeint ist.
  • 1 zeigt ein Blockdiagramm eines Computersystems, das die öffentliche Speicherung von Privatstatusdaten verschleiern/codieren kann, gemäß einer Ausführungsform der Erfindung.
  • 2 zeigt ein Flußdiagramm, das ein Verfahren zum Lesen eines codierten Privatstatusdatenwerts von einer Privatstatusspeicherregion gemäß einer Ausführungsform der Erfindung darstellt.
  • 3 zeigt ein Flußdiagramm, das ein Verfahren zum Speichern eines codierten Privatstatusdatenwertes in einer Privatstatusspeicherregion gemäß einer Ausführungsform der Erfindung darstellt.
  • 4 zeigt ein Blockdiagramm eines Computersystems, wobei der Prozessor dazu entworfen ist, seine Privatstatusdaten, die in den öffentlichen Speicher geschrieben sind, zu verschleiern/codieren, gemäß einer Ausführungsform der Erfindung.
  • 5 zeigt beispielhafte Funktionskomponenten, die benutzt werden können, um das Verschleiern/Codieren der Privatstatusdaten zu implementieren, gemäß einer Ausführungsform der Erfindung.
  • 6 zeigt ein genaueres logisches Diagramm eines Teils einer beispielhaften Adreß-Verschleierungs/Codierungseinheit gemäß einer Ausführungsform der Erfindung.
  • GENAUE BESCHREIBUNG
  • Der Prozessorstatus, wie er während des Betriebs eines Prozessors in einen Speicher geschrieben wird, umfaßt zwei Arten von Information oder Daten. Eine Art wird hier als Architekturdaten bezeichnet, während die andere als implementierungsspezifische Daten bezeichnet wird (hier auch als „Privatdaten" oder „Privatstatusdaten" bezeichnet).
  • Architekturdaten sind Statusinformationen, die allen Prozessoren einer jeweiligen Klasse gemäß der Bestimmung durch den Hersteller gemeinsam sind, d. h. sie weisen im Wesentlichen dieselbe High-Level-Schnittstelle zwischen Hardware und Software auf. Diese Schnittstelle wird als die Instruction Set Architecture (ISA) bezeichnet. Die Benutzung derselben ISA für mehrere unterschiedliche Prozessorimplementierungen unterstützt die Fähigkeit der Software, die ausdrücklich für eine Implementierung geschrieben wurde, unmodifiziert auf späteren Implementierungen zu laufen.
  • Eine ISA definiert den Status, der für eine Software verfügbar ist, die auf dem Prozessor läuft, ihr Format und ihre Semantik, sowie verfügbare Betriebsschnittstellen (z.B. Instruktionen, Ereignisse). Ein Teil der ISA-Spezifizierung beschreibt, wie der Prozessor eine oder mehrere Regionen im Speicher der Maschine benutzen kann, um ihren Betrieb zu unterstützen. Diese Speicherregionen können für Software und andere Vorrichtungen der Datenverarbeitungsmaschine zugänglich sein, in der der Prozessor angeordnet ist (z.B. Eingabe-Ausgabe-Vorrichtungen usw.). Der Prozessor kann diese Speicherregionen benutzen, um sowohl Architektur- als auch Privatstatusdaten zu speichern.
  • Beispielsweise kann an Prozessoren gedacht werden, die die ISA des Intel® Pentium® Prozessors aufweisen, wie er von der Intel Corporation hergestellt wird, hier bezeichnet als die ISA IA-32. Der Prozessor kann Regionen im Speicher während bestimmter Vorgänge einsetzen. Wenn beispielsweise ein ISA-IA-32-Prozessor in den Systemmanagementmodus übergeht, speichert er verschiedene Werte in einer Speicherregion namens Systemmanagement-(SMM)-Status-Speicherbereich. Verschiedene Architekturdaten (z.B. die verschiedenen Maschinenregister wie z.B. ESI, EBP usw.) werden an Orten und in Formaten gespeichert, die in der Dokumentation für die ISA vorgegeben sind. Zusätzlich werden verschiedene Privatdaten in dem Systemmanagement-Statusspeicherbereich gespeichert. In der Dokumentation für die ISA sind diese Privatstatusbereiche als „reserviert" markiert; der Inhalt, das Format und die Semantik dieser Privatdaten sind nicht in der ISA-Dokumentation vorgegeben. Diese „reservierten" Speicherregionen werden hier als „Privatstatusregionen" bezeichnet.
  • Verschiedene Prozessoren können dazu entworfen sein, verschiedene Privatstatusdaten aufzuweisen, die hier auch als „Privatdaten" bezeichnet werden. Dies kann beispielsweise geschehen, um die Leistung zu verbessern oder Herstellungskosten zu senken. Beispielsweise können neue interne Register hinzugefügt werden, einige der alten können anders genutzt werden, und das Format oder der Ort ihres Inhalts, der in den Speicher geschrieben werden soll, können zwecks höherer Effizienz geändert werden. Als Resultat unterscheiden sich die Privatdaten für diese neueren Prozessoren in Inhalt, Format, Semantik oder Ort von denen der älteren Versionen.
  • Es kann zu Schwierigkeiten kommen, wenn Privatstatusdaten in öffentlich zugänglichen Bereichen wie z. B. dem Hauptspeicher oder einem anderen Speicher gespeichert werden. Hier ist es für Software wie z. B. das Basic Input Output System (BIOS), Betriebssysteme, den virtuelle Maschinenmanager oder Hypervisor, Gerätetreiber oder Applikationen und Hardware wie E/A-Vorrichtungen oder andere externe Agenten möglich, auf die Privatstatusdaten zuzugreifen (d. h. sie zu lesen und/oder zu schreiben). Die Benutzung dieser Privatstatusdaten durch solche Einheiten kann zu irrtümlichen und/oder unerwünschten Auswirkungen auf Prozessor- und Plattformhersteller und Endnutzer führen. Wenn eine Applikation beispielsweise von bestimmten Privatstatusdaten abhängig ist, die in einer Prozessorimplementierung verfügbar sind, könnte die Applikation fehlerhaft arbeiten, wenn sie auf einer unterschiedlichen Prozessorimplementierung läuft, die die Privatstatusdaten anders (oder gar nicht) implementiert. Software, die von Privatdaten abhängig ist, kann auch aufgrund interner Prozessor-Speicher-Kohärenzverhaltensweisen bzw. -richtlinien ausfallen, die von Implementierung zu Implementierung variieren. Softwareabhängigkeit von Privatstatusdaten kann dem Prozessorhersteller zur Verfügung stehende Implementierungsalternativen hinsichtlich der Privatstatusdatennutzung erschweren und/oder einschränken. Aus diesem Grund dokumentieren Prozessorhersteller oft diese Privatstatusdaten (und ihre Speicherung in einer Speicherregion) als RESERVIERT, wodurch sie anzeigen, daß diese in zukünftigen Implementierungen verändert werden können.
  • Die oben genannte Möglichkeit, alte Software auf neueren Maschinen laufen zu lassen, geht davon aus, daß die alte Software auf die Privatdaten einer Maschine (die bei einer neueren Version der Maschine unterschiedlich sein können) nicht falsch zugegriffen hat. Allerdings wurde festgestellt, daß die Softwareentwickler Applikationen und Betriebssystemprogramme schreiben, die das Gegenteil tun, d.h., sie greifen auf Privatdaten, so wie sie z.B. im Hauptspeicher gespeichert sind zu und verlassen sich auf sie. Dies erzeugt ein Problem, da ältere Software auf einer neueren Maschine möglicherweise nicht korrekt läuft, obwohl die neuere Maschine dieselben Architekturdaten aufweist wie die ältere Maschine und immer noch die älteren Mechanismen zum Zugriff auf gespeicherte Statusdaten (z. B. Lade- und Speicherinstruktionen gemäß der ISA) „verstehen" kann. Dies liegt daran, daß bei der neueren Maschine ein Teil oder die Gesamtheit der Privatdaten geändert worden sein kann, was dazu führt, daß die Software nicht richtig arbeitet. Zusätzlich kann der Hersteller zögern, zukünftige Versionen seines Prozessors mit Verbesserungen auszustatten, da dies Kompatibilitätsprobleme mit älterer Software verursachen könnte.
  • Gemäß einer Ausführungsform der Erfindung sind eine Datenverarbeitungsmaschine und ein Verfahren zum Betreiben beschrieben, die einen Softwareentwickler davon abhalten können, Software zu schreiben, die von Privatstatusdaten (z.B. einem bestimmten Wert, seinem Ort, seiner Semantik oder seinem Format) abhängig ist, die in einer öffentlich zugänglichen Region des Speichers gespeichert sind. Dies kann es zukünftigen Versionen der Maschine erlauben, ein andersartiges Verhalten hinsichtlich privater Daten an den Tag zu legen, was erforderlich sein kann, da sich das interne Hardwaredesign der Maschine weiterentwickelt, während sie immer noch dieselbe ISA aufweisen, die benötigt wird, um ältere Software lauffähig zu machen.
  • Einige Ausführungsformen der Erfindung können die Anwendung von Architekturschnittstellen zu Daten fördern, die als Privatstatusdaten gespeichert sind. Beispielsweise können Instruktionen vorgesehen sein, um auf Daten zuzugreifen, die als Privatstatusdaten gespeichert sein können, indem die Identität der Daten spezifiziert wird, auf die zugegriffen werden soll, anstelle des Speicherortes der Daten in der Privatstatusdatenregion. Dies erlaubt dahingehend eine Implementierungsfreiheit, wie die Daten gespeichert sind (z.B. innerhalb der Privatstatusregion), während ein Architekturmechanismus zum Zugriff auf die Daten ausgebildet ist. Es wird beispielsweise angenommen, daß ein Datenelement, das in dem Systemmanagement-Statusspeicherbereich der ISA IA-32 (wie oben beschrieben) gespeichert ist, der Wert der CS-Segment-Basisadresse ist. Der Speicherort dieses Datenelements innerhalb des Statusspeicherbereichs ist nicht in der ISA-Spezifikation angegeben. Statt dessen kann von der ISA eine Instruktion bereitgestellt werden, welche die Daten indirekt adressiert. Das Datenelement kann in jeder möglichen Art und Weise in dem Statusspeicherbereich codiert und gespeichert sein, die für eine Prozessorimplementierung gewünscht wird (oder es muß überhaupt nicht in dem Statusspeicherbereich gespeichert sein und kann statt dessen beispielsweise in einem speziellen Register oder einem Ort im Prozessor angeordnet sein).
  • Die Erfindung erlaubt es, daß Privatstatusdaten so codiert werden, daß eine schnelle Software-Decodierung der Daten vereitelt wird, im Gegensatz zu den vorgegebenen Architekturschnittstellen. Ausführungsformen der Erfindung können die Codierungskomplexität je nach Zielprozessor oder -plattform variieren. Sobald der Zielprozessor bekannt ist, kann ein Fachmann eine Ausführungsform der Erfindung wählen, die sicherstellt, daß softwarebasierte Verfahren zum Decodieren der gewählten Codierung mehr Zeit benötigen als das Benutzen der vorgegebenen Schnittstellen (z.B. Instruktionen). Beispielsweise können nicht vorgegebene Softwareverfahren dazu in der Lage sein, bestimmte Privatstatusdaten in 400 Takten zu decodieren (z.B. durch die Benutzung bestimmter Instruktionen und Algorithmen), während von der Architektur vorgegebene Instruktionen und Verfahren nur einen Bruchteil dieser Zeit benötigen würden. Eine Ausführungsform der Erfindung liegt in der Benutzung bestimmter Meßwerte, um die Kosten der Privatstatus-Decodierung zu messen, darunter beispielsweise die Meßwerte der Zeit (Geschwindigkeit) und des Leistungsverbrauchs.
  • Der hier verwendete Begriff „Codieren" umfaßt Konzepte wie Verschlüsselung, Chiffrierung, Formatierung oder die Zuweisung oder Interpretation spezifischer Bitmuster. Von Codierungen durch Ausführungsformen dieser Erfindung wird hier als die Privatdaten „verschleiernd" gesprochen.
  • Bezugnehmend auf 1 ist ein Blockdiagramm eines Computersystems dargestellt. Software 120 läuft auf einer Plattform-Hardware 102. Die Plattform-Hardware 102 kann ein Personal-Computer (PC), ein Großrechner, ein tragbares Gerät, ein tragbarer Computer, ein Digitalempfänger oder jedes andere Rechnersystem sein. Die Plattform-Hardware 102 umfaßt einen Prozessor 110, Speicher 130 und kann eine oder mehrere Eingabe-Ausgabe-(E/A)-Vorrichtungen 140 aufweisen.
  • Der Prozessor 110 kann jede Art von Prozessor sein, der dazu in der Lage ist, Software auszuführen, wie z. B. ein Mikroprozessor, ein Digitalsignalprozessor, ein Mikrocontroller oder ähnliches. Der Prozessor 110 kann einen Mikrocode, eine programmierbare Logik oder eine fest programmierte Logik zum Durchführen der Ausführung bestimmter Verfahrensausführungsformen der vorliegenden Erfindung aufweisen. Obwohl 1 nur einen solchen Prozessor 110 zeigt, kann mehr als ein Prozessor in dem System vorgesehen sein.
  • Die E/A-Vorrichtung oder E/A-Vorrichtungen 140 können beispielsweise Netzwerkschnittstellenkarten, Kommunikationsports, Videosteuerungen, Festplattensteuerungen, Systembusse und -steuerungen (z.B. PCI, ISA, AGP) oder Vorrichtungen sein, die in die Plattform-Chipsatzlogik oder den Prozessor integriert sind (z.B. Echtzeittaktuhren, programmierbare Taktgeber, Leistungszähler). Einige oder alle E/A-Vorrichtungen 140 können eine Direktspeicherzugriff-(DMA)-Fähigkeit besitzen, was es ihnen ermöglicht, den Speicher 130 unabhängig von der Steuerung durch den Prozessor 110 oder die Software 120 zu lesen und/oder zu beschreiben.
  • Der Speicher 130 kann eine Festplatte, eine Diskette, ein Schreib-Lese-Speicher (RAM), ein Zwischenspeicher, ein Lese-Speicher (ROM), ein Flash-Speicher, ein statischer Schreib-Lese-Speicher (SRAM), eine Kombination der genannten Vorrichtungen oder jede andere Art von Speichermedium sein, auf die der Prozessor 110 zugreifen kann. Der Speicher 130 kann Instruktionen und/oder Daten zum Durchführen der Verfahrensausführungsformen der vorliegenden Erfindung speichern. Der Speicher 130 kann ein öffentlich zugänglicher Bereich einer Registerdatei des Prozessors sein, oder er kann ein Bereich außerhalb des Prozessors sein, wie z.B. der Hauptspeicher.
  • Daten zum Status der Maschine 112, wie z.B. der Inhalt bestimmter interner Register 114, wird in einen Privatstatusbereich 132 im Speicher 130 geschrieben, wo die geschriebenen Statusdaten „codiert" oder „verschleiert" werden. Obwohl also der Ort, an den die Statusdaten geschrieben werden, öffentlich ist, indem von den E/A-Vorrichtungen oder der Software 120 (z.B. dem Betriebssystem 122 oder Applikationssoftware 124), die auf der Plattform-Hardware 102 läuft, auf ihn zugegriffen werden kann, macht es die Codierung schwierig, die Statusdaten in einem angemessenen Zeitrahmen zurückzuentwickeln (d.h. zu decodieren). Wenn die Statusdaten aus dem Speicher 130 abgerufen werden sollen, wird ein vorgegebener Decodierungsprozeß, z.B. ein vom Prozessor initiierter Decodierungsprozeß, der von dem Prozessorhersteller definiert wird, angewandt. Die Kontrolle über den Decodierungsprozeß kann mit bestimmten Prozessorfunktionen verbunden sein, wie z.B. spezifischen Instruktionen und Steuersignalen, wie weiter unten erläutert werden soll. Nicht vorgegebene Verfahren (alternative Softwareinstruktionen und Algorithmen) zum Zugreifen auf Statusdaten würden diese Steuerungen nicht aktivieren und könnten deshalb kostenintensiver sein.
  • Die abgerufenen Daten können dann in den lokalen Status 112 versetzt werden, der für Software 120 oder die E/A-Vorrichtungen 140 zugänglich sein kann oder nicht. Der lokale Status 112 können beispielsweise eine Region in einem internen Zwischenspeicher oder Register sein, die nicht für unkontrollierten Zugriff über die Instruction Set Architecture (ISA) zur Verfügung stehen. In einigen Fällen kann über Software oder andere externe Agenten (z.B. E/A-Vorrichtungen) nicht auf den lokalen Status zugegriffen werden. In einigen Fällen ist der lokale Status ganz oder teilweise für Software oder andere externe Agenten zugänglich. In anderen Fällen kann auf den lokalen Status indirekt über spezielle Schnittstellen (z.B. Instruktionen) zugegriffen werden. Da der lokale Status intern im Prozessor und im „öffentlichen" Speicher angeordnet ist, kann der Prozessor den Zugriff auf den lokalen Status strikt diktieren.
  • Obwohl die Statusdaten, die in den öffentlich zugänglichen Bereich des Speichers 130 geschrieben sind, in einer codierten Form vorliegen, kann von der Software eine herstellerdefinierte Instruktion benutzt werden, die Teil der ISA für den Prozessor sein kann, um die Daten aus dem Speicher 130 abzurufen. Die Codierung sollte stark genug sein, um Softwareentwickler davon abzuhalten, eine solche Instruktion zu umgeben, wenn sie Zugriff auf die Statusdaten suchen. Ein Beispiel der internen Logik, die zum Lesen oder Abrufen der Statusdaten unter Benutzung eines Mikrooperations- oder Hardware-Steuersignals aus dem Speicher benötigt wird, soll weiter unten unter Bezugnahme auf 5 beschrieben werden.
  • In einer Ausführungsform muß der benutzte Codierungsprozeß nur stark genug sein, um einen Autor der Software 120 dazu zu veranlassen, beim Schreiben der Software ein Verfahren anzuwenden, das von einem Hersteller des Prozessors zum Zugreifen auf die Statusdaten von dem Speicher vorgegeben ist, anstatt das Verfahren zu umgehen. In anderen Fällen kann die Codierung stärker sein, wenn der Hersteller es dem Softwareentwickler erschweren möchte, auf die in dem Speicher vorhandenen Statusdaten (einschließlich bestimmter Werte, ihres Ortes, ihrer Semantik oder ihres Formats) zuzugreifen und sich auf diese zu verlassen.
  • Steuersignale, die benutzt werden, um die Codierung und Decodierung der Privatstatusdaten zu steuern, können an Hardware-Statusmaschinen, Prozessorinstruktionen (auch bekannt als Makroinstruktionen), Betriebsmodi (z. B. PAL-Modi) oder Mode-Bits oder Instruktionsoperationsgruppen, Mikrocodes oder Mikrocode-Operationen (UOPs) und Hardware-Steuersignale oder Ereignisse gekoppelt oder für diese zugänglich sein.
  • Es können verschiedene Arten von Codierungsprozessen benutzt werden. Die Daten, die in die Privatstatusregion des Speichers geschrieben werden, können vor der Speicherung verändert werden. Diese Art des Codierungsprozesses wird als Datencodierung bezeichnet. Alternativ können die Adressen verändert werden, die benutzt werden, um auf Privatstatusdaten in Privatstatusregionen zuzugreifen. Diese Art Codierungsprozeß wird als Adreßverschleierung bezeichnet, und die Umwandlung von der Originaladresse in die verschleierte Adresse wird als Adressenzuordnung bezeichnet. Datencodierung und Adreßverschleierung werden im folgenden beschrieben.
  • Codierungsprozesse können entweder statisch oder dynamisch sein. Statische Codierungen verändern sich nicht im Laufe der Zeit, während die Maschine läuft (und den Codierungsprozeß durchführt). (Statische Codierungen können während der Initialisierung bzw. der Zurücksetzung des Prozessors oder während der Startphase neu konfiguriert werden, jedoch nicht später während des Betriebs.) Ein Prozeß, der statische Codierungen erzeugt, wird als eine statische Verschleierung bezeichnet.
  • Beispielsweise kann sich ein Speicherformat des Inhalts eines bestimmten Elements von Privatstatusdaten, wie es in den Speicher 130 geschrieben ist, verändern, während die Maschine ausführt. Dies wird als dynamische Verschleierung bezeichnet. Beispielsweise kann das Format immer dann nach einer zufälligen oder pseudozufälligen Sequenz (die der Prozessor erzeugt und verfolgt) zwischen Big-Endian und Little-Endian wechseln, wenn die Statusdaten in den Speicher geschrieben werden müssen; dieser Wechsel kann nur die Speicherregion(en) beeinflussen, aus der oder denen die Privatdaten abgelesen oder in die sie hineingeschrieben werden. Wiederum besteht hier die Absicht, das schnelle Rückentwickeln und Decodieren der Statusdaten aus einer Speicherregion in Speicher 130 zu erschweren, die öffentlich zugänglich ist.
  • In einer Ausführungsform werden Privatstatusdaten, wenn sie in einen Speicher geschrieben werden sollen, in eine Speicherregion (z.B. den Hauptspeicher) geschrieben, der zusammenhängende Adressen aufweist. In anderen Ausführungsformen ist der Privatdatenbereich nicht zusammenhängend und besteht aus mehr als einer gesonderten Speicherregion. Es ist nicht nötig, daß die Codierung die Privatstatusregion vollständig besetzt; d.h., einige Bits oder Bytes bleiben ungenutzt. Es kann ein gewisses Maß an Freiheit beim Entwerfen der Codierungs- und/oder Verschleierungsfunktionen erreicht werden, indem die Größe der Privatstatusregion geändert wird, indem sie beispielsweise größer ausgebildet wird, als dies strenggenommen zum Speichern der Privatdaten notwendig wäre. (Dies würde beispielsweise, wie später beschrieben, die Benutzung größerer Polynome im MISR (Multiple Input Shift Register) erlauben.)
  • In einer Ausführungsform wird ein Multibyte-Wert (z. B. eine 32-Bit „lange" ganze Zahl) von Statusdaten in mehrere Teile aufgeteilt, die dann statt in einer Sequenz an nicht zusammenhängenden Orten gespeichert werden. Auf diese Weise kann ein 4-Byte-Wert in vier 1-Byte-Werte aufgeteilt werden, die an nicht zusammenhängenden Orten in einer Privatstatusregion gespeichert werden. Die Orte, an denen die vier 1-Byte-Werte gespeichert sind, können einem dynamischen und zufälligen Wechsel unterliegen, während die Maschine arbeitet. Natürlich sollten die Ausführungsformen auch dazu in der Lage sein, solche Daten zu lokalisieren und zu decodieren. Es ist zu beachten, daß die ISA bestimmte Anforderungen hinsichtlich der Atomarität der Zugriffe aufstellen kann, für den Fall, daß einzelne Datenwerte unter Benutzung multipler Speicherzugriffe gespeichert oder geladen werden.
  • In einer Ausführungsform der Erfindung werden die Adreßbits codiert, die zum Speicherzugriff benutzt werden. Diese Codierung von Adreßbits kann die Reihenfolge der Adreßbits (oder der Adreßbitgruppen) verändern. Ein Beispiel dafür kann das Umstellen vom Little-Endian-Format auf ein Big-Endian-Format innerhalb eines bestimmten Speicherbereichs sein. Andere Adreßmischzuordnungen sind möglich, wobei einige komplexere Umwandlungen umfassen.
  • Eine andere Art Adreßcodierung ordnet einen Satz von einzigartigen Adressen K einem anderen Satz von einzigartigen Adressen K zu; das heißt, daß das Zuordnen mathematisch gesehen bijektiv ist (sowohl injektiv (eins zu eins) als auch surjektiv (zu)). Hier können die oberen Adreßbits unverändert bleiben, während die unteren Adreßbits modifiziert werden. In solchen Fällen ist es möglich, Zuordnungen zu bilden, die einen bestimmten Speicherbereich sich selbst zuordnen. Das heißt, die Basis-Adreßverschiebung des Speicherabschnitts ist dieselbe, und die Größe der Speicherregion ist dieselbe. Dies ist eine attraktive Lösung, da nur die Daten innerhalb des Speicherabschnitts „verschleiert" werden. Das heißt, nur die Adreßbits innerhalb des Speicherabschnitts werden gemischt. 4 und 6 stellen Beispiele einer solchen Zuordnung und zugehöriger Adreßmischmechanismen dar.
  • Adreßverschleierungsmechanismen sind leichter benutzbar, wenn die Privatstatusregionen eine Größe oder eine Basisadresse aufweisen, die Potenzen der zugrundeliegenden N-ären Logik sind. Die meisten gegenwärtigen Prozessoren benutzen Binärlogik, weshalb Privatstatusregionen mit einer Größe oder Basisadresse, die eine Potenz von 2 ist, zu bevorzugen sind. (Es werden hier Binärlogik und -arithmetik behandelt, doch können bei Bedarf auch N-äre Logik und Arithmetik benutzt werden und werden im Allgemeinfall angenommen.) Filter und andere Mechanismen können benutzt werden, um Privatstatusregionen mit einer Größe oder Basisadresse zu verwalten, die nicht Potenzen der N-ären Logik sind. Solche Adreßbit-Manipulationen können neben verschiedenen Speicheranordnungen und virtuellen Speicherverfahren (z.B. Seitenorientierung, Segmentierung usw.) existieren.
  • Adreßverschleierungsmechanismen können die Datenanordnung im Speicher verändern und dazu dienen, die Daten zu mischen, bisweilen jedoch nur mit einer Granularität des Speichers. Bei den meisten gegenwärtigen Prozessoren ist der Hauptspeicher Byte-adressierbar, weshalb der Ort individueller Bytes eines Datenelements innerhalb der Privatstatusregion neu angeordnet werden kann, wobei jedoch die Datenbits innerhalb individueller Bytes nicht durch die Adreßverschleierung verändert werden (obwohl sie durch Datencodierungsmechanismen verändert werden können).
  • Bei diesen Ausführungsformen der Adreßzuordnung können die ursprünglichen Adreßzuordnungen durch einen Decodierungsprozeß extrahiert werden. Diese Extraktion ist die Anwendung einer Umkehrfunktion der Adreßzuordnungsfunktion. Die Auswahl der Zuordnungsfunktion kann unter Berücksichtigung dieser Anforderung erfolgen, da nicht alle Adreßzuordnungsfunktionen umkehrbar sind.
  • Eine Ausführungsform der Erfindung codiert die Datenbits, die in den Speicher geschrieben werden. Diese Datencodierungen können die Daten umformen, die in der Privatstatusregion gespeichert werden, ohne notwendigerweise von Adressierbarkeitsbeschränkungen eingeschränkt zu werden, wie z.B. der Größe des adressierbaren Speichers. Datensegmente können mit anderen Datensegmenten vertauscht werden. Beispielsweise können zwei Halbbytes (d.h. 4-Bit-Segmente in einem Byte) innerhalb jedes Byte vertauscht werden. Datencodierungen können bitweise exklusiv-OR innerhalb einer konstanten XOR-Maske erfolgen. Daten können auch bitweise exklusiv-OR mit der Ausgabe eines MISR (Multiple Input Feedback Shift Register) codiert werden. Datencodierungen können unter Benutzung einer kryptographischen Funktion erfolgen. In diesen Ausführungsformen können die Originaldaten durch einen Decodierungsprozeß extrahiert werden. Dieser Decodierungsprozeß sollte sicherstellen, daß er schneller ist als Decodierungsverfahren, die der Software zur Verfügung stehen, die auf der Plattform läuft (z.B. Benutzung von ISA-definierten Lade- und Speicheroperationen, mathematische Operationen usw.). Die Tabellen 470 und 480 aus 4 zeigen beispielsweise die Benutzung eines Vigenère-artigen Chiffre, der auf Daten (Bytes) innerhalb eines bestimmten 16-Byte-Abschnitts der Speicheradressen angewandt wird.
  • Einige der oben genannten Ausführungsformen können mit statischen Zuordnungen implementiert werden. Das heißt, sie verändern sich während der Betriebszeit von Prozessor oder Plattform nicht. Geeignete Zuordnungen können zum Zeitpunkt des Entwurfs, während der Herstellung, nach der Herstellung oder zu einem frühen Zeitpunkt des Systembetriebs (z.B. während des Systemstarts, beim Einschalten des Systems, bei Zurücksetzen des Prozessors) eingestellt werden. Verschiedene Prozessoren können, müssen aber nicht mit denselben statischen Zuordnungen konfiguriert sein. Wenn Zuordnungen nicht festgelegt sind, bis das System betriebsbereit ist (z.B. zum Systemstart), ist es möglich, bei jedem Prozessorstart eine neue Zuordnung zu wählen. In einer Ausführungsform können verschiedene Steuerungsgruppen (z.B. Betriebsmodi, Gruppen von Instruktionen) jeweils eine unterschiedliche Zuordnungskonfiguration benutzen. Innerhalb einer Steuerungsgruppe bleiben die Zuordnungen konstant. Zwischen Instruktionsgruppen oder Modi können die Zuordnungen jedoch unterschiedlich sein (müssen dies aber nicht).
  • Andere Ausführungsformen können mit dynamischen Zuordnungen implementiert sein, die sich verändern, während der Prozessor arbeitet. In einer Ausführungsform können sich Zuordnungskonfigurationen nur dann ändern, wenn gegenwärtig keine verbleibenden codierten Daten in einer Privatstatusregion des Speichers gespeichert sind. Diese Ausführungsform kann einen Zähler benutzen, der erhöht wird, wenn codierte Daten in eine Privatstatusregion des Speichers geschrieben werden, sodaß diese aktiviert wird. Der Zähler wird herabgesetzt, wenn die Privatstatusregion nicht länger als aktiv betrachtet wird. Wenn der Zähler null ist, kann die Zuordnungskonfiguration geändert werden. In einer Ausführungsform wird die Zuordnungskonfiguration für jede Privatstatusregion in einem Zuordnungsdeskriptor gespeichert. Der Zuordnungsdeskriptor kann an einem bekannten, nicht codierten Ort innerhalb der Privatstatusregion selbst gespeichert oder separat durch eine Verfolgungsstruktur wie z.B. eine Warteschlange oder eine Suchtabelle verwaltet werden, die innerhalb oder außerhalb des Prozessors vorgesehen sein kann. In einer Ausführungsform sind unterschiedliche Zuordnungen für jede Privatstatusregion möglich.
  • 2 zeigt Prozeß 200 zum Lesen eines codierten Privatstatus-Datenwerts aus einer Privatstatus-Speicherregion gemäß einer Ausführungsform der Erfindung. Der Prozeß kann durch eine Verarbeitungslogik durchgeführt werden, die Hardware (z.B. Schaltungen, dedizierte Logik, programmierbare Logik, Mikrocode usw.), Software (wie sie beispielsweise auf einem allgemein einsetzbaren Computersystem oder einer dedizierten Maschine läuft), oder eine Kombination der beiden umfassen. In einer Ausführungsform ist die Verarbeitungslogik in Prozessor 110 aus 1 implementiert.
  • Bezugnehmend auf 2 beginnt Prozeß 200 damit, daß die Verarbeitungslogik eine Adresse für das Datenelement bestimmt (Verarbeitungsblock 202). Als nächstes bestimmt die Prozeßlogik, ob das Datenelement in codierter Form in einer Privatstatusregion des Speichers gespeichert ist (Verarbeitungsblock 204).
  • Eine Ausführungsform der Erfindung benutzt ein Mikrocode-erzeugtes oder Hardwareerzeugtes Steuersignal, das der Verarbeitungslogik anzeigt, daß das abgefragte Datenelement einer Decodierung bedarf. Eine Abwesenheit dieses Signals führt dazu, daß der NEIN-Pfad zu Block 250 genommen wird.
  • Wenn das Datenelement nicht decodiert werden soll, geht die Verarbeitungslogik zu Verarbeitungsblock 250 über, wo sie ein Datenelement aus dem Speicher unter der Adresse lädt, die im Verarbeitungsblock 202 bestimmt wurde. Der Prozeß kann dann enden. Die geladenen Daten werden nicht decodiert; das heißt, keine Adreß- oder Datendecodierung wird durchgeführt. Es ist zu beachten, daß die Daten, die auf diesem Pfad gelesen werden, gewöhnlicher Art sein können (d.h. keine Privatstatusdaten sind), oder Privatstatusdaten in codierter Form sein können (auf die aber in einer nicht vorgegebenen Art und Weise zugegriffen wurde).
  • Wenn allerdings das Datenelement decodiert werden soll, bestimmt die Verarbeitungslogik als nächstes anhand der Adresse, die in Verarbeitungsblock 202 bestimmt wurde, die Adresse, unter der es gespeichert ist (die Adresse kann verschleiert sein) (Verarbeitungsblock 210). Die Verarbeitungslogik lädt als nächstes das codierte Datenelement aus dem Speicher unter der Adresse, die in Verarbeitungsblock 210 bestimmt wurde (Verarbeitungsblock 220). Die Verarbeitungslogik decodiert dann das Datenelement, das in Verarbeitungsschritt 220 aus der Privatstatusregion des Speichers geladen wurde (Verarbeitungsblock 230). Der decodierte Wert ist ein Ergebnis von Prozeß 200. Der Prozeß kann dann enden. Oft wird der decodierte Zustand in einem Privatstatus-Zwischenspeicher oder dem privaten lokalen Zustand des Prozessors abgelegt.
  • 3 zeigt Prozeß 300 zum Speichern eines Privatstatus-Datenwerts in einer Privatstatusregion des Speichers gemäß einer Ausführungsform der Erfindung. Der Prozeß kann durch eine Verarbeitungslogik durchgeführt werden, die Hardware (z.B. Schaltungen, dedizierte Logik, programmierbare Logik, Mikrocode usw.), Software (wie sie beispielsweise auf einem allgemein einsetzbaren Computersystem oder einer dedizierten Maschine läuft), oder eine Kombination der beiden umfassen. In einer Ausführungsform ist die Verarbeitungslogik in Prozessor 110 aus 1 implementiert.
  • Bezugnehmend auf 3 beginnt Prozeß 300 damit, daß die Verarbeitungslogik einen Datenwert und eine Speicheradresse eines Datenelements bestimmt (Verarbeitungsblock 302). Als nächstes bestimmt die Verarbeitungslogik, ob das zu speichernde Datenelement ein Privatstatuselement ist, das in codierter Form in einer Privatstatusregion des Speichers gespeichert werden soll (Verarbeitungsblock 304).
  • Eine Ausführungsform der Erfindung benutzt ein Mikrocode-erzeugtes oder Hardwareerzeugtes Steuersignal, um der Verarbeitungslogik anzuzeigen, daß das geschriebene Datenelement einer Codierung bedarf. Eine Abwesenheit dieses Signals dazu, daß der NEIN-Pfad zu Block 350 eingeschlagen wird.
  • Wenn das Datenelement nicht in codierter Form in einer Privatstatusregion gespeichert werden soll, geht die Verarbeitungslogik zu Verarbeitungsblock 350 über, wo sie das Datenelement in uncodierter (unmodifizierter) Form im Speicher unter der Adresse speichert, die im Verarbeitungsblock 302 bestimmt wurde. Der Prozeß kann dann enden. Die geschriebenen Daten werden nicht codiert.
  • Wenn allerdings das Datenelement in codierter Form in einer Privatstatusregion gespeichert werden soll, codiert die Verarbeitungslogik als nächstes das Datenelement (Verarbeitungsblock 310) und bestimmt eine verschleierte Adresse, unter der das Datenelement zu speichern ist (Verarbeitungsblock 320). Die Verarbeitungslogik speichert dann das nun codierte Datenelement im Speicher unter der Adresse, die in Verarbeitungsblock 320 bestimmt wurde (Verarbeitungsblock 330). Der Prozeß kann dann enden.
  • Es ist zu beachten, daß die Verarbeitung, die in Verarbeitungsblock 310 und Verarbeitungsblock 320 durchgeführt wird, auch in umgekehrter Reihenfolge durchgeführt werden kann, d.h. die Verschleierung des Adreßwertes erfolgt vor der Codierung der Daten. Einige Ausfüh rungsformen führen nur einen und nicht beide Verarbeitungsblöcke durch. Einige Ausführungsformen können die Verarbeitungsblöcke parallel ausführen.
  • Bezugnehmend auf 4 ist ein Computersystem 402 in Form eines Blockdiagramms dargestellt. Dieses System 402 weist einen Prozessor 404 auf, der dazu entworfen ist, die Methodologie zu unterstützen, die oben zum Verschleiern der Privatstatusdaten im Speicher beschrieben wurde. Der Prozessor 404 weist einen Standardzwischenspeicher 410 und einen Privatzwischenspeicher 416 auf, wobei auf den letzteren auf dem System 402 ausgeführte Software nicht zugreifen kann und er dazu benutzt wird, die Privatstatusdaten in einer nicht codierten (nicht verschleierten Form) zu speichern. In dieser Ausführungsform ist ein System-Chipsatz 406 vorgesehen, um es dem Prozessor 404 zu ermöglichen, mit dem Speicher 408 zu kommunizieren. Der Chipsatz 406 kann eine Speichersteuerung (nicht dargestellt) sowie sonstige Logik umfassen, die benötigt wird, um eine Schnittstelle zu den Peripheriegeräten eines Computers (ebenfalls nicht dargestellt) herzustellen. In einigen Ausführungsformen kann die Funktionalität des Chipsatzes 406 oder ein funktionaler Untersatz im Prozessor 404 implementiert sein.
  • In 4 ist der Speicher 408 gezeigt, wie er in einer öffentlich zugänglichen Region 418 die codierten Privatstatusdaten des Prozessors 404 speichert. Dies ist ein Beispiel, wobei eine Chiffre auf die Werte des internen Prozessorstatus des Prozessors 404 angewandt wurde, sodaß die tatsächlichen Werte nicht durch einfaches Überwachen und Lesen des Speichers 408 leicht abgerufen oder zurückentwickelt werden können.
  • Wie oben beschrieben, kann die Verschleierung von Daten, die in der codierten Privatstatusregion 418 gespeichert sind, auf verschiedenen Wegen erzielt werden. 4 zeigt ein Beispiel eines solchen Mechanismus, wobei sowohl die Datenwerte codiert werden als auch das Datenlayout codiert/verschleiert wird. Erste Datenwerte in Tabelle 470 sind mit Hilfe einer Vigenère-Chiffre codiert, wodurch sich die Datenwerte ergeben, die in Tabelle 480 (im Folgenden beschrieben) gezeigt sind. Dann wird eine spezielle Zuordnung von logischen Adreßwerten der Privatstatusdaten zu physikalischen Adreßwerten angewandet, wobei die Zuordnungsresultate in Tabelle 490 dargestellt sind. Die physikalischen Adressen geben vor, wo die Privatstatusdaten tatsächlich im Speicher gespeichert werden. Von den physikalischen Adressen kann also gesagt werden, daß sie aus einer Codierung der logischen Adressen resultieren.
  • Die Tabelle 470 in 4 namens „dechiffrierte Adreßdaten" weist eine Liste von Beispielen logischer Adressen und ihrer zugehörigen Privatstatusdatenwerte auf, die in nicht codierter Form in dem Zwischenspeicher 416 abgelegt sind. Hier wurden nur Null-Datenwerte ausgewählt, um die resultierende Codierung zu demonstrieren. Es ist zu beachten, daß ein „X" die nicht codierten oberen Bits der virtuellen und physikalischen Adressen der Statusdaten repräsentiert. Die Tabelle 490 namens „Privatstatus-Speicheradreßkarte" zeigt ein Beispiel für die Zuordnung zwischen nicht codierten und codierten Adressen. Hier sind nur die unteren 4 Bits codiert.
  • 6 zeigt eine Ausführungsform einer programmierbaren (parametrisierten) Adreßzuordnungsfunktion, die in dem System aus 4 benutzt werden kann. In 6 würde das Polynom-Steuerregister 604 mit P0=1, P1=1, P2=0, P3=0 geladen, um das primitive Polynom x4 + x1 + x0 zu implementieren und das optionale Maskenregister 610 mit allen Nullwerten zu laden. Diese Logik ist eine Anwendung der Gleichungen, die allgemeine MISRs mit einer Bitbreite w bestimmen, und kann benutzt werden, um verschiedene Arten von Adreßcodierungs-Kombinationslogik zu konstruieren. Die parametrisierten MISR-Statusgleichungen sind: Si(t + 1)=Si-1(t) + Ii + (Pi·Sw-1(t)), 1 ≤ i ≤ w-1 S0(t + 1)=I0 + (P0·Sw-1(t))
  • Hier repräsentiert der Operator „+" eine Modulo-2-Addition (XOR) und „·" repräsentiert eine Modulo-2-Multiplikation (AND). Parameter „t" repräsentiert Zeit (Takte), Si den Status des i-ten Flipflop, Ii das i-te Inputvektor-Bit, und Pi den i-sten Polynomkoeffizienten. Der Koeffizient Pw ist implizit 1. Um die Adreßmischausführungsform aus 4 zu erreichen, sind alle Si(t) mit den entsprechenden Adreßwerten Ai und Si(t + 1) mit Ausgabe Oi zu ersetzen. Andere Ausführungsformen sind möglich.
  • Primitive Polynome der Ordnung w sind insofern nützlich, als sie eine „maximale Sequenz" erzeugen können; das heißt, sie können alle Binärkombinationen oder -muster mit der Bitbreite w erzeugen. Es können primitive Polynome von bis zu 300 (Bitbreite 300) oder sogar höherer Ordnung benutzt werden.
  • Um unter Benutzung von 4 die oben gezeigte Funktion zum Zugreifen auf Daten an der logischen Adreßverschiebung 0001 (wie in Eintrag 471 gezeigt) zu erläutern, wird auf den physikalischen Speicher an Ort 0010 zugegriffen (wie Eintrag 491 zeigt). Der zu dieser Adresse gehörende nicht codierte Inhaltswert (siehe Eintrag 471) besteht in diesem Fall ausschließlich aus Nullen. Wenn er allerdings, wie in Eintrag 481 gezeigt, in codierter Form gespeichert ist, erscheint eine Nicht-Null-Reihe (d.h. 11110101) in der öffentlichen Region 418 des Speichers 408. (Dieser Codierungschiffre wird an späterer Stelle genauer beschrieben.) Obwohl aus praktischen Gründen beschränkte Bitbreiten gezeigt sind, kann das Verfahren auf breitere oder parallele Bitscheibendaten angewandt werden.
  • Speicherung und Abruf codierter Privatstatusdaten in Speicher 408, wie sie in 4 gezeigt sind, können unter Benutzung der logischen Blöcke aus 5 implementiert werden. Für dieses Beispiel wurde eine spezielle Mikrooperation (d.h. ein Steuersignal) für den Prozessor festgelegt, die (oder das) benutzt wird, wenn Privatstatusdaten im Speicher gespeichert oder aus diesem abgerufen werden.
  • Eine Adreßerzeugungseinheit (AGU) 504 empfängt eine spezielle Mikrooperation und berechnet in dieser Ausführungsform eine logische Adresse mit einer hohen und einer niedrigen Komponente. In einer Ausführungsform ist die logische Adresse eine virtuelle Adresse. In einer anderen Ausführungsform, wie in 5 gezeigt, ist die logische Adresse eine lineare Adresse, wie sie in Intel® Pentium® Prozessoren zu finden ist. In einer weiteren Ausführungsform ist die logische Adresse eine physische Adresse, und es ist keine Übersetzung der hohen Adreßbits nötig. In 5 wird die hohe Komponente der Adresse einem linear-physikalischen Adreßübersetzungsblock (auch bezeichnet als Übersetzungspuffer oder TLB) 508 zugeführt, der diese hohe Komponente der linearen Adresse (die eine virtuelle Seitenzahl sein kann) in einen Teil einer physikalischen Adresse 509 übersetzt.
  • Eine Adreßverschleierungs- bzw. -codierungseinheit 514 soll in dieser Ausführungsform den niedrigen Teil des linearen Adreßwerts empfangen, der den jeweiligen Privatstatusdaten des Prozessors zugeordnet ist. In Reaktion darauf übersetzt die Adreßverschleierungseinheit 514 diese niedrige Komponente der linearen Adresse, um einen anderen Abschnitt der physikalischen Adresse 509 bereitzustellen. Der Wert dieses Abschnitts der physikalischen Adresse ist eine ge mischte oder codierte Version der linearen Adresse, wie beispielsweise oben unter Bezugnahme auf 1 und 4 beschrieben.
  • In einer Ausführungsform bestimmen die spezielle Mikrooperation oder das UOP-Signal (Steuersignal), ob die Adreßcodierungseinheit 514 die Adreßbits niedriger Ordnung codieren soll. Wenn das Steuersignal nicht bestätigt wird, können die Adreßbits niedriger Ordnung in nicht codierter Form durch die Einheit 514 oder an der Einheit 514 vorbei gelangen. Auch wenn das Codierungssteuersignal (oder die Signale) bestätigt werden, können einige Adreßbits uncodiert passieren. Dies kann geschehen, wenn beispielsweise nur eine Untergruppe der Adreßbits codiert werden muß, wenn die Privatstatus-Speicherregion kleiner ist als die Adreßraumgröße, die von den Bits niedriger Ordnung adressierbar ist. Andere Ausführungsformen existieren, wobei eine Adreßcodierung nach der linear-physikalischen Adreßübersetzung erfolgt und deshalb die Codierung von Adreßräumen ermöglicht wird, die größer als eine virtuelle Speicherseite sind. Ein Vorteil der in 5 gezeigten Ausführungsform ist, daß die linear-physikalische Übersetzung parallel zum Codierungsvorgang abläuft und nicht seriell, so daß sie potentiell schneller ist. Auch sind Codierungen oft nur für Privatstatus-Speicherregionen nötig, die kleiner sind als die virtuelle Speicherseitengröße.
  • Die hohe Komponente der physikalischen Adresse (erzeugt von TLB 508) und die niedrige Komponente der physikalischen Adresse (erzeugt von der Adreßverschleierungs- bzw. -codierungseinheit 514) erzeugen, wenn sie verknüpft werden, eine physikalische Adresse 509, die auf den tatsächlichen Ort im Speicher 408 hinweist, wo die jeweiligen Statusdaten gespeichert sind. Die physikalische Adresse 509 wird in dieser Ausführungsform zunächst auf den Zwischenspeicher 410 angewandt, und wenn dies zu einem Fehlschlag führt, wird der Inhalt des Orts aus Speicher 408 abgerufen oder in Speicher 408 gespeichert (je nachdem, ob der Vorgang ein Lade- oder ein Speichervorgang ist). Andere Anordnungen der Speicherhierarchie sind möglich.
  • Es ist zu beachten, daß in dieser Ausführungsform eine Region im Speicher 408, die für die Speicherung der Privatstatusdaten bestimmt ist, nur einen Abschnitt der Seite einnehmen kann und am Rand einer virtuellen Speicherseite ausgerichtet sein kann. In diesem Fall passiert nur der Seitenverschiebungsabschnitt der linearen Adresse (also der niedrige Abschnitt der linearen Adresse) die Adreßverschleierungs- bzw. -codierungseinheit 514, um die codierte physikalische Seitenverschiebung zu erzeugen. Andere Implementierungen sind möglich. Zusätzlich kann die Adreßverschleierungs- bzw. -codierungseinheit 514 eine Bereichswahllogik enthalten, sodaß nur Adressen innerhalb spezifischer Regionen des Speichers codiert werden. Mit dieser Logik muß die Speicherregion nicht unbedingt am Rand einer virtuellen Speicherseite ausgerichtet sein oder eine Größe einer Potenz von 2 aufweisen. Intern kann die Adreßverschleierungs- bzw. -codierungseinheit 514 mit Hilfe von Mikrocode, Software, Suchtabellen, festverdrahteter Funktionslogik, programmierbarer Logik oder jeder Kombination dieser Verfahren implementiert werden (siehe 6 zu einem Schlüsselelement einer solchen Implementierung).
  • Immer noch bezugnehmend auf 5 ist zu beachten, daß der Standardzwischenspeicher 410 des Prozessors in dieser Ausführungsform benutzt wird, um die codierten oder verschleierten Privatstatusdaten zu speichern. Wenn codierter Inhalt 510 entweder vom Zwischenspeicher 410 oder dem Speicher 408 zu liefern ist, kann er mit Hilfe einer Datencodierungs- und -decodierungseinheit 524 decodiert werden. Der decodierte Inhaltswert 520 wird dann in dieser Ausführungsform in dem Privatstatusbereich 516 des Prozessors gespeichert. Wie zuvor sind Zwischenspeicher 410 und Speicher 408 öffentlich zugänglich (z.B. durch das Betriebssystem), während der Privatstatusbereich nur den inneren Vorgängen des Prozessors zugänglich ist. Die Datencodierungs- und -decodierungseinheit 524 kann auch umgekehrt benutzt werden, wenn die Privatstatusdaten in codierter Form in den Speicher geschrieben werden. In einer solchen Ausführungsform würde die Einheit 524 einen Inhaltswert codieren, der aus dem Privatstatusbereich 516 stammen kann.
  • In einigen Ausführungsformen können in der ISA des Prozessors spezielle Instruktionen zum Zugriff auf einige oder alle Privatstatusdaten vorgesehen sein. Diese Instruktionen können, wenn sie ausgeführt werden, zum Transfer nicht codierter Daten von dem Privatstatusbereich 516 (siehe 5) führen, oder sie können spezielle Mikrooperationen oder Hardware-Steuersignale zum Zugreifen auf Region 418 in Speicher 408 (siehe 4) versenden, wo die Privatstatusdaten in codierter Form gespeichert sind. Während andere Instruktionen der ISA (z.B. normale Lade- und Speicherinstruktionen) auch dazu in der Lage sein können, auf die öffentlichen Regionen des Speichers 408 und/oder des Zwischenspeichers 410 zuzugreifen, resultieren aus einem solchen Lesezugriff Privatstatusdatenwerte, deren Adreßwerte entweder verschleiert sind und/oder deren Dateninhalt codiert ist. Entsprechend ist es ohne spezielle Hardwareunterstützung nicht möglich, die Privatstatusdaten innerhalb eines akzeptablen Zeitrahmens zurückzuentwickeln oder auf andere Weise wiederherzustellen.
  • Obwohl der oben beschriebene Mechanismus logische Komponenten aufweist, die innerhalb einer Prozessorvorrichtung implementiert sind, sind andere Anordnungen möglich, wobei ein Teil der Logik oder die gesamte Logik beispielsweise im System-Chipsatz implementiert ist. Zusätzlich können spezielle Buszyklen für den Zugriff auf die Privatstatusregion 418 des Speichers 408 (4) definiert sein.
  • Unter Hinwendung auf 6 ist ein genaueres Design eines Beispiels eines programmierbaren 4-Bit-Adreßbit-Verschleierungs-(Codierungs)-Mechanismus gezeigt. Dieses Design kann für die Adreßverschleierungs- bzw. -codierungseinheit 514 aus 5 benutzt werden, und um die logisch-physikalische Adreßzuordnung (für die Bits niedriger Ordnung) in 4 zu erzeugen.
  • Das logische Diagramm aus 6 ist eine Ausführungsform eines Kombinationslogikabschnitts eines 4 Bit breiten, MISR (Multiinput Linear Feedback Shift Register) mit einem Polynom vierter Ordnung unter Verwendung des oben beschriebenen Verfahrens. Diese Kombinationslogik wird von dem Polynomsteuerregister 604, dem optionalen Maskenregister 610 und der Eingabeadreßquelle 606 zugeführt. Es ist zu beachten, daß diese Logik kein vollständiges MISR ist, sondern die Zuordnungseigenschaften eines MISR ausnutzt.
  • In 6 wird das Polynomkontrollregister 604 mit den Binärkoeffizienten eines Polynoms geladen. Um beispielsweise die Schaltung aus 6 zu konfigurieren, um die in 4 dargestellte logisch-physikalische Adreßzuordnung mit dem primitiven Polynom x4 + x1 + x0 zu implementieren, würde das Polynomkontrollregister 604 mit binären Koeffizienten P0=1, P1=1, P2=0, P3=0 geladen. Der Adreßbitvektor 0000 ist 0000 zugeordnet, wenn das optionale Maskenregister 610 auf 0000 eingestellt ist. Die Eingabeadreßquelle 606 repräsentiert die zu codierende logische 4-Bit-Adresse. Die optionale Maskenquelle 610 (z.B. das Steuerregister) erlaubt die Konstruktion verschiedener Zuordnungen.
  • Wie oben beschrieben, können das Maskenregister 610 und das Polynomkontrollregister 604 während des Betriebs geändert werden. Beispielsweise können die Werte, die geladen werden, aus einer pseudozufälligen Datenquelle während der Einschalt-Rücksetzverarbeitung hergeleitet sein. Dies kann Versuche des Zugriffs auf Privatstatusdaten oder der Umgehung vorgegebener Zugriffsverfahren (wie z.B. der oben beschriebenen speziellen ISA-Instruktionen) verhin dern. 6 ist eine Ausführungsform, die relativ effizient ist und bei moderatem Hardwareaufwand eine Programmierbarkeit mit Binärkoeffizient- und Maskenwerten mit verhältnismäßig wenigen Gatterverzögerungen erlaubt. Andere Logikentwürfe zum Implementieren der Adreßverschleierungs- bzw. -codierungseinheit 514 sind möglich. Zusätzliche Logik oder Assoziativspeicher (CAMs) können zur weiteren Beschränkung des Bereichs der von dem Adreßbit-Codiermechanismus modifizierten Adressen benutzt werden. Zusätzlich kann eine komplexere Logik für die Codierungs- und Decodierungsprozesse entworfen werden, um beispielsweise die Codierung zu verstärken (falls nötig).
  • Die Codierung der Inhaltswerte der Privatstatusdaten kann in ähnlicher Weise erreicht werden, wie oben für die Adreßverschleierung beschrieben wurde. Ein Ansatz ist es, die logischen Adreßverschiebungen (für ausgerichtete Regionen von Privatstatusdaten) oder einige konstante Abszissenwerte mit XOR zu verknüpfen, wobei die Inhalte eines gegebenen Priviatstatuselements zu kodieren sind. Ein anspruchsvollerer Codierungsmechanismus kann auf einen Strom von Privatstatusdatenwerten angewandt werden. Eine Variante eines rückgekoppelten Schieberegisterverfahrens (linear, nicht-linear, multi-Input usw.) kann mit einem Initialsamen benutzt werden. Der Initialsamen ist als der Ausgangsstatus definiert, der in das rückgekoppelte Schieberegister geladen wird. Für jeden Datenwert in Folge kann das rückgekoppelte Schieberegister vorgeschoben und sein Inhalt bitweise mit dem Inhalt des internen Registers XOR-verknüpft werden. Dies wird als eine Vigenère-Chiffre bezeichnet, und ein Beispiel hierfür ist in Tabellen 470, 480 aus 4 oben gezeigt, wobei jeder nicht codierte Inhalts-(Daten)-Wert in 470 null ist (z.B. Eintrag 471), aber nicht als solcher erscheint, wenn er in codierter Form in 480 (z.B. Eintrag 481) gespeichert ist im Speicher 408. Mit dieser Chiffre wird das Schieberegister benutzt, um eine pseudozufällige Sequenz von bitweisen XOR-Masken zu erzeugen. In diesem Fall wird jede pseudozufällige Maske mit Byte-Breite, während sie von einem MISR (siehe 480) erzeugt wird, bitweise mit dem nächsten Datenwert in der Adreßsequenz XOR-verknüpft. Nur das Polynom und der Schieberegister-Initialsamenwert werden benötigt, um exakt dieselbe Sequenz wieder zu erzeugen. In einer Ausführungsform kann die Konfigurierungsinformation (z.B. Polynom und Initialsamen) der Codierungs- und/oder Decodierungseinheit zusammen mit der codierten Statusregion in Speicher 408 gespeichert sein. Um den Privatstatus zu decodieren, würde die Konfigurierungsinformation (z.B. Polynom und Initialsamen) abgerufen (und möglicherweise unter Benutzung eines anderen festgelegten Codierungsverfahrens decodiert) und dann benutzt. Solange jede Maske in der Sequenz auf die entsprechenden Daten in derselben Reihenfolge angewandt wird (also z.B. eine Maske pro adressierbare Einheit angewandt wird), produziert (decodiert) die bitweise XOR-Maskierung die ursprünglichen Daten. Wie zuvor erläutert, können das Polynom und der MISR-Initialsamenwert mit Hilfe verschiedener Verfahren oder Beschränkungen geändert werden (z.B. beim Starten, während des Betriebs usw.). Um die ursprünglichen Daten wiederherzustellen, müssen das oder die Decodierungsverfahren angewandt werden, die für das oder die ursprünglich benutzten Codierungsverfahren geeignet sind, um nämlich die Codierung rückgängig zu machen. Vigenère-Chiffren sind nur ein Beispiel für Codierungsmechanismen für Privatstatus-Datenwerte, das effizient ist und eine Programmierbarkeit mit einfachen Binärkoeffizientenlisten, Samen usw. zuläßt, sowie einen moderaten Umfang der Hardware und nur einige wenige Gatterverzögerungen. Andere Ausführungsformen sind ebenfalls möglich.
  • In einer Ausführungsform der Erfindung kann der Prozessor die Privatstatusregion 132 im Speicher (siehe 1) an Übergängen zwischen Betriebsmodi des Prozessors nutzen. Beispielsweise kann der Prozessor auf die Privatstatusregion zugreifen, wenn er wie oben beschrieben in den Systemmanagement-Modus (SMM) eintritt. Diese Übergänge zwischen Betriebsmodi werden hier als Moduswechsel bezeichnet. Moduswechsel umfassen beispielsweise eine Bewegung zwischen Normalmodus und Systemmanagementmodus, zwischen einer virtuellen Maschine (VM) und einem virtuellen Maschinenmonitor (VMM) in einem virtuellen Maschinensystem, zwischen einem Betriebssystemprozeß auf Nutzerebene und dem Betriebssystemkern usw.
  • In einer Ausführungsform der Erfindung kann der Prozessor die Privatstatusregion 132 im Speicher jederzeit nach Zuweisung der Privatstatusregion nutzen. Beispielsweise kann in einem virtuellen Maschinensystem der VMM eine Region im Speicher zur Prozessornutzung während des virtuellen Maschinenbetriebs vorsehen. Der VMM kann dem Prozessor den Ort der Privatstatusregion anzeigen (z.B. durch Ausführen einer in der ISA definierten Instruktion). Nachdem der Prozessor die Anzeige erhalten hat, steht es ihm frei, die Privatstatusregion in geeigneter Weise zu nutzen. Beispielsweise kann der Prozessor während Übergängen zwischen einer VM und dem VMM (d.h. an Moduswechselpunkten) auf die Privatstatusregion zugreifen. Außerdem kann der Prozessor während des Betriebs einer VM oder des VMM auf die Region zugreifen. Beispielsweise kann der Prozessor auf Steuerinformation aus der Privatstatusregion zugreifen, oder der Prozessor kann vorläufige Werte in der Privatstatusregion speichern.
  • Die ISA kann außerdem einen Mechanismus vorsehen, wodurch der VMM bestimmen kann, daß eine Privatstatusregion nicht länger benutzt werden soll (z.B. durch Ausführen einer Instruktion). In anderen Ausführungsformen können Privatstatusregionen unter Benutzung anderer Verfahren zugeteilt werden. Beispielsweise kann eine Privatstatusregion durch Schreiben von modellspezifischen Registern (MSRs), durch Ausführen von Instruktionen in der ISA, durch Schreiben von Speicherorten usw. zugeteilt werden.
  • Obwohl die oben genannten Beispiele Ausführungsformen der vorliegenden Erfindung im Kontext von Ausführungseinheiten und logischen Schaltungen beschreiben, lassen sich andere Ausführungsformen der vorliegenden Erfindung mit Hilfe von Software erzielen. Beispielsweise kann die vorliegende Erfindung in einigen Ausführungsformen als ein Computerprogrammprodukt oder als Software vorgesehen sein, die eine Maschine oder ein computerlesbares Medium umfaßt, worauf Instruktionen gespeichert sind, die zum Programmieren eines Computers (oder anderer elektronischer Vorrichtungen) benutzt werden können, um einen Prozeß gemäß einer Ausführungsform der Erfindung durchzuführen. In anderen Ausführungsformen können Vorgänge von spezifischen Hardwarekomponenten durchgeführt werden, die Mikrocode, festverkabelte Logik oder irgendeine andere Kombination programmierter Computerkomponenten und maßgefertigter Hardwarekomponenten aufweisen.
  • So kann ein maschinenlesbares Medium einen Mechanismus zum Speichern oder Übertragen von Information in einer von einer Maschine (z.B. einem Computer) lesbaren Form aufweisen, ist aber nicht beschränkt auf, Disketten, Compact Disks, Lesespeicher (CD-ROMs) und magnetooptische Disks, Lesespeicher (ROMs), Schreib-Lese-Speicher (RAM), löschbare programmierbare Lesespeicher (EPROM), elektrisch löschbare programmierbare Lesespeicher (EEPROM), magnetische oder optische Karten, Flash-Speicher, eine Übertragung über das Internet, elektrische, optische, akustische oder andere Formen von übertragenen Signalen (z.B. Trägerwellen, Infrarotsignale, Digitalsignale usw.) oder ähnliches.
  • Ferner kann ein Entwurf mehrere Stufen durchlaufen, von der Erzeugung bis zur Simulation hin zur Herstellung. Daten, die einen Entwurf repräsentieren, können den Entwurf auf unterschiedliche Art und Weise repräsentieren. Zunächst, wie es in Simulationen nützlich ist, kann die Hardware unter Benutzung einer Hardware-Beschreibungssprache oder einer anderen funktionalen Beschreibungssprache repräsentiert werden. Außerdem kann auf einigen Stufen des Entwurfsprozesses ein Schaltungslevelmodell mit Logik- und/oder Transistorgattern erzeugt werden. Auch erreichen die meisten Entwürfe auf einer Stufe ein Datenlevel, das die physikalische Anordnung verschiedener Vorrichtungen im Hardwaremodell repräsentiert. Für den Fall, daß übliche Halbleiterherstellungsverfahren benutzt werden, können die Daten, die ein Hardwaremodell repräsentieren, die Daten sein, die das Vorhandensein oder die Abwesenheit verschiedener Merkmale auf verschiedenen Maskenschichten spezifizieren, die benutzt werden, um den integrierten Schaltkreis herzustellen. Bei jeder Repräsentation des Entwurfs können die Daten auf jeder Art maschinenlesbaren Mediums gespeichert werden. Eine optische oder elektrische Welle, die moduliert oder anders erzeugt wird, um solche Information zu übertragen, ein Speicher oder ein magnetischer oder optischer Speicher wie z.B. eine Disk können ein maschinenlesbares Medium sein. Jedes dieser Medien kann den Entwurf oder die Softwareinformation „tragen" oder „anzeigen". Wenn eine elektrische Trägerwelle, die den Code oder den Entwurf anzeigt oder trägt, übertragen wird, sodaß ein Kopieren, Puffern oder eine Neuübertragung des elektrischen Signals durchgeführt wird, wird eine neue Kopie erstellt. So kann ein Kommunikationsanbieter oder ein Netzwerkanbieter Kopien eines Artikels (einer Trägerwelle) anfertigen, die Verfahren der vorliegenden Erfindung verkörpert.
  • In der vorangegangenen Beschreibung wurde die Erfindung unter Bezugnahme auf verschiedene Verfahren zum Zugreifen auf Daten zum Status einer Datenverarbeitungsmaschine von einem öffentlich zugänglichen Speicher beschrieben. Man wird jedoch verstehen, daß verschiedene Modifizierungen und Änderungen vorgenommen werden können, ohne vom breiteren Geist und Umfang der Ausführungsformen der Erfindung abzuweichen, die in den beiliegenden Ansprüchen definiert ist. Die Beschreibung und die Figuren sind dementsprechend als erläuternd und nicht als begrenzend zu verstehen.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform der Erfindung ist ein Verfahren zum Betreiben einer Datenverarbeitungsmaschine beschrieben, wobei Daten zum Status der Maschine an einen Ort in einem Speicher geschrieben werden. Dabei handelt es sich um einen Ort, der für Software zugänglich ist, die für die Maschine geschrieben sein kann. Die geschriebenen Statusdaten sind codiert. Diese Statusdaten können aus dem Speicher gemäß einem Decodierungsprozeß abgerufen werden. Andere Ausführungsformen sind ebenfalls beschrieben und beansprucht.

Claims (33)

  1. Verfahren zum Betreiben einer Datenverarbeitungsmaschine, das folgendes umfaßt: a) Anwenden eines Codierungsprozesses auf Privatstatusdaten durch einen Prozessor, wobei die Privatstatusdaten einen Status des Prozessors erfassen; b) Schreiben der codierten Privatstatusdaten an einen Speicherort, wobei der Ort ein Ort ist, der für Software zugänglich ist, die für den Prozessor geschrieben sein kann; und c) Abrufen der Privatstatusdaten aus dem Speicher gemäß einem Decodierungsprozeß, der den Codierungsprozeß rückgängig machen kann.
  2. Verfahren nach Anspruch 1, wobei der Codierungsprozeß einen Versuch vereiteln soll, die Privatstatusdaten durch einen Prozeß abzurufen, der nicht der Decodierungsprozeß ist.
  3. Verfahren nach Anspruch 1, wobei der Codierungsprozeß nur so stark ist, daß er einen Autor der Software dazu veranlaßt, beim Schreiben der Software ein Verfahren anzuwenden, das von einem Hersteller des Prozessors zum Zugreifen auf die Privatstatusdaten von dem Speicher vorgegeben ist, anstatt dieses Verfahren zu umgehen.
  4. Verfahren nach Anspruch 3, wobei die Privatstatusdaten entweder bezeichnen a) den Inhalt eines internen Registers des Prozessors, das nicht explizit in einer Bedienungsanleitung für den Prozessor identifiziert ist, die zur Benutzung durch die Softwareentwickler vorgesehen ist, oder b) den Inhalt eines internen Registers des Prozessors, das explizit in einer Bedienungsanleitung für den Prozessor identifiziert ist, die zur Benutzung durch die Softwareentwickler vorgesehen ist, aber die in einem Format und an einem Ort gespeichert ist, das oder der nicht explizit in einer Bedienungsanleitung für den Prozessor identifiziert ist, die zur Benutzung durch die Softwareentwickler vorgesehen ist.
  5. Verfahren nach Anspruch 1, wobei die Privatstatusdaten entweder a) an einen öffentlich zugänglichen Ort in einer Registerdatei des Prozessors oder b) in einen Zwischenspeicher oder c) in einen Speicher geschrieben werden.
  6. Verfahren nach Anspruch 1, wobei der Codierungsprozeß ein Prozeß ist, wobei der Ort des geschriebenen Inhalts eines jeweiligen internen Registers des Prozessors sich wenigstens einmal zufallsgesteuert ändert, während a) bis b) wiederholt werden.
  7. Verfahren nach Anspruch 1, wobei der Codierungsprozeß ein Prozeß ist, wobei ein Speicherformat des geschriebenen Inhalts eines jeweiligen internen Registers des Prozessors sich wenigstens einmal zwischen Big-Endian und Little-Endian zufallsgesteuert ändert, während a) bis b) wiederholt werden.
  8. Verfahren nach Anspruch 1, wobei der Codierungsprozeß ein Prozeß ist, wobei eine Chiffre auf den Inhalt eines jeweiligen Registers angewandt wird, um einen codierten Wert zu erzeugen, der dann an den Ort im Speicher geschrieben wird.
  9. Verfahren nach Anspruch 1 das ferner ein Speichern der abgerufenen Statusdaten in einem Privatspeicher des Prozessors umfaßt.
  10. Herstellungsgegenstand, der folgendes aufweist: eine Datenverarbeitungsmaschine, die einen privaten internen Status aufweist, wobei der interne Status sich ändert, während die Maschine Instruktionen ausführt, die ihr als Teil eines Programms zugeführt werden, wobei die Maschine Daten zu dem internen Status codieren und die codierten Statusdaten an einen Ort in einer Speichereinheit speichern soll, wobei der Ort von einer Instruktionssatzarchitektur der Maschine zugänglich ist.
  11. Herstellungsgegenstand nach Anspruch 10, wobei die Datenverarbeitungsmaschine ein Prozessor ist, der eine spezielle Lesemikrooperation aufweist, die benutzt wird, wenn der Prozessor die Statusdaten aus der Speichereinheit abrufen soll.
  12. Herstellungsgegenstand nach Anspruch 11, wobei der Prozessor ferner einen internen Zwischenspeicher aufweist und die codierten Statusdaten an einen öffentlichen Ort in dem Zwischenspeicher schreiben soll.
  13. Herstellungsgegenstand nach Anspruch 11, wobei der Prozessor die Statusdaten abrufen und die abgerufenen Statusdaten an einen privaten Ort in der Datenverarbeitungsmaschine schreiben soll.
  14. Herstellungsgegenstand nach Anspruch 11, wobei der Prozessor die Statusdaten abrufen und sich selbst in Vorbereitung auf die Wiederaufnahme der Ausführung einer unterbrochenen Aufgabe mit den abgerufenen Statusdaten konfigurieren soll.
  15. Herstellungsgegenstand nach Anspruch 11, wobei der Prozessor ein Prozessor ist, für den eine herstellerdefinierte Instruktion vorliegt, die bei Ausführung durch den Prozessor die Statusdaten aus der Speichereinheit abruft.
  16. Herstellungsgegenstand nach Anspruch 10, wobei die Datenverarbeitungsmaschine ein Prozessor ist, für den eine spezielle Mikrooperation definiert ist, um auf die codierten Statusdaten aus der Speichereinheit zuzugreifen, und wobei der Prozessor ferner eine Adreßverschleierungseinheit aufweist, um einen Adreßwert zu empfangen, der jeweiligen Statusdaten des Prozessors zugeordnet ist, wobei der Adreßwert von einer Meldung der speziellen Mikrooperation abgeleitet wurde, wobei die Verschleierungseinheit einen codierten physikalischen Adreßwert bereitstellen soll, der auf den tatsächlichen Ort in der Speichereinheit hinweist, wo die jeweiligen Statusdaten gespeichert sind.
  17. Herstellungsgegenstand nach Anspruch 10, wobei die Datenverarbeitungsmaschine ein Prozessor ist, für den ein Hardware-Steuersignal zum Zugreifen auf die codierten Daten aus der Speichereinheit definiert ist, und wobei der Prozessor ferner einen internen Zwischenspeicher aufweist, wobei eine Datenumwandlungseinheit Datenwerte von dem Zwischenspeicher empfangen soll, als Resultat eines Zwischenspeicherzugriffs aufgrund des Hardwaresteuersignals, wobei die Umwandlungseinheit den Datenwert in die tatsächlichen Statusdaten des Prozessors decodieren soll.
  18. Computersystem, das folgendes aufweist: einen Prozessor, und einen Hauptspeicher, der kommunizierend mit dem Prozessor verbunden ist und der eine öffentliche Region aufweist, die vorgesehen ist, Privatstatusdaten des Prozessors in codierter Form zu speichern.
  19. System nach Anspruch 18, wobei der Prozessor die Privatstatusdaten vor dem Speichern in der öffentlichen Region codiert.
  20. System nach Anspruch 18, wobei der Prozessor einen Wert decodiert, der aus der öffentlichen Region abgelesen wurde, bevor er ihn benutzt.
  21. System nach Anspruch 18, wobei der Prozessor ferner eine interne Speichereinheit aufweist, in der eine öffentliche Region dazu vorgesehen ist, eine Kopie der Privatstatusdaten in codierter Form zu speichern.
  22. System nach Anspruch 21, wobei die interne Speichereinheit entweder eine Zwischenspeicher- oder eine Registerdatei ist.
  23. System nach Anspruch 21, wobei eine private Region in der internen Speichereinheit dazu vorgesehen ist, die Privatstatusdaten in nicht codierter Form zu speichern.
  24. System nach Anspruch 18, das ferner einen Systemchipsatz aufweist, der den Prozessor kommunizierend mit dem Hauptspeicher verbindet.
  25. Verfahren zum Betreiben einer Datenverarbeitungsmaschine, das folgendes umfaßt: Codieren von Privatstatusdaten zum Status der Maschine; und Schreiben der codierten Privatstatusdaten an einen Ort im Speicher, wobei der Ort für die Software zugänglich ist, die auf der Maschine läuft.
  26. Verfahren nach Anspruch 25, wobei das Codieren ein Chiffrieren eines Werts der Privatdaten umfaßt, um die codierten Privatdaten zu erhalten.
  27. Verfahren nach Anspruch 25, wobei die Privatdaten zum Status der Maschine entweder ein Registerwert oder ein Wert aus dem Speicher sind.
  28. Verfahren nach Anspruch 25, wobei das Codieren eine Adreßcodierung umfaßt, um einen Adreßwert der Privatdaten zu verschleiern.
  29. Verfahren nach Anspruch 25, das ferner folgendes umfaßt: Wiederherstellen der Privatdaten aus dem Speicher anhand eines Decodierungsprozesses.
  30. Verfahren nach Anspruch 29, wobei der Wiederherstellungsprozeß folgendes umfaßt: Lesen mehrerer Werte aus dem Speicher; und Kombinieren der gelesenen Werte, um einen einzelnen nicht codierten Wert der Privatdaten zu bilden.
  31. Verfahren nach Anspruch 29, wobei das Wiederherstellen folgendes umfaßt: Lesen mehrerer Werte von einem oder mehreren nicht zusammenhängenden Speicherorten; Kombinieren der gelesenen Werte, um einen einzelnen Wert zu bilden; und Decodieren des einzelnen Werts, um einen einzelnen nicht codierten Wert der Privatdaten zu bilden.
  32. Verfahren nach Anspruch 25, wobei die Privatdaten entweder bezeichnen a) den Inhalt eines internen Registers der Maschine, der nicht explizit in einer Bedienungsanleitung der Maschine ausgewiesen ist, die zur Benutzung durch Softwareentwickler vorgesehen ist, oder b) den Inhalt eines internen Registers der Maschine, der explizit in einer Bedienungsanleitung der Maschine ausgewiesen ist, die zur Benutzung durch Softwareentwickler vorgesehen ist, aber der in einem Format oder an einem Ort gespeichert ist, das oder der nicht explizit in einer Bedienungsanleitung der Maschine ausgewiesen ist, die zur Benutzung durch Softwareentwickler vorgesehen ist.
  33. Verfahren nach Anspruch 29, das ferner ein Speichern der wiederhergestellten Privatdaten in einem Privatspeicher der Maschine umfaßt.
DE112004002259T 2003-11-26 2004-11-07 Zugriff auf private Daten zum Status einer datenverarbeitenden Maschine von einem öffentlich zugänglichen Speicher Expired - Fee Related DE112004002259B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/724,321 US8156343B2 (en) 2003-11-26 2003-11-26 Accessing private data about the state of a data processing machine from storage that is publicly accessible
US10/724,321 2003-11-26
PCT/US2004/038734 WO2005055024A1 (en) 2003-11-26 2004-11-07 Accessing private data about the state of a data processing machine from storage that is publicly accessible

Publications (2)

Publication Number Publication Date
DE112004002259T5 true DE112004002259T5 (de) 2006-10-26
DE112004002259B4 DE112004002259B4 (de) 2013-06-06

Family

ID=34592462

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002259T Expired - Fee Related DE112004002259B4 (de) 2003-11-26 2004-11-07 Zugriff auf private Daten zum Status einer datenverarbeitenden Maschine von einem öffentlich zugänglichen Speicher

Country Status (6)

Country Link
US (3) US8156343B2 (de)
JP (2) JP2007515709A (de)
KR (1) KR100974973B1 (de)
CN (1) CN1886711B (de)
DE (1) DE112004002259B4 (de)
WO (1) WO2005055024A1 (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050044408A1 (en) * 2003-08-18 2005-02-24 Bajikar Sundeep M. Low pin count docking architecture for a trusted platform
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible
JP2005182499A (ja) * 2003-12-19 2005-07-07 Matsushita Electric Ind Co Ltd 並列演算装置
US7203808B2 (en) * 2004-03-19 2007-04-10 Intel Corporation Isolation and protection of disk areas controlled and for use by virtual machine manager in firmware
US20060039554A1 (en) * 2004-08-18 2006-02-23 Roxio, Inc. High security media encryption
US9280473B2 (en) * 2004-12-02 2016-03-08 Intel Corporation Method and apparatus for accessing physical memory from a CPU or processing element in a high performance manner
US20060150247A1 (en) * 2004-12-30 2006-07-06 Andrew Gafken Protection of stored data
US20060259900A1 (en) * 2005-05-12 2006-11-16 Xerox Corporation Method for creating unique identification for copies of executable code and management thereof
US20060259903A1 (en) * 2005-05-12 2006-11-16 Xerox Corporation Method for creating unique identification for copies of executable code and management thereof
US8694797B2 (en) * 2006-02-14 2014-04-08 Lenovo (Sinapore) Pte Ltd Method for preventing malicious software from execution within a computer system
US8041958B2 (en) * 2006-02-14 2011-10-18 Lenovo (Singapore) Pte. Ltd. Method for preventing malicious software from execution within a computer system
US8146089B2 (en) * 2006-06-14 2012-03-27 Intel Corporation Sharing resources of a partitioned system
US9280659B2 (en) * 2006-12-29 2016-03-08 Intel Corporation Methods and apparatus for remeasuring a virtual machine monitor
US8904552B2 (en) * 2007-04-17 2014-12-02 Samsung Electronics Co., Ltd. System and method for protecting data information stored in storage
US8848924B2 (en) * 2008-06-27 2014-09-30 University Of Washington Privacy-preserving location tracking for devices
US8719588B2 (en) * 2008-06-30 2014-05-06 Atmel Corporation Memory address obfuscation
US9405931B2 (en) * 2008-11-14 2016-08-02 Dell Products L.P. Protected information stream allocation using a virtualized platform
JP2011232801A (ja) * 2010-04-23 2011-11-17 Renesas Electronics Corp 情報処理装置及びicカード
FR2990034B1 (fr) * 2012-04-25 2014-04-25 Inside Secure Procede de controle de redondance cyclique protege contre une attaque par canal auxiliaire
US9015400B2 (en) * 2013-03-05 2015-04-21 Qualcomm Incorporated Methods and systems for reducing the amount of time and computing resources that are required to perform a hardware table walk (HWTW)
US8983068B2 (en) * 2013-03-06 2015-03-17 Infineon Technologies Ag Masked nonlinear feedback shift register
US9251090B1 (en) * 2014-06-03 2016-02-02 Amazon Technologies, Inc. Hypervisor assisted virtual memory obfuscation
WO2017059396A1 (en) * 2015-09-30 2017-04-06 Clark Jonathan A Computer and method for transmitting confidential information in a network
KR102431928B1 (ko) * 2015-10-29 2022-08-16 엘지디스플레이 주식회사 메모리 보호 장치 및 그 보호 방법과 이를 포함한 유기발광 표시장치
US10452802B2 (en) * 2016-07-08 2019-10-22 efabless corporation Methods for engineering integrated circuit design and development
US10146604B2 (en) 2016-08-23 2018-12-04 Oracle International Corporation Bad block detection and predictive analytics in NAND flash storage devices
US11093588B2 (en) * 2017-06-26 2021-08-17 Micron Technology, Inc. Memory system including data obfuscation
CN109450592A (zh) * 2018-09-29 2019-03-08 广东雅达电子股份有限公司 一种通信协议重组方法
US11481336B2 (en) * 2019-08-19 2022-10-25 Micron Technology, Inc. Host assisted operations in managed memory devices
FR3101980B1 (fr) 2019-10-11 2021-12-10 St Microelectronics Grenoble 2 Processeur

Family Cites Families (268)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699532A (en) 1970-04-21 1972-10-17 Singer Co Multiprogramming control for a data handling system
US3996449A (en) 1975-08-25 1976-12-07 International Business Machines Corporation Operating system authenticator
US4162536A (en) 1976-01-02 1979-07-24 Gould Inc., Modicon Div. Digital input/output system and method
US4037214A (en) 1976-04-30 1977-07-19 International Business Machines Corporation Key register controlled accessing system
US4247905A (en) 1977-08-26 1981-01-27 Sharp Kabushiki Kaisha Memory clear system
US4278837A (en) 1977-10-31 1981-07-14 Best Robert M Crypto microprocessor for executing enciphered programs
US4276594A (en) 1978-01-27 1981-06-30 Gould Inc. Modicon Division Digital computer with multi-processor capability utilizing intelligent composite memory and input/output modules and method for performing the same
US4207609A (en) 1978-05-08 1980-06-10 International Business Machines Corporation Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system
JPS5823570B2 (ja) 1978-11-30 1983-05-16 国産電機株式会社 液面検出装置
JPS5576447A (en) 1978-12-01 1980-06-09 Fujitsu Ltd Address control system for software simulation
US4307447A (en) 1979-06-19 1981-12-22 Gould Inc. Programmable controller
US4319323A (en) 1980-04-04 1982-03-09 Digital Equipment Corporation Communications device for data processing system
US4419724A (en) 1980-04-14 1983-12-06 Sperry Corporation Main bus interface package
US4366537A (en) 1980-05-23 1982-12-28 International Business Machines Corp. Authorization mechanism for transfer of program control or data between different address spaces having different storage protect keys
US4403283A (en) 1980-07-28 1983-09-06 Ncr Corporation Extended memory system and method
DE3034581A1 (de) 1980-09-13 1982-04-22 Robert Bosch Gmbh, 7000 Stuttgart Auslesesicherung bei einchip-mikroprozessoren
US4521852A (en) 1982-06-30 1985-06-04 Texas Instruments Incorporated Data processing device formed on a single semiconductor substrate having secure memory
US4558176A (en) 1982-09-20 1985-12-10 Arnold Mark G Computer systems to inhibit unauthorized copying, unauthorized usage, and automated cracking of protected software
JPS59111561A (ja) 1982-12-17 1984-06-27 Hitachi Ltd 複合プロセツサ・システムのアクセス制御方式
US4630269A (en) * 1983-05-16 1986-12-16 Data General Corporation Methods for diagnosing malfunctions in a disk drive
US4759064A (en) 1985-10-07 1988-07-19 Chaum David L Blind unanticipated signature systems
US4975836A (en) 1984-12-19 1990-12-04 Hitachi, Ltd. Virtual computer system
JPS61206057A (ja) 1985-03-11 1986-09-12 Hitachi Ltd アドレス変換装置
FR2592510B1 (fr) 1985-12-31 1988-02-12 Bull Cp8 Procede et appareil pour certifier des services obtenus a l'aide d'un support portatif tel qu'une carte a memoire
FR2601535B1 (fr) 1986-07-11 1988-10-21 Bull Cp8 Procede pour certifier l'authenticite d'une donnee echangee entre deux dispositifs connectes en local ou a distance par une ligne de transmission
FR2601476B1 (fr) 1986-07-11 1988-10-21 Bull Cp8 Procede pour authentifier une donnee d'habilitation externe par un objet portatif tel qu'une carte a memoire
FR2601525B1 (fr) 1986-07-11 1988-10-21 Bull Cp8 Dispositif de securite interdisant le fonctionnement d'un ensemble electronique apres une premiere coupure de son alimentation electrique
US5091846A (en) * 1986-10-03 1992-02-25 Intergraph Corporation Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency
JPS63253451A (ja) * 1987-04-10 1988-10-20 Hitachi Ltd メモリ装置のセキユリテイ制御方式
FR2618002B1 (fr) 1987-07-10 1991-07-05 Schlumberger Ind Sa Procede et systeme d'authentification de cartes a memoire electronique
US5007082A (en) 1988-08-03 1991-04-09 Kelly Services, Inc. Computer software encryption apparatus
US5079737A (en) 1988-10-25 1992-01-07 United Technologies Corporation Memory management unit for the MIL-STD 1750 bus
US5434999A (en) 1988-11-09 1995-07-18 Bull Cp8 Safeguarded remote loading of service programs by authorizing loading in protected memory zones in a terminal
FR2640798B1 (fr) 1988-12-20 1993-01-08 Bull Cp8 Dispositif de traitement de donnees comportant une memoire non volatile electriquement effacable et reprogrammable
JPH02171934A (ja) 1988-12-26 1990-07-03 Hitachi Ltd 仮想計算機システム
JPH02208740A (ja) 1989-02-09 1990-08-20 Fujitsu Ltd 仮想計算機制御方式
US5781753A (en) 1989-02-24 1998-07-14 Advanced Micro Devices, Inc. Semi-autonomous RISC pipelines for overlapped execution of RISC-like instructions within the multiple superscalar execution units of a processor having distributed pipeline control for speculative and out-of-order execution of complex instructions
US5442645A (en) 1989-06-06 1995-08-15 Bull Cp8 Method for checking the integrity of a program or data, and apparatus for implementing this method
JP2590267B2 (ja) 1989-06-30 1997-03-12 株式会社日立製作所 仮想計算機における表示制御方式
US5022077A (en) 1989-08-25 1991-06-04 International Business Machines Corp. Apparatus and method for preventing unauthorized access to BIOS in a personal computer system
JP2825550B2 (ja) 1989-09-21 1998-11-18 株式会社日立製作所 多重仮想空間アドレス制御方法および計算機システム
CA2010591C (en) 1989-10-20 1999-01-26 Phillip M. Adams Kernels, description tables and device drivers
CA2027799A1 (en) 1989-11-03 1991-05-04 David A. Miller Method and apparatus for independently resetting processors and cache controllers in multiple processor systems
US5075842A (en) 1989-12-22 1991-12-24 Intel Corporation Disabling tag bit recognition and allowing privileged operations to occur in an object-oriented memory protection mechanism
EP0473913A3 (en) 1990-09-04 1992-12-16 International Business Machines Corporation Method and apparatus for providing a service pool of virtual machines for a plurality of vm users
US5108590A (en) 1990-09-12 1992-04-28 Disanto Dennis Water dispenser
US5230069A (en) 1990-10-02 1993-07-20 International Business Machines Corporation Apparatus and method for providing private and shared access to host address and data spaces by guest programs in a virtual machine computer system
US5317705A (en) 1990-10-24 1994-05-31 International Business Machines Corporation Apparatus and method for TLB purge reduction in a multi-level machine system
US5287363A (en) 1991-07-01 1994-02-15 Disk Technician Corporation System for locating and anticipating data storage media failures
US5437033A (en) 1990-11-16 1995-07-25 Hitachi, Ltd. System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode
US5255379A (en) 1990-12-28 1993-10-19 Sun Microsystems, Inc. Method for automatically transitioning from V86 mode to protected mode in a computer system using an Intel 80386 or 80486 processor
US5453003A (en) 1991-01-09 1995-09-26 Pfefferle; William C. Catalytic method
US5446904A (en) 1991-05-17 1995-08-29 Zenith Data Systems Corporation Suspend/resume capability for a protected mode microprocessor
JPH04348434A (ja) 1991-05-27 1992-12-03 Hitachi Ltd 仮想計算機システム
US5319760A (en) 1991-06-28 1994-06-07 Digital Equipment Corporation Translation buffer for virtual machines with address space match
US5522075A (en) 1991-06-28 1996-05-28 Digital Equipment Corporation Protection ring extension for computers having distinct virtual machine monitor and virtual machine address spaces
US5455909A (en) 1991-07-05 1995-10-03 Chips And Technologies Inc. Microprocessor with operation capture facility
JPH06236284A (ja) 1991-10-21 1994-08-23 Intel Corp コンピュータシステム処理状態を保存及び復元する方法及びコンピュータシステム
US5627987A (en) 1991-11-29 1997-05-06 Kabushiki Kaisha Toshiba Memory management and protection system for virtual memory in computer system
US5574936A (en) 1992-01-02 1996-11-12 Amdahl Corporation Access control mechanism controlling access to and logical purging of access register translation lookaside buffer (ALB) in a computer system
US5486529A (en) 1992-04-16 1996-01-23 Zeneca Limited Certain pyridyl ketones for treating diseases involving leukocyte elastase
US5421006A (en) 1992-05-07 1995-05-30 Compaq Computer Corp. Method and apparatus for assessing integrity of computer system software
US5610981A (en) 1992-06-04 1997-03-11 Integrated Technologies Of America, Inc. Preboot protection for a data security system with anti-intrusion capability
US5237616A (en) 1992-09-21 1993-08-17 International Business Machines Corporation Secure computer system having privileged and unprivileged memories
US5293424A (en) 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
US5796835A (en) 1992-10-27 1998-08-18 Bull Cp8 Method and system for writing information in a data carrier making it possible to later certify the originality of this information
EP0600112A1 (de) 1992-11-30 1994-06-08 Siemens Nixdorf Informationssysteme Aktiengesellschaft Datenverarbeitungsanlage mit virtueller Speicheradressierung und schlüsselgesteuertem Speicherzugriff
JP2765411B2 (ja) 1992-11-30 1998-06-18 株式会社日立製作所 仮想計算機方式
US5668971A (en) 1992-12-01 1997-09-16 Compaq Computer Corporation Posted disk read operations performed by signalling a disk read complete to the system prior to completion of data transfer
JPH06187178A (ja) 1992-12-18 1994-07-08 Hitachi Ltd 仮想計算機システムの入出力割込み制御方法
US5493683A (en) 1992-12-29 1996-02-20 Intel Corporation Register for identifying processor characteristics
US5483656A (en) 1993-01-14 1996-01-09 Apple Computer, Inc. System for managing power consumption of devices coupled to a common bus
US5469557A (en) 1993-03-05 1995-11-21 Microchip Technology Incorporated Code protection in microcontroller with EEPROM fuses
FR2703800B1 (fr) 1993-04-06 1995-05-24 Bull Cp8 Procédé de signature d'un fichier informatique, et dispositif pour la mise en Óoeuvre.
FR2704341B1 (fr) 1993-04-22 1995-06-02 Bull Cp8 Dispositif de protection des clés d'une carte à puce.
JPH06348867A (ja) 1993-06-04 1994-12-22 Hitachi Ltd マイクロコンピュータ
FR2706210B1 (fr) 1993-06-08 1995-07-21 Bull Cp8 Procédé d'authentification d'un objet portatif par un terminal hors ligne, objet portatif et terminal correspondants.
US5555385A (en) 1993-10-27 1996-09-10 International Business Machines Corporation Allocation of address spaces within virtual machine compute system
US5825880A (en) 1994-01-13 1998-10-20 Sudia; Frank W. Multi-step digital signature method and system
US5459869A (en) 1994-02-17 1995-10-17 Spilo; Michael L. Method for providing protected mode services for device drivers and other resident software
US5604805A (en) 1994-02-28 1997-02-18 Brands; Stefanus A. Privacy-protected transfer of electronic information
FR2717286B1 (fr) 1994-03-09 1996-04-05 Bull Cp8 Procédé et dispositif pour authentifier un support de données destiné à permettre une transaction ou l'accès à un service ou à un lieu, et support correspondant.
JP3642533B2 (ja) * 1994-04-26 2005-04-27 株式会社東芝 プログラムカード及びこれを用いた計算機
US5684881A (en) 1994-05-23 1997-11-04 Matsushita Electric Industrial Co., Ltd. Sound field and sound image control apparatus and method
US5473692A (en) 1994-09-07 1995-12-05 Intel Corporation Roving software license for a hardware agent
US5539828A (en) 1994-05-31 1996-07-23 Intel Corporation Apparatus and method for providing secured communications
US5533123A (en) 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security
US5978481A (en) 1994-08-16 1999-11-02 Intel Corporation Modem compatible method and apparatus for encrypting data that is transparent to software applications
DE69509717T2 (de) 1994-08-31 1999-11-11 Motorola Inc Modulare Chipauswahl-Steuerschaltung
JPH0883211A (ja) 1994-09-12 1996-03-26 Mitsubishi Electric Corp データ処理装置
DE69534757T2 (de) 1994-09-15 2006-08-31 International Business Machines Corp. System und Verfahren zur sicheren Speicherung und Verteilung von Daten unter Verwendung digitaler Unterschriften
US6058478A (en) 1994-09-30 2000-05-02 Intel Corporation Apparatus and method for a vetted field upgrade
FR2725537B1 (fr) 1994-10-11 1996-11-22 Bull Cp8 Procede de chargement d'une zone memoire protegee d'un dispositif de traitement de l'information et dispositif associe
US5903752A (en) 1994-10-13 1999-05-11 Intel Corporation Method and apparatus for embedding a real-time multi-tasking kernel in a non-real-time operating system
US5606617A (en) 1994-10-14 1997-02-25 Brands; Stefanus A. Secret-key certificates
US5564040A (en) 1994-11-08 1996-10-08 International Business Machines Corporation Method and apparatus for providing a server function in a logically partitioned hardware machine
US6269392B1 (en) 1994-11-15 2001-07-31 Christian Cotichini Method and apparatus to monitor and locate an electronic device using a secured intelligent agent
US5560013A (en) 1994-12-06 1996-09-24 International Business Machines Corporation Method of using a target processor to execute programs of a source architecture that uses multiple address spaces
US5555414A (en) 1994-12-14 1996-09-10 International Business Machines Corporation Multiprocessing system including gating of host I/O and external enablement to guest enablement at polling intervals
US5615263A (en) 1995-01-06 1997-03-25 Vlsi Technology, Inc. Dual purpose security architecture with protected internal operating system
US5764969A (en) 1995-02-10 1998-06-09 International Business Machines Corporation Method and system for enhanced management operation utilizing intermixed user level and supervisory level instructions with partial concept synchronization
FR2731536B1 (fr) 1995-03-10 1997-04-18 Schlumberger Ind Sa Procede d'inscription securisee d'informations dans un support portable
US5717903A (en) 1995-05-15 1998-02-10 Compaq Computer Corporation Method and appartus for emulating a peripheral device to allow device driver development before availability of the peripheral device
JP3451595B2 (ja) 1995-06-07 2003-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 二つの別個の命令セット・アーキテクチャへの拡張をサポートすることができるアーキテクチャ・モード制御を備えたマイクロプロセッサ
JPH0944407A (ja) * 1995-08-02 1997-02-14 Nec Eng Ltd データファイルの保護方法及びセキュリティ方式
US5684948A (en) 1995-09-01 1997-11-04 National Semiconductor Corporation Memory management circuit which provides simulated privilege levels
US5633929A (en) 1995-09-15 1997-05-27 Rsa Data Security, Inc Cryptographic key escrow system having reduced vulnerability to harvesting attacks
US5737760A (en) 1995-10-06 1998-04-07 Motorola Inc. Microcontroller with security logic circuit which prevents reading of internal memory by external program
US6093213A (en) 1995-10-06 2000-07-25 Advanced Micro Devices, Inc. Flexible implementation of a system management mode (SMM) in a processor
JP3693721B2 (ja) 1995-11-10 2005-09-07 Necエレクトロニクス株式会社 フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
IL116708A (en) 1996-01-08 2000-12-06 Smart Link Ltd Real-time task manager for a personal computer
WO1997025798A1 (en) 1996-01-11 1997-07-17 Mrj, Inc. System for controlling access and distribution of digital property
US5657445A (en) 1996-01-26 1997-08-12 Dell Usa, L.P. Apparatus and method for limiting access to mass storage devices in a computer system
US5860028A (en) * 1996-02-01 1999-01-12 Paragon Electric Company, Inc. I/O bus expansion system wherein processor checks plurality of possible address until a response from the peripheral selected by address decoder using user input
IL117085A (en) 1996-02-08 2005-07-25 Milsys Ltd Secure computer system
US5835594A (en) 1996-02-09 1998-11-10 Intel Corporation Methods and apparatus for preventing unauthorized write access to a protected non-volatile storage
US5978892A (en) 1996-05-03 1999-11-02 Digital Equipment Corporation Virtual memory allocation in a virtual address space having an inaccessible gap
US5809546A (en) 1996-05-23 1998-09-15 International Business Machines Corporation Method for managing I/O buffers in shared storage by structuring buffer table having entries including storage keys for controlling accesses to the buffers
US6175925B1 (en) 1996-06-13 2001-01-16 Intel Corporation Tamper resistant player for scrambled contents
US6178509B1 (en) 1996-06-13 2001-01-23 Intel Corporation Tamper resistant methods and apparatus
US6205550B1 (en) 1996-06-13 2001-03-20 Intel Corporation Tamper resistant methods and apparatus
US5729760A (en) 1996-06-21 1998-03-17 Intel Corporation System for providing first type access to register if processor in first mode and second type access to register if processor not in first mode
US6199152B1 (en) 1996-08-22 2001-03-06 Transmeta Corporation Translated memory protection apparatus for an advanced microprocessor
US5740178A (en) 1996-08-29 1998-04-14 Lucent Technologies Inc. Software for controlling a reliable backup memory
WO1998012620A1 (fr) 1996-09-20 1998-03-26 Mitsubishi Denki Kabushiki Kaisha Micro-ordinateur possedant une fonction de commande de remise a zero
US6055637A (en) 1996-09-27 2000-04-25 Electronic Data Systems Corporation System and method for accessing enterprise-wide resources by presenting to the resource a temporary credential
US5844986A (en) 1996-09-30 1998-12-01 Intel Corporation Secure BIOS
US5937063A (en) 1996-09-30 1999-08-10 Intel Corporation Secure boot
US5935242A (en) 1996-10-28 1999-08-10 Sun Microsystems, Inc. Method and apparatus for initializing a device
JPH10134008A (ja) 1996-11-05 1998-05-22 Mitsubishi Electric Corp 半導体装置およびコンピュータシステム
US5852717A (en) 1996-11-20 1998-12-22 Shiva Corporation Performance optimizations for computer networks utilizing HTTP
DE19649292A1 (de) 1996-11-28 1998-06-04 Deutsche Telekom Ag Verfahren zum Sichern eines durch eine Schlüsselhierarchie geschützten Systems
US5901225A (en) 1996-12-05 1999-05-04 Advanced Micro Devices, Inc. System and method for performing software patches in embedded systems
US5757919A (en) 1996-12-12 1998-05-26 Intel Corporation Cryptographically protected paging subsystem
US5818939A (en) 1996-12-18 1998-10-06 Intel Corporation Optimized security functionality in an electronic system
US6412035B1 (en) 1997-02-03 2002-06-25 Real Time, Inc. Apparatus and method for decreasing the response times of interrupt service routines
US6148401A (en) 1997-02-05 2000-11-14 At&T Corp. System and method for providing assurance to a host that a piece of software possesses a particular property
US5953502A (en) 1997-02-13 1999-09-14 Helbig, Sr.; Walter A Method and apparatus for enhancing computer system security
JP4000654B2 (ja) 1997-02-27 2007-10-31 セイコーエプソン株式会社 半導体装置及び電子機器
EP0970411B1 (de) 1997-03-27 2002-05-15 BRITISH TELECOMMUNICATIONS public limited company Datenkopierschutz
US6272637B1 (en) 1997-04-14 2001-08-07 Dallas Semiconductor Corporation Systems and methods for protecting access to encrypted information
US6557104B2 (en) * 1997-05-02 2003-04-29 Phoenix Technologies Ltd. Method and apparatus for secure processing of cryptographic keys
US6044478A (en) 1997-05-30 2000-03-28 National Semiconductor Corporation Cache with finely granular locked-down regions
US6075938A (en) 1997-06-10 2000-06-13 The Board Of Trustees Of The Leland Stanford Junior University Virtual machine monitors for scalable multiprocessors
US5987557A (en) 1997-06-19 1999-11-16 Sun Microsystems, Inc. Method and apparatus for implementing hardware protection domains in a system with no memory management unit (MMU)
US6175924B1 (en) 1997-06-20 2001-01-16 International Business Machines Corp. Method and apparatus for protecting application data in secure storage areas
US6035374A (en) 1997-06-25 2000-03-07 Sun Microsystems, Inc. Method of executing coded instructions in a multiprocessor having shared execution resources including active, nap, and sleep states in accordance with cache miss latency
US6584565B1 (en) 1997-07-15 2003-06-24 Hewlett-Packard Development Company, L.P. Method and apparatus for long term verification of digital signatures
US6014745A (en) 1997-07-17 2000-01-11 Silicon Systems Design Ltd. Protection for customer programs (EPROM)
US6212635B1 (en) 1997-07-18 2001-04-03 David C. Reardon Network security system allowing access and modification to a security subsystem after initial installation when a master token is in place
US5978475A (en) 1997-07-18 1999-11-02 Counterpane Internet Security, Inc. Event auditing system
US6188995B1 (en) 1997-07-28 2001-02-13 Apple Computer, Inc. Method and apparatus for enforcing software licenses
US5919257A (en) 1997-08-08 1999-07-06 Novell, Inc. Networked workstation intrusion detection system
DE19735948C1 (de) 1997-08-19 1998-10-01 Siemens Nixdorf Inf Syst Verfahren zur Verbesserung der Steuerungsmöglichkeit in Datenverarbeitungsanlagen mit Adreßübersetzung
US6282657B1 (en) 1997-09-16 2001-08-28 Safenet, Inc. Kernel mode protection
US5935247A (en) 1997-09-18 1999-08-10 Geneticware Co., Ltd. Computer system having a genetic code that cannot be directly accessed and a method of maintaining the same
US6148379A (en) 1997-09-19 2000-11-14 Silicon Graphics, Inc. System, method and computer program product for page sharing between fault-isolated cells in a distributed shared memory system
US6182089B1 (en) 1997-09-23 2001-01-30 Silicon Graphics, Inc. Method, system and computer program product for dynamically allocating large memory pages of different sizes
US5987572A (en) * 1997-09-29 1999-11-16 Intel Corporation Method and apparatus employing a dynamic encryption interface between a processor and a memory
US6061794A (en) 1997-09-30 2000-05-09 Compaq Computer Corp. System and method for performing secure device communications in a peer-to-peer bus architecture
US5970147A (en) 1997-09-30 1999-10-19 Intel Corporation System and method for configuring and registering a cryptographic device
US6357004B1 (en) 1997-09-30 2002-03-12 Intel Corporation System and method for ensuring integrity throughout post-processing
US5987604A (en) 1997-10-07 1999-11-16 Phoenix Technologies, Ltd. Method and apparatus for providing execution of system management mode services in virtual mode
US6085296A (en) 1997-11-12 2000-07-04 Digital Equipment Corporation Sharing memory pages and page tables among computer processes
US6219787B1 (en) 1997-12-22 2001-04-17 Texas Instruments Incorporated Method and apparatus for extending security model to native code
US6378072B1 (en) 1998-02-03 2002-04-23 Compaq Computer Corporation Cryptographic system
US6308270B1 (en) 1998-02-13 2001-10-23 Schlumberger Technologies, Inc. Validating and certifying execution of a software program with a smart card
US6108644A (en) 1998-02-19 2000-08-22 At&T Corp. System and method for electronic transactions
US6131166A (en) 1998-03-13 2000-10-10 Sun Microsystems, Inc. System and method for cross-platform application level power management
US6192455B1 (en) 1998-03-30 2001-02-20 Intel Corporation Apparatus and method for preventing access to SMRAM space through AGP addressing
US6374286B1 (en) 1998-04-06 2002-04-16 Rockwell Collins, Inc. Real time processor capable of concurrently running multiple independent JAVA machines
US6173417B1 (en) 1998-04-30 2001-01-09 Intel Corporation Initializing and restarting operating systems
US6339826B2 (en) 1998-05-05 2002-01-15 International Business Machines Corp. Client-server system for maintaining a user desktop consistent with server application user access permissions
US6397242B1 (en) 1998-05-15 2002-05-28 Vmware, Inc. Virtualization system including a virtual machine monitor for a computer with a segmented architecture
FR2778998B1 (fr) 1998-05-20 2000-06-30 Schlumberger Ind Sa Procede d'authentification d'un code personnel d'un utilisateur d'une carte a circuit integre
EP0961193B1 (de) 1998-05-29 2010-09-01 Texas Instruments Incorporated Sichere Rechnervorrichtung
US6421702B1 (en) 1998-06-09 2002-07-16 Advanced Micro Devices, Inc. Interrupt driven isochronous task scheduler system
NZ509018A (en) 1998-06-17 2002-06-28 Aristocrat Technologies Au Software verification and authentication
US6289438B1 (en) * 1998-07-29 2001-09-11 Kabushiki Kaisha Toshiba Microprocessor cache redundancy scheme using store buffer
US6339815B1 (en) 1998-08-14 2002-01-15 Silicon Storage Technology, Inc. Microcontroller system having allocation circuitry to selectively allocate and/or hide portions of a program memory address space
US6505279B1 (en) 1998-08-14 2003-01-07 Silicon Storage Technology, Inc. Microcontroller system having security circuitry to selectively lock portions of a program memory address space
JP2000076139A (ja) 1998-08-28 2000-03-14 Nippon Telegr & Teleph Corp <Ntt> 携帯型情報記憶媒体
JP2000090002A (ja) * 1998-09-09 2000-03-31 Toshiba Corp データベース管理システム
US6363485B1 (en) 1998-09-09 2002-03-26 Entrust Technologies Limited Multi-factor biometric authenticating device and method
US6463535B1 (en) 1998-10-05 2002-10-08 Intel Corporation System and method for verifying the integrity and authorization of software before execution in a local platform
US6230248B1 (en) 1998-10-12 2001-05-08 Institute For The Development Of Emerging Architectures, L.L.C. Method and apparatus for pre-validating regions in a virtual addressing scheme
US7194092B1 (en) 1998-10-26 2007-03-20 Microsoft Corporation Key-based secure storage
US6609199B1 (en) 1998-10-26 2003-08-19 Microsoft Corporation Method and apparatus for authenticating an open system application to a portable IC device
US6327652B1 (en) 1998-10-26 2001-12-04 Microsoft Corporation Loading and identifying a digital rights management operating system
US6330670B1 (en) 1998-10-26 2001-12-11 Microsoft Corporation Digital rights management operating system
US6445797B1 (en) 1998-12-16 2002-09-03 Secure Choice Llc Method and system for performing secure electronic digital streaming
US6463537B1 (en) 1999-01-04 2002-10-08 Codex Technologies, Inc. Modified computer motherboard security and identification system
US6282650B1 (en) 1999-01-25 2001-08-28 Intel Corporation Secure public digital watermark
US6560627B1 (en) 1999-01-28 2003-05-06 Cisco Technology, Inc. Mutual exclusion at the record level with priority inheritance for embedded systems using one semaphore
US7111290B1 (en) 1999-01-28 2006-09-19 Ati International Srl Profiling program execution to identify frequently-executed portions and to assist binary translation
US6188257B1 (en) 1999-02-01 2001-02-13 Vlsi Technology, Inc. Power-on-reset logic with secure power down capability
EP1030237A1 (de) 1999-02-15 2000-08-23 Hewlett-Packard Company Vertrautes Hardware-Gerät in einem Rechner
US6272533B1 (en) 1999-02-16 2001-08-07 Hendrik A. Browne Secure computer system and method of providing secure access to a computer system including a stand alone switch operable to inhibit data corruption on a storage device
US7225333B2 (en) 1999-03-27 2007-05-29 Microsoft Corporation Secure processor architecture for use with a digital rights management (DRM) system on a computing device
US6615278B1 (en) 1999-03-29 2003-09-02 International Business Machines Corporation Cross-platform program, system, and method having a global registry object for mapping registry equivalent functions in an OS/2 operating system environment
US6684326B1 (en) 1999-03-31 2004-01-27 International Business Machines Corporation Method and system for authenticated boot operations in a computer system of a networked computing environment
US6651171B1 (en) 1999-04-06 2003-11-18 Microsoft Corporation Secure execution of program code
JP2004500613A (ja) 1999-04-12 2004-01-08 デジタル メディア オン ディマンド, インコーポレイテッド セキュア電子商取引システム
US6389537B1 (en) 1999-04-23 2002-05-14 Intel Corporation Platform and method for assuring integrity of trusted agent communications
US6275933B1 (en) 1999-04-30 2001-08-14 3Com Corporation Security system for a computerized apparatus
EP1056014A1 (de) 1999-05-28 2000-11-29 Hewlett-Packard Company System und Verfahren zur Versorgung einer vertrauenswürdigen Benutzerschnittstelle
EP1055989A1 (de) 1999-05-28 2000-11-29 Hewlett-Packard Company System zum digitalen Unterschreiben von einem Dokument
US6321314B1 (en) 1999-06-09 2001-11-20 Ati International S.R.L. Method and apparatus for restricting memory access
US6633981B1 (en) 1999-06-18 2003-10-14 Intel Corporation Electronic system and method for controlling access through user authentication
US6158546A (en) 1999-06-25 2000-12-12 Tenneco Automotive Inc. Straight through muffler with conically-ended output passage
JP3602984B2 (ja) * 1999-07-09 2004-12-15 富士通株式会社 メモリ装置
US6301646B1 (en) 1999-07-30 2001-10-09 Curl Corporation Pointer verification system and method
US6779114B1 (en) * 1999-08-19 2004-08-17 Cloakware Corporation Tamper resistant software-control flow encoding
US6529909B1 (en) 1999-08-31 2003-03-04 Accenture Llp Method for translating an object attribute converter in an information services patterns environment
JP2001148344A (ja) 1999-09-09 2001-05-29 Nikon Corp 露光装置、エネルギ源の出力制御方法、該方法を用いるレーザ装置、及びデバイス製造方法
EP1085396A1 (de) 1999-09-17 2001-03-21 Hewlett-Packard Company Betrieb von gesicherten Zustand in einer Computerplattform
US6535988B1 (en) 1999-09-29 2003-03-18 Intel Corporation System for detecting over-clocking uses a reference signal thereafter preventing over-clocking by reducing clock rate
US6374317B1 (en) 1999-10-07 2002-04-16 Intel Corporation Method and apparatus for initializing a computer interface
GB9923802D0 (en) 1999-10-08 1999-12-08 Hewlett Packard Co User authentication
GB9923804D0 (en) 1999-10-08 1999-12-08 Hewlett Packard Co Electronic commerce system
US6292874B1 (en) 1999-10-19 2001-09-18 Advanced Technology Materials, Inc. Memory management method and apparatus for partitioning homogeneous memory and restricting access of installed applications to predetermined memory ranges
JP3801833B2 (ja) * 2000-02-14 2006-07-26 株式会社東芝 マイクロプロセッサ
US6983374B2 (en) * 2000-02-14 2006-01-03 Kabushiki Kaisha Toshiba Tamper resistant microprocessor
JP4226760B2 (ja) 2000-05-08 2009-02-18 株式会社東芝 マイクロプロセッサ、これを用いたマルチタスク実行方法、およびマルチレッド実行方法
FR2805074B1 (fr) 2000-02-15 2003-06-27 Ascom Monetel Sa Dispositif anti-intrusion
WO2001063994A2 (en) 2000-02-23 2001-08-30 Iridian Technologies, Inc. Tamper proof case for electronic devices having memories with sensitive information
EP1269425A2 (de) 2000-02-25 2003-01-02 Identix Incorporated Sicheres transaktionssystem
AU2001243365A1 (en) 2000-03-02 2001-09-12 Alarity Corporation System and method for process protection
JP3710671B2 (ja) 2000-03-14 2005-10-26 シャープ株式会社 1チップマイクロコンピュータ及びそれを用いたicカード、並びに1チップマイクロコンピュータのアクセス制御方法
CA2341931C (en) 2000-03-24 2006-05-30 Contentguard Holdings, Inc. System and method for protection of digital works
US6678825B1 (en) 2000-03-31 2004-01-13 Intel Corporation Controlling access to multiple isolated memories in an isolated execution environment
US6633963B1 (en) 2000-03-31 2003-10-14 Intel Corporation Controlling access to multiple memory zones in an isolated execution environment
US6507904B1 (en) 2000-03-31 2003-01-14 Intel Corporation Executing isolated mode instructions in a secure system running in privilege rings
US6990579B1 (en) 2000-03-31 2006-01-24 Intel Corporation Platform and method for remote attestation of a platform
US6795905B1 (en) 2000-03-31 2004-09-21 Intel Corporation Controlling accesses to isolated memory using a memory controller for isolated execution
CA2305078A1 (en) 2000-04-12 2001-10-12 Cloakware Corporation Tamper resistant software - mass data encoding
US6976162B1 (en) 2000-06-28 2005-12-13 Intel Corporation Platform and method for establishing provable identities while maintaining privacy
US6986052B1 (en) * 2000-06-30 2006-01-10 Intel Corporation Method and apparatus for secure execution using a secure memory partition
GB0020416D0 (en) 2000-08-18 2000-10-04 Hewlett Packard Co Trusted system
US20020062452A1 (en) 2000-08-18 2002-05-23 Warwick Ford Countering credentials copying
US7149878B1 (en) * 2000-10-30 2006-12-12 Mips Technologies, Inc. Changing instruction set architecture mode by comparison of current instruction execution address with boundary address register values
US6948065B2 (en) 2000-12-27 2005-09-20 Intel Corporation Platform and method for securely transmitting an authorization secret
JP4098478B2 (ja) * 2001-01-31 2008-06-11 株式会社東芝 マイクロプロセッサ
US7631160B2 (en) 2001-04-04 2009-12-08 Advanced Micro Devices, Inc. Method and apparatus for securing portions of memory
US8909555B2 (en) 2001-04-24 2014-12-09 Hewlett-Packard Development Company, L.P. Information security system
US6976136B2 (en) 2001-05-07 2005-12-13 National Semiconductor Corporation Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller
US7676430B2 (en) 2001-05-09 2010-03-09 Lenovo (Singapore) Ptd. Ltd. System and method for installing a remote credit card authorization on a system with a TCPA complaint chipset
US20030061385A1 (en) * 2001-05-31 2003-03-27 Lucas Gonze Computer network interpretation and translation format for simple and complex machines
EP1271277A3 (de) 2001-06-26 2003-02-05 Redstrike B.V. Sicherheitssystem und Verfahren zur Verhinderung der unbefugten Benutzung eines Rechners
US20030018892A1 (en) 2001-07-19 2003-01-23 Jose Tello Computer with a modified north bridge, security engine and smart card having a secure boot capability and method for secure booting a computer
JP2003051819A (ja) * 2001-08-08 2003-02-21 Toshiba Corp マイクロプロセッサ
US6996725B2 (en) * 2001-08-16 2006-02-07 Dallas Semiconductor Corporation Encryption-based security protection for processors
JP2003076624A (ja) 2001-09-03 2003-03-14 Nec Corp 携帯情報端末を利用したコンピュータ使用環境自動設定システムと方法
JP4226816B2 (ja) * 2001-09-28 2009-02-18 株式会社東芝 マイクロプロセッサ
US7191464B2 (en) 2001-10-16 2007-03-13 Lenovo Pte. Ltd. Method and system for tracking a secure boot in a trusted computing environment
US6807631B2 (en) 2001-11-16 2004-10-19 National Instruments Corporation System and method for deploying a hardware configuration with a computer program
JP4335516B2 (ja) * 2001-12-04 2009-09-30 パナソニック株式会社 複数のプロセッサを用いた動画像符号化装置およびその方法
US7103771B2 (en) 2001-12-17 2006-09-05 Intel Corporation Connecting a virtual token to a physical token
US20030126454A1 (en) 2001-12-28 2003-07-03 Glew Andrew F. Authenticated code method and apparatus
US7308576B2 (en) 2001-12-31 2007-12-11 Intel Corporation Authenticated code module
US20030126453A1 (en) 2001-12-31 2003-07-03 Glew Andrew F. Processor supporting execution of an authenticated code instruction
US7107460B2 (en) 2002-02-15 2006-09-12 International Business Machines Corporation Method and system for securing enablement access to a data security device
US7343493B2 (en) 2002-03-28 2008-03-11 Lenovo (Singapore) Pte. Ltd. Encrypted file system using TCPA
US6986028B2 (en) * 2002-04-22 2006-01-10 Texas Instruments Incorporated Repeat block with zero cycle overhead nesting
US7729386B2 (en) * 2002-09-04 2010-06-01 Tellabs Operations, Inc. Systems and methods for frame synchronization
US20040201647A1 (en) * 2002-12-02 2004-10-14 Mark Jackson Pulver Stitching of integrated circuit components
US7318141B2 (en) 2002-12-17 2008-01-08 Intel Corporation Methods and systems to control virtual machines
US8156343B2 (en) 2003-11-26 2012-04-10 Intel Corporation Accessing private data about the state of a data processing machine from storage that is publicly accessible

Also Published As

Publication number Publication date
KR100974973B1 (ko) 2010-08-09
US20130275772A1 (en) 2013-10-17
JP2011076632A (ja) 2011-04-14
DE112004002259B4 (de) 2013-06-06
JP2007515709A (ja) 2007-06-14
US20050114610A1 (en) 2005-05-26
US9087000B2 (en) 2015-07-21
US8156343B2 (en) 2012-04-10
CN1886711B (zh) 2014-07-23
WO2005055024A1 (en) 2005-06-16
KR20060090296A (ko) 2006-08-10
US20130067184A1 (en) 2013-03-14
CN1886711A (zh) 2006-12-27
JP5021078B2 (ja) 2012-09-05
US9348767B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
DE112004002259B4 (de) Zugriff auf private Daten zum Status einer datenverarbeitenden Maschine von einem öffentlich zugänglichen Speicher
DE10196005B4 (de) Einrichtung und Verfahren zur isolierten Ausführung von Isoliert-Befehlen
DE112012007063B4 (de) Zusammenfügen von benachbarten Sammel-/Streuoperationen
DE10195999B3 (de) Computersystem mit einer in einem Chipsatz enthaltenen Speichersteuereinrichtung zum Kontrollieren von Zugriffen auf einen isolierten Speicher für eine isolierte Ausführung
DE10196006B4 (de) Erzeugen einer Schlüsselhierarchie zur Verwendung in einer isolierten Ausführungsumgebung
DE102018005977A1 (de) Gleitkomma- zu festkomma-umwandlung
DE102015002215A1 (de) Sortierbeschleunigungsprozessor, -Verfahren, -Systeme und -Befehle
DE102009017496B4 (de) Speicherzugriff in einem System mit Speicherschutz
DE102018126731A1 (de) Freigabeanweisung, um Seitenblock während des Auslagerns umzukehren
DE102015006863A1 (de) Befehle und Logik zum Unterbrechen und Wiederaufnehmen von Paging in Secure Enclaves
DE202019005682U1 (de) Hardwaregestützte Paging-Mechanismen
DE102018005105A1 (de) Befehle für entfernte atomare operationen
DE112004001605T5 (de) Computersystem, in welchem eine abgesicherte Ausführungsumgebung angewendet wird und in dem eine Speichersteuerung enthalten ist, die zum Löschen des Speichers ausgebildet ist
DE112011105664T5 (de) Instruktion und Logik zum Bereitstellen einer Vektorstreuungs-Op- und -Hol-Op-Funktionalität
DE102019109845A1 (de) Vereinheitlichte Beschleunigung eines Blockgeheimcodes eines symmetrischen Schlüssels für AES-SMS4-Camellia
DE102018125817A1 (de) Systeme und Verfahren zum Laden eines Kachelregisterpaars
DE112009000344T5 (de) Zugriffsrechte auf eine Speicher-Map
DE102018129341A1 (de) Verfahren und Einrichtung für Mehrfachlade- und Mehrfachspeicher-Vektorbefehle
DE112014000252T5 (de) Anweisung &#34;Vector floating point test data class immediate&#34;
DE102018004290A1 (de) Kryptographischer Speicherschutz mit Mehrfachschlüssel
DE102019109119A1 (de) Host-verwalteter kohärenter gerätespeicher
DE102015007422A1 (de) Befehlssatz zum Eliminieren fehlausgerichteter Speicherzugriffe während der Verarbeitung eines Arrays mit fehlausgerichteten Datenzeilen
DE112016005909T5 (de) Einrichtung und verfahren zum beschleunigen von graphenanalyse
DE10196440T5 (de) Steuern des Zugriffs auf mehrere isolierte Speicher in einer isolierten Ausführungsumgebung
DE102020126293A1 (de) Vorrichtungen, verfahren und systeme für anweisungen für kryptografisch an daten gebundene nutzungsbeschränkungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004002259

Country of ref document: DE

Date of ref document: 20061026

Kind code of ref document: P

8125 Change of the main classification

Ipc: G06F 12/14 AFI20060731BHDE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130907

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603