DE112010003704T5

DE112010003704T5 - Strukturen, Entwurfsstrukturen und Verfahren zur Herstellung von Pixelsensorzellen mit globaler Blende

Info

Publication number: DE112010003704T5
Application number: DE112010003704T
Authority: DE
Inventors: James Adkisson; John Ellis-Monaghan; Mark Jaffe; Richard J. Rassel
Original assignee: International Business Machines Corp
Current assignee: GlobalFoundries US Inc
Priority date: 2009-09-17
Filing date: 2010-09-02
Publication date: 2012-10-18
Anticipated expiration: 2030-09-03
Also published as: TWI493700B; TW201138079A; JP5731513B2; GB2486607A; CN102498568B; CN102498568A; JP2013505580A; GB201204572D0; US8138531B2; DE112010003704B4; WO2011034737A2; GB2486607B; WO2011034737A3; US20110062542A1

Abstract

Pixelsensorzellen, Verfahren zur Herstellung von Pixelsensorzellen und Entwurfsstruktur für Pixelsensorzellen. Die Pixelsensorzellen umfassen das Folgende: einen Photodiodenkörper (150) in einer ersten Zone einer Halbleiterschicht (100); einen schwebenden Diffusionsknoten (165) in einer zweiten Zone der Halbleiterschicht, wobei eine dritte Zone der Halbleiterschicht zwischen der ersten und zweiten Zone angeordnet ist und an diese angrenzt; und eine dielektrische Isolierung (105) in der Halbleiterschicht, wobei die dielektrische Isolierung die erste, zweite und dritte Zone umgibt, die dielektrische Isolierung an die erste, zweite und dritte Zone und den Photodiodenkörper angrenzt und die dielektrische Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Isolierung und dem schwebenden Diffusionsknoten angeordnet sind.

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft das Gebiet der Halbleiter-Bildabtasteinheiten; insbesondere betrifft sie Pixelsensorzelleinheiten auf CMOS-Basis, Verfahren zur Herstellung von Pixelsensorzelleinheiten auf CMOS-Basis und Entwurfsstrukturen für Pixelsensorzelleinheiten auf CMOS-Basis.
HINTERGRUND
Derzeitige Bildsensoren auf CMOS(Komplementär-Metalloxid-Halbleiter)-Basis weisen in Abhängigkeit von dem verwendeten Blendensystem einen von zwei Nachteilen auf. Bei Rollblendensystemen werden die Pixelsensorzellen zu verschiedenen Zeiten belichtet. Bei globalen Blendensystemen kann die Signalstärke aus den Pixelsensorzellen variieren. In beiden Fällen werden keine idealen Bilder erzeugt. Dementsprechend besteht auf dem Fachgebiet ein Bedarf dafür, die oben beschriebenen Nachteile und Beschränkungen zu verringern.
KURZDARSTELLUNG
Eine erste Erscheinungsform der vorliegenden Erfindung ist eine Pixelsensorzelle, welche das Folgende umfasst: einen Photodiodenkörper in einer ersten Zone einer Halbleiterschicht; einen schwebenden Diffusionsknoten in einer zweiten Zone der Halbleiterschicht, wobei eine dritte Zone der Halbleiterschicht zwischen der ersten und zweiten Zone angeordnet ist und an diese angrenzt; und eine dielektrische Isolierung in der Halbleiterschicht, wobei die dielektrische Isolierung die erste, zweite und dritte Zone umgibt, die dielektrische Isolierung an die erste, zweite und dritte Zone und den Photodiodenkörper angrenzt und die dielektrische Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Isolierung und dem schwebenden Diffusionsknoten angeordnet sind.
Eine zweite Erscheinungsform der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer Pixelsensorzelle, welches das Folgende umfasst: Bilden eines Photodiodenkörpers in einer ersten Zone einer Halbleiterschicht; Bilden eines schwebenden Diffusionsknotens in einer zweiten Zone der Halbleiterschicht, wobei eine dritte Zone der Halbleiterschicht zwischen der ersten und zweiten Zone angeordnet ist und an diese angrenzt; und Bilden einer dielektrischen Isolierung in der Halbleiterschicht, wobei die dielektrische Isolierung die erste, zweite und dritte Zone umgibt, die dielektrische Isolierung an die erste, zweite und dritte Zone und den Photodiodenkörper angrenzt und die dielektrische Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Isolierung und dem schwebenden Diffusionsknoten angeordnet sind.
Eine dritte Erscheinungsform der vorliegenden Erfindung ist eine Entwurfsstruktur, welche Entwurfsdaten umfasst, die materiell in einem maschinenlesbaren Medium verkörpert sind, wobei die Entwurfsdaten zum Entwerfen, Herstellen oder Testen einer integrierten Schaltung verwendet werden, wobei die Entwurfsdaten Informationen umfassen, welche eine Pixelsensorzelle beschreiben, wobei die Pixelsensorzelle das Folgende umfasst: einen Photodiodenkörper in einer ersten Zone einer Halbleiterschicht; einen schwebenden Diffusionsknoten in einer zweiten Zone der Halbleiterschicht, wobei eine dritte Zone der Halbleiterschicht zwischen der ersten und zweiten Zone angeordnet ist und an diese angrenzt; und eine dielektrische Isolierung in der Halbleiterschicht, wobei die dielektrische Isolierung die erste, zweite und dritte Zone umgibt, die dielektrische Isolierung an die erste, zweite und dritte Zone und den Photodiodenkörper angrenzt und die dielektrische Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Isolierung und dem schwebenden Diffusionsknoten angeordnet sind.
Diese und andere Erscheinungsformen der Erfindung werden unten beschrieben.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die Merkmale der Erfindung sind in den beigefügten Patentansprüchen ausgeführt. Die Erfindung selbst ist jedoch am besten durch die folgende detaillierte Beschreibung einer beispielhaften Ausführungsform zu verstehen, wenn sie in Verbindung mit den begleitenden Zeichnungen gelesen wird, wobei:
1A eine Draufsicht ist und 1B, 1C, 1D und 1E Querschnittsansichten entlang den Linien 1B-1B, 1C-1C, 1D-1D bzw. 1E-1E der 1A sind, welche die Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen;
2A eine Draufsicht ist und 2B, 2C, 2D und 2E Querschnittsansichten entlang den Linien 2B-2B, 2C-2C, 2D-2D bzw. 2E-2E der 2A sind, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen;
3A eine Draufsicht ist und 3B, 3C, 3D und 3E Querschnittsansichten entlang den Linien 3B-3B, 3C-3C, 3D-3D bzw. 3E-3E der 3A sind, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen;
4A eine Draufsicht ist und 4B, 4C, 4D und 4E Querschnittsansichten entlang den Linien 4B-4B, 4C-4C, 4D-4D bzw. 4E-4E der 4A sind, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen;
5A eine Draufsicht ist und 5B, 5C, 5D und 5E Querschnittsansichten entlang den Linien 5B-5B, 5C-5C, 5D-5D bzw. 5E-5E der 5A sind, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen;
5F eine Querschnittsansicht ist, welche Gate-Strukturen entlang der Linie 5B-5B der 5A veranschaulicht;
6A eine Draufsicht ist und 6B, 6C, 6D und 6E Querschnittsansichten entlang den Linien 6B-6B, 6C-6C, 6D-6D bzw. 6E-6E der 6A sind, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen;
7A eine Draufsicht ist und 7B, 7C, 7D und 7E Querschnittsansichten entlang den Linien 7B-7B, 7C-7C, 7D-7D bzw. 7E-7E der 7A sind, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen;
8A eine Draufsicht ist und 8B, 8C, 8D und 8E Querschnittsansichten entlang den Linien 8B-8B, 8C-8C, 8D-8D bzw. 8E-8E der 8A sind, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen;
9A eine Draufsicht ist und 9B, 9C, 9D und 9E Querschnittsansichten entlang den Linien 9B-9B, 9C-9C, 9D-9D bzw. 9E-9E der 9A sind, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen;
10A, 10B, 10C und 10D alternative Strukturen für den Speicherknoten einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen;
11 eine Draufsicht auf beispielhafte Verbindungen der Strukturelemente in einer Pixelsensorzellenschaltung ist;
12 ein Schaltbild einer Pixelsensorzellenschaltung gemäß Ausführungsformen der vorliegenden Erfindung ist;
13 ein Schaubild ist, welches eine Matrix von Pixelsensorzellen mit globaler Blende gemäß Ausführungsformen der vorliegenden Erfindung veranschaulicht; und
14 ein Blockdiagramm eines beispielhaften Entwurfsprozesses 400 zeigt, der zum Beispiel beim Entwurf, der Simulation, dem Test, dem Layout und der Herstellung einer Halbleiter-IC-Logik angewendet wird.
DETAILLIERTE BESCHREIBUNG
Halbleiter-Abbildungseinheiten enthalten Pixelsensorzellen auf CMOS-Basis, die in einer Matrix von Reihen und Spalten angeordnet sind, und einen Blendenmechanismus, um die Pixelsensorzellenmatrix zu belichten.
Bei der Rollblendenmethode wird das Bild Reihe für Reihe eingefangen. Für eine gegebene Reihe wird das Bild durch Photodioden eingefangen und zu schwebenden Diffusionsknoten übermittelt, und anschließend werden die Knoten in Spaltenabtastschaltungen ausgelesen, bevor zur nächsten Reihe übergegangen wird. Dies wird wiederholt, bis alle Reihen von Pixelsensorzellen eingefangen und ausgelesen sind. Im resultierenden Bild stellt jede Reihe das Motiv zu einer anderen Zeit dar. Für hochdynamische Motive (wie z. B. Objekte, die sich in einer hohen Geschwindigkeit bewegen) können daher durch die Rollblendenmethode Bildartefakte erzeugt werden.
Bei der Globalblendenmethode wird das Bild für den gesamten Rahmen für alle Reihen und Spalten der Pixelsensorzellenmatrix zur selben Zeit in den Photodioden eingefangen. Anschließend wird das Bildsignal zu den schwebenden Diffusionsknoten übermittelt, wo es gespeichert wird, bis es Reihe für Reihe ausgelesen wird. Durch die Globalblendenmethode wird das Problem des Bildeinfangs bei Motiven mit hoher Geschwindigkeit gelöst, es wird jedoch das Problem der Ladungsmengenveränderung in dem Ladungsspeicherknoten der Pixelsensorzelle eingeführt.
Bei der Rollblendenmethode wird das Bildsignal für eine deutlich kürzere Zeit als die tatsächliche Zeit der Belichtung der Photodiode in den Ladungsspeicherknoten gespeichert, und diese Speicherzeit ist für alle Pixelsensorzellen in der Matrix dieselbe, wodurch eine Korrektur wegen der Ladungsmengenveränderung mit Standard-CDS-Techniken einfach wird. Bei der Globalblendenmethode wird das Bildsignal für variierende Zeiten in dem Speicherknoten gespeichert. Dabei ist die Zeit in der ersten Reihe die kürzeste (die Zeit zum Auslesen einer Reihe), und die Zeit in der letzten Reihe ist die längste (die Zeit zum Lesen aller Reihen). Somit kann jede Erzeugung von Ladung oder jeder Ladungsverlust in einem Speicherknoten einen deutlichen Einfluss auf das Signal haben, welches aus der Reihe ausgelesen wird.
Um die Effizienz der globalen Blende zu verbessern, verringern die Ausführungsformen der vorliegenden Erfindung die Stärke der Veränderung der Ladung, die in dem schwebenden Diffusionsknoten der Pixelsensorzelle gespeichert wird. Bei den Ausführungsformen der vorliegenden Erfindung werden einzigartige Ionenimplantations-Entwurfsstufen/Masken für Wannen und schwebende Diffusionsknoten verwendet, um schwebende Diffusionsknoten zu erzeugen, die einen minimalen Dunkelstrom erzeugen und minimale Verluste durch Streuladungsträger aufweisen, die in benachbarten Halbleiterzonen erzeugt werden können. In Ausführungsformen der vorliegenden Erfindung wird bei der Ionenimplantations-Entwurfsstufe/Maske für Drain-Zonen ein Raum zwischen dem schwebenden Diffusionsknoten und den dielektrischen Isolierungsseitenwänden gelassen. Die Ionenimplantations-Entwurfsstufe/Maske für Wannen ist so ausgestaltet, dass sich die Wanne unter dem schwebenden Diffusionsknoten und der dielektrischen Isolierung erstreckt.
Gegebenenfalls wird eine Ionenimplantations-Entwurfsstufe/Maske für Elektronenabschirmungen bereitgestellt. Gegebenenfalls wird eine Ionenimplantations-Entwurfsstufe/Maske zur Passivierung der Seitenwände dielektrischer Gräben bereitgestellt, welche die Erzeugung von Ladungsträgern verringert, die entlang den Seitenwandflächen der dielektrischen Isolierung auftreten können. Gegebenenfalls wird eine Ionenimplantations-Entwurfsstufe/Maske zum Oberflächen-Pinning bereitgestellt, welche die Oberfläche der Photodiode und des schwebenden Diffusionsknotens passiviert. Das Herstellungsverfahren ist im Folgenden in einer bevorzugten Reihenfolge dargestellt, es sind jedoch auch andere Reihenfolgen möglich.
1A ist eine Draufsicht, und 1B, 1C, 1D und 1E sind Querschnittsansichten entlang den Linien 1B-1B, 1C-1C, 1D-1D bzw. 1E-1E der 1A, welche die Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen. In 1A, 1B, 1C, 1D und 1E wird auf der Halbleiterschicht 100 eine dielektrische Grabenisolierung 105 gebildet. In einem Beispiel handelt es sich bei der Halbleiterschicht 100 um ein monokristallines Siliciumsubstrat oder eine epitaxiale monokristalline Siliciumschicht auf einem monokristallinen Silicium- oder Halbleitersubstrat. In einem Beispiel handelt es sich bei der Halbleiterschicht um eine obere Halbleiterschicht (welche eine monokristalline Siliciumschicht sein kann) eines Halbleiter-auf-Isolator-Substrats, bei welchem die obere Halbleiterschicht durch eine vergrabene Oxidschicht (Buried Oxide, BOX) von einer unteren Halbleiterschicht (welche eine monokristalline Siliciumschicht sein kann) getrennt ist. Die dielektrische Isolierung 105 wird zum Beispiel durch photolithographisches Definieren und Ätzen eines Grabens im Substrat 100, anschließendes Füllen des Grabens mit einem dielektrischen Material (z. B. SiO₂) und chemisch-mechanisches Polieren gebildet, um eine obere Fläche 106 der dielektrischen Isolierung mit einer oberen Fläche 107 des Substrats 100 koplanar zu machen. In einem Beispiel ist die Halbleiterschicht 100 p-leitend dotiert.
Bei einem photolithographischen Verfahren wird eine Photoresistschicht auf eine Oberfläche eines Substrats aufgebracht, die Photoresistschicht wird durch eine strukturierte Photomaske (hergestellt auf der Basis einer Entwurfsstufe) mit aktinischer Strahlung bestrahlt, und die bestrahlte Photoresistschicht wird entwickelt, um eine strukturierte Photoresistschicht zu bilden. Wenn die Photoresistschicht einen positiven Photoresist umfasst, löst der Entwickler die Zonen des Photoresists, die mit der aktinischen Strahlung bestrahlt wurden, und löst die Zonen nicht, wo die strukturierte Photomaske das Auftreffen der Strahlung auf die Photoresistschicht blockierte (oder die Intensität der Strahlung stark dämpfte). Wenn die Photoresistschicht einen negativen Photoresist umfasst, löst der Entwickler die Zonen des Photoresists nicht, die mit der aktinischen Strahlung bestrahlt wurden, und löst die Zonen, wo die strukturierte Photomaske das Auftreffen der Strahlung auf die Photoresistschicht blockierte (oder die Intensität der Strahlung stark dämpfte). Nach der Verarbeitung (z. B. einer Ätzbehandlung oder einer Ionenimplantation) wird der strukturierte Photoresist entfernt. Die Verarbeitung führt zu einer physischen Veränderung des Substrats.
2A ist eine Draufsicht, und 2B, 2C, 2D und 2E sind Querschnittsansichten entlang den Linien 2B-2B, 2C-2C, 2D-2D bzw. 2E-2E der 2A, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen. In 2A, 2C und 2D wird in der Halbleiterschicht 100 entlang ausgewählten Flächen dielektrischer Isolierung wahlweise eine dielektrische Passivierungsschicht 110 gebildet. Die dielektrische Passivierungsschicht 110 wird in einem Beispiel durch photolithographisches Definieren einer ausgewählten Zone des Substrats 100 und anschließende Ionenimplantation in dieselbe gebildet. In einem Beispiel ist die dielektrische Passivierungsschicht 110 p-leitend dotiert. In 2C und 2D erstreckt sich die dielektrische Passivierungsschicht 110 entlang den Seitenwänden und unteren Flächen der dielektrischen Isolierung 105. 2C zeigt eine Zone der Halbleiterschicht 100, wo anschließend eine Photodiode gebildet wird, und 2D zeigt eine Zone der Halbleiterschicht 100, wo anschließend ein schwebender Diffusionsknoten gebildet wird.
3A ist eine Draufsicht, und 3B, 3C, 3D und 3E sind Querschnittsansichten entlang den Linien 3B-3B, 3C-3C, 3D-3D bzw. 3E-3E der 3A, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen. In 3A, 3B und 3E werden eine erste und zweite Wanne 115A und 115B in der Halbleiterschicht 100 gebildet. Die erste und zweite P-Wanne 115A und 115B werden in einem Beispiel gleichzeitig durch photolithographisches Definieren ausgewählter Zonen des Substrats 100 und anschließende Ionenimplantation in dieselben gebildet. In einem Beispiel sind die erste und zweite Wanne 115A und 115E p-leitend dotiert. In 3B und 3E erstrecken sich die erste und zweite Wanne 115A und 115B entlang den unteren Flächen der dielektrischen Isolierung 105. In 3C (wo anschließend die Photodiode gebildet wird) und 3D (wo anschließend der schwebende Diffusionsknoten gebildet wird) werden keine Wannen gebildet.
4A ist eine Draufsicht, und 4B, 4C, 4D und 4E sind Querschnittsansichten entlang den Linien 4B-4B, 4C-4C, 4D-4D bzw. 4E-4E der 4A, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen. In 4A, 4B und 4D wird in der Halbleiterschicht 100 wahlweise eine Elektronenabschirmung 120 gebildet. Die Elektronenabschirmung 120 wird in einem Beispiel durch photolithographisches Definieren ausgewählter Zonen des Substrats 100 und anschließende Ionenimplantation in dieselben gebildet. In einem Beispiel ist die Elektronenabschirmung 120 p-leitend dotiert. In 4B und 4E handelt es sich bei der Elektronenabschirmung 120 um eine vergrabene Schicht, und diese erstreckt sich nicht bis zu einer oberen Fläche 107 der Halbleiterschicht 100, wobei eine Zone der Halbleiterschicht 100 oberhalb der Elektronenabschirmung 120 dazwischen liegt. Die Elektronenabschirmung 120 erstreckt sich entlang den unteren Flächen der dielektrischen Isolierung 105. In 4D (wo anschließend der schwebende Diffusionsknoten gebildet wird) grenzt die Elektronenabschirmung 120 an die dielektrische Passivierungsschicht 110 und erstreckt sich bis unterhalb der dielektrischen Isolierung 105. Wenn die dielektrische Passivierungsschicht 110 nicht vorhanden ist, grenzt die Elektronenabschirmung 120 an die dielektrische Isolierung 105.
5A ist eine Draufsicht, und 5B, 5C, 5D und 5E sind Querschnittsansichten entlang den Linien 5B-5B, 5C-5C, 5D-5D bzw. 5E-5E der 5A, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen. In 5A und 5B werden die Gate-Elektroden 125, 130, 135, 140 und 145 gebildet. Fettgedruckte Linien kennzeichnen die Umrisse der Gate-Elektroden 125, 130, 135, 140 und 145. In einem Beispiel können die Gate-Elektroden 125, 130, 135, 140 und 145 gleichzeitig durch Aufbringen einer Gate-Dielektrikums-Schicht und anschließend einer Polysiliciumschicht auf dem Gate-Dielektrikum, gefolgt vom photolithographischen Definieren und anschließenden Ätzen (durch die strukturierte Photoresistschicht) ungeschützter Zonen der Polysiliciumschicht gebildet werden.
5F ist eine Querschnittsansicht, welche Gate-Strukturen entlang der Linie 5B-5B der 5A veranschaulicht. In 5F sind die Gate-Dielektrikums-Schichten 126, 131, 136, 141 und 146 zwischen den entsprechenden Gate-Elektroden 125, 130, 135, 140 und 145 und der Halbleiterschicht 100 angeordnet. Es sind fünf Gate-Elektroden vorhanden, weil es sich bei der fertigen Pixelsensorzelle um eine Fünf-Transistor-Pixelsensorzelle handelt.
6A ist eine Draufsicht, und 6B, 6C, 6D und 6E sind Querschnittsansichten entlang den Linien 6B-6B, 6C-6C, 6D-6D bzw. 6E-6E der 6A, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen. In 6A, 6B und 6C wird in der Halbleiterschicht 100 ein Photodiodenkörper 150 gebildet. Der Photodiodenkörper 150 wird in einem Beispiel durch photolithographisches Definieren ausgewählter Zonen des Substrats 100 und anschließende Ionenimplantation in dieselben gebildet. In einem Beispiel ist der Photodiodenkörper 150 n-leitend dotiert. Wenn der Photodiodenkörper 150 n-leitend ist und die Halbleiterschicht 100 p-leitend ist, bildet der Photodiodenkörper 150 die Kathode, und die Halbleiterschicht 100 bildet die Anode der Photodiode. In 6B und 6C erstreckt sich der Photodiodenkörper 150 nicht so tief in die Halbleiterschicht 100 hinein wie die dielektrische Isolierung und grenzt an die dielektrische Passivierungsschicht 110 an.
In 6B und 6C handelt es sich bei dem Photodiodenkörper 150 um eine vergrabene Struktur, und diese erstreckt sich nicht bis zur oberen Fläche 107 der Halbleiterschicht 100, wobei eine Zone der Halbleiterschicht 100 oberhalb des Photodiodenkörpers 150 dazwischen angeordnet ist. In 6C grenzt der Photodiodenkörper 150 an die Passivierungsschicht 110 der dielektrischen Isolierung. Wenn keine Passivierungsschicht 110 der dielektrischen Isolierung vorhanden ist, grenzt der Photodiodenkörper 150 direkt an die dielektrische Isolierung 105.
7A ist eine Draufsicht, und 7B, 7C, 7D und 7E sind Querschnittsansichten entlang den Linien 7B-7B, 7C-7C, 7C-7D bzw. 7E-7E der 7A, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen. In 7A, 7B, 7C und 7D wird in der Halbleiterschicht 100 wahlweise eine Pinning-Schicht 155 gebildet. Die Pinning-Schicht 155 wird in einem Beispiel durch photolithographisches Definieren ausgewählter Zonen des Substrats 100 und anschließende Ionenimplantation in dieselben gebildet. In einem Beispiel ist die Pinning-Schicht 155 p-leitend dotiert. In 7B und 7D erstreckt sich die Pinning-Schicht 155 von der oberen Fläche 107 der Halbleiterschicht 100 bis zum Photodiodenkörper 150. In 7D (wo anschließend der schwebende Diffusionsknoten gebildet wird) erstreckt sich die Pinning-Schicht 155 von der oberen Fläche 107 der Halbleiterschicht 100 in Richtung der Elektronenabschirmung 120, wenn die Elektronenabschirmung 120 vorhanden ist, grenzt aber nicht an diese an. Wenn die Elektronenabschirmung 120 vorhanden ist, ist zwischen der Pinning-Schicht 155 und der Elektronenabschirmung 120 eine Zone der Halbleiterschicht 100 angeordnet. In 7D grenzt die Pinning-Schicht 155 an die dielektrische Isolierung 105 an und überlappt die gegenüber liegende Seite der Elektronenabschirmung 120. Eine Zone der oberen Fläche 107 der Halbleiterschicht 100 liegt zwischen Zonen der Pinning-Schicht 155 frei. In 7 grenzt, wenn die dielektrische Passivierungsschicht 110 vorhanden ist, die Pinning-Schicht 155 an die dielektrische Passivierungsschicht 110 an.
8A ist eine Draufsicht, und 8B, 8C, 8D und 8E sind Querschnittsansichten entlang den Linien 8B-8B, 8C-8C, 8D-8D bzw. 8E-8E der 8A, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen. In 8A, 8B und 8E werden Source/Drain-Zonen 160A, 160B, 160C und 160D in der Halbleiterschicht 100 gebildet. Die Source/Drain-Zonen 160A, 160B, 160C und 160D werden in einem Beispiel gleichzeitig durch photolithographisches Definieren ausgewählter Zonen des Substrats 100 und anschließende Ionenimplantation in dieselben gebildet. In einem Beispiel sind die Source/Drain-Zonen 160A, 160B, 160C und 160D n-leitend dotiert. In 8C (wo die Photodiode gebildet worden ist) und 8D (wo anschließend der schwebende Diffusionsknoten gebildet wird) sind keine ersten Source/Drain-Zonen gebildet worden. Die Source/Drain-Zonen 160A, 160B, 160C und 160D erstrecken sich von der oberen Fläche 107 der Halbleiterschicht 100 um eine geringere Strecke, als sich die dielektrische Isolierung in die Halbleiterschicht 100 erstreckt.
9A ist eine Draufsicht, und 9B, 9C, 9D und 9E sind Querschnittsansichten entlang den Linien 9B-9B, 9C-9C, 9D-9D bzw. 9E-9E der 9A, welche die Fortsetzung der Herstellung einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung veranschaulichen. In 9A, 9B und 9D wird ein schwebender Diffusionsknoten 165 in der Halbleiterschicht 100 gebildet. Der schwebende Diffusionsknoten 165 wird in einem Beispiel durch photolithographisches Definieren ausgewählter Zonen des Substrats 100 und anschließende Ionenimplantation in dieselben gebildet. In einem Beispiel ist der schwebende Diffusionsknoten 165 n-leitend dotiert. In 9B und 9D erstreckt sich der schwebende Diffusionsknoten 165 von der oberen Fläche 107 der Halbleiterschicht 100 in die Elektronenabschirmung 120 hinein, aber nicht durch diese hindurch (falls eine Elektronenabschirmung 120 vorhanden ist). 9D zeigt den schwebenden Diffusionsknoten (FD-Knoten) mit allen wahlweise vorhandenen Elementen. Es ist ein Merkmal der Ausführungsformen der vorliegenden Erfindung, dass der schwebende Diffusionsknoten 165 nicht an die dielektrische Isolierung 105 angrenzt. Es ist ein Merkmal der Ausführungsformen der vorliegenden Erfindung, dass der schwebende Diffusionsknoten 165 nicht an die Pinning-Schicht 155 angrenzt (falls die Pinning-Schicht 155 vorhanden ist). Es ist ein Merkmal der Ausführungsformen der vorliegenden Erfindung, dass sich der schwebende Diffusionsknoten 165 nicht bis zur Passivierungsschicht 110 der dielektrischen Isolierung erstreckt (falls die Passivierungsschicht 110 der dielektrischen Isolierung vorhanden ist). In 9D ist eine Zone der Halbleiterschicht 100 zwischen dem schwebenden Diffusionsknoten und der dielektrischen Isolierung 105 und/oder der Passivierungsschicht 110 der dielektrischen Isolierung und/oder der Pinning-Schicht 155 angeordnet.
10A, 10B, 10C und 10D veranschaulichen alternative Strukturen für den Speicherknoten einer Pixelsensorzelle gemäß Ausführungsformen der vorliegenden Erfindung. 10A, 10B, 10C und 10D veranschaulichen vier mögliche Kombinationen der Strukturelemente, welche Ladungsspeicherknoten gemäß den Ausführungsformen der vorliegenden Erfindung definieren.
In 10A umfasst ein erster Ladungsspeicherknoten 170 einen schwebenden Diffusionsknoten 165 und die Halbleiterschicht 100. Der schwebende Diffusionsknoten 165 grenzt nicht an die dielektrische Isolierung 105, wobei die Halbleiterschicht 100 zwischen dem schwebenden Diffusionsknoten 165 und der dielektrischen Isolierung 105 angeordnet ist. Dies ist die minimale Anzahl an Elementen für einen schwebenden Diffusionsknoten gemäß Ausführungsformen der vorliegenden Erfindung.
In 10B umfasst ein zweiter Ladungsspeicherknoten 175 einen schwebenden Diffusionsknoten 165, die Halbleiterschicht 100 und eine Elektronenabschirmung 120. Der schwebende Diffusionsknoten 165 erstreckt sich nicht bis zu der dielektrischen Isolierung 105, wobei die Halbleiterschicht 100 zwischen dem schwebenden Diffusionsknoten 165 und der dielektrischen Isolierung 105 angeordnet ist. Die Elektronenabschirmung 120 grenzt an die dielektrische Isolierung 105 an. Die Elektronenabschirmung 120 grenzt nicht an die obere Fläche 107 der Halbleiterschicht 100 an, wobei Zonen der Halbleiterschicht 100 zwischen der Elektronenabschirmung 120 und der oberen Fläche 107 der Halbleiterschicht 100 angeordnet sind. Der schwebende Diffusionsknoten 165 erstreckt sich in die Halbleiterschicht 100 hinein, jedoch nicht bis zu der Elektronenabschirmung 120, wobei eine Zone der Halbleiterschicht 100 zwischen dem schwebenden Diffusionsknoten 165 und der Elektronenabschirmung 120 angeordnet ist. Alternativ erstreckt sich der schwebende Diffusionsknoten 165 bis zu der Elektronenabschirmung 120 oder erstreckt sich zum Teil in die Elektronenabschirmung 120 hinein.
In 10C umfasst ein dritter Ladungsspeicherknoten 180 einen schwebenden Diffusionsknoten 165, die Halbleiterschicht 100, eine Elektronenabschirmung 120 und eine Passivierungsschicht 110 der dielektrischen Isolierung. Die Passivierungsschicht 110 der dielektrischen Isolierung grenzt an Seitenwände und eine untere Fläche der dielektrischen Isolierung 105. Der schwebende Diffusionsknoten 165 erstreckt sich nicht bis zu der Passivierungsschicht 110 der dielektrischen Isolierung, wobei eine Zone der Halbleiterschicht 100 zwischen dem schwebenden Diffusionsknoten 165 und der Passivierungsschicht 110 der dielektrischen Isolierung angeordnet ist. Die Elektronenabschirmung 120 grenzt an die Passivierungsschicht 110 der dielektrischen Isolierung an. Die Elektronenabschirmung 120 grenzt nicht an die obere Fläche 107 der Halbleiterschicht 100 an, wobei Zonen der Halbleiterschicht 100 zwischen der Elektronenabschirmung 120 und der oberen Fläche 107 der Halbleiterschicht 100 angeordnet sind. Der schwebende Diffusionsknoten 165 erstreckt sich in die Halbleiterschicht 100 hinein, jedoch nicht bis zu der Elektronenabschirmung 120, wobei eine Zone der Halbleiterschicht 100 zwischen dem schwebenden Diffusionsknoten 165 und der Elektronenabschirmung 120 angeordnet ist. Alternativ erstreckt sich der schwebende Diffusionsknoten 165 bis zu der Elektronenabschirmung 120 oder erstreckt sich zum Teil in die Elektronenabschirmung 120 hinein.
In 10D umfasst ein vierter Ladungsspeicherknoten 185 einen schwebenden Diffusionsknoten 165, die Halbleiterschicht 100, eine Elektronenabschirmung 120, eine Passivierungsschicht 110 der dielektrischen Isolierung und eine Pinning-Schicht 155. Die Passivierungsschicht 110 der dielektrischen Isolierung grenzt an Seitenwände und eine untere Fläche der dielektrischen Isolierung 105. Der schwebende Diffusionsknoten 165 grenzt nicht an die Passivierungsschicht 110 der dielektrischen Isolierung, wobei die Halbleiterschicht 100 zwischen dem schwebenden Diffusionsknoten 165 und der Passivierungsschicht 110 der dielektrischen Isolierung angeordnet ist. Die Elektronenabschirmung 120 grenzt an die Passivierungsschicht 110 der dielektrischen Isolierung an. Die Elektronenabschirmung 120 grenzt nicht an die obere Fläche 107 der Halbleiterschicht 100 an, wobei Zonen der Halbleiterschicht 100 zwischen der Elektronenabschirmung 120 und der oberen Fläche 107 der Halbleiterschicht 100 angeordnet sind. Der schwebende Diffusionsknoten 165 erstreckt sich von der oberen Fläche 107 in die Halbleiterschicht 100 hinein, jedoch nicht bis zu der Elektronenabschirmung 120, wobei eine Zone der Halbleiterschicht 100 zwischen dem schwebenden Diffusionsknoten 165 und der Elektronenabschirmung 120 angeordnet ist. Alternativ erstreckt sich der schwebende Diffusionsknoten 165 bis zu der Elektronenabschirmung 120 oder erstreckt sich zum Teil in die Elektronenabschirmung 120 hinein. Die Pinning-Schicht 155 erstreckt sich von der oberen Fläche 107 in die Halbleiterschicht 100 hinein und entlang einer oberen Fläche 107 in Richtung des schwebenden Diffusionsknotens 165, grenzt aber nicht an den schwebenden Diffusionsknoten 165, wobei eine Zone der Halbleiterschicht 100 dazwischen liegt. Alternativ erstreckt sich die Pinning-Schicht 155 soweit, dass sie an den schwebenden Diffusionsknoten 165 angrenzt. Die Pinning-Schicht 155 grenzt an die dielektrische Isolierung 105, an die dielektrische Passivierungsschicht 110 und an Zonen der Halbleiterschicht 100, jedoch nicht an die Elektronenabschirmung 120. Eine Zone der Halbleiterschicht 100 ist zwischen der Pinning-Schicht 155 und der Elektronenabschirmung 120 angeordnet.
Andere mögliche Kombinationen für Ladungsspeicherknoten gemäß Ausführungsformen der vorliegenden Erfindung sind z. B. ein schwebender Diffusionsknoten 165 mit einer zwischen dem schwebenden Diffusionsknoten 165 und der dielektrischen Isolierung 105 angeordneten Zone der Halbleiterschicht 100 in Kombination mit (i) nur der Passivierungsschicht 110 der dielektrischen Isolierung, (ii) nur der Passivierungsschicht 110 der dielektrischen Isolierung und der Pinning-Schicht 155, (iii) nur der Pinning-Schicht 155 und (iv) nur der Pinning-Schicht 155 und der Elektronenabschirmung 120.
11 ist eine Draufsicht auf beispielhafte Verbindungen der Strukturelemente in einer Pixelsensorzellenschaltung. 11 ähnelt 9. In 11 ist eine Source/Drain-Zone 160A mit Vdd verbunden, eine Gate-Zone 125 ist mit einem Globalblendensignal (Global Shutter, GS) verbunden, eine Gate-Zone 130 ist mit einem Transfer-Gate-Signal (TG) verbunden, ein schwebender Diffusionsknoten 165 ist mit einer Gate-Zone 140 verbunden, eine Gate-Zone 135 ist mit einem Rücksetz-Gate-Signal (RG) verbunden, eine Source/Drain-Zone 160B ist mit Vdd verbunden, eine Gate-Zone 145 ist mit einem Reihenauswahlsignal (Row Select, RS) verbunden, und eine Source/Drain-Zone 160D ist mit einem Datenausgang verbunden.
12 ist ein Schaltbild einer Pixelsensorzellenschaltung gemäß Ausführungsformen der vorliegenden Erfindung. In 12 beschreibt die Schaltung 200 die Einheit der 11. Die Schaltung 200 umfasst die NFETs T1 (Rücksetztransistor), T2 (Source-Folger), T3 (Reihenauswahltransistor), T4 (Globalblendentransistor) und T5 (Transfer-Gate) und eine Photodiode D1 (Photonendetektor). Die Gate-Zone des NFET T1 ist mit RG verbunden, die Gate-Zone des NFET T2 ist mit dem schwebenden Diffusionsknoten (FD-Knoten) verbunden, die Gate-Zone des NFET T3 ist mit RS verbunden, die Gate-Zone des NFET T4 ist mit GS verbunden, und die Gate-Zone des NFET T5 ist mit TG verbunden. Die Drain-Zonen der NFETS T1, T2 und T4 sind mit Vdd verbunden. Die Source-Zone des NFET T1 ist mit dem FD-Knoten verbunden, die Drain-Zone des NFET T2 ist mit der Source-Zone des NFET T3 verbunden, und die Source-Zone des NFET T3 ist mit einem Datenausgang verbunden. Die Source-Zone des NFET T4 ist mit der Source-Zone des NFET T5 verbunden, und die Drain-Zone des NFET T5 ist mit dem FD-Knoten verbunden. Die Kathode der Diode D1 ist mit den Source-Zonen der NFETs T4 und T5 verbunden, und die Anode der Diode D1 ist mit GND (Masse) verbunden. Die Diode D1 ist die gepinnte Diode der 11.
In der Schaltung 200 werden NFETs benutzt. Jedoch können die NFETs T1, T2, T3, T4 und T5 durch PFETs ersetzt werden. In einer Schaltung, in welcher PFETs benutzt werden, wechselt der Dotierungstyp der Elemente der 11. Die Halbleiterschicht 100, die dielektrische Passivierungsschicht 110, die Wannen 115A und 115B, die Elektronenabschirmung 120 und die Pinning-Schicht 155 sind n-leitend dotiert, und der Photodiodenkörper 150, die Source/Drain-Zonen 160A, 160B, 160C und 160D und der schwebende Diffusionsknoten 165 sind p-leitend dotiert. Auch Vdd und GND werden umgekehrt, und die Anode der Diode D1 ist mit den nun Drain-Zonen der nun PFETs T4 und T5 verbunden.
13 ist ein Schaubild, welches eine Matrix von Pixelsensorzellen mit globaler Blende gemäß Ausführungsformen der vorliegenden Erfindung veranschaulicht. In 13 umfasst ein Bildsensor 300 eine Matrix 305 von Pixelsensorzellen P (Reihen verlaufen horizontal und Spalten vertikal), Pixelsensorzellentreiber 310 und eine Spaltenabtasteinheit 315. Bei jeder Pixelsensorzelle P handelt es sich um eine Schaltung 200 der 11. Die GS-, TG-, RG- und RS-Signale der 12 sind mit Pixelsensorzellen P aus den Pixelsensorzellen-Reihentreibern 310 verbunden. Die Datenausgabesignale der 12 aus den Pixelsensorzellen P sind mit der Spaltenabtasteinheit 315 verbunden.
Im Betrieb wird eine globale Belichtung durchgeführt, indem (1) GS getaktet auf EIN/AUS gestellt wird (EIN = HIGH für einen NFET, AUS = LOW für einen NFET), um die Photodiode zu laden (die Belichtung beginnt bei AUS), (2) der FD-Knoten zurückgesetzt wird, indem RG getaktet auf EIN/AUS gestellt wird, und (3) TG getaktet auf EIN/AUS gestellt wird, um die Ladung auf den FD-Knoten zu überführen. Der Auslesevorgang erfolgt, indem (1) RS eingeschaltet wird, um alle Spalten in einer gewählten Reihe zu lesen, und (2) nach dem Lesen der gewählten Reihe RG getaktet auf EIN/AUS gestellt wird. Die Ausleseschritte (1) und (2) werden nacheinander für jede Reihe wiederholt, beginnend mit der ersten Reihe und endend mit der letzten Reihe.
14 zeigt ein Blockdiagramm eines beispielhaften Entwurfsprozesses 400, der zum Beispiel beim Entwurf, der Simulation, dem Test, dem Layout und der Herstellung einer Halbleiter-IC-Logik angewendet wird. Der Entwurfsprozess 400 umfasst Verfahren und Mechanismen zur Verarbeitung von Entwurfsstrukturen oder Einheiten, um logisch oder auf andere Weise funktionell äquivalente Realisierungen der oben beschriebenen und in 9A, 9B, 9C, 9D, 9E, 10A, 10B, 10C, 10D, 11, 12 und 13 dargestellten Entwurfsstrukturen und/oder Einheiten zu erzeugen. Die über den Entwurfsprozess 400 verarbeiteten und/oder erzeugten Entwurfsstrukturen können auf maschinenlesbaren Übertragungs- oder Speichermedien codiert sein, welche Daten und/oder Befehle umfassen können, die, wenn sie ausgeführt werden oder auf andere Weise in einem Datenverarbeitungssystem verarbeitet werden, eine logisch, strukturell, mechanisch oder auf andere Weise funktionell äquivalente Realisierung von Hardware-Komponenten, Schaltungen, Einheiten oder Systemen erzeugen. Der Entwurfsprozess 400 kann in Abhängigkeit von der Art der Realisierung variieren, die entworfen wird. Zum Beispiel kann sich ein Entwurfsprozess 400 zum Bau einer anwendungsspezifischen integrierten Schaltung (Application Specific Integrated Circuit, ASIC) von einem Entwurfsprozess 400 zum Entwerfen einer Standardkomponente oder von einem Entwurfsprozess 400 zum Instanzieren des Entwurfs in ein programmierbares Array, zum Beispiel ein programmierbares Gate-Array (PGA) oder feldprogrammierbares Gate-Array (FPGA), unterscheiden.
14 veranschaulicht mehrere solche Entwurfsstrukturen, z. B. eine Eingabe-Entwurfsstruktur 420, welche vorzugsweise über ein Entwurfsverfahren 410 verarbeitet wird. In einer Ausführungsform umfasst die Entwurfsstruktur 420 eingegebene Entwurfsdaten, die in einem Entwurfsverfahren verwendet werden und Informationen umfassen, welche eine Ausführungsform der Erfindung in Bezug auf eine CMOS-Abbildungszelle beschreiben, wie sie in 9A, 9B, 9C, 9D, 9E, 10A, 10B, 10C, 10D, 11, 12 und 13 dargestellt ist. Die Entwurfsdaten in Form von Schemen oder HDL, einer Hardware-Beschreibungssprache (z. B. Verilog, VHDL, C usw.), können in einem oder mehreren maschinenlesbaren Medien verkörpert sein. Zum Beispiel kann es sich bei der Entwurfsstruktur 420 um eine Textdatei, numerische Daten oder eine graphische Darstellung einer Ausführungsform der Erfindung handeln, wie sie in 9A, 9B, 9C, 9D, 9E, 10A, 10B, 10C, 10D, 11, 12 und 13 dargestellt ist. Bei der Entwurfsstruktur 420 kann es sich um eine Entwurfsstruktur für eine logische Simulation handeln, die über das Entwurfsverfahren 410 erzeugt und verarbeitet wird, um eine logisch äquivalente funktionelle Realisierung einer Hardware-Einheit zu erzeugen. Die Entwurfsstruktur 420 kann auch oder alternativ Daten und/oder Programmbefehle umfassen, die, wenn sie über ein Entwurfsverfahren 410 verarbeitet werden, eine funktionelle Realisierung der physischen Struktur einer Hardware-Einheit erzeugen. Gleich ob sie funktionelle und/oder strukturelle Entwurfselemente realisiert, kann die Entwurfsstruktur 420 unter Nutzung der elektronischen rechnergestützten Konstruktion (Electronic Computer-Aided Design, ECAD) erzeugt werden, wie es z. B. von einem Core-Entwickler/Designer angewendet wird. Wenn sie auf einem maschinenlesbaren Datenübertragungs-, Gate-Array- oder Speichermedium codiert ist, kann durch ein oder mehrere Hardware- und/oder Software-Module innerhalb des Entwurfsverfahrens 410 auf die Entwurfsstruktur 420 zugegriffen und diese verarbeitet werden, um eine elektronische Komponente, eine Schaltung, ein elektronisches oder logisches Modul, eine Vorrichtung, eine Einheit oder ein System wie jene in 9A, 9B, 9C, 9D, 9E, 10A, 10B, 10C, 10D, 11, 12 und 13 dargestellten zu simulieren oder auf andere Weise funktionell zu realisieren. Als solche kann die Entwurfsstruktur 420 Dateien oder andere Datenstrukturen umfassen, z. B. von Menschen lesbaren und/oder maschinenlesbaren Quellcode, kompilierte Strukturen und von Computern ausführbare Code-Strukturen, welche, wenn sie von einem Entwurfs- oder Simulations-Datenverarbeitungssystem verarbeitet werden, Schaltungen oder andere Stufen des Hardware-Logik-Entwurfs funktionell simulieren oder auf andere Weise realisieren. Bei solchen Datenstrukturen kann es sich z. B. um Hardware-Beschreibungssprache(HDL)-Entwurfselemente oder andere Datenstrukturen handeln, welche an niederere HDL-Entwurfssprachen wie Verilog und VHDL und/oder höhere Entwurfssprachen wie C oder C++ angepasst und/oder mit diesen kompatibel sind.
In dem Entwurfsverfahren 410 werden vorzugsweise Hardware- und/oder Software-Module zum Synthetisieren, Umsetzen oder anderen Verarbeiten eines funktionellen Entwurfs/Simulations-Äquivalents der Komponenten, Schaltungen, Einheiten oder Logikstrukturen, die in 9A, 9B, 9C, 9D, 9E, 10A, 10B, 10C, 10D, 11, 12 und 13 dargestellt sind, verwendet und sind darin integriert, um eine Netzliste 480 zu erzeugen, welche Entwurfsstrukturen wie die Entwurfsstruktur 420 enthalten kann. Die Netzliste 480 kann zum Beispiel kompilierte oder auf andere Weise verarbeitete Datenstrukturen umfassen, welche eine Liste von Leitungen, diskreten Komponenten, Verknüpfungsgliedern, Steuerschaltungen, E/A-Einheiten, Modellen usw. verkörpern, die die Verbindungen zu anderen Elementen und Schaltungen in einem IC-Entwurf beschreibt. Die Netzliste 480 kann unter Anwendung eines iterativen Verfahrens synthetisiert werden, wobei die Netzliste 480 in Abhängigkeit von den Entwurfsspezifikationen und Parametern für die Einheit einmal oder mehrfach neu synthetisiert wird. Wie bei anderen hierin beschriebenen Entwurfsstrukturtypen kann die Netzliste 480 auf einem maschinenlesbaren Datenspeichermedium gespeichert oder in ein programmierbares Gate-Array programmiert werden. Bei dem Medium kann es sich um ein permanentes Speichermedium wie ein Magnetplatten- oder Bildplattenlaufwerk, ein programmierbares Gate-Array, einen Compact-Flash-Speicher oder einen anderen Flash-Speicher handeln. Außerdem oder alternativ kann es sich bei dem Medium um einen System- oder Cache-Speicher, Pufferspeicherraum oder elektrisch oder optisch leitfähige Einheiten und Materialien handeln, auf welche Datenpakete über das Internet oder andere geeignete Netzwerkmittel übertragen und dort zwischengespeichert werden können.
Das Entwurfsverfahren 410 kann Hardware- und Software-Module zum Verarbeiten einer Vielfalt von Typen von Eingabedatenstrukturen, z. B. der Netzliste 480, umfassen. Solche Datenstrukturtypen können sich zum Beispiel in Bibliothekselementen 430 befinden und einen Satz häufig verwendeter Elemente, Schaltungen und Einheiten, z. B. Modelle, Layouts und symbolische Verkörperungen, für eine gegebene Herstellungstechnik (z. B. Knoten verschiedener Technologien, 32 nm, 45 nm, 90 nm usw.) umfassen. Die Datenstrukturtypen können ferner Entwurfsspezifikationen 440, Charakterisierungsdaten 450, Verifikationsdaten 460, Entwurfsregeln 470 und Testdatendateien 485 umfassen, welche eingegebene Testmuster, ausgegebene Testergebnisse und andere Testdaten umfassen können. Das Entwurfsverfahren 410 kann zum Beispiel ferner mechanische Standardentwurfsverfahren wie die Spannungsermittlung, die thermische Analyse, die Simulation mechanischer Ereignisse, Verfahrenssimulationen für Vorgänge wie das Gießen, die Formgebung und das Gesenkpressen usw. umfassen. Der Fachmann auf dem Gebiet des mechanischen Entwurfs kann den Umfang möglicher mechanischer Entwurfswerkzeuge und Anwendungen erkennen, die im Entwurfsverfahren 410 genutzt werden, ohne vom Umfang und von der Idee der Erfindung abzuweichen. Das Entwurfsverfahren 410 kann auch Module zur Durchführung von Standard-Schaltungsentwicklungsverfahren, wie z. B. der Timing-Analyse, der Verifikation, der Entwurfsregelnprüfung, der Anordnungs- und Leitungsoperationen usw., umfassen.
In dem Entwurfsverfahren 410 werden logische und physische Entwurfswerkzeuge, wie z. B. HDL-Kompilierer und Simulationsmodell-Errichtungswerkzeuge, verwendet und sind in dieses integriert, um die Entwurfsstruktur 420 zusammen mit einigen oder allen der dargestellten unterstützenden Datenstrukturen sowie weiteren mechanischen Entwürfen oder Daten (falls anwendbar) zu verarbeiten, um eine Ausgabe-Entwurfsstruktur 490 zu erzeugen, welche Ausgabe-Entwurfsdaten umfasst, die in einem Datenformat, welches für den Austausch von Layout-Daten für integrierte Schaltungen verwendet wird, und/oder in einem symbolischen Datenformat in einem Speichermedium verkörpert sind (z. B. Informationen, die in einem GDSII(GDS2)-, GL1-, OASIS-, Speicherabbilddatei-Format oder irgendeinem anderen geeigneten Format zum Speichern solcher Entwurfsstrukturen gespeichert sind). In einer Ausführungsform befinden sich die zweiten Entwurfsdaten in einem Datenformat, welches für den Austausch von Daten mechanischer Einheiten und Strukturen verwendet wird (z. B. von Informationen, die in einem IGES-, DXF-, Parasolid-XT-, JT-, DRG-Format oder irgendeinem anderen geeigneten Format zum Speichern oder Berechnen solcher mechanischen Entwurfsstrukturen gespeichert sind), auf einem Speichermedium oder programmierbaren Gate-Array. Ähnlich der Entwurfsstruktur 420 umfasst die Entwurfsstruktur 490 vorzugsweise eine oder mehrere Dateien, Datenstrukturen oder andere für Computer codierte Daten oder Befehle, welche sich auf Übertragungs- oder Datenspeichermedien befinden und welche, wenn sie von einem ECAD-System verarbeitet werden, eine logisch oder auf andere Weise funktionell äquivalente Form einer oder mehrerer der Ausführungsformen der Erfindung erzeugen, die in 9A, 9B, 9C, 9D, 9E, 10A, 10B, 10C, 10D, 11, 12 und 13 dargestellt sind. In einer Ausführungsform kann die Entwurfsstruktur 490 ein kompiliertes ausführbares HDL-Simulationsmodell umfassen, welches die in 9A, 9B, 9C, 9D, 9E, 10A, 10B, 10C, 10D, 11, 12 und 13 dargestellten Einheiten funktionell simuliert.
Bei der Entwurfsstruktur 490 kann auch ein Datenformat, welches für den Austausch von Layout-Daten integrierter Schaltungen genutzt wird, und/oder ein symbolisches Datenformat verwendet werden (z. B. für Daten, die in einem GDSII-(GDS2-), GL1-, OASIS-Format, Speicherabbilddatei-Format oder irgendeinem anderen geeigneten Format zum Speichern solcher Entwurfs-Datenstrukturen gespeichert sind). Die Entwurfsstruktur 490 kann Informationen wie zum Beispiel symbolische Daten, Speicherabbilddateien, Testdatendateien, Entwurfsinhaltsdateien, Herstellungsdaten, Layout-Parameter, Verdrahtungen, Metallebenen, Durchkontaktierungen, Formen, Daten zum Führen durch die Fabrikationslinie und andere Daten umfassen, die von einem Hersteller oder anderen Designer/Entwickler benötigt werden, um eine Einheit oder Struktur herzustellen, wie sie oben beschrieben und in 9A, 9B, 9C, 9D, 9E, 10, 10B, 10C, 10D, 11, 12 und 13 dargestellt sind. Die Entwurfsstruktur 490 kann anschließend zu einer Stufe 495 übergehen, wo die Entwurfsstruktur 490 zum Beispiel ans Tape-Out übergeben wird, für die Fabrikation freigegeben wird, für eine Maskierungsstelle freigegeben wird, einer anderen Entwurfsstelle zugesendet wird, zum Kunden zurückgesendet wird usw.
Die obige Beschreibung der Ausführungsformen der vorliegenden Erfindung soll die vorliegende Erfindung verständlich machen. Es versteht sich, dass die Erfindung nicht auf die hierin beschriebenen speziellen Ausführungsformen beschränkt ist, sondern an ihr verschiedene Modifikationen, Umordnungen und Ersetzungen, die dem Fachmann nun ersichtlich sind, vorgenommen werden können, ohne den Umfang der Erfindung zu verlassen. Daher sollen die folgenden Patentansprüche all solche Modifikationen und Veränderungen abdecken, welche unter die wahre Idee und den Umfang der Erfindung fallen.

Claims

Pixelsensorzelle, welche das Folgende umfasst: einen Photodiodenkörper in einer ersten Zone einer Halbleiterschicht; einen schwebenden Diffusionsknoten in einer zweiten Zone der Halbleiterschicht, wobei eine dritte Zone der Halbleiterschicht zwischen der ersten und zweiten Zone angeordnet ist und an diese angrenzt; und eine dielektrische Isolierung in der Halbleiterschicht, wobei die dielektrische Isolierung die erste, zweite und dritte Zone umgibt, die dielektrische Isolierung an die erste, zweite und dritte Zone und den Photodiodenkörper angrenzt und die dielektrische Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Isolierung und dem schwebenden Diffusionsknoten angeordnet sind.
Pixelsensorzelle nach Anspruch 1, welche ferner das Folgende umfasst: eine vergrabene Elektronenabschirmung in der zweiten Zone, wobei die vergrabene Elektronenabschirmung an die dielektrische Isolierung in der zweiten Zone und eine untere Fläche des schwebenden Diffusionsknotens angrenzt, wobei sich die vergrabene Elektronenabschirmung nicht bis zu einer oberen Fläche der Halbleiterschicht erstreckt, wobei Abschnitte der zweiten Zone zwischen der vergrabenen Elektronenabschirmung und der oberen Fläche der Halbleiterschicht angeordnet sind.
Pixelsensorzelle nach Anspruch 2, wobei sich die vergrabene Elektronenabschirmung bis unterhalb einer unteren Fläche der dielektrischen Isolierung in der zweiten Zone erstreckt.
Pixelsensorzelle nach Anspruch 1, welche ferner das Folgende umfasst: eine Passivierungsschicht der dielektrischen Isolierung, welche an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Passivierung der dielektrischen Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Passivierungsschicht und dem schwebenden Diffusionsknoten angeordnet sind.
Pixelsensorzelle nach Anspruch 4, wobei sich die Passivierungsschicht der dielektrischen Isolierung unterhalb einer unteren Fläche der dielektrischen Isolierung in der zweiten Zone erstreckt.
Pixelsensorzelle nach Anspruch 1, welche ferner das Folgende umfasst: eine Pinning-Schicht, die sich von einer oberen Fläche der Halbleiterschicht in die zweite Zone hinein erstreckt, wobei die Pinning-Schicht an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Pinning-Schicht nicht an den schwebenden Diffusionsknoten angrenzt, wobei sich der schwebende Diffusionsknoten weiter in die zweite Zone hinein erstreckt als die Pinning-Schicht.
Pixelsensorzelle nach Anspruch 1, wobei die Halbleiterschicht in einem ersten Dotierungstyp dotiert ist und der Photodiodenkörper und der schwebende Diffusionsknoten in einem zweiten Dotierungstyp dotiert sind, wobei es sich bei dem ersten Dotierungstyp um das Gegenteil des zweiten Dotierungstyps handelt.
Pixelsensorzelle nach Anspruch 1, welche ferner eines oder mehreres aus dem Folgenden umfasst: (i) eine vergrabene Elektronenabschirmung in der zweiten Zone, wobei die vergrabene Elektronenabschirmung an die dielektrische Isolierung in der zweiten Zone und eine untere Fläche des schwebenden Diffusionsknotens angrenzt, wobei sich die vergrabene Elektronenabschirmung nicht bis zu einer oberen Fläche der Halbleiterschicht erstreckt, wobei Abschnitte der zweiten Zone zwischen der vergrabenen Elektronenabschirmung und der oberen Fläche der Halbleiterschicht angeordnet sind; (ii) eine Passivierungsschicht der dielektrischen Isolierung, welche an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Passivierung der dielektrischen Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Passivierungsschicht und dem schwebenden Diffusionsknoten angeordnet sind; und (iii) eine Pinning-Schicht, welche sich von einer oberen Fläche der Halbleiterschicht in die zweite Zone hinein erstreckt, wobei die Pinning-Schicht an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Pinning-Schicht nicht an den schwebenden Diffusionsknoten angrenzt, wobei sich der schwebende Diffusionsknoten weiter in die zweite Zone hinein erstreckt als die Pinning-Schicht.
Pixelsensorzelle nach Anspruch 8, wobei die Halbleiterschicht, die Elektronenabschirmung, die Passivierungsschicht der dielektrischen Isolierung und die Pinning-Schicht in einem ersten Dotierungstyp dotiert sind und der Photodiodenkörper und der schwebende Diffusionsknoten in einem zweiten Dotierungstyp dotiert sind, wobei es sich bei dem ersten Dotierungstyp um das Gegenteil des zweiten Dotierungstyps handelt.
Verfahren zur Herstellung einer Pixelsensorzelle, welches das Folgende umfasst: Bilden eines Photodiodenkörpers in einer ersten Zone einer Halbleiterschicht; Bilden eines schwebenden Diffusionsknotens in einer zweiten Zone der Halbleiterschicht, wobei eine dritte Zone der Halbleiterschicht zwischen der ersten und zweiten Zone angeordnet ist und an diese angrenzt; und Bilden einer dielektrischen Isolierung in der Halbleiterschicht, wobei die dielektrische Isolierung die erste, zweite und dritte Zone umgibt, die dielektrische Isolierung an die erste, zweite und dritte Zone und den Photodiodenkörper angrenzt und die dielektrische Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Isolierung und dem schwebenden Diffusionsknoten angeordnet sind.
Verfahren nach Anspruch 10, welches ferner das Folgende umfasst: Bilden einer vergrabenen Elektronenabschirmung in der zweiten Zone, wobei die vergrabene Elektronenabschirmung an die dielektrische Isolierung in der zweiten Zone und eine untere Fläche des schwebenden Diffusionsknotens angrenzt, wobei sich die vergrabene Elektronenabschirmung nicht bis zu einer oberen Fläche der Halbleiterschicht erstreckt, wobei Abschnitte der zweiten Zone zwischen der vergrabenen Elektronenabschirmung und der oberen Fläche der Halbleiterschicht angeordnet sind.
Verfahren nach Anspruch 11, wobei sich die vergrabene Elektronenabschirmung bis unterhalb einer unteren Fläche der dielektrischen Isolierung in der zweiten Zone erstreckt.
Verfahren nach Anspruch 10, welches ferner das Folgende umfasst: Bilden einer Passivierungsschicht der dielektrischen Isolierung, welche an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Passivierung der dielektrischen Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Passivierungsschicht und dem schwebenden Diffusionsknoten angeordnet sind.
Verfahren nach Anspruch 13, wobei sich die Passivierungsschicht der dielektrischen Isolierung unterhalb einer unteren Fläche der dielektrischen Isolierung in der zweiten Zone erstreckt.
Verfahren nach Anspruch 10, welches ferner das Folgende umfasst: Bilden einer Pinning-Schicht, welche sich von einer oberen Fläche der Halbleiterschicht in die zweite Zone hinein erstreckt, wobei die Pinning-Schicht an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Pinning-Schicht nicht an den schwebenden Diffusionsknoten angrenzt, wobei sich der schwebende Diffusionsknoten weiter in die zweite Zone hinein erstreckt als die Pinning-Schicht.
Verfahren nach Anspruch 10, wobei die Halbleiterschicht in einem ersten Dotierungstyp dotiert ist und der Photodiodenkörper und der schwebende Diffusionsknoten in einem zweiten Dotierungstyp dotiert sind, wobei es sich bei dem ersten Dotierungstyp um das Gegenteil des zweiten Dotierungstyps handelt.
Verfahren nach Anspruch 10, welches ferner eines oder mehreres aus dem Folgenden umfasst: (i) Bilden einer vergrabenen Elektronenabschirmung in der zweiten Zone, wobei die vergrabene Elektronenabschirmung an die dielektrische Isolierung in der zweiten Zone und eine untere Fläche des schwebenden Diffusionsknotens angrenzt, wobei sich die vergrabene Elektronenabschirmung nicht bis zu einer oberen Fläche der Halbleiterschicht erstreckt, wobei Abschnitte der zweiten Zone zwischen der vergrabenen Elektronenabschirmung und der oberen Fläche der Halbleiterschicht angeordnet sind; (ii) Bilden einer Passivierungsschicht der dielektrischen Isolierung, welche an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Passivierung der dielektrischen Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Passivierungsschicht und dem schwebenden Diffusionsknoten angeordnet sind; und (iii) Bilden einer Pinning-Schicht, welche sich von einer oberen Fläche der Halbleiterschicht in die zweite Zone hinein erstreckt, wobei die Pinning-Schicht an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Pinning-Schicht nicht an den schwebenden Diffusionsknoten angrenzt, wobei sich der schwebende Diffusionsknoten weiter in die zweite Zone hinein erstreckt als die Pinning-Schicht.
Verfahren nach Anspruch 17, wobei die Halbleiterschicht, die Elektronenabschirmung, die Passivierungsschicht der dielektrischen Isolierung und die Pinning-Schicht in einem ersten Dotierungstyp dotiert sind und der Photodiodenkörper und der schwebende Diffusionsknoten in einem zweiten Dotierungstyp dotiert sind, wobei es sich bei dem ersten Dotierungstyp um das Gegenteil des zweiten Dotierungstyps handelt.
Entwurfsstruktur, welche Entwurfsdaten umfasst, die materiell in einem maschinenlesbaren Medium verkörpert sind, wobei die Entwurfsdaten zum Entwerfen, Herstellen oder Testen einer integrierten Schaltung verwendet werden, wobei die Entwurfsdaten Informationen umfassen, welche eine Pixelsensorzelle beschreiben, wobei die Pixelsensorzelle das Folgende umfasst: einen Photodiodenkörper in einer ersten Zone einer Halbleiterschicht; einen schwebenden Diffusionsknoten in einer zweiten Zone der Halbleiterschicht, wobei eine dritte Zone der Halbleiterschicht zwischen der ersten und zweiten Zone angeordnet ist und an diese angrenzt; und eine dielektrische Isolierung in der Halbleiterschicht, wobei die dielektrische Isolierung die erste, zweite und dritte Zone umgibt, die dielektrische Isolierung an die erste, zweite und dritte Zone und den Photodiodenkörper angrenzt und die dielektrische Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Isolierung und dem schwebenden Diffusionsknoten angeordnet sind.
Entwurfsstruktur nach Anspruch 19, wobei die Pixelsensorzelle ferner das Folgende umfasst: eine vergrabene Elektronenabschirmung in der zweiten Zone, wobei die vergrabene Elektronenabschirmung an die dielektrische Isolierung in der zweiten Zone und eine untere Fläche des schwebenden Diffusionsknotens angrenzt, wobei sich die vergrabene Elektronenabschirmung nicht bis zu einer oberen Fläche der Halbleiterschicht erstreckt, wobei Abschnitte der zweiten Zone zwischen der vergrabenen Elektronenabschirmung und der oberen Fläche der Halbleiterschicht angeordnet sind.
Entwurfsstruktur nach Anspruch 19, wobei die Pixelsensorzelle ferner das Folgende umfasst: eine Passivierungsschicht der dielektrischen Isolierung, welche an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Passivierung der dielektrischen Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Passivierungsschicht und dem schwebenden Diffusionsknoten angeordnet sind.
Entwurfsstruktur nach Anspruch 19, wobei die Pixelsensorzelle ferner das Folgende umfasst: eine Pinning-Schicht, die sich von einer oberen Fläche der Halbleiterschicht in die zweite Zone hinein erstreckt, wobei die Pinning-Schicht an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Pinning-Schicht nicht an den schwebenden Diffusionsknoten angrenzt, wobei sich der schwebende Diffusionsknoten weiter in die zweite Zone hinein erstreckt als die Pinning-Schicht.
Entwurfsstruktur nach Anspruch 19, wobei die Pixelsensorzelle ferner eines oder mehreres aus dem Folgenden umfasst: (i) eine vergrabene Elektronenabschirmung in der zweiten Zone, wobei die vergrabene Elektronenabschirmung an die dielektrische Isolierung in der zweiten Zone und eine untere Fläche des schwebenden Diffusionsknotens angrenzt, wobei sich die vergrabene Elektronenabschirmung nicht bis zu einer oberen Fläche der Halbleiterschicht erstreckt, wobei Abschnitte der zweiten Zone zwischen der vergrabenen Elektronenabschirmung und der oberen Fläche der Halbleiterschicht angeordnet sind; (ii) eine Passivierungsschicht der dielektrischen Isolierung, welche an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Passivierung der dielektrischen Isolierung nicht an den schwebenden Diffusionsknoten angrenzt, wobei Abschnitte der zweiten Zone zwischen der dielektrischen Passivierungsschicht und dem schwebenden Diffusionsknoten angeordnet sind; und (iii) eine Pinning-Schicht, welche sich von einer oberen Fläche der Halbleiterschicht in die zweite Zone hinein erstreckt, wobei die Pinning-Schicht an die dielektrische Isolierung in der zweiten Zone angrenzt, wobei die Pinning-Schicht nicht an den schwebenden Diffusionsknoten angrenzt, wobei sich der schwebende Diffusionsknoten weiter in die zweite Zone hinein erstreckt als die Pinning-Schicht.
Entwurfsstruktur nach Anspruch 19, wobei sich die Entwurfsstruktur als Datenformat, welches für den Austausch von Layout-Daten integrierter Schaltungen verwendet wird, auf einem Speichermedium befindet.
Entwurfsstruktur nach Anspruch 19, wobei die Entwurfsstruktur eine Netzliste umfasst.