DE1524881A1

DE1524881A1 - Datenverarbeitungsgeraet mit Speichern verschiedener Zugriffszeiten

Info

Publication number: DE1524881A1
Application number: DE19671524881
Authority: DE
Inventors: Wissick William Paul
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1966-11-10
Filing date: 1967-11-10
Publication date: 1970-09-24
Also published as: GB1193720A; GB1193719A; US3478321A; US3445820A; DE1524882A1; FR1541240A

Description

PATENTANWALT DIPL-ING. H.E. BÖHMER

703 BDBLINGEN/WtJRTT. · SINDELFINGER 8TRASSE 49 FERNSPRECHER (07031) 613040

Böblingen, 7. 11. 1967 Iw -hn

Anmelderin:

International Business Machines Corporation, Armonk, N. Y. 10 504

Amtliches Aktenzeichen:

Neuanmeldung

Aktenzeichen der Anmelderin: Docket 7956 Datenverarbeitungsgerät mit Speichern verschiedener Zugriffs zeiten

Die Erfindung betrifft ein Datenverarbeitungsgerät mit einem Hochgeschwindigkeitsspeicher kurzer Zugriffszeit, einem oder mehreren Großraum spei eher (n) langer Zugriffszeit, und einer Speicher Sammelleitung zum Auslesen der Daten aus den Speichern, wobei während eines Zugriffs zu einem Großraumspeicher Zugriffe zum Hochgeschwindigkeitsspeicher stattfinden können.

In einem derartigen Datenverarbeitungsgerät werden an die verschiedenen Speicher Anforderungen in wahlloser Folge gerichtet. Ohne beeonde re Vorkehrungen könnte also eine Kollision von ausgeleeenen Daten auf der für alle Speicher gemeinschaftlichen Aus gange Sammelleitung statt-

009839/1622

finden, wenn zu einem bestimmten Zeitpunkt nach einer Anforderung an einen langsamen Speicher (lange Zugriffs zeit), eine Anforderung an einen raschen Speicher (kurze Zugriffszeit) gerichtet wird. Eine derartige Kollision muß vermieden werden, wobei aber trotzdem eine optimale Ausnützung der Speicher möglich sein soll.

Im speziellen Falle von Speichern gleicher Zugriffs zeiten ist es bekannt, von einer verschachtelten Arbeitsweise Gebrauch zu machen. Hierbei wird erst eine Anforderung an den ersten Speicher gerichtet, hierauf eine Anforderung an den zweiten Speicher usw. Nach der Anforderung an den letzten Speicher beginnt das Auslesen aus dem ersten Speicher, dann aus dem zweiten Speicher usw. Auf diese Weise können alle Speicher gleichzeitig arbeiten, Einspeicherungs- und Auslesevorgänge können mit maximaler Geschwindigkeit stattfinden. Diese Art von verschachtelter Arbeitsweise wird "überlappte" Arbeitsweise genannt.

Im allgemeinen Falle ist die Zugriffszeit eines langsamen Speichers größer als zwei oder mehrere Zugriffs zeiten schneller Speicher zusammen. In diesem Fall ist es möglich, eine Anforderung an den langsamen Speicher zu richten und während der Bearbeitung dieser Anforderung durch den Speicher eine weitere Anforderung an einen schnellen Speicher zu richten. Das Resultat ist vom schnellen Speicher früher zurück als das Resultat vom langsamen Speicher, obwohl der langsame Speicher früher

009839/1622

adressiert worden war. Vor dem Auslesen aus dem langsamen Speicher sind gegebenenfalls weitere Anforderungen an einen schnellen Speicher möglich. Diese Art von Arbeitsweise wird mit "unterlappter" Arbeitsweise bezeichnet.

Es ist bereits eine Speicheranforderungs-Einrichtung bekannt (DAS 1 237 812), welche die oben beschriebenen Merkmale enthält. In dieser bekannten Einrichtung ist die Steuerung des zeitlichen Ablaufes der Anforderungen an den raschen und den schnellen Speicher in die Speicherkanal-Steuerung mit Hilfe von durch logische Schaltungen gesteuerte Verzögerungseinrichtungen eingebaut. Für eine bestimmte Speicheranordnung in einem bestimmten System ist diese Taktsteuerung jedoch verschieden von einer anderen Taktsteuerung für eine andere Speicheranordnung in einem anderen System. Bei jeder Veränderung in der Anzahl der Speicher oder im Verhältnis der Anzahl der raschen zu der Anzahl der schnellen Speicher ist ein Wechsel der Verzögerungseinrichtungen und ihrer Steuerung erforderlich. In der bekannten Einrichtung sind also für jede Speicheranforderung besondere Schaltkreise vorgesehen und besondere Verbindungsund Verriegelungskontrollen nötig.

Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Speicherzugriffs-Steuerung vorzusehen, welche mit Speichern verschiedener Geschwindigkeiten zusammenarbeiten kann und in welcher eine Änderung

009839/1622

der Taktsteuer schaltungen bei Änderung der Speicher-Konfiguration nicht notwendig ist.

Erfindungsgemäß wird diese Aufgabe durch einen Zeitbereichs-Impuls gelöst, welcher vom Großraumspeicher während eines bestimmten Zeitintervalls vor dem Auslesen der von ihm angeforderten Daten erzeugt wird und in diesem Zeitbereich die Annahme von AnforderungsSignalen an den Hochgeschwindigkeits speicher verhindert.

Nach einer weiteren vorteilhaften Gestaltung der Erfindung kann der Zeitbereichs-Impuls auch von einem Großraumspeicher, welcher mehreren Rechensystemen gemeinsam ist, erzeugt werden.

Im folgenden wird die Erfindung an Hand eines durch Figuren erläuterten Ausführungsbeispieles näher beschrieben. Es zeigen;

Fig. 1: ein vereinfachtes schematisch.es Blockschaltbild einer Anordnung mit zwei großen Datenverarbeitungs systemen, in denen sowohl Hochgeschwindigkeits- als auch Großraumspeicher verwendet werden,

Fig. 2: ein vereinfachtes Zeitdiagramm einer Folge von Speicher-

Zugriffen und die Wirkung des erfindungsgemäßen Zeitbereichs-Impulses,

009839/1622

Fig. 3: ein Blockschaltbild der in Fig. 1 angedeuteten Speicher -

Auswahlschaltung gemäß der vorliegenden Erfindung,

Fig. 4: ein Blockschaltbild einer Großraumspeicher-Ansteuerung nach

der vorliegenden Erfindung.

Die weiteren Figuren zeigen Schaltungsdiagramme zur Erfüllung der in Fig. 3 und 6 angegebenen Funktionen und zur Erzeugung der in Fig. 3 und 6 verwendeten Signale.

Fig. 5: Auswahl eines Speichers durch einen Kanal,

Fig. 6: Auswahl eines Speichers durch die zentrale Recheneinheit,

Fig. 7: Auswahl eines Großraumspeichers durch einen Kanal,

Fig. 8: Auswahl eines Groß raumspei ehe rs durch die zentrale Recheneinheit,
Fig. 9: ein Signal zur weiteren Verwendung bei der Auswahl eines

Großraumspeichers,

Fig. 10: Großraumspeicher Besetzt- und Vorab-Besetzt-Signale,

Fig. 11: eine Zeitgeber-Schaltung im Großraumspeicher, welche während eines Zugriffs Taktimpulse erzeugt,

Fig. 12: eine Schaltung, welche bei Auswahl eines gemeinsamen Großraumspeichers einen Vorrang unter den auswählenden Rechensystemen festlegt,
Fig. 13: Großraumspeicher Anwahl,

009839/1622

Fig. 14: Signale, welche angeben, ob ein nicht gemeinsamer Groß-

raumspeicher frei ist, und ob ein adressierter Großraumspeicher mehreren Rechensystemen gemeinsam ist,

Fig. 15: Signale, welche die Operation eines gemeinsamen Großraum -

speichers und die tatsächliche Auswahl eines Großraumspeichers angeben,

Fig. 16: Großraumspeicher-Besetzt-Decodierer

Fig. 17: Großraumspeicher-Sammelleitung Kurz Besetzt Signal,

Fig. 18: Sammelleitung-Besetzt-Signal,

Fig. 19: Großraumspeicher-Annahme und Zurückweisungs-Signale,

Fig. 20: eine Schaltung zur Erzeugung des erfindungsgemäßen Zeitbereichs-Impulses,

Fig. 21: ein Kanalanforderungs-Annahme signal.

AUSFÜHRLICHE BESCHREIBUNG

In Fig. 1 sind die Grundlagen der Erfindung an einem Paar großer Datenverarbeitungs systeme dargestellt. Der Großraumspeicher (LCS B) ist beiden Systemen gemeinsam. Jedes Datenverarbeitungs system besteht im wesentlichen aus einer Ausführungssteuerung (E-EINH), einer Befehlssteuerung (I-EINH), einer Speicherkanalsteuerung (BCU), einer Speicheradressen-Decodiereinrichtung (STK ADR DEC), einer Großraum speicheransteuerung (LCS CTR LS), Speichereingangs schaltungen (STG INP),

009839/1622

Sp ei ehe raus gang s-Schaltungen (STG OUT), einer Speicherauswahl-Schaltung, einer Ein- und Ausgabe-Kanalsteuerung (CH), Ein- und Ausgabeeinheiten (Ε/θ), einem Großraumspeicher (LCS A) und Hochgeschwindigkeitsspeichern (STG IA und IB), welche unterteilt sind in gerade und ungerade Adressen. Sowohl die Kanalsteuerung (CH) als auch die zentrale Recheneinheit (CPU) können über die Spei ehe rkanal steuerung (BCU) Zugriff zu den Großraumspeichern und den Hochgeschwindigkeits speichern erhalten.

In Fig. 2 ist in vereinfachter Form die Wirkungsweise der Erfindung dargestellt. Die Erfindung gestattet es, Speicherzugriffszyklen zu den Hochgeschwindigkeits spei ehern durchzuführen, während der Zeit, zwichen dem Einleiten eines Zugriffs zu einem langsamen Großraumspeicher (LCS) und dem Auslesen der Daten aus dem Großraumspeicher. Aus Fig. 2 ist ersichtlich, daß zuerst eine Speicheranforderung an den Großraumspeicher gerichtet wird (START LCS REQ). Hiernach erfolgt eine erste Anforderung an die gerade Hälfte des Hochgeschwindigkeitsspeichers (START HSS GER, 1. REQ) und hienach eine erste Anforderung an die ungerade Hälfte des Hochgeschwindigkeits Speichers.

Hiernach werden die Daten aus der geraden Hälfte als Folge der ersten Anforderung ausgelesen (RTN GER 1. REQ). Hiernach ist es möglich, eine zweite Anforderung an die gerade Speichereinheit zu richten.

009839/1622

Hiernach werden Daten als Resultat der ersten Anforderung an die ungerade Speichereinheit ausgelesen. Diese Ho chges chwindigkeits speicher-Arbeitsweise "unterlappt" die Großraumspeicher-Arbeitsweise. Hiernach kann eine zweite Anforderung an die ungerade Speichereinheit gerichtet werden, doch ist nunmehr keine weitere Anforderung mehr möglich als Folge des Zeitbereichs-Signales, welches erfindungsgemäß weitere Anforderungen verhindert, um sicherzustellen, daß in der Zeit, in der Daten vom Großraumspeicher ausgelesen werden, keine Daten von den Hochgeschwindigkeitsspeichern ausgelesen werden und somit eine Kollision stattfinden könnte. Wie aus Fig. 2 weiter ersichtlich iät, werden hiernach die zweiten Anforderungen an die geraden und ungeraden Speicher hälften ausgelesen und dann werden die Daten vom Großraumspeicher ausgelesen. Die Zeit-Verhältnisse wurden etwas vereinfacht dargestellt, um das Hauptmerkmal der Erfindung deutlich zu machen: Das Blockieren von Hochgeschwindigkeits-Speicheranforderungen, um sicherzustellen, daß die Speicherkanalsteuerung verfügbar ist für das aus der Anforderung an den Großraumspeicher resultierende Auslesen von Daten aus dem Großraumspeicher.

Die Erfindung wird nun an Hand der Blockschaltbilder, Fig. 3 und 4, und an Hand einiger in Fig. 3 und 4 verwendeten Schaltungen beschrieben.

₇₉₅₆ 009839/1622

Die in. den Figuren 3 und 4, sowie am Eingang und Ausgang der Figuren 5 bis 21 verwendeten Zahlen beziehen sich wieder auf die Figuren.

Beim Weiterleiten eines Signales von einer Figur zu einer anderen in verneinter Form ist die nötige Umkehrschaltung meist weggelassen.

Das Wort "Anforderung"wird sowohl im Zusammenhang mit der Quelle der Anforderung (z.B. Kanal-Anforderung), als auch im Zusammenhang mit dem Objekt der Anforderung (z.B. LCS-Anforderung) verwendet. Eine solche Wortkombination kann jedoch nicht mißverstanden werden, da in der Beschreibung die Anforderungs-Quellen und -Objekte genau beschrieben werden.

Periodische Taktimpulse sind mit AR und BR bezeichnet, bzw. EAR und EBR (verfrühte Pulse), bzw. LAR und LBR (verspätete Taktimpulse).

In der Speicher-Auswahlschaltung nach Fig. 3 sind auf der linken Seite sechs Kanaleinginge ersichtlich (CHS 1-6), welche Speicheranforderungesignale an die Kanalpriorität« β chaltung (CH PRI) richten. Von der Priorität«schaltung wird das Anforderungs-Signal des Kanals mit der höchsten Priorität an die Kanalanforderungs-Schaltung (CH REQ)

009839/1622

weitergegeben. Die Abwesenheit eines Speichers (NT LCS INH CH REQ) verhindert die Weitergabe einer Kanal-Anforderung, wenn der Großraumspeicher besetzt ist und der Kanal-Zugriff zum Großraumspeicher verlangt. Weiters gehen von der Kanalprioritätsschaltung Signale an die D atenanf or de rung s-Schaltung (DATA REQ). Das Datenanforderungs signal (DATA REQ) und das Kanalanforderungssignal (CH REQ) bewirken zusammen, daß der betreffende Kanal Speicheradresse und Daten an die Speicherkanal-Steuerung sendet. Anforderungen von der zentralen Recheneinheit (CPU) werden an die Zentraleinheits-Anforderungsschaltung (CPU REQ) gerichtet. Es kann sich hierbei um eine Dateneingabe (STR) oder um eine Datenausgabe (FTCH) handeln. Die Adresse des angeforderten Speichers wird in ein ZWeitadressenregister (DUP SAR) eingelesen.

Nach Erhalt einer Anforderung von einem Kanal wird ein Auswahlsignal an die Speicher-Gerade-Ungerade-Auswahlschaltung (CH Ε/θ) gegeben.

Ein weiterer Eingang zu dieter Auswahlschaltung erfolgt vom Bit 20 der Speicheradresse (CAB 20). Dieses Bit entscheidet über die Auswahl der geraden oder ungeraden Speicherhälfte. Eine ähnliche Auswahlschaltung besteht für Anforderungen von der zentralen Rechenein heit (CPU Ε/θ). Diese erhält das Bit 20 vom Zweitadressenregister, und kann nur in Wirkung treten, wenn keine Auswahl von einem Kanal

009830/1822

vorliegt, die Kanal-Auswähle chaltung die CPU-Auswahlschaltung also nicht sperrt (NT CPU BLK).

Die CPU-Auswähle chaltung (CPU Ε/θ) ist in Fig. 6 näher beschrieben und ist im Aufbau der Kanal-Auswahl schaltung (CH Ε/θ), welche später an Hand der Fig. 5 genauer beschrieben werden wird, ähnlich. Insbesondere weist die CPU-Auswahlschaltung (Fig. 6) einen NICHT ZEIT BEX IMP und einen NOT CPU LCS FLG-Eingang auf, welche angeben, daß die Speicherkanalsteuerung (BCU) nicht besetzt ist mit dem Auslesen von Daten aus dem LCS-Speicher und daß die zentrale Recheneinheit nicht mit einem Zugriff zum LCS-Speicher beschäftigt ist. Die Blockierung einer CPU-Anforderung durch eine Kanal-Anforderung findet nur statt, wenn die Kanal-Anforderung angenommen werden kann, also nicht etwa an einen besetzten Speicher gerichtet ist.

Die Auswahlsignale von einem Kanal einerseits und der zentralen Recheneinheit andererseits werden einer Speicher-Auswähle chaltung (CPU CH SEL A/B) zugeleitet, welche entweder den schnellen Speicher A oder B auswählt. Bei Auswahl durch einen Kanal wird ein Kanaltor signal (GTE CH) und ein Kanalarbeitssignal (CH OP) erzeugt. Bei Auswahl durch die Zentralrecheneinheit wird ein dementsprechendes Arbeite signal (CPU OP) erzeugt und ferner ein Signal, welches die Auswahl durch einen Kanal verneint (NOT GTE CH, NOT CPU BLK). Bei

009839/1622

Auswahl eines Speichers wird ein Besetzt-Signal erzeugt (E/O BES) und ein weiteres Zeichen, welches angibt, daß eine Auswahl stattgefunden hat (POS SEL).

Um weitere Operationen in der Speicherkanal-Steuerung in diesem Zyklus zu verhindern, wird ein Zyklus-Sperr signal (CYC INH) erzeugt und auf diese Weise die Arbeitsgeschwindigkeit der BCU-Einheit bestimmt. Eine weitere Schaltung gibt an, daß die zentrale Recheneinheit durch einen Spei eher zugriff besetzt ist (CPU COM BES), Ein Ausgangs signal dieser Schaltung teilt der Befehlssteuerung (I-EINH) mit, daß eine Verbindung zwischen dem Speicher und der Zentralrecheneinheit besteht. Ein weiteres Aus gangs signal (STG) teilt dem Speicher mit, daß er die Daten an die Zentralrecheneinheit senden soll. Ein weiteres Signal (BCU RSPS) zeigt an, daß ein bestimmter Kanal Priorität erhalten hat. Weitere Signale in Fig. 3 werden im Zusammenhang mit den weiteren Figuren erläutert.

Wie ersichtlich, besteht die Speicherauswahl-Schaltung im wesentlichen aus vier Teilen:

1, In der oberen linken Hälfte die Kanalprioritätsschaltung, die Kanalanio rde rung s schaltung und die Kanal-Auswahlschaltung. Diese Schaltung erkennt den Kanal, der die höchste Priorität erhalten hat und

0098 3 9/1622

- 13 erzeugt ein Kanalauswahl-Gerade- oder-Ungerade-Signal,

Die Kanalauswahl-Schaltung ist in Fig. 5 näher dargestellt. Sie bestimmt, wann ein gültiges Kanalanfor de rungs signal zur Auswahl einer geraden oder ungeraden Speicherhälfte erhalten worden ist. Wenn ein Kanalanforderungssignal erhalten wurde, dann wird dieses und nicht etwa ein Anforderungssignal der zentralen Recheneinheit zu den anderen Schaltungen weitergeleitet. Es handelt sich hier um die folgenden Signale: GTE CH, NT CPU BLK, CH OP, und CPU OP. Diese Signale werden in der LCS-Ansteuerung und in den Speicher-Eingangsschaltungen (STG INP, Fig. 1) gebraucht. Die Kanal-Gerade-Ungerade-Schaltung steuert die Auswahl der geraden oder ungeraden Hälfte eines Speichers in Abhängigkeit eines Signales von CH REQ und eines Signales NT CYC INH. Die Und-Schaltung 1 spricht an auf ein Signal GER NT BES. Weiters ist ein Signal notwendig, welches angibt, daß die Adresse kein Bit in der Position 20 enthält (NT CAB 20). Das Bit 20 entscheidet nämlich über die Auswahl der geraden oder der ungeraden Hälfte eines Speichers. Die Und-Schaltung 2 spricht auf ähnliche Signale an (UNGER NT BES, CAB 20). Die Und-Schaltungen 1 und 2 liefern als Ausgänge die Signale CH SEL GER und CH SEL UNGER. Jedes dieser Signale formt auch den Eingang zu einer Oder-Schaltung 3, um ein Kanaltoreignal (GTE CH) zu erzeugen, -lches anzeigt, daß ein Kanal und nicht die zentrale Recheneinheit Zugang zu einem Speicher verlangt. Wenn kein Kanal Zugang verlangt, liefert sin Inverter 4 ein ent-

CC£8S9/'1$22

sprechendes Signal (NT GTE CH) und ein weiterer Inverter 5 erzeugt ein Signal zur Ansteuerung der zentralen Recheneinheit (NT CPU BLK). Dieses Signal gestattet der zentralen Recheneinheit Zutritt zu einem Speicher. Das Kanaltor signal (GTE CH) erzeugt über einen Trigger 6 ein Kanaloperationssignal (CH OP). Dieses Operations signal kann auch erzeugt werden als Folge eines Sperrsignales NT INH), welches vom Signal CYC INH abgeleitet ist und welches anzeigt, daß ein Speicher gerade gewählt wurde oder wenn die Notwendigkeit besteht, eine Speicherauswahl zu verhindern. Wenn kein Kanaloperationssignal erzeugt wird, dann wird also durch, den Ti'igger 6 ein entsprechendes Operations signal der zentralen. Recheneinheit erzeugt (CPU OP).

Die Kanal-Ungerade-Gerade-Auswahlschaltung gestattet also einem Kanal, der Priorität erhalten hat, eine gerade oder ungerade SpeicherhäK-te auszuwählen, falls diese Hälfte nicht gerade besetzt ist. Bei einer bewilligten Auswahl wird die zentrale Recheneinheit verhindert, eine Auswahl zu treffen, Sine weitere Und-Schaltung 9 erzeugt ein Signal (CH SEL LCS).

Weiter s können die Und-Schaltungen 1 und 2 nicht ansprechen, ohne ein Signal an einen MT GH LCS FLIy-Eingang und einen NICHT ZEITBE-REICHS-IMPULS-Eingang. Aus Fig. 5 ist also ein wesentliches Erfindungsmerkmal ersichtlich; Die Auswahl eines geraden oder ungeraden

0 0 9839/1622

Speichers durch einen Kanal wird während der Zeit des Synchronisations -Sper-rsignales (Zeitbereichs-Impuls, z.I.) gesperrt (siehe auch Fig. 2). Die Speicherkanalsteuerung (BCU) wird hierdurh^: für das Auslesen von Daten aus dem Großraumspeicher reserviert. Wenn ein Großraumspeicher ausgewählt wird, dann verhindert ein LCS -Auswahlsignal (LCS FLG), daß die Und-Schaltungen 1 und 2 ein Aus gangs signal liefern. Die Und-Schaltung 9 spricht an auf eine Kanalanforderung (CH REQ) und auf ein weiteres Signal (NT CYC INH). Weiters ist die Anwesenheit eines Kanal-LCS-Auswahlsignales (CH LCS FLG) erforderlich und ;-in Signal, welches anzeigt, daß die Speicherkanalsteuerung nicht besetzt ist durch eine LCS-Speicheroperation, insoweit der Kanal betroffen ist, angezeigt durch ein verneintes Sammelleitungs-Kurzbesetzt-Zeichen (NT KR SL BES INH CH). Der Ausgang der Und-Schaltung 9 wird ebenfalls der Oder-Schaltung 3 zugeleitet, um eine Kanaloperation anzuzeigen.

2. Der zweite Teil der Speicherauswahls chaltung enthält die Zentralrecheneinheit-Anforderungs- (CPU REQ) und Zentralrecheneinheits-Auswahl-Gerade-Ungerade-Schaltung (CPU Ε/θ). Diese Schaltungen erkennen Datenanforderungs- und Spei ehe rope rationen von der zentralen Recheneinheit und erzeugen ein Zentralrecheneinheits-Auswahl-Ger deader ungerade)-Signal.

3. Der dritte Teil enthält die Zentralrecheneinheit-Kanalauswahl-Schal-

009839/1622

tung (CPU CH SEL A/B-E/O), welche entweder auf ein Kanal- oder Zentralrecheneinheit-Auswahlsignal anspricht und dann den richtigen Speicherteil (IA oder IB) auswählt. Hierauf werden Signale erzeugt, welche anzeigen, daß eine Speicherauswahl getroffen wurde. Die genannte Auswahlschaltung sowie ein Signal LCS OP SEL steuern eine Besetzt-Schaltung (Ε/θ BES), eine POS-AUSWAHL-Schaltung (POS SEL), welche den Eingang bildet zu einer Schaltung zur Erzeugung eines kurzen Sperrsignales (CYC INH).

4. Der vierte Teil von Fig. 3 bezieht sich allein auf die zentrale Recheneinheit und enthält die Annahmeschaltung (ACC) und die Besetztschaltung (CPU COM BZY).

Im folgenden wird an Hand von Fig. 4 und weitere in Fig. 4 angedeutete Figuren die Großraumspeicher-Ansteuerung näher beschrieben. Diese Ansteuerung enthält die erfindungsgemäßen Grundlagen zur Erzeugung des sperrenden Zeitbereichs-Impulses zur Verwendung in den Kanal- und CPU-Auswahlschaltungen, und gestattet den Betrieb von Großraumspeichern, welche mehreren Rechensystemen gemeinsam sind.

Beginnend mit den Kanal-LCS-Schaltungen (CH LCS CKTS) in der linken unteren Ecke von Fig. 4 wird zunächst Fig. 7 beschrieben.

₇₉₅₆ 009839/1622

In Fig. 7 werden die werthöchsten Bits der Kanaladress-Sammelschiene auf eine Oder-Schaltung 1 gegeben, um die Adressbits abzuftählen, die anzeigen, daß die angeforderten Adressen nicht in dem Hochgeschwindigkeitsspeicher stehen. Die Oder-Schaltung 1 erzeugt ein Signal auf der CH LCS FLG Leitung. Dieses Signal wird ebenfalls auf eine Und-Schaltung 2 gegeben, die auf einen verspäteten B-Taktimpuls und eine Kanalanforderung (CH REQ) anspricht, wodurch die LCS SET Kippschaltung 3 eingeschaltet wird.

In diesem Zusammenhang ist zu beachten, daß jeder Kanal mit jeder Speicherkanalsteuerung (BCU) benutzt werden kann, ohne daß ihm vorher gesagt wird, wiviel Hochgeschwindigkeitsspeicher und wieviel Großraumspeicher mit der Sammelleitung in Verbindung stehen. Mit anderen Worten, der Kanal bleibt derselbe ohne Rücksicht auf die Speicherkonfiguration des Systems, in dem der Kanal arbeitet. Die Beteiligung eines Großraumspeichers kann der Kanal nur daran erkennen, daß er die von ihm gesendeten Adreesbits durch die Speicherkanalsteuerung decodieren und feststellen läßt, ob eine Anforderung eines Großraumspeichers durchgeführt wird.

Eine Kanal-GroßraumSpeicheroperation ist du, Ui eine geeignete Kippschaltung festgelegt (CH LCS OP, Fig. 4). Diese Kippschaltung 2 spricht an auf ein LCS SET Signal aue der Fig. 7 und ein Signal auf

008839/16 22

- 18 der NT KR SL BES INH Leitung.

Ein Signal auf der CPU LCS FLG Leitung, Fig. 4, wird durch eine Oder-Schaltung erzeugt, welche feststellt, ob eines der fünf höchsten Bits der angeforderten Speicheradresse eine "1" ist. Wenn ja, bedeutet dies, daß nicht der HSS-Speicher, sondern der LCS-Speicher angefordert wurde. Dieses Signal wird auf eine Und-Schaltung 2 in Fig. gegeben, die auf ein Signal auf der CPU REQ Leitung anspricht und die CPU LCS OP Kippschaltung 3 unter der Voraussetzung einschaltet, daß keine Sperrsignale erzeugt werden durch die Oder-Schaltung 4, deren Aus gangs signal (INH CPU LCS OP) durch den Inverter 5 so umgekehrt wird, daß es den Betrieb der Und-Schaltung 2 sperrt. Die Oder-Schaltung 4 spricht an auf ein CYC INH Signal, das mit Bezug auf Fig. 3 bereits beschrieben wurde oder auf die LCS SL BES Leitung, die anzeigt, daß die Speichsrkanalsteuerung in bezug auf eine Großraumspeiehea--Anforderung in Arbeit ist, Die Oder-Schaltung 4 spricht ebenfalls sxs£ eine Und-Schaltung 6 an für den Fall, daß eine Überbrückung angebracht ist, so daß die Und-Schaltung 6 arbeiten kann, sobald LCS A in Arbeit geht (LCS A BES). Dadurch zeigt die Speicherkanalsteueruns? an, daß kein Zugriff zum Großraumspeicher erfolgen kann, wear. IjCS A In Arbeit ist, in einer Konfiguration, ir. der nur ein G?oßräTCTL3peiclier (LCS A) angeschlossen ist, Wenn also kein Großdpeicher E ΐ7^ϊ!ι&:ιλ-η i~^:;, kann. kei:i Be^ag ί,χίϊ cLae/t weiteren

Γ. rv r, / :

Großraumspeicher genommen werden, wenn LCS A in Arbeit ist, auch wenn hier verschiedene Bezugnahmen auf Großraumspeicher A und Großraumspeicher B gemacht werden. Das ist eine Funktion der Und-Schaltung 6. Wenn von der Oder-Schaltung 4 keine Sperr signale kommen, gestattet der Inverter 5 der Und-Schaltung 2 zu arbeiten und die Kippschaltung 3 einzuschalten, wodurch der Betrieb eines CPU LCS angezeigt wird, wenn eine Anforderung der Zentraleinheit von einem CPU LCS FLG begleitet wird.

Die Schaltung nach Fig. 9 bestimmt, wann eine LCS-Auswahl ihren Fortgang finden kann (LCS PROC).

Eingangssignale für die LCS PROC Schaltung auf den Leitungen CH LCS OP und NT LCS SL BES zeigen an, daß ein Kanal einen Großraumspeicher angefragt hat und daß die Speicherkanalsteuerung nicht mit einer anderen Anfrage für den Großraumspeicher beschäftigt ist.

Das LCS PROC Signal wird an Fig. 15 kombiniert mit mehreren anderen Signalen gegeben, die sich auf die Adresse, den Arbeitsstatus und den geteilten Status des Großraumspeichers beziehen, der durch die tatsächliche Adresse angegeben wird.

009839/16??

Die Adress-Decodier-Schaltung ADR DEC, Fig. 4, zeigt an, ob der ■ Großraumspeicher A oder der Großraumspeicher B über die SEL TO LCS Leitungen (A und B) bezeichnet wird. Das Aus gangs signal der Adress-Decodier-Schaltung wird auf die Fig. 13, 14 und 16 gegeben, (SEL TO LCS) um dort weitere Decodier-Anzeigen für den Zustand des gewünschten Großraumspeichers zu schaffen.

In der LCS-Besetzt-Schaltung, Fig. 10, schaltet ein Signal vom zugehörigen Großraumspeicher, das den Betrieb des Großraumspeichers A oder B anzeigt, über eine zugehörige Und-Schaltung 1 oder 2 eine entsprechende Kippschaltung 3 oder 4 zur Α-Zeit ein und legt dadurch den Betriebszustand des Großraumspeichers fest. Die Kippschaltungen 3 und 4 werden wieder ausgeschaltet durch die zugehörigen Oder-Schaltungen 5 und 6, die auf eine zugehörige Und-Schaltung 7 oder einsprechen, wenn der zugehörige Großraumspeicher nicht in Tätigkeit ist, was durch die Inverter 9 und 10 während eines frühen B-Pulses angezeigt wird. Sobald also ein Großraumspeicher in Tätigkeit tritt, wird die zugehörige Tätigkeits-Kippschaltung (oder Trigger) 3 oder 4 zur Α-Zeit eingeschaltet und bleibt im allgemeinen in diesem Zustand bis zur frühen B-Zeit nach dem Ende der Betriebsbedingung.

Die Tatsache, daß ein momentan noch besetzter Großraumspeicher bald frei wird, wird durch Signale auf den Leitungen LCS A PRE CMPLT bzw.

009839/1622

LCS B PRE CMPLT angezeigt. Diese Signale schalten über die zugehörigen Und-Schaltung en 11 und 12 die entsprechenden Kippschaltungen (oder Trigger) 13 und 14 ein, wodurch der vor-fertige Zustand festgehalten wird bis zu dem Zeitpunkt, da die Tätigkeits-Kippschaltung tatsächlich ausgeschaltet wird, wodurch die zugehörige vor-fertige Kippschaltung 13 bzw. 14 ausgeschaltet wird.

Die Besetzt-Signale sowie die Vor-Fertig-Signale kommen vom Großraumspeicher selbst und in Fig. 11 ist eine Schaltung zur Erzeugung dieser Takt-Signale für den Großraumspeicher B (LCS B) dargestellt. Diese Schaltung liefert bestimmte Signale zur Anzeige der Weiterschaltung

ver
über schiedene Arbeite schritte des Großraumspeichers, und spricht an als Antwort auf die bestätigte Anwahl des Großraumspeichers. Das vom System I oder System II herkömmliche Auswahlsignal des LCS-B-Speichers SEL TO STG LCS B erscheint als Startsignal (START LCS B) und läuft über eine Reihe von Verzögerungseinheiten 1 bis 4 in Fig. 11, um eine Signalfolge zu erzeugen, die dem Status des Großraumspeichers B in seinem Arbeitsgang entsprechen. Das erste Signal läuft über die Oder-Schaltung 5 auf die LCS B Leitung, welche also mit dem Startsignal beginnend ein Signal abgibt. Dann wird am Ausgang der Verzögerungseinheit 1 das Signal auf der LCS B PRE ADV Le¹'tang ungefähr 2 Mikrosekunden nach der Anwahl des Groflraumepeichers erzeugt. Dann wird ein Signal auf einer LCS B ADV Leitung am Ausgang der Verzögerungseinheit

009839/152?

2800 NanoSekunden nach dem Vorsignal erzeugt. In ähnlicher Weise wird auf der LCS A PRE CMPLT Leitung durch die Verzögerungseinheit 3 ungefähr 3,8 Mikr ο Sekunden nach dem Vorsignal ein Signal erzeugt. Schließlich schaltet das BES Signal nach einer Gesamtzeit von 7,8 Mikrosekunden nach dem Startsignal auf Grund einer 1,2 Mikrosekunden-Verzögerungseinheit ab.

Fig. 12 zeigt die Schaltung, welche die Anwahl desLCS-B-Speichers durch zwei Rechensysteme I und II ermöglicht. Trigger 1 wird eingestellt vom Auswahlsignal SEL TO STG LCS B, (Fig. 13) vom System I oder II (I SEL, bzw. II SEL) und zeigt an, daß eines der beiden Systeme Zugriff verlangt und daß während einer gewissen Zeit der Vorrang unter den beiden Systemen nicht geändert werden soll. Diese Zeit hängt davon ab, wie die Vor rang schaltung im System eingebaut ist und auf welche Weise sie gebraucht wird. Das Ende dieser Zeitperiode ist gegeben durch die Zurückschaltung des Triggers 1 (RST LCK TR).

Bei eingestelltem Trigger 1 ist ein Eingang der UND-Schaltung 3 abwesend, so daß der Prioritätstrigger 4 nicht vom rückgestellten Zustand, in dem System II Vorrang hat, in den eingestellten Zustand, in dem System I Vorrang hat, nrigefclap«! v/erden kann, Trigger 4 wird immer rückgestellt durch einen Taktimpuls (RST PRI), welcher am Ende eine? Speicherzugrlffsz3it c--'?"c"h?.:ni,

η Γ_; η f% *n ty f η

Der Ausgang des eingestellten Triggers 1 wird an zwei Verzögerungsglieder 5 und 6(1, H) angelegt, deren Verzögerung von der Grund-Zykluszeit und der Entfernung zwischen den Speicher- und Recheneinheiten abhängt. Die beiden Ausgänge ti und tll werden im unteren Teil der Figur verwendet, sowie auch die Ausgänge I PRI und I^RI des Triggers 4, welche angeben, von welchem System das Anforde rungs signal angenommen wurde.

Im unteren Teil der Figur liefert eine der beiden UND-Schaltungen 7, ein Signal, welches über die ODER-Schaltung 9 den Zugriffszyklus zum LCS-B-Speicher startet (START LCS-B, Fig. 11). Dieses Startsignal wird auch zur Erzeugung von Annahme- und Zurückweisungs-Signalen benützt, wie aus den UND-Schaltungen 10 bis 13 hervorgeht. Diese Signale werden in Fig. 19 gebraucht.

Der Vorrang zwischen den beiden Systemen ist also durch die Verbindung mit dem Trig'ger 4 festgelegt.

Die Leitung SEL TO STG LCS B, die die Fig. 11 steuert, bildet den Ausgang der in Fig. 13 dargestellten Großraumspeicher-Anwahlschaltung. Die Schaltung in Fig. 13 erkennt, daß eine Anwahl des Großraumspeichers durch die Auswahlkreise für die Zentraleinheit oder den Kanal zulässig ist und daß der gewünschte Großraumspeicher in Arbeit

0 0 9 8 3 9/16 2 2

ist. Die Und-Schaltungen 3 und 4 sprechen auf ein Signal auf der Leitung LCS PROC an, welches anzeigt, daß Großraumspeicher-Anforderungen entweder von der Zentraleinheit oder'vom Kanal zulässig sind. Die Und-Schaltung 3 kombiniert ein Signal auf der Leitung SEL TO LCS A mit einem Signal auf der Leitung LCS A NT BES. In ähnlicher Weise kombiniert die Und-Schaltung 4 Signale auf den Leitungen LCS B NT BES und SEL TO LCS B. Die Und-Schaltungen 3 und 4 erzeugen das eigentliche Anwahlsignal, das den Betrieb des zugehörigen Großraum spei ehe rs veranlaßt, wobei vorausgesetzt ist, daß entweder der Großraumspeicher nicht im Gemeinschaftsbetrieb läuft (so wie Großraumspeicher A in der vorliegenden Ausführung) oder bei geteiltem Betrieb (wie Großraumspeicher B) der angewählte Speicher nicht gerade mit dem anderen System arbeitet.

Die NICHT BESETZT-Signale aus Fig. 10 werden auf die Fig. 14 gegeben und erzeugen ein Signal, das anzeigt, daß der Großraumspeicher jetzt zvLV Verfügung steht, wenn er nicht gerade im geteilten Betrieb läi:£t_o So erzeugt in Fig. 14 eine Oder-Schaltung ein Signal auf einer Le^nrij L-CS VERFÜGBAR WENN NT GEM als Antwort auf eine der

. / .u.:_oc-ß 2 und 3₅ wenn sich ein Signal auf der Leitung l^r'I υ? ■?'!,■ 3ISg befindet, Die Und-Schaltung 2, erfordert dasselbe Sig- -ε.}. ::■:.£ -V^ "J^I-8faltung 3 is. FIg₅ 3.3s LCS A NT BES und SEL TO ';..,CZ .-.-„ „:.,. KL^Ecke^ Weise /benutzt die und-Schaltung 3 dieselben Sig-

00S839/1622

nale wie die Und-Schaltung 4 der Fig. 13: LCS B NT BES und SEL TO LCS B.

Der ebenfalls in Fig. 14 dargestellte Decodierer für den mehreren Rechen sy steinen gemeinsamen Großraumspeicher ist eine Schaltung, die der zugehörigen Speicherkanalsteuerung anzeigt, ob der jeweils verfügbare Großraumspeicher im geteilten Betrieb mit einem anderen System läuft oder nicht. Wie kurz in Fig. 1 dargestellt, ist bei der vorgezogenen Ausführung z.B. der Großraumspeicher B geteilt, der Großraumspeicher A jedoch nicht. Dem wird in Fig. 14 Rechnung getragen, indem eine Überbrückung vorgesehen ist, so daß die zugehörige Und-Schaltung 5 und 6 in der Lage ist, Signale zu erzeugen, die auf eine Oder-Schaltung 7 gebracht werden, für den Fall, daß ein bestimmter Großraumspeicher im geteilten Betrieb läuft.

Wie in Fig. 14 dargestellt, wird eine überbrückung für die Und-Schaltung 6 so angebracht, daß die Und-Schaltung 6 die Oder-Schaltung 7 jedesmal betätigt, wenn die Speicheradress-Decodierschaltung (ADR DEC, Fig. 4) den Großraumspeicher B anwählt, so daß ein Signal auf der Leitung SHRD LCS DEC erzeugt wird. Auf der anderen Seite löst die Anwahl des Großraumspeichers A keine Betätigung der Und-Schaltung 5 aus, da die überbrückungelefcmg nicht mit dem Eingang der Und-Schaltung verbunden ist, da der Großraumspeicher A im vorliegenden Beispiel im ungeteilten Betrieb läuft.

001839/1622

Die Ausgangssignale der Fig. 14 werden beide auf Fig. 15 gegeben, in der die Schaltungen für den geteilten Betrieb eines Großraumspeichers und die Schaltung LCS OP SEL enthalten sind. Ein Paar Und-Schaltungen 1 und 2 in der Fig. 15 sprechen auf die Signale auf folgenden Leitungen an:

LCS PROC, LCS VERF WENN NT GEM.

Die Und-Schaltung 1 arbeitet, wenn von der geteilten Großraumspeicher De codier schaltung der Fig. 14 ein Signal kommt und die Und-Schaltung 2, wenn kein Signal kommt, was durch ein. Signal auf der Leitung NT SHRD LCS DEC angezeigt wird. Wenn also ein geteilter Großraumspeicher angewählt wird, schaltet die Und-Schaltung 1 die Kippschaltung 3 ein, worauf dann eine Und-Schaltung 4 auf ein Ausgangs signal der Schaltung 3 anspricht, das auf der Leitung SHRD LCS gleichzeitig mit einem Signal SHRD ACC kommt und so über die Oder-Schaltung 5 eine Kippschaltung 6 einschaltet, die das Signal aus der Leitung LCS OP SEL erzeugt. So kann die Kippschaltung 6 entweder durch die Und-Schaltung 2 eingeschaltet werden, wenn ein ungeteilt arbeitender Großraumspeicher angewählt wird oder durch die Und-Schaltung 4, wenn ein geteilt arbeitender Groiraumspeicher angewählt und die Anwahl von diesem angenommen wird. Das bestätigende Ausgangs signal der Kippschaltung 6 auf de:" Leitung LCS OP SEL zeigt die erfolgreiche Anwahl eines Großraumspeiche ν s an und ist: als solches mit dem in Fig. 13 erzeugten positiven AuwaMsignal (POS SEL) vergleichbar, dz.a sich auf die

009839/1622

bestätigte Anwahl eines Hochgeschwindigkeits-Speichers bezieht. Dieses Signal wird innerhalb der Sammelleitungs -Steuereinheit verwendet, um verschiedenen Schaltungen eine tatsächlich erfolgte erfolgreiche Anwahl eines Großraumspeichers anzuzeigen.

Die Kippschaltung 3 in Fig. 15 wird durch eine Oder-Schaltung 7 ausgeschaltet als Antwort auf eine Abweisung einer Anforderung an einen geteilt laufenden Großraumspeicher, die durch ein Signal auf der Leitung SHRD REJ angezeigt wird. Die Oder-Schaltung 7 spricht ebenfalls auf eine Und-Schaltung 8.an, die das Ausschalten der Kippschaltung 3 zur B-Zeit nach Betätigung der Kippschaltung 6 in Fig. 15 gestattet. Somit wird die Kippschaltung 3 eingeschaltet, wenn ein geteilter Grof raumspei eher angewählt wird und ausgeschaltet entweder als Reaktion auf die Abweisung einer Anfrage oder auf die Annahme der Abfrage, die durch das Einschalten der LCS OP SEL Schaltung 6, Fig. 30 bestätigt wird.

Die Schaltung 6 in -Fig. 15 wird jedesmal zur A-Zeit zurückgestellt. Das Signal LCS OP SEL hat die Hauptfunktion, für die Speicherkanalsteuerung einen Besetzt-Status einzuschalten insofern, als weitere Großraumspeieher-Anfragen betroffen sind, bis zu dem Zeitpunkt., da die laufende Großratimepeicher-Anfrage bis zu einem Punkt weiter verarbeitet wurde, an dem die Verarbeitung der nächsten Groüraumspeicher-Anforderung beginnen kann. Das wird durch die beiden verschiedenen in den

009839/1622

Fig. 17 und 18 dargestellten Schaltungen, welche ein Be setzt-Signal für die Sammelleitung erzeugen, gesteuert. Die allgemeine Schaltung LCS-Sammelleitung-Besetzt ist die Kippschaltung 1 LCS SL BES, die in Fig. 18 dargestellt ist, und durch die Und-Schaltung 2 zur B-Zeit nach dem Auftreten des Signales auf der Leitung LCS OP SEL eingeschaltet werden kann. Diese Kippschaltung bleibt eingeschaltet, bis ein Großraumspeicher den Arbeitsstand erreicht, bei dem entweder Daten als Antwort auf eine Anfrage zurückgegeben werden oder Fehler signale als Antwort auf ein Speicherkommando oder eine Anforderung zurückgegeben werden.

Das wird durch ein Signal auf der LCS ADV Leitung angezeigt, worüber ein Taktimpuls empfangen wird. Das Signal auf der LCS ADV Leitung wird auf eine Oder-Schaltung 3 gegeben. Eine etwas andere Bedingung "Sammelleitung-Kurz-Besetzt" wird in Fig. 17 auf der Leitung LCS KZ SL BES durch eine Kippschaltung 1 erzeugt, die zur B-Zeit durch eine Und-Schaltung 2 als Antwort auf das Signal auf der LCS OP SEL Leitung eingeschaltet wird. Mit anderen Worten, die Kippschaltungen 1 werden in den Fig. 17 und 18 als Antwort auf dieselbe Bedingung eingeschaltet. Die Kippschaltung "Sammelleitung-Kurz-Besetzt" in Fig. kann durch eine Und-Schaltung 4 betätigt werden. Die Und-Schaltung 4 arbeitet zur frühen B-Zeit als Antwort auf ein Signal auf der EBR-Leitung nach dem Auftreten eines Zeitbereich-Signales auf der Zeitbereich-

009839/1622

Impuls-Leitung. Dieses Signal zeigt an, daß jetzt Daten vom Großraumspeicher zurückkommen und deswegen leitet es die Blockierung ein von weiteren Anforderungen an den Hochgeschwindigkeitsspeicher entweder von den Kanälen oder der Zentraleinheit. Das Signal "Sammelleitung-Kurz-Besetzt" verschwindet vor dem Signal "Sammelleitung Besetzt", im Hinblick darauf, daß die Kanäle eine längere Zeit brauchen, um mit der Verarbeitung der Anforderungen an den Großraumspeicher zu beginnen, da Signale auf den Kanal zurückgeben und von diesem eine Antwort erhalten muß, bevor die Anforderung den Status erreicht hat, in dem ein freier Großraumspeicher festgestellt werden muß. Somit wird also das Signal "Sammelleitung-Kurz-Besetzt" früher ausgeschaltet als ein Signal "Sammelleitung-Besetzt", Das Ausgangs signal der Kippschaltung LCS KZ SL BES in Fig. 17 wird auf die Oder-Schaltung 5 gegeben zusammen mit den Signalen auf den Leitungen LCS A BES DEC und LCS B BES DEC. Die Erzeugung dieser Besetzt-Signale ist in Fig. 16 klar dargestellt. Die Oder-Schaltung 5, Fig. 17, erzeugt ein Signal auf der Leitung KZ SL BES INH CH, wenn KZ SL BES eingeschaltet ist oder während der Zeit, in der ein BES DEC-Signal für einen Großraumspeicher vorliegt. Dadurch werden Kanalanfragen an den Großraumspeicher verhindert, wenn der angewählte Großraurospeicher in Tätigkeit ist oder wenn die LCS-Zugriff steile in der Speicherkanaleteuerung mit einem Zugriff zu einem Großraum speicher belegt sind.

009639/1622

Die Speicherkanalsteuerung (BCU) wird als "besetzt" betrachtet bis zu dem Zeitpunkt, wo das PRE ADV Signal (Fig. 11) erhalten wird, welches angibt, daß die Daten aus dem Großraumspeicher am Erscheinen sind. Nach dem PRE ADV Signal kann eine weitere Anforderung an den LCS-Speicher durch die Speicherkanalsteuerung berücksichtigt werden.

Der LCS-Speicher selbst bleibt besetzt, bis er seinen Regenerations zyklus so weit vollendet hat, daß eine weitere Anforderung berücksichtigt werden kann. Das vom LCS-Speicher erzeugte PRE ADV Signal (Fig. 11) wird, wie später näher beschrieben, in Fig. 20 zur Erzeugung des erfindungsgemäßen Zeitbereiehs-lnipulses verwendet, welcher u.a. in Fig. 17 das Sammelleitung-Kurz-Besetzt-Signal ausschaltet.

Um eine weitere Daten-Abfrage von der Zentraleinheit zu verhindern, während diese auf die Rückgabe von Daten aus einer früheren, an den Großraumspeicher gerichteten Anforderung wartet, wird in Fig. 4 ein Signal (feu LCS FTCH AUSSTEHEND) erzeugt, welches sinngemäß in der CPU-REQ Schaltung, Fig. 3, verwendet wird.

Die geteilten Ar.sahme- und Abweisungssignale- für geteilte LCS-Speicher werden in Fig. 19 synchronisiert. In Fig. 19/tihien ein Paar Oder-Schaltungen 1 bzw. 2 ein Annahmesignal vom Großraumspeicher A oder B ab. Diese Signale werden nur dann auf die anfragende Speicherkanalsteuerung

weitergegeben, wenn der Großraumspeicher im geteilten Betrieb läuft. In anderen Fällen steuert die Speicherkanalsteuerung des einzelnen Systems Annahme- und Abweisungssignale, wie mit Bezug auf die übrige Schaltung hierin beschrieben. Wenn beider Oder-Schaltung 1 ein Annahmesignal empfangen wird, schaltet es über die Und-Schaltung 3 eine Kippschaltung 4 ein, vorausgesetzt, daß die Und-Schaltung 3 ebenfalls ein A-Tafctsignal auf der AR-Leitung zusammen mit einem Signal von der Aus-Seite der Kippschaltung 5 erhält. Die Rückkopplung von der Kippschaltung 5 soll sicherstellen, daß ungeachtet der Signallänge d~s Annahme signale s die Kippschaltung 4 nur während des ersten A-Taktep nach Empfang des Annahmesignales eingeschaltet wird und nicht während des zweiten, dritten oder eines folgenden Α-Taktes, da das Ausgangssignal der Kippschaltung 5 die Und-Schaltung 3 dann sperrt. Die Kippschaltung 4 wird kurz vor dem Einschalten zur A-Zeit ausgeschaltet. Das Aus gang s signal der Kippschaltung 4 wird auf eine Und-Schaltung 6 gegeben, wodurch die Kippschaltung 5 zur B-Zeit nach dem Einschalten der Kippschaltung 4* eingeschaltet wird. Die Kippschaltung 5 bleibt bis zum Ablauf der B-Zeit oder bis zum Empfang eines Signales auf der SRC-Leitung eingeschaltet. Das Ausgangs signal der Kippschaltung 5 auf der Leitung SHRD ACC wird in Fig. 15 (wie oben beschrieben) zur Erzeugung eines LCS OP SEL Signales während des geteilten Betriebes und in Fig. 21 als ein möglicher Weg benutzt, ein Ka-nalannahme-Signal zur Benachrichtigung des Kanals zu erzeugen.

009839/1622

Sobald die Oder-Schaltung 2 in Fig. 19 ein Abweisungs signal entweder vom ΟΓοβΓαυιηβρβίοΙιβΓ A oder B erhält, schaltet sie über eine Und-Schaltung 8 die Kippschaltung 9 während der A-Zeit ein vorausgesetzt, daß ein Signal von der Ausseite der Kippschaltung 10 vorliegt, wodurch die nur einmalige Einschaltung der Kippschaltung 9 gestattet wird (ähnlich der oben beschriebenen Beziehung zwischen den Kippschaltungen 4 und 5). Die Kippschaltung 9 bleibt bis zum Ablauf der Α-Zeit eingeschaltet. Das Ausgangs signal der Kippschaltung 9 wird auf eine Und-Schaltung 12 gebracht, wodurch die Kippschaltung 10 z\ir B-Zeit eingeschaltet wird. Die Kippschaltang 10 wird nach der B-Zeit al auf-d-ag—gR^— wieder ausgeschaltet. Das Geteilt-Abwei sung ssignal aus der Kippschaltung 10 wird zum Ausschalten der Kippschaltung SHRD LCS OP (Fig. 15), wie oben beschrieben, benutzt.

In Fig. 4 ist ferner eine Schaltung zum Zurückstellen der Kanal-Vorrangschaltung (CH PRI, Fig. 3) angegeben. Das Zurückstellsignal kann erzeugt -werden als Folge einer Kanal-HSS-Operation durch ein Signal der Verzögerojmgseinheit DLY, Fig. 3, oder als Folge einer Anforderung an einen geteilten LCS-Speicher, oder als Folge eines LCS-Besetzt-Signalesj oder als Folge eines Signales, welches automatisch nach einem erfolgten Zugriff erzeugt wird.

In Fig. 20 -wirf, das erfindungsgemäße Zeitbereich-Signal, das einen Zu-

009839/ 1622

griff zum Ho chgeschwindigkeits speicher während der Zeit verhindert, in der die Speicherkanalsteuerung für den Datenrücklauf vom Großraumspeicher reserviert bleiben muß, von einer Kippschaltung erzeugt, die durch eine Und-Schaltung 2 zur B-Zeit eingeschaltet wird, vorausgesetzt, daß ein PRE ADV SYNC Signal von der Kippschaltung 3 vorhanden ist. Die Kippschaltung 3 wird über eine Und-Schaltung 4 durch einen späten B-Puls eingeschaltet, wenn die Kippschaltung 1 ausgeschaltet ist und ein Ausgangs signal von der Oder-Schaltung 5 vorhanden ist. Die Oder-Schaltung 5 spricht auf ein PRE ADV Signal von einem der beiden Großraumspeicher an. Dieses Signal ist das erste Signal, das von dem Verzögerungsleitungs-Taktgeber in Fig. 11 (in jedem Großraumspeicher) auf die Speicherkanalsteuerung gegeben wird. Das Aus-Signal der Kippschaltung 1 wird auf die Einschaltseite der Kippschaltung 3 gegeben, um sicherzustellen, daß diese Schaltung nur eingeschaltet wird, wenn ein PRE ADV Signal dem späten Taktsignal der laufenden B-Zeit entspricht. Die Kippschaltung 3 wird beim nächsten späten B-Takt ausgeschaltet und die Kippschaltung 1 bleibt eingeschaltet, bis sie das synchronisierte Signal LCS ADV vom LCS-Speicher empfängt.

In Fig. 21 werden Kanalannahme-Signale durch eine Kippschaltung 1 erzeugt, die über eine Oder-Schaltung 2 als Antwort ami eine der drei Und-Schaltungen 3 bis 5 eingeschaltet wird. Die Und-Schaltung 3 wiederum spricht auf eine Oder-Schaltung 6 an, die durch die beiden Und-

Schaltungen 7 und 8 gespeist wird. Jede der Und-Schaltungen 7 muß außerdem ein Signal auf der Leitung NOT LCS SL BES haben, welches anzeigt, daß die Speicherkanalsteuerung nicht far den Großraum Speicher tätig ist. Die Und-Schaltung 8 wird von einem. Signal auf der Leitung LCS VERF WENN NT GEM gespeist.

Die Und-Schaltungen 3, 4 und 5 erfordern je einen Eingang auf den Leitungen DLY FULL und LBR. Die Und-Schaltung 4 spricht auf eine Kanalanforderung an, die von einem Signal SHRD ACC begleitet ist, das daher als solches auf den Kanal gesendet werden muß. Die Und-Schaltung 5 spricht auf ein HSS-Rückstellsignal für die Kanalvorrangschaltung (CH PRI, Fig. 3) an. So können die Signale: Ungeteilter Großraumspeicher, Geteilter Großraumspeicher mit Geteilter Annahme oder HSS-Prioritätsausschaltung das Signal Kanal Amiahme (CH ACC) über die Kippschaltung 1 erzeugen, die nach Einschaltung bei der nächsten späten B-Zeit ausgeschaltet wird. Das Kanalannahme-Signal wird auf alle Kanäle zurückgeführt, und jener Kanal wird es für die interne Verwendung erkennen, der mit der Speicherkanalsteuerung in Verbindung steht.

Zum LCS-Speicher ge&ür*:. noch ein "weiterschaltender Taktgeber (LCS ADV, Fig. 4)j welcher ii:i -c/eseiitücLen die in Fig« Il erzeugten Signale sracJiroiüsiert.

Nach Abschluß der genauen grundlegenden Beschreibung einer Speiche rkanalsteuerung (BCU), welche insbesondere Speicherztigriffseinheiten und eine Speicher Sammelleitung enthält und von dem erfindungsgemäßen Zeitbereichs-Impuls Gebrauch macht, folgt eine kurze Zusammenfassung der Arbeitsweise der Erfindung.

Wenn eine Speicher anf or de rung von einem Kanal oder einer Zentraleinheit kommt, werden die betreffenden Adressbits decodiert, um festzustellen, ob ein Zugriff zu einem Großraumspeicher erfragt ist. Is' Jas der Fall, kann die Kanal- oder Zentraleinheits-Anfrage durch eine Anfrage-Kippschaltung festgehalten werden, wodurch die Leitung LCS PROC (Fig. 9) eingeschaltet wird. Wenn das Signal auf der Leitung LCS 3FiOC zur Verfügung steht, ein Großraumspeicher nicht besetzt ist und wenn der Großraumspeicher nicht in geteiltem Betrieb läuft oder eine Anforderung an einen geteilten Großraumspeicher angenommen wird, wird die Annahmebestätigung eines Großraumspeichers durch ein Signal auf der Leitung LCS OP SEL angezeigt. Es ist zu beachten, daß ein Besetzt-Status mit der tatsächlichen Adresse verglichen wird, wie sie in der Speicheradress-Decodierschaltung decodiert ist. Diese Adressen werden auf die Speicheradress-Sammelleitung gegeben, die vom Kanal oder von der Zentraleinheit gesteuert wird, und nur auf Anfragen des Kanals oder der Zentraleinheit anspricht, ungeachtet dessen, ob der Großraumspeicher belegt ist oder nicht verfügbar. Somit findet die Decodierung auf

00 98 39/1622

jeden Fall statt, auch wenn die letzte Decodierung ergibt, daß der Großraumspeicher selbst besetzt ist» oder im geteilten Betrieb läuft und die Anforderung auf ein Annahme signal warten muß, bevor sie durch die übrige Schaltung weiterlaufen kann.

Die Betätigung von Kanalanforderungen wird verhindert, wenn das Signal auf der SHRD LCS OP leitung (Fig. 15) eingeschaltet ist und anzeigt, daß ein im geteilten Betrieb laufender Großraumspeicher adressiert wurde, und wenn das Signal "Annahme" (oder "Ablehnung") von diesem geteilten Speicher noch nicht zurückkam. Das verhindert eine unnötige Bindung der Kanäle an nicht verfügbare Großraumspeicher, die im. geteilten Betrieb laufen.

Durch Trennung von LCS SL BES und LCS KZ SL BES wird den verschiedenen Anfrage verarbeitung s- Zeiten für die Zentraleinheit und die Kanäle Rechnung getragen und eine maximale Anforderungsgeschwindigkeit auf dem Großraumspeicher entweder durch die Kanäle oder die Zentralrecheneinheit ermöglicht.

Zum richtigen Zeitpunkt erzeugt ein adressierter LCS-Speicher einen Taktimpuls (LCS PRE ADV, Fig. 11), welcher während eines gewissen Zeitbereiciies (Zeitbereichs-Impuls, Fig. 20) die Annahme von HSS-Speiche ranf ο rderttngen verhindert und somit die Speicher Sammelleitung für das Auslesen der Daten aus dem LCS-Speicher freihält.

00S839/1622

Claims

- 37 - Böblingen, 7.11.1967 Iw -hn PATENTANSPRÜCHE

1. Datenverarbeitungsgerät mit einem Ho chges chwindigkeits Speicher kurzer Zugriffszeit, einem oder mehreren Großraumspeicher(n) langer Zugriffszeit, und einer Speichersammelleitung zum Auslesen der Daten aus den Speichern, wobei während eines Zugriffs zu einem Großraumspeicher Zugriffe zum Hochgeschwindigkeitsspeicher stattfinden können, gekennzeichnet durch einen Zeitbereichs-Impuls (Z. I. Fig. 4), welcher vom Großraumspeicher (LCS) während eines bestimmten Zeitintervalls vor dem Auslesen der von ihm angeforderten Daten erzeugt wird und in diesem Zeitbereich die Annahme von AnforderungsSignalen (Fig. 3; CH e£), CPU e£>) an den Hochgeschwindigkeitsspeicher (HSS) verhindert.

2. Großraumspeicher nach Anspruch 1, gekennzeichnet durch

einen Zeitgeber-Kommentator (Fig. 11), welcher während der Dauer eines Besetzt-Zeichens (LCS BES) und vor dem Auslesen der Daten ein Vor-Fortschreite-Signal (PRE ADV) erzeugt, welches zur Erzeugung des Zeitbereichs-Impulses (Z.I) verwendet wird (Fig. 20).

009839/1622

3. Datenverarbeitung s ge rät nach Anspruch 1 mit mehreren Groß-

raumspeichern und mehreren datenverarbeitenden Systemen, wobei ein oder mehrere Großraumspeicher mehreren Systemen zugeordnet sind, dadurch gekennzeichnet, daß der Zeitbereichs-Impuls auch von einein. Großraumspeicher, welcher mehreren Systemen gemeinsam ist, verlangt werden kann.

4. Kanalanforderungsschaltung (CH Et)) nach Anspruch 1, gekennzeichnet durch Tor s chaltung en (Fig. 5j 1,2) welche ein Kanalanforderungs signal nur weitergeben, wenn kein Zeitbereichs-Impuls (Nicht Z. I.) an ihren Eingängen anliegt.

5. Zentrale Recheneinheit-Anforderungsschaltung (CPU

nach Anspruch 1, gekennzeichnet durch Tor schaltungen (Fig. 6; 1, 2), welche ein Anforderungs signal nur weitergeben, wenn kein Zeitbereichs-Impuls (Nicht Z«I. ) an ihren Eingängen anliegt.

009839/1622
7956

. si

Leerseite