DE1524882A1 - Vorrangschaltung fuer Speicher verschiedener Zugriffszeiten - Google Patents
Vorrangschaltung fuer Speicher verschiedener ZugriffszeitenInfo
- Publication number
- DE1524882A1 DE1524882A1 DE19671524882 DE1524882A DE1524882A1 DE 1524882 A1 DE1524882 A1 DE 1524882A1 DE 19671524882 DE19671524882 DE 19671524882 DE 1524882 A DE1524882 A DE 1524882A DE 1524882 A1 DE1524882 A1 DE 1524882A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit
- memory
- lcs
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
Description
703 BUBLINGEN/WURTT. . SINDELFINGER 8TRAS3E 49
FERNSPRECHER (07031) 613040
Böblingen, 6. 11. 1967 Iw -hn
Anmelderin:
International Business Machines Corporation, Armonk, N. Y. 10 504
Amtliches Aktenzeichen:
Neuanmeldung
Aktenzeichen der Anmelderin:
Docket 7981
Die Erfindung betrifft eine Vorrangschaltung für Speicher verschiedener
Zugriffszeiten, insbesondere für einen oder mehrere Großraumspeicher mit langer Zugriffszeit und einen Hochgeschwindigkeitsspeicher
mit kurzer Zugriffs zeit, wobei während eines Zugriffs zum Großraumspeicher
ein Zugriff zum Ho chgeschwindigkeits spei eher möglich
ist, und die Vorrangschaltung unter den Anforderungssignalen von Eingabe-Ausgabe-Geräten
einen Vorrang festlegt.
Bei derartigen Speichern kommt es oft vor, daß ein verlangter Speicher
besetzt ist und daß das anfordernde Gerät mit der Aufnahme seines Anforderungssignalee warten muß, bis der Speicher wieder
frei wird. Wenn sich die Anforderung auf einen Speicher langer Zu-
0G9848/U07
152APB2
griffszeit bezieht, wie z.B. auf einen Großraumspeicher, ist es wünschenswert,
in dieser Wartezeit Zugriffe zu schnellen Speichern durchführen zu können.
Eine Vor rang schaltung für Speicher verschiedener Zugriffs zeiten, welche
ein Besetztsignal berücksichtigt, ist bereite bekannt (DAS 1 237 812),
Neben dem Großraumspeicher kann, abhängig vom Aufbau des Datenverarbeitungssystemes,
auch die Speicherkanalsteuerung, welche die Speicherausgangs-Sammelleitung
und vielen Speichern gemeinsame Zugriffseinrichtungen enthält, besetzt sein. Außerdem ist bei der bekannten Vorrangsteuerung
nicht der Fall vorgesehen, daß sich mehrere Rechensysteme in den Gebrauch eines Großraumspeichers teilen.
Der Erfindung liegt also die Aufgabe zu Grunde, eine Vor rang schaltung
vorzusehen, welche das Besetztsignal eines Großraun) speichere, welcher
unter Umständen mehreren Rechensystemen gemeinsam ist, und welche das Be setzt signal der Speicherkanalsteuerung berücksichtigt.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Sperrsignal
die Annahme durch die Vor rang schaltung eines Anforderungssignales von einem Eingabe-Ausgabe-Kanal verhindert, wenn sich die Anforderung
auf einen besetzten Großraumepeicher bezieht, oder die Sammelleitung-Steuereinheit
besetzt ist.
009848/U07
. 3 . 1524832
Nach einer weiteren Ausgestaltung der Erfindung wird auch das Besetzt-Signal
eines Großraumspeichers, welcher mehreren Rechen-Systemen gemeinsam ist, durch die Vorrang schaltung berücksichtigt.
Im folgenden wird die Erfindung an Hand eines durch Zeichnungen erläuterten
Ausführungsbeispieles näher beschrieben. Es zeigen:
Fig. 1: ein vereinfachtes Schematisches Blockschaltbild einer Anordnung
mit zwei großen Datenverarbeitungssyetemen, in denen sowohl Hochgeschwindigkeits- als auch Großraumspeicher
verwendet werden,
Fig. 2: in vereinfachter Form die Wirkungeweise der Erfindung an
einem möglichen Beispiel,
Fig. 3: ein Blockschaltbild der in Fig. 1 angedeuteten Speicherauswahlschaltung
gemäß der vorliegenden Erfindung,
Fig. 4: ein Blockschaltbild einer Großraumspeicher-Ansteuerung nach
der vorliegenden Erfindung,
Die weiteren Figuren zeigen Schaltungsdiagramme zur Erfüllung der in
Fig. 3 und 4 angegebenen Funktionen und zur Erzeugung der in Fig. 3 und 4 verwendeten Signale:
Fig. 5: Kanal-Vorrangschaltung
Fig. 6: Puffer-Trigger
009848/U07
.4- 1524832
Fig. 7: Kanal-Anforderungs-Signal,
Fig. 8: Kanal-Auswahl signale
Fig. 9* Signale, welche die Auswahl eines Großraumspeichers durch
einen Kanal angeben, und zeitweise in Fig. 10 verwendet werden,
Fig. 10: ein Sperrsignal zur Verwendung in Fig. 11, ,
Fig. 11: das erfindungsgemäße Sperrsignal, welches in der Vorrangschaltung
nach Fig. 5 verwendet wird,
Fig. 12: Sperren zentrale Recheneinheit-Stromversorgungseinheit
Fig. 13: Kanal-Großraumspeicher-Operation
Fig. 14: ein Signal zur weiteren Verwendung bei der Auswahl eines
Großraumspeichers
Fig. 15: Großraumspeicher Besetzt- und Vorab-Besetzt-Signale
Fig. 16: Takt-Signale, die im Großraumspeicher während eines Zugriffs
erzeugt werden
Fig. 17: Großraumspeicher-Auswahl
Fig. 18: Signale, welche angeben, ob ein nicht gemeinsamer Großraumspeicher
frei ist, oder ob ein adressierter Großraumspeicher mehreren Rechensystemen gemeinsam ist
Fig. 19* Signale, welche die Operation eines gemeinsamen Großraumspeichers
und die tatsächliche Auswahl eines Großraumspeichers angeben,
Fig. 20: Großraumspeicher-Besetzt-Decodierer
009848/U07
1524832
Fig. 21: Sammelleitung-Kurzbesetzt-Signal
Fig. 22: Sammelleitung-Besetzt-Signal
Fig. 23: Großraumspeicher-Annahme oder -Zurückweisungssignale
Fig. 24: ein als Folge der Adressierung eines gemeinsamen Großraumspeichers
erzeugtes Zurückstellsignal zur späteren Verwendung in Fig. 5
Fig. 25: ein Sperrsignal, welches in vereinter Form in Fig. 26 bei
der Erzeugung eines Signales zum Zurückstellen der Vorrangschaltung
nach Fig. 5 berücksichtigt wird
Fig. 26: ein Signal zum Zurückstellen der erfindungsgemäßen Vorrangschaltung
nach Fig. 5
Fig. 27: ein Kanal-Annahme-Signal
Fig. 27: ein Kanal-Annahme-Signal
In Fig. 1 sind die Grundlagen der Erfindung an zwei großen Datenverarbeitungssystemen
dargestellt. Der Großraumspeicher LGS B ist beiden Systemen gemeinsam. Jedes der Datenverarbeitungs systeme besteht
im wesentlichen aus einer Ausführungssteuerung (E-EIN H), einer Befehlssteuerung
I-EIN H, einer Speicherkanalsteuerung (BCU), einer Speicherauswahlschaltung
(SEL CTS), einer Speicheradressen-Decodiereinrich tung (STG AOR DEC), einer Großraumspeicheransteuerung (LCS CTRLS),
009848/1407 er: - ^ ^
15/ —\2
Speichereingangs Schaltungen (STG INP), Speicherausgangsschaltungen
(STG OUT), einer Stromversorgungseinheit (PDV), einer Ein- und Ausgabe-Kanalsteuerung
(CH), Ein- und Ausgabeeinheiten (E/O), einem Großraumspeicher
(LCS A) und Hochgeschwindigkeitsspeichern (STG IA und
IB), welche unterteilt sind in gerade und ungerade Adressen. Sowohl die
Kanalsteuerung (CH) als auch die zentrale Recheneinheit (CPU) können über die Speicherkanalsteuerung (BCV) Zugriff zu den Großraumspeichern
und den Hochgeschwindigkeits speichern erhalten.
In Fig. 2 ist in vereinfachter Form die Wirkungsweise der Erfindung an
einem von vielen möglichen, praktischen Beispielen dargestellt. Fig. 2 zeigt deutlich die erfinderischen Merkmale; Ein Kanal wird gesperrt,
weil er einen besetzten LCS-Speicher anfordert, oder weil die mehreren LCS-Speichern gemeinsamen Zugriffs schaltungen in der LCS-Speicher-Ansteuerung
(Fig. 4) selbst besetzt sind durch die Abwicklung einer Anforderung an einen LCS-Speicher. Hierbei ist ungefähr die erste Hälfte
der LCS-Zugriffszeit betroffen, da in dieser Hälfte die Daten vom LCS-Speicher
ausgelesen werden und in der zweiten Hälfte eine Regeneration und das Zurückstellen von Schaltungen in LCS-Speicher stattfindet.
Wenn also Kanal 1 eine Anforderung an einen LCS-Speicher richtet, welches
gerade vorher den Besetzt-Zustand eingenommen hatte, wird diese Anforderung blockiert, so daß die Anforderungen des Kanals 2 betrachtet
0098A8/U07
152, ;2
werden können. Nach jeder Anforderung wird die Vorrangschaltung zurückgestellt.
Wenn sich die Speieherkanalsteuerung (BCV) noch in der
ersten Hälfte eines LCS-Anforderungszyklus befindet, wird die Kanal 2
Anforderung blockiert, selbst wenn ein LCS-Speicher frei wäre.
Hierauf wird Kanal 3 betrachtet und eine HSS-Anforderung kann angenommen
werden. Wenn hierauf der LCS-Speicher frei wird, wird das Sperrsignal für Kanal 1 weggenommen und die von Kanal 1 gestellte Anforderung
wird angenommen. Kanal 2 bleibt noch gesperrt, da Kanal 1 die höhere Priorität hat, und da nach Annahme der Kanal 1 Anforderung die
Speicherkanalsteuerung in den Besetzt-Zustand eintritt. Einer Annahme einer
zweiten Kanal 3 Anforderung an einen HSS-Speicher steht nun nichts entgegen.
Im weiteren Verlauf wird die Kanal 2 Anforderung von dem LCS-Speicher angenommen.
Die Erfindung wird nun an Hand der Blockschaltbilder, Fig. 3 und 4, und
an Hand einiger .darin verwendeter Schaltungen beschrieben. Die in den
Figuren verwendeten Zahlen beziehen sich wieder auf Figuren. Beim Weiterleiten
eines Signales von einer Figur zu einer anderen in verneinter Form ist die nötige Umkehr schaltung meist weggelassen. Das Wort "Anforderung"
wird sowohl im Zusammenhang mit der Quelle der Anforderung-(z. B. Kanal-Anforderung), als auch mit dem Objekt der Anforderung (z.B.
LCS-Anforderung) verwendet. Eine solche Wortkombination kann jedoch
0 0 9 8 £ 8 / U Q 7
U ■' ·' :. J Ί
Iv.'. - :
nicht mißverstanden werden, da in der Beschreibung die Anforderungs-Quellen
und -Objekte genau beschrieben werden. AR und BR bezeichnen Taktimpulse, EAR und EBR verfrühte und LAR und LBR verzögerte Taktimpulse.
In der. Speicherauswahlschaltung nach Fig. 3 sind auf der linken Seite
sechs Eingänge ersichtlich (CHS 1-6) über welche die Vorrangschaltung
(CH PRI) Anforderungssignale der Kanäle an die Speicher (STR REQ) empfängt.
Die Vorrangschaltung ist in Fig. 5 näher erläutert. Kanal 1 hat den höchsten
Vorrang und der Uberwachungskanal (MC), welcher die Verbindung zur Stromversorgungseinheit bildet, den niedrigsten.
Die Auswahl eines bestimmten Kanals ist erfolgt, wenn der Puffer-Trigger
(Fig. 6) eingestellt wurde. Bis anleiner Rückstellung blockiert der Puffer-Trigger
weitere Anforderungen:
Erfindungsgemäß sind in der Vorrangschaltung Sperreingänge vorgesehen
(NT INH KAN ANF), welche einen weiteren Eingang der UND-Schaltungen 2 bilden und die Berücksichtigung einer Kanal-Anforderung verhindert,
wenn diese Anforderung nicht angenommen werden kann, weil sie sich auf einen besetzten LCS-Speicher bezieht, oder die Speicherkanalsteue-
009££B/ U07 ο--"··"-· '" v
rung besetzt ist. Die nicht berücksichtigte Anforderung wird während
einer gewissen Zeit zur Seite gestellt, wodurch die restlichen Kanäle Anforderungen an die Vorrangschaltung in dieser Zeit richten können.
Der MC-Kanal wird blockiert von einem CPU PDU INH Signal, welches in Fig. 12 besprochen wird. Die Trigger der Vorrangs chaltung werden
von einem A-Taktimpuls (A1R) eingestellt.
Das Zurückstellen der Vorrang-Trigger (1, Fig. 5) erfolgt durch ein
Rückstellsignal (RST CH PRI), welches auch den Puffer-Trigger (Fig.
6) zurückstellt und in Fig. 26 näher besprochen wird. Der Puffer-Trigger wird durch einen B-Taktimpuls (BR) eingestellt. Die Kanal-Anforderungssignale
gehen über die Vor rang schaltung und den Puffer-Trigger
an eine Verzögerungsschaltung (DLY, Fig. 3) wovon ein Ausgang an die
Vorrangschaltung zum Zurückstellen derselben zurückgeführt wird (DLY
und UND-Schaltung 9, Fig. 5).
Von der Ver zögerungs schaltung geht das Anforderungssignal des Kanals
mit dem jeweils höchsten Vorrang an eine D aten - Anfο rde rungs schaltung
(DATA REQ) und eine Kanal-Anforderungs schaltung (KAN ANF, Fig. 3"),
welche dieses Signal nur weiterleitet, wenn keine Operation eines mehreren Rechensystemen gemeinsamen Großraumspeichers vorliegt (NT
SHRD LCS OP Signal, Fig. 3).
Anforderungen von der zentralen Recheneinheit (CPU) werden an die
009848/UÖ7
151'.♦■■■": 2
- ίο -
Zentraleinheits-Anforderungsschaltung (CPU REQ) gerichtet. Es kann
sich hierbei um eine Dateneingabe (STR) oder um eine Datenausgabe (FTCH) handeln. Die Adresse des angeforderten Speichers wird in ein
Zweitadressenregister (DUP SAR) eingelesen. Die CPU-Anforderungsschaltung
empfängt noch ein Sperr-Signal NO CPU LCS FTCH OUTST welches angibt, daß noch eine Datenanforderung der CPU-Einheit vom
LCS-Speicher aussteht. Die CPU-Einheit und die Daten inder Reihenfolge
erhalten in der sie angefordert wurden, so daß erst eine Datenanforderung zu Ende geführt werden muß, bevor eine zweite Anforderung
eingeleitet werden kann.
Nach Erhalt einer Anforderung von einem Kanal wird ein Auswahlsignal
an die Speichergerade-Ungerade-Auswahlschaltung (CH E/O) gegeben, welche
später an Hand von Fig. 8 genauer beschrieben wird.
Ein weiterer Eingang zu dieser Auswahlschaltung erfolgt vom Bit 20 der
angeforderten Speicheradresse (CAB 20). Dieses Bit entscheidet über
die Auswahl der geraden oder der ungeraden Speicherhälfte, Eine ähnliche Auswahlschaltung besteht für die Anforderungen von der zentralen
Recheneinheit (CPU Ε/θ). Diese erhält das Bit 20 vom Zweitadressenregister.
Diese Auswahlschaltung für die zentrale Recheneinheit kann nur in Wirkung treten, wenn keine Auswahl von einem Kanal vorliegt
(NT CPU BLK).
009848/H07
Die CPU-Auswahlschaltung (CPU Ε/θ) ist im Aufbau der Kanal-Auswahlschaltung
(CH E/O) ähnlich.
Insbesondere weist die CPU-Auswahlschaltung einen NT SYNC SLOT und
einen NT CPU LCS FLTR Eingang auf, welche angeben, daß die Speicherkanalsteuerung
(BCU) nicht gerade besetzt ist mit dem Auslesen von Daten aus dem LCS-Speicher, und daß die zentrale Recheneinheit nicht mit
einem Zugriff zum LCS-Speicher beschäftigt ist. Ein weiterer Eingang NT SHRD LCS OP verhindert eine Speicherauswahl während eines Zugriffs
zu einem gemeinsamen LCS-Speicher. Ein weiterer Eingang zeigt den Be setzt-Zustand der geraden und ungeraden HSS-Speicherhälfte an
(E/O BES).
Wenn eine ausstehende CPU-LCS-Anforderung an einen gemeinsamen Speicher
angenommen wird, muß die CPU-Einheit diese Anforderung vollständig
zu Ende führen. Eine Kanalanforderung kann so eine CPU-Anforderung
nicht beeinträchtigen. Weiters wird vermieden, eine CPU-Anforderung
durch einen Kanal zu sperren, wenn der Kanal eine Anforderung an einen besetzten Speicher richtet.
Die Auswahlsignale von einem Kanal einerseits und der zentralen Recheneinheit
andererseits werden einer CPU-Kanal-Speicherauswahl-Schaltung
(CPU CH SEL A/B) zugeleitet, welche entweder den HSS-Speicher A oder
O O 9 8 h D / 1 .'. O 7
Ί 5 2 4 j 3 2
den HSS-Speicher B auswählt. Bei Auswahl durch einen Kanal wird
ein Kanaltor signal (GTE CH) und ein Kanalarbeits signal (CH OP) erzeugt.
Bei Auswahl durch die Zn/etralrecheneinheit wird ein dement eprechendes
Arbeitssignal (CPU OP) erzeugt, und ferner ein Signal, welches die Auswahl durch einen Kanal verneint (NT GTE CH, NT CPU
BLK), Bei Auswahl eines HSS-Speichers wird ein Besetztsignal erzeugt (E/O BES) und ein weiteres Zeichen, welches angibt, daß eine Au&rahl
stattgefunden hat (POS SEL).
Um weitere Operationen in der Speicherkanalsteuerung (BCU) in diesem
Zyklus zu verhindern, wird ein Zyklus-Sperrsignal (CYC INH) erzeugt,
und auf diese Weise die Arbeitsgeschwindigkeit der BCU-Einheit bestimmt.
Eine weitere Schaltung gibt an, daß die zentrale Recheneinheit durch einen Speicherzugriff besetzt ist (CPU COM BZY). Ein Ausgangssignal
dieser Schaltung teilt der Befehlssteuerung (I EINH) mit, daß eine Verbindung zwischen dem Speicher und der Zentralrecheneinheit besteht.
Ein weiteres Aus gangs signal (STG) teilt dem Speicher mit, daß er die
Daten an die Zentralrecheneinheit senden soll. Die Spei ehe raus wahl schaltung
nach Fig. 3 liefert noch zwei Signale (KAN ANF und DATA REQS), welche von dem betreffenden Kanal Adresse und Daten anfordern. Diese
Informationen werden dann der Speicherkanaleteuerung zugeleitet. Ein weiteres Signal (BCU RSES) zeigt an, daß ein bestimmter Kanal Vorrang
erhalten hat. Die restlichen Signale in Fig. 3 werden im Zusammenhang mit den weiteren Figuren erläutert.
009848/U07 ( ■ .. .... I
Wie ersichtlich, besteht die Speicherauswahlschaltung im wesentlichen
aus vier Teilen:
1. In der oberen linken Hälfte die Kanalvorrangschaltung, die Kanalanforderungsschaltung
und die Auswahlschaltungen. Diese Schaltungen erkennen den Kanal, der die höchste Priorität erhalten hat und erzeugen
ein Kanalauswahl-Gerade-Ungerade-Signal.
Die Kanalauswahlschaltung ist in Fig. 8 näher dargestellt. Sie bestimmt,
wann ein gültiges Kanalanforderungs signal zur Auswahl einer geraden oder ungeraden Speicherhälfte erhalten worden ist. Wenn ein Kanalanforderungssignal
erhalten wurde, dann wird dieses und nicht etwa ein Anforderungssignal
der zentralen Recheneinheit zu den anderen Schaltungen weitergeleitet. Es handelt sich hier um folgende Signale: GTE CH, NT CPU BLK,
CH OP, und CPU OP. Diese Signale werden in deylCS-Ansteuerung und
in den Speicher-Eingangs schaltungen (STL INP CTS, Fig· I) gebraucht.
Die Kanal-Gerade-Ungerade-Schaltung steuert die Auswahl der geraden
oder ungeraden Hälfte eines Speichers in Abhängigkeit eines Signalee von
KAN ANF und eines Signales NT CYC INH. Die Und-Schaltung 1 spricht
an auf ein Signal GER NT BES, Weiter ist ein Signal notwendig, welches
angibt, daß die Adresse keine "1" in der Position 20 enthält (NT CAB 20). Das Bit 20 entscheidet also über die Auswahl der geraden oder der ungeraden
Hälfte eines Speichers. Die Und-Schaltung 2 spricht auf ähnliche Signale an (ODD NT BES, CAB 20). Die Und-Schaltungen 1 und 2 liefern
009 84 8/1 407 , .. '
152^332
als Ausgänge die Signale CH SEL GER und CH SELL UNGER. Jedes
dieser Signale formt auch einen Eingang zu einer Oder-Schaltung 3,
um ein Kanaltor signal (GTE CH) zu erzeugen, welches anzeigt, daß
ein Kanal und nicht die zentrale Recheneinheit Zugang zu einem Speicher verlangt. Wenn kein Kanal Zugang verlangt, liefert ein Inverter 4
ein entsprechendes Signal (NT GTE CH) und ein weiterer Inverter 5 erzeugt ein Signal (NT CPU BLK), zur Ansteuerung der CPU-Auswahlschaltung (CPU E/O, Fig. 3). Dieses Signal gestattet der zentralen Recheneinheit Zutritt zu einem Speicher zu erhalten. Das Kanaltor signal (GTE CH)
erzeugt über einen Trigger 6 ein Kanalope rations signal (CH OP). Ein
CPU-Operationssignal wird erzeugt als Folge eines Sperrsignales (NT
INH), welches dem Signal CYC INH in Fig. 3 entspricht und anzeigt, daß
ein Speicher gerade gewählt wurde. Wenn kein Kanaloperatinnssignal erzeugt wird, dann wird also durch den Trigger 6 ein entsprechende» Operationssignal der zentralen Recheneinheit erzeugt (CPU OP).
Die Kanal-Auswahlschaltung gestattet also einem Kanal, der Vorrang erhalten hat, eine gerade· oder ungerade Speicherhälfte auszuwählen, falls
diese Hälfte nicht gerade besetzt ist. Bei einer bewilligten Auswahl wird die zentrale Recheneinheit verhindert, eine Auswahl zu treffen. Eine weitere Und-Schaltung 9 erzeugt ein Signal (CH SEL LCS), welches in der
Art den Gerade- und Ungerade-Kanalauswahlsignalen entspricht. Weiters
0098A8/U07
152 40 3 2
können die Und-Schaltungen 1 und 2 nicht ansprechen, ohne ein Signal an einem NT CH LCS FLG-Eingang und einem NT SYNC SLOT-Eingang.
Hierdurch wird die Speicherkanaleteuerung für das Auelesen von Daten
aus dem Großraumspeicher reserviert. Wenn ein Großraumspeicher ausgewählt
wird, dann verhindert ein LCS -Aue wahl signal (LCS FLG), daß die Und-Schaltungen 1 und 2 ein Ausgangs signal liefern. Die Und-Schaltung
9 spricht an auf eine Kanalanforderung (KAN ANF) und auf ein weiteres Signal (NT CYC INH).
Weiters ist die Anwesenheit eines Kanal-LCS-Auswahleignales (CH LCS
FLG) erforderlich, und erfindungsgemäß ein Signal, welches anzeigt, daß die Speicherkanalsteuerung nicht besetzt ist durch eine laufende LCS-Spei
ehe rope ration, angezeigt durch ein Nicht-Sammelleitung-Kurzbesetztzeichen
zur Sperrung einer Kanalanforderung (NT SL KZ NT SL KZ BES INH KAN). Die ,erfindungsgemäße Erzeugung dieses Signalee wird an Hand
der Fig. 21 beschrieben.
2, Der zweite Teil der Speicher-Auswahlschaltung nach Fig. 3 enthält
die CPU-Anforderungs (CPU REQ) und die CPU Gerade-Ungerade Schaltung
(CPU Ε/θ), welche bereits beschrieben wurden. Diese Schaltungen erkennen Anforderungssignale von der zentralen Rechen-
009848/ U07 . - -n
1 3 2- >': H 2
einheit und erzeugen ein CPU GERADE- oder ein CPU-UNGERADE Signal.
3. Der dritte Teil enthält die Zentralrecheitheit-Kanalauswahl-Schaltung
(CPU CH SEL A/B-E/O), welche entweder auf ein Kanal- oder Zentralrecheneinheit-Auswahl-Signal
anspricht und dann den richtigen Speicherteil (IA oder IB) auswählt. Hierauf werden Signale erzeugt, welche
anzeigen, daß eine Speicherauswahl getroffen wurde. Die genannte Auswahlschaltung
sowie ein Signal (LCS OP SEL, Fig. 19) steuern eine Besetztschaltung (Ε/θ BES), eine POSITIVE-AUSWAHL-Schaltung
(POS SEL) und eine Schaltung zur Erzeugung ahes kurzen Sperrsignales
(CYC INH), welches eine weitere Auswahl in diesem Zyklus bestimmt und auch vom LCS SEL Signal abhängt.
4. Der vierte Teil von Fig. 3 bezieht sich allein auf die zentrale Recheneinheit
und enthält die Annahme schaltung (ACC) und die Besetztschaltung (CPU COM BZY).
Im folgenden wird an Hand von Fig. 4 und der weiteren in Fig. 6 angedeuteten
Figuren die Großraumspeicher-Ansteuerung näher beschrieben.
Diese Ansteuerung enthält die erfindungsgemäßen Grundlagen zur Erzeugung des Sperrsignales zur Verwendung in der Vorrangschaltung und gestattet
den Betrieb von mehreren Rechensystemen gemeinsamen LCS-Spei-
009848/U 07 r
ehern (= "geteilten11 Speichern) in einer Speicherkanalsteuerung maximaler
Geschwindigkeit. Beginnend mit den Kanal-LCS Schaltungen (CH LCS CKTS) in der linken unteren Ecke von Fig. 4 wird zunächst Fig. 9 beschrieben.
In Fig. 9 werden die werthöchsten Bits der Kanaladress-Sammelschiene
auf eine Oder-Schaltung 1 gegeben, um die Adressbits abzufühlen, die anzeigen,
daß die angeforderten Adressen nicht in dem Hochgeschwindigkeitsspeicher stehen. Die Oder-Schaltung 1 erzeugt ein Signal auf der CH
LCS FLG Leitung. Dieses Signal wird ebenfalls auf eine Und-Schaltung
2 gegeben, die auf einen verzögerten B-Taktimpuls (LBR) und eine Kanalanforderung
anspricht, wodurch die LCS SET Kippschaltung 3 eingeschaltet wird. Das Ausgangs signal dieser Schaltung auf der LCS SET
Leitung wird auf mehrere Und-Schaltungen 4 gegeben, von denen jede
zu einem anderen Kanal gehört, wodurch eine entsprechende Kippschaltung 5 eingeschaltet wird, wenn ein Datenanforderungssignal, das zu
dem entsprechenden Kanal gehört, auf die zugehörige Und-Schaltung 4
gegeben wird. Die Datenanforderungssignale zeigen an, daß der betreffende
Kanal vor den anderen Kanälen Priorität erhalten hat und der Zeitpunkt gekommen ist, daß er seine Daten an die Speicherkanalsteuerung
gibt. Die Ausgangs signale der Schaltungen 5 der LCS SET TO CH Leitungen werden auf die zugehörigen Kanäle gegeben und schalten darin
Kippschaltungen ein, wobei die Kippschaltung in jedem Kanal anzeigt,
009848/1 A07 ; - ^ "^
1524382
daß ihr mitgeteilt wurde, daß die Anforderung eich auf einen Großraumspeicher
bezieht.
In diesem Zusammenhang ist zu beachten, daß jeder Kanal mit jeder Speicherkanalsteuerung (BCU) benutzt werden kann, ohne daß ihm vorher
gesagt wird, wieviel Hochgeschwindigkeitsspeicher und wieviel Großraumspeicher mit der Sammelleitung in Verbindung stehen. Mit anderen
Worten, der Kanal bleibt derselbe ohne Rücksicht auf die Speicherkonfiguration des Systems, in dem der Kanal arbeitet. Die Beteiligung eines
Großraumspeichers kann der Kanal nur daran erkennen, daß er die von ihm gesendeten Adresabits durch die Speicherkanalsteuerung decodieren
und feststellen läßt, ob eine Anforderung eines Großraumspeichers durchgeführt
wird.
Wenn der Kanal ein Signal auf einer der zugehörigen LCS SET TO CH
Leitungen erhält, sendet er ein Signal an die Speicherkanalsteuerung auf einer entsprechenden CHjtSC OP TGR Leitung zurück. Dieses von irgendeinem
Kanal kommende Signal wird auf die zugehörige Und-Schaltung 6
in Fig. 10 gegeben, deren anderes Eingangssignal ein Signal auf der KZ SL BES INH KAN Leitung ist.,Somit muß bereits eine LCS-Speicher-Besetzt
Arbeitsbedingung in der Speicherkanalsteuerung bestehen, bevor eine der Und-Schaltungen 6 arbeitet, was im folgenden mit Bezug auf
Fig. 20 genauer beschrieben ist. Der Ausgang jeder der Und-Schaltungen
009848/U07 1
6 umfaßt ein Signal auf einer zugehörigen CH LCS OP INH Leitung, die in den Fig. 11 und 12 benutzt werden. In Fig. 12 sprechen mehrere
Oder-Schaltungen 7 auf die zugehörigen Leitungen jedes Kanales an,
wobei die Oder-Schaltung 7 entweder durch ein Signal auf der zugehörigen
LCS SET TO CH Leitung oder der CH LCS OP INH Leitung betrieben werden kann. Jede der Oder-Schaltungen 7 betätigt einen zugehörigen
Inverter 8, der dadurch ein Signal auf einer entsprechenden NT INH KAN ANF Leitung erzeugen soll, das dann auf die Eingangs-Und-Schaltungen
2 der Kanal-Vorrangschaltung, wie vorher in Fig. 5 beschrieben, gegeben
wird. Jedes dieser Signale verhindert somit eine erneute Anforderung
des betreffenden Kanals über die Kanal-Prioritäts-Schaltungen bis zu dem
Zeitpunkt, an dem das Eingangssignal für die Oder-Schaltung 7 verschwindet,
wodurch ein Ausgang aus einem der Inverter 8 ermöglicht wird.
Die Signale auf den CH LCS OP INH Leitungen werden auch Oder-Schaltungen
in Fig. 12 angeführt, welche einem Inverter IO anzeigen, wann keine Signale angelegt werden, wonach der Inverter IO einen Trigger 11
zurückstellt.
Der eingestellte Trigger Il erzeugt das INH CPU PDU Signal zur Verwendung
in der Vor rang schaltung nach Fig. 5, Trigger 1, ganz unten, welcher sich auf einen Uberprüfungskanal (MC) in der Stromversorgungs-Einheit
(PDU) bezieht. Der Trigger 11 in Fig. 12 wird efagestellt von
0 0 9 3 £ ? / U 0 7
1 5;: ■·" " 2
einem der vielen LCS SET TO CH Signale über die Oder-Schaltung
12. Mit anderen Worten wird der Trigger 11 eingestellt, wenn Fig. 9 ein Signal aussendet, wel ehe seinem Kanal anzeigt, daß er einen LCS
Speicher anfordert. Trigger 11 bleibt eingestellt, bis ein Ausgangssignal von Fig. 11 anzeigt, daß das zum Kanal gehende Signal nicht länger
erzeugt wird, und weiters, daß kein von einem LCS OP Trigger zurückkehrendes Signal die Und-Schaltung 6 (Fig. 10) passiert hat.
Eine Kanal-Großraumspeicher-Operation ist durch die in Fig. 13 dargestellte
Kippschaltung festgelegt. Die Kippschaltung 1 wird durch eine Und-Schaltung 2 eingeschaltet, die ihrerseits auf ein LCS SET Signal
aus der Fig. 9 gleichzeitig mit einem Signal auf der NT KZ SL BES INH KAN Leitung anspricht. Die Kippschaltung 1 wird durch einen
verfrühten B-Taktimpuls wieder ausgeschaltet durch eine andere Und-Schaltung 3, die auf das Verschwinden der LCS SET Bedingung anspricht,
was durch ein Signal auf der NOT LCS SET Leitung angezeigt wird. Somit kann die kippschaltung in Fig. 13 nur Einschalten, wenn
der Großraumspeicher-Kanalbetrieb nicht durch ein Sammelleitung-Kurzbesetztzeichen
KZ SL BES behindert wird. Sie wird mit LCS SET eingeschaltet und einen Zyklus später nach dem Verschwinden von LCS SET
wieder ausgeschaltet.
Die CPU LCS Schaltung in Fig. 4 links unten erzeugt ein CPU LCS
009343/1/: 07
Signal, welches anzeigt, daß die zentrale Recheneinheit einen Großraumspeicher
angefordert hat, was sich durch Decodierung der Adressenbits 0 bis 4, ähnlich wie in Fig. 9, ergibt. Dieses Signal wird in der CPU
LCS Schaltung zusammen mit einer CPU-Anforderung (CPU-REQ) verwendet,
um ein CPU-LCS Operations signal zu erzeugen. Ferner wird in der CPU-LCS Schaltung ein INH CPU LCS OP Signal erzeugt, welches
u.a. die Erzeugung des CPU-LCS OP Signals verhindert und sich aus dem INH CPU PDU Signal, oder dem CYC INH Signal, oder dem
LCS Sammelleitung-Besetzt (LCS SL BES) Signal oder einem LCS A Besetzt Signal ergibt (falls nur der Großraumspeicher A angeschlossen ist).
Die Schaltung nach Fig. 14 (LCS PROC) bestimmt, wann eine CPU LCS Operation oder eine CH LCS Operation ihren Fortgang finden kann.
Eingangs signale für die LCS PROC Schaltung auf den Leitungen CH LCS
OP und NT IjCS SL BES zeigen an, daß der Kanal einen Großraumspeicher
angefragt hat und daß die Speicherkanalsteuerung nicht mit einer anderen Anfrage für den Großraumspeicher beschäftigt ist.
Das LCS PROC Signal dient als Eingang für Fig. 19, kombiniert mit
mehreren anderen Signalen, die sich auf die Adresse, den Besetztstatus und den Gemeinschafts-Status des Großraumspeichers beziehen, der durch
die tatsächliche Adresse angegeben wird.
009848/1/, 07
Durch geeignete Adressbits kann der Großraumepeicher A oder der
Großraumspeicher B bezeichnet werden. Das Ausgangs signal der Adress -De codier schaltung in Fig. 6 wird auf die Fig. 17, 18, 20 und 25 gegeben (SEL TO LCS A/B), um dort weitere Decodier-Anzeigen für den
Zustand des gewünschten Großraumspeichers zu schaffen.
In Fig. 15 schaltet ein Signal vom zugehörigen Großraumspeicher, das
den Betrieb des Großraumspeichers A oder B anzeigt, über eine zugehörige Und-Schaltung 1 oder 2 eine entsprechende Kippschaltung 3 oder
4 zur Α-Zeit ein und legt dadurch den Betriebszustand des Großraumspeichers fest. Die Kippschaltungen 3 und 4 werden wieder ausgeschaltet durch die zugehörigen Oder-Schaltungen 5 und 6, die auf eine zugehörige Und-Schaltung 7 oder 8 ansprechen, wenn der zugehörige Großraumspeicher nicht in Tätigkeit ist, was durch die Inverter 9 und 10
während der frühen B-Zeit angezeigt wird. Sobald also ein Großraum -speicher in Tätigkeit tritt, wird die zugehörige Tätigkeit«-Kippschaltung
(oder Trigger) 3 oder 4 zur Α-Zeit eingeschaltet und bleibt im allgemeinen in diesem Zustand bis zur frühen B-Zeit nach dem Ende der Betriebe■
bedingung.
Die Tatsache, daß ein momentan noch besetzter Großraumspeicher bald
frei wird, wird durch Signale auf den Leitungen LCS A PRE CMPLT bzw.
LCS B PRE CMPLT angezeigt. Diese Signale schalten über die zugehö-
0098A3/U07
1 52Λ332
rigen Und-Schaltungen 11 und 12 die entsprechenden Kippschaltungen
(oder Trigger) 13 und 14 ein, wodurch dfer vor-fertige Zustand festgehalten
wird bis zu dem Zeitpunkt, da die Tätigkeits-Kippschaltung tatsächlich ausgeschaltet wird, wodurch die zugehörige vor-fertige Kippschaltung
13 bzw. 14 ausgeschaltet wird.
Die Tätigkeits signale sowie die Vor-Fertig-Signale kommen vom Groß
raumspeicher selbst und in Fig. 16 ist eine Einrichtung für den Großraumspeicher
B (LCS B) dargestellt. Fig. 16 zeigt die Vereinfachung
eines Taktgebers, der bestimmte Signale zur Anzeige der Weiterschaltung über verschiedene Arbeite schritte des Großraumspeichers gibt als
Antwort auf die bestätigte Anwahl des Großraumspeichers. So läuft ein Signal auf einer SEL TO STG LCS B Leitung über eine Reihe von Verzögerungseinheiten
1 bis 4 in Fig. 16, um eine Signalfolge zu erzeugen, die dem Status des Großraumspeichers B in seinem Arbeitsgang entsprechen.
Das erste Signal läuft über die Oder-Schaltung 5 auf die LCS B
Leitung, die also beginnend mit dem Start STK Signal ein Signal abgibt. Dann wird am Ausgang der Verzögerungeeinheit 1 das Signal auf der
LCS B PRE ADV Leitung ungefähr 2 Mikrosekunden nach der Anwahl des Großraumspeichers erzeugt. Dann wird ein Signal auf einer LCS B
ADV Leitung am Ausgang der Verzögerungseinheit 2800 Nanosekunden nach dem Vorsignal erzeugt. In ähnlicher Weise wird auf der LCS A
PRE CMPLT Leitung durch die Verzögerungseinheit 3 ungefähr 3, 8 Mi-
009843/1/07
krosekunden nach dem Vorsignal ein Signal erzeugt. Schließlich schaltet
das BES Signal nach einer Gesamtzeit von 7, 8 MikroSekunden nach dem Startsignal auf Grund einer 1,2 Mikrosekunden-Verzögerungsleiiing
4 ab.
Die Leitung SEL TO STG LCS B, die die Fig. 16 ansteuert, bildet den
Ausgang der in Fig. 17 dargestellten Großraumspeicher-Auswahlschaltung.
Die Schaltung in Fig, 17 erkennt, daß eine Anwahl des Großraumspeichers
durch die Auswahlrekise für die Zentraleinheit oder den Kanal zulässig ist und daß der gewünschte Großraumspeicher nicht in Arbeit
ist. Die Und-Schaltungen 3 und 4 sprechen auf ein Signal auf der Leitung
LCS PROC an, welches anzeigt, daß Großraumspeicher-Anforderungen entweder von der Zentraleinheit oder vom Kanal zulässig sind. Die Und-Schaltung
3 kombiniert ein Signal auf der Leitung SEL TO LCS A mit einem Signal auf der Leitung LCS A NT BES, In ähnlicher Weise kombiniert
die Und-Schaltung 4 Signale auf den Leitungen LCS B NT BES und SEL TO LCS B. Die Und-Schaltungen 3 und 4 erzeugen das eigentliche
Anwahlsignal, das den Betrieb des zugehörigen Großraumspeichers
veranlaßt, wobei vorausgesetzt ist, daß entweder der Großraumspeicher nicht im Gemeinschaftsbetrieb läuft (so wie Großraumspeicher A in der
vorliegenden Ausführung) oder bei geteiltem Betrieb (wie Großraumepei eher
B) der angewählte Speicher nicht gerade mit dem anderen System arbeitet.
0Q9C4R/U07
Die Nicht Besetzt Signale aus Fig. 15 werden auf die Fig. 18 gegeben
und erzeugen ein Signal, das anzeigt, daß der Großraumspeicher jetzt zur Verfügungiteht, wenn er nicht gerade im geteilten Betrieb läuft. So
erzeugt in Fig. 18 eine Oder-Schaltung ein Signal auf einer Leitung LCS
FREI WENN NT GEM als Antwort auf eine der beiden Und-Schaltungen
2 und 3, wenn sich ein Signal auf der Leitung NT LCS SL BES befindet.
Die Und-Schaltung 2 erfordert dasselbe Signal wie die Und-Schaltung
3 in Fig. 17: LCS A NT BES und SEL TO LCS A. In ähnlicher Weise benutzt die Und-Schaltung 3 dieselben Signale wie die Und-Schaltung
4 der Fig. .17: LCS B NT BES und SEL TO LCS B.
Der ebenfalls in Fig. 18 dargestellte Decodierer für den mehreren Systemen
gemeinsamen Großraumspeicher ist eine Schaltung, der der zugehörigen Speicherkanalsteuerung anzeigt, ob der jeweils verfügbare Großraumspeicher
im geteilten Betrieb mit einem anderen System läuft oder nicht. Wie kurz in Fig. 1 dargestellt, ist bei der vorjg.ezogenen Ausführung
z. B. der Großraumspeicher B geteilt, der Großraumspeicher A jedoch nicht. Dem wird in Fig. 18 Rechnung getragen, indem eine Überbrückung
vorgesehen ist, so daß die zugehörige Und-Schaltung 5 oder 6 in der Lage ist, Signale zu erzeugen, die auf eine Oder-Schaltung 7 gebracht
werden für den Fall, daß ein bestimmter Großraumspeicher im geteilten Betrieb läuft. Wie in Fig. 18 dargestellt, wird eine Überbrückung
für die Und-Schaltung 6 so angebracht, daß die Und-Schaltung
00*848/1407
6 die Oder-Schaltung 7 jedesmal betätigt, wenn die Speicheradress-De
codier schaltung den Großraumspeicher B anwählt, so daß ein Signal auf der Leitung SHD LCS DEC erzeugt wird. Auf der anderen
Seite löst die Anwahl des Großraumspeichers A keine Betätigung der Und-Schaltung 5 aus, da die Überbrückungsleitung nicht mit dem Eingang
der Und-Schaltung verbunden ist, da der Großraumspeicher A im vorliegenden Beispiel im ungeteilten Betrieb läuft.
Die Aus gang s signale der Fig. 18 werden beide auf Fig. 19 gegeben, in
der die Schaltungen für den geteilten Betrieb eines Großraumspeichers und die Schaltung LCS OP SEL enthalten sind. Ein Paar Und-Schaltungen
1 und 2 in der Fig. 30 sprechen auf die Signale auf folgenden Leitungen an: LCS PROC, LCS FREI WENN NT GEM. Die Und-Schaltung
arbeitet, wenn von der Geteilten-Großraumspeicher-Decodierschaltung der Fig. 18 ein Signal kommt und die Und-Schaltung 2, wenn kein Signal
kommt, was durch ein Signal auf der Leitung NT SHD LCS DEC angezeigt wird. Wenn also ein geteilter Großraumspeicher angewählt
wird, schaltet die Und-Schaltung 1 die Kippschaltung 3 ein, worauf dann
eine Und-Schaltung 4 auf ein Aus gangs signal der Schaltung 3 anspridtt,
das auf der Leitung SHD LCS gleichzeitig mit einem Signal SHD ACC kommt und so über die Oder-Schaltung 5 eine Kippschaltung 6 einschaltet,
die das Signal aus der Leitung LCS OP SEL erzeugt. So kann die Kippschaltung 6 entweder durch die Und-Schaltung 2 eingeschaltet wer-
0098A8/U07
den, wenn ein ungeteilt arbeitender Großraumspeicher angewählt wird
oder durch die Und-Schaltung 4, wenn ein geteilt arbeitender Großraumspeicher
angewählt und die Anwahl von diesem angenommen wird. Das bestätigende Ausgangs signal der Kippschaltung 6 auf der Leitung LCS
OP SEL zeigt die erfolgreiche Anwahl eines Großraumspeichers an und ist als solches mit dem in Fig. 3 erzeugten positiven Anwahlsignal
(POS SEL) vergleichbar, das sich auf die bestätigte Anwahl eines Hochge s chwindigkeits speiche rs bezieht. Dieses Signal wird innerhalb der
Speicherkanalsteuerung verwendet, um verschiedenen Schaltungen eine tatsächlich erfolgte erfolgreiche Anwahl eines Großraumspeichers anzuzeigen.
Die Kippschaltung 3 in Fig. 19 wird durch eine Oder-Schaltung ? ausgeschaltet
als Antwort auf eine Abweisung einer Anforderung an einen geteilt laufenden Großraumspeicher, die durch ein Signal auf der Leitung
SHD REJ angezeigt wird. Die Oder-Schaltung 7 spricht ebenfalls auf eine Und-Schaltung 8 an, die das Ausschalten der Kippschaltung 3
zur B-Zeit nach Betätigung der Kippschaltung 6 in Fig. 19 gestattet.
Somit wird die Kippschaltung 3 eingeschaltet, wenn ein geteilter Großraumspeicher
angewählt wird und ausgeschaltet entweder als Reaktion auf die Abweisung einer Anfrage oder auf die Annahme der Anfrage,
die durch das Einschalten der LCS OP SEL Schaltung 6, Fig. 19, bestätigt
wird. Die Schaltung 6 in Fig. 19 wird jedesmal zur A -Zeit zurückgestellt.
009848/1407
Das Signal LCS OP SEL hat die Hauptfunktion für die Speicherkanalsteuerung
eines Besetzt Status einzuschalten insofern, als weitere Großraumspeicher-Anfragen
betroffen sind, bis zu dem Zeitpunkt, da die laufende Großraumspeicher-Anfrage bis zu einem Punkt weiter verarbeitet
wurde, an dem die Verarbeitung der nächsten Großraumspeicher-Anforderung
beginnen kann. Das wird durch die beiden verschiedenen in den Fig. 21 und 22 dargestellten Schaltungen "Sammelleitung besetzt" ge-
steuert. Die allgemeine Schaltung ist die Kippschaltung 1 LCS LS BES
die in Fig. 33 dargestellt ist, und durch die Und-Schaltung 2 zur B-Zeit
nach dem Auftreten des Signales auf der Leitung LCS OP SEL eingeschaltet werden kann. Diese Kippschaltung bleibt eingeschaltet, bis ein Großraumspeicher
den Arbeitsstand erreicht, bei dem entweder Daten als Antwort auf eine Anfrage zurückgegeben werden oder Fehlersignale als
Antwort auf ein Speicherkommando oder eine Anforderung zurückgegeben werden. Das wird durch ein Signal auf der LCS ADV Leitung angezeigt,
worüber ein Taktimpuls empfangen wird. Das Signal auf der LCS ADV Leitung wird auf eine Oder-Schaltung 3 gegeben.
Eine etwas andere Bedingung "Sammelleitung kurzbesetzt" wird in Fig.
21 auf der Leitung LCS KZ SL BES durch eine Kippschaltung 1 erzeugt, die nur B-Zeit durch eine Und-Schaltung 2 als Antwort auf das Signal
auf der LCS OP SEL Leitung eingeschaltet wird. Mit anderen Worten,
die Kippschaltungen 1 werden in den Fig. 21 und 22 als Antwort auf
00 9 8/, 8/ U 07
dieselbe Bedingung eingeschaltet. Die Kippschaltung "Sammelleitung
kurz besetzt" in Fig. 21 kann durch eine Und-Schaltung 4 betätigt werden.
Die Und-Schaltung 4 arbeitet zur frühen B-Zeit als Antwort auf ein Signal auf der EBR-Leitung nach dem Auftreten des Zeitbereichs Signales
aiof der SYNC SLOT Leitung. Dieses Signal zeigt an, daß jetzt
Daten vom Großraumspeicher zurückkommen und deswegen leitet es die Blockierung weiterer Anforderungen an irgendeinen Hochgeschwindigkeitsspeicher
entweder von den Kanälen oder der Zentraleinheit ein. Das Signal "Sammelleitung kurz Besetzt" verschwindet vor dem Signal "Sammelleitung
BESETZT" im Hinblick darauf, daß die Kanäle eine längere Zeit brauchen, um mit der Verarbeitung der Anforderungen an den Großraumspeicher
zu beginnen, da Signale auf den Kanal zurückgeben und von diesem eine Antwort erhalten werden muß (gemäß der Schaltung in den Fig.
9 bis 11) bevor die Anforderung den Status erreicht hat, in dem ein
freier Großraumspeicher festgestellt werden muß. Somit wird also das
Signal "Sammelleitung kurz BESETZT" früher ausgeschaltet als das Signal "Sammelleitung BESETZT". Das Ausgangs signal der Kippschaltung
LCS KZ SL BES in Fig. 21 wird auf die Oder-Schaltung 5 gegeben
zusammen mit den Signalen auf den Leitungen LCS A BES PEC und LCS B BES DEC, deren Erzeugung aus Fig. 20 klar zu ersehen ist. So erzeugt
die Oder-Schaltung 5 ein Signal auf der Leitung KZ CSL BES INH
KAN, wenn KZ SL BES eingeschaltet ist oder während der Zeit, in der ein BES-Decode-Signal für einen Großraumspeicher vorliegt. Dadurch wer-
009848/1407
den Kanalanfragen an den Großraumspeicher verhindert, wenn der angewählte Großraumspeicher in Tätigkeit ist oder wenn die LCS Zugriffsteile
in der Speicherkanalsteuerung mit einem Zugriff zu einem Großraumspeicher belegt sind.
Die Speicherkanalsteuerung (BCU) wird also als besetzt betrachtet, bis
zum Zeitpunkt, wo das PRE ADV Signal (Fig. 16) erhalten wird, welches
angibt, daß die Daten aus dem LCS-Speicher am Eintreffen sind. Nach
dem PRE ADV Signal kann eine weitere Anforderung an den LCS Speicher durch die Speicherkanalsteuerung berücksichtigt werden.
Der LCS Speicher selbst bleibt besetzt, bis er seinen Regenerations-Zyklus
so weit vollendet hat, daß eine weitere Anforderung berücksichtigt werden kann.
Die beiden Besetzt-Bedingungen werden einer Oder-Schaltung zugeführt
und erzeugen das Sammelleitung-Kurz-Besetzt-Signal (KZ SL BES, Fig.
21), welches erfindungsgemäß benutzt wird, um weitere Kanalanforderungen an einen LCS Speicher zu verhindern. Hierzu werden das KZ SL BES
Signal und das Anforderungssignal eines Kanals an einen LCS Speicher
einer Und-Schaltung zugeführt (6, Fig. 10) und deren Ausgange signal
benutzt, um dem Anforderungs signal des betreffenden Kanals den Zugang
zu der Kanalvorrangschaltung zu blockieren. Diese Blockierung verhin-
0098A8/U07
dert wenn das KZ SL BES Signal verschwindet, und blockierte Anforderungen können nun von der Vorrangschaltung berücksichtigt werden.
Um eine weitere Datenabfrage der Zentraleinheit zu verhindern, während
diese auf die Rückgabe von Daten aus einer früheren an den Großraumspeicher gerichteten Abfrage wartet, wird in Fig. 6 ein Signal CPU LCS
FTCH erzeugt und in der CPU Anforderungseinheit CPU REQ in Fig. verwendet.
Die Annahme- und Abweisungs signale für geteilte LCS Speicher werden
in Fig. 23 synchronisiert. In Fig. 23 fühlen ein Paar Oder-Schaltungen
1 bzw. 2 ein Annahmesignal vom Großraumspeicher A oder B ab. Diese Signale werden nur dann auf die anfragende Speicherkanalsteuerung
weitergegeben, wenn der Großraumspeicher im geteilten Betrieb läuft. In anderen Fällen steuert die Speicherkanalsteuerung des einzelnen Systems Annahme- und Abweisungssignale, wie mit Bezug auf die übrige
Schaltung hierin beschrieben. Wenn bei der Oder-Schaltung 1 ein Annahmesignal empfangen wird, schaltet es über die Und-Schaltung 3 eine
Kippschaltung 4 ein, vorausgesetzt, daß die Und-Schaltung 3 ebenfalls ein A-Taktsignal auf der AR-Leitung zusammen mit einem Signal von
der Aiis-Seite der Kippschaltung 5 erhält. Die Rückkopplung von der Kippschaltung 5 soll sicherstellen, daß ungeachtet der Signallänge des Annah-
0098A8/U07
— J Lt —
mesignals die Kippschaltung 4 nur während des ersten Α-Taktes nach
Empfang des Annahme signale s eingeschaltet wird und nicht während des zweiten, dritten oder eines folgenden Α-Taktes, da das Ausgangs signal
der Kippschaltung 5 die Und-Schaltung 3 dann sperrt. Die Kippschaltung
4 wird kurz vor dem Einschalten zur Α-Zeit ausgeschaltet. Das Aus-
6 gangs signal der Kippschaltung 4 wird auf eine Und-Schaltung gegeben,
wodurch die Kippschaltung 5 zur B-Zeit nach dem Einschalten der Kippschaltung 4 eingeschaltet wird. Die Kippschaltung 5 bleibt bis zum Ablauf
der B-Zeit oder bis zum Empfang eines Signales auf der SCR-Leitung
eingeschaltet. Das Aus gangs signal der Kippschaltung 5 auf der Leitung
SHD ACC wird in Fig. 19 (wie oben beschrieben) zur Erzeugung eines LCS OP SEL Signales während des geteilten Betriebes und in Fig-27
als ein möglicher Weg benutzt, ein Kanalannahme signal zur Benachrichtigung des Kanals zu erzeugen.
Sobald die Oder-Schaltung 2 in Fig. 23 ein Abweisungssignal entweder
vom Großraumspeicher A oder B erhält, schaltet sie über eine Und-Schaltung
8 die Kippschaltung 9während der Α-Zeit ein, vorausgesetzt, daß ein Signal von der Aus-Seite der Kippschaltung 10 vorliegt, wodurch
die nur einmalige Einschaltung der Kippschaltung 9 gestattet wird (ähnlich der oben beschriebenen Beziehung zwischen den Kippschaltungen 4
und 5). Die Kippschaltung 9 bleibt bis zum Ablauf der Α-Zeit eingeschaltet.
Das Ausgangssignal der Kippschaltung 9 wird auf eine Und-
009848/U07
Schaltung 12 gebracht, wodurch die Kippschaltung 10 zur B-Zeit
eingeschaltet wird. Die Kippschaltung 10 wird nach der B-Zeit wieder
ausgeschaltet. Das Geteilt-Abweisungs-Signal aus der Kippschaltung
10 wird zum Ausschalten der Kippschaltung SHD LCS OP (Fig.
19) wie oben beschrieben benutzt.
Als Antwort auf die entsprechenden Und-Schaltungen 2 und 3 können entweder
die Geteilt-Annahme oder die Geteilt-Abweisung den Betrieb einer
Oiler -Schaltung 1 in Fig. 19 auslösen, wodurch ein Signal auf der Leitung CH SHD RST erzeugt wird, wodurch wiederum in Fig. 26 das Ausschaltsignal
für die Kanalpriorität erzeugt wird. Die Und-Schaltungen
und 3 in Fig. 24 arbeiten nur, wenn sie ein Kanalanforderungs-Signal
und ein Signal SHD LCS OP erhalten, welches anzeigt, daß der Kanal einen geteilten Großraumspeicher angefragt hat.
In Fig. 25 ist eine Oder-Schaltung 1 dargestellt, die ein Begleitsignal
für das Ausgangs signal der Fig. 25 erzeugt; INH cY,S CH PRE RST.
Die Oder-Schaltung 1 spricht auf jedes der vier möglichen Eingangssignale
LCS Decode, SHD LCS OP und die Aus gangs signale der beiden Und-Schaltungen 2 und 3 an. Die Und-Schaltung 2 erzeugt ein Signal
für die Sperrung der Großraumspeicher-Kanalpriorität-Ausschaltung, wenn der Großraumspeicher A angewählt wird und dieser bereits den
■ 0098A8/H07
vor-fertigen Status erreicht hat, wie er durch ein Signal auf der Leitung LCS A PRE CMPLT TGR angezeigt wird. Die Und-Schaltung 3
arbeitet für den Großraumspeicher B entsprechend.
Ein Signal für die tatsächliche Ausschaltung (Zurückstellung) der Kanalprioritäts-Schaltungen wird auf der Leitung RST CH PRI in Fig. 26
durch eine Oder-Schaltung 1 erzeugt, die auf viele verschiedene Bedingungen anspricht. Wie durch die Zeichenerklärungen in Fig. 26 dargelegt, beziehen sich die verschiedenen Bedingungen auf verschiedene bestimmte Arbeitsbedingungen innerhalb der Speicherkanaleteuerung. Insbesondere spricht von den Und-Schaltungen 2 bis 6 jede auf ein Signal
auf der Leitung DLY FULL und auf ein spätes B-Taktsignal auf der Leitung LBR an. Die Und-Schaltung 2 spricht auf einen späten B-Takt an
einer Und-Schaltung 7 an, die ähnlich zur LBR Zeit arbeitet, wenn der
Kanal keinen Großraumspeicher angewählt hat, eine Kanalanforderung jedoch wie durch ein Signal auf der Leitung GTE CH angezeigt, erfolgt ist.
Die Und-Schaltung 7 erzeugt ein Signal auf der Leitung HSS PR RST, das
die Ausschaltung der Kanalprioritätsschaltung als Antwort auf den Betrieb der Hochgeschwindigkeitsspeicher (im Gegensatz zum Betrieb des Großraumspeichers) anzeigt. Dieses Signal wird ebenfalls als eine Einstellbedingung für die in Fig. 27 dargestellte und im folgenden beschriebene
Kanalannahme schaltung benutzt. Die Und-Schaltung 2 spricht auf das Signal auf der Leitung CH SHD RST an, das in Fig. 24 erzeugt und oben
009848/U07
beschrieben wurde. Die Und-Schaltung 4 spricht auf die Kanalanfragen
an, wenn ein Signal CH LCS FLG mit einem Signal KZ SL BES INH
KAN zusammentrifft. Die Und-Schaltung 5 spricht auf die Kanalbedingung
LCS OP an, wenn die Ausschaltung der Kanalpriorität nicht verhindert
werden soll, wie durch das Signal auf der Leitung NOT INH LCS PR RST angezeigt ist. Die Und-Schaltung 6 ist der Und-Schaltung
5 ähnlich mit der Ausnahme, daß sie auf das Signal NOT LCS SL BES anspricht. Somit führt die Und-Schaltung 2 zur Zurückstellung durch den
HSS-Speicher. Die Und-Schaltung 3 schaltet die Vorrangschaltung bei
Geteiltem LCS-Speicher-Betrieb zurück und die Und-Schaltung 4 steuert die Situation bei besetztem Großraumspeicher. Die automatische Zurückstellung
der Prio ritäts s chaltung durch erfolgreiche Anforderungen erfolgt über die Und-Schaltung 5.
Ein Zeitbereich-Signal (SYNC SLOT, Fig. 4) verhindert einen Zugriff
zum Hochgeschwindigkeitsepeicher während der Zeit, in der die Speicherkanalsteuerting
für den Datenrücklauf vom Großraumepeicher reserviert bleiben muß.
In Fig. 27 werden Kanalannahme-Signale durch eine Kippschaltung 1 er
zeugt, die über eine Oder-Schaltung 2 als Antwort auf eine der drei
Und-Schaltungen 3 bis 5 eingeschaltet wird. Die Und-Schaltung 3 wiederum spricht auf eine Oder-Schaltung 6 an, die durch die beiden Und-
0098A8/U07
Schaltungen 7 und 8 gespeist wird. Jede der Und-Schaltungen 7 und
8 arbeitet nur, wenn ein Signal auf der Leitung CH LCS OP vorliegt.
Die Und-Schaltung 7 muß außerdem ein Signal auf der Leitung NOT LCS
SL BES haben, welches anzeigt, daß die BCU nicht für den Großraumspeicher tätig ist. Die Und-Schaltung 8 wird von einem Signal auf der
Leitung LCS VERFÜGBAR WENN NICHT GEMEINSAM gespeist.
Die Und-Schaltungen 3, 4 und 5 erfordern je einen Eingang auf den Leitungen
DLY FULL und LBR. Die Und-Schaltung 4 spricht auf eine Kanal anforderung
an, die von einem Signal SHD ACC begleitet ist, das daher als solches auf den Kanal gesendet werden muß. Die Und-Schaltung 5
spricht auf ein in Fig. 26 auf der Leitung HSS PR RST erzeugtes HSS-Rücks teil signal für die Kanalprioritäts schaltung an. So können die Signale
ungeteilter Großraumspeicher, geteilter Großraumspeicher mit Geteilter Annahme oder HSS-Prioritätsausschaltung das Signal Kanal Annahme
(CH ACC) über die Kippschaltung 1 erzeugen, die nach Einschaltung durch den nächsten späten B-Taktimpuls ausgeschaltet wird. Das Kanalannahme-Signal
wird auf alle Kanäle zurückgeführt, und der Kanal wird es für die interne Verwendung erkennen, der mit der Speicherkanalsteuerung
in Verbindung steht.
Zum LCS-Speicher gehört noch eine weiterschaltende Takteteuerung (LCS
ADV, Fig. 4), welche im wesentlichen die Signale von Fig. 16 verwen-
det· O O 9 8 A 8 / U O 7
Nach Abschluß der genauen grundlegenden Beschreibung der erfindungs-
Speichergemäßen Kanal-Vorrangschaltung, welche in einer^Kanalsteuerung die
Steuerung der Speicher-Sammelleitung beeinflußt und in einer Speicherkonfiguration
mit Hochgeschwindigkeitsspeichern und - eventuell mehreren Rechensystemen gemeinsamen - Großraumspeichern überlappte und
unterlappte Zugriffe· ermöglicht, folgt eine kurze Zusammenfassung der
Arbeitsweise der Schaltung:
Wenn eine Speicheranforderung von einem Kanal oder einer Zentraleinheit
kommt, werden die betreffenden Adressbits decodiert, um festzustellen, ob ein Zugriff zu einem Großraumspeicher erfragt ist. Ist das der Fall,
kann die Kanal- oder Zentraleinheits-Anfrage durch eine Anfrage-Kippschaltung
festgehalten werden, wodurch die Leitung LCS PROC (Fig. 14)
eingeschaltet wird. Wenn das Signal auf der Leitung LCS PROC zur Verfügung
steht, ein Großraumspeicher nicht besetzt ist und wenn der Großraumspeicher nicht in geteiltem Betrieb läuft oder eine Anforderung an
einen geteilt laufenden Groß raum spei eher angenommen wird, wi«d die Annahmebestätigung
eines Großraumspeichers durch ein Signal auf der Leitung LCS OP SEL angezeigt. Es ist zu beachten, daß ein Besetzt-Status
mit der tatsächlichen Adresse verglichen wird, wie sie in der Speicheradress-Decodierschaltung,
die in Fig. 4 schematisch dargestellt ist, decodiert ist. Diese Adressen werden auf die Speicheradress-Sammelleitung
gegeben, die vom Kanal oder von der Zentraleinheit gesteuert wird, und nur auf Anfragen des Kanals ?d(?r/ der Zentraleinheit anspricht, ungeachtet
dessen, ob der Großraumspeicher belegt ist oder nicht verfügbar. Somit findet die Decodierung auf jeden Fall statt, auch wenn die letzte
Decodierung ergibt, daß der Großraumspeicher selbst besetzt ist, oder
im geteilten Betrieb läuft und die Anforderung auf ein Annahme signal
warten muß, bevor sie durch die übrige Schaltung weiterlaufen kann.
Durch Trennung von LCS Sammelleitung Besetzt (LCS SL BES) und LCS
Kur ζ-Sammelleitung-Be setzt (LCS SL KZ BES) wird den verschiedenen
Anfrageverarbeitungszeiten für die Zentraleinheit und die Kanäle Rechnung getragen und eine maximale Anforde rungs geschwindigkeit des Großraumspeichers
entweder durch die Kanäle oder die Zentraleinheit ermöglicht.
Die mit der Erfindung erzielten Vorteile liegen also vor allem darin,
daß die Speicherkanalsteuerung mit einer maximalen Qeschwindigkeit
arbeiten kann.
0098A8/U07
Claims (8)
1. Vor rang schaltung für Speicher verschiedener Zugriffs zeiten,
insbesondere für einen oder mehrere Großraumspeicher mit langer Zugriffezeit und einen Hochgeschwindigkeitsspeicher mit kurzer
Zugriffezeit, wobei während eines Zugriffs zum Großraumspeicher ein Zugriff zum Hochgeechwindigkeiteepeicher möglich ist, und die Vorrangschaltung unter den Anforderungesignalen von Eingabe-Ausgabe-Geräten einen Vorrang festlegt,
dadurch gekennzeichnet, daß ein Sperrsignal die Annahme durch die Vorrangschaltung eines Anforderungssignales von einem
Eingabe-Auegabe-Kanal verhindert, wenn sich die Anforderung auf einen besetzten Großraumspeicher bezieht, oder die
Sammelleitungs-Steuereinheit besetzt ist.
2. Vorrangs chaltung nach Anspruch 1, dadurch gekennzeichnet,
daß ein Kanalanforderungs-Signal (KAN ANF) über eine UND-Schaltung (2, Fig. 5) einen Anforderungetrigger (1, Fig. 5)
betätigt, wobei die UND-Schaltung zugleich das verneinte Sperr signal empfängt.
00 9818/U07
3. Vor rang schaltung zur Erzeugung des Sperrsignales nach Anspruch
1, gekennzeichnet durch eine ODER-Schaltung (5, Fig. 21), welche an ihrem Eingang ein Großraumspeicher-Sammelleitung-Kurzbesetzt-Zeichen
(LCS SL KZ BES) und ein Großraumspeicher-Besetztzeichen (LCS BES DEC) empfängt und
an ihrem Ausgang das Sperrsignal in ursprünglicher Form (KZ SL BES INH KAN) erzeugt.
4. Vor rang schaltung nach Anspruch 3, gekennzeichnet durch eine
UND-Schaltung für jeden Kanal, welche das Sperr signal in ursprünglicher Form und das Kanal-Anf orde rungs signal empfängt,
und deren Ausgang in verneinter Form (Fig. 11) als Sperrsignal der Vorrangschaltung zugeführt wird.
5. Schaltung zur Erzeugung des Sperrsignals nach Anspruch 3, gekennzeichnet
durch ein Eingangssignal (LCS OP SEL), welches den Besetzt-Status eines Großraumspeichers, welcher mehreren
Rechensystemen gemeinsam ist, berücksichtigt (Fig. 19)#
6. Schaltung zum Zurückstellen der Anforderungetrigger nach Anspruch
2, gekennzeichnet durch eine ODER-Schaltung (1, Fig. 26) welche Eingangs signale vom Hochgeschwindigkeits speicher
(HSS PRI RST) von einem, mehreren Rechensystemen gemein-
00984Ö/U07
samen Großraumspeicher (CH SHRD RST), von einem besetzten Großraumspeicher (BES LCS RST), und ein Signal
nach einer durchgeführten Anforderung eines Kanals an einen Großraumspeicher (AV TO LCS RST) berücksichtigt.
7. Vorrangschaltung nach Anspruch 1, dadurch gekennzeichnet, daß nach dem Wegfall des Sperrsignales die gesp—errten Anforderungen
mit Berücksichtigung ihrer Priorität angenommen werden.
8. Vorrangschaltung nach Anspruch 1, dadurch gekennzeichnet, daß sie die Speicherkanalsteuerung (Sammelleitung-Steuereinheit)
mit maximaler Geschwindigkeit mit Anforderungen versorgt.
0098A8/U07
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59343966A | 1966-11-10 | 1966-11-10 | |
US59342566A | 1966-11-10 | 1966-11-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1524882A1 true DE1524882A1 (de) | 1970-11-26 |
Family
ID=27081702
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671524881 Pending DE1524881A1 (de) | 1966-11-10 | 1967-11-10 | Datenverarbeitungsgeraet mit Speichern verschiedener Zugriffszeiten |
DE19671524882 Pending DE1524882A1 (de) | 1966-11-10 | 1967-11-10 | Vorrangschaltung fuer Speicher verschiedener Zugriffszeiten |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19671524881 Pending DE1524881A1 (de) | 1966-11-10 | 1967-11-10 | Datenverarbeitungsgeraet mit Speichern verschiedener Zugriffszeiten |
Country Status (4)
Country | Link |
---|---|
US (2) | US3445820A (de) |
DE (2) | DE1524881A1 (de) |
FR (1) | FR1541240A (de) |
GB (2) | GB1193720A (de) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1810413B2 (de) * | 1968-11-22 | 1973-09-06 | Siemens AG, 1000 Berlin u. 8000 München | Verfahren zum ausgeben von daten aus einer datenverarbeitungsanlage an externe geraete und zum eingeben von daten von den externen geraeten in die datenverarbeitungsanlage |
US3638198A (en) * | 1969-07-09 | 1972-01-25 | Burroughs Corp | Priority resolution network for input/output exchange |
US3648252A (en) * | 1969-11-03 | 1972-03-07 | Honeywell Inc | Multiprogrammable, multiprocessor computer system |
US4024503A (en) * | 1969-11-25 | 1977-05-17 | Ing. C. Olivetti & C., S.P.A. | Priority interrupt handling system |
US3670307A (en) * | 1969-12-23 | 1972-06-13 | Ibm | Interstorage transfer mechanism |
US3693161A (en) * | 1970-07-09 | 1972-09-19 | Burroughs Corp | Apparatus for interrogating the availability of a communication path to a peripheral device |
US3699524A (en) * | 1970-08-10 | 1972-10-17 | Control Data Corp | Adaptive data priority generator |
US3703707A (en) * | 1971-04-28 | 1972-11-21 | Burroughs Corp | Dual clock memory access control |
US3798591A (en) * | 1971-09-28 | 1974-03-19 | Gen Electric Co Ltd | Access circuit for a time-shared data processing equipment |
US3918031A (en) * | 1971-10-26 | 1975-11-04 | Texas Instruments Inc | Dual mode bulk memory extension system for a data processing |
US3829839A (en) * | 1972-07-24 | 1974-08-13 | California Inst Of Techn | Priority interrupt system |
US4044333A (en) * | 1972-07-26 | 1977-08-23 | Siemens Aktiengesellschaft | Data processing switching system |
JPS5014246A (de) * | 1973-06-06 | 1975-02-14 | ||
GB1442078A (en) * | 1973-07-21 | 1976-07-07 | Ibm | Data handling system |
IT1002275B (it) * | 1973-12-27 | 1976-05-20 | Honeywell Inf Systems | Sistema di elaborazione dati a piu canali di ingresso uscita a risorse orientate per livelli di servizio distinti e interrompi bili |
US3950735A (en) * | 1974-01-04 | 1976-04-13 | Honeywell Information Systems, Inc. | Method and apparatus for dynamically controlling read/write operations in a peripheral subsystem |
JPS5434584B2 (de) * | 1974-04-10 | 1979-10-27 | ||
US3967246A (en) * | 1974-06-05 | 1976-06-29 | Bell Telephone Laboratories, Incorporated | Digital computer arrangement for communicating data via data buses |
US4028663A (en) * | 1974-06-05 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Digital computer arrangement for high speed memory access |
US4048623A (en) * | 1974-09-25 | 1977-09-13 | Data General Corporation | Data processing system |
US4056845A (en) * | 1975-04-25 | 1977-11-01 | Data General Corporation | Memory access technique |
US3997896A (en) * | 1975-06-30 | 1976-12-14 | Honeywell Information Systems, Inc. | Data processing system providing split bus cycle operation |
US4099231A (en) * | 1975-10-01 | 1978-07-04 | Digital Equipment Corporation | Memory control system for transferring selected words in a multiple memory word exchange during one memory cycle |
JPS5272131A (en) * | 1975-12-12 | 1977-06-16 | Univ Tokai | System for setting priority selecting sequence |
US4130864A (en) * | 1976-10-29 | 1978-12-19 | Westinghouse Electric Corp. | Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request |
US4449183A (en) * | 1979-07-09 | 1984-05-15 | Digital Equipment Corporation | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems |
JPS57105879A (en) * | 1980-12-23 | 1982-07-01 | Hitachi Ltd | Control system for storage device |
DE3118818C2 (de) * | 1981-05-12 | 1984-12-20 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und Schaltungsanordnung zur Übermittlung einer Anforderung eines Prozessors an einen Speichermodul in einem Multiprozessorsystem mit mehreren Speichermoduln |
KR870000117B1 (ko) * | 1982-06-30 | 1987-02-11 | 후지쑤 가부시끼가이샤 | 액세스 제어 처리방식 |
DE3228788C2 (de) * | 1982-08-02 | 1984-06-20 | Siemens AG, 1000 Berlin und 8000 München | Anforderungsauswahlsteuerung in einem Prozessor-Speicher-Verbindungssytem |
GB2345987B (en) | 1999-01-19 | 2003-08-06 | Advanced Risc Mach Ltd | Memory control within data processing systems |
US7930438B2 (en) * | 2008-08-11 | 2011-04-19 | International Business Machines Corporation | Interrogate processing for complex I/O link |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3158844A (en) * | 1959-09-14 | 1964-11-24 | Ibm | Data processing system |
GB888732A (de) * | 1959-12-30 | |||
US3242467A (en) * | 1960-06-07 | 1966-03-22 | Ibm | Temporary storage register |
NL273031A (de) * | 1960-12-30 | |||
US3248708A (en) * | 1962-01-22 | 1966-04-26 | Ibm | Memory organization for fast read storage |
US3292151A (en) * | 1962-06-04 | 1966-12-13 | Ibm | Memory expansion |
US3283306A (en) * | 1962-11-26 | 1966-11-01 | Rca Corp | Information handling apparatus including time sharing of plural addressable peripheral device transfer channels |
US3302183A (en) * | 1963-11-26 | 1967-01-31 | Burroughs Corp | Micro-program digital computer |
US3333251A (en) * | 1964-11-13 | 1967-07-25 | Ibm | File storage system |
GB1077339A (en) * | 1965-04-05 | 1967-07-26 | Ibm | Control device for a data processor |
US3395398A (en) * | 1965-12-16 | 1968-07-30 | Rca Corp | Means for servicing a plurality of data buffers |
-
0
- FR FR1541240D patent/FR1541240A/fr active Active
-
1966
- 1966-11-10 US US593439A patent/US3445820A/en not_active Expired - Lifetime
- 1966-11-10 US US593425A patent/US3478321A/en not_active Expired - Lifetime
-
1967
- 1967-11-09 GB GB50932/67A patent/GB1193720A/en not_active Expired
- 1967-11-09 GB GB50931/67A patent/GB1193719A/en not_active Expired
- 1967-11-10 DE DE19671524881 patent/DE1524881A1/de active Pending
- 1967-11-10 DE DE19671524882 patent/DE1524882A1/de active Pending
Also Published As
Publication number | Publication date |
---|---|
DE1524881A1 (de) | 1970-09-24 |
FR1541240A (fr) | |
GB1193720A (en) | 1970-06-03 |
US3478321A (en) | 1969-11-11 |
GB1193719A (en) | 1970-06-03 |
US3445820A (en) | 1969-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1524882A1 (de) | Vorrangschaltung fuer Speicher verschiedener Zugriffszeiten | |
DE2635592C2 (de) | Schaltungsanordnung zum Abruf von Prozessor- und Speicheranforderungen in einer Multiprozessoranlage | |
DE2809405C3 (de) | Prioritätssteuerschaltung | |
DE2856483C2 (de) | ||
DE3300261C2 (de) | ||
EP0115609B1 (de) | Schaltungsanordnung zur Adressierung der Speicher mehrerer datenverarbeitender Einrichtungen in einem Mehrprozesssorsystem | |
DE69632369T2 (de) | HDLC-Anordnung mit verteiltem internen Bus | |
DE2162806A1 (de) | Digitales Eingabe-Ausgabe-Steuersystem mit Kanalpufferung | |
DE2944497C2 (de) | ||
DE2212501C2 (de) | Einrichtung zur Übertragung asynchroner, digitaler Signale | |
DE2928488A1 (de) | Speicher-subsystem | |
EP0006164B1 (de) | Multiprozessorsystem mit gemeinsam benutzbaren Speichern | |
DE3508291A1 (de) | Realzeit-datenverarbeitungssystem | |
DE2451008A1 (de) | Datenuebertragungseinrichtung fuer digitale rechenanlagen | |
DE2317417A1 (de) | Takt- und steuerlogikschaltung | |
DE2746064A1 (de) | Datenspeicher mit auffrischung | |
DE1424762B2 (de) | Datenverarbeitungsanlage | |
DE2036729A1 (de) | Digital Datenverarbeiter | |
DE2855673A1 (de) | Anordnung zur handhabung des direkten zugriffs auf den speicher einer datenverarbeitungsanlage | |
DE1524111B2 (de) | Elektronische Datenverarbeitungsanlage | |
DE2064383B2 (de) | Datenverarbeitungsanlage mit mehreren zentralen Verarbeitungseinrichtungen | |
DE1524142B2 (de) | Einrichtung in elektronischen datenverarbeitungsanlagen zur steuerung des vorranges bei der speicherzuteilung | |
DE1237812B (de) | Datenverarbeitungsgeraet mit mehreren Speichern | |
DE3142504A1 (de) | Mehrfachplattenspeicher-uebertragungssystem | |
DE2252182A1 (de) | Schnittstellenmultiplexer |