DE1903342A1 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
DE1903342A1
DE1903342A1 DE19691903342 DE1903342A DE1903342A1 DE 1903342 A1 DE1903342 A1 DE 1903342A1 DE 19691903342 DE19691903342 DE 19691903342 DE 1903342 A DE1903342 A DE 1903342A DE 1903342 A1 DE1903342 A1 DE 1903342A1
Authority
DE
Germany
Prior art keywords
zone
base body
film
insulating film
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691903342
Other languages
German (de)
Other versions
DE1903342B2 (en
Inventor
Toshimitu Momoi
Yoschiaki Wakashima
Sadao Yoneyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP663568U external-priority patent/JPS4620485Y1/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1903342A1 publication Critical patent/DE1903342A1/en
Publication of DE1903342B2 publication Critical patent/DE1903342B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Description

Patentanwälte
Dipl.-Ing. R. Beetz u.
Dipl.-Ing. Lamprecht
Patent attorneys
Dipl.-Ing. R. Beetz et al.
Dipl.-Ing. Lamprecht

München 22, Stelnsdorhtr. 10Munich 22, Stelnsdorhtr. 10

HITACHI, LTD., Tokio (Japan)HITACHI, LTD., Tokyo (Japan)

HalbleitervorrichtungSemiconductor device

Die Erfindung bezieht sich auf eine Halbleitervorrichtung, insbesondere auf Verbesserungen bei einer Halbleitervorrichtung mit einem PN-Übergang, der in einem Halbleitergrundkörper erzeugt ist und an der Oberfläche des Grundkörpers endet, wobei die Endzone des PN-Überganges mit einem Isolierfilm bedeckt ist, und ein Verfahren zur Herstellung einer solchen Halbleitervorrichtung.The invention relates to a semiconductor device, and more particularly to improvements in a semiconductor device with a PN junction in a semiconductor body is generated and ends at the surface of the base body, the end zone of the PN junction with a Insulating film is covered, and a method of manufacturing such a semiconductor device.

Aligemein ist es bei einer Halbleitervorrichtung, in der wenigstens ein PN-Übergang in einem Halbleitergrundkörper erzeugt ist und die Endzone sich bis zur Oberfläche des Grundkörpers erstreckt, die übliche Praxis, daß die Endzone des PN-Überganges mit einem Siliziumoxydfilm bedeckt ist, wodurch verhindert wird, daß die Grundkörperoberfläche durch die äußere Atmosphäre beeinflußt wird. Bei einer solchen Halbleitervorrichtung ist es indessen unmöglich, völlig zu verhindern, daß ihre elektrischen Eigenschaften durch die äußere Atmosphäre beeinträchtigt werden. Weitere Verbesse-Generally, in a semiconductor device, in the at least one PN junction in a semiconductor base body is generated and the end zone extends to the surface of the base body, the common practice that the end zone of the PN junction is covered with a silicon oxide film, which prevents the base body surface through the external atmosphere is affected. With such a semiconductor device, however, it is impossible to completely prevent their electrical properties from being affected by the external atmosphere. Further improvement

8i-(Pos. 16 9i8)Tp-r (8) I09Ö37/Ö9238i- (item 16 9i8) Tp-r (8) I09Ö37 / Ö923

rungen waren erwünscht, um die strengen Erfordernisse hoher Verläßlichkeitseigenschaften in der gegenwärtigen elektronisehen Industrie zu erfüllen. Insbesondere gibt es, auch wenn die Endzone des PN-Überganges mit einem Isolierfilm, wie z. B. einem Siliziumoxydfilm bedeckt ist, eine Möglichkeit, daß Feuchtigkeit oder Verunreinigungsionen, wie z. B. Wasserstoffionen, Sauer stoff ionen oder Natriumionen aus der umgebenden Atmosphäre an der Oberfläche des Isolierfilms haften oder in diesen eindringen, wodurch die elektrischen Eigenschaften des Grundkörperoberflächenteils oder der Endzone des PN-tiberganges nachteilig beeinflußt werden. Baraus ergibt sich eine beträchtliche Verschlechterung der Verläßlichkeitseigenschaften von Halbleitervorrichtungen, wie z. Ba von Planartyp-Bipolartransistoren, Feldeffekttransistoren des Isoliergattertyps öder integrierten Halbleiterschaltungsvorrichtungen, in denen eine Mehrzahl von Schaltungsbauelementen in einem einzelnen Halbleitergrundkörper erzeugt werden. Besonders bei Feldeffekttransistoren des Isoliergattertyps sind die elektrischen Eigenschaften der Kanalzonen zwischen der Quelle und der Ablaufzone erheblich empfindlich gegenüber der Außenatmosphäre, weil die Dicke der Isolierfilme unter den Gatterelektroden sehr gering ist.Struggles were desired in order to meet the stringent requirements Reliability properties in current electronics Meet industry. In particular there is, too if the end zone of the PN junction is covered with an insulating film, such as B. is covered with a silicon oxide film, a possibility that moisture or contaminant ions such. B. Hydrogen ions, oxygen ions or sodium ions from the surrounding atmosphere adhere to or penetrate the surface of the insulating film, thereby reducing the electrical Properties of the body surface part or the end zone the PN transition are adversely affected. Cash out there is a considerable deterioration in the reliability properties of semiconductor devices, such as Ba of planar type bipolar transistors, field effect transistors of the insulated gate type or semiconductor integrated circuit devices, in which a plurality of circuit components in a single semiconductor base body be generated. The electrical properties are particularly important for field effect transistors of the insulating gate type the channel zones between the source and the drainage zone are considerably sensitive to the outside atmosphere because the thickness of the insulating films under the gate electrodes is very small.

Um den Halbleitergrundkörper, der mit dem Isolierfilm bedeckt ist, hermetisch gegenüber der freien Luft abzudichten, wurde vorgeschlagen, diesen Grundkörper in Harz oder einem plastischen Material einzuformen. Bei solchen Kunstharz- oder Thermoplastformtyp-Halbleitervorrichtungen ist es noch nicht möglich, den Einfluß der Außenatmosphäre völlig auszuschalten, da ein solches Kunstharz oder ein solcher plastischer Kunststoff an sich nicht geeignet ist, das Durchdringen von Feuchtigkeit völlig zu verhindern.Around the semiconductor base body with the insulating film is covered to hermetically seal against the open air, it has been proposed to make this base body in resin or to form a plastic material. In such resin or thermoplastic molded type semiconductor devices it is not yet possible to completely eliminate the influence of the outside atmosphere because of such a synthetic resin or such plastic in itself is not suitable for completely preventing the penetration of moisture.

Der Erfindung liegt daher die Aufgabe zugrunde, diese Schwierigkeiten au überwinden. Dabei sollen Halbleitervor-The invention is therefore based on the object of overcoming these difficulties. Semiconductor devices should

909S37/Q923909S37 / Q923

richtungen die verbesserte elektrische Eigenschaft aufweisen, und Verfahren zu ihrer Herstellung angegeben werden. Hauptziel ist dabei, daß die elektrischen Eigenschaften nicht durch Einflüsse der Umgebungsatmosphäre nachteilig beeinflußt werden· Es geht dabei insbesondere um die Verbesserung von Feldeffekttransistoren des Isoliergattertyps» Planartyp-Bipolartransistoren, Integrierten Halbleiterschaltungsvorrichtungen und Kunsthart- bzw. Thermoplast formtyp-Halbleitervorrichtungen.directions that have improved electrical properties, and methods for their preparation are given. The main aim is that the electrical properties are not adversely affected by the influence of the ambient atmosphere · The main concern here is improvement of field effect transistors of the insulating gate type » Planar type bipolar transistors, semiconductor integrated circuit devices and thermoplastic molding type semiconductor devices.

Eine Halbleitervorrichtung, mit der diese Aufgabe gelöst wird,- ist erfindungsgemäß durch einen Halbleitergrundkörper mit einer Hauptoberfläche, einer auf der Hauptoberfläche angebrachten ersten Halbleiterzone eines ersten Leitfähigkeitstyps und einer unter der ersten Zone liegenden und diese umgebenden zweiten Halbleiterzone eines zweiten Leitfähigkeitstyps, wobei sich ein PN-Übergang zwischen beiden Zonen bis zur Hauptoberfläche erstreckt,According to the invention, a semiconductor device with which this object is achieved is by a semiconductor base body with a main surface, a first semiconductor zone applied to the main surface of a first Conductivity type and a second semiconductor zone of a second lying under the first zone and surrounding it Conductivity type, with a PN junction between the two zones extending to the main surface,

einen ersten, die Hauptoberfläche des Grundkörpers bedeckenden und über den Übergang hinwegreichenden Isolierfilm, a first insulating film covering the main surface of the base body and extending over the transition,

einen an der Oberfläche der ersten Zone haftenden Metal Ikontakt ,a metal contact adhering to the surface of the first zone,

einen am ersten Film haftenden Metallstreifen, der mit dem Metallkontakt elektrisch verbunden ist und sich von dort auf dem Film über den Übergang hinweg erstreckt, a metal strip adhering to the first film, which with is electrically connected to the metal contact and extends from there on the film across the transition,

einen zweiten, auf dem ersten Film gebildeten und wenigstens die gesamte Fläche der ersten Zone und ihre Umgebung bedeckenden Isolierfilm,a second formed on the first film and at least the entire area of the first zone and its Surrounding insulating film,

909837/0923909837/0923

eine am zweiten Film haftende Metallschicht, die wenigstens die gesamte Oberfläche der ersten Zone und ihre Umgebung bedeckt,a metal layer adhered to the second film, the at least covers the entire surface of the first zone and its surroundings,

und ein Element zum elektrischen Verbinden der Metallschicht mit dem Grundkörper gekennzeichnet.and an element for electrically connecting the metal layer to the base body.

Weitere Merkmale und Vorteile der Erfindung werden anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigensFurther features and advantages of the invention are based on the exemplary embodiments illustrated in the drawing explained in more detail; show in it

Fig. 1 eine Aufsicht auf eine Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung1 shows a plan view of a semiconductor device according to an exemplary embodiment of the invention

Fig. 2 und 3 Schnittansichten der Halbleitervorrichtung nach Fig. 1 entsprechend den Schnittlinien 2A-2A« bzw. 3B-3B1jFigs. 2 and 3 are sectional views of the semiconductor device of FIG. 1 according to the section lines 2A-2A 'and 3B-3B 1 j

Fig. 4 a bis h d Schnittansichten zur Veranschaulichung der einzelnen Schritte eines Verfahrens zur Herstellung der Halbleitervorrichtung nach Fig. 1 JFIGS. 4 a to h d show sectional views to illustrate the individual steps of a method for producing the semiconductor device according to FIG. 1J

Fig. 5 eine Aufsicht auf eine Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung j5 is a plan view of a semiconductor device according to a second embodiment of the Invention j

Fig. 6 und 7 Querschnitte durch die Vorrichtung nach Fig. 5 entsprechend den Schnittlinien 6C-6C bzw. 7D-7D1 in Fig. 5;6 and 7 are cross sections through the device according to FIG. 5 corresponding to the section lines 6C-6C and 7D-7D 1 in FIG. 5;

Fig. 8 a bis β d Schnittansichten zur Erläuterung der einzelnen Schritte eines Verfahrens zur Herstellung der Halbleitervorrichtung nach Fig. 5;Figure 8a to d β sectional views for explaining the steps in a method of manufacturing the semiconductor device of FIG. 5.

909837/0923909837/0923

ORtGINAL INSPECTEDORtGINAL INSPECTED

Fig. 9 ein Schaltbild einer 1-Bit-Schaltung für ein Schieberegister, welches zur Erläuterung eines dritten Ausführungsbeispiels der Erfindung in Anwendung auf eine integrierte Halbleiterschaltung svorrichtung nützlich ist;Fig. 9 is a circuit diagram of a 1-bit circuit for a Shift register, which is used to explain a third embodiment of the invention in Application to a semiconductor integrated circuit device is useful;

Fig. 10 eine Aufsicht auf eine integrierte Halbleiterschaltungsvorrichtung entsprechend dem dritten Ausführungsbeispiel der Erfindung;Fig. 10 is a plan view of a semiconductor integrated circuit device according to the third embodiment of the invention;

Fig. 11 einen Querschnitt entsprechend der Schnittlinie 11-E-11E< in Fig. 10;11 shows a cross section according to the section line 11-E-11E < in Fig. 10;

Fig. 12 und 15 Aufsichten auf eine Halbleitervorrichtung zur Erläuterung eines vierten Ausführungsbeispiels der Erfindung; 12 and 15 are plan views of a semiconductor device for explaining a fourth embodiment of the invention;

Fig. 13 und 14 Schnittansichten der Vorrichtung nach Fig. 12 entsprechend den 3clxnittlinien bzw. i4g-14g» in Fig. 12;13 and 14 are sectional views of the device according to FIG Fig. 12 according to the 3x sectional lines and i4g-14g »in Fig. 12;

Fig. l6 und 17 Schnittansichten der Vorrichtung nach Fig. 15 entsprechend den Schnittlinien 16ΙΙ-16Η* bzw. 17J-17J' in Fig. 155Fig. 16 and 17 are sectional views of the device Fig. 15 according to the section lines 16ΙΙ-16Η * and 17J-17J 'in Fig. 155, respectively

Fig. 18 und 21 Aufsichten auf Halbleitervorrichtungen zur Erläuterung eines fünften Ausführungsbeispiels eier Erfindung;18 and 21 are plan views of semiconductor devices for explaining a fifth embodiment egg invention;

Fig. 19 und 20 Sclinittansieilten der Vorrichtung nach Fig. 18 entsprechend den Schnittlinien bzw. 20L-20L1 in Fig. 18;19 and 20 are sections of the device according to Fig. 18 corresponding to the section lines and 20L-20L 1 in Fig. 18;

Fig«, 22 und 23 Schuittansichten der Vorrichtung nach Fig. 21 entsprechend den Schnittlinien 22M-22M* bzw. 23N-23N1 in FIg0 21;FIGS. 22 and 23 are sectional views of the device according to FIG. 21 corresponding to the section lines 22M-22M * and 23N-23N 1 in FIG. 0 21;

909837/0923909837/0923

BAD ORIGINALBATH ORIGINAL

Pig. 24 und 25 eine Schnittansicht und. eine Aufsicht einer Halbleitervorrichtung gemäß einem sechsten Ausführungsbeispiel der Erfindung; undPig. 24 and 25 a sectional view and FIG. a supervision a semiconductor device according to a sixth embodiment of the invention; and

Fig. 26 ein Diagramm der Ergebnisse der Messung derFig. 26 is a graph showing the results of measurement of

Durchbruchspannung eines PN-Überganges zur Erläuterung der· Stabilität der elektrischen Eigenschaften der Halbleitervorrichtung nach der vorliegenden Erfindung.Breakdown voltage of a PN junction for explanation the stability of the electrical properties of the semiconductor device according to the present invention.

Unter Bezugnahme auf die Zeichnung soll nun' die Erfindung im einzelnen beschrieben werden. The invention will now be described in detail with reference to the drawing.

Beispiel 1example 1

Anhand der Fig. 1 bis 3 und 4 a bis 4 d wird zunächst der Feldeffekttransistor des Isoliergattertyps entsprechend einem ersten Ausführungsbeispiel der Erfindung erläutert. Zum leiteren Verständnis der Erfindung sind in diesen Figuren gleiche Teile mit gleichen Bezugszeichen versehen. Die Bezugsziffer 1 bezeichnet einen Halbleitergrundkörper, wie ζ» B. einen monokristallinen Siliziumgrundkör-per des N-Leitfähigkeitstyps mit einem Widerstand von 1 _Q cm, die Bezugsziffern 2 und 3 bedeuten eine Quelle- bzw. eine Ablaufzone des P-Leitfähigkeitstyps von etwa 2 bis 4 /u Dicke, die getrennt voneinander in einem Abstand von 5 bis 12 /u. in der Hauptoberfläche des Grundkörpers nach der üblichen selektiven Diffusionsmethode erzeugt wurden, die Bezugsziffern 4 und 5 bezeichnen erste Isolierfilme, die im wesentlichen aus z. B. Siliziumoxyd bestehen können und die Hauptoberfläche des Grundkörpers bedecken, und die Bezugsziffern 6 und 7 eine Quelle- und eine Ablaufmetallelektrode in Verbindung mit der Quellezone 2 und der Ablaufzone 3 über Löcher, die in dem ersten Isolierfilm 4 erzeugt wurden. Die Bezugsziffer 8 bezeichnet eine Gatterelektrode,1 to 3 and 4 a to 4 d, the field effect transistor of the insulating gate type according to a first embodiment of the invention will first be explained. For a better understanding of the invention, the same parts are provided with the same reference numerals in these figures. The reference number 1 denotes a semiconductor base body, such as ζ »B. a monocrystalline silicon base body of the N conductivity type with a resistance of 1 Ω cm, the reference numbers 2 and 3 denote a source and drainage zone of the P conductivity type from about 2 to 4 / u thickness separated from each other at a distance of 5 to 12 / u. were generated in the main surface of the base body by the usual selective diffusion method, the reference numerals 4 and 5 denote first insulating films, which consist essentially of z. B. silicon oxide and cover the main surface of the base body, and the reference numerals 6 and 7 a source and a drainage metal electrode in connection with the source zone 2 and the drainage zone 3 via holes that were created in the first insulating film 4. The reference number 8 denotes a gate electrode,

909837/0923909837/0923

die auf dem Isolierfilm 5 in der Art vorgesehen ist, daß sie die Grundkörperoberfläche zwischen der Quelle- und der Ablaufzone überbrückt. Die erwähnten Quelle-, Ablauf- und Gatterelektroden bestehen aus Kontaktstücken, die in direktem Kontakt mit der Halbleiteroberfläche angeordnet sind, und einem Bandteil, der elektrisch mit den Kontaktstücken verbunden ist und sich über den ersten Isolierfilm erstreckt. Die Bezugsziffer 9 bezeichnet einen zweiten Isolierfilm, der aus einem anorganischen Material, wie z. B. Siliziumoxyd, Siliziumnitrid, Aluminiumoxyd od. dgl. oder einem organischen Material, wie Z. B. einem Kunstharz oder thermoplastischen Kunststoff erzeugt sein kann, und die Bezugsziffer 10 eine Metallschicht, die auf dem zweiten Isolierfilm vorgesehen und elektrisch mit der Oberfläche des Grundkörpers 1 über in dem ersten und dem zweiten Isolierfilm erzeugte Löcher, wie Fig. 2 zeigtj verbunden ist, so daß die Metallschicht 10 auf gleichem Potential wie der Grundkörper gehalten wird. Es ist wesentlich, daß der zweite Isolierfilm 9 und die Metallschicht 10 auf dem ersten Isolierfilm derart vorgesehen sind, daß sie die ganze Oberfläche der Quelle- und der Ablaufzone, den Kanal zwischen den Zonen und ihre Umgebung oder die Umfangsfläche bedecken, die diese Zonen und den Kanal umgeben. Aufgrund verschiedener Versuche wurde gefunden, daß es wünschenswert ist, daß der zweite Isolierfilm 9 und die Metallschicht 10 derart erzeugt werden, daß sie sich über eine etwa doppelt so große Fläche läe die Ausdehnung einer Verarmung st-chi chi erstrecken, di<; auftritt, wenn eine Gegenspann im ; an den PN-Übergängen 12 und 13 angelegt vird, die zwischen der Qixelle- und der Ablaufzone und dem Grundkörper definiert sind, wobei diese Ausdehnung in einem Beispiel der Erfindung etwa 2 bis 3 λι beträgt, und daß der Film 9 und die Schicht 10 den Bereich der Verarmungsschicht einschließen. In Fig. 2 zeigt V den Abstand, über den sich die Metallschicht 10 vom Endteil des PN-Übergan-which is provided on the insulating film 5 in such a way that it bridges the body surface between the source and drainage zones. The mentioned source, drain and gate electrodes consist of contact pieces which are arranged in direct contact with the semiconductor surface, and a tape part which is electrically connected to the contact pieces and extends over the first insulating film. Numeral 9 denotes a second insulating film made of an inorganic material such as. B. silicon oxide, silicon nitride, aluminum oxide holes generated in the first and second insulating films, as shown in FIG. 2, is connected so that the metal layer 10 is kept at the same potential as the base body. It is essential that the second insulating film 9 and the metal layer 10 are provided on the first insulating film so as to cover the whole surface of the source and drainage zones, the channel between the zones and their surroundings, or the peripheral surface which these zones and surround the canal. As a result of various experiments, it has been found that it is desirable that the second insulating film 9 and the metal layer 10 are produced in such a way that they extend over an area approximately twice as large as the extent of a depletion st-chi chi, di <; occurs when a counter tension in the; vird applied to the PN junctions 12 and 13, which are defined between the Qixelle- and the drainage zone and the base body, this expansion in an example of the invention being about 2 to 3 λι, and that the film 9 and the layer 10 den Include area of depletion layer. In Fig. 2, V shows the distance over which the metal layer 10 extends from the end part of the PN junction.

909837/0923909837/0923

ges 12 über der Grundkörperoberflache erstreckt. Im vorliegenden Beispiel ist W 5 λχ oder mehr, vorzugsweise 10 λχ oder mehr. Mit anderen Worten ist es wünschenswert, daß sich der Umfang der Metallschicht 10 und des zweiten Isolierfilms 9 über wenigstens 5 /U, vorzugsweise 10 /u oder mehr vom Umfang der Quelle- und der Ablaufzone und des Kanals erstreckt.ges 12 extends over the base body surface. In the present example, W is 5 λχ or more, preferably 10 λχ or more. In other words, it is desirable that the periphery of the metal layer 10 and the second insulating film 9 extend at least 5 / u, preferably 10 / u or more from the periphery of the source and drainage zones and the channel.

Eine solche Halbleitervorrichtung wird in folgender Weise hergestellt:Such a semiconductor device is manufactured in the following manner:

Wie Fig. 4 a zeigt, wird zunächst ein Siliziumoxydfilm 4, der etwa 20O0 bis 5000 A* dick ist, auf der Hauptoberfläche eines N-Typ-Siliziumgrundkörpers 1 mit einem Widerstand von 1 Cl cm erzeugt. Anschließend wird ein Paar von P-Typ-Zonen 2 und 3» deren jede eine Tiefe von etwa 2 bis 4 /U aufweist, im Grundkörper 1 durch die übliche selektive Diffusionstechnik erzeugt, und dann werden eine Quelle- und eine Ablaufelektrode 6 bzw. 7 im Kontakt mit den Zonen 2 und 3 über in dem Siliziumoxydfilm 4 erzeugte Öffnungen vorgesehen, der auf der Grundkörperhauptoberfläche angeordnet ist. Weiter wird eine Gatterelektrode 8 auf dem Teil des Siliziumoxydfilms 5 angebracht, der sich zwischen den Zonen 2 und 3 befindet. In den vorliegenden Beispielen wurden diese Elektroden aus Aluminium hergestellt, doch können sie auch aus einem anderen Metall, wie z. B. Ti, Mo, Cr, Pt usw. hergestellt werden. Danach wird ein zweiter Isolierfilm 9 auf dem Siliziumoxydfilm 4 durch chemische Dampfphasenreaktion, Vakuumverdampfung, Überzugs- oder Niederschlagstechnik erzeugt. Im Ausführungsbeispiel wird ein Siliziumoxydfilm 9 mit einer Dicke von etwa 0,3 bis 1,0 λχ auf dem ersten Siliziumoxydfilm 4 durch thermische Zersetzung von Silan in einem auf etwa 300 bis 400As FIG. 4 a shows, first a silicon oxide film 4, which is about 200 to 5000 Å thick, is produced on the main surface of an N-type silicon base body 1 with a resistance of 1 Cl cm. Subsequently, a pair of P-type zones 2 and 3 », each having a depth of about 2 to 4 / U, are created in the base body 1 by the usual selective diffusion technique, and then a source and a drain electrode 6 and 7, respectively provided m i contact with the zones 2 and 3 produced in the silicon oxide film 4 openings, which is arranged on the base body main surface. Furthermore, a gate electrode 8 is provided on the part of the silicon oxide film 5 which is located between the zones 2 and 3. In the present examples these electrodes were made of aluminum, but they can also be made of another metal, such as e.g. B. Ti, Mo, Cr, Pt, etc. can be produced. Thereafter, a second insulating film 9 is produced on the silicon oxide film 4 by chemical vapor phase reaction, vacuum evaporation, coating or deposition technique. In the exemplary embodiment, a silicon oxide film 9 with a thickness of approximately 0.3 to 1.0 λχ on the first silicon oxide film 4 by thermal decomposition of silane in one to approximately 300 to 400

C erhitzten Ofen erzeugt, wie Pig. 4 b andeutet.C heated furnace produces like Pig. 4 b indicates.

909837/0923909837/0923

Anschließend wird ein Loch 11, welches bis zur Halbleiteroberfläche reicht, im zweiten Film 9 und im ersten Film k mit Hilfe der üblichen Fotoätztechnik unter Verwendung eines Ätzmittels, dessen Hauptbestandteile Fluorwasserstoffsäure und Ammoniumfluorid sind, erzeugt, und eine Metallschicht 10 wird durch Aufdampfung eines Metalles, wie z. B. Al, Au, Ag oder dgl. auf die gesamte Oberfläche aufgebracht, wie Fig. 4 c zeigt. Anschließend werden, wie Fig. 4 d zeigt, ein überflüssiger Teil der Metallschicht und unerwünschte Teile des zweiten Films 9 durch übliche Fotoätztechnik entfernt, so daß gewünschte Teile der Metallelektroden 6, 7 und 8 freiliegen. Im Beispiel wurde Aluminium aufgedampft, um die Metallschicht 10 zu bilden, und der überflüssige Teil der Aluminiumschicht wurde unter Verwendung eines Ätzmittels entfernt, dessen Hauptbestandteile Phosphorsäure, Salpetersäure und Eisessigsäure sind. Dadurch ist es möglich, den Feldeffekt-Transistor des Isoliergattertyps als Verwirklichung der Erfindung entsprechend den Fig«, 1 bis 3 zu erhalten.Subsequently, a hole 11, which extends to the semiconductor surface, is produced in the second film 9 and in the first film k with the aid of the usual photo-etching technique using an etchant, the main components of which are hydrofluoric acid and ammonium fluoride, and a metal layer 10 is formed by vapor deposition of a metal, such as B. Al, Au, Ag or the like. Applied to the entire surface, as Fig. 4c shows. Subsequently, as FIG. 4d shows, an unnecessary part of the metal layer and undesired parts of the second film 9 are removed by the usual photo-etching technique, so that desired parts of the metal electrodes 6, 7 and 8 are exposed. In the example, aluminum was evaporated to form the metal layer 10, and the unnecessary part of the aluminum layer was removed using an etchant, the main components of which are phosphoric acid, nitric acid and glacial acetic acid. This makes it possible to obtain the field effect transistor of the insulating gate type as an implementation of the invention according to FIGS. 1 to 3.

Unter Hinweis auf Fig. 2o sollen nun die Vorteile hinsichtlich der elektrischen Eigenschaften der in den Fig. 1 bis 3 dargestellten Halbleitervorrichtung gegenüber den herkömmlichen Halbleitervorrichtungen gezeigt werden, die keine solche Metallschicht 10 und keinen solchen darauf vorgesehenen Isolierfilm 9 aufweisen.With reference to FIG. 2o, the advantages with regard to the electrical properties of the semiconductor device shown in FIGS. 1 to 3 compared to the conventional semiconductor devices are shown having no such metal layer 10 and no such metal layer thereon have provided insulating film 9.

Fig. 26 gibt die Versuchsresultate wieder, die durch Messung von Änderungen in der Durchbruchsspannung des PN-Überganges erhalten wurden, bevor und nachdem die Halbleitervorrichtung einer Wärmebehandlung von 10 Minuten bei 500 °C in gasförmigem Stickstoff mit 10 bis 20 # Feuchtigkeit unterworfen war. Bei herkömmlichen Halbleitervorrichtungen war, selbst wenn die Durchbruchsspannung vor einer solchen Wärmebehandlung 75 Volt betrug, dieser Wert auf 20Fig. 26 shows the test results obtained by Measurement of changes in the breakdown voltage of the PN junction were obtained before and after the semiconductor device was heat treated for 10 minutes 500 ° C in nitrogen gas with 10 to 20 # humidity. In conventional semiconductor devices was even if the breakdown voltage was in front of a such heat treatment was 75 volts, this value to 20

909837/0923909837/0923

bis 30 Volt gesunken, nachdem sie der Behandlung ausgesetzt waren. Im Gegenteil bleibt bei einer Halbleitervorrichtung gemäß der Erfindung die Durdi bruchsspannung von vor einer solchen Wärmebehandlung bis nach dieser im wesentlichen unverändert. Daraus ergibt sich auch, daß die erfindungsgemäße Halbleitervorrichtung verbesserte Verläßlichkeitseigenschaften aufweist.dropped to 30 volts after being exposed to treatment was. On the contrary, in a semiconductor device according to the invention, the major breaking voltage remains from before such heat treatment essentially unchanged until after this. It also follows that the inventive Semiconductor device improved reliability properties having.

Gegenwärtig ist es nicht möglich, eine exakte theoretische Erklärung einer solchen Erscheinung zu geben, die bei der Erfindung auftritt, doch kann sie folgendermaßen gedeutet werden:At present it is not possible to give an exact theoretical explanation of such a phenomenon occurs in the invention, but it can be as follows can be interpreted:

Im Fall eines herkömmlichen Feldeffekt-Transistors des Isoliergattertyps mit keinem Isolierfilm 9 und keiner Metallschicht 10 sind die Siliziumoxydfilme 4 und 5 der äußeren Atmosphäre ausgesetzt, so daß Feuchtigkeit oder Vertinreinigungsionen, wie z. B. ¥asserstoffionen, Sauerstoffionen oder Natriumionen an den Filmen 4 und 5 haften oder in diese eindringen und so einen elektrostatisch ungünstigen Einfluß auf die elektrischen Eigenschaften der Grundkörperoberfläche ausüben. Besonders werden die Endzone des PN-Überganges und die Kanalzone des Feldeffekttransistors des Isoliergattertyps erheblich beeinflußt. Gemäß der Erfindung werden dagegen Feuchtigkeit oder Verunreinigungsionen, wie z. B. Wasserstoffionen, Sauerstoffionen oder Natriumionen daran gehindert, die Siliziumoxydfilme 4 und 5 zu erreichen, auch wenn die Vorrichtung der äußeren Atmosphäre ausgesetzt wird, da der zweite Isolierfilm 9 und die Metallschicht 10 über den Siliziumoxydfilmen 4 und 5 vorgesehen sind und die Metallschicht 10 elektrisch mit dem Grundkörper verbunden ist. Weiter werden, auch wenn Verunreinigungsionen an der Oberfläche der Metallschicht 10 haften, daraus folgende elektrische Ladungen durch den Grundkörper absorbiert, so daß die elektrischen EigenschaftenIn the case of a conventional field effect transistor of the Insulating gate type with no insulating film 9 and no metal layer 10, the silicon oxide films 4 and 5 are exposed to the external atmosphere, so that moisture or vertin-cleaning ions, such as B. ¥ hydrogen ions, oxygen ions or sodium ions adhere to the films 4 and 5 or penetrate into this and thus an electrostatically unfavorable influence on the electrical properties of the base body surface exercise. The end zone of the PN junction and the channel zone of the field effect transistor become special of the insulating gate type is significantly influenced. According to the invention, however, moisture or impurity ions, such as B. hydrogen ions, oxygen ions or sodium ions prevented from reaching the silicon oxide films 4 and 5 even when the device is exposed to the external atmosphere is exposed because the second insulating film 9 and the metal layer 10 are over the silicon oxide films 4 and 5 are provided and the metal layer 10 is electrically connected to the base body. Next will be even if impurity ions adhere to the surface of the metal layer 10, resulting electrical charges through the base body absorbed so that the electrical properties

909837/0923909837/0923

der Grundkörperoberfläche im wesentlichen durch die äußere Atmosphäre unbeeinflußt bleiben.the base body surface remain essentially unaffected by the external atmosphere.

Im Feldeffekt-Transistor des Isoliergattertyps ist es erforderlich, daß der Siliziumoxydfilm 5» der unter der Gatterelektrode 8 liegt, sehr dünn, d. h. etwa 1000 bis 2000 A dick ist, wie Fig. 2 zeigt, um die Ansprechbarkeit oder gegenseitige Konduktanz zu verbessern. Bei einem solchen Transistor ist es üblich, daß die Schwellenspannung an seinem Kanal leicht durch die äußere Atmosphäre beeinflußt wird. Gemäß der Erfindung ist es auch möglich, einen solchen Einfluß zu vermeiden. Bei diesem Transistor ist es weiter möglich, den dünnen Siliziumoxydfilm 5 vor der Zerstörung aufgrund eines starken äußeren elektrischen Feldes zu sichern.In the insulating gate type field effect transistor, it is It is necessary that the silicon oxide film 5 », which lies under the gate electrode 8, is very thin, i.e. H. about 1000 to Is 2000 Å thick as shown in Fig. 2 in order to improve the responsiveness or mutual conductance. With one of these Transistor it is common that the threshold voltage on its channel is slightly influenced by the external atmosphere will. According to the invention, it is also possible to avoid such an influence. With this transistor it is further possible to protect the thin silicon oxide film 5 from being destroyed due to a strong external electrical Secure the field.

Obwohl im vorangehenden Beispiel die Metallschicht 10 hinsichtlich des Grundkörpers 1 elektrisch kurzgeschlossen war, ist es auch möglich, den gewünschten Zweck und das erwähnte Ergebnis durch Anlegen eines vorbestimmten elektrischen Potentials an die Metallschicht 10 zu erreichen, wobei der Grundkörper 1 als flezugswert dient.Although in the previous example the metal layer 10 is electrically short-circuited with respect to the base body 1 it is also possible to achieve the desired purpose and result by applying a predetermined electrical To achieve the potential of the metal layer 10, the base body 1 serving as a fleece value.

Beispiel 2Example 2

Unter Hinweis auf die Fig. 5 bis 7 soll nun der Feldeffekttransistor des Isoliergattertyps gemäß einem zweiten Ausführungsbeispiel der Erfindung beschrieben werden»With reference to FIGS. 5 to 7, the field effect transistor is now intended of the insulating gate type according to a second embodiment of the invention are described »

Die Bezugsziffer 21 bezeichnet einen monokristallinen Siliziumgrundkörper des N-Typs mit einem Widerstand von 5 11 cm, die Bezugsziffern 22 und 23 bezeichnen je eine diffundierte P-Typ-Quelle- und -Ablaufzone von etwa 3 /U Dicke, die in der Hauptoberfläche des Grundkörpers gebildet sind,The reference number 21 designates a monocrystalline silicon base body of the N-type with a resistance of 5 11 cm, the reference numbers 22 and 23 each denote a diffused P-type source and drainage zone of about 3 / U thickness, which is in the main surface of the base body are formed

909837/0923909837/0923

und die Bezugsziffern 2k und 25 bezeichnen erste Isolierfilme, die auf der Hauptoberfläche des Grundkörpers 21 vorgesehen sind, wobei der Film 2k etwa 4000 bis 7000 1 und der Film 25 etwa 1000 bis 2000 £ dick ist. Die Bezugsziffern 26, 27 und 28 bezeichnen eine Quelle-, Ablauf- und Gatterelektrode des Transistors, die sich oberhalb des schon erwähnten ersten Isolierfilms erstrecken, die Bezugsziffer 31 bezeichnet eine im Kontakt mit dem Grundkörper 21 vorgesehene Metallelektrode, die Bezugsziffer einen zweiten, z. B. einen im wesentlichen aus Siliziumoxyd bestehenden Isolierfilm, der auf dem ersten Isolierfilm 2k angebracht ist, und die Bezugsziffern 30, 34, 35 und 36 bezeichnen zweite Metallelektroden, die sich über dem zweiten Film 29 erstrecken und mit den darunter liegenden Metallelektroden 31» 26, 27 und 28 über in dem zweiten Isolierfilm 29 erzeugte Löcher verbunden sind. In diesem Beispiel ist die Metallelektrode in der Art erzeugt, daß sie die ganze Oberfläche der Quelle- und der Ablaufzone und ihre Umgebung bedeckt und elektrisch mit dem Grundkörper 21 über die Metallelektrode 3I» wie im Fall des vorerwähnten Beispiels 1, verbunden ist.and numerals 2k and 25 denote first insulating films provided on the major surface of the base body 21, the film 2k being about 4,000 to 7,000 pounds and the film 25 being about 1,000 to 2,000 pounds thick. The reference numerals 26, 27 and 28 denote a source, drain and gate electrode of the transistor, which extend above the already mentioned first insulating film, the reference numeral 31 denotes a metal electrode provided in contact with the base body 21, the reference numeral a second, e.g. B. an insulating film consisting essentially of silicon oxide, which is provided on the first insulating film 2k , and reference numerals 30, 34, 35 and 36 denote second metal electrodes extending over the second film 29 and with the underlying metal electrodes 31 »26 , 27 and 28 are connected via holes formed in the second insulating film 29. In this example, the metal electrode is made to cover the entire surface of the source and drainage zones and their surroundings, and is electrically connected to the base body 21 via the metal electrode 31 as in the case of the aforementioned Example 1.

Bei diesem Beispiel ist es vorzuziehen, daß die Teile der Grundkörperoberfläche, die sich innerhalb eines Bereichs von wenigstens 5 /U, vorzugsweise 10 λχ oder mehr von den Endteilen der PN-Übergänge 32 und 33 erstrecken, mit der Metallelektrode oder -Schicht 30 bedeckt sind, um völlig den Einfluß der äußeren Atmosphäre auszuschalten, da der unter der Gatterelektrode 28 liegende Isolierfilm äußerst dünn ist. Insbesondere beträgt der Abstand in Figo 5 vorzugsweise 5 /u oder mehr.In this example, it is preferable that the parts of the body surface extending within a range of at least 5 / U, preferably 10 λχ or more from the end parts of the PN junctions 32 and 33 are covered with the metal electrode or layer 30 to completely eliminate the influence of the outside atmosphere, since the insulating film underlying the gate electrode 28 is extremely thin. In particular, the distance \ ϊ in FIG. 5 is preferably 5 / u or more.

Unter Hinweis auf die Fig. 8 a bis 8 d soll nun ein Verfahren zur Herstellung des Transistors gemäß diesem Ausführungsbeispiel erläutert werden.With reference to FIGS. 8 a to 8 d, a method for producing the transistor according to this exemplary embodiment is now intended explained.

909837/0923909837/0923

Nach Fig, 8 a wird der erste Siliziumoxydfilm 24 mit einer Dicke von ungefähr 5QOO X auf der Hauptoberfläche des N-Typ-Siliziumgrundkörpers 21 erzeugt, und dann wird Bor selektiv in die Hauptoberfläche eindiffundiert, wodurch P-Typ-Zonen 22 und 23 gebildet werden. Anschließend wird Aluminium aufgedampft, so daß je eine Quelle-, Ablauf-, Gatter- und Grundkörperelektrode 26 bzw» 27 bzw. 28 bzw» 31 gebildet werden, die sich über dem Film 24 erstrecken.According to Fig. 8 a, the first silicon oxide film 24 is with a thickness of about 5,000 X on the major surface of the N-type silicon base body 21, and then boron is selectively diffused into the main surface, thereby P-type regions 22 and 23 are formed. Then aluminum is vapor-deposited so that a source, drain, Gate and base body electrodes 26 or »27 or 28 or» 31 extending over the film 24 are formed.

Anschließend wird, wie Fig. 8 b zeigt, ein zweiter Isolierfilm 29, der im wesentlichen aus Siliziumoxyd besteht, in einer Dicke von 0,5 bis 1,0 AX auf dem ersten Film 24 durch thermische Zersetzung von Silan, wie im vorausgegangenen Beispiel 1, niedergeschlagen.Then, as shown in FIG. 8 b, a second insulating film 29, which consists essentially of silicon oxide, in a thickness of 0.5 to 1.0 AX on the first film 24 by thermal decomposition of silane, as in the previous example 1 , dejected.

Dann werden nach einem vorbestimmten Muster mittels der üblichen Fotoätztechnik Löcher in dem zweiten Isolierfilm 29 erzeugt, so daß die Metallelektroden 26, 27, 28 und 31 teilweise dadurch freigelegt werden. Anschließend wird Aluminium auf die freigelegten Teile und den zweiten Film aufgedampft, wodurch eine Metallschicht 40 gebildet wird, wie Fig. 8 c zeigt.Then, holes are made in the second insulating film according to a predetermined pattern by the usual photo-etching technique 29 generated so that the metal electrodes 26, 27, 28 and 31 are partially exposed thereby. Then aluminum becomes evaporated onto the exposed parts and the second film, thereby forming a metal layer 40, such as Fig. 8 shows c.

Überflüssige Teile der Metallschicht 40 werden dann auch unter Anwendung der üblichen Fotoätztechnik entfernt, so daß Metalle-lektroden 30, 34, 35 und $6 erzeugt werden, die voneinander getrennt sind. Dadurch wird die Halbleitervorrichtung entsprechend diesem Ausführungsbeispiel erhalten.Unnecessary parts of the metal layer 40 are then also removed using the usual photo-etching technique, so that metal electrodes 30, 34, 35 and $ 6 are produced which are separated from one another. Thereby, the semiconductor device according to this embodiment is obtained.

Bei diesem Herstellverfahren ist festzustellen, daß der Schritt der elektrischen Verbindung der .Metallelektrode oder -Schicht 30 mit dem Grundkörper 21 im Vergleich mit der im Zusammenhang mit den Fig. 4 a bis 4 d beschriebenen Methode sehr leicht ausführbar ist»In this manufacturing process it should be noted that the Step of electrically connecting the metal electrode or layer 30 to the base body 21 in comparison with the method described in connection with FIGS. 4 a to 4 d can be carried out very easily »

909837/0923909837/0923

Beispiel 3Example 3

Anhand der Fig. 9 bis 11 soll nun eine integrierte Halbleiterschaltungsvorrichtung beschrieben werden, bei der die Erfindung Anwendung findet,A semiconductor integrated circuit device will now be described with reference to Figs to which the invention is applied,

Fig. 9 zeigt eine 1-Bit-Schaltung, die einen äehieberregisterkreis darstellt, wobei gängige Feldeffekttransistoren des Isoliergattertyps verwendet werden. Um ein besseres Verständnis zu ermöglichen, ist in den Fig. 10 und 11 der Schaltungsteil mit den Transistoren Tp, /f.. und T-dargestellt, die von der gestrichelten Linie der 1-Bit-Schaltung eingeschlossen werden, welche die Transistoren T1 bis Tg umfaßt, die in einem einzigen Halbleitergrundkörper gemäß vorliegender Erfindung erzeugt sind.Fig. 9 shows a 1-bit circuit representing a relay register circuit using common field effect transistors of the isolating gate type. In order to enable a better understanding, the circuit part with the transistors T p , / f .. and T- is shown in FIGS. 10 and 11, which are enclosed by the dashed line of the 1-bit circuit which the transistors T 1 to Tg, which are produced in a single semiconductor base body according to the present invention.

In den Fig. 9 bis 11 stellt die Bezugsziffer 41 einen N-Typ-Siliziumgrundkörper dar, die Bezugsziffern 42 bis bezeichnen P-Typ-Diffusionszonen, die Bezugsziffern 48 bis 53 PN-Übergänge, die zwischen diesen Zonen und dem Grundkörper erzeugt sind, die Bezugsziffer 54 bezeichnet einen ersten Isolierfilm, der im wesentlichen aus Siliziuinoxyd besteht, und die Bezugsziffern 55 Ms 61 bezeichnen erste Metallelektroden, die sich unter Bildung der Transistoren T2I Tr und T^ über dem ersten Isolierfilm 54 erstrecken. Die Bezugsziffer 62 bezeichnet einen zweiten Isolierfilm, der z. B. im wesentlichen aus Siliziumoxyd besteht und auf dem ersten Film angeordnet ist, und die Bezugsziffern $3 bis 66 bezeichnen zweite Metall elektroden, die mit den Me«· tallelektroden $6, 58, 61 und 55 über in dem zweiten FiIm erzeugte Löcher verbunden sind» Dabei ist festzustellen, daß die Metallelektrode oder -Schicht 66 in der Weise vorgesehen ist, daß sie die gesamte Oberfläche der Diffusions-» zonen 42 bis 47 und ihre Umgebung bedeckt und daß sie elek« triseh mit der diffundierten Quellezpne 4g und dep Grund'-·In FIGS. 9 to 11, the reference number 41 represents an N-type silicon base body, the reference numbers 42 to denote P-type diffusion zones, and the reference numbers 48 to 53 represent PN junctions which are produced between these zones and the base body Reference numeral 54 denotes a first insulating film composed essentially of silicon oxide, and reference numerals 55 Ms 61 denote first metal electrodes which extend over the first insulating film 54 to form transistors T 2 I Tr and T 1. Reference numeral 62 denotes a second insulating film formed e.g. B. consists essentially of silicon oxide and is arranged on the first film, and the reference numerals $ 3 to 66 denote second metal electrodes, which are connected to the metal electrodes $ 6, 58, 61 and 55 via holes made in the second film. It should be noted that the metal electrode or layer 66 is provided in such a way that it covers the entire surface of the diffusion zones 42 to 47 and their surroundings and that it is electrically connected to the diffused source cells 4g and the base. ·

909837/0923909837/0923

körper 4i über die Metallelektrode 55 verbunden ist. Die Quellezone 46 des Transistors T- ist elektrisch mit der Metallschicht 66 über die Metallelektrode 60 und auch mit dem Grundkörper und der Zone 42 über die Metallelektrode 55 "verbunden. Im vorliegenden Beispiel kann die Metallschicht 66 auch für die Verbindung unter den Schaltungselementen verwendet werden.body 4i is connected via the metal electrode 55. The source zone 46 of the transistor T- is electrically connected to the metal layer 66 via the metal electrode 60 and also to the base body and the zone 42 via the metal electrode 55 ″. In the present example, the metal layer 66 can also be used for the connection under the circuit elements.

Beispiel 4Example 4

Anhand der Fig. 12 bis 17 soll nun ein Beispiel beschrieben werden, in dem die Erfindung auf einen Planartyp-Bipolartransistor angewendet wird. Um eine bessere Verständlichmachung des Transistors gemäß der Erfindung, der in den Fig. 15» 16 und 17 dargestellt ist, zu ermöglichen, sind in den Fig. 12, 13 und 14 eine Aufsicht und Schnittdarstellungen der Halbleitervorrichtung vor dem Verfahrensschritt der Anbringung eines zweiten Isolierfilms 84 und von zweiten Metallelektroden 85, 86 und 87 darauf dargestellt. In diesen Figuren sind gleiche Teile mit gleichen Bezugsziffern bezeichnet.An example will now be described with reference to FIGS. 12 to 17 in which the invention is applied to a planar-type bipolar transistor is applied. In order to better understand the transistor according to the invention, the is shown in Figs. 15 »16 and 17 to enable 12, 13 and 14 are a plan view and sectional views of the semiconductor device prior to the process of attaching a second insulating film 84 and represented by second metal electrodes 85, 86 and 87 thereon. In these figures, the same parts are denoted by the same reference numerals.

Wie in Fig. 12, 13 und i4 gezeigt, wird eine diffundierte P-Typ-Basiszone 72 in der Hauptoberfläche eines monokristallinen Siliziumgrundkörpers 71 des N-Typs erzeugt, und eine Mehrzahl von diffundierten Emitterzonen 73» 7^ und 75 des N-Typs λ\erden in der Basiszone erzeugt. Auf der Hauptoberfläche des Grundkörpers wird ein erster Isolierfilm 79 angebracht, der z. B. hauptsächlich aus Siliziumoxyd besteht, und Basis- und Emittermetallelektroden werden in einer kammartigen Anordnung gebildet. Jede dieser Elektroden umfaßt einen Bandteil, der sich über den ersten Film hin erstreckt, Gemäß der Erfindung wird auf dem sich so ergebenden Halbleiterelement ein zweiter Isolierfilm 84 ange-As shown in Figs. 12, 13 and i4, a diffused P-type base zone 72 in the main surface of a monocrystalline Generated silicon base body 71 of the N-type, and a plurality of diffused emitter zones 73 »7 ^ and 75 of the N-type λ \ earth is generated in the base zone. On the Main surface of the base body, a first insulating film 79 is applied, the z. B. mainly made of silicon oxide and base and emitter metal electrodes are formed in a comb-like arrangement. Any of these electrodes comprises a tape portion extending across the first film. In accordance with the invention, upon the resultant Semiconductor element a second insulating film 84 is attached.

909837/0923909837/0923

bracht, der ζ. B. aus Siliziumoxyd, Aluminiumoxyd oder Siliziumnitrid bestehen kann, wie die Fig. 15* 16 und 17 zeigen, und eine Mehrzahl von Löchern wird unter Anwendung der üblichen Fotoätztechnik im zweiten Film erzeugt, so daß die Metallelektroden 80, 81 und 82 durch die Löcher hindurch freigelegt werden. Nachher wird Metall, wie z. B. Al, Gr, Mo, Ti oder Au aufgedampft, und außerdem werden dann zweite Metallelektroden in einem gewünschten Muster unter Anwendung der üblichen Fotoätztechnik gebildet. Bei dem so gemäß der Erfindung hergestellten Transistor werden die Metallelektroden 85 und 86 mit der Basis- bzw. der Emitterelektrode 80 bzw» 81 verbunden, und die Metallelektrode 87 wird elektrisch über die Metallelektrode 82 mit dem Grundkörper 71 verbunden. In diesem Beispiel ist festzustellen,·daß die Metallelektrode 87 in der Weise vorgesehen wird, daß sie die Emitter- und die Basiszone und die Grundkörperoberfläche in der Umgebung dieser Zonen bedeckt. Die Breite W der Metallelektrode oder -Schicht 87, die sich jenseits des Endteils des Basisüberganges 76 erstreckt, wird mindestens 5 /U, vorzugsweise 10 ai oder größer bemessen.brings, the ζ. B. of silicon oxide, aluminum oxide or silicon nitride, as shown in FIGS. 15 * 16 and 17, and a plurality of holes is produced using the usual photo-etching technique in the second film, so that the metal electrodes 80, 81 and 82 through the holes are exposed therethrough. Afterwards, metal, such as B. Al, Gr, Mo, Ti or Au, and then second metal electrodes are then formed in a desired pattern using the usual photo-etching technique. In the transistor thus produced according to the invention, the metal electrodes 85 and 86 are connected to the base and emitter electrodes 80 and 81, respectively, and the metal electrode 87 is electrically connected to the base body 71 via the metal electrode 82. In this example it should be noted that the metal electrode 87 is provided in such a way that it covers the emitter and base zones and the base body surface in the vicinity of these zones. The width W of the metal electrode or layer 87 extending beyond the end portion of the base junction 76 is at least 5 / U, preferably 10 ai or greater.

Außerdem kann in diesem Beispiel die Metallelektrode 87 auch als Anschlußelektrode für die Kollektorzone 83 verwendet werden. Schließlich ist es, um die Eigenschaften des 0hm1sehen Kontakts zwischen der Metallelektrode 82 und dem Grundkörper 81 zu verbessern, auch noch wünschenswert, daß eine hochdotierte Diffusionszone 78 des N-Typs in der Hauptoberfläche des Grundkörpers unter der Elektrode 82 erzeugt wird. Eine solche Zone 78 kann durch Eindiffundieren einer Verunreinigung in den Grundkörper gleichzeitig mit der Er- . zeugung der Emitterzonen 73» 7^ und 75 gebildet werden.In addition, the metal electrode 87 can also be used as a connection electrode for the collector zone 83 in this example. Finally, in order to improve the properties of the Ohm 1 contact between the metal electrode 82 and the base body 81, it is also desirable for a highly doped diffusion zone 78 of the N-type to be produced in the main surface of the base body below the electrode 82. Such a zone 78 can by diffusing an impurity into the base body at the same time with the er. generation of the emitter zones 73 »7 ^ and 75 are formed.

Beim bipolaren Planartyptransistor gemäß der Erfindung, · der in den Fig. 15 bis 17 gezeigt ist, wird der zweite Isolierfilm 84 auf den streifenartigen Emitter- und Basiselek- In the planar type bipolar transistor according to the invention, 15 to 17, the second insulating film 84 is formed on the strip-like emitter and base elec-

909837/0923909837/0923

troden so vorgesehen, daß es nicht nur möglich ist» einen Kurzschluß zwischen den verschiedenen Streifen, sondern auch eine Beeinflussung der Grundkörperoberfläche durch die äußere Atmosphäre aufgrund der Tatsache zu verhindern, daß der Basisübergang 76 wnd der Emitterübergang 77 völlig mit der Metallelektrode oder -Schicht 87 bedeckt sind, wie schon im Zusammenhang mit Beispiel 1 beschrieben wurde» Insbesondere wenn Feuchtigkeit oder Verunreinigungsionen, wie z* B» Wasserstoffionen» Sauerstoffionen oder Natriumionen an der Oberfläche einer solchen Halbleitervorrichtung haften» ist es möglich zu verhindern, daß die HaIblaitergrundkörperoberflache, vor allem die Bndteile der PN-Übergänge ungünstig durch solche Feuchtigkeit oder Verunrein igung si on en beeinträchtigt werden» und zwar mittels der Metallelektrode 87» die auf einem bestimmten Potential gegenüber dem Grundkörper 71 gehalten wird*Troden designed in such a way that it is not only possible to do one Short circuit between the different strips but rather also to prevent the outer atmosphere from influencing the body surface due to the fact that the base junction 76 is the emitter junction 77 completely covered with the metal electrode or layer 87, such as has already been described in connection with example 1 » Especially when there is moisture or contaminant ions, such as »hydrogen ions» oxygen ions or sodium ions adhere to the surface of such a semiconductor device, it is possible to prevent the semiconductor base body surface from Especially the parts of the PN junctions are unfavorable due to such moisture or contamination This is because the metal electrode 87 is at a certain potential is held in relation to the base body 71 *

Beispiel 5Example 5

Ein fünftes Ausführungsbeispiel der Erfindung soll nun unter Hinweis auf die Fig. 21 bi.s 23 beschrieben werden« Die Fig. 18 bis 20 sind eine Aufsicht und zwei Querschnitte zur Darstellung einer Halbleitervorrichtung während d©a Herstellungsverfahrens, die nützlich sind» um ein besseres Verständnis der Halbleitervorrichtung gemäß der Erfindung zu ermöglichen. Eine Mehrzahl von bipolaren Planartyp-Transistoren ist gemäß Fig. 18 bis 20 in einer einzigen Halbleiterwaffel erzeugt, worin eine Ji-Typ-Basiszone. 92 in der Hauptoberfläche eines P-Typ-Siiiziumgrundkörp«r9 91 nach einer Verunreinigungsdxffusionsmethode, eine Emitterzone 93 in der Basiszone ebenfalls nach der gleichen Methode und eine Emitter- sowie eine Basismetallelektrode 101 bzw. 102 über in einem ersten im wesentlichen aus Siliziumoxyd bestehenden Isolierfilm 99 erzeugte köcher aus-A fifth embodiment of the invention will now be described with reference to Figs. 21 to 23, "Figs. 18 to 20 are a plan view and two cross sections for showing a semiconductor device during the manufacturing process, which are useful" for a better one To enable understanding of the semiconductor device according to the invention. A plurality of planar-type bipolar transistors are formed in a single semiconductor wafer, as shown in FIGS. 18 to 20, wherein a Ji-type base region. 92 in the main surface of a P-type silicon base body 91 according to an impurity diffusion method, an emitter zone 93 in the base zone also according to the same method and an emitter and a base metal electrode 101 and 102 over a first insulating film 99 consisting essentially of silicon oxide Quivers produced from

909837/0923909837/0923

gebildet sind« In diesen Figuren ist festzustellen, daß eine Metallelektrode 103 aus Aluminium in Verbindung mit dem Grundkörper in einer riffel- oder gitterartigen Farm unter Umgeben jedes Transistors vorgesehen ist« Weiter wird ein zweiter Isolierfilm IQk auf der Oberfläche dieser Waffel erzeugt, wie die Fig« 21 bis 33 geigen» und dann werden Löcher in dem zweiten Film mittels der üblichen Fotoätztechnik angebracht so daß die ersten Metallelektroden 101, 102 und 103 dupch diese teilweise freigelegt werden, Anschließend wird eine Metallschicht auf den freigelegten Teilen und dem zweiten Film mittels eimer Vakuuroniedersehlagsmethode vorges.ehent und danach werden zweite Metallelektroden in einem vorbestimmten Muster mittels der üblichen Fotoätztechnik aufgebracht. Wie die Fi *« guren zeigen» sind die Metalle!ektroden 105 und 106 mit der Emitter- und der Basiszone 93 bzw* 92 über die ersten Metallelektroden 101 bzw# 102 verbunden, und die Metallelektrode 107 ist mit dem GrundkUrpar 91 Über die erste Metallelektrode 103 verbunden« Schließlich wird die Faf*· fei längs Ritzlinien P-P1, Q-Q!» R-R1 und S-S* geritzt,.so daß die einzelnen Transistoren voneinander getrennt werden· Bei den so gemäß der Erfindung erhaltenen Transisto*· ren ist festzustellen, daß die Metalisehieht 10? auf Äem zweiten Isolierfilm io^ derart vorgesehen ist» daß sie die Arbeits« oder aktive Zone, ngmüph die gesamte Oberfläche der Basis- und der Broittepzone und ihre Umgebung bedeckt und mit der Metallelektrode 103 verbunden ist, die äie. Ba« sis-, und die Emitterzone umgibtt so. daß sie elektrisch mit dem CrrundkUrper £1 verbunden ist« Der herkömmliche PNP^ Transistor mit keiner Metallssqhieht tO^ darauf hat Nach» teile, wie Anwachsen des Koilektorleokstromes» Ourohteuch dea Basis^Kollektorübergange^, merkliche Verschlechte,rung der Eigenaehaften infolge des Einflusses der äußeren Atmo?« aphäre usw. aufgrund der Tatsachef daß eine Inversions«r schicht in dem Teil der Grundkörperoberfläehe induziert :r_- are formed "In these figures, it should be noted that a metal electrode 103 is provided made of aluminum in combination with the basic body in a ripple-like or lattice-like farm under surround each transistor" Further, a second insulating film IQC is generated on the surface of the wafer as shown in Figures «21 to 33 violin» and then holes are made in the second film using the usual photo-etching technique so that the first metal electrodes 101, 102 and 103 are partially exposed. A metal layer is then applied to the exposed parts and the second film using a vacuum deposition method vorges.ehen t and then second metal electrodes are applied in a predetermined pattern by means of the usual photo-etching technique. As the figures show, the metal electrodes 105 and 106 are connected to the emitter and base zones 93 and 92 via the first metal electrodes 101 and 102, respectively, and the metal electrode 107 is connected to the base body 91 via the first metal electrode 103 connected «Finally the Faf * · fei along the scoring lines PP 1 , QQ ! "RR 1 and SS * scratched, so that the individual transistors are separated from one another. With the transistors obtained in accordance with the invention, it can be seen that the metal layer 10?" The second insulating film is provided on the second insulating film such that it covers the working or active zone, covering the entire surface of the base and broittep zones and their surroundings, and is connected to the metal electrode 103 which is the same. Ba "sis, and the emitter zone surrounds t like that. that it is electrically connected to the round body. "The conventional PNP transistor with no metal layer on it has disadvantages, such as an increase in the coil leakage current," our touch of the base, collector transitions, noticeable deterioration in properties as a result of the influence of the external ? atmo "aphäre etc. due to the fact that for an inversion" r layer induced in the part of Grundkörperoberfläehe: r _-

309037/0923309037/0923

wird, der unmittelbar unter einem Isolierfilm, wie z. B.
Siliziumoxydfilm liegt, der auf einer P-Typ-Siliziumgrundkörperoberfläche vorgesehen ist, weil dieser Isolierfilm anwesend ist. In diesem Ausführungsbeispiel der Erfindung wird dagegen verhindert, daß ein solcher induzierter Inversionsfilm freigelegt wird, weil die Umfangszone der
Halbleiteroberfläche durch die Metallelektrode 103 in einer ringartigen Form umgeben ist. So werden bei bipolaren PNP-Transistoren, die in den Fig. 21 bis 23 gezeigt sind, der Kollektorleckstrom und die Basis-Kollektor-Übergangseigenschaften verbessert, und der nachteilige Einfluß der äußeren Atmosphäre ist wirkungsvoller beseitigt.
is placed immediately under an insulating film, such as. B.
Silicon oxide film is provided on a P-type silicon base body surface because this insulating film is present. In this embodiment of the invention, however, such an induced inversion film is prevented from being exposed because the peripheral region of the
Semiconductor surface is surrounded by the metal electrode 103 in a ring-like shape. Thus, in PNP bipolar transistors shown in Figs. 21 to 23, the collector leakage current and the base-collector junction characteristics are improved, and the adverse influence of the external atmosphere is eliminated more effectively.

Beispiel 6Example 6

Unter Hinweis auf die Fig. 24 und 25 soll nun ein Beispiel beschrieben werden, in dem die Erfindung auf eine
Halbleitervorrichtung des sogenannten Formtyps angewendet vird, wobei ein Halbleiterelement in Kunstharz oder Kunststoff eingebettet ist.
Referring to Figs. 24 and 25, an example will now be described in which the invention is applied to a
Semiconductor device of the so-called molded type in which a semiconductor element is embedded in synthetic resin or plastic is used.

Fig. 2k zeigt zum besseren Verständnis nur den Hauptteil einer solchen Vorrichtung. Fig. 25 ist eine Aufsicht auf eine solche Halbleitervorrichtung, wobei Kunstharz oder ein plastischer Kunststoff, die das Halbleiterelement umgeben, in dem Element erzeugte Halbleiterzonen erste Metallelektroden usw. zwecks besseren Verständnisses ausgelassen sind. Eine Metallschicht 129 ist auf einem zweiten IsolierfiJtn 128 in der Art vorgesehen, daß sie die Oberflächen der diffundierten Zonen 112, 113, H^ und 115 und ihre Umgebung bedeckt und elektrisch mit der Grundkörperoberfläche 131 verbunden ist. Die Bezugsziffern 133 und bezeichnen äußere Elektrodenaiischlußdrähte, die mit zweiten Metallelektroden 130 bzw. 132 verbunden sind. Die dif-For a better understanding, FIG. 2k only shows the main part of such a device. Fig. 25 is a plan view of such a semiconductor device, wherein synthetic resin or plastic resin surrounding the semiconductor element, semiconductor regions formed in the element, first metal electrodes, etc. are omitted for better understanding. A metal layer 129 is provided on a second insulating film 128 in such a way that it covers the surfaces of the diffused zones 112, 113, and 115 and their surroundings and is electrically connected to the base body surface 131. Reference numerals 133 and denote external electrode connection wires connected to second metal electrodes 130 and 132, respectively. The dif-

909837/0923909837/0923

fundierten Zonen 112 und 113 stellen die Quelle- und Ablaufzone eines ersten Feldeffekttransistors des Isoliergattertyps und die diffundierten Zonen 114 und 115 die Quelle- und Ablaufzone eines zweiten Transistors dar. In Fig. 25 bezeichnen die Bezugsziffern 134, I36, I38, 14O, 142, i44, 146, 148, 150 und 152 zweite Metallelektroden ähnlich, denen, die mit 13O und 132- bezeichnet sind, auf dem zweiten Isolierfilm. Bei solchen Kunstharz- oder Kunststoff-Formtyphalbleitervorrichtungen wird auch verhindert, daß die Grundkörperoberfläche, in welcher die diffundierten Zonen gebildet sind, durch Feuchtigkeit oder Verunreinigungsionen beeinträchtigt wird, die am Kunstharz oder Kunststoff 135 haften oder dort eindringen, indem die Metallelektrode oder -Schicht 129 vorgesehen ist. So lassen sich die Verläßlichkeit und elektrischen Eigenschaften der erhaltenen Halbleitervorrichtung im Vergleich mit denen der herkömmlichen Kunstharz- oder Kunstsfeff-Formtyphalbleitervorrichtungen erheblich verbessern. Well-established zones 112 and 113 represent the source and drain zone of a first field effect transistor of the insulating gate type and the diffused zones 114 and 115 represent the source and drain zone of a second transistor. In FIG. 25, reference numerals 134, I36, I38, 140, 142, i44, 146, 148, 150 and 152 second metal electrodes similar to those labeled 130 and 132- on the second insulating film. In such resin or plastic molded type semiconductor devices, the base body surface in which the diffused regions are formed is also prevented from being affected by moisture or impurity ions adhering to or penetrating the resin or plastic 135 by providing the metal electrode or layer 129 is. Thus, the reliability and electrical properties of the obtained semiconductor device can be greatly improved as compared with those of the conventional resin or synthetic resin molded type semiconductor devices.

Obwohl die Erfindung im einzelnen unter Hinweis auf bevorzugte Ausführungsbeispiele beschrieben wurde, versteht es sich von selbst, daß die Erfindung nicht auf solche besonderen Ausführungsbeispiele beschränkt ist und verschiedene Abwandlungen vorgenommen werden können, die sich für Fachleute ohne weiteres ergeben.Although the invention has been described in detail with reference to preferred exemplary embodiments, it should be understood it goes without saying that the invention is not limited to such special exemplary embodiments and various modifications can be made which will readily occur to those skilled in the art.

909837/0923909837/0923

Claims (2)

Pat ent an s prüchePatent claims 1. Halbleitervorrichtung, gekennzeichnet durch einen Halbleitergrundkörper (ζ. B. 1) mit einer Hauptoberfläche, einer auf der Hauptoberfläche angebrachten ersten Halbleiterzone (z. B. 2) eines ersten Leitfähigkeitstyps und einer unter der ersten Zone liegenden und diese umgebenden zweiten Halbleiterzone (z. B. i) eines zweiten Leitfähigkeitstyps, wobei sich ein PN-Übergang (z. B. 12) zwischen beiden Zonen bis zur Hauptoberfläche erstreckt,1. Semiconductor device, featured by a semiconductor base body (ζ. B. 1) with one main surface, one attached to the main surface first semiconductor zone (z. B. 2) of a first conductivity type and one lying below the first zone and this surrounding second semiconductor zone (e.g. i) of a second conductivity type, with a PN junction (e.g. 12) extends between the two zones up to the main surface, einen ersten, die Hauptoberfläche des Grundkörpers bedeckenden und über den Übergang hinwegreichendai Isolierfilm (z. B. 4, 5),a first insulating film covering the main surface of the base body and extending beyond the transition (e.g. 4, 5), einen an der Oberfläche der ersten Zone haftenden Metallkontakt (z. B. 6),a metal contact adhering to the surface of the first zone (e.g. 6), einen am ersten Film haftenden Metallstreifen, der mit dem Metallkontakt elektrisch verbunden ist und sich von dort über dem Film über den Übergang hinweg erstreckt,a metal strip adhered to the first film, electrically connected to the metal contact and separated from it there extends over the film over the transition, einen zweiten, auf dem ersten Film gebildeten und wenigstens die gesamte Fläche der ersten Zone und ihre Umgebung bedeckenden Isolierfilm (z. B. °-)>a second formed on the first film and at least the entire area of the first zone and its surroundings covering insulating film (e.g. ° -)> eine am zweiten Film haftende Metallschicht (z. B. 10), die wenigstens die gesamte Oberfläche der ersten Zone und ihre Umgebung bedeckt,a metal layer (e.g. 10) adhered to the second film covering at least the entire surface of the first zone and covers their surroundings, und ein Element zum elektrischen Verbinden der Metallschicht mit dem Grundkörper.and an element for electrically connecting the metal layer to the base body. 2. Feldeffekthalbleitervorrichtung, gekennzeichnet durch einen Halbleitergrundkörper (i) eines ersten Leitfähigkeitstyps mit einer Hauptoberfläche,2. Field effect semiconductor device, characterized by a semiconductor base body (i) of a first conductivity type with a main surface, 909837/0923909837/0923 ein Paar Quelle- und Ablaufzonen (2, 3) eines zweiten, dem in der Hauptoberfläche entgegengesetzten Leitfähigkeitstyps, a pair of source and drainage zones (2, 3) of a second, the conductivity type opposite in the main surface, einen ersten, die Hauptoberfläche bedeckenden Isolierfilma first insulating film covering the main surface eine auf dem ersten Film erzeugte und einen Teil der Hauptoberfläche zwischen der Quelle- und der Ablaufzone bedekkende Gatterelektrode (8),one created on the first film and part of the major surface gate electrode (8) covering between the source and drainage zones, eine Quelle- und eine Ablaufelektrode (6 bzw. 7)> die durch im ersten Film erzeugte Löcher mit der Quelle- bzw» Ablauf-" zone (2 bzw. 3) verbunden sind,a source and a drain electrode (6 and 7, respectively)> the holes created in the first film with the source or "drainage" zone (2 or 3) are connected, einen zweiten, auf dem ersten Film angebrachten und wenigstens die gesamte Oberfläche der Quelle- und der Ablaufzone und ihre Umgebung bedeckenden Isolierfilm (9)»a second attached to the first film and at least the entire surface of the source and drainage zones and the surrounding insulating film (9) » eine auf dem zweiten Film angebrachte und wenigstens die gesamte Oberfläche der Quelle- und der Ablaufzone und ihre Umgebung bedeckende Metallschicht (10),one attached to the second film and at least the entire surface of the source and drainage zones and theirs Surrounding metal layer (10), und ein Element zum elektrischen Verbinden der Metallschicht mit dem Grundkörper.and an element for electrically connecting the metal layer to the base body. 3· Halbleitervorrichtung, gekennzeichnet durch einen Halbleitergrundkörper (71) mit einer Hauptoberfläche und einer sich bis zu dieser erstreckenden ersten Halbleiterzone eines ersten Leitfähigkeitstyps (z. B. N),3 · Semiconductor device characterized by a Semiconductor base body (71) with a main surface and a first semiconductor zone of a first conductivity type (e.g. N) extending up to this, eine zweite, in der Hauptoberfläche erzeugte und mit der ersten Zone einen ersten, sich bis zur Oberfläche erstrekkenden und eine erste Umfassung der zweiten Zone darstellenden PN-Übergang (76) bildende Halbleiterzone (72) eines zweiten, dem ersten entgegengesetzten Leitfähigkeitstyps (z. B. P),a second, generated in the main surface and with the first zone a first, extending to the surface and a semiconductor zone (72) forming a first perimeter of the second zone forming a PN junction (76) second conductivity type opposite to the first (e.g. P), 909837/0923909837/0923 eine dritte, in der Hauptoberflache und in der zweiten Zone erzeugte und mit der zweiten Zone einen zweiten, sich bis zur Hauptoberfläche erstreckenden und eine zweite Umfassung der dritten Zone in der ersten Zone darstellenden Übergang (77) bildende Halbleiterzone (73, 74, 75) des ersten Leitfähigkeitstyps,a third, in the main surface and in the second Zone created and with the second zone a second, extending to the main surface and a second enclosure the transition (77) forming the third zone in the first zone forming the semiconductor zone (73, 74, 75) of the first conductivity type, einen ersten, die Hauptoberfläche des Grundkörpers bedekkenden Isolierfilm (79),a first insulating film (79) covering the main surface of the base body, eine erste, mit der Oberfläche der ersten und der zweiten Zone verbundene und sich über den ersten Isolierfilm erstreckende 'Metallelektrode (81),a first connected to the surface of the first and second zones and extending over the first insulating film '' Metal electrode (81), einen zweiten, auf dem ersten Isolierfilm angebrachten und die gesamte Oberfläche der ersten und der zweiten Zone sowie ihre Umgebung bedeckenden Isolierfilm (84),a second provided on the first insulating film and the entire surface of the first and second zones as well insulating film covering their surroundings (84), eine zweite, auf dem zweiten Film angebrachte und die gesamte Oberfläche der ersten und der zweiten Zone sowie ihre Umgebung bedeckende Metallelektrode (87)»a second attached to the second film and the entire surface of the first and second zones and theirs Metal electrode covering the area (87) » und ein Element (82) zum elektrischen Verbinden der zweiten Metallelektrode mit dem Grundkörper.and a member (82) for electrically connecting the second metal electrode to the base body. 909837/0923909837/0923
DE19691903342 1968-01-24 1969-01-23 SEMI-CONDUCTOR DEVICE Pending DE1903342B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP376268 1968-01-24
JP663568U JPS4620485Y1 (en) 1968-02-02 1968-02-02

Publications (2)

Publication Number Publication Date
DE1903342A1 true DE1903342A1 (en) 1969-09-11
DE1903342B2 DE1903342B2 (en) 1971-05-13

Family

ID=26337401

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691903342 Pending DE1903342B2 (en) 1968-01-24 1969-01-23 SEMI-CONDUCTOR DEVICE

Country Status (4)

Country Link
DE (1) DE1903342B2 (en)
FR (1) FR2000657A1 (en)
GB (1) GB1202515A (en)
NL (1) NL6901059A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2406807A1 (en) * 1973-02-21 1974-08-22 Rca Corp INTEGRATED SEMI-CONDUCTOR CIRCUIT
DE3208021A1 (en) * 1981-04-24 1982-11-11 Hitachi, Ltd., Tokyo INTEGRATED SEMICONDUCTOR CIRCUIT
US4628343A (en) * 1982-11-08 1986-12-09 Nec Corporation Semiconductor integrated circuit device free from mutual interference between circuit blocks formed therein
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate
US5840599A (en) * 1989-06-30 1998-11-24 Texas Instruments Incorporated Process of packaging an integrated circuit with a conductive material between a lead frame and the face of the circuit

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS511396B1 (en) * 1970-09-07 1976-01-16
US3767981A (en) * 1971-06-04 1973-10-23 Signetics Corp High voltage planar diode structure and method
DE2503864C3 (en) * 1975-01-30 1981-09-24 Siemens AG, 1000 Berlin und 8000 München Semiconductor component

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1419107A (en) * 1964-02-04 1965-11-26 Fairchild Camera Instr Co Equipotential adjustment of the surface characteristics of a semiconductor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2406807A1 (en) * 1973-02-21 1974-08-22 Rca Corp INTEGRATED SEMI-CONDUCTOR CIRCUIT
DE3208021A1 (en) * 1981-04-24 1982-11-11 Hitachi, Ltd., Tokyo INTEGRATED SEMICONDUCTOR CIRCUIT
US4628343A (en) * 1982-11-08 1986-12-09 Nec Corporation Semiconductor integrated circuit device free from mutual interference between circuit blocks formed therein
US5840599A (en) * 1989-06-30 1998-11-24 Texas Instruments Incorporated Process of packaging an integrated circuit with a conductive material between a lead frame and the face of the circuit
US5700715A (en) * 1994-06-14 1997-12-23 Lsi Logic Corporation Process for mounting a semiconductor device to a circuit substrate

Also Published As

Publication number Publication date
GB1202515A (en) 1970-08-19
FR2000657A1 (en) 1969-09-12
DE1903342B2 (en) 1971-05-13
NL6901059A (en) 1969-07-28

Similar Documents

Publication Publication Date Title
EP0049392B1 (en) Method of making a two-transistor monolithic integrated memory cell using mos technology
DE3150222C2 (en) Method of manufacturing a semiconductor device
DE2745857C2 (en)
DE3012363C2 (en) Process for forming the channel regions and the wells of semiconductor components
DE2242026A1 (en) MIS FIELD EFFECT TRANSISTOR
DE2719314A1 (en) INSULATING FIELD EFFECT TRANSISTOR
DE1764056B1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE19919955A1 (en) Semiconductor component with high voltage strength
EP0239652A1 (en) Method of producing a monolithic integrated circuit with at least one bipolar planar transistor
DE3901369A1 (en) METHOD FOR PRODUCING A DOUBLE-DIFFUSED METAL-OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR DEVICE AND APPARATUS MANUFACTURED BY THIS METHOD
EP0071665B1 (en) Method of producing a monolithic integrated solid-state circuit with at a least one bipolar planar transistor
DE4013643A1 (en) BIPOLAR TRANSISTOR WITH INSULATED CONTROL ELECTRODE AND METHOD FOR THE PRODUCTION THEREOF
DE2605830A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR COMPONENTS
DE1965799C3 (en) Method for manufacturing a semiconductor component
DE2807138A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
DE2160462C2 (en) Semiconductor device and method for its manufacture
DE2262943A1 (en) METHODS TO PREVENT ADVERSE INVERSION
DE1903342A1 (en) Semiconductor device
DE2752335C3 (en) Method of manufacturing a junction field effect transistor with a vertical channel
DE2316095A1 (en) METHOD FOR MANUFACTURING INTEGRATED CIRCUITS WITH COMPLEMENTARY CHANNEL FIELD EFFECT TRANSISTORS
EP0062883B1 (en) Method of manufacturing an integrated planar bipolar transistor
EP0028786B1 (en) Ion implantations method
DE1949523C3 (en) Semiconductor component with an insulated gate field effect transistor
EP0103653B1 (en) Method of making a monolithic integrated circuit with at least one bipolar planar transistor
DE2320420A1 (en) METHOD FOR PRODUCING A CONDUCTIVE CONNECTION PATTERN ON SEMI-CONDUCTOR CIRCUITS AND ARRANGEMENTS PRODUCED BY THE METHOD

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971