DE1931524A1 - Datenspeichersystem - Google Patents

Description

- φα Ί/iror

Patent-Verwaltungs-GmbH 6000 ^ankfurt, Theodor-Stern-Kai 1

% s? *)IY Ulm (Donau), 11. Juni 1969

J / >> / PT-UL/Fg/mJ - ÜL 69/82

"Datenspeichersystem"

Die Erfindung betrifft ein Datenspeichersystem, bei dem eine sehr große Anzahl von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß Wörter mit jeweils vorgegebener Bitzahl gespeichert werden, wobei aufgrund des Herstellungsprozesses der Speicherelemente ein Teil derselben unbrauchbar ist.

Die Rechnertechnik benötigt große Datenspeicher. Als Speichertechniken sind Kernspeicher, Dünnschichtspeicher und Halbleiterspeicher wegeo der bei ihnen zu erreichenden kurzen Zugriffszelten besonders interessant.

Die Notwendigkeit, Massenspeicher auf kleinem Raum unter» zubringen, führt dazu, sogenannte integrierte Speieher anzustreben, für die in einem einzigen Prozess sehr viele Speicherelemente gleich an den Stellen erzeugt werden, an denen sie nachher Verwendung finden sollen. Bei Halbleiter-

009884/1832

- 2 - UL 69/82

speichern sind die Speicherelemente, die aus bistabilen Kippstufen gebildet sind* In einem regelmäßigen schach·» brettartigen Muster auf der Oberfläche einer Halbleitergrundscheibe angeordnet. Bei Dünnschichtspeichern wird eine dünne ferromagnetische Schicht erzeugt, aufder einzelne in sich geschlossene Bits gegeneinander abgegrenzt werden, die jeweils ein Speicherelement bilden.

Bei den Üblichen Methoden des Lesens und Schreibens wird nun den Speicherelementen ein Verdrahtungsschema zugeordnet, das sich kreuzende Zeilen- und Spaltenleitungen vorsieht und nicht Individuell auf den einzelnen Speicher abgestimmt ist, sondern entsprechend der Speichergröfie festgelegt wird und dann bei der Fertigung mehrerer Speicher Immer wieder verwendet wird. Eine Reparatur einzelner, fehlerhafter und somit unbrauchbarer Speicherelemente ist 1. a. licht möglich.

Unter diesen Umständen ist es erforderlich, für die einzelnen Speicherelemente eine wesentlich geringere Ausfallrate anzustreben als es bei nichtintegrierten Speichern der Fall 1st, bei denen aus der Gesamtzahl der produzierten Speicherelemente die brauchbaren herrausgesucht werden können, um dann zu dem Gesamtspeicher zusammengesetzt zu werden»

■ - 3 - ' 0098 84/1832

- 3 - UL 69/82

Da es bis heute noch nicht gelungen 1st, die Ausfallrate bei Integrierten Speichern auf O herabzusetzen und da dies auch In absehbarer Zukunft nicht zu erwarten 1st, werden Überlegungen angestellt, wie Integrierte Speicher mit verhältnismäßig wenig unbrauchbaren Speicherelementen doch noch verwendbar gemacht werden können. Diesbezügliche Vorschläge sehen vor, die Prüfungen auf fehlerhafte Speicherelemente mit Hilfe eines Computers durchzuführen, der dann aufgrund dieser Prüfung eine individuelle Verdrahtung für den Speicher entwirft, die die unbrauchbaren Speicherelemente oder gegebenenfalls diejenigen Worte ausspart, die diese unbrauchbaren Speicherelemente enthalten.

Diese Methoden sind jedoch nur in Fällen anwendbar, bei denen die Ausfallrate relativ gering ist. Hierfür ein ^; Zahlenbeispiel. In einer Speicherebene eeien 1024 Worte zu Je 50 Bit vorgesehen. Unter der Annahme, daß in 10 % aller Worte mindestens ein unbrauchbares Speicherelement auftritt, so ergibt sich eine Zahl von 102 auszusparenden Worten. Wird angenommen, daß die Fehler in der Ebene statistisch verteilt sind, so wird es nur wenige Worte mit mehr als einen Fehler geben. Die maximal zulässige

Ausfallrate beträgt folglich etwa i2E = 0,2 {ί.

1024 . 50

Derartig niedrige Ausfallraten sind heute unrealistisch,

- 4 -009664/1-832

UL 69/82 -

Wird von einer Ausfallrate von IO % ausgegangen, so ergibt sich für Jedes Wort Im Mittel, daß 5 Speicherelemente unbrauchbar sind. Bei statistischer Verteilung

die

dieser Elemente über die Ebene sfadProbleme, die sich ergeben, wenn eine individuelle.Verdrahtung vorgeshen werden soll, die die unbrauchbaren Speicherelemente ausspart, nahezu unlösbar.

Der Erfindung liegt die Aufgabe zugrunde, ein Datenspeichersystem der genannten Art zu schaffen, das die genannten Probleme auf einfache Weise löst.

Die Erfindung besteht darin, daß für jedes Wort über die vorgegebene Bitzahl hinaus zusätzliche Speicherelemente vorgeaöien sind, deren Anzahl entsprechend der Anzahl der für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt 1st, daß die unbrauchbaren Speicherelemente derart verändert werden, daß sie bei der Abfrage Signale abgeben, die die Unbrauchbarkeit des jeweiligen Speicherelementes kenntlich machen, und daß beim Einschreiben des Wortes derjenigen 3its, die mittels eines unbrauchbaren

Speicherelementes gespeichert werden sollen, auf das nächstbrauchbare

folgende/Speicherejjnsnte verschoben werden.

03804/1832

- 5 - UL 69/82

Im folgenden wird die Erfindung anhand einiger Ausführungs» belsplelo unter Zuhilfenahme von Abbildungen näher erläutert.

Der Einfachheit halber sei davon ausgegangen, daß ein Halbleiterspeicher betrachtet werde» bei dem die Speicherelemente also als bistabile Kippstufen ausgebildet sind.

Wie sohon oben dargelegt, sind aber die angewendeten Methoden auch auf andere Typen von Integrierten Speichern anwendbar*

Figur 1 zeigt einen wortorganisierten adressengesteuerten Speicher mitsamt seiner Verdrahtung.

Als weiße Kreise skid funktionsfähige Speicherelemente dargestellt, unbrauchbare Speicherelemente sind durch schwarze Kreise angedeutet. Jedes Speicherelement ist über eine Bitleitung BL, die in Spaltenrichtung; verläuft, und eine Wortleitung WL, die in Zellenrichtung verläuft, angesteuert.

Die Tatsache, daß einige Speicherelemente wegen Ihrer Fehlerhaftigkeit unbrauchbar sind, läSt sich In einem üblichen logischen Prüfprogramm feststellen, da Ja die Verdrahtung bereits in der gezeigten Weise vollständig vorhanden 1st und nicht mehr verändert werden soll.

009884/1832

- 6 - UL 69/82

Der erste Schritt 1st die Veränderung der unbrauchbaren Speicherelemente in der Welse, daß sie bei der Abfrage ("Lesen") Signale abgeben, die sich deutlich von den O- bzw. L-Slgnalen der funktionsfähigen Speicherelemente unterscheiden. Bei einem Halbleiterspeicher kann dies beispielsweise dadurch erreicht werden» dafl am Ausgang eines Speicher· element es eine oder mehrere Verbindungen unterbrochen werden* z. B. in der üblichen Fotoätztechnik tder durch gesteuerte scharf gebündelte Laserstrahlen. Detaillierte Beispiele hierfür werden weiter unten beschrieben.

Bei einem Dünnschichtspeicher kann man beispielsweise duroh eine örtliche starke Erhitzung die magnetische Charakteristik zerstören, was sich wiederum z. B. duroh einen Laserstrahl bewerkstelligen IXSt. In dieses Fall wird beispielsweise beim Lesen statt eines positiven oder negativen Impulses gar kein Impuls auf der Leseleitung auftreten.

Soll nun ein Wort» das im Speicher gespeichert werden SOlI₄ w Bits «üialten und ist aufgrund des Fabrikationsprozesses mit einer mittleren Anzahl unbrauchbarer Speicherelemente f zu rechnen« so wird bei der Herstellung des Speichers die Anzahl der Speicherelemente für das Wort zu

- 7 -009884/1832

- 7 - UL 69/82

w + f gewählt. Im Prinzip kann'Jetzt das Wort vollständig gespeichert werden* jedoch ergeben sich beim Lesön und Schreiben gewisse Schwierigkeiten« die sich aus der erforderliehen Stellenverschiebung, die die unbrauchbaren Speicherelemente ausspart, ergeben.

Im folgenden sollen der Einfachheit halber zunächst die Maßnahmen erörter werden« die beim Lesen diese Schwierigkelten meistern, wobei eine Schaltung nach Figur 2 verwendet wird.

Es werde ein Wort mit fehlerhaften Speicherelementen aufgerufen. Die Lesesignale von funktionstüchtigen Speicherelementen werden einem Speicherregister SR I zugeführt, die Signale, die von den unbrauchbaren Elementen abgegeben werden und gemäß den obigen Ausführungen als solche erkennbar sind, werden efcem Speicherregister SR II zugeführt. Im Speicherregister SR I sind entsprechend den fehlerhaften Speicherelementen Leerstellen (90 enthalten, während das Speicherregister SR II an den gleichen Stellen eine "L" zeigt. Wird das SpeIcherreg1ster SR I als Schieberegister ausgeführt, so kann durch die erforderliche Anzahl von Verschiebungen das gewünschte Aufrücken zu einem in der richtigen Reihenfolge gespeicherten Wort erreicht werden.

0 C 9 Z : ί,7 18 3 2

- 8 - m, 69/92

Beim Einschreiben eines vorgegebenen Wortes läuft der Vorgang umgekehrt ab. Zunächst wird die Adresse aufgerufen. Im Speicherregister SR II erscheinen die fehlerhaften Speicherelemente mit ihrem Stellenwert. Das vorgegebene Wort wird in das Speicherregister SR I eingegeben und in diesem so auseinandergerückt, daß entsprechend dem Inhalt des Speicherregister SR II die fehlerhaften Speicherelemente ausgespart werden. Sodann wird das Wort aus dem Speicherregister SR I in den Speicher übernommen. Es ist auch möglich, ein zusätzliches Speioherregister SR III derart vorzusehen, daß beim Lesen das eine, beim Einschreiben das andere der Speicherelemente SR II bzw. SR III die Fehlstellenanzeige übernimmt»

Im folgenden soll noch dargelegt werden, wie die geschilderten Schiebeoperationen bewerkstelligt werden können.

Figur 2 zeigt ein erstes Ausführungsbeispiel, mit dessen Hilfe der Auslesevorgang nochmals erläutert wird. SR I und SR II sind die schon erwähnten Speicherregister, wobei im Speicherregister SR II die mit fehlerhaften Speicherelementen bestückten Stellen durch eine L

183 2

- 9 - UL 69/83

vermerkt sind, während die Stellen, die durch funktionsfähige Speicherelemente realisiert sind, mit einer 0 erscheinen. Im Speicherregister I sind die entsprechenden fehlerhaften Stellen mit )fc bezeichnet. Dort kann L oder 0 stehen, was jedoch völlig belanglos ist. Im Speicherregister SB I sind nun von links nach rechte die Bits B^ - B^ enthalten, die das Wort bilden. Jedes dieser Bits B^ kann eine,, 0 oder ein L sein·

Zwischen den Speicherregistern SH I und SR II ist ein. Netzwerk aus UHD- und ODER-Schaltungen vorgesehen, die ein Verschieben der Bits innerhalb des Speicherregisters SR I nach links bewirken sollen« Die Ausgänge der Stufen des Speicherregisters SR II sind dabei (mit Ausnahme der ersten und der letzten Stufe) mit jeweils einem Eingang eines ODER-Gatters verbunden, dessen Ausgang mit dem zweiten Eingang des nächstfolgenden ODER-Gatters verbunden ist. Die Eingänge der Stufen dvjs Speicherregisters SR I (mit Ausnahme der ersten Stufe) sind mit den Auegängen von UND-Gattern verbunden, deren Eingänge mit den Ausgängen der zugehörigen ODER-Gatter verbunden, sind (bzw. im Falle des ersten UND-Gatters mit dem Ausgang der ersten Stufe des Speicherregisters SR 1I)* Dem jeweils zweiten Eingang der UND-Gatter wird ein Schiebetakt

- 10 -

00988A/1832 · '

-10.- UL 69/82

zugeführt. Dieser Schiebetakt wird über zwei Verzögerungsglieder mit der Verzögerungszeit U außerdem dem Speieherregister SR XX zugeführt. Für die Punktion der in Figur 2 gezeigten Anordnung gibt Figur 3 ein Beispiel, bei dem jeweils übereinander die Inhalte der Speicherregister SR X und SR II zu aufeinanderfolgenden Tuktzei« ten dargestellt sind. In diesem Fall· ist wiederum w · 4, f · 3,- Im ersten Takt werden alle Informationen im Speicherregister SR I, die rechts von der ersten Fehlstelle liegen, um eine Stelle nach links gerückt. Bann wird im Speicherregister SR IX die erste L von links gelöscht und so forfc. Für die Funktion der Schaltung ist noch eine Anordnung KTiL erforderlich, die ein Kriterium für "erste L von links" liefert und über ein Löschglied LG die jeweils "erste L von links" löscht. Solche Anordnungen sind bekannt und im Aufbau einfach, siehe z.B. Fig. 4a oder Fig. 4b. Nach maximal f Schiebetakten steht die gelesene Information in gewohnter ¥eise im Speicherregister SR I an.

Zum Einschreiben wird wiederum die Information über die fehlerhaften Speicherelemente benötigt. Biese Information kann aufgrund der besonderen Ausgangssignale der fehlerhaften Speicherelemente durch einen nochmaligen Lesevorgang gewonnen werden, oder wie in Figur 5

009884/1832 ~"¹¹ "

gezeigt, durch ein weiteres Speicherregister SR Hildas die gleiche Information enthält wie das Speicherregister SR II im oben beschriebenen Fall. Zum Auseinanderrücken der Bits braucht nun in der Schaltung nach Bild eine Verschiebung nur im Speicherregister SR I vorgenommen zu werden. Hierfür zeigt Figur 6 ein Beispiel, das in der gleichen V/eise aufgebaut ist wie das Bei« · spiel in Figur 3· ·

Die beschriebenen Schaltungen liefern eine serielle Verschiebung, so daß mehrere Schiebetakte ausgenutzt werden müssen, was Zeit erfordert. Der Speicherzyklus wird dadurch verlängert. Zwar ist diese Verlängerung deshalb verhältnismäßig gering, weil Verschiebungen wesentlich rascher zu bewerkstelligen sind als Leseoder Schreibvorgänge. Trotzdem wäre es vorteilhaft, die geschilderten Verschiebungen in einem einzigen Takt durchzuführen. Dies ist nach der eben beschriebenen Methode möglich, wenn in jedem Wort nur maximal ein einziges Speicherelement fehlerhaft ist. Unter Zugrundelegung der genannten Werte führt das zu einer maximal zulässigen Ausfallrate von 1024 £ 2 >έ. Dieser Wert

Ίϋ24.^0

ist heute bei großen Kapazitäten kaum erreichbar. Ss sei aber darauf hingewiesen, daß ohne Anv;endung des er-

- 12 -

o o s ε: z; / i 8 3 2

- 12 - UL 69/82

findungsgemäßen Systems ein Speicher mit einer derartigen

Ausfallrate, bei dem In der bisher bekannten Welse fehler-

bereits hafte Worte ausgespart werden,/41S UnBPauohbar anzusehen

In vorteilhafter Weiterbildung der Erfindung wird die

serielle Verschiebung durch eine parallel verlaufende Operation ersetzt.

Figur 7 zeigt eine hierfür geeignete Schaltung, bei der wiederum zwei Speicherregister SR I, SR II vorgesehen sind, die in gleicher Welse, wie oben beschrieben» Informationen Über die unbrauchbaren Speicherelemente bzw. die Bitfolge des Speicherwortes beinhalten. Jeder Stelle des Wortes ist ein Auswahlsehalter S₁ - S^ zugeordnet» der 4 Stellungen einnehmen kann. Der hier dargestellte Schalter wird zweokmäßig In bekannter Welse aus elektronischen Elementen realisiert. Stehen alle Schalter S₁ - S^ in einer ersten Stellung 0, so werden die einzelnen Stufen des Speicherregisters SR I in der normalen Reihenfolge direkt mit den Eingangsklemmen b^ - b^ verbunden» die den Sehalterarmen der Auswahlschalter S₁- S^ zugeordnet sind. Stehen ein Auswahlschalter in einer zweiten Stellung 1» so entspricht dies einem einmaligen Verschieben

009884/1832

- 13 - ' UL 69/82

der betreffenden Stelle nach rechts. Entsprechendes gilt für die übrigen Sohalterstellungen.

Für das Zusammenrücken der Informationen im Spelcherregieter SR I beim Lesen werden jedoch Verschiebungen benutzt, die von den im Speicherregister SR II enthaltenden Informationen abhängen« entlang des Speicherregisters SR I also unterschiedlich sein können. In dem in Figur 7 gezeigten Beispiel 1st es erforderlich, daß die Auswahlschalter von links nach rechts in den Stellungen 0,0,2,3 stehen« damit die im Speicherregister SR I enthaltende Information unter Aussparung der fehlerhaften Speicherelemente an den 4 Ausgangsklemmen b_x - b^ ansteht. Es 1st also erforderlich, aus den Informationen im Speicherregister SR II Signale zur Einstellung der Auswahlschalter S₁ - S^ abzuleiten. Figur 8 zeigt ein Schema, wie in mehreren aufeinanderfolgenden Schritten der Inhalt des Speicherregisters SR II auf 0 gebracht werden kann, wobei gleichzeitig die Einstellgrößen für die Auswaltlschalter S₁ - Sj. gewonnen werden. Ausgehend von dem in Figur 7 gezeigten Inhalt des Speicherregisters SR II wird in einem ersten Schritt ein "erster Schiebevektor" derart gebildet, daß nach der "ersten L von links" nach rechts hin alle Stellen mit einer L besetzt werden. Danach wird ein Vektor

- 14 ~ 009884/1832 ·

-IV- UL 69/82

Ir von links" gebildet (3. Zelle In Figur 8). Dieser Vektor wird negiert (4. Zelle) und mit den ursprünglich vorgegebenen Vektor« der dem Inhalt des Speloherreglsters SR II entspricht (1, Zelle)« konjunktlv verknüpft. Ss* Ergebnis dieser Verknüpfung 1st ein Vektor (5. Zelle), der dem ursprünglichen Vektor (1. Zelle) bis auf eine Stelle völlig entspricht. Lediglich die erste L von links 1st durch eine 0 ersetzt. Dieser neugebildete Vektor wird in einem zweiten Schritt zum Ausgangspunkt genommen» und nach den entsprechenden ,Operationen wird schließlich der Inhalt des Speicherregisters SR II durch Nullen repräsentiert.

Bs läßfc sieh eine sehr vorteilhafte Schaltung finden, um die geschilderten Operationen zu realisieren. Figur 9 zeigt sie für ein einziges Speicherelement E des Speicherreglstevs SR Dem einen Ausgang der Stufe 1st ein ODER-Gatter 1 nachgeschaltet, dessen zweiter Eingang mit dem ODER-Gatter der vorhergehenden Stufe des Speicherregisters verbunden 1st. Am Ausgang dieses ODER-Gatters 1 ist der "erste Schiebevektor" abgreifbar.

Der Ausgang des Speicherelementes ist weiterhin mit einem ersten Eingang eines UND-Gatters 2 verbunden, dessen zweiter Eingang negiert ebenfalls mit dem ODER-Gatter der vorher-

- 15 -009884/1832

ORiQfNAL INSPECTED

..β

- 15 - UL 69/82

gehenden Stufe verknüpft ist und dessen Ausgang mit einem negierten Eingang eines weiteren UND-Gatters 3 verbunden ist. Der andere» nicht negierte Eingang des UND-Gatters 3 1st ebenfalls mit dem Ausgang des Speicherelementes verbunden. Am Ausgang des UND-Gatters 2 1st der Vektor "erste L von links" abzugreifen. Am Ausgang des UND-Gatters 3 wird das Ergebnis der konjunktlven Verknüpfung des negierten Vektors "erste L von links" und des ursprünglichen Inhalts des Speicherregisters SR H abgenommen. Vom Ausgang des UND-Gatters 3 geht es direkt sum nächsten Schritt gemäß Flg. 8 weiter.

Sind für eine Stelle des Speicherregisters SR II alle erforderlichen Schiebevektoren abgeleitet worden, so muß der huobäe Schiebevektor Vorrang vor den anderen erhalten. Dies kann beispielsweise mittels einer Schaltung nach Figur p^pchehen, bei der von oben her die Schiebe vektor en zugeführt werden, und bei der unten die entsprechende Schalterstellung abgegriffen wird. Diese Schalterstellung wird dem zugehörigen .Auswahlschalter nach Figur 7 zugeführt. Jeder dieser Auswahlschalter S₁ - S^ erhält an der erforderlichen Schalterklemme so ein ausgezeichnetes Potential, das die sofortige Durchschaltung für diese Registerstelle ermöglicht.

Wurde eben das Zusammenrücken der Information beim Lesen beschrieben, so kann beim Einschreiben das Prinzip entsprechend

- 16 -

0098 84/183 2

- 16 - UL 69/82

angewandt werden, wobei Jedoch nach rechts statt nach links verschoben werden diuß.

In folgenden soll gezeigt werden» wie in einfacher Welse die eingangs geforderte Kenntliohmachung unbrauchbarer Speicherelemente erreicht werden kann« wenn die Speicherelemente E durch bistabile Kippstufen realisiert sind. In Figur 11 sei E₁ ein funktionstüchtiges Element, E₂ sei als unbrauchbar ermittelt worden. Waagrecht dargestellt sind Wortleitungen WL, denen der Takt T zum Lesen des jeweiligen Wortes zugeführt werden. Senkrecht dazu 1st eine Bitleeeleitung BL angeordnet, die über einen Widerstand mit einer Spannungsquelle von -0,1 V verbunden 1st. Jedes der Speicherelemente E₁ und Eg ist über zwei gegeneinander gesohaltete Dioden D₁₁, D₁₂ bzw. D₂₁, Dg₂ mit der Bitleseleitung BL verbünden, über jeweils eine Diode D₁-, bzw. D₂-, 1st der Verbindungspunkt der Diode D₁₁, D₁₂ bzw. D₂₁, D₂₂ mit der zugehörigen Wortleseleitung WL 1 bzw. WL 2 verbunden. Außerdem liegt dieser Punkt über Widerstände an einer Spannung von -3 V. Vorausgesetzt, daß Jedes Speicherelement die Spannungswerte -1 oder 0 V abgeben kann und daß der Takt T den Wert 0 V für den Ruhestand und den Wert -2 V für die Abfrage .aufweist, ergibt sich für das funktionstüchtige Element je nach seinem gespeicherten Inhalt eine Spannung von -0,1 oder -1 V

- 17 -009884/1832

- 17 - ' UL 69/82

in der Bit-Leseleitung, nährend für d&i unbrauchbare Speicherelement durch Auftrennung der Verbindung zwischen der Diode D₂₁ und dem Verbindungspunkt mit der Diode D₂₂ ^eine Spannung von -2 V abgegeben wird, die als Kriterium für die Unbrauehbarkeit des Elementes verwendet werden kann. Es sei darauf hingewiesen, daß bei Speichern üblicher Bauart die Abtrennung fehlerhafter Speicherelemente von der Bit-Leseleitung nicht dazu führt, daß sich fehlerhafte Elemente, durch eine besondere Spannung zu erkennen geben. Dies ergibt sich Caraus, daß zur Bit-Leseleitung stets die Ausgänge sehr vieler Speicherelemente hinführen, die normalerweise nach Art einer ODER-Schaltung funktionieren. Wenn die nlchtaufgerufenen Speicherelemente ein O-Potential an die Bit-Lese leitung abgeben, ändert somit ein aufgerufenes Speicherelement dieses Potential nur dann,

wenn es eine L gespeichert hat. Ein abgetrenntes Speichereine O
element ist also von einem/spelchernden Speicherelement nicht untersohdidbar. Es sind also besondere Schaltmaßnahmen erforderlich, damit ein Signal eines aufgerufenen fehlerhaften Speicherelementes allein das Potential an der Blt-Leseleitung bestimmt, wie dies in Figur 11 als Beispiel gezeigt wird. Eine weitere Möglichkeit besteht darin, daß die 0 und L Signale aufgerufener funktionstüchtiger Elemente durch andere Potentiale dargestellt werden als im Ruhezustand auf der Bit-Leseleitung vorhanden ist. Dann muß nur dafür gesorgt werden, daß aufge-

- 18 009884/1832 ■

-.18 ~ UL 69/82

rufene fehlerhafte Speicherelemente das Ruhepotential der Bit-Leseleltung unverändert lassen. Da bekannt ist, zu welchem Zeitpunkt eine Abfrage vorgenommen wird, zeigt das Bestehenbleiben des Ruhepotentials dann sofort an» daß ein fehlerhaftes Speicherelement aufgerufen wurde.

Figur 1.2 zeigt ein Ausführungsbeispiel für diese zweite Art der Kenntllohmachung fehlerhafter Speicherelemente. Es seien wiederum waagrechte Wort leitungen WL₁ und WL₂ dargestellt« senkrecht seien Bit-Leseleitungen BL₁ und BL₂ dargestellt, die am oberen Ende auf WldastSnde jeweils an einer

f.
Spannung von -2¥ liegen. Die Speicherelemente E₁ -E^ geben, wenn sie funktionsfähig sind» die Spannungswerte -IV oder 0 V ab. Dem Ausgang der Speicherelemente sind jeweils die Emitter von Transistoren Ts₁- Ts^ naohgeschaltet. Die Basis der Transistoren 1st jeweils über Widerstände mit den Wortleitungen WL verbunden. Der Kollektor der Transistoren 1st jeweils mit den Bit-Lese leitungen BL verbunden. Zusätzlich sind zu den Wörtleitungen WL Hilfsleitungen HL₁ und HL₂ vorgesehen« die über Dioden D₁ -D₂^ mit den Kollektoren der

Transistoren verbunden sind« Auf der Wörtleitung WL liegt

zu im RuhejeTand ein Potential von +1V, das die Transistoren (vom pnp-Typus) im gesperrten Zustand hält. Für diese Abfrage erscheint an den Wortleitungen/eihe Spannung von -2V,

¹ - 19 -

009884/1832

- 19 - UL 69/82

die die Translatoren durchsehaltet, so daS an den Bit-Leseleltungen BL unten die Spannungswerte -IV oder 0 V je naoh dem Inhalt des abgefragten Speicherelementes 1 erscheinen.

Wird eines der Speicherelemente E als unbrauchbar erkannt» so stellt sich auch hler wieder die Frage» wfe eine der Leitungsverbindungen am besten unterbrochen werden kann,· um eine eindeutige Kennzeichnung dieses Speicherelemente« su erhalten·

Die eingangs erwähnte Anwendung eines Lasers erfordert wegen der erforderlichen Präzision des Zielens dann, wenn eine große Anzahl von fehlerhaften Elementen vorliegt, einen untragbaren Zeitaufwand. Entsprechendes gilt für Foto-Xtztechnlk, die die Herstellung einer jeweils individuellen Mask*? erfordert. Figur 12 zeigt einen Weg, wie die genannten Schwierigkelten umgangen werden können. In die Verbindung der Kollektoren der Translatoren zu den Blt-Leseleitungen BL sind "Schmelzsicherungen" F eingesetzt, die vom Transistor her geshen, hinter der Verbindung mit der Diode D liegen.

Diese Schmelzsicherungen können beispielsweise als besonders

die schmal ausgeführte Leiterzüge ausgebildet sein,/durch einen

erhöhten Stromfluß zum "Durchbrennen" veranlaßt werden können.

- 20 -

009884/1832

- 20 - UL 69/82

Die Stromstöße können Über die eingezeichneten Hilfsleitungen HL zugeführt werden. Nach dieser Operation werden die Dioden durch eine genügend große negative Vorspannung auf der Hilfsleitung HL dauernd gesperrt.

Werden dl.e Dioden ebenfalls gleich mitintegriert hergestellt, so können sie natürlich auch Ihrerseits wieder Fehler aufweisen. Zwar ist es möglich, diese Dioden mit besonderer Sorgfalt herzustellen, etwa indem man ihnen eine besonders große Pläohe zuweist, jedoch bleibt grundsätzlich die Schwierigkeit bestehen, daß die Dioden möglichst ohne Fehler hergestellt sein müssen. Ein Ausweg aus diesen Schwierigkeiten könnte darin bestehen, daß die Stromimpulse an die Schmelzsicherungen F durch aufzusetzende Kontaktbürsten zugeführt werden. Eine andere Möglichkeit, die besonders geeignet ist, wenn sehr viele und sehr kleine Speicherelemente vorhanden sind, bestehtdarin, bei der Herstellung an der Stelle der Dioden D eine Leitungsunterbrechung vorzusehen. Nachdem durch die Prüfung die Koordinaten der fehlerhaften Speicherelemente festgestellt worden sjad* werden in der üblichen Maskentechnik sämtliche Leitungen an der Stelle der Dioden D durchverbunden. Durch Stromstöße in den betreffenden Bit-Leseleitungen und Hilfsleitungen BL bzw. HL werden die zu den als fehlerhaft festgestellten Koordinaten gehörenden Schmelzsicherungen

- 21 -

0098 8Λ/1832

^ 21 - - UL 69/82

F durchgebrannt. Zum Schluß werden wieder in der übliohen Maskenteohnik sämtliche Leitungen an der Stelle der Diode duroh Ätzung unterbrochen. Bei dieser Methode werden keine individuellen Masken benötigt.

In der Praxis hat sich gezeigt, daß Fehler» die die Speicher« elemente unbrauchbar machen, meist gehäuft an gewissen Stellen der*Speloherebene auftreten. Der Grund für diese Häufung 1st In größeren Kristallfehlern oder in Abbildungsfehlern am Rand» zu suchen. In solchen Fällen ist eine Abhilfe möglich, daß Jedem zu speichernden Bit mehr als ein Speichere lenient zugeordnet wird. Aus Sicherheitsgründen wird man die zu einem Bit gehörenden Speicherelemente nloht dicht beieinander, sondern an verschiedenen Stellen der Speicherebene anordnen. Bild 13 zeigt in sohematlsqher Darstellung den Fall« daß pro Bit 2 Speicherelemente vorgesehen sind. Die aus den Bits gebildeten Worte liegen jeweils um eine halbe Speicherbreite auseinander und werden parallel angesteuert. Die unbrauchbaren Speicherelemente sollen dabei von der Leseleitung-abgetrennt sein, wofür eine der oben geschilderten Techniken geeignet 1st, während die funktionstüchtigen Speicherelemente sämtlich angeschlossen bleiben. Unter diesen Umständen wird nur für den Fall, daß beide einem Bit zugeordneten Speicherelemente unbrauchbar sind, eine Aussparung gemäß dem oben geschilderten

- 22 -009884/1832

-22 r UL 69/82

Bysttm erforderlich. Im MIttel lcönoin bei jeweils 2 Speicherelementen pro Bit 50 $ der gleichmäßig statistisch verteilten

Fehler Kompensiert werden; der Prozentsatz der Fälle« bei dtnen beide Speicherelemente eines Bits unbrauchbar sind« dürfte verhältnismäßig gering sein.

Ia folgenden sei eine vorteilhafte Weiterbildung der Erfindung beschrieben, bei der von einem Hilf sspeloher Gebrauoh gemacht wird*

Bei der Herstellung von Integrierten Sahaltungen muß allgemein darauf geachtet werden, daß sich so wenig Anschlüsse wie näglloh ergeben« da die Herstellung einer großen Zahl äußerer Verbindungen technologisch schwierig 1st. Ss 1st also vorteilhaft« auf einer Speicherebene eines wortorganisierten Speichers die Wortauswahlschaltung schon zusammen mit den Speicherelementen vorzusehen. Wird beispielsweise bei einem aus bistabilen Kippstufen aufgebauten Halbleiterspeicher die Wortauswahlsohaltung auf der gleichen Grundplatte realisiert, so kann diese Wortauswahlsohaltung wiederum Fehler aufweisen« die einen ordnungsgemäßen Speicherbetrieb durch fehlerhafte Dekodierung stört. Abhilfe kann hler geschaffen werden« indem diejenigen Worte« die zu solchen Fehlstellen innerhalb der Wcutauswahlschaltung gehören« als unbrauchbar angesehen werden und somit zur Speicherung nicht herangezogen werden; günstiger jedoch ist der Einsatz eines Hilüsspelchers.

009884/1832 -23.-

69/82

Der Einsatz eines solchen HilfsSpeichers sei im folgenden anhand der Figur 14 kurz skizziert. Neben einem aus den beschriebenen Speicherelementen aufgebauten und als Hauptspeicher bezeichneten Speicher Sp₁ 1st ein kleinerer Hilfsspeicher Sp₂ vorgesehen.

Nach der Herstellung der Speicherebene Jewell» beider Speicher wird zunächst überprüft, welche Worte eich infolge Fehlern innerhalb der Wortauawahlsoheltung nicht oder falsch« beispielsweise doppelt einstellen lassen. Außerdem wird die oben erwähnte Prüfung auf unbrauchbare Speicherelemente innerhalb der Worte vorgenomaen. Die Adressen der Worte, die entsprechend der Prüfung nicht benutzbar sind, da sie entweder fehlerhaft einstellbar sind oder mehr unbrauchbare Speicherelemente enthalten als zulässig, werden in einem Hllfsspsloher notiert.

Entsprechend der Notierung nlohtbenutzbarer Adressen werden jetzt die Adressen der fehlerhaften Worte des Hauptspeichers Sp₁ in einem Zuordner Z den Adressen der funktionstüchtigen Worte des Hilfsspeichers Sp₂ zugeordnet. Derartige Zuordner sind bekannt' und einfach zu realisieren, beispielsweise als Diodenmatrizen, Bei der Abfrage wird nun dann, wenn der Adresse Im Hauptspeicher Sp₁ fehlerhafte Speicherelemente angehören, sowohl im Hauptspeicher Sp₁ als auch im HilfsspeIcher Sp₂ ein Speicherinhalt hinausgelesen. Da nur der aus dem Hllfsspeicher Sp₂ gelesene Speicherinhalt als richtig

009834/18-32

i I

- 24 -. UL 69/82

anzusehen ist, wird ihm in einer Vorrangschaltung VS der Vorzug gegeben, sodaß der richtige Speicherinhalt im Speioherregister 8pR erscheint« Derartige Vprrangsohaltungen sind einfach zu realisieren, beispielsweise entsprechend Figur 15« wo einem UND-Gatter ein ODER-Gatter nachgesohaltet ist, wobei .dem UND-Gatter der Inhalt des Hauptspeichers Sp₁ und der negierte Auelesebefehl für den Hllfsspeloher 2 zugeführt werden, während dem ODER-Gatter neben der Ausgangsgröße des UND-Gatters der Speicherinhalt des Hilfsspeiohers 2 zugeführt wird.

Der Vorteil der eben beschriebenen Weiterbildung liegt darin, dad neben dem groflen Hauptspeicher lediglich ein wesentlich kleinerer Hilfespeicher verwendet werden muß, dessen Grüße sich nach der Anzahl der zu erwartenden unbrauchbaren Speicherelemente des Hauptspeichers riohtet.

009884/1832

Claims (1)

1. - 25 - .Uh 69/82

   Pa teat ans prüehe

   I. Datenspeichersystem, bei dam eine sehr große Ansahl von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß Wörter mit jeweils vorgegebener Bitzahl gespeichert werden« wobei aufgrund des Herstellungsprozesses der Speicherelemente ein Teil defselben unbrauchbar ist, dadurch gekennzeichnet, daß für jedes Wort über die vorgegebene Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind« deren Anzahl entsprechend der Anzahl der für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt ist, daß die unbrauchbaren Speicherelemente derart verändert werden« daß sie bei der Abfrage Signale abgeben, die-die Unbrauohbarkeit des Speicherelementes kenntlich machen, und daß beim Einschreiben des Wortes diejenigen Bits, die mittels eines unbrauchbaren Speicherelementes gespeichert werden sollen, auf das nächstfolgende brauchbare Speicherelement verschoben werden.

   2. Datenspeichersystem nach Anspruch 1, dadurch gekennzeichnet, daß beim Auslesen a&rtie stellen unterdrückt werden, die zu unbrauchbaren Speicherelementen gehören.

   - 26 -

   009884/1832

   - 26 - UL 69/82

   3, Datenapeiehersystem naeh Anspruch 1 oder 2, dadurch gekennzeichnet j« daß mindestens ein als Schieberegister ausgebildetes Speioherregister (SR IZ, SR III) vorgesehen 1st, dessen Stellenzahl gleich der Summe der Zahl der vorgegebenen Bits und der Zahl der zusätzlichen Speicherelemente 1st und in. dem die unbrauchbaren Speicherelemente zugeordneten Stellen dupoh eine L markiert werden, daß das einzuschreibende oder gelesene Wort in einem weiteren als Schieberegister ausgebildeten Speioherregister (SR I) gleicher Stellenzahl wie die ^erstgenannten Speicherregister enthalten 1st, und daß von einer ersten in einem der erstgenannten Speicherregister (SR II, SR III) markierten Stelle aus die folgenden Stellen innerhalb des weiteren Speicherregisters (SR I) taktweise solange verschoben werden, bis beim Einschreiben die als zu unbrauchbaren Speicherelementen gehörigen Stellen ausgespart sind und beim Lesen die entsprechenden Lücken ausgefüllt sind.

   4. Datenspelohersystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mindestens ein als Schieberegister ausgebildetes Speioherregister (SR II, SR III) vorgesehen 1st, dessen Stellenzahl gleich der Summe der Zahl der vorgegebenen Bits und der Zahl der zusätzlichen Speicherelemente ist und in dem Λ'Λ unbrauchbaren Speicherelemente zugeordrüben

   - 27 -009884/1832

   - 27 - XJL 69/82

   Stellen durch eine L markiert werden« daß das einzuschreibende oder gefcsene Wort In einen weiteren als Schieberegister aus-, gebildeten Speioherregiater (SR I) gleicher Stellenzahl wie die erstgenannten Speioherregister enthalten ist, daß Auswahlschalter (S) vorgesehen sind, deren Zahl gleich der Bitzahl der Worte 1st und bei denen die Zahl der Schaltlagea um 1 größer ist als die Zahl der unbrauchbaren Speicherelemente und die Je nach Sohaltlage die ihm direkt zugeordnete Stelle oder die nächst höheren Stellen des Speloherregisters (SR I) durchschalten, und daß aufgrund des Inhaltes des Speioherregisters (SR II bzw. SR III) die Sohaltlage der Auewahlsohalter so gewählt wird, daß unbrauchbare Speicherelemente ausgespart werden.

   5* Datenspelohersystem nach Anspruoh 4, dadurch gefcennzelehnet, daß die die Sohaltlage jedes der Auswahlsehalter (S) bestimmenden Größen aus dem SpeloherrejLster (⁸^ ^IJ* SR IH)» mittels eines logischen Hetzwerks abgeleitet werden, da« dem Speloherreglejber zugeordnet 1st und einen^ttersten Sohlebebefehl" dadurch abgibt, daß ausgehend von einer ersten mit L besetzten Stelle des Speicherregisters alle weiteren Stellen mit L besetzt werden, wenn L das Merkmal für die Unbrauchbar ke Lt des zugehörigen Speicherelemente« 1st, daß die erste mit L besetzte Stelle Ar? Information des Speicherregisters

   - 28 -009884/1832

   -28,- UL 69/82

   (SR IZ, SR IH) auf O gesetzt wird, und daß die so geänderte Information entsprechend zur Ableitung weiterer "Sohlebebefehl·¹¹ ausgenutzt wird, bis die maximal zugelassene Zahl von L auf 0 gesetzt 1st.

   6. Datenspeichers^tem nach einem der Ansprüche 1-5» dadurch gekennzeichnet, daß bei als bistabile Kippstufen ausgebildeten Speicherelementen die Veränderung der unbrauchbaren Speicherelemente durch Auftrennung mindestens einer Verblndungsleltung mittels Laserstrahlen und/oder Ätzung in der Welse erfolgt, daß sich beim Lesen ein Ausgangssignal an dem unbrauchbaren Speicherelement ergibt, das sich von den Ausgangssignalen der funktionstüchtigen Speicherelemente seiner Größe naoh unterscheidet.

   7. Datenspeichersystem naoh einem der Ansprüche 1-6, dadurch gekennzeichnet, daß bei als bistabile Kippstufen ausgebildeten Speicherelementen die Veränderung der unbrauchbaren Speicherelemente durch Auftrennung mindestens einer Verbindungsleitung In der Welse erfo&, daß die Verbindungsleitung mit einem derart großen Strom beaufschlagt wird, daß sie, vorzugsweise an einer daftir vorbereiteten "Schmelzsicherung" (P), durchbrennt.

   - 29 -00 9884/1832

   - 29 - U& 69/82

   8. - Da tanspQ icher sys tem R&oh Anspruch 7» dadurefo gekenn» xelehnet, Saß der Streu:;., über Htlfsleitungen (HL) und Dioden (D) zugeführt wird und daß di@ Dioden ansohlt®Send dauernd gesperrt gehalten werden.

   9. Dat@nsp©iehersystem naoh Anspruch 7» dadurch gekennzeichnet, daß der Strom von außen über aufgesetzt® Kontakt·· bürsten zugeführt wird,

   10. Datenspeiehersystem naoh Anspruch 7, dadurch gekennzeichnet, daß nach der Prüfung der Speicherelemente auf ihre Funktionstüohtigkeit Zuleitungen erzeugt werden» über die der Strom naoh dem Koinzidenzprinzip den unbrauohbaren Speicherelementen zugeführt wird, und daß naoh dem Auftrennen der Verbindungsleitung die Zuleitungen entfernt werden.

   11. Datenspeichersystem naoh einem der Ansprüche 1-5* dadurch gekennzeichnet, daß bei als Teile einer dünnen ferromagnetische!! Schicht ausgebildeten Speicherelementen die Veränderung durch kurzzeitige starke Erwärmung des Sp<->lcherelementes, vorzugsweise mit Hilfe von Laserstrahlen, vorgenommen wird.

   - 30 -

   009884/18 3 2

   -30- UL 69/82

   12. Catena pe ichersy» tem nach einem der Ansprüche 1 - 11, dadurch gekennzeichnet, daß jeden Wort zwei räumlich voneinander entfernte Adressen innerhalb des Speichers zugeordnet sind.

   13. Datenspeicher sys tem nach einem der Ansprüche 1 - 12, dadurch gekennzeichnet, daß zusätzlich zu dem aus den Speicherelementen gebildeten Speicher (Sp₁) ein Hilfsspeicher (Sp₂) in der Weise vorgesehen 1st« daß Worte, die in dem Speicher nioht eingeschrieben werden können, In dom Hilf sspe icher gespeichert werden.

   14. Datenspeicher sys tem nach einem der Ansprüche 1-13, dadurch gekennzeichnet, daß die Kenntlichmachung unbrauchbarer Speicherelemente in der Weise erfolgt, daS eich bei der Abfrage des unbrauchbaren Speioherelementes auf der Bitleseleltung (BL) ein besondere!» Potential einstellt, das sich von den in beiden möglichen Speicher zuständen eines funktionstüchtigen Speicherelementes bei seiner Abfrage wiedergebenden Potentialen unterseheiüät .·

   15· Datenspeichersystem nach Anspruch 14, dadurch gekennzeichnet, daß das besondere Potential sich von dem im Ruhezustand anliegenden Potential unterscheidet.

   - 31 009884/1832

   - 51 - UL 69/S2

   16. Daten speiehersystea naoh Anspruch 14, dadureh gekennte lehnet, daS das besonder© Potential mit dem im Ruhezustand anliegenden Potential übereinstimmt, während die die beiden möglichen Speicherzustände eines funktlonitüohtigen Speicherelement es bei seiner Abfrage wiedergebenden Potentiale von dem im Ruhezustand anlieg@nä@n Potential ab^eiohend gewählt sind.

   00S8S4/1832

   Lee r.se ι te