DE1931524B2 - Datenspeicher- und datenspeicheransteuerschaltung - Google Patents
Datenspeicher- und datenspeicheransteuerschaltungInfo
- Publication number
- DE1931524B2 DE1931524B2 DE19691931524 DE1931524A DE1931524B2 DE 1931524 B2 DE1931524 B2 DE 1931524B2 DE 19691931524 DE19691931524 DE 19691931524 DE 1931524 A DE1931524 A DE 1931524A DE 1931524 B2 DE1931524 B2 DE 1931524B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- storage
- elements
- unusable
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 153
- 238000003860 storage Methods 0.000 claims description 111
- 238000013500 data storage Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 19
- 101710150115 Sensory rhodopsin-2 Proteins 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 101710150104 Sensory rhodopsin-1 Proteins 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 4
- 238000012360 testing method Methods 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000005291 magnetic effect Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 108090000623 proteins and genes Proteins 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- ZFGXZJKLOFCECI-UHFFFAOYSA-N 4-[[4-(4-chlorophenyl)-2-thiazolyl]amino]phenol Chemical compound C1=CC(O)=CC=C1NC1=NC(C=2C=CC(Cl)=CC=2)=CS1 ZFGXZJKLOFCECI-UHFFFAOYSA-N 0.000 claims 1
- CWYNVVGOOAEACU-UHFFFAOYSA-N Fe2+ Chemical compound [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 claims 1
- 238000004891 communication Methods 0.000 claims 1
- 230000005294 ferromagnetic effect Effects 0.000 claims 1
- 230000002950 deficient Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 206010039740 Screaming Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 101150044757 danr gene Proteins 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
Description
5 6
Speicherelemente mit Hilfe eines Computers durch- deten Methoden auch auf andere Typen von inte-
zuführen, der dann auf Grund dieser Prüfung eine grierten Speichern anwendbar.
individuelle Verdrahtung für den Speicher entwirft, Fig. 1 zeigt einen wortorganisierten adressengedie
die unbrauchbaren Speicherelemente oder gege- steuerten Speicher mitsamt seiner Verdrahtung,
benenfalls diejenigen Worte ausspart, die diese un- 5 Als weiße Kreise sind funktionsfähige Speicherbrauchbaren Speicherelemente enthalten. elemente dargestellt, unbrauchbare Speicherelemente
benenfalls diejenigen Worte ausspart, die diese un- 5 Als weiße Kreise sind funktionsfähige Speicherbrauchbaren Speicherelemente enthalten. elemente dargestellt, unbrauchbare Speicherelemente
Diese Methoden sind jedoch nur in Fällen anwend- sind durch schwarze Kreise angedeutet. Jedes Speibar,
bei denen die Ausfallrate relativ gering ist. Hier- cherelement ist über eine Bitleitung BL, die in Spalfür
ein Zahlenbeispiel. In einer Speicherebene seien tenrichtung verläuft, und eine Wortleitung WL, die in
1024 Worte zu je 50 Bits vorgesehen. Unter der An- io Zeilenrichtung verläuft, angesteuert,
nähme, daß in 100/o aller Worte mindestens ein un- EHe Tatsache, daß einige Speicherelemente wegen brauchbares Speicherelement auftritt, so ergibt sich ihrer Fehlerhaftigkeit unbrauchbar sind, läßt sich in eine Zahl von 102 auszusparenden Worten. Wird einem üblichen logischen Prüfprogramm feststellen, angenommen, daß die Fehler in der Ebene statistisch da ja die Verdrahtung bereits in der gezeigten Weise verteilt sind, so wird es nur wenige Worte mit mehr 15 vollständig vorhanden ist und nicht mehr verändert als einem Fehler geben. Die maximal zulässige Aus- werden soll.
nähme, daß in 100/o aller Worte mindestens ein un- EHe Tatsache, daß einige Speicherelemente wegen brauchbares Speicherelement auftritt, so ergibt sich ihrer Fehlerhaftigkeit unbrauchbar sind, läßt sich in eine Zahl von 102 auszusparenden Worten. Wird einem üblichen logischen Prüfprogramm feststellen, angenommen, daß die Fehler in der Ebene statistisch da ja die Verdrahtung bereits in der gezeigten Weise verteilt sind, so wird es nur wenige Worte mit mehr 15 vollständig vorhanden ist und nicht mehr verändert als einem Fehler geben. Die maximal zulässige Aus- werden soll.
fallrate beträgt folglich etwa Der erste Schritt ist die Veränderung der unbrauchbaren
Speicherelemente in der Weise, daß sie
102 ^ Q2o/O bei der Abfrage (»Lesen«) Signale abgeben, die sich
1024 · 50 ~ ' zo deutlich von den 0- bzw. L-Signalen der funktionsfähigen
Speicherelemente unterscheiden. Bei einem
Derartig niedrige Ausfallraten sind heute un- Halbleiterspeicher kann dies beispielsweise dadurch
realistisch. erreicht werden, daß am Ausgang eines Speicher-
Wird von einer Ausfallrate von 10% ausgegangen, elementes eine oder mehrere Verbindungen unterbroso
ergibt sich für jedes Wort im Mittel, daß fünf 25 chen werden, z. B. in der üblichen Foto-Ätztechnik
Speicherelemente unbrauchbar sind. Bei statistischer oder durch gesteuerte scharf gebündelte Laserstrah-Verteilung
dieser Elemente über die Ebene sind die len. Detaillierte Beispiele hierfür werden weiter unten
Probleme, die sich ergeben, wenn eine individuelle beschrieben.
Verdrahtung vorgesehen werden soll, die die un- Bei einem Dünnschichtspeicher kann man beibrauchbaren
Speicherelemente ausspart, nahezu un- 30 spielsweise durch eine örtliche starke Erhitzung die
lösbar. magnetische Charakteristik zerstören, was sich wie-
Der Erfindung liegt die Aufgabe zugrunde, einen derum z. B. durch einen Laserstrahl bewerkstelligen
Datenspeicher der genannten Art zu schaffen, der die läßt. In diesem Fall wird beispielsweise beim Lesen
genannten Probleme auf einfache Weise löst. statt eines positiven oder negativen Impulses gar
Die Erfindung besteht darin, daß die unbrauch- 35 kein Impuls auf der Leseleitun? auftreten,
baren Speicherelemente des Datenspeichers derart Soil nun ein Wort, dr.s im Speicher gespeichert verändert sind, daß sie bei der Abfrage Signale ab- werden soll, w Bits enthalten und ist auf Grund des geben, die die Unbrauchbarkeit des Speicherelemen- Fabrikationsprozesses mit einer mittleren Anzahl untes kenntlich machen, und daß in der Ansteuerschal- brauchbarer Speicherelemente / zu rechnen, so wird tung Mittel vorgesehen sind, die beim Einschreiben 40 bei der Herstellung des Speichers die Anzahl der des Wortes diejenigen Bits, die mittels eines un- Speicherelemente für das Wort zu w + f gewählt. Im brauchbaren Speicherelementes gespeichert werden Prinzip kann jetzt das Wort vollständig gespeichert sollen, auf das nächstfolgende brauchbare Speicher- werden, jedoch ergeben sich beim Lesen und Schreielement verschieben. ben gewisse Schwierigkeiten, die sich aus der erfor-
baren Speicherelemente des Datenspeichers derart Soil nun ein Wort, dr.s im Speicher gespeichert verändert sind, daß sie bei der Abfrage Signale ab- werden soll, w Bits enthalten und ist auf Grund des geben, die die Unbrauchbarkeit des Speicherelemen- Fabrikationsprozesses mit einer mittleren Anzahl untes kenntlich machen, und daß in der Ansteuerschal- brauchbarer Speicherelemente / zu rechnen, so wird tung Mittel vorgesehen sind, die beim Einschreiben 40 bei der Herstellung des Speichers die Anzahl der des Wortes diejenigen Bits, die mittels eines un- Speicherelemente für das Wort zu w + f gewählt. Im brauchbaren Speicherelementes gespeichert werden Prinzip kann jetzt das Wort vollständig gespeichert sollen, auf das nächstfolgende brauchbare Speicher- werden, jedoch ergeben sich beim Lesen und Schreielement verschieben. ben gewisse Schwierigkeiten, die sich aus der erfor-
Sie besteht bei einer Speicherschaltung, bei der 45 deriichen Stellenverschiebung, die die unbrauchbaren
bereits mindestens zwei Speicherelemente als Bit- Speicherelemente ausspart, ergeben.
stellen-Speicherelementgruppe pro Bitstelle vorge- Im folgenden sollen der Einfachheit halber zusehen sind und im Falle seiner Brauchbarkeit ein ein- nächst die Maßnahmen erörtert werden, die beim ziges Element mit der Leseleitung verbunden ist, dar- Lesen diese Schwierigkeiten meistern, wobei eine in, daß in den unbrauchbaren Bitstellen-Speicher- 50 Schaltung nach F i g. 2 verwendet wird.
elementgTuppen ein Speicherelement derart verändert Es werde ein Wort mit fehlerhaften Speicherist, daß es bei der Abfrage ein Signal abgibt, das die elementen aufgerufen. Die Lesesignale von funktions-Unbrauchbarkeit der Bitstellen-Speicherelement- tüchtigen Speicherelementen werden einem Speichergruppe kenntlich macht, und daß Mittel vorgesehen register SR I zugeführt, die Signale, die von den unsind, die beim Einschreiben des Wortes diejenigen 55 brauchbaren Elementen abgegeben werden und geBits, die in einer unbrauchbaren Bitstellen-Speicher- maß den obigen Ausführungen als solche erkennbar elemeotgruppe gespeichert werden sollen, auf die sind, werden einem Speicherregister SR Π zugeführt, nächstfolgende brauchbareBitstellen-Speicherelement- Im Speicherregister SR I sind entsprechend den fehgTuppe bzw. das nächstfolgende brauchbare Ersatz- lerhaften Speicherelementen Leerstellen (*) enthalspeicherelement verschieben. 60 ten, während das Speicherregister SRTl an den glei-
stellen-Speicherelementgruppe pro Bitstelle vorge- Im folgenden sollen der Einfachheit halber zusehen sind und im Falle seiner Brauchbarkeit ein ein- nächst die Maßnahmen erörtert werden, die beim ziges Element mit der Leseleitung verbunden ist, dar- Lesen diese Schwierigkeiten meistern, wobei eine in, daß in den unbrauchbaren Bitstellen-Speicher- 50 Schaltung nach F i g. 2 verwendet wird.
elementgTuppen ein Speicherelement derart verändert Es werde ein Wort mit fehlerhaften Speicherist, daß es bei der Abfrage ein Signal abgibt, das die elementen aufgerufen. Die Lesesignale von funktions-Unbrauchbarkeit der Bitstellen-Speicherelement- tüchtigen Speicherelementen werden einem Speichergruppe kenntlich macht, und daß Mittel vorgesehen register SR I zugeführt, die Signale, die von den unsind, die beim Einschreiben des Wortes diejenigen 55 brauchbaren Elementen abgegeben werden und geBits, die in einer unbrauchbaren Bitstellen-Speicher- maß den obigen Ausführungen als solche erkennbar elemeotgruppe gespeichert werden sollen, auf die sind, werden einem Speicherregister SR Π zugeführt, nächstfolgende brauchbareBitstellen-Speicherelement- Im Speicherregister SR I sind entsprechend den fehgTuppe bzw. das nächstfolgende brauchbare Ersatz- lerhaften Speicherelementen Leerstellen (*) enthalspeicherelement verschieben. 60 ten, während das Speicherregister SRTl an den glei-
Im folgenden wird die Erfindung an Hand einiger chen Stellen eine »L« zeigt. Wird das Speicherregistei
Ausfuhrungsbeispiele unter Zuhilfenahme von Ab- SR I als Schieberegister ausgeführt, so kann durch die
bildungen näher erläutert. erforderliche Anzahl von Verschiebungen das ge-
Der Einfachheit halber sei davon ausgegangen, daß wünschte Aufrücken zu einem in der richtigen Rei-
ein Halbleiterspeicher betrachtet werde, bei dem die 65 henfolge gespeicherten Wort erreicht werden.
Speicherelemente als bistabile Kippstufen ausgebildet Beim Einschreiben eines vorgegebenen Worte;
sind. läuft der Vorgang umgekehrt ab. Zunächst wird di<
Wie schon oben dargelegt sind aber die angewen- Adresse aufgerufen. Im Speicherregister SR Π er-
I 931 524
7 8
7 8
scheinen die fehlerhaften Speicherelemente mit ihrem Diese Information kann auf Grund der besonderen
Stellenwert. Das vorgegebene Wort wird in das Spei- Ausgangssignale der fehlerhaften Speicherelemente
cherregister SRI eingegeben und in diesem so aus- durch einen nochmaligen Lesevorgang gewonnen
einandergerückt, daß entsprechend dem Inhalt des werden, oder wie in F i g. 5 gezeigt, durch ein weite-
Speicherregisters 5RII die fehlerhaften Speicher- 5 res Speicherregister SRIII, das die gleiche Informa-
elemente ausgespart werden. Sodann wird das Wort tion enthält wie das Speicherregister 5RII im oben
aus dem Speicherregister 5RI in den Speicher über- beschriebenen Fall. Zum Auseinanderrücken der Bits
nommen. Es ist auch möglich, ein zusätzliches Spei- braucht nun in der Schaltung nach F i g. 5 eine Ver-
cherregrster SRIII derart vorzusehen, daß beim Schiebung nur im Speicherregister SR I vorgenommen
Lesen das eine, beim Einschreiben das andere der io zu werden. Hierfür zeigt F i g. 6 ein Beispiel, das in
Speicherregister SRII bzw. SRIII die Fehlerstellen- der gleichen Weise aufgebaut ist wie das Beispiel in
anzeige übernimmt. F i g. 3.
Im folgenden soll noch dargelegt werden, wie die Die beschriebenen Schaltungen liefern eine serielle
geschilderten Schiebeoperationen bewerkstelligt wer- Verschiebung, so daß mehrere Schiebetakte ausgeben
können. *5 nutzt werden müssen, was Zeit erfordert. Der Spei-
F i g. 2 zeigt ein erstes Ausführungsbeispiel, mit cherzyklus wird dadurch verlängert. Zwar ist diese
dessen Hilfe der Auslesevorgang nochmals erläutert Verlängerung deshalb verhältnismäßig gering, weil
wird. SR I und SR II sind die schon erwähnten Spei- Verschiebungen wesentlich rascher zu bewerkstellicherregister,
wobei im Speicherregister SR II die mit gen sind als Lese- oder Schreibvorgänge. Trotzdem
fehlerhaften Speicherelementen bestückten Stellen ao wäre es vorteilhaft, die geschilderten Verschiebungen
durch eine L vermerkt sind, während die Stellen, die in einem einzigen Takt durchzuführen. Dies ist nach
durch funktionsfähige Speicherelemente realisiert der eben beschriebenen Methode möglich, wenn in
sind, mit einer 0 erscheinen. Im Speicherregister SRI jedem Wort nur maximal ein einziges Speichersind
die entsprechenden fehlerhaften Stellen mit * element fehlerhaft ist. Unter Zugrundelegung der gebezeichnet.
Dort kann L oder 0 stehen, was jedoch as nannten Werte führt das zu einer maximal zulässigen
völlig belanglos ist. Im Speicheiregister SR I sind nun Ausfallrate von
von links nach rechts die Bits B1 bis B4 enthalten, die ._,
von links nach rechts die Bits B1 bis B4 enthalten, die ._,
das Wort bilden. Jedes dieser Bits B1 kann eine 0 ^ 2°/o.
oder ein L sein. 1024'50
Zwischen den Speicherregistern SRI und SRII ist 30
ein Netzwerk aus UND- und ODER-Schaltungen Dieser Wert ist heute bei großen Kapazitäten kaum
vorgesehen, die ein Verschieben der Bits innerhalb erreichbar. Es sei aber darauf hingewiesen, daß ohne
des Speicherregisters SRI nach links bewirken sol- Anwendung der erfindungsgemäßen Datenspeicher-
len. Die Ausgänge der Stufen des Speicherregisters ansteuerungsschaltung ein Speicher mit einer der-
SRII sind dabei (mit Ausnahme der ersten und der 35 artigen Ausfallrate, bei dem in der bisher bekannten
letzten Stufe) mit jeweils einem Eingang eines Weise fehlerhafte Worte ausgespart werden, bereits
ODEP-Gatters verbunden, dessen Ausgang mit dem als unbrauchbar anzusehen wäre,
zweiten Eingang des nächstfolgenden ODER-Gatters In vorteilhafter Weiterbildung der Erfindung wird
verbündet" ist. Die Eingänge der Stufen des Speicher- die serielle Verschiebung durch eine parallel verlau-
registers SRI (mit Ausnahme der ersten Stufe) sind 40 fende Operation ersetzt.
mit den Ausgängen von UND-Gattern verbunden, F i g. 7 zeigt eine hierfür geeignete Schaltung, bei
deren Eingänge mit den Ausgängen der zugehörigen der wiederum zwei Speicherregister SRI, SRII vor-ODER-G
atter verbunden sind (bzw. im Falle des gesehen sind, die in gleicher Weise, wie oben beersten
UND-Gatters mit dem Ausgang deT ersten schrieben, Informationen über die unbrauchbaren
Stufe des Speicherregisters SRII). Dem jeweils zwei- 45 Speicherelemente bzw. die Bitfolge des Speicherworten
Eingang der UND-Gatter wird ein Schiebetakt tes beinhalten. Jeder Stelle des Wortes ist ein Auszugeführt.
Dieser Schiebetakt wird über zwei Ver- wählschalter S1 bis S4 zugeordnet, der vier Stellungen
zögerungsglieder mit der Verzögerungszeit χ außer- einnehmen kann. Der hier dargestellte Schalter wire
dem dem Speicherregister SRII zugeführt. Für die zweckmäßig in bekannter Weise aus elektronischer
Funktion der in F i g. 2 gezeigten Anordnung gibt 50 Elementen realisiert. Stehen alle Schalter S1 bis S4 ix
F i g. 3 ein Beispiel, bei dem jeweils übereinander die einer ersten Stellung O, so werden die einzelnen Stu
Inhalte der Speicherregister SRI und SRII zu auf ein- fen des Speicherregisters SRI in der normalen Rei
anderfolgenden Taktzeiten dargestellt sind. In diesem henfolge direkt mit den Eingangsklemmen bt bis b
Falle ist wiederum w = 4, / = 3. Im ersten Takt wer- verbunden, die den Schalterarmen der Auswahlschal
den alle Informationen im Speicherregister SRI, die 55 ter S1 bis S4 zugeordnet sind. Steht ein Auswahl
rechts von der ersten, von links her gezählten Fehl- schalter in einer zweiten Stellung 1, so entspricht die
stelle liegen, um eine Stelle nach links gerückt. Dann einem einmaligen Verschieben der betreffenden Stell
wird im Speicherregister SRII die erste L von links nach rechts. Entsprechendes gilt für die übrige
gelöscht usf. Für die Funktion der Schaltung ist noch Schalterstellungen.
eine Anordnung ELL erforderlich, die ein Kriterium 60 Für das Zusammenrücken der Informationen ii
für »erste L von links« liefert und über ein Lösch- Speicherregister SR I beim Lesen werden jedoch Ve
glied LG die jeweils »erste L von links« löscht Schiebungen benötigt, die von den im Speicherregist
Solche Anordnungen sind bekannt und im Aufbau SRII enthaltenden Informationen abhängen, entlai
einfach, siehe z.B. Fig.4a oder 4b. Nach maximal des Speicherregisters SRI also unterschiedlich se
ί Schiebetakten steht die gelesene Information in ge- 65 können. In dem in Fig. 7 gezeigten Beispiel ist es £
wohnter Weise im Speicherregister SR I an. forderlich, daß die Auswahlschalter von links nai
Zum Einschreiben wird wiederum die Information rechts in den Stellungen 0,0,2,3 stehen, damit die i
über die fehlerhaften Speicherelemente benötigt. Speicherregister SRI enthaltende Information um
9 10
Aussparung der fehlerhaften Speicherelemente an tion beim Lesen beschrieben, so kann beim Ein-
den vier Ausgangsklemmen O1 bis b4 ansteht. Es ist schreiben das Prinzip entsprechend angewandt wer-
also erforderlich, aus den Informationen im Speicher- den, wobei jedoch nach rechts statt nach links ver-
register SR II Signale zur Einstellung der Auswahl- schoben werden muß.
schalter S1 bis S4 abzuleiten. Fig. 8 zeigt ein Schema, 5 Im folgenden soll gezeigt werden, wie in einfacher
wie in mehreren aufeinanderfolgenden Schritten der Weise die eingangs geforderte Kenntlichmachung un-Inhalt
des Speicherregisters SR II auf 0 gebracht brauchbarer Speicherelemente erreicht werden kann,
werden kann, wobei gleichzeitig die Einstellgrößen wenn die Speicherelemente E durch bistabile Kippfür
die Auswahlschalter S1 bis S4 gewonnen werden. stufen realisiert sind. In Fi g. 11 sei E1 ein funktions-Ausgehend
von dem in F i g. 7 gezeigten Inhalt des io tüchtiges Element, E9 sei als unbrauchbar ermittelt
Speicherregisters SR II wird in einem ersten Schritt worden. Waagerecht "dargestellt sind Wortleitungen
eine »erste Verknüpfungsgröße« derart gebildet, daß WL, denen der Takt T zum Lesen des jeweiligen
nach der »ersten L von links« nach recht hin alle Wortes zugeführt werden. Senkrecht dazu ist eine
Stellen mit einer L besetzt werden. Danach wird eine Bitleseleitung BL angeordnet, die über einen Wider-Verknüpfungsgröße
»erste L von links« gebildet 15 stand mit einer Spannungsquelle von —0.1 V ver-(dritte
Zeile in F i g. 8). Diese Verknüpfungsgrößc bunden ist. Jedes der Speicherelemente E1 und E2 ist
wird negiert und mit der ursprünglich vorgegebenen über zwei gegeneinandergeschaltete Dioden Dn, D11
Verknüpfungsgröße, die dem Inhalt des Speicher- bzw. D21, D22 mit der Bitleseleitung BL verbunden,
registers SR II entspricht (erste Zeile), konjunktiv Über jeweils eine Diode D13 bzw. D23 ist der Verbinverknüpft
(vierte Zeile). Das Ergebnis dieser Ver- 20 dungspunkt der Diode D11, D12 bzw. D21, D22 mit der
knüpfung ist eine Verknüpfungsgröße, die der ur- zugehörigen Wortleseleitung WLl bzw. WL2 versprünglichen
Verknüpfungsgröße (erste Zeile) bis auf bunden. Außerdem liegt dieser Punkt über Widereine
Stelle völlig entspricht. Lediglich die erste L von stände an einer Spannung von — 3 V. Vorausgesetzt,
links ist durch eine 0 ersetzt. Diese neugebildete Ver- daß jedes Speicherelement die Spannungswerte — 1
knüpfungsgröße wird in einem zweiten Schritt zum 25 oder 0 V abgeben kann und daß der Takt T den Wert
Ausgangspunkt genommen, und nach den entspre- 0 V für den Ruhestand und den Wert — 2 V für die
chenden Operationen wird schließlich der Inhalt des Abfrage aufweist, ergibt sich für das funktionstüchtige
Speicherregisters SR II durch Nullen repräsentiert. Element je nach seinem gespeicherten Inhalt eine
Es läßt sich eine sehr vorteilhafte Schaltung finden. Spannung von —0,1 oder — 1 V in der Bit-Leselei-
um die geschilderten Operationen zu realisieren. 30 tung, während für das unbrauchbare Speicherelement
F i g. 9 zeigt sie für ein einziges Speicherelement E durch Auftrennung der Verbindung zwischen der
des" Speicherregisters SRII. Dem einen Ausgang der Diode D21 und dem Verbindungspunkt mit der Diode
Stufe ist ein ODER-Gatter 1 nachgeschaltet, dessen D22 eine Spannung von — 2 V abgegeben wird, die
zweiter Eingang mit dem ODER-Gatter der vorher- als Kriterium für die Unbrauchbarkeit des Elementes
gehenden Stufe" des Speicherregisters verbunden ist. 35 verwendet werden kann. Es sei darauf hingewiesen.
Am Ausgang dieses ODER-Gatters 1 ist die »erste daß bei Speichern üblicher Bauart die Abtrennung
Verschiebungsgröße« abgreifbar. fehlerhafter Speicherelemente von der Bit-Leselei-
Der Ausgang des Speicherelementes ist weiterhin tung nicht dazu führt, daß sich fehlerhafte Elemente
mit einem ersten Eingang eines UND-Gatters 2 ver- durch eine besondere Spannung zu erkennen geben,
bunden, dessen zweiter Eingang negiert ebenfalls mit 40 Dies ergibt sich daraus, daß zur Bit-Leseleitung stets
dem ODER-Gatter der vorhergehenden Stufe ver- die Ausgänge sehr vieler Speicherelemente hinführen,
knüpft ist und dessen Ausgang mit einem negierten die normalerweise nach Art einer ODER-Schaltung
Eingang eines weiteren UND-Gatters 3 verbunden funktionieren. Wenn die nicht aufgerufenen Speicherist.
Der andere, nicht negierte Eingang des UND- elemente ein 0-Potential an die Bit-Leseleitung abGatters
3 ist ebenfalls mit dem Ausgang des Speicher- 45 geben, ändert somit ein aufgerufenes Speicherelemem
elementesverbunden. Am Ausgang des UND-Gatters 2 dieses Potential nur dann, wenn es eine L gespeichert
ist die Verschiebungsgröße »erste L von links« abzu- hat. Ein abgetrenntes Speicherelement ist also von
greifen. Am Ausgang des UND-Gatters 3 wird das einem eine 0 speichernden Speicherelement nichi
Ergebnis der konjunktiven Verknüpfung des negier- unterscheidbar. Es sind also besondere Schaltmaßten
Vektors »erste L von links« und des Ursprung- 50 nahmen erforderlich, damit ein Signal eines ausgeliehen
Inhalts des Speicherregisters SÄ II abgenom- rufenen fehlerhaften Speicherelementes allein da:
men. Vom Ausgang des UND-Gatters 3 geht es direkt Potential an der Bit-Leseleitung bestimmt, wie diei
zum nächsten Schritt gemäß Fig. 8 weiter. in Fig. 11 als Beispiel gezeigt wird. Eine weiten
Sind für eine Stelle des Speicherregisters SR II alle Möglichkeit besteht darin, daß die 0- und L-Signalc
erforderlichen Verschiebungsgrößen abgeleitet wor- 55 aufgerufener funktionstüchtiger Elemente durcl·
den, so muß die höchste Verschiebungsgröße Vor- andere Potentiale dargestellt werden, als im Ruhe
rang vor den anderen erhalten. Dies kann beispiels- zustand auf der Bit-Leseleitung vorhanden ist. Danr
weise mittels einer Schaltung nach Fig. 10 gesche- muß nur dafür gesorgt werden, daß aufgerufene feh
hen, bei der von oben her die Verschiebungsgrößen lerhafte Speicherelemente das Ruhepotential der Bit
zugeführt werden und bei der unten die entspre- 60 Leseieitung unverändert lassen. Da bekannt ist, zi
chende Schalterstellung abgegriffen wird. Diese welchem Zeitpunkt eine Abfrage vorgenommen wird
Schalterstellung wird dem zugehörigen Auswahlschal- zeigt das Bestehenbleiben des Ruhepotentials dam
ter nach Fig. 7 zugeführt. Jeder dieser Auswahl- sofort an, daß ein fehlerhaftes Speicherelement auf
schalter S1 bis S4 erhält an der erforderlichen Schal- gerufen wurde.
terklemme so ein ausgezeichnetes Potential, das die 65 Fig. 12 zeigt ein Ausführungsbeispiel für dies«
sofortige Durchschaltung für diese Registerstelle er- zweite Art der Kenntlichmachung fehlerhafter Spei
möglicht. cherelemente. Es seien wiederum waagerechte Wort
Wurde eben das Zusammenrücken der Informa- leitungen PFL1 und WL2 dargestellt, senkrecht seiet
Bit-Leseleitungen BLx und BL2 dargestellt, die am
oberen Ende auf Widerstände jeweils an einer Spannung von — 2 V liegen. Die Speicherelemente E1 bis
E4 geben, wenn sie funktionsfähig sind, die Spannungswerte
— 1 V oder 0 V ab. Dem Ausgang der Speicherelemente sind jeweils die Emitter von Transistoren
Ts1 bis Ts4 nachgeschaltet. Die Basis der
Transistoren ist jeweils über Widerstände mit den Wortleitungen WL verbunden. Der Kollektor der
Transistoren ist jeweils mit den Bit-Leseleitungen BL verbunden. Zusätzlich sind zu den Wortleitungen WL
Hilfsleitungen HLx und HL2 vorgesehen, die über
Dioden D1 bis D4 mit den Kollektoren der Transistoren
verbunden sind. Auf der Wortleitung WL liegt im Ruhezustand ein Potential von +1 V, das die Transistoren
(vom pnp-Typus) im gesperrten Zustand hält. Für diese Abfrage erscheint an den Wortleitungen
WL eine Spannung von — 2 V, die die Transistoren durchschaltet, so daß an den Bit-Leseleitungen
BL unten die Spannungswerte — 1 oder 0 V je nach dem Inhalt des abgefragten Speicherelementes E erscheinen.
Wird eines der Speicherelemente E als unbrauchbar erkannt, so stellt sich auch hier wieder die Frage,
wie eine der Leitungsverbindungen am besten unterbrochen werden kann, um eine eindeutige Kennzeichnung
dieses Speicheielementes zu erhalten.
Die eingangs erwähnte Anwendung eines Lasers erfordert wegen der erforderlichen Präzision des Zielens
dann, wenn eine große Anzahl von fehlerhaften Elementen vorliegt, einen untragbaren Zeitaufwand.
Entsprechendes gilt für Foto-Ätztechnik, die die Herstellung einer jeweils individuellen Maske erfordert.
Fig. 12 zeigt einen Weg, wie die genannten Schwierigkeiten
umgangen werden können. In die Verbindung der Kollektoren der Transistoren zu den Bit-Leseleitungen
BL sind »Schmelzsicherungen« F eingesetzt, die vom Transistor her gesehen hinter der
Verbindung mit der Diode D liegen. Diese Schmelzsicherungen können beispielsweise als besonders
schmal ausgeführte Leiterzüge ausgebildet sein, die durch einen erhöhten Stromfluß zum »Durchbrennen«
veranlaßt werden können.
Die Stromstöße können über die eingezeichneten Hilfsleitungen HL zugeführt werden. Nach dieser
Operation werden die Dioden durch eine genügend große negative Vorspannung auf der Hilfsleitung HL
dauernd gesperrt.
Werden die Dioden ebenfalls gleich mitintegriert hergestellt, so können sie natürlich auch ihrerseits
wieder Fehler aufweisen. Zwar ist es möglich, diese Dioden mit besonderer Sorgfalt herzustellen, etwa indem
man ihnen eine besonders große Fläche zuweist, jedoch bleibt grundsätzlich die Schwierigkeit bestehen,
daß die Dioden möglichst ohne Fehler hergestellt sein müssen. Ein Ausweg aus diesen Schwierigkeiten
könnte darin bestehen, daß die Stromimpulse an die Schmelzsicherung F durch aufzusetzende
Kontaktbürsten zugeführt werden. Eine andere Möglichkeit, die besonders geeignet ist, wenn sehT
viele und sehr kleine Speicherelemente vorhanden sind, besteht darin, bei der Herstellung an der Stelle
der Dioden D eine Leitungsunterbrechung vorzusehen. Nachdem durch die Prüfung die Koordinaten
der fehlerhaften Speicherelemente festgestellt worden sind, werden in der üblichen Maskentechnik sämtliche
Leitungen an der Stelle der Dioden D durchverbunden. Durch Stromstöße in den betreffenden Bit-Leseleitungen
und Hilfsleitungen BL bzw. HL werden die zu den als fehlerhaft festgestellten Koordinaten
gehörenden Schmelzsicherungen F durchgebrannt. Zum Schluß werden wieder in der üblichen Maskentechnik
sämtliche Leitungen an der Stelle der Diode D durch Ätzung unterbrochen. Bei dieser Methode
werden keine individuellen Masken benötigt.
In der Praxis hat sich gezeigt, daß Fehler, die die Speicherelemente unbrauchbar machen, meist gehäuft
ίο an gewissen Stellen der Speicherebene auftreten. Der
Grund für die Häufung ist in größeren Kristallfehlern oder in Abbildungsfehlern am Rand zu suchen. In
solchen Fällen ist eine Abhilfe dadurch möglich, daß jedem zu speichernden Bit mehr als ein Speicherelement
zugeordnet wird. Aus Sicherheitsgründen wird man die zu einem Bit gehörenden Speicherelemente
nicht dicht beieinander, sondern an verschiedenen Stellen der Speicherebene anordnen.
Fig. 13 zeigt in schematischer Darstellung den Fall,
daß pro Bit zwei Speicherelemente vorgesehen sind. Die aus den Bits gebildeten Worte liegen jeweils um
eine halbe Speicherbreite auseinander und werden parallel angesteuert. Die unbrauchbaren Speicherelemente
sollen dabei von der Leseleitung abgetrennt sein, wofür eine der oben geschilderten Techniken geeignet
ist, während die funktionstüchtigen Speicherelemente sämtlich angeschlossen bleiben. Unter diesen
Umständen wird nur für den Fall, daß beide einem Bit zugeordneten Speicherelemente unbrauchbar
sind, eine Aussparung gemäß dem oben geschilderten System erforderlich. Im Mittel können bei jeweils
zwei Speicherelementen pro Bit 50 0Zo der gleichmäßig
statistisch verteilten Fehler kompensiert werden; der Prozentsatz der Fälle, bei denen beide Speicherelemente
eines Bits unbrauchbar sind, dürfte verhältnismäßig gering sein.
Im folgenden sei eine vorteilhafte Weiterbildung der Erfindung beschrieben, bei der von einem Hilfsspeicher
Gebrauch gemacht wird.
Bei der Herstellung von integrierten Schaltungen muß allgemein darauf geachtet werden, daß sich sowenig
Anschlüsse wie möglich ergeben, da die Herstellung einer großen Zahl äußerer Verbindungen
technologisch schwierig ist. Es ist also vorteilhaft, auf
+5 einer Speicherebene eines wortorganisierten Speichers
die Wortauswahlschaltung schon zusammen mit den Speicherelementen vorzusehen. Wird beispielsweise
bei einem aus bistabilen Kippstufen aufgebauten Halbleiterspeicher die Wortauswahlschaltung auf der
gleichen Grundplatte realisiert, so kann diese Wortauswahlschaltung
wiederum Fehler aufweisen, die einen ordnungsgemäßen Speicherbetrieb durch fehlerhafte
Dekodierung stört.
Man könnte daran denken, diejenigen Worte, di< zu solchen Fehlstellen innerhalb der Wertauswahl
schaltung gehören, als unbrauchbar anzusehen un< somit zur Speicherung nicht heranzuziehen, günstige
jedoch ist der Einsatz eines Hilfsspedchers.
Der Einsatz eines solchen HilfsSpeichers sei im fol genden an Hand der F i g. 14 kurz skizziert Nebe
einem aus den beschriebenen Speicherelementen au1 gebauten und als Hauptspeicher bezeichneten Spe
eher Spx ist ein kleinerer HilfsSpeicher Sp2 vorg<
sehen.
Nach der Herstellung der Speicherebene jewei beider Speicher wird zunächst überprüft, weld
Worte sich infolge Fehlem innerhalb der Wortau wahlschaltung nicht oder falsch, beispielsweise do
pell einstellen lassen. Außerüem wird die obenerwähnte
Prüfung auf unbrauchbare Speicherelemente innerhalb der Worte vorgenommen. Die Adressen
der Worte, die entsprechend der Prüfung nicht benutzbar sind, da sie entweder fehlerhaft einstellbar
sind oder mehr unbrauchbare Speicherelemente enthalten als zulässig, werden in einem Hilfsspeicher
notiert.
Entsprechend der Notierung nicht benutzbarer Adressen werden jetzt die Adressen der nicht brauchbaren
Worte des Hauptspeichers Sp1 in einem Zuordner 2 den Adressen der funktionstüchtigen Worte
des Hilfsspeichers Sp2 zugeordnet. Derartige Zuordner
sind bekannt und einfach zu realisieren, beispielsweise als Diodenmatrizen. Bei der Abfrage wird nun
dann, wenn der Adresse im Hauptspeicher .5Jp1 mehr
unbrauchbare Speicherelemente als zulässig angehören, sowohl im Hauptspeicher Sp1 als auch im
iÜlfsspeicher Sp2 ein Speicherinhalt hinausgelesen.
Da nur der aus dem Hilfsspeicher Sp? gelesene Speicherinhalt
als richtig anzusehen ist, wird ihm in einei Vorrangschaltung VS der Vorzug gegeben, so daß
der richtige Speicherinhalt im Speicherregister SpR erscheint. Derartige Vorrangschaltungen sind einfach
zu realisieren, beispielsweise entsprechend Fig. 15. wo einem UND-Gatter ein ODER-G atter nachgeschaiiet
ist, wobei dem UND-Gatter der Inhalt des Hauptspeichers Sp1 und der negierte Auslesebefehl
ίο für den Hilfsspeicher 2 zugeführt werden, während
dem ODER-Gatter neben der Ausgangsgröße de: UND-Gatters der Speicherinhalt des Hilfsspeichers 2
zugeführt wird.
Der Vorteil der eben beschriebenen Weiterbildung
liegt darin, daß neben dem großen Hauptspeichei lediglich ein wesentlich kleinerer Hilfsspeicher ver
wendet werden muß, dessen Größe sich nach der Anzahl der zu erwartenden unbrauchbaren Speicherelemente
des Hauptspeichers richtet.
Hierzu 3 Blatt Zeichnungen
Claims (17)
1. Datenspeicher- und Datenspeicheransteuerschaltung, bei der eine sehr große Anzahl von
gleichen Speicherelementen zu einem Speicher S derart zusammengefaßt ist, daß Wörter mit jeweils
vorgegebener Bitzahl gespeichert werden, wobei auf Grund des Herstellungsprozesses der
Speicherelemente ein Teil desselben unbrauchbar ist, bei der für jedes Wort über die vorgegebene xo
Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind, deren Anzahl entsprechend der
Anzahl der für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt ist, dadurch
gekennzeichnet, daß die unbrauchbaren Speicherelemente des Datenspeichers derart verändert sind, daß sie bei der Abfrage
Signale abgeben, die die Unbrauchbarkeit des Speicherelemente:» kenntlich machen, und daß
in der Ansteuerschaltung Mittel vorgesehen sind, die beim Einschreiben des Wortes diejenigen Bits,
die mittels eines unbrauchbaren Speicherelementes gespeichert werden sollen, auf das nächstfolgende
brauchbare Speicherelement verschieben.
2. Datenspeicher- und Datenspeicheransteuerschaltung, bei der eine sehr große Anzahl von
gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß Wörter mit jeweils
vorgegebener Bitzahl gespeichert werden, wobei auf Grund des Herslellungsprozesses der
Speicherelemente ein Teil desselben unbrauchbar ist, wobei pro Bitstelle mindestens zwei Speicherelemente
als Bitstellen-Speicherelementgruppe vorgesehen sind, wovon im Falle seiner Brauchbarkeit
ein einziges Element mit der Leseieitung verbunden ist und wobei außerdem für jedes
Wort über die vorgesehene Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind, deren
Anzahl entsprechend der Anzahl der für das Wort zu erwartenden unbrauchbaren Bitstellen-Speicherelementgruppen
gewählt ist, dadurch gekennzeichnet, daß in den unbrauchbaren Bitstellen-Speicherelementgruppen
ein Speicherelement derart verändert ist, daß es bei der Abfrage ein Signal abgibt, das die Unbrauchbarkeit der Bitstellen-Speicherelementgruppe
kenntlich macht, und daß Mittel vorgesehen sind, die beim Einschreiben des Wortes diejenigen Bits, die in einer
unbrauchbaren Bitstellen-Speicherelementgruppe gespeichert werden sollen, auf die nächstfolgende
brauchbare Bitstellen-Speicherelementgruppe bzw. das nächstfolgende brauchbare Ersatzspeicherelement
verschieben.
3. Datenspeicher- und Datenspeicheransteuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß Mittel vorgesehen sind, die beim Auslesen solche Stellen unterdrücken, die zu
unbrauchbaren Speicherelementen bzw. Bitstellen-Speicherelementgruppen gehören.
4. Datenspeicher- und Datenspeicheransteuerschaltung nach Anspruch 1,2 oder 3, dadurch gekennzeichnet,
daß mindestens ein als Schieberegister ausgebildetes Speicherregister (SRU,
SKIII) vorgesehen ist, dessen Stellenzahl gleich der Summe der Zahl der vorgegebenen Bits und
der Zahl der zusätzlichen Speicherelemente ist und in dem die unbrauchbaren Speicherelemente
bzw. Bitstellen-Speicherelementgruppen zugeordneten Stellen durch ein L markierbar sind, daß
das einzuschreibende oder gelesene Wort in einem weiteren als Schieberegister ausgebildeten Speicherregister
(SRI) gleicher Stellenzahl wie die erstgenannten Speicherregistcr enthalten ist und
daß Mittel vorgesehen sind, die von einer ersten in einem der erstgenannten Speicherregister
(SR II, SRIII) markierten Stelle aus die folgenden
Stellen innerhalb des weiteren Speicherregisters (SRI) taktweise so lange verschieben, bis beim
Einschreiben die als zu unbrauchbaren Speicherelementen bzw. Bitstellen-Speicherelementgruppen
gehörigen Stellen ausgespart sind und beim LeäUi die entsprechenden Lücken ausgefüllt sind.
5. Datenspeicher- und DatenspeicheransteuerschaJtung
nach Anspruch 4, dadurch gekennzeichnet, daß die Mittel zur Stellenverschiebung
Auswahlschalter (S) sind, deren Zahl gleich der Bitzahl der Worte ist, und bei denen die Zahl der
Schaltlagen um 1 größer ist als die Zahl der unbrauchbaren Speicherelemente bzw. Bitstellen-Speicherelementgruppen
und die je nach Schaltlage die ihm direkt zugeordnete Stelle oder die nächsthöheren Stellen des Speicherregisters
(SR I) durchschalten und daß Mittel vorgesehen sind, die auf Grund des Inhaltes des Speicherregisters
(SÄ II bzw. SÄ III) die Schaltlage der
Auswahlschalter so wählen, daß unbrauchbare Speicherelemente bzw. Bitstellen-Speicherelementgruppen
ausgespart werden.
6. Datenspeicher- und Datenspeicheransteuerschaltung nach Anspruch 5, dadurch gekennzeichnet,
daß die die Schaltlage jedes der Auswahlschalter (S) bestimmenden Größen aus dem
Speicherregister (SÄ II, SÄ III) mittels eines logischen Netzwerks ableitbar sind, das dem Speicherregister
zugeordnet ist, und einen »ersten Schiebebefehl« dadurch abgibt, daß, ausgehend von
einer ersten mit L besetzten Stelle des Speicherregisters, alle weiteren Stellen mit L besetzt werden,
wenn L das Merkmal für die Unbrauchbarkeit des zugehörigen Speicherelementes bzw. der
Bitstellen-Speicherelementgruppen ist, daß die erste mit L besetzte Stelle der Information des
Speicherregisters (SÄ II, SÄ III) auf 0 gesetzt wird und daß die so geänderte Information entsprechend
zur Ableitung weiterer »Schiebebefehle« ausgenutzt wird, bis die maximal zugelassene
Zahl von L auf 0 gesetzt ist.
7. Datenspeicher- und Datenspeicheransteuerschaltung nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, daß zusätzlich zu dem aus den Speicherelementen gebildeten Speicher (Spt)
ein Hilfsspeicher (Sp2) in der Weise vorgesehen
ist, daß Worte, die in dem Speicher nicht eingeschrieben werden können, in dem Hilfsspeicher
gespeichert werden.
8. Datenspeicher- und Datenspeicheransteuerschaltung
nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Kenntlichmachung
unbrauchbarer Speicherelemente in der Weise erfolgt, daß sich bei der Abfrage des unbrauchbaren
Speicherelementes auf der Bitleseleitung (BL) ein besonderes Potential einstellt, das sich
von den in beiden möglichen Speicherzuständen eines funktionstüchtigen Speicherelementes bei
seiner Abfrage wiedergegebenen Potentialen unterscheidet.
3 4
9. Datenspeicher- und Datenspeicheransteuer- Speicher derart zusammengefaßt ist, daß Wörter jeschaltung
nach Anspruch 8, dadurch gekenn- weils vorgeggebener Bitzahl gespeichert werden, wozeichnet,
daß das besondere Potential sich von bei auf Grund des Herstellungsprozesses der Speidem
im Ruhezustand anliegenden Potential unter- cherelemente ein Teil desselben unbrauchbar ist, bei
scheidet. 5 der für jedes Wort über die vorgegebene Bitzahl hin-
10. Datenspeicher- und Datenspeicheransteuer- aus zusätzliche Speicherelemente vorgesehen sind,
schaltung nach Anspruch S, dadurch gekenn- deren Anzahl entsprechend der Anzahl der für das
zeichnet, daß das besondere Potential mit dem im Wort zu erwartenden unbrauchbaren Speicher-Ruhezustand
anliegenden Potential überein- elemente gewählt ist.
stimmt, während die die beiden möglichen Spei- io Die Erfindung betrifft außerdem eine Datenspeicherzustände
eines funktionstüchtigen Speicher- cherschaltung und eine Datenspeicheransteuerschalelementes
bei seiner Abfrage wiedergebenden tung, bei der eine sehr große Anzahl von gleichen
Potentiale von dem im Ruhezustand anliegenden Speicherelementen zu einem Speicher derart zusam-Potential
abweichend gewählt sind. mengefaßt ist, daß Wörter mit jeweils vorgegebener
11. Verfahren zur Bewirkung der Veränderung 15 Bitzahl gespeichert werden, wobei auf Grund des
unbrauchbarer Speicherelemente eLaes Daten- Herstellungsprozesses der Speicherelemente ein Teil
Speichers nach einem der Ansprüche 1 bis 6, da- desselben unbrauchbar ist, wobei pro Bitstelle mindedurch
gekennzeichnet, daß bei als bistabile Kipp- stens zwei Speicherelemente als Bitstellen-Speicherstufen
ausgebildeten Speicherelementen die Ver- elementgruppe vorgesehen sind, wovon im Falle
änderung durch Aultrennung mindestens einer 20 seiner Brauchbarkeit ein einziges Element mit der
Verbüidungsleitung in der Weise erfolgt, daß sich Leseleitung verbunden ist, und wobei außerdem für
beim Lesen ein Ausgangssignal an dem unbrauch- jedes Wort über die vorgegebene Bitzahl hinaus zubaren
Speicherelement ergibt, das sich von den sätzliche Speicherelemente vorgesehen sind, deren
Ausgangssignalen der funktionstüchtigen Spei- Anzahl der für das Wort zu erwartenden unbrauchcherelemente
seiner Größe nach unterscheidet. 25 baren Bitstellen-Speicherelementgruppen gewählt ist.
12. Verfahren nach Anspruch 11, dadurch ge- Die Rechnertechnik benötigt große Datenspeicher,
kennzeichnet, daß die Auftrennung einer Verbin- Kernspeicher, Dünnschichtspeicher und Halbleiterdungsleitung
in der Weise erfolgt, daß die Ver- speicher sind wegen der bei ihnen zu erreichenden
bmdungsleitung mit einem derart großen Strom kurzen Zugriffszeiten besonders interessant,
beaufschlagt wird, daß sie, vorzugsweise an einer 3° Die Notwendigkeit, Massenspeicher auf kleinem dafür vorbereiteten »Schmelzsicherung« (F), Raum unterzubringen, führte dazu, sogenannte intedurchbrennt. grierte Speicher anzustreben, für die in einem einzi-
beaufschlagt wird, daß sie, vorzugsweise an einer 3° Die Notwendigkeit, Massenspeicher auf kleinem dafür vorbereiteten »Schmelzsicherung« (F), Raum unterzubringen, führte dazu, sogenannte intedurchbrennt. grierte Speicher anzustreben, für die in einem einzi-
13. Verfahren nach Anspruch 12, dadurch ge- gen Prozeß sehr viele Speicherelemente gleich an den
kennzeichnet, daß der Strom über Hilfsleitungen Stellen erzeugt werden, an denen sie nachher Ver-
(HL) und Dioden (D) zugeführt wird und daß die 35 Wendung finden sollen.
Dioden anschließend dauernd gesperrt gehalten Bei Halbleiterspeichern sind die Speicherelemente,
werden. die aus bistabilen Kippstufen gebildet sind, in einem
14. Verfahren nach Anspruch 12, dadurch ge- regelmäßigen schachbrettartigen Muster auf der
kennzeichnet, daß der Strom von außen über auf- Oberfläche einer Halbleitergrundscheibe angeordnet,
gesetzte Kontaktbürsten zugeführt wird. 4° Bei Dünnschichtspeichern wird eine dünne ferro-
15. Verfahren nach Anspruch 12, dadurch ge- magnetische Schicht erzeugt, auf der einzelne in sich
kennzeichnet, daß nach der Prüfung der Speicher- geschlossene Bitstellen gegeneinander abgegrenzt
elemente auf ihre Funktionstüchtigkeit Zuleitun- werden, die jeweils ein Speicherelement bilden.
gen erzeugt werden, über die der Strom nach dem Bei den üblichen Methoden des Lesens und Schrei-
Koinzidenzprinzip den unbrauchbaren Speicher- 45 bens wird nun den Speicherelementen ein Verdrahelementen
zugeführt wird, und daß nach dem tungsschema zugeordnet, das sich kreuzende Zeilen-Auftrennen
der Verbindungsleitung die Zuleitun- und Spaltenleitungen vorsieht und nicht individuell
gen entfernt werden. auf den einzelnen Speicher abgestimmt ist, sondern
16. Verfahren nach Anspruch 11, dadurch ge- entsprechend der Speichergröße festgelegt wird und
kennzeichnet, daß die Auftrennung einer Ver- 50 dann bei der Fertigung mehrerer Speicher immer
bindungsleitung mittels Laserstrahlen und/oder wieder verwendet wird. Eine Reparatur einzelner,
Ätzung erfolgt. fehlerhafter und somit unbrauchbarer Speicherele-
17. Verfahren zur Bewirkung der Verände- mente ist im allgemeinen nicht möglich.
rung unbrauchbarer Speicherelemente eines Unter diesen Umständen ist es erforderlich, für die
Datenspeichers nach einem der Ansprüche 1 55 einzelnen Speicherelemente eine wesentlich geringere
bis 6, dadurch gekennzeichnet, daß bei als Teile Ausfallrate anzustreben, als es bei nichtintegrierten
einer dünnen ferromagnetischen Schicht ausgebil- Speichern der Fall ist, bei denen aus der Gesamtzahl
deten Speicherelementen die Veränderung durch der produzierten Speicherelemente die brauchbaren
kurzzeitige starke Erwärmung des Speicher- herausgesucht werden können, um dann zu dem Geelementes,
vorzugsweise mit Hilfe von Laser- 60 samtspeicher zusammengesetzt zu werden,
strahlen, vorgenommen wird. Da es bis heute noch nicht gelungen ist, die Aus
strahlen, vorgenommen wird. Da es bis heute noch nicht gelungen ist, die Aus
fallrate bei integrierten Speichern auf 0 herabzusetzen und da dies auch in absehbarer Zukunft nicht
zu erwarten ist, werden Überlegungen angestellt, wie 65 integrierte Speicher mit verhältnismäßig wenig un-
Die Erfindung betrifft eine Datenspeicher- und brauchbaren Speicherelementen doch noch verwend-Datenspeichersteuerschaltung,
bei der eine sehr große. bar gemacht werden können. Diesbezügliche Vor-Anzahl von gleichen Speicherelementen zu einem schlage sehen vor, die Prüfungen auf fehlerhafte
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931524 DE1931524C (de) | 1969-06-21 | Datenspeicher und Datenspeichern steuerschaltung | |
DE1963895A DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE19702007050 DE2007050C (de) | 1970-02-17 | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE2007787A DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
GB2939270A GB1307418A (en) | 1969-06-21 | 1970-06-17 | Data storage system |
FR7022748A FR2054586A1 (de) | 1969-06-21 | 1970-06-19 | |
US48300A US3693159A (en) | 1969-06-21 | 1970-06-22 | Data storage system with means for eliminating defective storage locations |
JP45054314A JPS4825251B1 (de) | 1969-06-21 | 1970-06-22 | |
DE19702053260 DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
FR7138955A FR2111957A6 (de) | 1969-06-21 | 1971-10-29 | |
US00193949A US3772652A (en) | 1969-06-21 | 1971-10-29 | Data storage system with means for eliminating defective storage locations |
GB5071771A GB1361009A (en) | 1969-06-21 | 1971-11-01 | Data storage system |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931524 DE1931524C (de) | 1969-06-21 | Datenspeicher und Datenspeichern steuerschaltung | |
DE1963895A DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE19702007050 DE2007050C (de) | 1970-02-17 | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE2007787A DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE19702053260 DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1931524A1 DE1931524A1 (de) | 1971-01-21 |
DE1931524B2 true DE1931524B2 (de) | 1972-11-16 |
DE1931524C DE1931524C (de) | 1973-06-07 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
DE2008663C3 (de) | 1973-10-31 |
DE1931524A1 (de) | 1971-01-21 |
DE2058641B2 (de) | 1972-12-14 |
US3693159A (en) | 1972-09-19 |
DE1963895B2 (de) | 1973-03-22 |
FR2111957A6 (de) | 1972-06-09 |
FR2054586A1 (de) | 1971-04-23 |
US3772652A (en) | 1973-11-13 |
GB1361009A (en) | 1974-07-24 |
DE2007787A1 (de) | 1971-11-18 |
DE2007050A1 (de) | 1971-09-09 |
DE2007787C3 (de) | 1975-03-06 |
DE1963895A1 (de) | 1971-07-15 |
DE2053260A1 (de) | 1972-05-04 |
DE2008663A1 (de) | 1971-09-09 |
DE2007787B2 (de) | 1974-07-04 |
DE2058698A1 (de) | 1972-05-31 |
DE1963895C3 (de) | 1973-11-29 |
GB1307418A (en) | 1973-02-21 |
DE2058641A1 (de) | 1972-05-31 |
DE2007050B2 (de) | 1973-02-08 |
DE2008663B2 (de) | 1973-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2007787C3 (de) | ||
DE2313917C3 (de) | Speicher mit redundanten Speicherstellen | |
DE4027050C2 (de) | ||
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE2328869A1 (de) | Verfahren zur pruefung eines digitalen speichersystems sowie zur durchfuehrung dieses verfahrens dienendes selbstpruefendes digitales speichersystem | |
DE2151472A1 (de) | Mikroprogrammspeicher fuer Elektronenrechner | |
DE2854748A1 (de) | Speichereinrichtung | |
DE3015992A1 (de) | Programmierbare logische anordnung | |
DE69907997T2 (de) | Halbleiterspeicherschaltung mit Redundanz | |
DE3906494A1 (de) | Fehlerbiterzeugungsschaltung zur verwendung in einer nicht-fluechtigen halbleiterspeichervorrichtung | |
DE4132831C2 (de) | Halbleiterspeichervorrichtung | |
DE2157829C2 (de) | Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern | |
DE2925925C2 (de) | Informationsspeicher | |
DE2059598A1 (de) | Halbleiterspeicher zur Speicherung einer voreingegebenen,nichtloeschbaren Grundinformation | |
DE2752377A1 (de) | Fehlerpruefeinrichtung | |
DE1934860A1 (de) | Wortorganisierter Assoziativspeicher | |
DE1260532B (de) | Speicher mit Kenn-Wert-Aufruf | |
DE1524900A1 (de) | Bistabile Schaltungsanordnung mit zwei Transistoren | |
DE4129133C1 (de) | ||
DE4018669C2 (de) | ||
DE1295656B (de) | Assoziativer Speicher | |
DE3242234A1 (de) | Hochintegrierte halbleiterspeicherschaltung | |
DE1931524C (de) | Datenspeicher und Datenspeichern steuerschaltung | |
DE3215121C2 (de) | ||
DE2004934A1 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |