DE1942420C3

DE1942420C3 - Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-Transistoren

Info

Publication number: DE1942420C3
Application number: DE1942420A
Authority: DE
Inventors: Yasoji Kawasaki Suzuki (Japan)
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1968-08-20
Filing date: 1969-08-20
Publication date: 1980-06-12
Also published as: DE1942420B2; US3602732A; NL6912636A; GB1252036A; CH503434A; FR2015998A1; DE1942420A1

Description

Die Erfindung betrifft eine Antivalenz/Äquivalenz-Schaltung mit einem Antivalenz/Äquivalenz-Glied, das von zwei Feldeffekt-Transistoren mit im wesentlichen gleichen Eigenschaften gebildet wird, deren Source jeweils mit dem Gate des anderen Transistors, deren Gate mit je einem Eingang der Schaltung und deren Drains mit dem Ausgang der Schaltung verbunden sind, wobei zwischen der Energiequelle für die Schaltung und dem Ausgang des Antivalenz/Äquivalenz-Gliedes ein Lastelement liegt.

Logische Schaltkreise, die in Additions- und Subtraktionsvorrichtungen oder bei ähnlichen Einrichtungen verwendet werden, benötigen häufig eine beträchtliche Anzahl logischer Elemente. Werden derartige Antivalenz/Äquivalenz-Schaltungen beispielsweise zum Aufbau einer Additions- und Subtraktionsvorrichtung verwandt, so wird der gesamte Schaltungsaufbau einer solchen Vorrichtung merklich vereinfacht, da der Aufbau der einzelnen Ahtivalenz/Äquivalenz-Schaltkreise selbst sehr einfach ist.

Die Verwendung derartiger Antivalenz/Äquivalenz-Schaltungen, die aus Feldeffekt-Transistoren aufgebaut sind, bringt jedoch den Nachteil mit, daß Feldeffekt-Transistoren eine relativ hohe Ausgangsimpedanz aufweisen, wenn die Transistoren durchgeschaltet werden, so daß eine relativ hohe Eingangsspannung erforderlich ist. Im durchgeschalteten Zustand des Transistors ist die Ausgangsspanniing i7_aus gleich der Summe der Eingangsspannung U_cm an der Source des angesteuerten Transistors und des über dem Drain-Source-Weg auftretenden Spannungsabfalls U₁. Diese Ausgangsspannung U_am läßt sich wie folgt darstellen:

t/au.= ΙΛ,π + LL.

(3)

Wenn die Eingangsspannung U_cm beispielsweise -2 V beträgt und der Spannungsabfall über dem Drain-Source-Weg des Feldeffekl-Transistors bei -2 V liegt, dann ergibt sich eine Ausgangsspannung i/_aUs von — 4 V. Wenn alle Transistoren auf eine Schwellenspannung von —4 V eingestellt sind, so ist es gut möglich, daß das Gate eines anderen Feldeffekt-Transistors in einem nachgeschalteten UND/ODER-Glied angesteuert wird, was Fehlschaltungen zur Folge hätte. Um derartige Fehlschaltungen zu verhindern, müßte der Leitwert gm der Transistoren entsprechend klein gehalten werden. Das hätte aber wiederum zur Folge, daß bei der Ausbildung einer Antivalenz/Äquivalenz-Schaltung der obengenannten Art in integrierter Form der Flächenbereich vergrößert werden müßte, der von den Transistoren eingenommen wird. Das steht einer gewünschten Verkleinerung eines solchen integrierten Schaltkreises entgegen.

Die der Erfindung zugrunde liegende Aufgabe liegt daher darin, bei einer Antivalenz/Äquivalenz-Schaltung der eingangs genannten Art dafür zu sorgen, daß der Leitwert gm der Antivalenz/Äquivalenz-Schaltung ohne eine Vergrößerung der Transistoren klein bleibt und selbst dann klein gehalten werden kann, wenn der von den Feldeffekt-Transistoren in einer integrierten Schaltung eingenommene Flächenbereich verringert wird. Dabei soll für die mit dem Ausgang der Transistoren verbundenen Elemente die gleiche Schwellenspannung zugelassen werden, so daß die Ausbildung der Schaltung in integrierter Form möglich ist.

Diese Aufgabe wird erfindungsgemäß durch zwei Inverter gelöst, die den Eingängen des Antivalenz/Äquivalenz-Gliedes jeweils vorgeschaltet sind.

Die vorgeschalteten Inverter sorgen für einen kleinen Leitwert gm der Antivalenz/Äquivalenz-Schaltung, so daß der obengenannte, sich aus der großen Ausgangsimpedanz der Transistoren ergebende nachteilige Effekt stark abgebaut werden kann und Fehlschaltungen soweit als möglich ausgeschlossen sind.

Im folgenden wird ein bevorzugtes Ausführungsbeispiel der Erfindung an Hand der Zeichnung näher erläutert.

Fig. I zeigt das Schaltbild des Ausführungsbeispiels;

Fig. 2 zeigt einen Teil des in Fig. 1 dargestellten Ausführungsbeispiels mit Leitwertangaben.

Fig. 1 zeigt ein Antivalenz/Äquivalenz-Glied 1 mit bekanntem Aufbau und zwei mit den Eingängen des Antivalenz/Äquivalcnz-Glicdes 1 verbundene Inverter 2. Das Antivalenz/Äquivalenz-Glied 1 weist zwei MOS-Feldeffekt-Transistoren 3 und 4 vom P-Kanaltyp auf, deren Source jeweils mit dem Gate des anderen Transistors verbunden ist. Die Verbindungspunkte bilden die Eingänge A und B. Die miteinander verbundenen Drains der Transistoren bilden gemeinsam den Ausgang S. Ein weiterer Feldeffekt-Transistor 5 liegt zwischen dem Ausgang Sund der Anschlußklemme E einer Energieversorgungsquelle und wirkt als Lastelement.

Die Inverter 2 enthalten zwei MOS-Feldeffekt-Transistoren 6 und 7, deren Sourcen miteinander verbunden sind und an Masse liegen und deren Drains mit der Klemme E der Energieversorgungsquelle über weitere als Last geschaltete MOS-Feldeffekt-Transistoren 8 und 9 verbunden sind. Die Gates der Feldeffekt-Transistoren 6 und 7 stehen mit Signaleingangsklemmen u und b in Verbindung, während die Drains die Ausgänge X und Y bilden, die mit den Eingängen A und B des Antivalenz/Äquivalenz-Gliedcs 1 verbunden sind.

Unter der oben bereits getroffenen Annahme, daß die Feldeffekt-Transistoren des Antivaienz/Äauivalenz-

Gliedes die gleiche Schwellenspannung von z. B. -4 V aufweisen, so daß der Aufbau der Schaltung in integrierter Form möglich ist, wird dann, wenn an den Eingängen a und b eine Spannung von — 9 V bzw. - 2 V liegt, der Transistor 6 der Inverter eingeschaltet und der Transistor 7 ausgeschaltet

Dann liegt am Ausgang X eine Einschaltspannung, während am Ausgang Y eine Ausschaltspannung liegt, die einen Wert von etwa —14 V erreicht, wie es in F i g. 2 dargestellt ist Demzufolge wird der Transistor 3 des Antivalenz/Äquivalenz-Gliedes 1 eingeschaltet, während gleichzeitig der Transistor 4 ausgeschaltet wird. Das Ausgangssignal am Ausgang S springt auf einen dem Wert 1 entsprechenden Potentialpegel. Die Ausgangsspannung am Ausgang 5 kann, wie es in F i g. 2 dargestellt ist, als Summe der Spannungsabfälle ausgedrückt werden, die über den Drain-Source-Wegen der Transistoren 6 bzw. 3 auftreten, wenn diese durchgeschaltet sind. In Fig.2 beträgt der Spannungsabfall über den Drain-Source-Weg des Transistors 6 etwa — 1 V, während der des Transistors 3 bei ebenfalls

— 1 V liegt, so daß sich die Ausgangsspannung am Ausgang Szu etwa —2 V bemißt. Wie erwähnt, läßt sich die Ausgangsspannung des Antivalenz/Äquivalenz-Gliedes als Spannungsabfall über dem Drain-Source-Weg jedes Transistors darstellen, wenn dieser eingeschaltet ist, unabhängig vom Wert der Eingangsspannung, so daß die Ausgangsspannung konstant gehalten werden kann.

Solange die Spannung am Eingang b — 4 V beträgt, bleibt der Transistor 7 gesperrt. Fällt diese Spannung dagegen von —4 V auf einen negativeren Wert ab, so wird der Transistor 7 durchgeschaltet.

Es wird nun der Fall betrachtet, daß, wie in Fig. 2 dargestellt, der niedere Pegel der Eingangsspannung

— 9 V beträgt, während der obere Pegel der Ausgangsspannung bei -2 V liegt, und es soll die Breite IVund die Länge L des Gates des Feldeffekt-Transistor^; 3 abgeschätzt werden. Das Ergebnis läßt sich durch die folgende Gleichung ausdrücken:

K₁= ';*'' ^W _L [u_ti-u_lk\{u_n-Us)-[Wh-i/s)].

(4) Darin bedeutet

/,/ = Drainst'om,

fco< = Dielektrizitätskonstante des Siliciumoxyds,

foi = Siliciumoxydschichtdicke,

// = Löcherbeweglichkeit,

Uc: = Spannung über der Gate-Source-Strecke,

U,h = Schwellen-bzw. Schleusenspannung,

Uo = Drain-Spannung,

Us = Source-Spannung.

Wird ein Drain-Strom Id von etwa 0,3 mA iugrunde gelegt, so folgt:

Daraus folgt

W _ L

„,, \ L

{U_a -

Der Leitwert gm des Transistors 3 läßt sich aus der folgenden Gleichung bestimmen:

g»> = γ

¹O_x."

I_0x

Wird die Siliciumoxydschichtdicke zu ίο,-2500 A angenommen, so ergibt sich

gm = 250 μ5 = 250 ■ 10"'¹Ii"¹.

ΐϊ Theoretisch läßt sich gm durch Differentiation des Stromes U nach der Spannung Uc aus Gleichung (4) bestimmen. Id in Gleichung (4) wird jedoch in einem ungesättigten Bereich bestimmt, während gm im allgemeinen für einen gesättigten Bereich bestimmt

jo wird, so daß Gleichung (7) sich nicht direkt aus Gleichung (4) ableiten läßt.

Wird der Leitwert der Inverter der Eingangsstufe in gleicher Weise wie oben beschrieben ermittelt, so ergibt sich dafür ein Wert von 500 \iS. Wird der Leitwert gm.

j-, der Last-MOS-Feldeffekt-Transistoren 5, 8 und 9~in ähnlicher Weise bestimmt, so ergibt sich für diese ein Wert von etwa 25 μ5. Daraus ergibt sich, daß Inverter in der ersten Stufe einer Antivalenz/Äquivalenz-Schaltung den nachteiligen Effekt abbauen können, der sich bei

in einem Feldeffekt-Transistor aus seiner übergroßen Ausgangsimpedanz beim Einschalten ergibt.

Bei der vorerwähnten Anordnung liegt der besondere Vorteil darin, daß Vergrößerungen der MOS-Feldeffekt-Transistoren, selbst die, die in der Antivalenz/Äqui-

r> valenz-Schaltung verwendet werden, nicht notwendig sind, und daß eine unzulässige Beeinflussung eines mit dem Ausgang des Transistors verbundenen Elements verhindert wird, wobei der Pegel der Ausgangsspannung stets konstant gehalten werden kann, selbst wenn

κι Antivalenz/Äquivalenz-Glieder in zwei Stufen miteinander verbunden sind. Die erfindungsgemäße Antivalenz/Äquivalenz-Schaltung hat weiterhin den Vorteil, daß es für den Betrieb lediglich erforderlich ist, die Signale dem Gate der Inverter 2 zuzuführen, ohne daß

π ein besonderer eingangsseitiger Arbeitsslrom erforderlich wäre. Bei integriertem Aufbau können die Gesamtabmessungen des Schaltkreises vermindert werden, wodurch sich der Vorteil ergibt, daß sich ein höheres Maß an Integration verwirklichen läßt.

-in Weiterhin besteht nicht die Gefahr, daß die Schaltgeschwindigkeit in irgendeiner Weise vermindert wird.

Bei der soweit beschriebenen Ausruht ungsform der Erfindung sind die Inverter durch Verbindung eines Paars von Feldeffekt-Transistoren aufgebaut. Für diese

π Inverter können jedoch auch gewöhnliche Transistoren verwendet werden. Weiterhin werden Feldeffekt-Transistoren 5, 8 und 9 zur Begrenzung der Belastung der Antivalenz/Äquivalenz-Glieder verwendet. Beim integrierten Schaltungsaufbau ist es jedoch auch möglich,

ίο diese Belastung durch lineare Widerstände, beispielsweise durch Diffusionswiderstände, zu realisieren.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Antivalenz/Äquivalenz-Schaltung mit einem Antivalenz/Äquivalenz-Glied, das von zwei Feldeffelct-Transistoren mit im wesentlichen gleichen Eigenschaften gebildet wird, deren Source jeweils mit dem Gate des anderen Transistors, deren Gate mit je einem Eingang der Schaltung und deren Drains mit dem Ausgang der Schaltung verbunden ι ο sind, wobei zwischen der Energiequelle für die Schaltung und dem Ausgang des Antivalenz/Äquivalenz-Gliedes ein Lastelement liegt, gekennzeichnet durch zwei Inverter, die den Eingängen des Antivalenz/Äquivalenz-Gliedes jeweils is vorgeschaltet sind.

2. Antivalenz/Äquivalenz-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der beiden Inverter einen Feldeffekt-Transistor enthält, dessen Drain mit einem Eingang des Antivalenz/ :< > Äquivalenz-Gliedes und dessen Source mit Masse verbunden ist.