DE19500380C2 - Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür - Google Patents

Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür

Info

Publication number
DE19500380C2
DE19500380C2 DE19500380A DE19500380A DE19500380C2 DE 19500380 C2 DE19500380 C2 DE 19500380C2 DE 19500380 A DE19500380 A DE 19500380A DE 19500380 A DE19500380 A DE 19500380A DE 19500380 C2 DE19500380 C2 DE 19500380C2
Authority
DE
Germany
Prior art keywords
thin film
film transistor
conductivity
driver circuit
cmos driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19500380A
Other languages
English (en)
Other versions
DE19500380A1 (de
Inventor
Kazuhiro Kobayashi
Yuichi Masutani
Hiroyuki Murai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19500380A1 publication Critical patent/DE19500380A1/de
Application granted granted Critical
Publication of DE19500380C2 publication Critical patent/DE19500380C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD

Description

Die Erfindung betrifft eine Aktivmatrix-Flüssigkristallan­ zeige der Art, die als eine Einheit mit einer Steuerschaltung ausgebildet ist, die Dünnfilmtransistoren als Bildelement- Schaltelemente und CMOS-Treiber- bzw. Steuerschaltungs-Tran­ sistoren verwendet, und ein Herstellungsverfahren dafür.
Fig. 11(a) bis 11(g) sind Schnittansichten zum Erläutern ei­ nes Verfahrens zum Herstellen einer CMOS-Treiber- bzw. Steu­ erschaltung und eines Dünnfilmtransistors mit Offset- bzw. Versatz-Aufbau als Bildelement-Schaltelement. Dieses Verfah­ ren macht von einem herkömmlichen CMOS-Treiberschaltungs-Her­ stellungsverfahren, das beispielsweise in der ungeprüften ja­ panischen Offenlegungsschrift Nr. 286368/1992 offenbart ist, und von einem Offset- bzw. Versatz-Dünnfilmtransistor-Her­ stellungsverfahren Gebrauch, das in der ungeprüften japani­ schen Offenlegungsschrift Nr. 275450/1993 offenbart ist. In Fig. 11(a) bis 11(g) bezeichnet Bezugszeichen 1 ein isolie­ rendes Substrat, Bezugszeichen 2 einen Polysiliziumfilm zur Verwendung als Kanal-Halbleiterfilm, Bezugszeichen 3 einen Gateisolationsfilm, Bezugszeichen 4 (nachstehend mit P be­ zeichnetes) Phosphor enthaltendes n+-Polysilizium mit einer hohen Konzentration, das als Gateelektrode dienen soll, Be­ zugszeichen 5a, 5b, 5c, 5d, 5e, 5f und 5g Photoresists, Be­ zugszeichen 16 und 26 n+-Polysiliziumschichten, in die mit hoher Konzentration P-Ionen implantiert sind und die als Source-/Drain-Bereiche dienen, sowie Bezugszeichen 27 und 37 p+-Polysiliziumschichten, in die mit hoher Konzentration (nachstehend mit B bezeichnete) Bor-Ionen implantiert sind. Ein abgebildeter n-Kanal-Dünnfilmtransistor 10 als Bildele­ ment-Schaltelement weist einen Offset- bzw. Versatz-Aufbau auf, wohingegen eine CMOS-Treiberschaltung bildende n- und p- Kanal-Dünnfilmtransistoren keinen Offset- bzw. Versatz-Auf­ bau, sondern einen typischen planaren Aufbau aufweisen.
Die Dünnfilmtransistoren der vorstehend beschriebenen Anord­ nung werden durch das folgende Verfahren hergestellt. Der als Kanal zu verwendende Halbleiter-Siliziumfilm 2 wird auf dem isolierenden Substrat 1 ausgebildet, gefolgt von dem Bilden des Photoresists 5a (gemäß Fig. 11(a)) und dem Strukturieren des Polysiliziumfilms 2 zum Festlegen von Inseln für die Dünnfilmtransistoren. Dann wird der Gateisolationsfilm 3 durch ein thermisches Oxidationsverfahren oder ein ähnliches Verfahren (gemäß Fig. 11(b)) gebildet.
Daraufhin wird der n+-Polysiliziumfilm 4 (gemäß Fig. 11(c)) gebildet.
Gemäß Fig. 11(d) wird daraufhin ein Gateelektroden-Muster aus Photoresist 5b nur auf der Insel gebildet, die als Dünnfilm­ transistor 10 zur Verwendung bei einem Schaltelement des Bildelement-Abschnitts dient (der nachstehend als Bildele­ ment-Schalt-Dünnfilmtransistor bezeichnet wird). Zu diesem Zeitpunkt sind die als CMOS-Treiber-Dünnfilmtransistoren dienenden Inseln vollständig mit dem Photoresist 5c überzogen und nicht strukturiert. Zum Erzeugen der Versatz- bzw. Offset-Anordnung wird gemäß Fig. 11(d) eine Gateelektrode mit Überhang oder Vorsprung durch Unterätzen des n+-Polysiliziums gebildet, was von einem Trockenätzen des n+-Polysiliziumfilms in der Richtung dessen Dicke unter Verwendung von SF6-Gas oder dergleichen gefolgt ist. Anschließend wird P auf die sich ergebende Substratoberfläche zum Erzeugen des erheblich mit P dotierten n+-Polysiliziums 16 ionenimplantiert. In die­ sem Fall ist der Abschnitt unter dem Überhang bzw. Vorsprung des Photoresists nicht ionenimplantiert, wodurch die Versatz- bzw. Offset-Anordnung verwirklicht ist.
Nachdem die Photoresists 5b und 5c abgelöst bzw. entfernt worden sind, wird das Photoresist 5d für die Erzeugung von Gateelektroden der CMOS-Treiberschaltung gebildet und dann gemäß Fig. 11(e) der n+-Polysiliziumfilm zum Erzeugen der Gateelektroden 24 und 34 gebildet. Zu diesem Zeitpunkt ist der Bildelement-Schalt-Dünnfilmtransistor 10 mit Offset- bzw. Versatz-Aufbau mit dem Photoresist 5e überzogen. Nach der Bildung der Gateelektroden wird eine B-Ionenimplantation zum Erzeugen von Source-/Drain-Bereichen 27 und 37 aus p+-Polysi­ lizium durchgeführt, das erheblich mit B dotiert ist. Auf diese Weise wird der p-Typ-Dünnfilmtransistor 30 verwirk­ licht.
Daraufhin wird gemäß Fig. 11(f), nachdem der Bildelement- Schalt-Dünnfilmtransistor 10 mit Offset-Aufbau und der p-Typ- Dünnfilmtransistor 30 der CMOS-Treiberschaltung mit Photore­ sists 5f bzw. 5g überzogen sind, eine P-Ionenimplantation mit einer hohen Konzentrationn durchgeführt, damit Source-/Drain- Bereiche 26 aus n+-Polysilizium gebildet werden. Auf diese Weise wird der n-Typ-Dünnfilmtransistor 20 der CMOS-Trei­ berschaltung hergestellt.
Die Photoresists 5f und 5g werden dann abgelöst bzw. ent­ fernt, damit der grundlegende Aufbau mit dem Polysilizium- Dünnfilmtransistor mit Offset-Aufbau, der als Bildelement- Schaltelement verwendet wird, und die CMOS-Treiberschaltung verwirklicht werden, was von der Bildung von Source- und Drain-Elektroden gefolgt ist.
Nachstehend wird auf die Arbeitsweise der derart erzeugten Anordnung Bezug genommen. Wie vorstehend beschrieben wird der Polysilizium-Dünnfilmtransistor mit Offset-Aufbau als Bild­ element-Schaltelement eingesetzt. Eine Abnahme des Stromes, der im ausgeschalteten Zustand fließt, bzw. des Ruhestromes ist für das Bildelement-Schaltelement von Bedeutung. Typi­ scherweise ist es erwünscht, den Ruhestrom auf ungefähr 10-11 A oder darunter zu verringern. Kristallfehler, die an der Korngrenze vorliegen, beeinflussen jedoch den Polysilizium- Dünnfilmtransistor in dem ausgeschalteten Zustand derart, daß sie den Feldemissionsstrom in dessen Drain-Richtung fließen lassen, wodurch der Ruhestrom erhöht wird. Dementsprechend ist es schwierig, den Ruhestrom auf den vorstehend erwähnten Wert zu verringern. Aus diesem Grund sind gemäß Fig. 11(d) bis 11(g) Offset-Bereiche an entgegengesetzten Seiten der Gateelektrode vorgesehen, damit das elektrische Feld des Drain-Bereichs verringert wird, wodurch der Ruhestrom abge­ senkt wird.
Andererseits ermöglicht der CMOS-Treiberschaltungs-Bereich einen Ruhestrom von bis zu ungefähr 10-9 A. Nichtsdestotrotz ist zum Verwirklichen einer Arbeitsweise mit hoher Ge­ schwindigkeit eine hohe Feldeffekt-Mobilität bzw. Beweglich­ keit (d. h. ein hoher Strom, der im eingeschalteten Zustand fließt) erforderlich. Da ein Offset-Bereich eines Dünnfilm­ transistors als Reihenwiderstand dient, wenn der Dünnfilm­ transistor in einem eingeschalteten Zustand ist, ist die Feldeffekt-Beweglichkeit dadurch verringert. Deswegen verwen­ det die CMOS-Schaltung Polysilizium-Dünnfilmtransistoren der herkömmlichen planaren Art und nicht mit Offset-Aufbau.
Bei der Herstellung des grundlegenden Dünnfilmtransistor-Auf­ baus gemäß Fig. 11(d) bis 11(g) mit dem Bildelement-Schalt- Dünnfilmtransistor mit Offset-Aufbau und der CMOS-Treiber­ schaltung gemäß dem herkömmlichen Verfahren muß das Photoli­ thograpie-Verfahren zumindest drei Mal und das Trockenätz­ verfahren zumindest drei Mal durchgeführt werden. Dies führt zu einem langwierigen Herstellungsverfahren. Da außerdem die CMOS-Treiberschaltung die herkömmlichen planaren Dünnfilm­ transistoren aufweist, verursacht eine höhere Versorgungs­ spannung ein stärkeres elektrisches Feld, das an den Drain- Bereich des Dünnfilmtransistors angelegt wird, woraus ein Problem folgt, daß sich ein wesentlich erhöhter Drainstrom ergibt. Aus diesem Grund muß die an die CMOS-Transistoren an­ zulegende Versorgungsspannung zumindest 20 V betragen. Dies schränkt auch die Gate-Spannung und die Source-Spannung des Bildelement-Schalt-Dünnfilmtransistors bei der Steuerung des Flüssigkristalls ein.
Mit anderen Worten, in der japanischen Offenlegungsschrift Nr. 286368/1992 ist eine Aktivmatrix-Flüssigkristallanzeige beschrieben, die mit einem Dünnfilmtransistor-Substrat versehen ist, das ein isolierendes Substrat, eine Source-Verbindungsleitung und eine Gate-Verbindungsleitung aufweist. Diese Verbindungsleitungen sind auf dem isolierenden Substrat matrixförmig angeordnet. Des weiteren sind ein Bildelement-Schalt-Dünnfilmtransistor und eine Bildelement-Elektrode vorgesehen, die an eine Drainelektrode dieses Transistors angeschlossen ist. Die als eine Einheit mit der Flüssigkristallanzeige ausgebildete Treiberschaltung enthält Dünnfilmtransistoren zur Zufuhr eines elektrischen Signals zu dem Bildelement-Dünnfilmtransistor über die Sourceleitung und die Gateleitung. Weiterhin ist ein dem Dünnfilmtransistor- Substrat gegenüberliegendes Substrat vorgesehen, das ein isolierendes Substrat und eine darauf ausgebildete Gegen-Elektrode enthält. Zwischen diesen beiden Substraten befindet sich ein Flüssigkristallmaterial.
Bei der aus dieser Druckschrift bekannten Flüssigkristallanzeige weist der Bildelement-Schalt- Dünnfilmtransistor einen Versatz-Aufbau auf, während beide Dünnfilmtransistoren der CMOS-Treiberschaltung mit verschiedenen Leitfähigkeiten in planarer Weise ausgeführt sind. Die Versatz-Bereiche des Bildelement- Dünnfilmtransistors auf gegenüberliegenden Seiten der Gateelektrode dienen zur Verringerung des elektrischen Feldes im Drain-Bereich, damit dadurch der Ruhestrom, d. h. der im ausgeschalteten Zustand des jeweiligen Bildelement- Transistors fließende Strom, verringert wird.
Bekanntermaßen ist für eine Arbeitsweise der Flüssigkristallanzeige mit hoher Geschwindigkeit eine hohe Beweglichkeit der Ladungsträger erforderlich, was wiederum einen ausreichend hohen Strom im eingeschalteten Zustand des Bildelement-Dünnfilmtransistors voraussetzt. Da jedoch die Versatz-Bereiche des Bildelement-Dünnfilmtransistors in dessen eingeschaltetem Zustand als Reihenwiderstand wirken, werden der Strom im eingeschalteten Zustand und dadurch auch die Beweglichkeit der Ladungsträger verringert. Daher muß also zur Gewährleistung einer schnellen Funktionsweise der Flüssigkristallanzeige eine hohe Versorgungsspannung von zumindest 20 V an die Dünnfilmtransistoren der Treiberschaltung angelegt werden.
Wird jedoch eine erhöhte Versorgungsspannung an die planaren Dünnfilmtransistoren angelegt, wird ein stärkeres elektrisches Feld im Drain-Bereich dieser Dünnfilmtransistoren erzeugt, was wiederum einen stark erhöhten Drainstrom verursacht. Dieser hohe Drainstrom beeinträchtigt jedoch zwangsläufig auch die Arbeitsweise des Bildelement-Dünnfilmtransistors und damit der gesamten Flüssigkristallanzeige. Daher sind die planaren Dünnfilmtransistoren der CMOS-Treiberschaltung für hohe Versorgungsspannungen grundsätzlich nicht geeignet, so daß der Betriebsbereich dieser herkömmlichen Flüssigkristallanzeige stark beschränkt ist.
Bislang war es also nicht möglich, die Erfordernisse von Flüssigkristallanzeigen hinsichtlich eines großen Betriebsbereichs einerseits und einer schnellen Arbeitsweise andererseits miteinander zu vereinbaren.
Der Erfindung liegt daher die Aufgabe zugrunde, die eingangs beschriebene Flüssigkristallanzeige derart weiterzubilden, daß bei einer Arbeitsweise mit hoher Geschwindigkeit deren Betriebsbereich erweitert wird, und ein entsprechendes Verfahren zur Herstellung einer derartigen Flüssigkristallanzeige anzugeben.
Diese Aufgabe wird bei einer gattungsgemäßen Flüssigkristallanzeige mit den im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmalen gelöst. Demzufolge weisen der Bildelement-Dünnfilmtransistor und zumindest ein Dünnfilmtransistor der CMOS-Treiberschaltung mit derselben Leitfähigkeit wie der Bildelement-Dünnfilmtransistor einen Versatz-Aufbau auf. Im einzelnen sind dabei Versatz-Bereiche an beiden Seiten von Gateelektroden des Bildelement-Dünnfilmtransistors und des zumindest einen Dünnfilmtransistors der CMOS-Treiberschaltung vorgesehen.
Da dank des Versatz-Aufbaus der Dünnfilmtransistoren eine hohe Versorgungsspannung verwendet werden kann, wird ein hoher Strom im Einschaltzustand des Bildelement- Dünnfilmtransistors erreicht. Durch den Versatz-Aufbau wird gleichzeitig die Geschwindigkeit der Arbeitsweise der Flüssigkristallanzeige wesentlich gesteigert. Die hohe Versorgungsspannung der Treiberschaltung ruft nämlich einen höheren Strom im Drain-Bereich des Bildelement- Dünnfilmtransistors hervor. Der erhöhte Drainstrom bedingt wiederum eine hohe Ladungsträgerbeweglichkeit und kann damit auch eine Arbeitsweise der Flüssigkristallanzeige mit hoher Geschwindigkeit sicherstellen. Durch die Versatz-Bereiche an den zumindest zwei Dünnfilmtransistoren wird jedoch das elektrische Feld verringert, so daß eine Beeinträchtigung der Arbeitsweise des Bildelement- Dünnfilmtransistors verhindert werden kann. Daher kann diese Flüssigkristallanzeige in einem großen Betriebsbereich insbesondere hinsichtlich der Versorgungsspannung eingesetzt werden.
Weiterhin wird die der Erfindung zugrundeliegende Aufgabe auch durch ein Verfahren zur Herstellung einer Aktivmatrix- Flüssigkristallanzeige gemäß Patentanspruch 3 gelöst. Durch Ausführung der im kennzeichnenden Teil des Patentanspruchs 3 angegebenen Schritte (a) bis (d) wird eine Aktivmatrix- Flüssigkristallanzeige gemäß dem Patentanspruch 1 hergestellt.
Alternativ wird diese Aufgabe bei einer gattungsgemäßen Flüssigkristallanzeige mit den im kennzeichnenden Teil des Patentanspruchs 2 genannten Merkmalen gelöst. Danach sind der Bildelement-Dünnfilmtransistor und zumindest ein Dünnfilmtransistor der CMOS-Treiberschaltung mit derselben Leitfähigkeit wie der Bildelement- Dünnfilmtransistor als Aufbau mit leicht dotiertem Drainbereich (LDD) ausgebildet. Dabei sind nämlich LDD-Bereiche auf gegenüberliegenden Seiten von Gateelektroden des Bildelement-Dünnfilmtransistors und des zumindest einen Dünnfilmtransistors der CMOS-Treiberschaltung ausgebildet.
Durch die leicht dotierten Drains der zumindest zwei Transistoren wird eine Verringerung des Widerstands bewirkt, so daß der Strom im eingeschalteten Zustand des Bildelement-Transistors erhöht wird. Diese Zunahme des Stroms im Einschaltzustand führt durch die damit verbundene Steigerung der Beweglichkeit der Ladungsträger zu einer Geschwindigkeitssteigerung der Arbeitsweise der Flüssigkristallanzeige. Wie vorstehend bereits ausgeführt, kann die Zunahme der Geschwindigkeit der Arbeitsweise der Flüssigkristallanzeige durch Anlegen einer hohen Versorgungsspannung an die Transistoren der Treiberschaltung weiter erhöht werden. In diesem Fall verhindern die LDD-Bereiche eine Beeinflussung der Funktionsweise des Bildelement-Transistors durch den erhöhten Drainstrom der Treiberschaltungstransistoren infolge der erhöhten Versorgungsspannung, da sie eine Abschwächung des elektrischen Feldes bewirken. Da also eine Geschwindigkeitserhöhung der Arbeitsweise der Anzeige durch Anhebung der Versorgungsspannung problemlos möglich ist, weist die Flüssigkristallanzeige auch einen erweiterten Betriebsbereich auf.
Schließlich wird diese Aufgabe auch durch ein Verfahren zur Herstellung einer Aktivmatrix-Flüssigkristallanzeige gemäß Patentanspruch 5 gelöst. Bei Ausführung der im kennzeichnenden Teil des Patentanspruchs 5 genannten Schritte (g) bis (l) erhält man eine Aktivmatrix- Flüssigkristallanzeige gemäß Patentanspruch 2.
Weitere vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
Nachstehend wird die Erfindung anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1(a) bis 1(f) ein Herstellungsverfahren für einen Dünn­ filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan­ zeige gemäß Beispiel 1 der vorliegenden Erfindung,
Fig. 2 einen Schritt eines Herstellungsverfahrens für einen Dünnfilmtransistor-Abschnitt einer Aktivmatrix-Flüssigkri­ stallanzeige gemäß Beispiel 2 der vorliegenden Erfindung,
Fig. 3(a) bis 3(c) ein Herstellungsverfahren für einen Dünn­ filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan­ zeige gemäß Beispiel 3 der vorliegenden Erfindung,
Fig. 4(a) bis 4(h) ein Herstellungsverfahren für einen Dünn­ filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan­ zeige gemäß Beispiel 4 der vorliegenden Erfindung,
Fig. 5(a) bis 5(b) ein Herstellungsverfahren für einen Dünn­ filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan­ zeige gemäß Beispiel 5 der vorliegenden Erfindung,
Fig. 6 eine graphische Darstellung, die die Beziehung zwi­ schen der Feldeffekt-Beweglichkeit bzw. -Mobilität (µ) und der Offset- bzw. Versatz-Länge vor und nach einer Hydrie­ rungs-Behandlung darstellt,
Fig. 7(a) bis 7(e) ein Herstellungsverfahren für einen Dünn­ filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan­ zeige gemäß Beispiel 9 der vorliegenden Erfindung,
Fig. 8(a) und 8(b) ein Herstellungsverfahren für einen Dünn­ filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan­ zeige gemäß Beispiel 11 der vorliegenden Erfindung,
Fig. 9 ein Herstellungsverfahren für einen Dünnfilmtransi­ stor-Abschnitt einer Aktivmatrix-Flüssigkristallanzeige gemäß Beispiel 13 der vorliegenden Erfindung,
Fig. 10 ein Herstellungsverfahren für einen Dünnfilmtransi­ stor-Abschnitt einer Aktivmatrix-Flüssigkristallanzeige gemäß Beispiel 14 der vorliegenden Erfindung und
Fig. 11(a) bis 11(g) ein herkömmliches Herstellungsverfahren für einen Dünnfilmtransistor-Abschnitt einer Aktivmatrix- Flüssigkristallanzeige.
Nachstehend wird die vorliegende Erfindung unter Bezugnahme auf die Zeichnung ausführlich beschrieben.
Typischerweise enthält eine Aktivmatrix-Flüssigkristallan­ zeige ein Paar gegenüberliegender Substrate mit einem vorbe­ stimmten Zwischenraum dazwischen, die an ihren Randabschnit­ ten aneinander gebondet bzw. geklebt sind, ein in den Zwi­ schenraum eingeführtes Flüssigkristallmaterial, an beiden Seiten des Paars von Substraten angeordnete Polarisatoren, ein Hintergrundlicht und dergleichen. Eines der Substrate ist ein Dünnfilmtransistor-Substrat, das ein aus einem Material wie Glas, Plastik oder dergleichen hergestelltes isolierendes Substrat, auf dem zumindest (nachstehend als "Bildelement- Schalt-Dünnfilmtransistoren" bezeichnete) Dünnfilmtransisto­ ren von Bildelement-Abschnitten und in einem Matrix-Muster angeordnete Bildelement-Elektroden vorgesehen sind, Signal- Busleitungen wie Source-Verbindungsleitungen und Gate-Verbin­ dungsleitungen, die sich längs und quer in einer Matrix-Art erstrecken, um die Bildelement-Abschnitte zu verbinden, eine CMOS-Treiberschaltung mit CMOS-Treiber-Dünnfilmtransistoren, d. h. einem n-Typ-Dünnfilmtransistor und einem p-Typ-Dünnfilm­ transistor zum Steuern jedes Bildelement-Schalt-Dünnfilmtran­ sistors sowie einen Ausrichtungsfilm enthält. Das andere Sub­ strat ist ein Gegenelektroden-Substrat, das ein ähnliches wie das vorstehend erwähnte isolierende Substrat enthält, auf dem zumindest eine Gegenelektrode und fakultativ ein Ausrich­ tungsfilm, eine schwarze Maske, ein Farbfilter und derglei­ chen je nach Erfordernis vorgesehen sind.
Erfindungsgemäß wird eine Aktivmatrix-Flüssigkristallanzeige mit Dünnfilmtransistoren mit einem verbesserten Aufbau für jedes Bildelement und die CMOS-Treiberschaltung sowie ein verbessertes Herstellungsverfahren dafür geschaffen. Die Aktivmatrix-Flüssigkristallanzeige ist dadurch gekennzeich­ net, daß sowohl der Bildelement-Schalt-Dünnfilmtransistor als auch der Dünnfilmtransistor der CMOS-Treiberschaltung mit derselben Leitfähigkeit wie der Bildelement-Schalt-Dünnfilm­ transistor einen Offset- bzw. Versatz- oder einen Aufbau mit leicht dotiertem Drainbereich bzw. LDD-Aufbau aufweisen. Außerdem ist das erfindungsgemäße Herstellungsverfahren dadurch ge­ kennzeichnet, daß diese Dünnfilmtransistoren in demselben Verfahren hergestellt werden, wodurch die Anzahl der Photoli­ thographie-Schritte und die der Ätzschritte verringert wird.
In anderen als den vorstehend erwähnten Merkmalen ist die vorliegende Erfindung dem Stand der Technik ähnlich, weshalb nur der Dünnfilmtransistor-Aufbau des Dünnfilmtransistor-Sub­ strats und das Herstellungsverfahren dafür anhand von be­ stimmten Beispielen beschrieben werden.
Beispiel 1
Fig. 1(a) bis 1(f) veranschaulichen ein Beispiel eines Her­ stellungsverfahrens für einen Dünnfilmtransistor-Abschnitt einer erfindungsgemäßen Aktivmatrix-Flüssigkristallanzeige. Gemäß der Figuren enthält der Dünnfilmtransistor-Abschnitt ein isolierendes Substrat 1, einen Polysiliziumfilm 2 zur Verwendung als Kanal-Halbleiterfilm, einen Gateisolationsfilm 3, n+-Polysilizium 4, das erheblich mit P dotiert ist und als Gateelektroden dient, ein Photoresist 5 einschließlich 5a, 5b und 5c, Source-/Drain-Bereiche 16, 26 und 36, die mit P-Ionen mit einer hohen Konzentration dotiert und beispielsweise aus n+-Polysilizium gebildet sind, und Source-/Drain-Bereiche 37, die mit B-Ionen mit einer hohen Konzentration dotiert und beispielsweise aus p+-Polysilizium gebildet sind. In diesem Fall weisen ein n-Schaltelement-Dünnfilmtransistor des Bilde­ lement-Abschnittes und der n-Typ-Dünnfilmtransistor der CMOS- Treiberschaltung einen Offset- bzw. Versatz-Aufbau auf, wo­ hingegen der p-Typ-Dünnfilmtransistor der CMOS-Treiberschal­ tung keinen Offset-Aufbau, sondern einen herkömmlichen plana­ ren Aufbau aufweist.
Die Halbleitereinrichtungen mit den vorstehend beschriebenen Anordnungen werden gemäß dem nachstehend beschriebenen Ver­ fahren hergestellt. Zunächst wird der Polysiliziumfilm 2 zur Verwendung als Kanal-Halbleiterfilm auf dem isolierenden Sub­ strat 1 beispielsweise durch ein chemisches Abscheideverfah­ ren aus der Gasphase bzw. CVD-Verfahren mit geringem Druck, ein Plasma-CVD-Verfahren oder ein CVD-Verfahren mit atmosphä­ rischem Druck gebildet, was von einem Bilden des Photoresists 5a (gemäß Fig. 1(a)) gefolgt ist. Dann wird ein Trockenätzen zum Definieren von Polysiliziuminseln durchgeführt. Der Poly­ siliziumfilm kann durch einen amorphen Siliziumfilm unter Verwendung eines Plasma-CVD-Verfahrens, eines CVD-Verfahrens mit geringem Druck oder einem CVD-Verfahren mit atmosphäri­ schem Druck und anschließendem Ausführen einer Festphasen- Kristallisation bei 550°C oder mehr oder durch Bilden eines amorphen oder Polysilizium-Films gebildet werden, was von ei­ nem Ausführen eines Laser-Ausheilverfahrens gefolgt ist. Dar­ aufhin wird der Gateisolationsfilm 3 durch ein thermisches Oxidationsverfahren, ein CVD-Verfahren mit geringem Druck, ein CVD-Verfahren mit atmosphärischem Druck, ein Elektronen- Zyklotronresonanz-Plasma-CVD-Verfahren bzw. ECR-Plasma-CVD- Verfahren, ein Plasma-CVD-Verfahren oder ein ähnliches Ver­ fahren oder durch Kombinieren von zwei oder mehreren dieser Verfahren (gemäß Fig. 1(b)) gebildet.
Daraufhin wird der Gateelektroden-Dünnfilm 4 wie das n+-Poly­ silizium, das als Gateelektroden dient, beispielsweise durch ein CVD-Verfahren mit geringem Druck (gemäß Fig. 1(c)) gebil­ det.
Anschließend wird gemäß Fig. 1(d) zum Bilden der Gateelektro­ den jedes Bildelement-Schalt-Dünnfilmtransistors 10 und der Dünnfilmtransistoren 20 sowie 30 der CMOS-Treiberschaltung das Photoresist 5b gebildet und dann der n+-Polysilizium- Dünnfilm 4 unter Verwendung beispielsweise von SF6-Gas ge­ ätzt, damit Strukturen der Gateelektroden 14, 24 und 34 ge­ bildet werden. Zu diesem Zeitpunkt wird der Abschluß des Trockenätzens durch Überwachen von Fluorradikalen mit einem Spektrum von 704 nm beurteilt, gefolgt von einem Unterätzen für einen vorbestimmten Zeitraum zum seitlichen Ätzen des n+- Polysilizium-Dünnfilms 4. Dies ermöglicht, daß die Breite je­ der der sich ergebenden Gateelektroden 14, 24 und 34 geringer als die Breite des Photoresist-Musters wird. Infolgedessen bilden die Gateelektroden 14, 24 und 34 in Kombination mit dem Photoresist darauf auskragende Anordnungen. Wenn die Gateelektroden aus einem Metall hergestellt sind, können die auskragenden Anordnungen durch Unterätzen des Metalls ent­ sprechend einem Naßätzverfahren gebildet werden.
Daraufhin werden P-Ionen in die Polysiliziuminseln mit einer hohen Konzentration implantiert, damit Source-/Drain-Bereiche 16, 26 und 36 aus n+-Polysiliziumfilm gebildet werden, das erheblich mit P dotiert ist.
Daraufhin werden gemäß Fig. 1(e) die Bereiche, die für jeden Bildelement-Schalt-Dünnfilmtransistor 10 und den n-Typ-Dünn­ filmtransistor 20 der CMOS-Treiberschaltung vorgesehen sind, mit dem Photoresist 5c überzogen und dann der für den p-Typ- Dünnfilmtransistor 30 der CMOS-Treiberschaltung vorgesehene Bereich mit B-Ionen implantiert, wodurch ein Source-/Drain- Bereich 37 aus einer erheblich mit B dotierten p+-Polysi­ liziumschicht gebildet wird. In diesem Fall sollte die Menge B, die ionenimplantiert werden soll, derart eingestellt wer­ den, daß die sich von der Ionenimplantation ergebende B-Kon­ zentration die Konzentration des bei dem Schritt gemäß Fig. 1(d) implantierten P hinsichtlich der effektiven Konzentra­ tion übertrifft, die in Anbetracht der Aktivierungs-Ausbeute jedes Fremdstoffes zu dem Zeitpunkt des Abschlusses dessen Aktivierung bestimmt ist. Mit der Aktivierungs-Ausbeute zu dem Zeitpunkt des Abschlusses der Aktivierung ist hier das Verhältnis der Menge eines Fremdstoffes, die Ladungsträger abgegeben hat, zu der Gesamtmenge des in dem Film enthaltenen Fremdstoffs gemeint. Der Halbleiter sollte nach der Aktivie­ rung des Fremdstoffs eine gewünschte Leitfähigkeit aufweisen.
Schließlich wird das Photoresist 5c zum Vervollständigen des n-Offset-Dünnfilmtransistors 10 zur Verwendung als Schaltele­ ment jedes Bildelements und des n-Offset-Dünnfilmtransistors 20 und des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung entfernt. Mit diesem Verfahren können diese Dünnfilmtransi­ storen 10, 20 und 30 durch Ausführen von zwei Trockenätz- Schritten und drei Photolithographie-Schritten hergestellt werden.
Obwohl das vorliegende Verfahren die Ionenimplantation zum Dotieren des Silizium-Dünnfilms mit Fremdstoffen einsetzt, kann von einem Diffusionsverfahren oder einer ähnlichen Tech­ nologie anstelle der Ionenimplantation Gebrauch gemacht wer­ den. Außerdem kann, obwohl bei diesem Beispiel P als n-Typ- Fremdstoff verwendet wird, (nachstehend als "As" bezeichne­ tes) Arsen an dessen Stelle verwendet werden.
Nachstehend wird auf die Arbeitsweise der Halbleitereinrich­ tungen gemäß dem vorliegenden Beispiel Bezug genommen. In diesem Fall weist der Dünnfilmtransistor 10 zur Verwendung als Schaltelement jedes Bildelements Polysilizium mit Offset- Aufbau auf. Es ist von Bedeutung, daß der Bildelement-Schalt- Dünnfilmtransistor 10 einen verringerten Ruhestrom aufweist. Allgemein sollte der Ruhestrom möglichst nicht höher als un­ gefähr 10-11 A sein. Es ist jedoch schwierig, den Ruhestrom auf einen solchen Wert oder weniger zu verringern, da der Dünnfilmtransistor aus Polysilizium in dem ausgeschalteten Zustand durch an einer Korngrenze vorliegende Kristallfehler beeinflußt wird, so daß der Feldemissions-Strom in den Drain- Bereich fließt. Aus diesem Grund sind Offset-Bereiche 19 und 29 an beiden Seiten der Gateelektrode wie bei den Dünnfilm­ transistoren 10 und 20 gemäß Fig. 1(f) zum Verringern der elektrischen Felder der Drain-Bereiche 16 und 26 vorgesehen, wodurch der Ruhestrom verringert wird.
Da der n-Typ-Dünnfilmtransistor 20 des CMOS-Treiberschal­ tungs-Abschnitts den Offset-Aufbau aufweist, dient dieser Offset-Bereich in dem Dünnfilmtransistor 20 als Reihenwider­ stand, weswegen der Strom verringert werden kann, der im ein­ geschalteten Zustand fließt. Dieses Problem kann durch Opti­ mieren der Offset- bzw. Versatzlänge und der Werkstoffeigen­ schaften von Si gelöst werden. Die Versatz- bzw. Offsetlänge kann dadurch genau gesteuert werden, daß bei dem n+- Polysiliziumfilm, der die Gateelektroden 14 und 24 bildet, die seitliche Ätztechnologie eingesetzt wird. Bei einem tatsächlich hergestellten Dünnfilmtransistor beträgt die Ver­ satzlänge ungefähr 0,2 µm bis ungefähr 2,0 µm. Um den Strom zu erhöhen, der im eingeschalteten Zustand fließt, ist es er­ forderlich, den Reihenwiderstand der Offset-Bereiche zu ver­ ringern oder insbesondere die Werkstoffeigenschaften von Po­ lysilizium zu verbessern. Zu diesem Zweck wird das Polysi­ lizium einer Hydrierungs-Behandlung unterzogen. Fig. 6 zeigt die Abhängigkeit des Stroms im eingeschalteten Zustand eines Dünnfilmtransistors mit Versatz von der Versatzlänge vor und nach der Hydrierungs-Behandlung. Gemäß Fig. 6 verursacht die Hydrierungs-Behandlung, daß der Drainstrom des Dünnfilmtran­ sistors wesentlich zunimmt. Die Hydrierungs-Behandlung macht von einem durch die Verwendung von einem Elektronen- Zyklotronresonanz-Plasma bzw. ECR-Plasma erzeugten Wasser­ stoffplasma Gebrauch, damit eine hohe Effektivität erreicht wird. Die Hydrierungs-Behandlung kann auf einem typischen Parallel-Flachplatten-Hochfrequenz-Plasma-CVD-Verfahren, ei­ ner Wasserstoff-Ionenimplantation oder einem Verfahren von Zuführen von Wasserstoff durch Bilden von SiNx unter Verwen­ dung eines Plasma-CVD-Verfahrens und eines Ausheilens des SiNx-Filmes beruhen. Vorzugsweise wird das Polysilizium bei einer hohen Temperatur, beispielsweise zumindest 700°C nach dessen Bildung wärmebehandelt, damit weiter verbesserte Werk­ stoffeigenschaften geschaffen werden, wodurch die Ein­ schalteigenschaften des Dünnfilmtransistors verbessert wer­ den. Wenn das thermische Oxidationsverfahren für die Bildung des Gateisolationsfilms verwendet wird, kann die Wärmebehand­ lung zum Verbessern der Werkstoffeigenschaften des Polysili­ ziums damit zur gleichen Zeit durchgeführt werden. In diesem Fall beträgt die Temperatur für die Wärmebehandlung möglichst zumindest ungefähr 900°C.
Bei dem Schritt gemäß Fig. 1(e) werden die Source-/Drain-Be­ reiche 37 mit durch B-Ionenimplantation gebildetes p+-Polysi­ lizium zum Herstellen des p-Dünnfilmtransistors 30 der CMOS- Treiberschaltung gebildet. Bei dieser B-Ionenimplantation wird der als Gateelektrode des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung dienende n+-Polysiliziumfilm 34 auch mit B implantiert. Dementsprechend wird in der Gateelektrode enthaltenes P durch B kompensiert, so daß die Konzentration der effektiven Ladungsträger in dem Film abnimmt und der Wi­ derstand der Gateelektrode zunimmt. Falls außerdem die B-Kon­ zentration die P-Konzentration übertrifft, wird die Leitfä­ higkeit der Gateelektrode eine p-Leitfähigkeit. Dies führt zu einem Problem einer wesentlich erhöhten Schwellspannung Vth des Dünnfilmtransistors. Aus diesem Grund muß das Verfahren derart gesteuert werden, daß die P-Konzentration der Gateelektrode zumindest höher als die Konzentration von in den Gateelektrodenfilm implantierten B hinsichtlich der ef­ fektiven Konzentration jedes Fremdstoffs ist, die in Anbe­ tracht dessen Aktivierungs-Ausbeute nach dem Abschluß der Ak­ tivierung bestimmt wird.
Beispiel 2
Bei dem Beispiel 1 werden gemäß Fig. 1(e) die Source-/Drain- Bereiche 37 mit durch B-Ionenimplantation gebildeten p+-Poly­ silizium zum Herstellen des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung gebildet. Bei dieser B-Ionenimplanta­ tion wird auch in den als Gateelektrode des p-Dünnfilm­ transistors 30 der CMOS-Treiberschaltung dienenden n+-Poly­ siliziumfilm 34 B implantiert. Dementsprechend wird in der Gateelektrode enthaltenes P durch B kompensiert, so daß die Konzentration der effektiven Ladungsträgerin dem Film ab­ nimmt und der Widerstand der Gateelektrode zunimmt. Falls außerdem die B-Konzentration die P-Konzentration übertrifft, wird die Leitfähigkeit der Gateelektrode eine p-Leitfähig­ keit. Dies führt zu einem Problem einer wesentlich erhöhten Schwellspannung Vth des Dünnfilmtransistors.
Bei diesem Beispiel werden nach der Bildung des n+-Polysili­ ziumfilms für die Gateelektrode bei dem Schritt gemäß Fig. 1(c) P-Ionen gemäß Fig. 2 in das n+-Polysilizium implantiert. Die Konzentration des zu diesem Zeitpunkt implantierten P wird derart eingestellt, daß es folgende Beziehung erfüllt: (P-Konzentration in der Gateelektrode + Konzentration von zu implantierendem P) < (Konzentration von bei dem Schritt gemäß Fig. 1(e) zu implantierendem B). Dies verhindert, daß die ef­ fektive Ladungsträgerkonzentration abnimmt, weil die P-Kon­ zentration des n+-Polysiliziumfilms der Gateelektrode durch bei dem Schritt gemäß Fig. 1(e) implantiertem B kompensiert wird.
Bei diesem Beispiel ist es nicht erforderlich, die P-Konzen­ tration der Gateelektrode hinsichtlich der Menge von durch B zu kompensierendem P übermäßig einzustellen.
Bei diesem Beispiel kann As anstelle von P als n-Typ-Fremd­ stoff verwendet werden.
Beispiel 3
Nachstehend wird ein drittes Beispiel des erfindungsgemäßen Verfahrens zum Herstellen des Dünnfilmtransistor-Abschnitts einer Aktivmatrix-Flüssigkristallanzeige unter Bezug auf Fig. 1(a) bis 1(d) und Fig. 3(a) bis 3(c) beschrieben.
In Fig. 3(a) bis 3(c) bezeichnen Bezugszeichen 18, 28 und 38 LDD-Abschnitte mit n--Polysilizium und die anderen Bezugszei­ chen dieselben Teile wie in Fig. 1(a) bis 1(f). In diesem Fall weist jeder Bildelement-Schalt-n-Typ-Dünnfilmtransistor 10 und der n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschal­ tung einen Aufbau mit leicht dotiertem Drainbereich bzw. LDD-Auf­ bau auf, wohingegen der p-Typ-Dünnfilmtransistor 30 der CMOS- Treiberschaltung keinen LDD-Aufbau, sondern einen typischen planaren Aufbau aufweist.
Das Herstellungsverfahren für den Dünnfilmtransistor-Ab­ schnitt einer Aktivmatrix-Flüssigkristallanzeige gemäß diesem Beispiel ist wie nachstehend beschrieben.
Zunächst werden auf dieselbe Weise wie bei dem Beispiel 1 auf einem isolierenden Substrat 1 nacheinander Inseln einer Ka­ nal-Halbleiterschicht 2, ein Gateisolationsfilm 3 und Gate­ elektroden 4 gebildet, gefolgt von einer Implantation von P- Ionen unter Verwendung eines Photoresists 5b mit einer aus­ kragenden Anordnung als Maske, wodurch gemäß Fig. 1(a) bis 1(d) Source-/Drain-Bereiche 16, 26 und 36 aus erheblich mit P dotiertem n+-Polysilizium gebildet werden.
Nach Entfernen des Photoresists 5b werden P-Ionen mit einer geringen Konzentration, beispielsweise ungefähr 1 . 1016 cm-3 bis ungefähr 1 . 1019 cm-3 zum Bilden von LDD-Bereichen 18, 28 und 38 gemäß Fig. 3(a) implantiert. In diesem Fall beträgt die Dosis von P-Ionen ungefähr 1 . 1011 cm-2 bis ungefähr 1 1014 cm-2.
Daraufhin wird gemäß Fig. 3(b), wenn der Bildelement-Schalt- Dünnfilmtransistor 10 und der n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschaltung mit dem Photoresist 5c überzogen sind, der Bereich für den p-Typ-Dünnfilmtransistor 30 der CMOS- Treiberschaltung mit B-Ionen implantiert, damit Source- /Drain-Bereiche 37 aus einer erheblich mit B dotierten p+- Polysiliziumschicht in dem p-Typ-Dünnfilmtransistor-Abschnitt der CMOS-Treiberschaltung gebildet werden. In diesem Fall sollte die Menge von zu implantierendem B die Menge von P übertreffen, die bei dem Schritt gemäß Fig. 1(d) implantiert worden ist.
Schließlich werden durch Ablösen oder Entfernen des Photore­ sists 5c der Bildelement-Schalt-n-Typ-Dünnfilmtransistor 10 mit LDD-Anordnung, der n-Typ-Dünnfilmtransistor 20 der CMOS- Treiberschaltung mit LDD-Anordnung und der p-Typ-Dünnfilm­ transistor 30 der CMOS-Treiberschaltung vervollständigt.
Obwohl die Ionenimplantations-Technologie zum Dotieren des Si-Dünnfilms mit einem Fremdstoff eingesetzt wird, kann von einer Diffusionstechnologie oder einer ähnlichen Technologie an deren Stelle Gebrauch gemacht werden.
Außerdem kann As als n-Typ-Fremdstoff anstelle von P verwen­ det werden. Der Schritt gemäß Fig. 3(a) kann mit dem anderen Schritt gemäß Fig. 3(b) vertauscht werden.
Die grundlegende Arbeitsweise des Dünnfilmtransistor-Ab­ schnitts gemäß diesem Beispiel ist ähnlich dem gemäß Beispiel 1 beschriebenen.
Bei dem vorliegenden Beispiel sind die LDD-Bereiche 18 und 28 auf entgegengesetzten Seiten von entsprechenden Gateelektro­ den 14 und 24 des Bildelement-Schalt-Dünnfilmtransistors 10 und des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschal­ tung ausgebildet. Der Widerstand der LDD-Bereiche, wenn sich die Dünnfilmtransistoren in dem eingeschalteten Zustand be­ finden, ist geringer als die der Offset-Bereiche, weswegen der Strom weiter verbessert wird, der im eingeschalteten Zu­ stand fließt. Dies führt dazu, daß die CMOS-Schaltung eine verbesserte Steuerfrequenz bietet.
Beispiel 4
Nachstehend wird ein viertes Beispiel der vorliegenden Erfin­ dung unter Bezug auf Fig. 4(a) bis 4(h) beschrieben. In Fig. 4(c) bezeichnen Bezugszeichen 12b und 22b einen aus einem Ma­ terial wie p--Polysilizium hergestellten Halbleiterfilm zur Verwendung als leicht mit B dotiertem Kanal und die anderen Bezugszeichen entsprechende Teile wie bei den Beispielen 1 und 3. In diesem Fall weisen der Bildelement-Schalt-n-Typ- Dünnfilmtransistor 10 und der n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschaltung den LDD-Aufbau auf, wohingegen der p- Typ-Dünnfilmtransistor 30 der CMOS-Treiberschaltung keinen LDD-Aufbau, sondern einen typischen planaren Aufbau aufweist.
Der Dünnfilmtransistor-Abschnitt mit dem abgebildeten Aufbau wird gemäß dem folgenden Verfahren hergestellt. Auf dieselbe Weise wie bei dem Beispiel 1 wird ein aus einem Material wie einem Polysiliziumfilm hergestellter Kanal-Halbleiterfilm 2 auf einem isolierenden Substrat 1 beispielsweise durch ein chemisches Abscheideverfahren aus der Gasphase bzw. CVD-Ver­ fahren mit geringem Druck gebildet, was von einem Bilden ei­ nes Photoresists 5a gefolgt ist. Dann wird ein Trockenätzen zum Definieren von Polysiliziuminseln durchgeführt. Der Poly­ siliziumfilm kann durch Bilden eines amorphen Siliziumfilms unter Verwendung eines Plasma-CVD-Verfahrens, eines CVD-Ver­ fahrens mit geringem Druck oder eines CVD-Verfahrens mit atmosphärischem Druck und anschließendem Ausführen einer Festphasen-Kristallisation bei zumindest 550°C oder durch Bilden eines amorphen Silizium- oder Polysilizium-Films ge­ bildet werden, was von einem Ausführen eines Laser-Ausheil­ verfahrens gefolgt ist. Daraufhin wird ein Gateisolationsfilm 3 durch ein thermisches Oxidationsverfahren, ein CVD-Verfah­ ren mit geringem Druck, ein CVD-Verfahren mit atmosphärischem Druck oder ein ähnliches Verfahren (gemäß Fig. 4(a)und 4(b)) gebildet. Das Verfahren ist bis zu diesem Schritt dasselbe wie bei Beispiel 1.
Daraufhin werden der Inselbereich, der für die Bildung des p- Dünnfilmtransistors 30 der CMOS-Treiberschaltung vorgesehen ist, mit einem Photoresist 5b überzogen und dann ein p-Typ- Fremdstoff wie B in die Bereiche ionenimplantiert, die für die Bildung des Bildelement-Schalt-n-Typ-Dünnfilmtransistors und des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschal­ tung vorgesehen sind, damit dessen Schwellspannung (Vth) ein­ gestellt wird. Die Dosis des p-Typ-Fremdstoffs muß für eine leichte Dotierung (gemäß Fig. 4(c)) relativ gering sein. B- Ionenimplantation kann nur bei dem Bereich durchgeführt wer­ den, der für den n-Typ-Dünnfilmtransistor 20 der CMOS-Trei­ berschaltung vorgesehen ist.
Ein anderer Schritt einer leichten Dotierung kann hinzugefügt werden, damit die Schwellspannung des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung eingestellt wird. In diesem Fall werden die Bereiche, die für den Bildelement-Schalt-n-Typ- Dünnfilmtransistor 10 und den n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschaltung vorgesehen sind, mit einem Photoresist überzogen, damit bei einer Schwelleneinstellung verhindert wird, daß Fremdstoffatome in diese Dünnfilmtransistoren im­ plantiert werden.
Eine B-Ionenimplantation zum Einstellen der Schwellspannung Vth des Bildelement-Schalt-n-Typ-Dünnfilmtransistors 10 und des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschaltung kann vor der Bildung des Gateisolationsfilms 3 und nach der Bildung des Photoresists durchgeführt werden, das den p-Typ- Dünnfilmtransistor-Bereich der CMOS-Treiberschaltung bedeckt. Der Gateisolationsfilm 3 wird unter Verwendung von eines thermischen Oxidationsverfahrens, eines CVD-Verfahrens mit geringem Druck, eines CVD-Verfahrens mit atmosphärischem Druck, eines ECR-Plasma-CVD-Verfahrens oder eines Plasma-CVD- Verfahrens allein oder in Kombination nach dem Entfernen des Photoresists gebildet.
Anschließend wird ein aus einem Material wie n+-Polysilizium hergestellter Gateelektroden-Dünnfilm 4 beispielsweise durch ein CVD-Verfahren mit geringem Druck (gemäß Fig. 4(d)) gebil­ det.
Daraufhin wird gemäß Fig. 4(e) zum Bilden der entsprechenden Gateelektroden des Bildelement-Schalt-Dünnfilmtransistors 10 und der Dünnfilmtransistoren 20 sowie 30 der CMOS-Treiber­ schaltung ein Photoresist 5c gebildet und dann der n+-Polysi­ liziumfilm unter Verwendung beispielsweise von SF6-Gas ge­ ätzt, damit Strukturen der Gateelektroden 14, 24 und 34 ge­ bildet werden. Zu diesem Zeitpunkt wird der Abschluß des Trockenätzens des n+-Polysiliziumfilms durch Überwachen von Fluorradikalen mit einem Spektrum von 704 nm wie bei Beispiel 1 beurteilt. Danach wird für einen vorbestimmten Zeitraum ein Unterätzen durchgeführt, damit verursacht wird, daß der n+- Polysiliziumfilm seitlich geätzt wird, wodurch eine auskra­ gende Anordnung mit jeder der Gateelektroden 14, 24 und 34 und dem darüberliegenden Photoresist gebildet wird. Ein Me­ tall kann zum Herstellen der Gateelektroden verwendet werden, das beispielsweise durch Naßätzen zum Erzeugen der auskragen­ den Anordnung unterätzt wird. Daraufhin wird eine P-Ionenim­ plantation zum Bilden von Source-/Drain-Bereichen 16, 26 und 36 mit einem n+-Polysiliziumfilm durchgeführt.
Gemäß Fig. 4(f) wird nach dem Entfernen bzw. Ablösen des Pho­ toresists 5c ein n-Typ-Fremdstoff wie P mit einer geringen Konzentration (leichte Dotierung) zum Bilden von LDD-Be­ reichen 18, 28 und 38 ionenimplantiert. Die Ionendosis bei dieser Ionenimplantation beträgt ungefähr 1 . 1011 cm-2 bis ungefähr 1 . 1014 cm-2 und wird möglichst derart eingestellt, daß sie eine Konzentration aufweist, die größer als die Kon­ zentration des in die Bereiche für den Bildelement-Schalt- Dünnfilmtransistor 10 und den n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschaltung leicht implantierten B hinsichtlich der effektiven Konzentration ist, die in Anbetracht der Aktivie­ rungs-Ausbeute jedes Fremdstoffs zu dem Zeitpunkt des Ab­ schlusses der Aktivierung bestimmt wird.
Daraufhin werden gemäß Fig. 4(g) die Bereiche für den Bilde­ lement-Schalt-Dünnfilmtransistor 10 und den n-Typ-Dünnfilm­ transistor 20 der CMOS-Treiberschaltung mit einem Photoresist 5d überzogen und dann eine B-Ionenimplantation zum Bilden von Source-/Drain-Bereichen 37 mit einer erheblich mit B dotier­ ten p+-Polysiliziumschicht in dem Bereich für den p-Typ-Dünn­ filmtransistor 30 der CMOS-Treiberschaltung ausgeführt. In diesem Fall sollte die Menge B, die ionenimplantiert werden soll, derart eingestellt werden, daß sie die des bei dem Schritt gemäß Fig. 4(e) vorher implantierten P hinsichtlich der effektiven Konzentration übertrifft, die in Anbetracht der Aktivierungs-Ausbeute jedes Fremdstoffs bei dem Abschluß der Aktivierung bestimmt wird.
Schließlich wird das Photoresist 5d zum Vervollständigen des Bildelement-Schalt-n-Typ-Dünnfilmtransistors 10 mit LDD-Auf­ bau, des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschal­ tung mit LDD-Aufbau und des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung entfernt.
Obwohl eine Ionenimplantation zum Dotieren des Si-Dünnfilms mit einem Fremdstoff bei dem vorstehend beschriebenen Ver­ fahren verwendet wird, kann an deren Stelle von einer Diffu­ sionstechnologie Gebrauch gemacht werden. Außerdem kann As als n-Typ-Fremdstoff anstelle von P verwendet werden.
Die grundlegende Arbeitsweise des Dünnfilmtransistor-Ab­ schnitts bei diesem Beispiel ist dieselbe wie die bei dem Beispiel 1 beschriebene. Bei diesem Beispiel ist der Kanalbe­ reich jedes des Bildelement-Schalt-Dünnfilmtransistors 10 und des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschaltung leicht mit B dotiert. Dies ermöglicht, die Schwellspannung Vth von beiden Dünnfilmtransistoren 10 und 20 tatsächlich zu erhöhen. Aus diesem Grund nimmt der Drainstrom zu dem Zeit­ punkt ab, bei dem die Gatespannung 0 V beträgt, weswegen die Übertragungskennlinie eines Inverters bzw. Umkehrers beson­ ders bei der CMOS-Treiberschaltung verbessert wird. Wenn die Eingangsspannung (Vin) 0 V beträgt, kann eine Abnahme der Ausgangsspannung (Vout) infolge eines Leckstroms des n-Typ- Dünnfilmtransistors vermieden werden. Zusätzlich zu der leichten Dotierung des Kanalbereichs sind die LDD-Bereiche 18 und 28 außerdem an den entgegengesetzten Seiten der entspre­ chenden Gateelektroden der Dünnfilmtransistoren 10 und 20 vorgesehen. Dies gestattet, den elektrischen Widerstand der Dünnfilmtransistoren im eingeschalteten Zustand eher als bei den Dünnfilmtransistoren mit Offset-Aufbau zu verringern, wo­ durch deren Strom verbessert wird, der im eingeschalteten Zu­ stand fließt. Dies führt zu einer Verbesserung der Steuer­ frequenz der CMOS-Treiberschaltung.
Beispiel 5
Bei den Beispielen 1 bis 4 wird eine B-Ionenimplantation zum Erzeugen des p-Dünnfilmtransistors der CMOS-Treiberschaltung durchgeführt. Bei dieser Ionenimplantation kann die soge­ nannte schräge Implantation zum schrägen Implantieren von B- Ionen mit einer geringen Konzentration gemäß Fig. 5(a) durch­ geführt werden, gefolgt von einer gewöhnlichen Ionenimplanta­ tion für eine Implantation mit einer hohen Konzentration ge­ mäß Fig. 5(b). Es sei bemerkt, daß ein Verfahren gemäß Fig. 5(a) mit einem Verfahren gemäß Fig. 5(a) ausgetauscht werden kann. Bei dieser schrägen Implantation ist der Einfallswinkel der Ionen auf zumindest 20° bezüglich einer Linie geneigt, die senkrecht zu der Oberfläche des Substrats ist.
Eine derartige Ionenimplantations-Technologie ermöglicht die Bildung einer überlappenden LDD-Anordnung unter der entspre­ chenden Gateelektrode. Daher kann die Haltespannung des p- Dünnfilmtransistors 30 der CMOS-Treiberschaltung gegenüber der Drainspannung verbessert werden, wenn an die Source- /Drain-Elektrode 37 eine Spannung angelegt wird. Dementspre­ chend kann die Versorgungsspannung für die CMOS-Schaltung weiter verbessert werden, was zu einem Vorteil von beispiels­ weise einer verbesserten Ausgangsspannung der Inverter- bzw. Umkehr-Schaltung führt.
Beispiel 6
Bei den Beispielen 1 bis 5 weist der Bildelement-Schalt-Dünn­ filmtransistor einen n-Typ-Dünnfilmtransistor mit Offset-Auf­ bau auf, aber er kann statt dessen einen p-Typ-Dünnfilmtran­ sistor aufweisen. Bei dem Fall des Bildelement-Schalt- Dünnfilmtransistors mit dem p-Typ-Dünnfilmtransistor ist das Herstellungsverfahren für den Dünnfilmtransistor-Abschnitt grundsätzlich dasselbe wie das in Fig. 1(a) bis 5(b) dargestellte, das zu den Beispielen 1 bis 5 gehört. Jedoch muß P mit B und umgekehrt ersetzt werden; beispielsweise wird die P-Ionenimplantation mit der B-Ionenimplantation und umgekehrt ersetzt. Die Beschreibung der Gateelektroden wird nicht ver­ ändert.
Bei dem Fall von Beispiel 4 (Fig. 4(a) bis 4(h)) kann die leichte Dotierung von B zum Einstellen der Schwellspannung Vth bei dem Schritt gemäß Fig. 4(c) nur hinsichtlich des Be­ reichs für den CMOS-Treiber-n-Typ-Dünnfilmtransistor 20 durchgeführt werden. In diesem Fall muß B nicht unbedingt mit P ersetzt werden.
Bei diesem Beispiel kann der n-Typ-Fremdstoff As anstelle von P aufweisen.
Beispiel 7
Bei den Beispielen 1 bis 6 können die Gateelektroden einen p+-Polysilizium-Dünnfilm anstelle des n+-Polysilizium-Dünn­ films aufweisen. Auch in diesem Fall sind die anderen Aufbau­ merkmale dieselben wie bei den Beispielen 1 bis 6.
Beispiel 8
Bei den Beispielen 1 bis 7 weist jeder Dünnfilmtransistor einen Dünnfilmtransistor mit einem einzelnen Gate mit einer Gateelektrode auf, aber er kann zwei oder mehr in Reihe ge­ schaltete Dünnfilmtransistoren derart aufweisen, daß er zwei oder mehr Gateelektroden zwischen den Source-/Drain-Bereichen schafft. Auch in diesem Fall sind die anderen Aufbaumerkmale dieselben wie bei den Beispielen 1 bis 7.
Beispiel 9
Fig. 7(a) bis 7(e) sind Schnittansichten zum Erläutern eines Verfahrens zum Herstellen einer Dünnfilmtransistor-Anordnung gemäß Beispiel 9. Zunächst wird gemäß Fig. 7(a) ein Kanal-Po­ lysiliziumfilm 2 zur Verwendung als Kanalschicht auf einem aus Quarz oder Glas hergestellten isolierenden Substrat 1 un­ ter Verwendung eines CVD-Verfahrens mit geringem Druck gebil­ det. Dieser Kanal-Polysiliziumfilm 2 wird strukturiert und dann zum Bilden eines Gateisolationsfilms 3 von ungefähr 120 nm Dicke einem thermischen Oxidationsverfahren unterzogen. Außerdem wird ein Gateelektroden-Dünnfilm 4 beispielsweise aus mit P dotiertem Si auf der gesamten Substratoberfläche ausgebildet. In diesem Fall kann der Polysiliziumfilm 2 durch Bilden eines Si-Filmes unter Verwendung eines CVD-Verfahrens mit geringem Druck und anschließender Kristallisation des­ selben durch Festphasen-Epitaxie, Laser-Ausheilung oder ein ähnliches Verfahren oder durch Bilden eines Si-Filmes durch ein Plasma-CVD-Verfahren und anschließender Kristallisation desselben durch Festphasen-Epitaxie, Laser-Ausheilung oder ein ähnliches Verfahren gebildet werden. Der Gateisolations­ film 3 kann durch Bilden eines SiO2-Filmes oder dergleichen durch ein Kathodenzerstäubungs- bzw. Sputterverfahren, ein CVD-Verfahren mit geringem Druck oder ein CVD-Verfahren mit atmosphärischem Druck gebildet werden. Diese Verfahren können jeweils kombiniert mit einem thermischen Oxidationsverfahren eingesetzt werden. Außerdem kann der für die Gateelektrode zu verwendende Dünnfilm aus einem mit B oder As dotierten Si- Film, einem Metall-Dünnfilm aus Aluminium, einer Aluminiumle­ gierung oder Chrom oder einem Silizid-Dünnfilm aus Molbydän­ silizid, Wolframsilizid oder Titansilizid als auch aus dem vorstehend erwähnten mit P dotiertem Si-Film gebildet werden.
Daraufhin wird gemäß Fig. 7(b) ein Photoresist 5a derart ge­ bildet, daß es den gesamten Bereich für den p-Typ-Dünnfilm­ transistor 30 der CMOS-Treiberschaltung und die Gateelektro­ den-Bildungsbereiche des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschaltung und des Bildelement-Schalt-n-Typ-Dünn­ filmtransistors 10 überzieht.
Anschließend wird gemäß Fig. 7(c) unter Verwendung des Photo­ resists 5a als Maske der Gateelektroden-Dünnfilm 4 beispiels­ weise aus Si, der als Gateelektrode verwendet werden soll, unter Verwendung eines Gases trockengeätzt, das hauptsächlich SF6, CF4, NF3, Cl2 oder dergleichen enthält und für isotropes Ätzen geeignet ist, wodurch der Gateelektroden-Dünnfilm 4 mit einer Breite strukturiert wird, die um ungefähr 0,3 µm bis ungefähr 2,0 µm schmaler als das Photoresist 5a ist.
Daraufhin wird gemäß Fig. 7(d) ein n-Typ-Fremdstoff wie P oder As in die Substratoberfläche ionenimplantiert, wobei das Photoresist 5a unverändert belassen wird, wodurch n-Source- /Drain-Bereiche 16 und 26 jeweils mit Offset-Bereichen 19 und 29 in den Bereichen für den Bildelement-Schalt-n-Typ-Dünn­ filmtransistor 10 und den n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschaltung gebildet werden. Die Länge der Offset- Bereiche 19 und 29 liegt in dem Bereich von 0,3 µm bis 2,0 µm in Abhängigkeit davon, wie stark die Gateelektroden 14, 24 und 34 in dem vorangehenden Schritt seitlich geätzt worden sind. In diesem Fall dient das Photoresist 5a auf den Gate­ elektroden 14 und 24 auch dazu, zu verhindern, daß der ionenimplantierte Fremdstoff zu dem Gateisolationsfilm 3 und den Kanalbereichen 12 und 22 durchdringt, die unter den Gate­ elektroden 14 und 24 der n-Typ-Dünnfilmtransistoren 10 und 20 liegen.
Schließlich werden gemäß Fig. 7(e) nach der Entfernung des Photoresists 5a der n-Typ-Dünnfilmtransistor 20 der CMOS- Treiberschaltung und der Bildelement-Schalt-n-Typ-Dünnfilm­ transistor 10 mit einem Photoresist 5b überzogen und dann die Gateelektrode 34 des p-Dünnfilmtransistors 30 der CMOS-Trei­ berschaltung durch Strukurieren unter Verwendung des Photore­ sists 5b gebildet, was von einer Ionenimplantation eines p- Typ-Fremdstoffs wie B mit dem belassenen Photoresist 5b ge­ folgt ist. Dies gestattet, daß p-Typ-Source-/Drain-Bereiche 37 in dem p-Typ-Dünnfilmtransistor-Bereich der CMOS-Treiber­ schaltung gebildet werden. Auch in diesem Fall dient das Pho­ toresist 5b auf der Gateelektrode 34 dazu, zu verhindern, daß der ionenimplantierte Fremdstoff zu der Gateelektrode 34, dem darunterliegenden Gateisolationsfilm 3 und dem Kanalbereich des p-Dünnfilmtransistors 30 durchdringt. In diesem Fall weist der p-Typ-Dünnfilmtransistor keinen Offset-Aufbau auf, aber er kann einen Offset-Aufbau aufweisen, der durch isotro­ pes Ätzen erzeugt wird.
Das derart beschriebene Dünnfilmtransistor-Anordnungs- Herstellungsverfahren gemäß diesem Beispiel ermöglicht eine Verringerung der Anzahl von Schritten, die zum Bilden der Bildelement-Schalt-n-Typ-Dünnfilmtransistors mit Offset-Auf­ bau und der Dünnfilmtransistoren der CMOS-Treiberschaltung auf demselben Substrat erforderlich sind, weswegen eine Ver­ ringerung der Herstellungskosten und ein hoher Durchsatz ver­ wirklicht werden. Außerdem ermöglicht der Offset-Aufbau des n-Typ-Dünnfilmtransistors der CMOS-Treiberschaltung die CMOS- Treiber-Dünnfilmtransistoren, eine hohe Versorgungsspannung zu verwenden. Bei diesem Beispiel ist anders als bei dem Bei­ spiel 1 der Bereich für den p-Typ-Dünnfilmtransistor 30 beim Ionenimplantieren des Fremdstoffs in die n-Typ-Dünnfilmtran­ sistoren maskiert. Dies ermöglicht, daß die Menge des Fremd­ stoffs wie B verringert wird, der in den p-Typ-Dünnfilmtran­ sistor implantiert werden soll, wodurch ein Vorteil durch Verwirklichen eines hohen Durchsatzes erzeugt wird.
Beispiel 10
Beispiel 9 verwendet einen n-Typ-Dünnfilmtransistor als Bildelement-Schalt-Dünnfilmtransistor. Jedoch können selbst dann, wenn ein p-Typ-Dünnfilmtransistor als Bildelement- Schalt-Dünnfilmtransistor verwendet wird, der p-Typ-Dünnfilm­ transistor der CMOS-Treiberschaltung und der Bildelement- Schalt-p-Typ-Dünnfilmtransistor gleichzeitig mit einem Off­ set-Aufbau gebildet werden. Dies ermöglicht, die Anzahl der Herstellungsschritte zu verringern und Dünnfilmtransistoren der CMOS-Treiberschaltung zu schaffen, die eine hohe Versor­ gungsspannung verwenden können. Die Dünnfilmtransistor-Anord­ nung gemäß diesem Beispiel kann entsprechend dem in Beispiel 9 beschriebenen Herstellungsverfahren abgesehen davon herge­ stellt werden, daß der p-Typ-Fremdstoff bei dem ersten Im­ plantationsverfahren implantiert wird, während der n-Typ- Fremdstoff bei dem zweiten Implantationsverfahren implantiert wird.
Durch Maskieren des n-Typ-Dünnfilmtransistor-Bereichs bei der Ionenimplanatation des p-Typ-Fremdstoffes ist es möglich, die Menge des Fremdstoffes wie B, der in den p-Typ-Dünnfilm­ transistor-Bereich implantiert werden soll, zu verringern und einen Vorteil durch Verwirklichen eines hohen Durchsatzes zu schaffen.
Beispiel 11
Während bei Beispiel 9 der Offset-Aufbau für den Bildelement- Schalt-n-Typ-Dünnfilmtransistor 10 und den n-Typ-Dünnfilm­ transistor 20 der CMOS-Treiberschaltung verwendet wird, wird bei dem vorliegenden Beispiel dafür der LDD-Aufbau verwendet.
Das Herstellunsgverfahren gemäß diesem Beispiel ist wie folgt. Das Herstellungsverfahren folgt dem Verfahren gemäß Beispiel 9 bis zu dem Schritt der Ionenimplantation des n- Typ-Fremdstoffs gemäß Fig. 7(d) zum Bilden von n-Typ-Dünn­ filmtransistoren 10 und 20 mit Offset-Aufbau.
Daraufhin wird gemäß Fig. 8(a) nach der Entfernung eines Pho­ toresists 5a ein n-Typ-Fremdstoff wie P oder As mit einer geringen Konzentration unter Verwendung von Gateelektroden 14 und 24 als Maske ionenimplantiert. Bei dieser Implantation muß die Beschleunigungsspannung derart eingestellt werden, daß verhindert wird, daß der n-Typ-Fremdstoff die Gate­ elektroden 14 und 24 durchdringt und in den Gateisolations­ film oder die Kanalbereiche 12 und 22 eindringt. Auch bei der Implantation wird ein als Gateelektrode zu verwendender Si- Dünnfilm 4 in dem Bereich belassen, der für die Bildung des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung vorgesehen ist, und dieser dient als Maske, wodurch verhindert wird, daß der n-Typ-Fremdstoff in den Si-Abschnitt eindringt, der als Kanalbereich dient.
Schließlich werden gemäß Fig. 8(b) der n-Typ-Dünnfilmtran­ sistor 20 der CMOS-Treiberschaltung und der Bildelement- Schalt-n-Typ-Dünnfilmtransistor 10 mit einem Photoresist 5b überzogen, was von dem Bilden der Gateelektrode 34 des p- Dünnfilmtransistors 30 der CMOS-Treiberschaltung durch Stru­ kurieren unter Verwendung des Photoresists 5b gefolgt ist. Dann wird eine Ionenimplantation eines p-Typ-Fremdstoffs wie B mit unverändert belassenem Photoresist 5b durchgeführt. Dies führt zu der Bildung von p-Typ-Source-/Drain-Bereichen 37 bei dem p-Typ-Dünnfilmtransistor 30 der CMOS-Treiberschal­ tung.
Das derart beschriebene Dünnfilmtransistor-Anordnungs- Herstellungsverfahren gemäß diesem Beispiel ermöglicht eine Verringerung der Anzahl von Schritten, die zum Bilden des Bildelement-Schalt-n-Typ-Dünnfilmtransistors mit LDD-Aufbau und der Dünnfilmtransistoren der CMOS-Treiberschaltung auf demselben Substrat erforderlich sind, weswegen eine Verringe­ rung der Herstellungskosten und ein hoher Durchsatz verwirk­ licht werden. Außerdem ermöglicht der LDD-Aufbau des n-Typ- Dünnfilmtransistors der CMOS-Treiberschaltung die Dünnfilm­ transistoren der CMOS-Treiberschaltung, eine hohe Versor­ gungsspannung zu verwenden. Der bei diesem Beispiel einge­ setzte LDD-Aufbau erlaubt eher als die Dünnfilmtransistoren mit Offset-Aufbau, den Widerstand der Dünnfilmtransistoren im eingeschalteten Zustand zu verringern, wodurch dessen Strom verbessert wird, der im eingeschalteten Zustand fließt. Dies führt zu einer Verbesserung der Steuerfrequenz der CMOS-Trei­ berschaltung. Außerdem ist bei diesem Beispiel anders als bei dem Beispiel 3 der Bereich für den p-Typ-Dünnfilmtransistor 30 mit dem Si-Dünnfilm 34 bei der Bildung der n-Typ-Dünnfilm­ transistoren mit LDD-Aufbau überzogen, wodurch verhindert wird, daß der Fremdstoff wie P in den p-Typ-Dünnfilmtransi­ stor-Bereich eindringt. Dies ermöglicht, daß die Menge des Fremdstoffes wie B verringert wird, die in den p-Typ-Dünn­ filmtransistor 30 implantiert werden soll, wodurch ein Vor­ teil durch Verwirklichen eines hohen Durchsatzes erzeugt wird.
Beispiel 12
Bei Beispiel 11 wird ein n-Typ-Dünnfilmtransistor als Bildelement-Schalt-Dünnfilmtransistor verwendet. Selbst wenn ein p-Typ-Dünnfilmtransistor als Bildelement-Schalt-Dünnfilm­ transistor verwendet wird, können jedoch der p-Typ-Dünnfilm­ transistor der CMOS-Treiberschaltung und der Bildelement- Schalt-Dünnfilmtransistor gleichzeitig mit einem LDD-Aufbau hergestellt werden. Dies ermöglicht auch, die Anzahl der er­ forderlichen Herstellungsschritte zu verringern und Dünnfilm­ transistoren der CMOS-Treiberschaltung zu schaffen, die eine hohe Versorgungsspannung und eine hohe Steuerfrequenz verwen­ den können.
Die Dünnfilmtransistor-Anordnung gemäß diesem Beispiel kann gemäß dem bei Beispiel 11 beschriebenen Herstellungsverfahren abgesehen davon hergestellt werden, daß bei den drei Ionenim­ plantationsschritten der p-Typ-Fremdstoff anstelle des n-Typ- Fremdstoffs implantiert wird, während der n-Typ-Fremdstoff anstelle des p-Typ-Fremdstoffs implantiert wird.
Mit dem vorliegenden Beispiel werden dieselben Wirkungen wie bei Beispiel 11 erreicht.
Beispiel 13
Bei den Beispielen 9 bis 11 wird der p-Typ-Fremdstoff wie B vertikal implantiert, damit Source-/Drain-Bereiche 37 des p- Dünnfilmtransistors der CMOS-Treiberschaltung gebildet wer­ den. Vor oder nach dieser Ionenimplantation kann die schräge Implantation durchgeführt werden, damit der p-Typ-Fremdstoff gemäß Fig. 9 schräg implantiert wird. Eine derartige Ionenimplantations-Technologie ermöglicht die Bildung einer überlappenden LDD-Anordnung unter der entsprechenden Gate­ elektrode. Daher kann die Drain-Haltespannung des p-Dünnfilm­ transistors 30 der CMOS-Treiberschaltung verbessert werden, wenn eine Spannung an deren Source- und Drain-Elektroden an­ gelegt wird. Dementsprechend kann die Versorgungsspannung für die Treiberschaltung weiter erhöht werden, was zu einem Vor­ teil von beispielsweise einer verbesserten Ausgangsspannung der Inverter- bzw. Umkehr-Schaltung führt.
Beispiel 14
Bei den Beispielen 9 bis 11 wird der n-Typ-Fremdstoff wie P oder As vertikal implantiert, damit Source-/Drain-Bereiche des n-Typ-Dünnfilmtransistors der CMOS-Treiberschaltung ge­ bildet werden. Vor oder nach dieser Ionenimplantation kann die schräge Implantation eingesetzt werden, damit der p-Typ- Fremdstoff gemäß Fig. 10 schräg implantiert wird.
Eine derartige Ionenimplantations-Technologie ermöglicht die Bildung einer überlappenden LDD-Anordnung unter der entspre­ chenden Gateelektrode. Daher kann die Drain-Haltespannung des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschaltung ver­ bessert werden, wenn eine Spannung an die Source- und Drain- Elektroden angelegt wird. Dementsprechend kann die Versorgungsspannung für die Treiberschaltung weiter erhöht werden, was zu einer verbesserten Ausgangsspannung bei­ spielsweise der Inverter bzw. Umkehr-Schaltung führt.
Beispiel 15
Während bei den Beispielen 9 bis 14 keine Kanaldotierung ein­ gesetzt wird, wird bei dem vorliegenden Beispiel der Kanal- Si-Film bei zumindest einem der n-Typ- und p-Typ-Dünnfilm­ transistor-Bereiche der CMOS-Treiberschaltung mit einem Fremdstoff derjenigen Leitfähigkeit ionenimplantiert, die entgegengesetzt zu der von deren Source-/Drain-Bereichen vor der Bildung der Gateelektrode ist. Dies ermöglicht, die Schwellspannung des Dünnfilmtransistors einzustellen, wodurch die Ansprecheigenschaften der CMOS-Treiber-Dünnfilmtransisto­ ren verbessert werden.
Wie vorstehend beschrieben macht die erfindungsgemäße Aktiv­ matrix-Flüssigkristallanzeige von einem Offset- bzw. Versatz- Aufbau oder einem LDD-Aufbau für einen der n-Typ und p-Typ- Dünnfilmtransistoren der CMOS-Treiberschaltung Gebrauch. Dies ermöglicht, daß die CMOS-Treiberschaltung eine Stromquelle mit einer hohen Versorgungsspannung verwendet, daß die Ausgangsspannung der Treiberschaltung verbessert wird und daß der Betriebsbereich des Bildelement-Schalt-Dünnfilmtransi­ stors erweitert wird. Auf diese Weise weist die erfindungsge­ mäße Aktivmatrix-Flüssigkristallanzeige eine hohe Leistungs­ fähigkeit auf.
Außerdem wendet das erfindungsgemäße Herstellungsverfahren der Aktivmatrix-Flüssigkristallanzeige den Offset- bzw. Ver­ satz-Aufbau oder den LDD-Aufbau bei einem der Dünnfilmtransi­ storen der CMOS-Treiberschaltung an, der dieselbe Leitfähig­ keit wie der Bildelement-Schalt-Dünnfilmtransistor aufweist, und stellt diese beiden Dünnfilmtransistoren in einem gemein­ samen Herstellungsverfahren her. Dies ermöglicht es, die An­ zahl der Photolithographie-Schritte um eins und die Anzahl der Ionenimplantations-Schritte um eins zu verringern; außer­ dem kann in einigen Ausgestaltungen der Erfindung die Anzahl der Ätzschritte um eins verringert werden. Auf diese Weise ermöglicht das erfindungsgemäße Verfahren, die Anzahl der er­ forderlichen Herstellungsschritte zu senken. Infolgedessen ermöglicht das erfindungsgemäße Herstellungsverfahren, die Herstellungskosten zu senken, den Durchsatz zu verbessern und daher eine kostengünstige Aktivmatrix-Flüssigkristallanzeige zu schaffen.

Claims (13)

1. Aktivmatrix-Flüssigkristallanzeige, die als eine Einheit mit einer CMOS-Treiberschaltung ausgebildet ist, mit
einem Dünnfilmtransistor-Substrat, das ein isolierendes Substrat, eine Source-Verbindungsleitung und eine Gate-Ver­ bindungsleitung, die matrixförmig auf dem isolierenden Sub­ strat ausgebildet sind, einen an jedem Bildelement-Abschnitt vorgesehenen Bildelement-Schalt-Dünnfilmtransistor, eine an eine Drain-Elektrode des Bildelement-Schalt-Dünnfilmtransi­ stors angeschlossene Bildelement-Elektrode und die CMOS-Trei­ berschaltung enthält, die Dünnfilmtransistoren zur Zufuhr eines elektrischen Signals zu dem Bildelement-Schalt-Dünn­ filmtransistor über die Source-Verbindungsleitung und die Gate-Verbindungsleitung aufweist,
einem Gegen-Substrat, das ein isolierendes Substrat und eine darauf ausgebildete Gegen-Elektrode enthält und gegen­ überliegend von dem Dünnfilmtransistor-Substrat angeordnet ist, und
einem zwischen dem Dünnfilmtransistor-Substrat und dem Gegen-Substrat angeordneten Flüssigkristallmaterial,
dadurch gekennzeichnet, daß
der Bildelement-Schalt-Dünnfilmtransistor (10) mit einer ersten Leitfähigkeit und zumindest ein Dünnfilmtransistor (20) der CMOS-Treiberschaltung mit der ersten Leitfähigkeit einen Versatzaufbau aufweisen, bei dem Versatz-Bereiche (19, 29) an beiden Seiten von Gateelektroden (14, 24) des Bildele­ ment-Schalt-Dünnfilmtransistors (10) mit der ersten Leitfä­ higkeit und des zumindest einen Dünnfilmtransistors (20) der CMOS-Treiberschaltung mit der ersten Leitfähigkeit vorgesehen sind.
2. Aktivmatrix-Flüssigkristallanzeige, die als eine Einheit mit einer CMOS-Treiberschaltung ausgebildet ist, mit
einem Dünnfilmtransistor-Substrat, das ein isolierendes Substrat, eine Source-Verbindungsleitung und eine Gate-Verbindungsleitung, die matrixförmig auf dem isolierenden Substrat ausgebildet sind, einen an jedem Bildelement-Abschnitt vorgesehenen Bildelement-Schalt- Dünnfilmtransistor, eine an eine Drain-Elektrode des Bildelement-Schalt-Dünnfilmtransistors angeschlossene Bildelement-Elektrode und die CMOS-Treiberschaltung enthält, die Dünnfilmtransistoren zur Zufuhr eines elektrischen Signals zu dem Bildelement-Schalt- Dünnfilmtransistor über die Source-Verbindungsleitung und die Gate-Verbindungsleitung aufweist,
einem Gegen-Substrat, das ein isolierendes Substrat und eine darauf ausgebildete Gegen-Elektrode enthält und gegenüberliegend von dem Dünnfilmtransistor-Substrat angeordnet ist, und
einem zwischen dem Dünnfilmtransistor-Substrat und dem Gegen-Substrat angeordneten Flüssigkristallmaterial,
dadurch gekennzeichnet, daß
der Bildelement-Schalt-Dünnfilmtransistor (10) mit einer ersten Leitfähigkeit und zumindest ein Dünnfilmtransistor (20) der CMOS-Treiberschaltung mit der ersten Leitfähigkeit einen Aufbau mit leicht dotierter Drainelektrode (LDD) aufweisen, bei dem LDD-Bereiche (18, 28) auf gegenüberliegenden Seiten von Gateelektroden (14, 24) des Bildelement-Schalt-Dünnfilmtransistors (10) mit der ersten Leitfähigkeit und des zumindest einen Dünnfilmtransistors (20) der CMOS-Treiberschaltung mit der ersten Leitfähigkeit ausgebildet sind.
3. Verfahren zur Herstellung einer als eine Einheit mit einer CMOS-Treiberschaltung ausgebildeten Aktivmatrix- Flüssigkristallanzeige, die ein zwischen einem Dünnfilmtransistor-Substrat und einem Gegen-Substrat mit einer Gegen-Elektrode auf einem isolierenden Substrat schichtenweise angeordnetes Flüssigkristallmaterial aufweist, wobei das Dünnfilmtransistor-Substrat ein isolierendes Substrat, Bildelement-Schalt- Dünnfilmtransistoren, die matrixförmig auf dem isolierenden Substrat angeordnet sind und jeweils an einem einzelnen Bildelement-Abschnitt vorgesehen sind, und die CMOS-Treiberschaltung zur Steuerung des Bildelement-Schalt- Dünnfilmtransistors jedes Bildelement-Abschnittes enthält, die einen Dünnfilmtransistor mit einer ersten Leitfähigkeit und einen Dünnfilmtransistor mit einer zweiten Leitfähigkeit aufweist, gekennzeichnet durch folgende Schritte
  • a) aufeinanderfolgendes Bilden eines Kanal- Halbleiterfilms (2), eines Gateisolationsfilms (3) und eines Gateelektroden-Dünnfilms (4) auf dem isolierenden Substrat (1) in deren Bereichen, die für den Dünnfilmtransistor (10) jedes Bildelement-Abschnittes, für den Dünnfilmtransistor (20) mit der ersten Leitfähigkeit und für den Dünnfilmtransistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen sind, gefolgt von dem Bilden eines Photoresists (5b) auf dem Gateelektroden-Dünnfilm (4) zur feinen Strukturierung des Gateelektroden-Dünnfilms (4),
  • b) Ätzen des Gateelektroden-Dünnfilms (4) mit Verwendung des Photoresists (5b) als Maske zur Bildung von Gateelektroden (14, 24, 34), die jeweils schmaler als das Photoresist (5b) sind,
  • c) Ionenimplantieren eines Fremdstoffs mit der ersten Leitfähigkeit mit einer hohen Konzentration in auf entgegengesetzten Seiten jeder Gateelektrode (14, 24, 36) liegenden Source-/Drain-Bereichen (16, 26, 36) mit Verwendung des Photoresists (5b) als Maske zur Erzeugung von drei Arten von Dünnfilmtransistoren mit der ersten Leitfähigkeit und einem Versatzaufbau und anschließendes Entfernen des Photoresists (5b), und
  • d) Überziehen zumindest des Dünnfilmtransistors (10) jedes Bildelement-Abschnitts und des Dünnfilmtransistors (20) mit der ersten Leitfähigkeit der CMOS-Treiberschaltung mit einem Photoresist (5c), und Ionenimplantieren eines Fremdstoffs mit der zweiten Leitfähigkeit in den Dünnfilmtransistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung mit einer Konzentration, die höher als die Konzentration des Fremdstoffes mit der ersten Leitfähigkeit hinsichtlich einer effektiven Konzentration ist, die in Anbetracht der Aktivierungs-Ausbeute jedes Fremdstoffes zu dem Zeitpunkt des Abschlusses von dessen Aktivierung bestimmt wird.
4. Verfahren nach Anspruch 3, gekennzeichnet durch die folgenden Schritte anstelle des Schrittes (d)
  • a) Ionenimplantieren des Fremdstoffs mit der ersten Leitfähigkeit in die drei Arten von Dünnfilmtransistoren mit einer geringen Konzentration, damit dadurch alle drei Arten von Dünnfilmtransistoren einen Aufbau mit leicht dotierter Drainelektrode (18, 28, 38) mit der ersten Leitfähigkeit aufweisen, und
  • b) Überziehen zumindest der Bereiche, die für den Dünnfilmtransistor (10) jedes Bildelement-Abschnitts und für den Dünnfilmtransistor (20) mit der ersten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen sind, mit einem Photoresist (5c), und Ionenimplantieren des Fremdstoffes mit der zweiten Leitfähigkeit in den Dünnfilmtransistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung mit einer Konzentration, die höher als die Konzentration des Fremdstoffes mit der ersten Leitfähigkeit ist.
5. Verfahren zur Herstellung einer als eine Einheit mit einer CMOS-Treiberschaltung ausgebildeten Aktivmatrix-Flüssigkri­ stallanzeige, die ein zwischen einem Dünnfilmtransistor-Sub­ strat und einem Gegen-Substrat mit einer Gegen-Elektrode auf einem isolierenden Substrat schichtenweise angeordnetes Flüs­ sigkristallmaterial aufweist, wobei das Dünnfilmtransistor- Substrat ein isolierendes Substrat, Bildelement-Schalt-Dünn­ filmtransistoren, die matrixförmig auf dem isolierenden Sub­ strat angeordnet sind und jeweils an einem einzelnen Bild­ element-Abschnitt vorgesehen sind, und die CMOS-Treiberschal­ tung zur Steuerung des Bildelement-Schalt-Dünnfilmtransistors jedes Bildelement-Abschnittes enthält, die einen Dünnfilm­ transistor mit einer ersten Leitfähigkeit und einen Dünnfilm­ transistor mit einer zweiten Leitfähigkeit aufweist, gekenn­ zeichnet durch die Schritte
  • a) aufeinanderfolgendes Bilden eines Kanal-Halbleiter­ films (2) und eines Gateisolationsfilms (3) auf dem isolie­ renden Substrat (1), gefolgt von dem Bilden eines Gateelek­ troden-Dünnfilms (4) auf der gesamten Substratoberfläche,
  • b) Maskieren eines Bereichs, der für den Dünnfilmtran­ sistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiber­ schaltung vorgesehen ist, und von Bereichen, die für entspre­ chende Gateelektroden (14, 24) des Dünnfilmtransistors (20) mit der ersten Leitfähigkeit der CMOS-Treiberschaltung und für den Dünnfilmtransistor (10) mit der ersten Leitfähigkeit jedes Bildelement-Abschnittes vorgesehen sind, mit einem Pho­ toresist (5c), gefolgt von einem Strukturieren des Gateelek­ troden-Dünnfilms (4) durch isotropes Ätzen, wodurch die Gate­ elektroden (14, 24, 34) gebildet werden, von denen jede schmaler als das diese maskierende Photoresist (5c) ist,
  • c) Ionenimplantieren eines Fremdstoffes mit der ersten Leitfähigkeit in den Kanal-Halbleiterfilm (2) in Bereiche, die für den Dünnfilmtransistor (20) mit der ersten Leitfähig­ keit der CMOS-Treiberschaltung und für den Dünnfilmtransistor mit der ersten Leitfähigkeit (10) jedes Bildelement-Abschnit­ tes vorgesehen sind, mit Verwendung des Photoresists (5c) als Maske zur Bildung von einen Versatz-Kanal dazwischen definie­ renden Source-/Drain-Bereichen (16, 26) in jedem dieser Be­ reiche,
  • d) Entfernen des Photoresists (5c),
  • e) Maskieren der Bereiche, die für den Dünnfilmtransi­ stor (20) mit der ersten Leitfähigkeit der CMOS-Treiberschal­ tung und für den Dünnfilmtransistor (10) mit der ersten Leit­ fähigkeit jedes Bildelement-Abschnittes vorgesehen sind, mit einem Photoresist (5d) und Strukturieren des Gateelektroden- Dünnfilms (4) in dem Bereich, der für den Dünnfilmtransistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen ist, um die Gateelektrode (34) des Dünnfilmtransi­ stors (30) mit der zweiten Leitfähigkeit zu bilden, und
  • f) Ionenimplantieren eines Fremdstoffes mit der zweiten Leitfähigkeit in den Kanal-Halbleiterfilm (2) in dem Bereich, der für den Dünnfilmtransistor (30) mit der zweiten Leitfä­ higkeit der CMOS-Treiberschaltung vorgesehen ist, mit Verwen­ dung des Photoresists (5d) als Maske zur Bildung von Source- /Drain-Bereichen (36) des Dünnfilmtransistors (30) mit der zweiten Leitfähigkeit.
6. Verfahren nach Anspruch 5, gekennzeichnet durch einen zwi­ schen den Schritten (j) und (k) stattfindenden Schritt (m) des Ionenimplantierens des Fremdstoffes mit der ersten Leit­ fähigkeit in die Bereiche, die für den Dünnfilmtransistor (20) mit der ersten Leitfähigkeit der CMOS-Treiberschaltung und für den Dünnfilmtransistor (10) mit der ersten Leitfähig­ keit jedes Bildelement-Abschnittes vorgesehen sind, mit Ver­ wendung der Gateelektroden (14, 24) als Maske, mit einer Kon­ zentration, die geringer als die sich aus der vorangegangenen Ionenimplantation ergebende Konzentration des Fremdstoffes mit der ersten Leitfähigkeit ist.
7. Verfahren nach einem der Ansprüche 3, 4 oder 5, dadurch gekennzeichnet, daß der Kanal-Halbleiterfilm (22b) in zumin­ dest einem der Bereiche, die für den Dünnfilmtransistor (20) mit der ersten Leitfähigkeit und für den Dünnfilmtransistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen sind, mit einem Fremdstoffelement mit derjenigen Leitfähigkeit leicht dotiert ist, die entgegengesetzt zu der Leitfähigkeit der Source-/Drain-Bereiche (26, 36) des ent­ sprechenden Transistors ist.
8. Verfahren nach einem der Ansprüche 3, 4 oder 5, dadurch gekennzeichnet, daß der Kanal-Halbleiterfilm (12b, 22b) so­ wohl des Dünnfilmtransistors (10) jedes Bildelement-Abschnit­ tes als auch des Dünnfilmtransistors (20) mit der ersten Leitfähigkeit der CMOS-Treiberschaltung mit dem Fremdstoff mit der zweiten Leitfähigkeit leicht dotiert ist.
9. Verfahren nach einem der Ansprüche 3, 7 oder 8, dadurch gekennzeichnet, daß die Ionenimplantation des Fremdstoffes mit der zweiten Leitfähigkeit in den Bereich, der für den Dünnfilmtransistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen ist, bei dem Schritt (d) durch ein schräges Implantationsverfahren durchgeführt wird, das Fremdstoffionen mit der zweiten Leitfähigkeit in einem Einfallswinkel von 20° oder mehr implantiert.
10. Verfahren nach einem der Ansprüche 4, 7 oder 8, dadurch gekennzeichnet, daß die Ionenimplantation des Fremdstoffes mit der zweiten Leitfähigkeit in den Bereich, der für den Dünnfilmtransistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen ist, bei dem Schritt (f) durch ein schräges Implantationsverfahren durchgeführt wird, das Fremdstoffionen mit der zweiten Leitfähigkeit in einem Einfallswinkel von 20° oder mehr implantiert.
11. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Ionenimplantation des Fremdstoffes mit der zweiten Leit­ fähigkeit in den Bereich, der für den Dünnfilmtransistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vor­ gesehen ist, bei dem Schritt (k) durch ein schräges Implanta­ tionsverfahren durchgeführt wird, das Fremdstoffionen mit der zweiten Leitfähigkeit in einem Einfallswinkel von 20° oder mehr implantiert.
12. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß, wenn der Gateelektroden-Dünnfilm (4) aus einem vorher mit dem Fremdstoff mit der ersten Leitfähigkeit dotierten Polysilizi­ umfilm gebildet ist, das Verfahren einen Schritt des zusätz­ lichen Ionenimplantierens des Fremdstoffes mit der ersten Leitfähigkeit in den Gateelektroden-Dünnfilm (4) in den für den Dünnfilmtransistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehenen Bereich derart aufweist, daß die folgende Beziehung erfüllt ist: (Konzentration des vorher in der Gateelektrode (34) des Dünnfilmtransistors (30) mit der zweiten Leitfähigkeit ent­ haltenen Fremdstoffes mit der ersten Leitfähigkeit + Konzen­ tration des bei dieser zusätzlichen Ionenimplantation zu im­ plantierenden Fremdstoffes mit der ersten Leitfähigkeit) < (Konzentration des bei dem Schritt (d) zu implantierenden Fremdstoffes mit der zweiten Leitfähigkeit).
13. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß, wenn der Gateelektroden-Dünnfilm (4) aus einem vorher mit dem Fremdstoff mit der ersten Leitfähigkeit dotierten Polysilizi­ umfilm gebildet ist, das Verfahren einen Schritt des zusätz­ lichen Ionenimplantierens des Fremdstoffes mit der ersten Leitfähigkeit in den Gateelektroden-Dünnfilm (4) in den für den Dünnfilmtransistor (30) mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehenen Bereich derart aufweist, daß die folgende Beziehung erfüllt ist: (Konzentration des vorher in der Gateelektrode (34) des Dünnfilmtransistors (30) mit der zweiten Leitfähigkeit ent­ haltenen Fremdstoffes mit der ersten Leitfähigkeit + Konzen­ tration des bei dieser zusätzlichen Ionenimplantation zu im­ plantierenden Fremdstoffes mit der ersten Leitfähigkeit) < (Konzentration des bei dem Schritt (f) zu implantierenden Fremdstoffes mit der zweiten Leitfähigkeit).
DE19500380A 1994-05-20 1995-01-09 Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür Expired - Fee Related DE19500380C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10679494 1994-05-20

Publications (2)

Publication Number Publication Date
DE19500380A1 DE19500380A1 (de) 1995-11-23
DE19500380C2 true DE19500380C2 (de) 2001-05-17

Family

ID=14442802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19500380A Expired - Fee Related DE19500380C2 (de) 1994-05-20 1995-01-09 Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür

Country Status (3)

Country Link
US (2) US5767930A (de)
KR (1) KR100253611B1 (de)
DE (1) DE19500380C2 (de)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6808965B1 (en) * 1993-07-26 2004-10-26 Seiko Epson Corporation Methodology for fabricating a thin film transistor, including an LDD region, from amorphous semiconductor film deposited at 530° C. or less using low pressure chemical vapor deposition
KR100321541B1 (ko) * 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
US6723590B1 (en) 1994-03-09 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for laser-processing semiconductor device
US6433361B1 (en) 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US6906383B1 (en) 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
US6773971B1 (en) 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
US6031272A (en) * 1994-11-16 2000-02-29 Matsushita Electric Industrial Co., Ltd. MOS type semiconductor device having an impurity diffusion layer with a nonuniform impurity concentration profile in a channel region
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US7271410B2 (en) * 1995-03-28 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
JPH08264802A (ja) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW322591B (de) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
JP3527009B2 (ja) 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO1998013811A1 (en) 1996-09-26 1998-04-02 Seiko Epson Corporation Display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7126161B2 (en) 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US20120074418A1 (en) * 1998-11-25 2012-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1006589B1 (de) * 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS-Dünnfilmtransistor und Herstellungsverfahren
FR2787634B1 (fr) * 1998-12-18 2003-09-12 Thomson Csf Procede de realisation de transistors cmos et dispositifs associes
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6524895B2 (en) 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
KR100654927B1 (ko) * 1999-03-04 2006-12-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제작방법
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
EP1041641B1 (de) * 1999-03-26 2015-11-04 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung einer elektrooptischen Vorrichtung
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
TW518637B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
EP2256808A2 (de) 1999-04-30 2010-12-01 Semiconductor Energy Laboratory Co, Ltd. Halbleiterbauelement und dessen Herstellungsverfahren
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4666723B2 (ja) 1999-07-06 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4012341B2 (ja) * 1999-07-14 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置
US6901006B1 (en) 1999-07-14 2005-05-31 Hitachi, Ltd. Semiconductor integrated circuit device including first, second and third gates
JP2001196594A (ja) 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
CN1375113A (zh) * 1999-09-16 2002-10-16 松下电器产业株式会社 薄膜晶体管及其制造方法
US6967633B1 (en) * 1999-10-08 2005-11-22 Semiconductor Energy Laboratory Co., Ltd. Display device
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP2001168343A (ja) * 1999-12-13 2001-06-22 Mitsubishi Electric Corp 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
US6780687B2 (en) * 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
DE20006642U1 (de) 2000-04-11 2000-08-17 Agilent Technologies Inc Optische Vorrichtung
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
TW480576B (en) 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6482685B1 (en) * 2001-12-31 2002-11-19 Industrial Technology Research Institute Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step
US6964086B2 (en) * 2002-03-04 2005-11-15 Matsushita Electric Industrial Co., Ltd. Method of manufacturing thin film piezoelectric element, and element housing jig
TWI301669B (en) * 2002-09-12 2008-10-01 Au Optronics Corp Method of forming lightly doped drains
US7365361B2 (en) 2003-07-23 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7745293B2 (en) * 2004-06-14 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping
US7504327B2 (en) * 2004-06-14 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film semiconductor device
US7494882B2 (en) * 2006-03-10 2009-02-24 Texas Instruments Incorporated Manufacturing a semiconductive device using a controlled atomic layer removal process
US8045082B2 (en) * 2008-03-20 2011-10-25 Chimei Innolux Corporation System for display images and fabrication method thereof
US9768254B2 (en) 2015-07-30 2017-09-19 International Business Machines Corporation Leakage-free implantation-free ETSOI transistors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286368A (ja) * 1991-03-15 1992-10-12 Seiko Epson Corp 半導体装置及びその製造方法
JPH05275450A (ja) * 1992-01-30 1993-10-22 Mitsubishi Electric Corp 薄膜トランジスタの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4743099A (en) * 1987-01-28 1988-05-10 International Business Machines Corporation Method of making a TFT LC display having polychromatic glass color filters
JP2605723B2 (ja) * 1987-07-22 1997-04-30 日本電気株式会社 薄膜トランジスタアレー形液晶表示装置
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
US5042918A (en) * 1988-11-15 1991-08-27 Kabushiki Kaisha Toshiba Liquid crystal display device
JPH02162769A (ja) * 1988-12-15 1990-06-22 Sony Corp 相補型薄膜トランジスタの製造方法
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
US5317432A (en) * 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
JP2722890B2 (ja) * 1991-10-01 1998-03-09 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5532176A (en) * 1992-04-17 1996-07-02 Nippondenso Co., Ltd. Process for fabricating a complementary MIS transistor
US5508216A (en) * 1992-06-24 1996-04-16 Seiko Epson Corporation Thin film transistor, solid device, display device and manufacturing method of a thin film transistor
EP0589478B1 (de) * 1992-09-25 1999-11-17 Sony Corporation Flüssigkristall-Anzeigevorrichtung
DE69430687T2 (de) * 1993-02-10 2002-11-21 Seiko Epson Corp Aktives matrix-substrat und dünnfilmtransistor und verfahren zur herstellung
JP3453776B2 (ja) * 1993-02-23 2003-10-06 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
KR0136066B1 (ko) * 1994-05-06 1998-04-24 한민구 오프셋구조로 이루어지는 박막 트랜지스터의 제조방법
JPH09307001A (ja) * 1996-05-14 1997-11-28 Mitsubishi Electric Corp Ｍｏｓ型半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04286368A (ja) * 1991-03-15 1992-10-12 Seiko Epson Corp 半導体装置及びその製造方法
JPH05275450A (ja) * 1992-01-30 1993-10-22 Mitsubishi Electric Corp 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
US5767930A (en) 1998-06-16
US6146930A (en) 2000-11-14
DE19500380A1 (de) 1995-11-23
KR100253611B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
DE19500380C2 (de) Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
DE69838468T2 (de) Herstellungsverfahren für Dünnschichtfeldeffekttransistor mit verminderter Streukapazität
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE3813665C2 (de) Halbleiterbauelement mit umgekehrt T-förmiger Gatestruktur
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE4437068C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4344285B4 (de) Verfahren zur Herstellung eines Transistors
DE102006026226B4 (de) Arraysubstrat für ein Flüssigkristalldisplay sowie Herstellverfahren für dieses
DE69633267T2 (de) Verfahren zur Herstellung eines invertierten Dünnschichtfeldeffekttransistors
DE3237539A1 (de) Mikroelektronisches schattenmaskierverfahren zur verminderung des punchthrough
DE10101900A1 (de) Halbleiterbauelement mit hoher Durchbruchspannung und Verfahren zu dessen Herstellung
DE4341516C2 (de) Verfahren zum Herstellen eines Transistors
DE4138063C2 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE3825701A1 (de) Verfahren zur herstellung eines bipolaren transistors
DE2922016A1 (de) Vlsi-schaltungen
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE19718394B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4417154C2 (de) Dünnfilmtransistor und Verfahren zu deren Herstellung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE4138057C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE19900610A1 (de) Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium und Herstellungsverfahren hierfür
DE112019004342T5 (de) Halbleitervorrichtung und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110802