DE19540893C2 - Referenzspannungserzeugungsschaltung für eine Halbleiterspeichervorrichtung - Google Patents
Referenzspannungserzeugungsschaltung für eine HalbleiterspeichervorrichtungInfo
- Publication number
- DE19540893C2 DE19540893C2 DE19540893A DE19540893A DE19540893C2 DE 19540893 C2 DE19540893 C2 DE 19540893C2 DE 19540893 A DE19540893 A DE 19540893A DE 19540893 A DE19540893 A DE 19540893A DE 19540893 C2 DE19540893 C2 DE 19540893C2
- Authority
- DE
- Germany
- Prior art keywords
- reference voltage
- node
- voltage
- temperature
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 230000004044 response Effects 0.000 claims description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 7
- 238000007792 addition Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Description
Die vorliegende Erfindung bezieht sich auf eine Re
ferenzspannungserzeugungsschaltung für eine Halbleiterspeicher
vorrichtung.
Im allgemeinen muß ein Eingabesignal an der Eingabestufe
einer Halbleiterspeichervorrichtung für Lese-
/Schreiboperationen der Information in der Halbleiterspei
chervorrichtung erkannt werden. Zu diesem Zweck wird das Ein
gabesignal mit einer Referenzspannung verglichen. Wenn der
Spannungspegel des Eingabesignals höher ist als der der Refe
renzspannung, wird die Information als 1 oder mit hohem logi
schen Pegel erkannt. Wenn im Gegensatz dazu der Spannungspe
gel des Eingabesignals niedriger ist als der der Referenz
spannung, wird die Information als 0 oder mit logisch niedri
gem Pegel erkannt. Es wird eine Referenzspannungserzeugungs
schaltung genutzt, um so eine Referenzspannung zu erzeugen.
Die Referenzspannungserzeugungsschaltung ist üblicherweise
mit einem Referenzspannungsgenerator zur Erzeugung einer an
fänglichen Referenzspannung und einem Spannungsverstärker zur
Verstärkung der anfänglichen Referenzspannung des Referenz
spannungsgenerators auf einem vorbestimmten Pegel versehen.
Ein solcher konventioneller Spannungsverstärker wird nachfol
gend mit Bezugnahme auf die Fig. 1 und 2 beschrieben.
Bezieht man sich auf Fig. 1, so ist dort ein Schaltungs
diagramm eines konventionellen Spannungsverstärkers gezeigt.
Wie in dieser Zeichnung gezeigt ist, umfaßt der konventionel
le Spannungsverstärker einen PMOS Transistor Q1, der zwischen
eine Versorgungsspannungsquelle Vdd und einen Knoten N2 ge
schaltet ist, einen PMOS Transistor Q2, der zwischen die Ver
sorgungsspannungsquelle Vdd und einen Knoten N3 geschaltet
ist, einen NMOS Transistor Q3, der zwischen den Knoten N2 und
einem Knoten N4 geschaltet ist, und einen MMOS Transistor Q4,
der zwischen die Knoten N3 und N4 geschaltet ist. Die Gates
der PMOS Transistoren Q1 und Q2 sind gemeinsam mit dem Knoten
N2 verbunden. Die PMOS Transistoren Q1 und Q2 dienen als Be
lastungswiderstände für die NMOS Transistoren Q3 beziehungs
weise Q4. Das Gate des NMOS Transistors Q3 ist mit einem Kno
ten N1 verbunden, welcher mit einer Referenzspannungsquelle
Vr verbunden ist. In Erwiderung auf eine Referenzspannung Vr
des Knotens N1 steuert der NMOS Transistor Q3 die Menge des
Stromes, der vom Knoten N2 zum Knoten N4 fließt. Das Gate des
MMOS Transistors Q4 ist mit einem Knoten N6 verbunden. In Er
widerung auf eine Spannung am Knoten N6 steuert der NMOS
Transistor Q4 die Menge des Stromes, der vom Knoten N3 zum
Knoten N4 fließt. Die Ströme, die von den Knoten N2 und N3
zum Knoten N4 fließen, haben verschiedene Werte in Abhängig
keit von den Pegeln der Referenzspannung Vr und der Spannung
an den Knoten N1 und N6, die an die Gates der MMOS Transisto
ren Q3 beziehungsweise Q4 gelegt wird. Beispielsweise ist,
wenn die Spannung am Knoten N6 höher ist als die Referenz
spannung Vr am Knoten N1, eine Spannung am Knoten N2 höher
als die am Knoten N3. Im Gegensatz dazu ist, wenn die Span
nung am Knoten N6 kleiner ist als die Referenzspannung Vr am
Knoten N1, die Spannung am Knoten N2 kleiner als die am Kno
ten N3. Die Spannungen an den Konten N2 und N3 haben ein Pe
gelverhältnis in Abhängigkeit von der Differenz zwischen der
Referenzspannung Vr und der Spannung an den Knoten N1 und N6.
Der konventionelle Spannungsverstärker umfaßt ferner ei
nen NMOS Transistor Q5, der zwischen den Knoten N4 und eine
Erdspannungsquelle Vss geschaltet ist. Das Gate des NMOS-
Transistors Q5 ist mit dem Knoten N1 verbunden. In Erwiderung
auf die Referenzspannung Vr vom Knoten N1 hält der NMOS Tran
sistor Q5 die Gesamtmenge des Stromes, der durch die NMOS
Transistoren Q3 und Q4 fließt, konstant. Im Ergebnis funktio
niert der NMOS Transistor Q5 als Konstantstromquelle. Auf
diese Art bilden die PMOS Transistoren Q1 und Q2 und die NMOS
Transistoren Q3-Q5 einen Differentialverstärker.
Der konventionelle Spannungsverstärker umfaßt ferner ei
nen PMOS Transistor Q6, der zwischen die Versorgungsspan
nungsquelle Vdd und einen Knoten N5 geschaltet ist. Das Gate
des PMOS Transistors Q6 ist mit dem Knoten N2 verbunden. In
Erwiderung auf die Spannung am Knoten N2, steuert der PMOS
Transitor Q6 die Menge des Stromes, der von der Versorgungs
spannungsquelle zum Knoten NS fließt.
Der konventionelle Spannungsverstärker umfaßt ferner ei
nen PMOS Transistor Q7, der zwischen die Knoten N5 und N6 ge
schaltet ist, und einen NMOS Transistor Q8, der zwischen den
Knoten N6 und eine Erdspannungsquelle Vss geschaltet ist. Der
PMOS Transitor Q7 dient als ein Widerstand und der NMOS Tran
sistor Q8 funktioniert als variabler Widerstand. Das Gate des
PMOS Transitors Q7 ist mit dem Knoten N6 verbunden. In Erwi
derung auf die Spannung am Knoten N6 überträgt der PMOS Tran
sistor Q7 eine Spannung am Knoten N5 zum Knoten N6. Die Menge
des Stromes, der durch den PMOS Transistor Q7 zum Knoten N6
fließt ist proportional zum Pegel der Referenzspannung Vr am
Knoten N1. Die Menge des Stroms, der zum PMOS Transistor Q7
fließt ist nämlich bestimmt basierend auf der Referenzspan
nung Vr am Knoten N1. Das Gate des NMOS Transistors Q8 ist
mit dem Knoten N1 verbunden. Da der NMOS Transistor Q8 durch
die Referenzspannung Vr gesteuert ist, wird sein Widerstand
variiert, wenn die Referenzspannung Vr variiert gemäß einer
Variation der Temperatur oder der Versorgungsspannung Vdd.
Die Variation des Widerstandes des NMOS Transistors Q8 ergibt
eine Instabilität der verstärkten Referenzspannung Vref am
Knoten N5.
Eine Spannungsverstärkung, die den Verstärkungsgrad des
Spannungsverstärkers anzeigt, kann durch die folgende Glei
chung ausgedrückt werden:
Vref = Vr (1 + RP/RN),
wobei RP ein Kanalwiderstand des PMOS Transitors Q7 und
RN ein Kanalwiderstand des NMOS Transistors Q8 ist.
Im allgemeinen kann die anfängliche Referenzspannung Vr
kleine Variationen aufweisen durch Variationen der Temperatur
oder der Versorgungsspannung Vdd. Da solche Variationen der
anfänglichen Referenzspannung Vr direkt an den Spannungsver
stärker weitergegeben werden, so ist die dadurch verstärkte
Referenzspannung Vref gegenüber den Variationen der Tempera
tur und der Versorgungsspannung Vdd nicht stabil.
Bezieht man sich auf Fig. 2, so ist dort ein Schaltungs
diagramm eines anderen konventionellen Spannungsverstärkers
gezeigt, der eine Temperaturkompensationsfunktion aufweist.
Die Konstruktion dieser Zeichnung ist im wesentlichen die
gleiche wie die der Fig. 1, mit der Ausnahme, daß ein Wider
stand Rp1 zwischen einen Knoten N12 und einer Erdspannungs
quelle Vss anstelle des NMOS Transistors Q8 in Fig. 1 ge
schaltet ist, und daß die Gates der Transistoren Q9 und Q10
mit einem Knoten N9 verbunden sind.
Im konventionellen Spannungsverstärker der Fig. 2 werden
die Referenzspannung Vr und der Widerstand Rp1 verwendet, um
eine Variation der Temperatur zu kompensieren. Der Widerstand
Rp1 kann ein Polysiliciumwiderstand sein. Die Referenzspan
nung Vr hat einen Spannungspegel, der in Abhängigkeit von der
Variation der Temperatur variiert. Der Polysiliciumwiderstand
Rp1 hat eine Temperaturcharakteristik derart, daß sein Wider
standswert zunimmt, wenn die Temperatur zunimmt. Somit wird
die verstärkte Referenzspannung Vref gegenüber einer Varia
tion der Temperatur konstant gehalten. Es wird jedoch ein Po
lysiliciumwiderstand benötigt, der einen Wert von mehreren
Hundert KΩ aufweist. Deswegen bedeckt der Polysiliciumwider
stand ein beträchtliches Gebiet der Halbleitervorrichtung.
Aus dem Artikel IEEE Journal of Solid-State Circuits, Vol. 27, No. 6, Juni 1992,
Seiten 920-926, ist ein Referenzspannungsgenerator bekannt, der über seine beiden
Eingänge von einer Stromquelle gespeist wird. Dabei zeichnen sich die von der
Stromquelle zugeführten Ströme durch nur sehr geringe Abhängigkeiten von
Temperatur und Versorgungsspannung aus.
Die vorliegende Erfindung wurde deswegen im Hinblick auf
obiges Problem gemacht, und es ist eine Aufgabe der vorlie
genden Erfindung, eine Referenzspannungserzeugungsschaltung
für eine Halbleiterspeichervorrichtung zu schaffen, die eine
Referenzspannung erzeugen kann, deren Pegel immer konstant
ist, unabhängig von einer Variation der Versorgungsspannung
oder der Temperatur.
Gemäß einem Aspekt der vorliegenden Erfindung wird eine
Referenzspannungserzeugungsschaltung für eine Halbleiterspei
chervorrichtung zur Verfügung gestellt, die
eine Referenzspannungserzeugungsvorrichtung zur Erzeugung von er sten und zweiten Referenzspannungen, wobei die ersten und zweiten Referenzspannungen entgegengesetzte Antwortcharakte ristika aufweisen bezüglich einer Variation der Temperatur oder der Versorgungsspannung;
eine Startvorrichtung zur Be stimmung eines anfänglichen Zustandes der Referenzspannungs erzeugungsvorrichtung in Erwiderung auf die Versorgungsspan nung, um den Betrieb der Referenzspannungserzeugungsvor richtung zu stabilisieren;
und eine Spannungsverstärkungs vorrichtung zur Kompensation einer Zielreferenzspannung ge genüber der Variation der Temperatur oder der Versorgungs spannung in Erwiderung auf die ersten und zweiten Referenz spannungen von der Referenzspannungserzeugungsvorrichtung, so daß die Zielreferenzspannung immer einen konstanten Pegel aufweist,
umfaßt.
eine Referenzspannungserzeugungsvorrichtung zur Erzeugung von er sten und zweiten Referenzspannungen, wobei die ersten und zweiten Referenzspannungen entgegengesetzte Antwortcharakte ristika aufweisen bezüglich einer Variation der Temperatur oder der Versorgungsspannung;
eine Startvorrichtung zur Be stimmung eines anfänglichen Zustandes der Referenzspannungs erzeugungsvorrichtung in Erwiderung auf die Versorgungsspan nung, um den Betrieb der Referenzspannungserzeugungsvor richtung zu stabilisieren;
und eine Spannungsverstärkungs vorrichtung zur Kompensation einer Zielreferenzspannung ge genüber der Variation der Temperatur oder der Versorgungs spannung in Erwiderung auf die ersten und zweiten Referenz spannungen von der Referenzspannungserzeugungsvorrichtung, so daß die Zielreferenzspannung immer einen konstanten Pegel aufweist,
umfaßt.
Gemäß einem anderen Aspekt der vorliegenden Erfindung
ist eine Referenzspannungserzeugungsschaltung für eine Halb
leiterspeichervorrichtung angegeben, die
eine erste Referenz spannungserzeugungsvorrichtung zur Erzeugung einer ersten Re ferenzspannung, wobei die erste Referenzspannung ei ne positive Antwortcharakteristik bezüglich der Temperatur oder der Versorgungsspannung aufweist;
eine erste Startvor richtung zur Bestimmung eines anfänglichen Zustandes der er sten Referenzspannungserzeugungsvorrichtung in Erwiderung auf die Versorgungsspannung, um den Betrieb der ersten Referenz spannungserzeugungsvorrichtung zu stabilisieren;
eine zweite Referenzspannungserzeugungsvorrichtung zur Erzeugung einer zweiten Referenzspannung, wobei die zweite Referenzspannung eine negative Antwortcharakteristik bezüglich der Temperatur oder der Versorgungsspannung aufweist;
eine zweite Startvor richtung zur Bestimmung des anfänglichen Zustandes der zwei ten Referenzspannungserzeugungsvorrichtung in Erwiderung auf die Versorgungsspannung, um den Betrieb der zweiten Referenz spannungserzeugungsvorrichtung zu stabilisieren;
und eine Spannungsverstärkervorrichtung für die Kompensation einer Zielreferenzspannung gegenüber einer Variation der Temperatur oder der Versorgungsspannung in Erwiderung auf die ersten und zweiten Referenzspannungen von den ersten und zweiten Refe renzspannungserzeugungsvorrichtungen, so daß die Zielrefe renzspannung immer einen konstanten Pegel aufweist,
umfaßt.
eine erste Referenz spannungserzeugungsvorrichtung zur Erzeugung einer ersten Re ferenzspannung, wobei die erste Referenzspannung ei ne positive Antwortcharakteristik bezüglich der Temperatur oder der Versorgungsspannung aufweist;
eine erste Startvor richtung zur Bestimmung eines anfänglichen Zustandes der er sten Referenzspannungserzeugungsvorrichtung in Erwiderung auf die Versorgungsspannung, um den Betrieb der ersten Referenz spannungserzeugungsvorrichtung zu stabilisieren;
eine zweite Referenzspannungserzeugungsvorrichtung zur Erzeugung einer zweiten Referenzspannung, wobei die zweite Referenzspannung eine negative Antwortcharakteristik bezüglich der Temperatur oder der Versorgungsspannung aufweist;
eine zweite Startvor richtung zur Bestimmung des anfänglichen Zustandes der zwei ten Referenzspannungserzeugungsvorrichtung in Erwiderung auf die Versorgungsspannung, um den Betrieb der zweiten Referenz spannungserzeugungsvorrichtung zu stabilisieren;
und eine Spannungsverstärkervorrichtung für die Kompensation einer Zielreferenzspannung gegenüber einer Variation der Temperatur oder der Versorgungsspannung in Erwiderung auf die ersten und zweiten Referenzspannungen von den ersten und zweiten Refe renzspannungserzeugungsvorrichtungen, so daß die Zielrefe renzspannung immer einen konstanten Pegel aufweist,
umfaßt.
Es folgt eine detaillierte Beschreibung der vorliegenden Erfindung
unter Bezugnahme auf die beigefügten Zeichnungen. Dabei zeigen
Fig. 1 ein Schaltungsdiagramm eines konventionellen
Spannungsverstärkers;
Fig. 2 ein Schaltungsdiagramm eines anderen konventio
nellen Spannungsverstärkers, der eine Kompensationsfunk
tion gegenüber einer Variation der Temperatur aufweist;
Fig. 3 ein Blockdiagramm, das das Prinzip einer Re
ferenzspannungserzeugungsschaltung gemäß der vorliegenden Er
findung zeigt;
Fig. 4 ein Schaltungsdiagramm einer Referenzspannungser
zeugungsschaltung gemäß einer Ausführungsform der vorliegen
den Erfindung;
Fig. 5 ein Schaltungsdiagramm einer Referenzspannungser
zeugungsschaltung einer alternativen Ausführungsform der vor
liegenden Erfindung;
Fig. 6A bis 6C Kurven, die Variationen der Refe
renzspannungen in Abhängigkeit von Temperaturvariationen ge
mäß der vorliegenden Erfindung zeigen;
Fig. 7A bis 7C Kurven, die Variationen der Refe
renzspannungen in Abhängigkeit einer Variation der Versor
gungsspannung gemäß der vorliegenden Erfindung zeigen;
Fig. 8A bis 8D und 9A bis 9B Schaltungsdiagramme,
die alternative Ausführungsformen eines Referenzspannungsge
nerators der Fig. 4 und 5 zeigt; und
Fig. 10 eine Tabelle, die simulierte Daten der Refe
renzspannungserzeugungsschaltung gemäß der vorliegenden Er
findung zeigt.
Bezieht man sich auf Fig. 3, so ist dort ein Blockdia
gramm gezeigt, das die Prinzipien einer Referenzspannungser
zeugungsschaltung gemäß der vorliegenden Erfindung zeigt. Wie
in dieser Zeichnung gezeigt ist, umfaßt die Referenzspan
nungserzeugungsschaltung einen Referenzspannungsgenerator 110
zur Erzeugung einer Referenzspannung Vrp, einen Referenzspan
nungsgenerator 120 zur Erzeugung einer Referenzspannung Vrm,
und einen Spannungsverstärker 100 für die Kompensation einer
Referenzspannung Vref gegenüber einer Variation der Versor
gungsspannung Vdd oder der Temperatur in Erwiderung auf die
Referenzspannungen Vrp und Vrm von den Referenzspannungsgene
ratoren 110 und 120, so daß die Referenzspannung Vref immer
einen konstanten Pegel aufweist. Die Referenzspannungen Vrp
und Vrm von den Referenzspannungsgeneratoren 110 und 120 ha
ben entgegengesetzte Antwortcharakteristika bezüglich der Va
riation der Spannungsversorgung Vdd oder der Temperatur.
Bezieht man sich auf Fig. 4, so ist dort ein Schaltungs
diagramm einer Referenzspannungserzeugungsschaltung gemäß ei
ner Ausführungsform der vorliegenden Erfindung gezeigt. Wie
in dieser Zeichnung dargestellt ist, umfaßt die Referenzspan
nungserzeugungsschaltung eine Startschaltung 101 zur Festle
gung eines Anfangszustandes eines Referenzspannungsgenerators
102 nach dem Einschalten, um den Betrieb des Referenzspan
nungsgenerators 102 zu stabilisieren. Der Referenzspannungs
generator 102 ist so ausgeführt, daß er zwei Referenzspannun
gen Vrp und Vrm in Erwiderung auf ein Ausgangssignal von der
Startschaltung 101 liefert. Die zwei Referenzspannungen Vrp
und Vrm des Referenzspannungsgenerators 102 haben entgegenge
setzte Antwortcharakteristika im Hinblick auf eine Variation
der Versorgungsspannung Vdd oder der Temperatur.
Die Referenzspannungserzeugungsschaltung umfaßt ferner
einen Spannungsverstärker 103 für die Kompensation der Refe
renzspannung Vref gegenüber einer Variation in der Versor
gungsspannung Vdd oder der Temperatur in Erwiderung auf die
Referenzspannungen Vrp und Vrm vom Referenzspannungsgenera
tor 102, so daß die Referenzspannung Vref immer auf konstan
tem Pegel gehalten werden kann.
Die Startschaltung 101 umfaßt PMOS Transistoren Q16-
Q19, die in Serie zwischen einer Versorgungsspannungsquelle
Vdd und einer Erdspannungsquelle Vss geschaltet sind, und ei
nen PMOS Transistor Q20, der zwischen einem Knoten N15 und
der Erdspannungsquelle Vss geschaltet ist. Das Gate des PMOS
Transistors Q20 ist mit dem Knoten N13 verbunden.
Die PMOS Transistoren Q16-Q19 dienen als Widerstände zur
Teilung einer Versorgungsspannung Vdd, die von der Versor
gungsspannungsquelle Vdd an den Knoten N13 geliefert wird.
Der NMOS Transistor Q20 dient zur Übertragung eines konstan
ten Stroms vom Knoten N15 zur Erdspannungsquelle Vss in Erwi
derung auf eine Spannung am Knoten N13.
Die Startschaltung 101 ist so ausgebildet, daß sie den
anfänglichen Zustand des Referenzspannungsgenerators 102 be
stimmt, um den Betrieb des Referenzspannungsgenerators 102 zu
stabilisieren. Die Startschaltung 101 hat keine Auswirkung
auf den Referenzspannungsgenerator 102, wenn er sich in einem
stabilen Betrieb befindet.
Der Referenzspannungsgenerator 102 ist mit einer CMOS
Schaltung versehen. Der Referenzspannungsgenerator 102 ist in
zwei Teile geteilt, wobei einer ein Referenzspannungserzeu
gungsteil (Vrp) und der andere ein Referenzspannungserzeu
gungsteil (Vrm) darstellt. Der Referenzspannungserzeugungs
teil (Vrp) umfaßt einen PMOS Transistor Q23, der zwischen der
Versorgungsspannungsquelle Vcc und den Knoten N15 geschaltet
ist, einen PMOS Transistor Q24, der zwischen der Versorgungs
spannungsquelle Vcc und einem Knoten N17 geschaltet ist, und
einen NMOS Transistor Q25, der zwischen dem Knoten N15 und
einem Knoten N16 geschaltet ist. Die Gates der PMOS Transi
storen Q23 und Q24 sind gemeinsam mit dem Knoten N15 verbun
den. Das Gate des NMOS Transistors Q25 ist mit dem Knoten N17
verbunden. Der Referenzspannungserzeugungsteil (Vrp) umfaßt
ferner einen Widerstand Rp2, der zwischen dem Knoten N16 und
der Erdspannungsquelle Vs geschaltet ist, und einen NMOS
Transistor Q26, der zwischen den Knoten N17 und der Erdspan
nungsquelle Vss geschaltet ist. Das Gate des MNOS Transistors
Q26 ist mit dem Knoten N17 verbunden.
Der Referenzspannungserzeugungsteil (Vrm) umfaßt einen
PMOS Transistor Q21, der zwischen die Versorgungsspannungs
quelle Vdd und einen Knoten N14 geschaltet ist, und einen
NMOS Transistor Q22, der zwischen den Knoten N14 und der Erd
spannungsquelle Vss geschaltet ist. Das Gate des PMOS Transi
tors Q21 ist mit dem Knoten N15 verbunden. Das Gate des NMOS
Transistors Q22 ist mit dem Knoten N14 verbunden.
Die PMOS Transistoren Q21, Q23 und Q24 empfangen die
Versorgungsspannung Vdd von der Versorgungsspannungsquelle
Vdd an ihren Source-Anschlüssen und übertragen die empfangene
Versorgungsspannung zu ihren Drain-Anschlüssen. Auf diese Art
bilden die PMOS Transistoren Q21, Q23 und Q24 einen Strom
spiegel. In ähnlicher Weise bilden die NMOS Transistoren Q25
und Q26 einen Stromspiegel.
Die PMOS und NMOS Transistoren Q24 und Q26 dienen als
Widerstände zum Teilen der Versorgungsspannung Vdd von der
Versorgungsspannungsquelle Vdd, um am Knoten N17 eine Refe
renzspannung Vrp zu liefern. Die Referenzspannung Vrp, die
durch die PMOS und NMOS Transistoren Q24 und Q26 erzeugt
wurde, wird über den Knoten N17 dem Spannungsverstärker 103
zugeführt, an den Drain-Anschlüsse der PMOS und NMOS Transi
storen Q24 und Q26 gemeinsam angeschlossen sind.
Der Widerstand Rp2 und die NMOS Transistoren Q25 und Q26
steuern den Betrag des Stromes, der durch den Referenzspan
nungserzeugungsteil (Vrp) gemäß einer Variation in der Ver
sorgungsspannung Vdd oder der Temperatur fließt, um die Refe
renzspannung Vrp am Knoten N17 nahezu konstant zu halten.
Vorzugsweise ist der Widerstand Rp2 ein Polysiliciumwider
stand mit einer Temperaturcharakteristik derart, daß der Wi
derstand steigt, wenn die Temperatur steigt. Wenn beispiels
weise der Widerstandswert des Widerstands Rp2 zunimmt, so
wird eine Spannung am Knoten N15 in ihrem Pegel verringert.
In diesem Fall wird die Referenzspannung Vrp im Pegel erhöht,
da der PMOS Transistor Q24 im Widerstand erhöht wird.
Auf der anderen Seite ist die Referenzspannung Vrm pro
portional zu einer Schwellwertspannung VT des PMOS Transi
stors Q21, und sie wird in ihrem Pegel reduziert, wenn die
Temperatur steigt. Als Ergebenis haben die beiden Referenz
spannungen Vrp und Vrm die entgegengesetzte Antwortcharakte
ristik bezüglich der Variation der Temperatur. Mit anderen
Worten, die Referenzspannung Vrp wird durch den Widerstand
Rp2 und die NMOS Transitoren Q25 und Q26 festgelegt, und die
Referenzspannung Vrm wird durch den NMOS Transistor Q22 be
stimmt.
Der Spannungsverstärker 103 umfaßt einen PMOS Transistor
Q27, der zwischen die Versorgungsspannungsquelle Vcc und ei
nen Knoten N19 geschaltet ist, einen PMOS Transistor Q28, der
zwischen die Versorgungsspannungsquelle Vcc und einen Knoten
N20 geschaltet ist, einen NMOS Transitor Q29, der zwischen
den Knoten N19 und den Knoten N21 geschaltet ist, und einen
NMOS Transistor Q30, der zwischen die Knoten N20 und N21 ge
schaltet ist. Die Gates der PMOS Transistoren Q27 und Q28
sind gemeinsam mit dem Knoten N20 verbunden. Die PMOS Transi
storen Q27 und Q28 dienen als Belastungswiderstände. Das Gate
des NMOS Transistors Q29 ist mit dem Knoten N18 verbunden,
der mit dem Knoten N17 oder einen Referenzspannungsausgabean
schluß (Vrp) des Referenzspannungsgenerators 102 verbunden
ist. Der NMOS Transistor steuert den Betrag des Stroms, der
vom Knoten N19 bis zum Knoten N21 in Erwiderung auf die Refe
renzspannung Vrp am Knoten N18 fließt. Das Gate des NMOS
Transistors Q30 ist mit einem Knoten N23 verbunden. Der NMOS-
Transistor Q30 steuert den Betrag des Stroms, der vom Knoten
N20 zum Knoten N21 als Antwort auf eine Spannung am Knoten
N23 fließt. Die Spannungen an den Knoten N19 und N20 haben
die entgegengesetzten Pegel gemäß den Pegeln der Referenzspan
nung Vrp und der Spannung an den Knoten N17 und N23, die an
die Gates der NMOS Transistoren Q29 beziehungsweise Q30 ge
legt werden. Wenn beispielsweise die Spannung am Knoten N23
größer ist als die Referenzspannung Vrp am Knoten N17, so ist
die Spannung am Knoten N19 größer als die am Knoten N20. An
dererseits ist, wenn die Spannung am Knoten N23 niedriger als
die Referenzspannung Vrp am Knoten N17 ist die Spannung am
Knoten N19 niedriger als am Knoten N20. Die Pegel der Span
nungen an den Knoten N19 und N20 sind proportional zur Dif
ferenz zwischen der Referenzspannung Vrp und der Spannung an
den Knoten N17 und N23.
Der Spannungsverstärker 103 umfaßt ferner einen NMOS
Transistor Q31, der zwischen den Knoten N21 und die Erdspan
nungsquelle Vss geschaltet ist. Das Gate des NMOS Transistors
Q31 ist mit dem Knoten N18 verbunden. Der NMOS Transistor Q31
hält den Gesamtbetrag des Stroms, der durch die NMOS Transi
storen Q29 und Q30 fließt, konstant in Erwiderung auf die Re
ferenzspannung Vrp am Knoten N18. Im Ergebnis funktioniert
der NMOS Transistor Q31 als eine Konstantstromquelle. Auf
diese Art bilden die PMOS Transistoren Q27 und Q28 und die
NMOS Transistoren Q29-Q31 einen Differentialverstärker.
Der Spannungsverstärker 103 umfaßt ferner einen PMOS
Transistor Q32, der zwischen die Versorgungsspannungsquelle
Vcc und einen Ausgangsknoten N22 geschaltet ist, und PMOS und
NMOS Transistoren Q33 und Q34, die in Serie zwischen dem Aus
gangsknoten N22 und der Erdspannungsquelle Vss geschaltet
sind. Der PMOS Transistor Q32 gestattet den Fluß des Stroms
umgekehrt proportional zum Pegel der Spannung am Knoten N19.
Im Ergebnis hat die Spannung am Knoten N23 eine Variation,
die gleich derjenigen der Referenzspannung Vrp am Knoten N18
ist. Der Grund dafür ist, daß der PMOS Transitor Q23 einen
Widerstandswert hat, der sich erhöht gemäß einem Pegel der
Spannung Vref am Ausgangsknoten N22. Der PMOS Transistor Q33,
der zwischen den Ausgangsknoten N22 und den Knoten N23 ge
schaltet ist, funktioniert als aktiver Widerstand. Das Gate
des NMOS Transistors Q34, der zwischen den Knoten N23 und die
Erdspannungsquelle Vss geschaltet ist, ist mit dem Knoten N14
verbunden. Der NMOS Transistor Q34 steuert den Pegel der Aus
gangsspannung Vref am Ausgangsknoten N22 in Erwiderung zum
Pegel der Referenzspannung Vrm am Knoten N14. Der Grund dafür
ist der, daß der NMOS Transitor Q34 einen Widerstandswert be
sitzt, der variiert im ungekehrten Verhältnis zum Pegel der
Spannung Vref am Ausgangsknoten N22. Da der Widerstandswert
des NMOS Transistors Q34 in derartiger Weise gesteuert wird,
ist die Ausgangsspannung Vref am Ausgangsknoten N22 in ihrem
Pegel stabil unabhängig von einer Variation in der Versor
gungsspannung Vdd oder der Temperatur. Somit kompensiert die
Referenzspannungserzeugungsschaltung der vorliegenden Erfin
dung die Variation in der Versorgungsspannung Vdd oder der
Temperatur im Spannungsverstärker durch die Verwendung der
beiden Referenzspannungen Vrp und Vrm mit einer entgegenge
setzten Antwortcharakteristik bezüglich einer Variation in
der Versorgungsspannung oder der Temperatur.
Die Referenzspannung Vref, die durch den Spannungsver
stärker 103 verstärkt wird, kann wie folgt ausgedrückt wer
den:
Vref = Vrp (1+ RP/RN)
RP = δ vds/δids = 1/βP(VGS - VT) = 1/βP(vref-vrp-vT)
RN = δ vds/δids = 1/βN(VGS - VT) = 1/βN(Vm-VT),
RP = δ vds/δids = 1/βP(VGS - VT) = 1/βP(vref-vrp-vT)
RN = δ vds/δids = 1/βN(VGS - VT) = 1/βN(Vm-VT),
wobei RP ein Kanalwiderstand des PMOS Transistors Q33 ist, RN
ein Kanalwiderstand des NMOS Transistors Q34 ist, βN = COXµ
NWN/LN, βP = COXµPWN/LP und βP/βN = α.
Wenn man annimmt, daß VT = VTN = |VTP|, so ist das Er
gebnis:
Vref=(Vrp+VT/2)+√((VT/2)² + αVrp(Vrm-VT)).
Als Ergebnis kann die Variation der Ausgangsreferenz
spannung Vref minimiert werden auf der Basis der zwei Refe
renzspannungen Vrp und Vrm mit entgegengesetzten Antworcha
rakteristika bezüglich der Variation der Versorgungsspannung
oder der Temperatur.
Bezieht man sich auf Fig. 5, so ist dort ein Schaltungs
diagramm einer Referenzspannungserzeugungsschaltung gemäß ei
ner alternativen Ausführungsform der vorliegenden Erfindung
gezeigt. Wie in dieser Zeichnung gezeigt ist, umfaßt die Re
ferenzspannungserzeugungsschaltung eine Startschaltung 201
zur Bestimmung eines anfänglichen Zustandes des Referenzspan
nungsgenerators 202 nach dem Einschalten, um den Betrieb des
Referenzspannungsgenerators 202 zu stabilisieren, und eine
Startschaltung 203 zur Bestimmung eines anfänglichen Zustan
des eines Referenzspannungsgenerators 203 nach dem Einschal
ten, um den Betrieb des Referenzspannungsgenerators 203 zu
stabilisieren. Der Referenzspannungsgenerator 202 ist so aus
gestaltet, daß er eine Referenzspannung Vrm in Erwiderung auf
ein Ausgangssignal der Startschaltung 201 erzeugt. Der Refe
renzspannungsgenerator 204 ist so ausgebildet, daß er eine
Referenzspannung Vrp in Erwiderung auf ein Ausgangssignal der
Startschaltung 203 erzeugt. Die Referenzspannungen Vrp und
Vrm von den Referenzspannungsgeneratoren 204 und 202 haben
entgegengesetzte Antwortcharakteristika bezüglich der Varia
tion in der Versorgungsspannung Vdd oder der Temperatur.
Die Referenzspannungserzeugungsschaltung umfaßt ferner
einen Spannungsverstärker 205 für die Kompensation der Refe
renzspannung Vref gegenüber einer Variation in der Versor
gungsspannung Vdd oder der Temperatur in Erwiderung auf die
Referenzspannungen Vrp und Vrm von den Referenzspannungsge
neratoren 204 und 202, so daß die Referenzspannung Vref immer
auf konstantem Pegel gehalten werden kann.
Die Startschaltung 201 umfaßt PMOS Transistoren Q35-
Q38, die in Serie zwischen einer Versorgungsspannungsquelle
Vdd und einer Erdspannungsquelle Vss geschaltet sind, und ei
nem PMOS Transistor Q39, der zwischen einem Knoten N25 und
der Erdspannungsquelle Vss geschaltet ist. Das Gate des PMOS
Transistors Q39 ist mit einem Knoten N24 verbunden.
Die PMOS Transistoren Q35-Q38 dienen als Widerstände zur
Teilung einer Versorgungsspannung Vdd, die von der Versor
gungsspannungsquelle Vdd an den Knoten N24 geliefert wird.
Der PMOS Transistor Q39 dient zur Übertragung eines konstan
ten Stroms vom Knoten N25 zur Erdspannungsquelle Vss in Erwi
derung auf eine Spannung am Knoten N24.
Die Startschaltung 201 ist so ausgebildet, daß sie den
anfänglichen Zustand des Referenzspannungsgenerators 202 be
stimmt, um den Betrieb des Referenzspannungsgenerators 202 zu
stabilisieren. Die Startschaltung 201 hat keine Auswirkung
auf den Referenzspannungsgenerator 202, wenn er sich in einem
stabilen Betrieb befindet.
Der Referenzspannungsgenerator 202 ist mit einer CMOS
Schaltung versehen. Der Referenzspannungsgenerator 202 um
faßt einen PMOS Transitor Q40, der zwischen der Versorgungs
spannungsquelle Vdd und dem Knoten N25 geschaltet ist, einen
Widerstand Rp3, der zwischen der Versorgungsspannungsquelle
Vcc und einen Knoten N26 geschaltet ist, einen PMOS Transi
stor Q41, der zwischen einen Knoten N26 und einem Knoten N27
geschaltet ist, einen NMOS Transistor Q42, der zwischen dem
Knoten N25 und der Erdspannungsversorgungsquelle Vss geschal
tet ist, einen NMOS Transistor Q43, der zwischen dem Knoten
N27 und der Erdspannungsquelle Vss geschaltet ist, und einen
Ausgabeanschluß zur Ausgabe der Referenzspannung Vrm am Kno
ten N27. Die Gates der PMOS Transistoren Q40 und Q41 sind ge
meinsam mit dem Knoten N25 verbunden. Die Gates der NMOS
Transistoren Q42 und Q43 sind gemeinsam mit dem Knoten N27
verbunden.
Die PMOS und NMOS Transistoren Q41 und Q43 dienen als
Widerstände zur Teilung der Versorgungsspannung Vdd der Ver
sorgungsspannungsquelle Vdd, um die Referenzspannung Vrm am
Knoten N27 zu liefern. Die Referenzspannung Vrm, die durch
die PMOS und NMOS Transistoren Q41 und Q43 erzeugt wird, wird
dem Spannungsverstärker 205 durch den Knoten N27 zugeführt,
an den die Drain-Anschlüsse der PMOS und NMOS Transistoren
Q41 und Q43 gemeinsam angeschlossen sind. Der Widerstand Rp3
und die PMOS Transistoren Q40 und Q41 steuern den Betrag des
Stromes, der durch den Referenzspannungsgenerator 202 gemäß
einer Variation der Versorgungsspannung Vdd oder der Tempera
tur fließt, um die Referenzspannung Vrm am Knoten N27 nahezu
konstant zu halten. Vorzugsweise ist der Widerstand Rp3 ein
Polysiliciumwiderstand mit einer Temperaturcharakteristik
derart, daß sein Widerstand steigt, wenn die Temperatur
steigt. Die PMOS Transistoren Q40 und Q41 haben Schwellwert
spannungen VT, die vermindert werden, wenn die Temperatur
steigt. Im Ergebnis hat die Verwendung der PMOS Transistoren
Q40 und Q41 den Effekt der Steuerung einer Variation der Re
ferenzspannung Vrm abhängig von einer Variation der Tempera
tur.
Im Ergebnis wird der Pegel der Referenzspannung Vrm be
stimmt gemäß dem Widerstand des Widerstands Rp3 und der Größe
der PMOS Transistoren Q40 und Q41.
Die Startschaltung 203 umfaßt PMOS Transistoren Q44-
Q47, die in Serie zwischen einer Versorgungsspannungsquelle
Vcc und einer Erdspannungsquelle Vss geschaltet sind, und ei
nem PMOS Transistor Q48, der zwischen einem Knoten N29 und
der Erdspannungsquelle Vss geschaltet ist. Das Gate des PMOS
Transistors Q48 ist mit einem Knoten N28 verbunden.
Die PMOS Transistoren Q44-Q47 dienen als Widerstände zur
Teilung einer Versorgungsspannung Vdd, die von der Versor
gungsspannungsquelle Vdd an den Knoten N28 geliefert wird.
Der PMOS Transistor Q48 dient zur Übertragung eines konstan
ten Stroms vom Knoten N29 zur Erdspannungsquelle Vss in Erwi
derung auf eine Spannung am Knoten N28.
Die Startschaltung 203 ist so ausgebildet, daß sie den
anfänglichen Zustand des Referenzspannungsgenerators 204 be
stimmt, um den Betrieb des Referenzspannungsgenerators 204 zu
stabilisieren. Die Startschaltung 203 hat keine Auswirkung
auf den Referenzspannungsgenerator 204, wenn er sich in einem
stabilen Betrieb befindet.
Der Referenzspannungsgenerator 204 ist mit einer CMOS
Schaltung versehen. Der Referenzspannungsgenerator 204 um
faßt einen PMOS Transistor Q49, der zwischen der Versorgungs
spannungsquelle Vcc und dem Knoten N29 geschaltet ist, einen
PMOS Transistor Q50, der zwischen der Versorgungsspannungs
quelle Vcc und einem Knoten N31 geschaltet ist, einen NMOS
Transistor Q51, der zwischen einen Knoten N29 und einem Kno
ten N30 geschaltet ist, einen Widerstand Rp4, der zwischen
dem Knoten N30 und der Erdspannungsquelle Vss geschaltet ist,
einen NMOS Transistor Q52, der zwischen dem Knoten N31 und
der Erdspannungsversorgungsquelle Vss geschaltet ist, und ei
nen Ausgabeanschluß zur Ausgabe der Referenzspannung Vrp am
Knoten N31. Die Gates der PMOS Transistoren Q49 und Q50 sind
gemeinsam mit dem Knoten N29 verbunden. Die Gates der NMOS
Transistoren Q51 und Q52 sind gemeinsam mit dem Knoten N31
verbunden.
Die PMOS und NMOS Transistoren Q50 und Q52 dienen als
Widerstände zur Teilung der Versorgungsspannung Vdd der Ver
sorgungsspannungsquelle Vdd, um die Referenzspannung Vrp am
Knoten N31 zu liefern. Die Referenzspannung Vrp, die durch
die PMOS und NMOS Transistoren Q50 und Q52 erzeugt wird, wird
dem Spannungsverstärker 205 durch den Knoten N31 zugeführt,
an den die Drain-Anschlüsse der PMOS und NMOS Transistoren
Q50 und Q52 gemeinsam angeschlossen sind. Der Widerstand Rp4
und die PMOS Transistoren Q51 und Q52 steuern den Betrag des
Stromes, der durch den Referenzspannungsgenerator 204 gemäß
einer Variation der Versorgungsspannung Vdd oder der Tempera
tur fließt, um die Referenzspannung Vrp am Knoten N31 nahezu
konstant zu halten. Vorzugsweise ist der Widerstand Rp4 ein
Polysiliciumwiderstand mit einer Temperaturcharakteristik
derart, daß sein Widerstandswert steigt, wenn die Temperatur
steigt. Die NMOS Transistoren Q51 und Q52 haben Schwellwert
spannungen VT, die vermindert werden, wenn die Temperatur
steigt. Im Ergebnis hat die Verwendung der NMOS Transistoren
Q51 und Q52 den Effekt der Steuerung einer Variation der Re
ferenzspannung Vrp abhängig von einer Variation der Tempera
tur.
Im Ergebnis wird der Pegel der Referenzspannung Vrm be
stimmt gemäß dem Widerstandswert des Widerstands Rp4 und der
Größe der NMOS Transistoren Q51 und Q52.
Ersichtlicherweise können die Widerstandswerte der Wi
derstände und die Größe der Transistoren derart eingestellt
werden, daß die Referenzspannung Vrm vom Referenzspannungsge
nerator 202 reduziert wird, wohingegen die Referenzspannung
Vrp vom Referenzspannungsgenerator 204 erhöht wird, wenn die
Temperatur steigt. Somit haben die Referenzspannungen Vrp und
Vrm von den Referenzspannungsgeneratoren 204 und 202 die ent
gegengesetzten Antwortcharakteristika bezüglich einer Varia
tion der Temperatur.
Vor der Beschreibung des Spannungsverstärkers 205, sei
nachfolgend die Beziehung zwischen den Referenzspannungen Vrp
und Vrm, abhängig von den Variationen der Temperatur und der
Versorgungsspannung Vdd unter Bezugnahme auf die Fig. 6
und 7 erwähnt.
Die Fig. 6A bis 6C zeigen Variationen der Referenz
spannungen Vrp und Vrm in Abhängigkeit von Variationen der
Temperatur. Die Fig. 6A und 6B sind Kurven, die die entge
gengesetzte Antwortcharakteristik der Referenzspannungen Vrp
und Vrm bezüglich einer Variation der Temperatur zeigen. Wie
man aus Fig. 6C sieht, kann der Effekt der Variation der Tem
peratur auf die Referenzspannung Vref durch die variablen
Steigungen der Referenzspannungen Vrp und Vrm eingestellt
werden.
Die Fig. 7A bis 7C zeigen Variationen der Referenz
spannungen Vrp und Vrm in Abhängigkeit von einer Variation
der Versorgungsspannung. Die Fig. 7A und 7B sind Kurven,
die die entgegengesetzte Antwortcharakteristik der Referenz
spannungen Vrp und Vrm bezüglich einer Variation der Versor
gungsspannung zeigen. Wie man aus Fig. 7C sieht, kann der Ef
fekt der Variation der Versorgungsspannung auf die Referenz
spannung Vref durch die variablen Steigungen der Referenz
spannungen Vrp und Vrm eingestellt werden.
Mit anderen Worten, wird die verstärkte Referenzspannung
Vref nur wenig beeinflußt durch die Variationen der Tempera
tur und der Versorgungsspannung, wie durch die Kurven a, b
und c in den Fig. 6C und 7C gezeigt ist. Dies ergibt sich
durch die variablen Neigungen der Referenzspannungen Vrp und
Vrm und die eingestellten Größen der Transistoren.
Bezieht man sich nun wieder auf Fig. 5, so umfaßt der
Spannungsverstärker 205 einen PMOS Transistor Q53, der zwi
schen die Versorgungsspannungsquelle Vcc und einen Knoten N33
geschaltet ist, einen PMOS Transistor Q54, der zwischen die
Versorgungsspannungsquelle Vcc und einen Knoten N34 geschal
tet ist, einen NMOS Transistor Q55, der zwischen dem Knoten
N33 und einem Knoten N35 geschaltet ist und einen NMOS Tran
sistor Q56, der zwischen die Knoten N34 und N35 geschaltet
ist. Die Gates der PMOS Transistoren Q53 und Q54 sind gemein
sam mit dem Knoten N34 verbunden. Die PMOS Transistoren Q53
und Q54 dienen als Belastungswiderstände. Das Gate des NMOS
Transistors Q55 ist mit dem Knoten N32 verbunden, der mit dem
Knoten N31 oder einem Referenzspannungsausgabeanschluß (Vrp)
des Referenzspannungsgenerators 204 verbunden ist. Der NMOS
Transistor Q55 steuert den Betrag des Stroms, der vom Knoten
N33 bis zum Knoten N35 in Erwiderung auf die Referenzspannung
Vrp am Knoten N32 fließt. Das Gate des NMOS Transistors Q54
ist mit einem Knoten N37 verbunden. Der NMOS-Transistor Q56
steuert den Betrag des Stroms, der vom Knoten N34 zum Knoten
N35 als Antwort auf eine Spannung am Knoten N37 fließt. Die
Spannungen an den Knoten N33 und N34 haben die entgegengeset
zten Pegel gemäß den Pegeln der Referenzspannung Vrp und der
Spannung an den Knoten N32 und N37, die an die Gates der NMOS
Transistoren Q55 beziehungsweise Q56 gelegt werden. Wenn bei
spielsweise die Spannung am Knoten N37 größer ist als die Re
ferenzspannung Vrp am Knoten N32, so ist die Spannung am Kno
ten N33 größer als die am Knoten N34. Andererseits ist, wenn
die Spannung am Knoten N37 niedriger als die Referenzspannung
Vrp am Knoten N32 ist, die Spannung am Knoten N33 niedriger
als am Knoten N34. Die Pegel der Spannungen an den Knoten N33
und N34 sind proportional zur Differenz zwischen der Refe
renzspannung Vrp und der Spannung an den Knoten N32 und N37.
Im Ergebnis wird der Pegel der Spannung am Knoten N33 so ein
gestellt, daß die Referenzspannung Vrp am Knoten N32 und die
Spannung am Knoten N37 die gleichen sein können.
Der Spannungsverstärker 205 umfaßt ferner einen NMOS
Transistor Q57, der zwischen den Knoten N35 und die Erdspan
nungsquelle Vss geschaltet ist. Das Gate des NMOS Transistors
Q57 ist mit dem Knoten N32 verbunden. Der NMOS Transistor Q57
hält den Gesamtbetrag des Stroms, der durch die NMOS Transi
storen Q55 und Q56 fließt, konstant in Erwiderung auf die Re
ferenzspannung Vrp am Knoten N32. Im Ergebnis funktioniert
der NMOS Transistor Q57 als eine Konstantstromquelle. Auf
diese Art bilden die PMOS Transistoren Q53 und Q54 und die
NMOS Transistoren Q55-Q57 einen Differentialverstärker.
Der Spannungsverstärker 205 umfaßt ferner einen PMOS
Transistor Q58, der zwischen die Versorgungsspannungsquelle
Vcc und einen Ausgangsknoten N36 geschaltet ist, und PMOS und
NMOS Transistoren Q59 und Q60, die in Serie zwischen dem Aus
gangsknoten N35 und der Erdspannungsquelle Vss geschaltet
sind. Das Gate des PMOS Transistors Q58 ist mit dem Knoten
N33 verbunden. Der PMOS Transistor Q58 gestattet den Fluß des
Stroms umgekehrt proportional zum Pegel der Spannung am Kno
ten N33, so daß die Spannung am Knoten N37 den gleichen Pegel
wie die Referenzspannung Vrp am Knoten N32 haben kann. Der
Grund dafür ist, daß der PMOS Transistor Q58 einen Widerstand
hat der sich erhöht gemäß eines Pegels der Spannung Vref am
Ausgangsknoten N36. Der PMOS Transistor Q59, der zwischen den
Ausgangsknoten N36 und den Knoten N37 geschaltet ist, funk
tioniert als aktiver Widerstand. Das Gate des NMOS Transi
stors Q60, der zwischen den Knoten N37 und die Erdspannungs
quelle Vss geschaltet ist, ist mit dem Knoten N27 verbunden.
Der NMOS Transistor Q60 steuert den Pegel der Ausgangsspan
nung Vref am Ausgangsknoten N36 in Erwiderung auf den Pegel
der Referenzspannung Vrm am Knoten N27. Der Grund dafür ist
der, daß der NMOS Transistor Q60 einen Widerstand besitzt,
der variiert im ungekehrten Verhältnis zum Pegel der Spannung
Vrm am Ausgangsknoten N27. Da die Widerstände der PMOS und
NMOS Transistoren Q59 und Q60 in derartiger Weise gesteuert
werden, ist die Ausgangsspannung Vref am Ausgangsknoten N36
in ihrem Pegel stabil, unabhängig von einer Variation in der
Versorgungsspannung Vdd oder der Temperatur.
Die Fig. 8A bis 8D zeigen alternative Ausführungsfor
men des Referenzspannungsgenerators in den Fig. 4 und 5.
In Fig. 8 enthält der Referenzspannungsgenerator weiterhin
eine variable Widerstandsvorrichtung Q65, Q70, Q75 oder Q80,
deren Widerstandswert variiert gemäß der Differenz zwischen
der Versorgungsspannung Vdd und der Erdspannung Vss.
Wie in der Fig. 8A gezeigt ist, umfaßt der Referenzspan
nungsgenerator einem PMOS Transistor Q61, der zwischen die
Versorgungsspannungsquelle Vcc und den Knoten N38 geschaltet
ist, einen PMOS Transistor Q62, der zwischen die Versorgungs
spannungsquelle Vcc und einen Knoten N40 geschaltet ist, ei
nen NMOS Transistor Q63, der zwischen den Knoten N38 und ei
nen Knoten N39 geschaltet ist, einen Widerstand Rp5, der zwi
schen den Knoten N39 und die Erdspannungsquelle Vss geschal
tet ist, einen PMOS Transistor Q65, der zwischen dem Knoten
N40 und einen Knoten N41 geschaltet ist, und einen NMOS Tran
sistor Q64, der zwischen den Knoten N41 und die Erdspannungs
quelle Vss geschaltet ist. Die Gates der PMOS Transistoren
Q61 und Q62 sind gemeinsam mit dem Knoten N38 verbunden. Die
Gates der NMOS Transistoren Q63 und Q64 sind gemeinsam mit
dem Knoten N41 verbunden. Das Gate des PMOS Transistors Q65
ist mit der Erdspannungsquelle Vss verbunden.
Vorzugsweise kann der Widerstand Rp5 ein Polysiliciumwi
derstand sein mit einer Temperaturcharakteristik derart, daß
sein Widerstandswert steigt, wenn die Temperatur steigt. Der
Widerstand Rp5 wird verwendet, um eine Variation der Refe
renzspannung Vr abhängig von einer Variation der Temperatur
zu steuern.
Wenn beispielsweise der Widerstandswert des Widerstands
Rp5 angehoben wird, so wird der Betrag des Stroms, der durch
den Knoten N38 fließt, vermindert und ebenso der Betrag des
Stromes, der durch den Knoten N40 fließt. Im Ergebnis wird
der Widerstandswert des PMOS Transistors Q62 angehoben, um
somit zu veranlassen, daß die Referenzspannung Vr am Knoten
N40 in ihrem Pegel vermindert wird. Ein gewünschter Pegel der
Referenzspannung kann leicht erzielt werden, indem die Kanal
größe und Weite des PMOS Transistors Q65 passend eingestellt
wird.
Somit wird der Pegel der Referenzspannung Vr bestimmt in
Abhängigkeit vom Widerstandswert des Widerstands Rp5 und den
Größen der NMOS Transistoren Q63 und Q64.
In Fig. 8B umfaßt der Referenzspannungsgenerator einem
PMOS Transistor Q66, der zwischen die Versorgungsspannungs
quelle Vcc und den Knoten N42 geschaltet ist, einen PMOS
Transistor Q68, der zwischen die Versorgungsspannungsquelle
Vcc und einen Knoten N44 geschaltet ist, einen NMOS Transi
stor Q67, der zwischen den Knoten N42 und einen Knoten N43
geschaltet ist, einen Widerstand Rp6, der zwischen den Knoten
N43 und die Erdspannungsquelle Vss geschaltet ist, einen PMOS
Transistor Q70, der zwischen dem Knoten N44 und einen Knoten
N45 geschaltet ist, und einen NMOS Transistor Q69, der zwi
schen den Knoten N45 und die Erdspannungsquelle Vss geschal
tet ist. Die Gates der PMOS Transistoren Q66 und Q68 sind ge
meinsam mit dem Knoten N42 verbunden. Die Gates der NMOS
Transistoren Q67 und Q69 sind gemeinsam mit dem Knoten N45
verbunden. Das Gate des PMOS Transistors Q70 ist mit dem Kno
ten N45 verbunden.
Vorzugsweise kann der Widerstand Rp6 ein Polysiliciumwi
derstand sein mit einer Temperaturcharakteristik derart, daß
sein Widerstandswert steigt, wenn die Temperatur steigt. Der
Widerstand Rp6 wird verwendet, um eine Variation der Refe
renzspannung Vr abhängig von einer Variation der Temperatur
zu steuern.
Wenn beispielsweise der Widerstandswert des Widerstands
Rp6 angehoben wird, so wird der Betrag des Stroms, der durch
den Knoten N42 fließt, vermindert und ebenso der Betrag des
Stromes, der durch den Knoten N44 fließt. Im Ergebnis wird
der Widerstandswert des PMOS Transistors Q68 angehoben, um
somit zu veranlassen, daß die Referenzspannung Vr am Knoten
N44 in ihrem Pegel vermindert wird. Ein gewünschter Pegel der
Referenzspannung kann leicht erzielt werden, indem die Kanal
größe und -breite des PMOS Transistors Q70 passend einge
stellt wird.
Somit wird der Pegel der Referenzspannung Vr bestimmt in
Abhängigkeit vom Widerstandswert des Widerstands Rp6 und den
Größen der NMOS Transistoren Q67 und Q69.
In Fig. 8C umfaßt der Referenzspannungsgenerator einem
PMOS Transistor Q71, der zwischen die Versorgungsspannungs
quelle Vcc und den Knoten N46 geschaltet ist, einen Wider
stand Rp7, der zwischen die Versorgungsspannungsquelle Vcc
und einen Knoten N47 geschaltet ist, einen PMOS Transistor
Q73, der zwischen den Knoten N47 und einen Knoten N48 ge
schaltet ist, einen NMOS Transistor Q75, der zwischen den
Knoten N48 und einen Knoten N49 geschaltet ist, einen NMOS
Transistor Q74, der zwischen den Knoten N49 und die Erdspan
nungsquelle Vss geschaltet ist, einen NMOS Transistor Q72,
der zwischen den Knoten N46 und die Erdspannungsquelle Vss
geschaltet ist, und einen Ausgangsanschluß zur Ausgabe der
Referenzspannung Vr am Knoten N48. Die Gates der PMOS Transi
storen Q71 und Q73 sind gemeinsam mit dem Knoten N46 verbun
den. Die Gates der NMOS Transistoren Q72 und Q74 sind gemein
sam mit dem Knoten N49 verbunden. Das Gate des NMOS Transi
stors Q75 ist mit der Versorgungsspannungsquelle Vcc verbun
den.
Der Widerstand Rp7 und die PMOS Transistoren Q71 und Q73
steuern den Betrag des Stroms, der durch den Referenzspan
nungsgenerator fließt gemäß einer Variation der Versorgungs
spannung Vdd oder der Temperatur, um die Referenzspannung Vr
am Knoten N48 nahezu konstant zu halten. Vorzugsweise kann
der Widerstand Rp7 ein Polysiliciumwiderstand sein mit einer
Temperaturcharakteristik derart, daß sein Widerstandswert
steigt, wenn die Temperatur steigt. Der Widerstand Rp7 wird
verwendet, um den Pegel der Referenzspannung Vr konstant zu
halten unabhängig von einer Variation der Temperatur. Wenn
beispielsweise der Widerstandswert des Widerstands Rp7 ange
hoben wird, so wird der Widerstandswert des PMOS Transistors
Q73 angehoben, um somit zu veranlassen, daß der Strom, der
durch den Knoten N48 fließt, in seinem Betrag vermindert
wird. Im Ergebnis wird die Referenzspannung Vr am Knoten N48
in ihrem Pegel reduziert.
Somit wird der Pegel der Referenzspannung Vr bestimmt in
Abhängigkeit vom Widerstandswert des Widerstands Rp7 und den
Größen der PMOS Transistoren Q71 und Q73.
In Fig. 8D umfaßt der Referenzspannungsgenerator einem
PMOS Transistor Q76, der zwischen die Versorgungsspannungs
quelle Vcc und den Knoten N50 geschaltet ist, einen Wider
stand Rp8, der zwischen die Versorgungsspannungsquelle Vcc
und einen Knoten N51 geschaltet ist, einen PMOS Transistor
Q78, der zwischen den Knoten N51 und einen Knoten N52 ge
schaltet ist, einen NMOS Transistor Q80, der zwischen den
Knoten N52 und einen Knoten N53 geschaltet ist, einen NMOS
Transistor Q79, der zwischen den Knoten N53 und die Erdspan
nungsquelle Vss geschaltet ist, einen NMOS Transistor Q77,
der zwischen den Knoten N50 und die Erdspannungsquelle Vss
geschaltet ist, und einen Ausgangsanschluß zur Ausgabe der
Referenzspannung Vr am Knoten N52. Die Gates der PMOS Transi
storen Q76 und Q78 sind gemeinsam mit dem Knoten N50 verbun
den. Die Gates der NMOS Transistoren Q77 und Q79 sind gemein
sam mit dem Knoten N53 verbunden. Das Gate des NMOS Transi
stors Q80 ist mit dem Knoten N52 verbunden.
Der Widerstand Rp8 und die PMOS Transistoren Q76 und Q78
steuern den Betrag des Stroms, der durch den Referenzspan
nungsgenerator fließt gemäß einer Variation der Versorgungs
spannung Vdd oder der Temperatur, um die Referenzspannung Vr
am Knoten N52 nahezu konstant zu halten. Vorzugsweise kann
der Widerstand Rp8 ein Polysiliciumwiderstand sein mit einer
Temperaturcharakteristik derart, daß sein Widerstandswert
steigt, wenn die Temperatur steigt. Der Widerstand Rp8 wird
verwendet, um den Pegel der Referenzspannung Vr konstant zu
halten unabhängig von einer Variation der Temperatur. Wenn
beispielsweise der Widerstandswert des Widerstands Rp8 ange
hoben wird, so wird der Widerstandswert des PMOS Transistors
Q78 angehoben, um somit zu veranlassen, daß der Strom, der
durch den Knoten N52 fließt in seinem Betrag vermindert wird.
Im Ergebnis wird die Referenzspannung Vr am Knoten N52 in ih
rem Pegel reduziert.
Somit wird der Pegel der Referenzspannung Vr bestimmt in
Abhängigkeit vom Widerstandswert des Widerstands Rp8 und den
Größen der PMOS Transistoren Q76 und Q78.
Im Ergebnis fungieren in den Fig. 8A bis 8D die PMOS
Transistoren Q65 und Q70 und die NMOS Transistoren Q75 und
Q80 als aktive Widerstände, um den Pegel der Referenzspannung
Vr anzuheben. Ein gewünschter Pegel der Referenzspannung kann
leicht erzielt werden, indem die Kanalgröße und -breite jedes
MOS Transistors passend eingestellt wird.
Die Fig. 9A bis 9B zeigen nochmals andere Ausfüh
rungsformen des Referenzspannungsgenerators in den Fig. 4
und 5. In den Fig. 9A bis 9B umfaßt der Referenzspannungs
generator einen NMOS oder PMOS Transistor, der in Diodenform
geschaltet ist, um eine Referenzspannung Vr zu bilden.
In der Fig. 9A umfaßt der Referenzspannungsgenerator ei
ne Konstantstromquelle, die zwischen die Versorgungsspan
nungsquelle Vcc und einen Knoten N54 geschaltet ist, einen
NMOS Transistor Q81, der zwischen den Knoten N54 und die Erd
spannungsquelle Vss geschaltet ist, und einen Ausgabeanschluß
zur Ausgabe der Referenzspannung Vr am Knoten N54. Das Gate
des NMOS Transistors Q81 ist mit dem Knoten N54 verbunden.
Die Konstantstromquelle, die durch einen Pfeil bezeich
net ist, ist so ausgelegt, daß sie einen Konstantstrom an den
Knoten N54 liefert, unabhängig von der Versorgungsspannung
Vdd. Die Referenzspannung Vr am Knoten N54 ist proportional
zu einer Schwellwertspannung VT des NMOS Transistors Q81. Bei
dieser Verbindung wird die Referenzspannung Vr im Pegel redu
ziert, wenn die Temperatur steigt.
In der Fig. 9B umfaßt der Referenzspannungsgenerator ei
ne Konstantstromquelle, die zwischen die Versorgungsspan
nungsquelle Vcc und einen Knoten N55 geschaltet ist, einen
PMOS Transistor Q82, der zwischen den Knoten N55 und die Erd
spannungsquelle Vss geschaltet ist, und ein Ausgabeanschluß
zur Ausgabe der Referenzspannung Vr am Knoten N55. Das Gate
des PMOS Transistors Q82 ist mit der Erdspannungsquelle Vss
verbunden.
Die Konstantstromquelle, die durch einen Pfeil bezeich
net ist, ist so ausgelegt, daß sie einen Konstantstrom an den
Knoten N55 liefert, unabhängig von der Versorgungsspannung
Vdd. In ähnlicher Weise wie in Fig. 9A wird die Referenzspan
nung Vr allmählich im Pegel reduziert, wenn die Temperatur
steigt.
Fig. 10 zeigt simulierte Daten der Referenzspannungser
zeugungsschaltung gemäß der vorliegenden Erfindung. In der
Simulation der Fig. 10 werden vorliegende und konventionelle
Referenzspannungserzeugungsschaltungen verwendet, um eine Re
ferenzspannung von 1,4 V zu erzeugen. Es werden auch die Mo
dellparameter eines 256 MB DRAM genutzt, und die Versorgungs
spannung betrug 3,3 V. Die verwendeten Polysiliciumwiderstän
de hatten die folgenden Temperaturkoeffizienten:
TC1 = 0,00118
TC2 = 0,00000492.
TC1 = 0,00118
TC2 = 0,00000492.
Wie aus der obigen Beschreibung deutlich wird, so kom
pensiert gemäß der vorliegenden Erfindung die Referenzspan
nungserzeugungsschaltung die Variation der Versorgungsspan
nung oder der Temperatur durch Verwendung der zwei Referenz
spannungen mit entgegengesetzten Antwortcharakteristiken be
züglich der Variation der Versorgungsspannung oder der Tempe
ratur. Somit kann die Zielreferenzspannung immer auf konstan
tem Pegel gehalten werden, unabhängig von äußeren Variatio
nen.
Obwohl die bevorzugten Ausführungsformen der vorliegen
den Erfindung zur Anschauung beschrieben wurden, werden Fach
leute erkennen, daß vielfältige Modifikationen, Ergänzungen
und Ersetzungen möglich sind, ohne vom Umfang und der Idee
der Erfindung abzuweichen, wie sie in den begleitenden An
sprüchen definiert ist.
Claims (9)
1. Referenzspannungserzeugungsschaltung für eine Halblei
terspeichervorrichtung mit:
einer Referenzspannungserzeugungsvorrichtung zur Erzeu gung erster und zweiter Referenzspannungen, wobei die ersten und zweiten Referenzspannungen entgegengesetzte Antwortcha rakteristiken bezüglich einer Variation der Temperatur oder der Versorgungsspannung aufweisen;
einer Startvorrichtung zur Bestimmung eines Anfangszu standes der Referenzspannungserzeugungsvorrichtung in Erwide rung auf die Versorgungsspannung, um den Betrieb der Refe renzspannungserzeugungsvorrichtung zu stabilisieren; und
einer Spannungsverstärkervorrichtung zur Kompensation einer Zielreferenzspannung gegenüber der Variation der Tempe ratur oder der Versorgungsspannung in Erwiderung auf die er sten und zweiten Referenzspannungen der Referenzspannungser zeugungsvorrichtung derart, daß die Referenzspannung immer auf konstantem Pegel gehalten werden kann.
einer Referenzspannungserzeugungsvorrichtung zur Erzeu gung erster und zweiter Referenzspannungen, wobei die ersten und zweiten Referenzspannungen entgegengesetzte Antwortcha rakteristiken bezüglich einer Variation der Temperatur oder der Versorgungsspannung aufweisen;
einer Startvorrichtung zur Bestimmung eines Anfangszu standes der Referenzspannungserzeugungsvorrichtung in Erwide rung auf die Versorgungsspannung, um den Betrieb der Refe renzspannungserzeugungsvorrichtung zu stabilisieren; und
einer Spannungsverstärkervorrichtung zur Kompensation einer Zielreferenzspannung gegenüber der Variation der Tempe ratur oder der Versorgungsspannung in Erwiderung auf die er sten und zweiten Referenzspannungen der Referenzspannungser zeugungsvorrichtung derart, daß die Referenzspannung immer auf konstantem Pegel gehalten werden kann.
2. Referenzspannungserzeugungsschaltung für eine Halblei
terspeichervorrichtung nach Anspruch 1, wobei die Referenz
spannungserzeugungsvorrichtung folgendes umfaßt:
einen Widerstand;
einen ersten Stromspiegel, wobei dieser erste Stromspie gel eine Vielzahl von PMOS Transistoren umfaßt; und
einen zweiten Stromspiegel, wobei der zweite Stromspiegel eine Vielzahl von NMOS Transistoren umfaßt.
einen Widerstand;
einen ersten Stromspiegel, wobei dieser erste Stromspie gel eine Vielzahl von PMOS Transistoren umfaßt; und
einen zweiten Stromspiegel, wobei der zweite Stromspiegel eine Vielzahl von NMOS Transistoren umfaßt.
3. Referenzspannungserzeugungsschaltung für eine Halblei
terspeichervorrichtung nach Anspruch 2, wobei die Referenz
spannungserzeugungsvorrichtung weiterhin folgendes umfaßt:
einen Referenzspannungsausgabeanschluß, der zwischen den ersten und zweiten Stromspiegeln angeordnet ist; und
einen MOS Transistor, der mit dem Referenzspannungsaus gabeanschluß verbunden ist.
einen Referenzspannungsausgabeanschluß, der zwischen den ersten und zweiten Stromspiegeln angeordnet ist; und
einen MOS Transistor, der mit dem Referenzspannungsaus gabeanschluß verbunden ist.
4. Referenzspannungserzeugungsschaltung für eine Halblei
terspeichervorrichtung nach Anspruch 3, wobei der MOS Transi
stor, der mit dem Referenzspannungsausgabeanschluß verbunden
ist, die ersten und zweiten Referenzspannungen an seinem
Drain- beziehungsweise Source-Anschluß ausgibt.
5. Referenzspannungserzeugungsschaltung für eine Halblei
terspeichervorrichtung nach Anspruch 1, wobei die Referenz
spannungserzeugungsvorrichtung folgendes umfaßt:
einen Referenzspannungsausgabeanschluß;
eine Konstantstromquelle, die zwischen einer Versor gungsspannungsquelle und dem Referenzspannungsausgabeanschluß geschaltet ist; und
einen MOS Transistor, der zwischen dem Referenzspan nungsausgabeanschluß und einer Erdspannungsquelle geschaltet ist.
einen Referenzspannungsausgabeanschluß;
eine Konstantstromquelle, die zwischen einer Versor gungsspannungsquelle und dem Referenzspannungsausgabeanschluß geschaltet ist; und
einen MOS Transistor, der zwischen dem Referenzspan nungsausgabeanschluß und einer Erdspannungsquelle geschaltet ist.
6. Referenzspannungserzeugungsschaltung für eine Halblei
terspeichervorrichtung nach Anspruch 5, wobei der MOS Transi
stor ein NMOS Transistor ist, dessen Gate-Anschluß mit dem
Referenzspannungsausgabeanschluß verbunden ist.
7. Referenzspannungserzeugungsschaltung für eine Halblei
terspeichervorrichtung nach Anspruch 6, wobei der MOS Transi
stor ein PMOS Transistor ist, dessen Gate-Anschluß mit der
Erdspannungsquelle verbunden ist.
8. Referenzspannungserzeugungsschaltung für eine Halblei
terspeichervorrichtung nach Anspruch 1, wobei die erste Refe
renzspannung eine positive Antwortcharakteristik und die
zweite Referenzspannung eine negative Antwortcharakteristik
jeweils bezüglich der Temperatur und der Versorgungsspannung
hat.
9. Referenzspannungserzeugungsschaltung für eine Halblei
terspeichervorrichtung mit:
einer ersten Referenzspannungserzeugungsvorrichtung zur Erzeugung einer ersten Referenzspannungen, wobei die erste Referenzspannung eine positive Antwortcharakteristik bezüg lich einer Variation der Temperatur oder der Versorgungsspan nung aufweist;
einer ersten Startvorrichtung zur Bestimmung eines An fangszustandes der ersten Referenzspannungserzeugungsvor richtung in Erwiderung auf die Versorgungsspannung, um den Betrieb der ersten Referenzspannungserzeugungsvorrichtung zu stabilisieren;
einer zweiten Referenzspannungserzeugungsvorrichtung zur Erzeugung einer zweiten Referenzspannung, wobei die zweite Referenzspannung eine negative Antwortcharakteristik bezüg lich einer Variation der Temperatur oder der Versorgungsspan nung aufweist;
einer zweiten Startvorrichtung zur Bestimmung eines An fangszustandes der zweiten Referenzspannungserzeugungsvor richtung in Erwiderung auf die Versorgungsspannung, um den Betrieb der zweiten Referenzspannungserzeugungsvorrichtung zu stabilisieren; und
einer Spannungsverstärkervorrichtung zur Kompensation einer Zielreferenzspannung gegenüber der Variation der Tempe ratur oder der Versorgungsspannung in Erwiderung auf die er sten und zweiten Referenzspannungen der ersten und zweiten Referenzspannungserzeugungsvorrichtungen derart, daß die Re ferenzspannung immer auf konstantem Pegel gehalten werden kann.
einer ersten Referenzspannungserzeugungsvorrichtung zur Erzeugung einer ersten Referenzspannungen, wobei die erste Referenzspannung eine positive Antwortcharakteristik bezüg lich einer Variation der Temperatur oder der Versorgungsspan nung aufweist;
einer ersten Startvorrichtung zur Bestimmung eines An fangszustandes der ersten Referenzspannungserzeugungsvor richtung in Erwiderung auf die Versorgungsspannung, um den Betrieb der ersten Referenzspannungserzeugungsvorrichtung zu stabilisieren;
einer zweiten Referenzspannungserzeugungsvorrichtung zur Erzeugung einer zweiten Referenzspannung, wobei die zweite Referenzspannung eine negative Antwortcharakteristik bezüg lich einer Variation der Temperatur oder der Versorgungsspan nung aufweist;
einer zweiten Startvorrichtung zur Bestimmung eines An fangszustandes der zweiten Referenzspannungserzeugungsvor richtung in Erwiderung auf die Versorgungsspannung, um den Betrieb der zweiten Referenzspannungserzeugungsvorrichtung zu stabilisieren; und
einer Spannungsverstärkervorrichtung zur Kompensation einer Zielreferenzspannung gegenüber der Variation der Tempe ratur oder der Versorgungsspannung in Erwiderung auf die er sten und zweiten Referenzspannungen der ersten und zweiten Referenzspannungserzeugungsvorrichtungen derart, daß die Re ferenzspannung immer auf konstantem Pegel gehalten werden kann.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940028644A KR0143344B1 (ko) | 1994-11-02 | 1994-11-02 | 온도의 변화에 대하여 보상 기능이 있는 기준전압 발생기 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19540893A1 DE19540893A1 (de) | 1996-05-09 |
DE19540893C2 true DE19540893C2 (de) | 1998-02-26 |
Family
ID=19396910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19540893A Expired - Fee Related DE19540893C2 (de) | 1994-11-02 | 1995-11-02 | Referenzspannungserzeugungsschaltung für eine Halbleiterspeichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5686825A (de) |
KR (1) | KR0143344B1 (de) |
DE (1) | DE19540893C2 (de) |
GB (1) | GB2294834B (de) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2737319B1 (fr) * | 1995-07-25 | 1997-08-29 | Sgs Thomson Microelectronics | Generateur de reference de tension et/ou de courant en circuit integre |
KR100237623B1 (ko) * | 1996-10-24 | 2000-01-15 | 김영환 | 기준 전압 회로의 전류 감지 스타트 업 회로 |
KR100201837B1 (ko) * | 1996-11-28 | 1999-06-15 | 전주범 | 직류 제어 차동 베이스 전압 발생 회로 |
US5883507A (en) * | 1997-05-09 | 1999-03-16 | Stmicroelectronics, Inc. | Low power temperature compensated, current source and associated method |
US5990725A (en) * | 1997-06-30 | 1999-11-23 | Maxim Integrated Products, Inc. | Temperature measurement with interleaved bi-level current on a diode and bi-level current source therefor |
FI114753B (fi) * | 1997-09-19 | 2004-12-15 | Nokia Corp | Lämpötilan kompensointi elektroniikkalaitteissa |
KR100272508B1 (ko) * | 1997-12-12 | 2000-11-15 | 김영환 | 내부전압(vdd) 발생회로 |
KR100302589B1 (ko) * | 1998-06-05 | 2001-09-22 | 김영환 | 기준전압발생기의스타트업회로 |
KR100334864B1 (ko) * | 1998-06-30 | 2002-08-24 | 주식회사 하이닉스반도체 | 내부전압강하회로 |
KR20020091958A (ko) * | 2001-06-01 | 2002-12-11 | 삼성전자 주식회사 | 반도체 메모리장치의 내부전원전압 발생회로 |
KR100399437B1 (ko) * | 2001-06-29 | 2003-09-29 | 주식회사 하이닉스반도체 | 내부 전원전압 발생장치 |
TW533678B (en) * | 2002-03-19 | 2003-05-21 | Taiwan Semiconductor Mfg | Reference voltage circuit |
ITTO20020252A1 (it) * | 2002-03-21 | 2003-09-22 | Micron Technology Inc | Circuito e procedimento per la generazione di una corrente di riferimento a bassa tensione, dispositivo di memoria comprendente tale circuit |
JP2004165649A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
KR100560945B1 (ko) * | 2003-11-26 | 2006-03-14 | 매그나칩 반도체 유한회사 | 온-칩 기준전압 발생장치를 구비하는 반도체 칩 |
JP4627651B2 (ja) * | 2004-09-30 | 2011-02-09 | シチズンホールディングス株式会社 | 定電圧発生回路 |
US7259614B1 (en) * | 2005-03-30 | 2007-08-21 | Integrated Device Technology, Inc. | Voltage sensing circuit |
KR100738957B1 (ko) * | 2005-09-13 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 집적회로의 내부전압 발생장치 |
US7626448B2 (en) * | 2005-09-28 | 2009-12-01 | Hynix Semiconductor, Inc. | Internal voltage generator |
KR100826642B1 (ko) * | 2006-03-27 | 2008-05-02 | 주식회사 하이닉스반도체 | 파워업 초기화신호 발생회로 |
JP5157075B2 (ja) * | 2006-03-27 | 2013-03-06 | 株式会社Sumco | Simoxウェーハの製造方法 |
KR100825029B1 (ko) * | 2006-05-31 | 2008-04-24 | 주식회사 하이닉스반도체 | 밴드갭 기준전압 발생장치 및 이를 구비하는 반도체 소자 |
JP4394106B2 (ja) * | 2006-10-19 | 2010-01-06 | Okiセミコンダクタ株式会社 | 基準電流生成回路 |
KR20080069387A (ko) | 2007-01-23 | 2008-07-28 | 주식회사 하이닉스반도체 | 기준전압 발생회로 |
US7602234B2 (en) * | 2007-07-24 | 2009-10-13 | Ati Technologies Ulc | Substantially zero temperature coefficient bias generator |
KR100902053B1 (ko) * | 2007-10-09 | 2009-06-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 기준 전압 발생회로 |
TW200928648A (en) * | 2007-12-20 | 2009-07-01 | Airoha Tech Corp | Voltage reference circuit |
KR101483941B1 (ko) * | 2008-12-24 | 2015-01-19 | 주식회사 동부하이텍 | 온도 독립형 기준 전류 발생 장치 |
KR101008487B1 (ko) * | 2009-04-22 | 2011-01-14 | 주식회사 실리콘웍스 | 온도 보상 레퍼런스 전류 공급 회로 |
US8575976B2 (en) * | 2009-11-23 | 2013-11-05 | Samsung Electronics Co., Ltd. | Frequency divider systems and methods thereof |
EP2498162B1 (de) | 2011-03-07 | 2014-04-30 | Dialog Semiconductor GmbH | Startschaltung für Niederspannungsstromgenerator eines Kaskoden-Beta-Multiplikators |
KR20190064893A (ko) * | 2017-12-01 | 2019-06-11 | 에스케이하이닉스 주식회사 | 디지털 온도 센싱 회로 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4165478A (en) * | 1977-09-21 | 1979-08-21 | General Electric Company | Reference voltage source with temperature-stable MOSFET amplifier |
US4368420A (en) * | 1981-04-14 | 1983-01-11 | Fairchild Camera And Instrument Corp. | Supply voltage sense amplifier |
US4628248A (en) * | 1985-07-31 | 1986-12-09 | Motorola, Inc. | NPN bandgap voltage generator |
US5132556A (en) * | 1989-11-17 | 1992-07-21 | Samsung Semiconductor, Inc. | Bandgap voltage reference using bipolar parasitic transistors and mosfet's in the current source |
EP0504983A1 (de) * | 1991-03-20 | 1992-09-23 | Koninklijke Philips Electronics N.V. | Referenzschaltung zum Zuführen eines Referenzstromes mit vorbestimmtem Temperaturkoeffizienten |
KR0131746B1 (ko) * | 1993-12-01 | 1998-04-14 | 김주용 | 내부 강압전원 회로 |
-
1994
- 1994-11-02 KR KR1019940028644A patent/KR0143344B1/ko not_active IP Right Cessation
-
1995
- 1995-10-30 US US08/550,356 patent/US5686825A/en not_active Expired - Lifetime
- 1995-11-02 DE DE19540893A patent/DE19540893C2/de not_active Expired - Fee Related
- 1995-11-02 GB GB9522515A patent/GB2294834B/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
IEEE Journal of Solid-State Circuits Vol. 27, No. 6, Juni 1992, S. 920-926 * |
Also Published As
Publication number | Publication date |
---|---|
GB2294834B (en) | 1999-04-14 |
GB9522515D0 (en) | 1996-01-03 |
GB2294834A (en) | 1996-05-08 |
DE19540893A1 (de) | 1996-05-09 |
US5686825A (en) | 1997-11-11 |
KR0143344B1 (ko) | 1998-08-17 |
KR960019289A (ko) | 1996-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19540893C2 (de) | Referenzspannungserzeugungsschaltung für eine Halbleiterspeichervorrichtung | |
DE60214452T2 (de) | Stromreferenzschaltung | |
DE4305850C2 (de) | Bezugsspannungsgeneratorschaltung mit Temperaturkompensation der Ausgangsspannung | |
DE602004007915T2 (de) | Unterspannungsdetektor | |
DE3346529C2 (de) | ||
DE102006031862B4 (de) | Strombegrenzungsschaltung und Halbleiterspeichervorrichtung | |
DE4437757C2 (de) | Referenzspannungserzeugungsschaltung | |
DE4023640C2 (de) | Leseverstärkertreiberschaltung für einen Halbleiterspeicher | |
EP0576774A1 (de) | Spannungsregler für Speichergeräte | |
DE69530748T2 (de) | Spannungsregler für einen Ausgangstreiber mit verringerter Ausgangsimpedanz | |
DE112005003277B4 (de) | Leseverstärker mit großem Spannungshub | |
DE4420041A1 (de) | Konstantspannungs-Erzeugungsvorrichtung | |
DE19537203A1 (de) | Leseverstärker | |
DE4434053C2 (de) | Referenzspannungserzeugungsschaltung für Halbleiterspeichervorrichtung | |
DE4022899A1 (de) | Schaltungsanordnung zur erzeugung einer spannung, insbesondere einer konstantspannung, bzw. eines stromes, insbesondere eines konstantstromes | |
DE19654544A1 (de) | Differenzverstärker | |
DE10005044B4 (de) | Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren | |
DE19502598B4 (de) | Eingangspuffer für CMOS-Schaltungen | |
DE4219776C2 (de) | Schaltung zur Ausbildung einer genauen Bezugsspannung | |
DE19615327C2 (de) | Strommeßverstärker zur Verwendung in einer Halbleiterspeicherschaltung | |
DE19813707C2 (de) | Spannungspegelumformschaltung | |
DE19533768C1 (de) | Stromtreiberschaltung mit Querstromregelung | |
DE19829487C1 (de) | Ausgangstreiber eines integrierten Halbleiterchips | |
US5075891A (en) | Memory with a variable impedance bit line load circuit | |
DE19834209C1 (de) | Verstärkerausgangsstufe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140603 |