DE19614331A1 - Halbleiterbauelement und Verfahren zur Herstellung desselben - Google Patents
Halbleiterbauelement und Verfahren zur Herstellung desselbenInfo
- Publication number
- DE19614331A1 DE19614331A1 DE19614331A DE19614331A DE19614331A1 DE 19614331 A1 DE19614331 A1 DE 19614331A1 DE 19614331 A DE19614331 A DE 19614331A DE 19614331 A DE19614331 A DE 19614331A DE 19614331 A1 DE19614331 A1 DE 19614331A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- electrically conductive
- conductive layer
- semiconductor device
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Die vorliegende Erfindung bezieht sich auf ein Halb
leiterbauelement und auf ein Verfahren zur Herstellung
desselben, insbesondere auf die Struktur eines Verbin
dungslochs, in welches eine zweite elektrisch leitende
Schicht zum elektrischen Verbinden einer ersten elektrisch
leitenden Schicht und der zweiten elektrisch leitenden
Schicht eingebettet ist, wobei eine Isolierungsschicht da
zwischen angeordnet ist, und auf eine Zerstäubung, welche
zur Bildung der eingebetteten zweiten elektrisch leitenden
Schicht verwendet wird.
Vor kurzem wurde bezüglich der Miniaturisierung eines
Halbleiterbauelements ebenfalls die Größe eines Verbin
dungslochs miniaturisiert, welches durch eine Isolierungs
schicht zur elektrischen Verbindung einer ersten elek
trisch leitenden Schicht, welche aus einer auf einer
Hauptoberfläche eines Halbleitersubstrats gebildeten lei
tenden Diffusionsschicht oder einer auf einem Halbleitere
lement gebildeten metallischen Schicht besteht, und einer
zweiten elektrisch leitenden Schicht, welche aus einer auf
der Isolierungsschicht zwischen beiden Schichten gebilde
ten metallischen Schicht besteht, gebildet wird.
Da das Geometrieverhältnis (das Verhältnis der Höhe
eines Verbindungslochs zum Durchmesser) eines Verbindungs
lochs größer ist, wenn das Verbindungsloch miniaturisiert
ist, wird die elektrische Verbindung zwischen der ersten
und zweiten elektrisch leitenden Schicht erörtert, welche
durch Einbetten der zweiten elektrischen leitenden Schicht
in das oben beschriebene Verbindungsloch durch Aufbringen
einer hohen Umgebungstemperatur und Druck ermöglicht wird,
nachdem ein Teil über einem Raum durch die zweite elek
trisch leitende Schicht verschlossen wurde, welche durch
Zerstäuben gebildet wurde, wobei innerhalb des Verbin
dungslochs der Raum verbleiben ist.
Bezüglich Fig. 3, 5 und 38 wird unten ein Verfahren
zur Herstellung eines Halbleiterbauelements beschrieben,
bei welchem eine auf einem Halbleiterelement gebildete er
ste elektrisch leitende Schicht und eine zweite elektrisch
leitende Schicht elektrisch verbunden sind durch Einbetten
der zweiten elektrisch leitenden Schicht in das oben be
schriebene Verbindungsloch durch Aufbringen einer hohen
Umgebungstemperatur und Druck, nachdem ein Teil über einem
Raum durch die zweite elektrisch leitende Schicht ver
schlossen wurde, welche wie oben beschrieben durch Zer
stäubung gebildet wurde, wobei innerhalb des Verbindungs
lochs der Raum verblieben ist; ein derartiges Verfahren
ist beispielsweise in der veröffentlichten nicht geprüften
Patentanmeldung Nr. Hei. 7-503,106 offenbart.
Zuerst wird wie in Fig. 35 dargestellt eine erste
elektrisch leitende Schicht 2 auf einem Halbleiterelement
1, eine Isolierungsschicht 3 auf der ersten elektrisch
leitenden Schicht und ein Verbindungsloch 4 durch die Iso
lierungsschicht 3 gebildet.
Als nächstes wird wie in Fig. 36 dargestellt eine
zweite elektrisch leitende Schicht 6 auf die oben be
schriebene Isolierungsschicht 3 und das Innere des Verbin
dungslochs 4 durch Zerstäubung aufgetragen. Zu diesem
Zeitpunkt ist wie in Fig. 36 dargestellt die auf eine Sei
tenwand 4a und den Boden 4b des Verbindungslochs 4 aufge
tragene zweite elektrisch leitende Schicht 6 dünner als
die auf die Isolierungsschicht 3 aufgetragene zweite elek
trisch leitende Schicht.
Wenn die zweite elektrisch leitende Schicht 6 weiter
durch Zerstäubung aufgetragen wird, wird eine Lücke 7 zwi
schen den zweiten elektrisch leitenden Schichten über dem
Verbindungsloch 4 mit einem innerhalb des Verbindungslochs
4 verbleibenden Raum 8 wie in Fig. 37 dargestellt ge
schlossen bzw. verstopft.
Als nächstes wird die zweite elektrisch leitende
Schicht 6 in das Verbindungsloch 4 durch Aufbringen eines
hohen Umgebungsdrucks eingebettet, bis der in Fig. 38 dar
gestellte Zustand erreicht ist.
Da bei dem wie oben beschrieben hergestellten Halblei
terbauelement die zweite elektrisch leitende Schicht in
das oben beschriebene Verbindungsloch 4 eingebettet ist
durch Aufbringen einer hohen Temperatur und eines hohen
Drucks, nachdem ein Teil über einem Raum 8 durch die zwei
te elektrisch leitende Schicht 6 geschlossen wurde, welche
durch Zerstäubung gebildet wurde, wobei der Raum 8 inner
halb des Verbindungslochs 4 verblieben ist, können die er
ste elektrisch leitende Schicht 2 und die zweite elek
trisch leitende Schicht 6 über das Verbindungsloch 4 elek
trisch miteinander verbunden werden.
Bei einem Verfahren zur Herstellung des wie oben be
schrieben gebildeten Halbleiterbauelements, bei welchem
die zweite elektrisch leitende Schicht 6 in dem oben be
schriebenen Verbindungsloch 4 eingebettet ist durch Auf
bringen einer hohen Temperatur und eines hohen Drucks,
nachdem ein Teil über einem Raum 8 durch die zweite elek
trisch leitende Schicht 6 geschlossen ist, welche durch
Zerstäubung gebildet wurde, wobei der Raum 8 innerhalb des
Verbindungslochs 4 verblieben ist, wird jedoch verlangt,
daß die Dicke der zweiten elektrisch leitenden Schicht 6
etwa zweimal so groß ist wie der Durchmesser des Verbin
dungslochs 4, und es erfordert eine große Zeitdauer, die
zweite elektrisch leitende Schicht in das Verbindungsloch
einzubetten. Bezüglich des Einbettens der zweiten elek
trisch leitenden Schicht 6 in das Verbindungsloch 4 kann
keine hinreichende Charakteristik bzw. Güte erzielt wer
den, und es kann daher kaum eine stabile elektrische Cha
rakteristik und Zuverlässigkeit erzielt werden.
Aufgabe der vorliegenden Erfindung ist es, ein Halb
leiterbauelement und ein Verfahren zur Herstellung dessel
ben zu schaffen, bei welchem die Charakteristik des Ein
bettens einer zweiten elektrisch leitenden Schicht in ein
Verbindungsloch verbessert ist, welches durch eine Isolie
rungsschicht zum elektrischen Verbinden einer ersten elek
trisch leitenden Schicht und der auf der ersten elektrisch
leitenden Schicht gebildeten zweiten elektrisch leitenden
Schicht durch die Isolierungsschicht gebildet ist.
Ein Halbleiterbauelement entsprechend der vorliegenden
Erfindung ist versehen mit einer ersten elektrisch leiten
den Schicht, welche auf einem Halbleiterelement oder auf
einer Hauptoberfläche eines Halbleitersubstrats gebildet
ist, einer auf der ersten elektrisch leitenden Schicht ge
bildeten Isolierungsschicht, durch welche ein Verbindungs
loch gebildet ist, dessen Durchmesser in einem Teil außer
halb des Bodens am kleinsten ist, und einer zweiten elek
trisch leitenden Schicht, welche auf der Isolierungs
schicht gebildet ist.
Ein anderes Halbleiterbauelement entsprechend der vor
liegenden Erfindung ist versehen mit einer ersten elek
trisch leitenden Schicht, welche auf einem Halbleiterele
ment oder einer Hauptoberfläche eines Halbleitersubstrats
gebildet ist, einer auf der ersten elektrisch leitenden
Schicht gebildeten Isolierungsschicht, durch welche ein
Verbindungsloch gebildet ist, das mit einem konvexen Teil
auf seiner Seitenwand versehen ist, und einer zweiten
elektrisch leitenden Schicht, welche auf der Isolierungs
schicht gebildet ist.
Ein Verfahren zur Herstellung eines Halbleiterbauele
ments entsprechend der vorliegenden Erfindung enthält die
Schritte: Bilden einer ersten elektrisch leitenden Schicht
auf einem Halbleiterelement oder einer Hauptoberfläche ei
nes Halbleitersubstrats, Bilden einer Isolierungsschicht
auf der obigen ersten elektrisch leitenden Schicht, Bilden
eines Verbindungslochs durch die obige Isolierungsschicht,
Bilden einer zweiten elektrisch leitenden Schicht auf der
obigen Isolierungsschicht durch Zerstäubung und Einbetten
der zweiten elektrisch leitenden Schicht in das obige Ver
bindungsloch durch Aufbringen eines Drucks auf die obige
zweite elektrisch leitende Schicht, wobei das obige Ver
bindungsloch derart gebildet wird, daß die obige zweite
elektrisch leitenden Schicht ein Teil über einem Raum ab
decken kann, welcher innerhalb des Verbindungslochs ver
blieben ist.
Ein anderes Verfahren enthält die Schritte: Bilden ei
ner ersten elektrisch leitenden Schicht auf einem Halblei
terelement oder auf einer Hauptoberfläche eines Halblei
tersubstrats, Bilden einer Isolierungsschicht auf der obi
gen ersten elektrisch leitenden Schicht, Bilden eines Ver
bindungslochs einer winkelförmigen Öffnung von 85 bis 100°
durch die obige Isolierungsschicht, Bilden einer zweiten
elektrisch leitenden Schicht auf der obigen Isolierungs
schicht durch Zerstäubung und Einbetten der zweiten elek
trisch leitenden Schicht in das obige Verbindungsloch
durch Aufbringen eines Drucks auf die obige zweite elek
trisch leitende Schicht.
Das andere Verfahren enthält die Schritte: Bilden ei
ner ersten elektrisch leitenden Schicht auf einem Halblei
terelement oder auf einer Hauptoberfläche eines Halblei
tersubstrats, Bilden einer Isolierungsschicht auf der obi
gen ersten elektrisch leitenden Schicht, Bilden eines Ver
bindungslochs durch die obige Isolierungsschicht derart,
daß die Seitenwand mit einem konvexen Teil versehen wird,
Bilden einer zweiten elektrisch leitenden Schicht auf der
obigen Isolierungsschicht durch Zerstäubung und Einbetten
der zweiten elektrisch leitenden Schicht in das obige Ver
bindungsloch durch Aufbringen eines Drucks auf die obige
zweite elektrisch leitenden Schicht.
Das andere Verfahren enthält des weiteren die Schrit
te: Bilden einer ersten elektrisch leitenden Schicht auf
einem Halbleiterelement oder auf einer Hauptoberfläche ei
nes Halbleitersubstrats, Bilden einer Isolierungsschicht
auf der obigen ersten elektrisch leitenden Schicht, Bilden
eines Verbindungslochs durch die obige Isolierungsschicht,
Bilden einer zweiten elektrisch leitenden Schicht auf der
obigen Isolierungsschicht durch Zerstäubung, wobei das
Verhältnis der Zerstäubungsteilchen bei einem Einfallswin
kel außer einer Richtung senkrecht zu der Oberfläche der
obigen Isolierungsschicht groß ist, und Einbetten der
zweiten elektrisch leitenden Schicht in das obige Verbin
dungsloch durch Aufbringen eines Drucks auf die obige
zweite elektrisch leitende Schicht.
Das andere Verfahren enthält des weiteren die Schrit
te: Bilden einer ersten elektrisch leitenden Schicht auf
einem Halbleiterelement oder auf einer Hauptoberfläche ei
nes Halbleitersubstrats, Bilden einer Isolierungsschicht
auf der obigen ersten elektrisch leitenden Schicht, Bilden
eines Verbindungslochs durch die obige Isolierungsschicht,
Bilden einer zweiten elektrisch leitenden Schicht auf der
obigen Isolierungsschicht durch Zerstäubung, wobei der Ab
stand zwischen der Oberfläche eines Zerstäubungsziels und
der Oberfläche der obigen Isolierungsschicht auf 10 bis
50 mm bestimmt ist, und Einbetten der zweiten elektrisch
leitenden Schicht in das obige Verbindungsloch durch Auf
bringen eines Drucks auf die obige zweite elektrisch lei
tende Schicht.
Das andere Verfahren enthält des weiteren die Schrit
te: Bilden einer ersten elektrisch leitenden Schicht auf
einem Halbleiterelement oder einer Hauptoberfläche des
Halbleitersubstrats, Bilden einer Isolierungsschicht auf
der obigen ersten elektrisch leitenden Schicht, Bilden ei
nes Verbindungslochs durch die obige Isolierungsschicht,
Bilden einer zweiten elektrisch leitenden Schicht auf der
obigen Isolierungsschicht durch Zerstäubung, wobei der
Druck auf 1,33 bis 13,3 Pa (10 bis 100 mTorr) bestimmt
ist, und Einbetten der zweiten elektrisch leitenden
Schicht in das obige Verbindungsloch durch Aufbringen ei
nes Drucks auf die obige zweite elektrisch leitende
Schicht.
Das andere Verfahren enthält des weiteren die Schrit
te: Bilden einer ersten elektrisch leitenden Schicht auf
einem Halbleiterelement oder auf einer Hauptoberfläche ei
nes Halbleitersubstrats, Bilden einer Isolierungsschicht
auf der obigen ersten elektrisch leitenden Schicht, Bilden
eines Verbindungslochs durch die obige Isolierungsschicht,
Bilden einer zweiten elektrisch leitenden Schicht auf der
obigen Isolierungsschicht durch Zerstäubung, wobei die
Oberfläche eines Zerstäubungsziels aus 110 Seiten besteht,
und Einbetten der zweiten elektrisch leitenden Schicht in
das obige Verbindungsloch durch Aufbringen eines Drucks
auf die obige zweite elektrisch leitende Schicht.
Die vorliegende Erfindung wird in der nachfolgenden
Beschreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt einen Längsschnitt eines Hauptteils, wel
cher eine erste Ausführungsform entsprechend der vorlie
genden Erfindung darstellt;
Fig. 2 zeigt einen Längsschnitt eines Hauptteils, wel
cher eine erste Ausführungsform entsprechend der vorlie
genden Erfindung in Reihenfolge der Verfahrensschritte
darstellt;
Fig. 3 zeigt einen Längsschnitt eines Hauptteils, wel
cher eine erste Ausführungsform entsprechend der vorlie
genden Erfindung in Reihenfolge der Verfahrensschritte
darstellt;
Fig. 4 zeigt einen Längsschnitt eines Hauptteils, wel
cher eine erste Ausführungsform entsprechend der vorlie
genden Erfindung in Reihenfolge der Verfahrensschritte
darstellt;
Fig. 5 zeigt einen Längsschnitt eines Hauptteils, wel
cher eine erste Ausführungsform entsprechend der vorlie
genden Erfindung in Reihenfolge der Verfahrensschritte
darstellt;
Fig. 6 zeigt einen Längsschnitt eines Hauptteils, wel
cher eine erste Ausführungsform entsprechend der vorlie
genden Erfindung in Reihenfolge der Verfahrensschritte
darstellt;
Fig. 7 zeigt einen Längsschnitt eines Hauptteils, wel
cher eine erste Ausführungsform entsprechend der vorlie
genden Erfindung in Reihenfolge der Verfahrensschritte
darstellt;
Fig. 8 zeigt einen Längsschnitt eines Hauptteils, wel
cher eine erste Ausführungsform entsprechend der vorlie
genden Erfindung in Reihenfolge der Verfahrensschritte
darstellt;
Fig. 9 zeigt einen Längsschnitt eines Hauptteils, wel
cher eine erste Ausführungsform entsprechend der vorlie
genden Erfindung in Reihenfolge der Verfahrensschritte
darstellt;
Fig. 10 zeigt einen Längsschnitt eines Hauptteils,
welcher eine erste Ausführungsform entsprechend der vor
liegenden Erfindung in Reihenfolge der Verfahrensschritte
darstellt;
Fig. 11 zeigt einen Längsschnitt eines Hauptteils,
welcher eine zweite Ausführungsform entsprechend der vor
liegenden Erfindung darstellt;
Fig. 12 zeigt einen Längsschnitt eines Hauptteils,
welcher eine zweite Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 13 zeigt einen Längsschnitt eines Hauptteils,
welcher eine zweite Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 14 zeigt einen Längsschnitt eines Hauptteils,
welcher eine zweite Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 15 zeigt einen Längsschnitt eines Hauptteils,
welcher eine zweite Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 16 zeigt einen Längsschnitt eines Hauptteils,
welcher eine zweite Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 17 zeigt einen Längsschnitt eines Hauptteils,
welcher eine zweite Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 18 zeigt einen Längsschnitt eines Hauptteils,
welcher eine zweite Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 19 zeigt einen Längsschnitt eines Hauptteils,
welcher eine zweite Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 20 zeigt einen Längsschnitt eines Hauptteils,
welcher eine zweite Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 21 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung darstellt;
Fig. 22 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 23 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 24 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 25 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 26 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 27 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 28 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 29 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 30 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 31 zeigt einen Längsschnitt eines Hauptteils,
welcher eine dritte Ausführungsform entsprechend der vor
liegenden Erfindung in der Reihenfolge der Verfahrens
schritte darstellt;
Fig. 32 stellt das Zerstäuben bei einer vierten Aus
führungsform entsprechend der vorliegenden Erfindung dar;
Fig. 33 stellt das Zerstäuben bei einer fünften Aus
führungsform entsprechend der vorliegenden Erfindung dar;
Fig. 34 stellt das Zerstäuben bei einer sechsten Aus
führungsform entsprechend der vorliegenden Erfindung dar;
Fig. 35 zeigt einen Längsschnitt eines Hauptteils und
stellt ein Verfahren zur Herstellung des herkömmlichen
Halbleiterbauelements in der Reihenfolge der Verfahrens
schritte dar;
Fig. 36 zeigt einen Längsschnitt eines Hauptteils und
stellt ein Verfahren zur Herstellung des herkömmlichen
Halbleiterbauelements in der Reihenfolge der Verfahrens
schritte dar;
Fig. 37 zeigt einen Längsschnitt eines Hauptteils und
stellt ein Verfahren zur Herstellung des herkömmlichen
Halbleiterbauelements in der Reihenfolge der Verfahrens
schritte dar; und
Fig 38 zeigt einen Längsschnitt eines Hauptteils und
stellt ein Verfahren zur Herstellung des herkömmlichen
Halbleiterbauelements in der Reihenfolge der Verfahrens
schritte dar.
Eine erste Ausführungsform der vorliegenden Erfindung
wird nachfolgend unter Bezugnahme auf Fig. 1 bis 10 be
schrieben. Fig. 1 zeigt eine Querschnittsansicht eines
Hauptteils, welche die erste Ausführungsform der vorlie
genden Erfindung darstellt. Bezugszeichen 1 in Fig. 1 be
zeichnet ein Halbleiterelement, welches beispielsweise ei
ne leitende Verunreinigungsdiffusionsschicht, welche auf
einer Hauptoberfläche eines Halbleitersubstrats bestehend
aus einem Siliziumsubstrat gebildet ist, und eine Isolie
rungsschicht bestehend aus einer Siliziumoxidschicht, wel
che auf der obigen Verunreinigungsdiffusionsschicht gebil
det ist, enthält. Bezugszeichen 2 bezeichnet eine erste
elektrisch leitende Schicht, welche auf dem obigen Halb
leiterelement 1 gebildet ist und beispielsweise als Ver
drahtungsschicht ausgebildet ist, welche aus einer Legie
rung von Al und Cu von 0,5 Gewichts-% besteht. Bezugszei
chen 3 bezeichnet eine auf der obigen ersten elektrisch
leitenden Schicht 2 gebildete Isolierungsschicht; durch
die Isolierungsschicht ist ein Verbindungsloch 4 mit einer
winkelförmigen Öffnung θ von 85 bis 100° gebildet, und die
Isolierungsschicht besteht beispielsweise aus einer
Schicht, bei welcher eine Siliziumoxidschicht, welche
durch TEOS oder Silan durch ein Verfahren wie Plasma-CVD
und atmosphärische CVD gebildet ist, und organische oder
inorganische SOG kombiniert sind.
Bezugszeichen 5 bezeichnet eine Sperrschicht, welche
auf der ersten elektrisch leitenden Schicht 2 äquivalent
zu dem Boden 4b des Verbindungslochs 4 und auf der Isolie
rungsschicht 3 gebildet ist und beispielsweise als Metall
sperrschicht ausgebildet ist, welche durch Auftragen von
TiN einer Dicke von 300 bis 50 nm (3000 bis 500 Angström)
auf Ti, welches in einer Dicke von 30 bis 3 nm (300 bis 30
Angström) aufgetragen ist, Auftragen von Ti in einer Dicke
von 30 bis 3 nm (300 bis 30 Angström) auf TiN, welches in
einer Dicke von 300 bis 50 nm (3000 bis 500 Angström) auf
Ti aufgetragen ist, das in einer Dicke von 30 bis 3 nm
(300 bis 30 Angström) aufgetragen ist, oder durch Auftra
gen von Ti in einer Dicke von 30 bis 3 nm (300 bis 30 Ang
ström) durch Zerstäubung gebildet ist. Bezugszeichen 6 be
zeichnet eine zweite elektrisch leitende Schicht, welche
innerhalb des Verbindungslochs 4 eingebettet ist und elek
trisch mit der ersten elektrisch leitenden Schicht 2 über
die Sperrschicht 5 verbunden ist, und beispielsweise ist
die zweite elektrisch leitende Schicht als Verdrahtungs
schicht ausgebildet, welche aus einer Legierung aus Al und
Cu von 0,5 Gewichts-% gebildet ist. Bezugszeichen 9 be
zeichnet eine Antireflexionsschicht, welche auf der zwei
ten elektrisch leitenden Schicht 6 gebildet ist, und bei
spielsweise ist die Schicht durch Auftragen von TiN einer
Dicke von 20 bis 60 nm (200 bis 600 Angström) durch Zer
stäubung gebildet.
Als nächstes wird unter Bezugnahme auf Fig. 2 bis
10 ein Verfahren zur Herstellung des wie oben beschrieben
gebildeten Halbleiterbauelements beschrieben. Fig. 2
bis 10 stellen ein Verfahren zum Herstellen des Halblei
terbauelements entsprechend der ersten Ausführungsform der
vorliegenden Erfindung seriell dar.
Als nächstes wird wie in Fig. 2 dargestellt eine erste
elektrisch leitende Schicht 2, beispielsweise eine durch
eine Legierung aus Al und Cu von 0,5 Gewichts-% gebildete
Verdrahtungsschicht, auf einem Halbleiterelement 1 durch
Zerstäubung gebildet, welches eine leitende Verunreini
gungsdiffusionsschicht, die auf einer Hauptoberfläche ei
nes aus einem Siliziumsubstrat bestehenden Halbleiter
substrats gebildet ist, und eine Isolierungsschicht beste
hend aus einer Siliziumoxidschicht auf der oben beschrie
benen Verunreinigungsdiffusionsschicht aufweist.
Als nächstes wird wie in Fig. 3 dargestellt eine Iso
lierungsschicht 3, beispielsweise eine Schicht, in welcher
eine Siliziumoxidschicht, die durch TEOS oder Silan durch
ein Verfahren wie Plasma-CVD und atmosphärische CVD gebil
det ist, und organische oder inorganische SOG miteinander
kombiniert sind, auf der ersten elektrisch leitenden
Schicht 2 gebildet.
Als nächstes wird wie in Fig. 4 dargestellt ein Ver
bindungsloch 4, dessen winkelförmige Öffnung θ 85 bis 100°
beträgt, durch die oben beschriebene Isolierungsschicht 3
unter Verwendung eines Fotogravurverfahrens beispielsweise
durch Ätzen wie RIE gebildet.
Als nächstes wird, nachdem das oben beschriebene Ver
bindungsloch 4 gebildet ist, Wasser, Stickstoff, Sauer
stoff oder eine organische Substanz, welche an der Ober
fläche des oben beschriebenen Halbleiterbauelements haf
tet, in einem Verfahren durch Erhitzen (hiernach als Ent
gasen bezeichnet) entfernt. Konkret dargestellt, eine der
artige Substanz wird durch Erhitzen des oben beschriebenen
Halbleiterbauelements bei einem Verfahren auf eine Tempe
ratur von 150 bis 600°C in einem Hochvakuum von 10-5 Torr
oder weniger oder einem Umgebungsdruck von 0,5 bis 50 m
Torr eines inerten Gases wie Ar entfernt.
Zu diesem Zeitpunkt wird, wenn nötig, eine natürliche
Oxidschicht 4c, welche auf der ersten elektrisch leitenden
Schicht 2 gebildet ist, äquivalent zu dem Boden 4b des
Verbindungslochs unter einer Bedingung entfernt, bei wel
cher ein Hochvakuum von 10-5 Torr oder weniger (hiernach
als Vakuumkontinuum bezeichnet) durch ein Verfahren wie
Zerstäubungsätzen aufgebracht wird. Konkret dargestellt,
eine derartige natürliche Oxidschicht wird bei einer Hoch
frequenzleistung von 100 bis 700 W und einer Gleichstrom
vorspannung von 40 bis 600 V in einem Umgebungsdruck von
0,1 bis 3 mTorr von Ar entfernt.
Als nächstes wird wie in Fig. 5 dargestellt eine
Sperrschicht 5 auf der ersten elektrisch leitenden Schicht
2 äquivalent zu dem Boden 4b des Verbindungslochs und der
Isolierungsschicht 3 in einem Vakuumkontinuum durch Zer
stäubung gebildet. Die Sperrschicht 5 wird beispielsweise
als Metallsperrschicht ausgebildet, welche durch Auftragen
von TiN einer Dicke von 300 bis 50 nm (3000 bis 500 Ang
ström) auf Ti gebildet ist, welches auf eine Dicke von 30
bis 3 nm (300 bis 30 Angström) aufgetragen ist, durch Auf
tragen von Ti einer Dicke von 30 bis 3 nm (300 bis 30 Ang
ström) auf TiN, welches in der Dicke von 300 bis 50 nm
(3000 bis 500 Angström) auf Ti aufgetragen ist, das in der
Dicke von 30 bis 3 nm (300 bis 30 Angström) aufgetragen
ist, oder durch Auftragen von Ti der Dicke von 30 bis 3 nm
(300 bis 30 Angström).
Als nächstes wird wie in Fig. 6 dargestellt eine zwei
te elektrisch leitende Schicht 6, welche aus Al und Cu von
0,5% besteht, auf die oben beschriebene Isolierungsschicht
3 und auf die Innenseite des Verbindungslochs 4 in einem
Vakuumkontinuum durch Zerstäubung aufgetragen.
Zu diesem Zeitpunkt ist die Dicke der auf eine Seiten
wand 4a und den Boden 4b des Verbindungslochs 4 aufgetra
genen zweiten elektrisch leitenden Schicht 6 im allgemei
nen dünner als diejenige der auf die Isolierungsschicht 3
aufgetragenen zweiten elektrisch leitenden Schicht 6. Wenn
die zweite elektrisch leitende Schicht 6 weiter durch Zer
stäubung aufgetragen wird, wird eine Lücke 7 zwischen den
zweiten elektrisch leitenden Schichten 6 über dem Verbin
dungsloch 4 geschlossen, und zu diesem Zeitpunkt wird im
allgemeinen gefordert, daß die Dicke der auf die Isolie
rungsschicht 3 aufgetragenen zweiten elektrisch leitenden
Schicht 6 wenigstens zweimal so groß wie der Durchmesser
des Verbindungslochs 4 an dem höchsten Punkt ist.
Da eine winkelförmige Öffnung θ des Verbindungslochs 4
auf 85 bis 100° bei der ersten Ausführungsform der vorlie
genden Erfindung bestimmt ist, wird die Lücke 7 zwischen
den zweiten elektrisch leitenden Schichten 6 über dem Ver
bindungsloch 4 wie in Fig. 6 dargestellt jedoch schnell
geschlossen, sogar wenn die Dicke der zweiten elektrisch
leitenden Schicht 6 auf der Isolierungsschicht 3 im allge
meinen dünn ist.
Wenn die oben beschriebene Lücke 7 geschlossen wird,
verbleibt wie in Fig. 7 dargestellt im Inneren des Verbin
dungslochs 4 ein Raum 8.
Der oben beschriebene Raum 8 wird durch Versetzen der
zweiten elektrisch leitenden Schicht in einen Zustand ei
ner hohen Temperatur und Druck in einem Vakuumkontinuum
entfernt. Konkret dargestellt, die zweite elektrisch lei
tende Schicht 6 wird der Temperatur von 300 bis 600°C und
dem Druck von 200 bis 900 kg/cm² in einer Umgebung eines
inerten Gases wie Ar ausgesetzt.
Der Raum 8 wird wie in Fig. 8 dargestellt dadurch ent
fernt, und das Innere des Verbindungslochs 4 wird mit Al
und Cu von 0,5% gefüllt, wodurch die zweite elektrisch
leitende Schicht 6 gebildet wird.
Des weiteren wird wenn nötig eine Antireflexionsschicht
9 bestehend aus TiN einer Dicke von 20 bis 60 nm
(200 bis 600 Angström) auf der oben beschriebenen zweiten
elektrisch leitenden Schicht 6 in einem Vakuumkontinuum
durch Zerstäubung wie in Fig. 9 dargestellt gebildet.
Als nächstes werden die Sperrschicht 5, die zweite
elektrisch leitende Schicht 6 und die Antireflexionsschicht
9 um das Verbindungsloch herum durch Ätzen wie RIE
unter Verwendung eines Fotogravurverfahrens wie in Fig. 10
dargestellt entfernt.
Da eine winkelförmige Öffnung θ des Verbindungslochs 4
auf 85 bis 100° bei einem wie oben beschrieben hergestell
ten Halbleiterbauelement bestimmt ist, kann die zweite
elektrisch leitende Schicht 6 leicht in das oben beschrie
bene Verbindungsloch 4 durch Aufbringen einer hohen Tempe
ratur und Druck eingebettet werden, nachdem das obere Ende
des Raums 8 durch die zweite elektrisch leitende Schicht
verschlossen ist, welche durch Zerstäubung gebildet ist,
wobei innerhalb des Verbindungslochs 4 der Raum 8 verblie
ben ist, und daher ist die Charakteristik des Einbettens
der zweiten elektrisch leitenden Schicht 6 in das Verbin
dungsloch 4 verbessert.
Bei der ersten Ausführungsform entsprechend der vor
liegenden Erfindung ist die Sperrschicht 5 als Aufschich
tung gebildet, welche aus Ti und dessen Nitrid besteht,
sie kann jedoch als Aufschichtung ausgebildet sein, welche
aus Titanoxid, oxidiertem Titannitrid, Titankarbid, Titan
sulfid oder Titansilicid oder einer Vielfachschicht aus
derartigen Aufschichtungen besteht.
Des weiteren kann die Sperrschicht 5 als Aufschichtung
ausgebildet sein, welche aus Ta, TiW, W oder Mo, oder ei
nem Nitrid, einem Oxid, einem nitrierten Oxid, einem Kar
bid, einem Sulfid oder einem Silicid davon oder einer
Vielschicht besteht, welche aus derartigen Aufschichtungen
besteht.
Für ein Verfahren zum Bilden einer Grenzschicht 5 wird
eine Zerstäubung angenommen, es kann jedoch CVD unter Ver
wendung eines organischen Gases einschließlich TiCl₄ oder
Ti als werkstofftragendes Gas (material gas) angenommen
werden.
In einem derartigen Fall kann ein Effekt gleich dem
oben beschriebenen ebenfalls erzielt werden.
Bei der ersten Ausführungsform der vorliegenden Erfin
dung werden Al und Cu von 0,5% für die zweite elektrisch
leitende Schicht 6 verwendet, es kann jedoch Cu, Ti, Sc,
Pd, Si, Ta, Mn, Mg, Nb, Cr, Co, Ni, Ag, Pt, W, Au oder V
von 0,01 bis 2% für Al anstelle von Cu von 0,5% verwendet
werden, und es können zwei oder mehr der oben beschriebe
nen Elemente von 0,01 bis 2% jeweils für Al verwendet wer
den.
Des weiteren kann Cu, Ag oder Pt als Hauptkomponente
der zweiten elektrisch leitenden Schicht 6 anstelle von Al
verwendet werden.
Zusätzlich kann die zweite elektrisch leitende Schicht
6 lediglich durch Cu, Al, Ag oder Pt jeweils gebildet wer
den.
In einem derartigen Fall kann der gleiche Effekt wie
oben beschrieben erzielt werden.
Bei der ersten Ausführungsform der vorliegenden Erfin
dung ist die erste elektrisch leitende Schicht 2 als Ver
drahtungsschicht ausgebildet, welche auf dem Halbleitere
lement 1 gebildet ist, sie kann jedoch auch als Schicht
ausgebildet sein, in welche B, P oder As diffundiert ist
und welche auf einer Hauptoberfläche des aus einem Silizi
umsubstrat bestehenden Halbleitersubstrat gebildet ist. In
diesem Fall kann die Isolierungsschicht 3 eine durch TEOS
oder Silan durch thermisches CVD gebildete Siliziumoxid
schicht sein, eine unter Verwendung von Gas einschließlich
Sauerstoff gebildete thermische Oxidschicht, eine Siliziu
moxidschicht und eine Siliziumnitridschicht wie BPSG und
BPTEOS einschließlich B oder P oder eine Aufschichtung da
von.
In einem derartigen Fall kann ebenfalls der gleiche
Effekt wie oben beschrieben erzielt werden.
Bei der ersten Ausführungsform der vorliegenden Erfin
dung wird die zweite elektrisch leitende Schicht 6 in ei
nem Vakuumkontinuum durch Zerstäubung gebildet, nachdem
die Sperrschicht 5 gebildet ist, jedoch kann das oben be
schriebene Bauelement, nachdem die Sperrschicht 5 gebildet
worden ist, in einem Verfahren einem atmosphärischen Druck
bzw. einem Luftdruck ausgesetzt werden, es kann ausgeheizt
und entgast werden, und, wenn nötig, kann die zweite elek
trisch leitende Schicht 6 durch Zerstäubung nach dem Zer
stäubungsätzen und wiederum Bilden einer Sperrschicht ge
bildet werden.
Beispielsweise wird das Halbleiterbauelement in einem
Verfahren bei der Temperatur von 450 bis 900°C in einer
Umgebungsatmosphäre von N₂, O₂ oder NH₃ oder einem Gasge
misch zweier oder mehrerer Gase davon über eine Zeitdauer
von 10 bis 300 Sek. in dem Fall eines schnellen thermi
schen Ausheizens und über 10 bis 20 Min. im Fall eines
Ofenausheizens ausgeheizt.
In einem derartigen Fall kann, nachdem die Sperr
schicht 5 gebildet ist, das Halbleiterbauelement in einem
Verfahren in einem Vakuumkontinuum ausgeheizt werden.
In einem derartigen Fall wird der gleiche Effekt wie
oben beschrieben erzielt.
Bei der ersten Ausführungsform der vorliegenden Erfin
dung wird die Antireflexionsschicht 9 auf eine Dicke von
20 bis 60 nm (200 bis 600 Angström) aus TiN gebildet, sie
kann jedoch auf 20 bis 60 nm (200 bis 600 Angström) aus
TiN oder Ti oder aus Ti, Ta, TiW, W oder Si, oder einem
Nitrid, einem Oxid, einem oxidierten Nitrid gebildet wer
den.
Die Antireflexionsschicht 9 kann durch CVD anstelle
von Zerstäubung gebildet werden.
In einem derartigen Fall wird ebenfalls derselbe Ef
fekt wie oben beschrieben erzielt.
Unter Bezugnahme auf Fig. 11 bis 20 wird im folgen
den eine zweite Ausführungsform der vorliegenden Erfindung
beschrieben. Fig. 11 zeigt einen Längsschnitt, welcher ein
Hauptteil der zweiten Ausführungsform der vorliegenden Er
findung darstellt. Bezugszeichen 1 in Fig. 11 bezeichnet
ein Halbleiterelement, welches beispielsweise eine leiten
de Verunreinigungsdiffusionsschicht, welche auf einer
Hauptoberfläche eines aus einem Siliziumsubstrat bestehen
den Halbleitersubstrats gebildet ist, und eine aus Silizi
umoxid bestehende Isolierungsschicht, welche auf der oben
beschriebenen Verunreinigungsdiffusionsschicht gebildet
ist, enthält. Bezugszeichen 2 bezeichnet einen ersten Lei
ter, welcher auf diesem Halbleiterelement 1 gebildet ist
und beispielsweise als Verdrahtungsschicht bestehend aus
einer Legierung aus Al und Cu von 0,5% ausgebildet ist.
Bezugszeichen 3 bezeichnet eine Isolierungsschicht,
welche auf dem oben beschriebenen ersten Leiter 2 gebildet
ist und aus einem Teil 31, dessen Trockenätzrate groß ist,
einem Teil 32, dessen Trockenätzrate klein ist und auf dem
Teil 31 gebildet ist, und einem Teil 33 besteht, dessen
Trockenätzrate groß ist und auf dem Teil 32 gebildet ist,
wobei die Teile 31 und 33, deren Trockenätzrate groß ist,
beispielsweise aus einer Isolierungsschicht bestehen, in
welcher eine durch TEOS oder Silan durch Plasma-CVD oder
atmosphärische CVD gebildete Siliziumoxidschicht und orga
nische oder anorganische SOG kombiniert sind, und das Teil
32, dessen Trockätzrate klein ist, aus einer Isolierungs
schicht besteht, in welcher eine Siliziumnitridschicht und
eine nitrierte Siliziumoxidschicht kombiniert sind. Bei
spielsweise beträgt die Dicke des Teils 32, dessen
Trockenätzrate klein ist, 5 bis 100 nm (50 bis 1000 Ang
ström), und das Teil 32 kann an irgendeiner Position auf
dem Teil 31 gebildet werden, wenn lediglich das Teil 31,
dessen Ätzrate groß ist, auf 20 bis 500 nm (200 bis 5000
Angström) gebildet ist, und es kann beispielsweise an der
höchsten Position der Isolierungsschicht 3 gebildet wer
den.
Bezugszeichen 4 bezeichnet ein Verbindungsloch, wel
ches durch die Isolierungsschicht 3 gebildet ist und mit
einem konvexen Teil 10 einschließlich des oben beschriebe
nen Teils 32, dessen Trockätzrate klein ist, auf der Sei
tenwand 4a versehen ist. Bezugszeichen 5 bezeichnet eine
Sperrschicht, welche auf der ersten elektrisch leitenden
Schicht 2 äquivalent zu dem Boden 4b des Verbindungslochs
4 und auf der Isolierungsschicht 3 gebildet ist und bei
spielsweise als Metallsperrschicht ausgebildet ist, welche
durch Auftragen von TiN einer Dicke von 300 bis 50 nm
(3000 bis 500 Angström) auf Ti, welches auf eine Dicke von
30 bis 3 nm (300 bis 30 Angström) aufgetragen ist, durch
Auftragen von Ti einer Dicke von 30 bis 3 nm (300 bis 30
Angström) auf TiN, welches in einer Dicke von 300 bis 50
nm (3000 bis 500 Angström) auf Ti aufgetragen ist, das auf
eine Dicke von 30 bis 3 nm (300 bis 30 Angström) aufgetra
gen ist, oder durch Auftragen von Ti einer Dicke von 30
bis 3 nm (300 bis 30 Angström) durch Zerstäubung gebildet
ist. Bezugszeichen 6 bezeichnet eine zweite elektrisch
leitende Schicht, welche innerhalb des Verbindungsloches 4
eingebettet ist und mit der ersten elektrisch leitenden
Schicht 2 über die Sperrschicht 5 elektrisch verbunden
ist, und beispielsweise ist die zweite elektrisch leitende
Schicht als Verdrahtungsschicht ausgebildet, welche aus
einer Legierung von Al und Cu von 0,5 Gewichtsprozent be
steht. Bezugszeichen 9 bezeichnet eine Antireflexions
schicht, welche auf der zweiten elektrisch leitenden
Schicht 6 gebildet ist, und beispielsweise besteht die
Schicht aus TiN, welches auf die Dicke von 20 bis 60 nm
(200 bis 600 Angström) durch Zerstäubung aufgetragen ist.
Im folgenden wird unter Bezugnahme auf Fig. 12 bis
20 ein Verfahren zur Herstellung des wie oben beschrieben
gebildeten Halbleiterbauelements beschrieben. Fig. 12
bis 20 zeigen seriell ein Verfahren zur Herstellung des
Halbleiterbauelements der zweiten Ausführungsform der vor
liegenden Erfindung.
Zuerst wird wie in Fig. 12 dargestellt eine Verdrah
tungsschicht, welche beispielsweise aus einer Legierung
aus Al und Cu von 0,5 Gewichtsprozent besteht, welche eine
erste elektrische leitende Schicht 2 darstellt, durch Zer
stäubung auf einem Halbleiterelement 1 gebildet, welches
eine leitende Verunreinigungsdiffusionsschicht, welche auf
einer Hauptoberfläche eines aus einem Siliziumsubstrat be
stehenden Halbleitersubstrat gebildet ist, und eine aus
einer Siliziumoxidschicht bestehende Isolierungsschicht
aufweist, welche auf der obigen Verunreinigungsdiffusions
schicht gebildet ist.
Als nächstes wird wie in Fig. 13 dargestellt eine Iso
lierungsschicht 3, welche Teile 31, 32 und 33 aufweist,
durch Bilden des Teils 31, dessen Trockenätzrate groß ist,
auf der ersten elektrisch leitenden Schicht 2, durch Bil
den des Teils 32, dessen Trockenätzrate klein ist, auf dem
Teil 31 und durch Bilden des Teils 33, dessen Trockenätz
rate groß ist, auf dem Teil 32 gebildet.
Konkret dargestellt, die Teile 31, 33, deren
Trockenätzrate groß ist, werden durch eine Isolierungs
schicht gebildet, in welcher eine durch TEOS oder Silan
durch Plasma-CVD oder atmosphärische CVD gebildete Silizi
umoxidschicht und organische oder anorganische SOG kombi
niert sind. Das Teil 32, dessen Trockenätzrate klein ist,
wird durch eine Isolierungsschicht gebildet, in welcher
eine Siliziumnitridschicht und eine nitrierte Siliziumoxi
dschicht kombiniert sind.
Das Teil 31, dessen Ätzrate groß ist, ist derart ge
bildet, daß es eine Dicke von 20 bis 500 nm (200 bis 5000
Angström) besitzt, und das Teil 32, dessen Trockenätzrate
klein ist, ist auf dem obigen Teil 31 derart gebildet, daß
es eine Dicke von 5 bis 100 nm (50 bis 1000 Angström) be
sitzt. Zu diesem Zeitpunkt kann das Teil 32, dessen
Trockenätzrate klein ist, überall gebildet werden, wenn es
nur höher als die Hälfte der Dicke der Isolierungsschicht
3 gebildet wird und wenn es an einer derartigen Position
gebildet wird, wobei das Teil, dessen Trockenätzrate klein
ist, an einer Mehrzahl von Positionen gegenüber dem Teil
unter den Teilen gebildet werden kann, deren Trockenätzra
te groß ist. Zu diesem Zeitpunkt kann das Teil 32, dessen
Trockenätzrate klein ist, an der höchsten Position der
Isolierungsschicht 3 gebildet werden.
Als nächstes wird wie in Fig. 14 dargestellt ein
Durchgangsloch 4 durch die oben beschriebene Isolierungs
schicht 3 unter Verwendung eines Fotogravurverfahrens
durch Trockenätzen wie RIE gebildet. Da das Teil 32, des
sen Trockenätzrate klein ist, bezüglich eines Ätzbetrags
einen geringeren Wert als die Teile 31 und 33 besitzt, de
ren Trockenätzrate groß ist, ragt zu diesem Zeitpunkt eine
Seitenwand 4a des Verbindungslochs 4 in einer konkaven
Form heraus.
Nachdem das oben beschriebene Verbindungsloch 4 gebil
det ist, werden als nächstes Wasser, Stickstoff, Wasser
stoff oder andere organische Substanzen, welche an der
Oberfläche des oben beschriebenen Halbleiterbauelements
anhaften, in einem Verfahren durch Erhitzen entfernt. Kon
kret dargestellt, sie werden in einem Hochvakuum von 10
Torr oder weniger oder in einer Umgebungsatmosphäre von 5
bis 50 mTorr eines inerten Gases wie Ar durch Erhitzen des
oben beschriebenen Halbleiterbauelements in einem Verfah
ren auf 150 bis 600°C entfernt.
Wenn nötig wird eine natürliche Oxidschicht 4c, welche
auf der ersten elektrisch leitenden Schicht 2 äquivalent
zu dem Boden 4b des Verbindungslochs gebildet ist, durch
ein Verfahren wie Zerstäubungsätzen in einem Hochvakuum
von 10-5 Torr oder weniger entfernt. Konkret dargestellt,
die Schicht wird bei einer Hochfrequenzleistung von 100
bis 700 W und einer Gleichstrom-Vorspannung von 40 bis 600
V in einer Umgebungsatmosphäre von 0,1 bis 3 mTorr von Ar
entfernt.
Als nächstes wird wie in Fig. 15 dargestellt eine
Sperrschicht 5 auf der ersten elektrisch leitenden Schicht
2 äquivalent zu dem Boden 4b des Verbindungslochs und auf
der Isolierungsschicht 3 in einem Vakuumkontinuum durch
Zerstäubung gebildet. Beispielsweise wird die Sperrschicht
5 durch eine Metallsperrschicht gebildet, welche durch
Auftragen von TiN der Dicke von 300 bis 50 nm (3000 bis
500 Angström) auf Ti, welches auf die Dicke von 30 bis 3
nm (300 bis 30 Angström) aufgetragen ist, durch Auftragen
von Ti der Dicke von 30 bis 3 nm (300 bis 30 Angström) auf
TiN, welches auf die Dicke von 300 bis 50 nm (3000 bis 500
Angström) auf Ti aufgetragen ist, welches auf die Dicke
von 30 bis 3 nm (300 bis 30 Angström) aufgetragen ist,
oder durch Auftragen von Ti der Dicke von 30 bis 3 nm (300
bis 30 Angström) gebildet ist.
Als nächstes wird wie in Fig. 16 dargestellt eine
zweite elektrisch leitende Schicht 6, welche aus Al und Cu
von 0,5% besteht, auf die oben beschriebenen Isolierungs
schicht 3 und auf die Innenseite des Verbindungslochs 4 in
einem Vakuumkontinuum durch Zerstäubung aufgetragen.
Zu diesem Zeitpunkt ist die zweite elektrisch leitende
Schicht 6, welche auf die Seitenwand 4a und den Boden 4b
des Verbindungslochs 4 aufgetragen ist, im allgemeinen
dünner als die zweite elektrisch leitende Schicht 6, wel
che auf die Isolierungsschicht 3 aufgetragen ist. Wenn die
zweite elektrisch leitende Schicht 6 weiter durch Zerstäu
bung aufgetragen wird, wird eine Lücke 7 zwischen der
zweiten elektrisch leitenden Schicht 6 über dem Verbin
dungsloch 4 geschlossen, und zu diesem Zeitpunkt wird ge
fordert, daß die zweite elektrisch leitende Schicht 6,
welche auf die Isolierungsschicht 3 aufgetragen ist, we
nigstens zweimal so dick ist wie der Durchmesser des Ver
bindungslochs 4 an der höchsten Position.
Jedoch wird bei der zweiten Ausführungsform der vor
liegenden Erfindung, wenn ein konvexes Teil 10 auf der
Seitenwand 4a des Verbindungslochs 4 vorgesehen ist, ein
Zerstäubungsteilchen ebenfalls auf dieses konvexe Teil 10
aufgetragen, und wie in Fig. 16 dargestellt wird die Lücke
7 zwischen den zweiten elektrisch leitenden Schichten 6
über dem Verbindungsloch 4 schnell geschlossen.
Wenn die zweite elektrisch leitende Schicht 6 weiter
durch Zerstäubung aufgetragen wird, wird die Lücke 7 zwi
schen den zweiten elektrisch leitenden Schichten 6 über
dem Verbindungsloch 4 geschlossen.
Daher verbleibt wie in Fig. 17 dargestellt ein Raum 8
innerhalb des Verbindungslochs 4.
Wie in Fig. 18 dargestellt wird der oben beschriebene
Raum 8 durch Aussetzen der zweiten elektrisch leitenden
Schicht 6 einem Vakuumkontinuum einer hohen Temperatur und
Druck entfernt. Konkret dargestellt, die Schicht wird in
einer Umgebungsatmosphäre eines inerten Gases wie Ar einer
Temperatur von 300 bis 600°C und eines Drucks von 200 bis
900 kg/cm-2 über 1 bis 20 Minuten ausgesetzt.
Dadurch wird das Innere des Verbindungslochs 4 mit Al
und Cu von 0,5% gefüllt und die zweite elektrisch leitende
Schicht 6 gebildet.
Des weiteren wird, wenn nötig, wie in Fig. 19 darge
stellt eine Antireflexionsschicht 9 durch Auftragen von
TiN einer Dicke von 20 bis 60 nm (200 bis 600 Angström)
auf die oben beschriebene zweite elektrisch leitende
Schicht 6 in einem Vakuumkontinuum durch Zerstäubung ge
bildet.
Als nächstes werden wie in Fig. 20 dargestellt die
Sperrschicht 5, die zweite elektrisch leitende Schicht 6
und die Antireflexionsschicht 9 außer um das Verbindungs
loch herum unter Verwendung eines Fotogravurverfahrens
durch Ätzen wie RIE geätzt.
Da das konvexe Teil 10 an der Seitenwand 4a des Ver
bindungslochs 4 in dem wie oben beschrieben hergestellten
Halbleiterbauelement vorgesehen ist, kann die zweite elek
trisch leitende Schicht 6 leicht in dem oben beschriebenen
Verbindungsloch 4 durch Aufbringen einer hohen Temperatur
und eines hohen Drucks eingebettet werden, nachdem ein
Teil über dem Raum 8 durch die zweite elektrisch leitende
Schicht 6, welche durch Zerstäubung gebildet ist, ver
schlossen wurde, wobei der Raum 8 in der innerhalb des
Durchgangslochs 4 verblieben ist, und daher ist die Cha
rakteristik des Einbettens der zweiten elektrisch leiten
den Schicht in das Verbindungsloch 4 verbessert.
Bei der zweiten Ausführungsform der vorliegenden Er
findung ist die Sperrschicht 5 als Aufschichtung von Ti
und dessen Nitrid gebildet, sie kann jedoch als Aufschich
tung eines Oxids, eines oxidierten Nitrids, eines Karbids,
eines Sulfids oder Silicids von Ti oder als Vielschicht
bestehend aus Aufschichtungen gebildet sein.
Des weiteren kann die Sperrschicht 5 als Aufschichtung
von Ta, TiW, W, Mo oder eines Nitrids, eines Oxids, eines
nitrierten Oxids, eines Karbids, eines Sulfids oder eines
Silicids davon oder als Vielschicht bestehend aus Auf
schichtungen gebildet sein.
Die Sperrschicht 5 wird durch Zerstäubung gebildet,
sie kann jedoch durch CVD eines organischen Gases ein
schließlich TiCl₄ oder Ti gebildet sein.
In einem derartigen Fall wird die gleiche Wirkung wie
oben beschrieben erzielt.
Bei der zweiten Ausführungsform der vorliegenden Er
findung wird die zweite elektrisch leitende Schicht 6
durch Al und Cu von 0,5% gebildet, es kann jedoch ebenso
Cu, Ti, Sc, Pd, Si, Ta, Mn, Mg, Nb, Cr, Co, Ni, Ag, Pt, W,
Au, V bei 0,1 bis 2% für Al anstelle von Cu von 0,5% und
zwei oder mehr der oben beschriebenen Elemente bei 0,01
bis 2% für Al verwendet werden.
Des weiteren kann Cu, Ag oder Pt als Hauptkomponente
der zweiten elektrisch leitenden Schicht 6 anstelle von Al
verwendet werden.
Darüber hinaus kann die zweite elektrisch leitende
Schicht 6 durch Cu, Al, Ag oder Pt gebildet werden.
In einem derartigen Fall kann derselbe Effekt wie oben
beschrieben erzielt werden.
Bei der zweiten Ausführungsform der vorliegenden Er
findung ist die erste elektrisch leitende Schicht 2 als
auf dem Halbleiterelement 1 gebildete Verdrahtungsschicht
ausgebildet, sie kann jedoch als Schicht ausgebildet sein,
in welche B, P oder As diffundiert ist und welche auf ei
ner Hauptoberfläche eines aus Siliziumsubstrat bestehenden
Halbleitersubstrats gebildet ist. In diesem Fall können
die Teile 31 und 33, deren Trockenätzrate groß ist, der
Isolierungsschicht 3 ausgebildet sein als durch TEOS oder
durch thermische CVD gebildetes Silan gebildete Silizium
oxidschicht, eine unter Verwendung von Gas einschließlich
Sauerstoff gebildete thermische Oxidschicht, eine Silizium
oxidschicht und eine Siliziumnitridschicht wie BPSG und
BPTEOS einschließlich B und P oder als Aufschichtung da
von.
In einem derartigen Fall kann derselbe Effekt wie oben
beschrieben erzielt werden.
Bei der zweiten Ausführungsform der vorliegenden Er
findung wird die zweite elektrisch leitende Schicht 6 in
einem Vakuumkontinuum durch Zerstäubung gebildet, nachdem
die Sperrschicht 5 gebildet ist, jedoch kann, nachdem die
Sperrschicht 5 gebildet ist, das oben beschriebene Halb
leiterbauelement in einem Verfahren atmosphärischem Druck
ausgesetzt werden, es kann ausgeheizt und entgast werden,
und, wenn nötig, kann die zweite elektrisch leitende
Schicht 6 durch Zerstäubung nach einem Zerstäubungsätzen
und Bilden wiederum einer Sperrschicht gebildet werden.
Konkret dargestellt, das Halbleiterbauelement wird in
einem Verfahren in einer Umgebungsatmosphäre von bei
spielsweise N₂, O₂ oder NH₃ oder einer Gasmischung von
zwei oder mehreren Stoffen davon bei der Temperatur von
450 bis 900°C über 10 bis 300 Sekunden in dem Fall eines
schnellen thermischen Ausheizens oder über 10 bis 120 Mi
nuten in dem Fall eines Ofenausheizens ausgeheizt.
Nachdem die Sperrschicht 5 gebildet ist, kann das
Halbleiterbauelement in einem Verfahren ebenfalls in einem
Vakuumkontinuum ausgeheizt werden.
Bei der zweiten Ausführungsform der vorliegenden Er
findung wird die Antireflexionsschicht 9 durch Auftragen
von TiN einer Dicke von 20 bis 60 nm (200 bis 600 Ang
ström) gebildet, sie kann durch Auftragen von TiN oder Ti
einer Dicke von 20 bis 60 nm (200 bis 600 Angström) gebil
det werden, und sie kann durch Ti, Ta, TiW, W oder Si,
oder einem Nitrid, einem Oxid oder einem oxidierten Nitrid
davon gebildet werden.
Sie kann ebenfalls durch CVD anstelle von Zerstäuben
gebildet werden.
In einem derartigen Fall wird derselbe Effekt wie oben
beschrieben erzielt.
Unter Bezugnahme auf Fig. 21 bis 31 wird eine drit
te Ausführungsform der vorliegenden Erfindung im folgenden
beschrieben. Fig. 21 zeigt einen Längsschnitt, welcher ein
Hauptteil der dritten Ausführungsform der vorliegenden Er
findung darstellt; Bezugszeichen 1 in Fig. 21 bezeichnet
ein Halbleiterelement, welches beispielsweise eine leiten
de Verunreinigungsdiffusionsschicht, die auf einer Haupt
oberfläche eines aus einem Siliziumsubstrat bestehenden
Halbleitersubstrats gebildet ist, und eine aus einer Sili
ziumoxidschicht bestehenden Isolierungsschicht, welche auf
der obigen Verunreinigungsdiffusionsschicht gebildet ist,
enthält. Bezugszeichen 2 bezeichnet eine erste elektrisch
leitende Schicht, welche auf dem Halbleiterelement 1 ge
bildet ist und beispielsweise als Verdrahtungsschicht aus
gebildet ist, welche aus einer Legierung aus Al und Cu von
0,5 Gewichtsprozent besteht.
Bezugszeichen 3 bezeichnet eine Isolierungsschicht 3,
welche auf der obigen ersten elektrisch leitenden Schicht
2 gebildet ist und ein Teil 34, dessen Naßätzrate groß
ist, ein Teil 35, dessen Naßätzrate klein ist und welches
auf dem Teil 34 gebildet ist, und ein Teil 36 enthält,
dessen Naßätzrate groß ist und welches auf dem Teil 35 ge
bildet ist. Die Teile 34 und 36, deren Naßätzrate groß
ist, bestehen beispielsweise aus einer Isolierungsschicht,
in welcher eine durch TEOS oder Silan durch Plasma-CVD
oder atmosphärische CVD gebildete Siliziumoxidschicht und
organische oder anorganische SOG vereinigt sind, und das
Teil 35, dessen Naßätzrate klein ist, besteht aus einer
Isolierungsschicht, in welcher eine Siliziumnitridschicht
und eine nitrierte Siliziumoxidschicht vereinigt sind. Die
Dicke des Teils 35, dessen Naßätzrate klein ist, beträgt
beispielsweise 5 bis 100 nm (50 bis 1000 Angström), das
Teil 35 kann an irgendeiner Position auf dem Teil 34 ge
bildet werden, lediglich wenn das Teil 34, dessen Naßätz
rate groß ist, auf 20 bis 500 nm (200 bis 5000 Angström)
gebildet ist, und das Teil 35 kann beispielsweise an der
höchsten Position der Isolierungsschicht 3 gebildet sein.
Bezugszeichen 4 bezeichnet ein Verbindungsloch, wel
ches durch die Isolierungsschicht 3 gebildet ist und mit
einem konvexen Teil 10 einschließlich des obigen Teils 35,
dessen Naßätzrate klein ist, bezüglich der Seitenwand 4a
versehen ist. Ein Bezugszeichen 5 bezeichnet eine Sperr
schicht, welche auf der ersten elektrisch leitenden
Schicht 2 äquivalent zu dem Boden 4d des Verbindungslochs
4 und der Isolierungsschicht 3 und beispielsweise als Me
tallsperrschicht gebildet ist, welche durch Auftragen von
TiN einer Dicke von 300 bis 50 nm (3000 bis 500 Angström)
auf Ti, welches in einer Dicke von 30 bis 3 nm (300 bis 30
Angström) aufgetragen ist, durch Auftragen von Ti einer
Dicke von 30 bis 3 nm (300 bis 30 Angström) auf TiN, wel
ches in einer Dicke von 300 bis 50 nm (3000 bis 500 Ang
ström) auf Ti aufgetragen ist, das in einer Dicke von 30
bis 3 nm (300 bis 30 Angström) aufgetragen ist, oder durch
Auftragen von Ti einer Dicke von 30 bis 3 nm (300 bis 30
Angström) durch Zerstäubung gebildet ist. Bezugszeichen 6
bezeichnet eine zweite elektrisch leitende Schicht, welche
in das Innere des Verbindungslochs 4 eingebettet ist und
elektrisch mit der ersten elektrisch leitenden Schicht 2
über die Sperrschicht 5 verbunden ist, und sie ist bei
spielsweise als Verdrahtungsschicht ausgebildet, welche
aus einer Legierung aus Al und Cu von 0,5 Gewichtsprozent
besteht. Bezugszeichen 9 bezeichnet eine Antireflexions
schicht, welche auf der zweiten elektrisch leitenden
Schicht 6 und beispielsweise durch Auftragen TiN einer
Dicke von 20 bis 60 nm (200 bis 600 Angström) durch Zer
stäubung gebildet ist.
Als nächstes wird unter Bezugnahme auf Fig. 22 bis
31 ein Verfahren zur Herstellung des wie oben beschrieben
gebildeten Halbleiterbauelements beschrieben. Fig. 22
bis 31 zeigen ein Verfahren zur Herstellung eines Halblei
terbauelements entsprechend der dritten Ausführungsform
der vorliegenden Erfindung in seriellen Schritten.
Zuerst wird wie in Fig. 22 dargestellt eine Verdrah
tungsschicht, welche aus einer Legierung beispielsweise
aus Al und Cu von 0,5 Gewichtsprozent besteht und eine er
ste elektrisch leitende Schicht 2 darstellt, durch Zer
stäubung auf einem Halbleiterelement 1 gebildet, welches
eine leitende Verunreinigungsdiffusionsschicht, die auf
einer Hauptoberfläche eines aus einem Siliziumsubstrat be
stehenden Halbleitersubstrat gebildet ist, und eine Iso
lierungsschicht aufweist, welche aus einer Siliziumoxid
schicht besteht, die auf der obigen Verunreinigungsdiffu
sionsschicht gebildet ist.
Als nächstes wird wie in Fig. 23 dargestellt eine Iso
lierungsschicht 3, welche die Teile 34, 35 und 36 auf
weist, durch Bilden des Teils 34, dessen Naßätzrate groß
ist, auf der ersten elektrisch leitenden Schicht 2, durch
Bilden des Teils 35, dessen Naßätzrate klein ist, auf dem
Teil 34 und durch Bilden des Teils 36, dessen Naßätzrate
groß ist, auf dem Teil 35 gebildet.
Konkret dargestellt, die Teile 34 und 35, deren
Naßätzrate groß ist, werden durch eine Isolierungsschicht
gebildet, in welcher eine durch TEOS oder durch Plasma-CVD
oder atmosphärische CVD gebildetes Silan gebildete Silizi
umoxidschicht und organische oder anorganische SOG verei
nigt sind. Das Teil 35, dessen Naßätzrate klein ist, wird
durch eine Isolierungsschicht gebildet, in welcher eine
Siliziumnitridschicht und eine nitrierte Siliziumoxid
schicht vereinigt sind.
Das Teil 34, dessen Naßätzrate groß ist, wird derart
gebildet, daß dessen Dicke 20 bis 500 nm (200 bis 5000
Angström) beträgt, und das Teil 35, dessen Naßätzrate
klein ist, wird auf dem obigen Teil 34 derart gebildet
daß dessen Dicke 5 bis 100 nm (50 bis 1000 Angström) be
trägt. Zu diesem Zeitpunkt kann das Teil 35, dessen
Naßätzrate klein ist, irgendwo gebildet werden, wenn le
diglich die Position höher als die Hälfte der Dicke der
Isolierungsschicht 3 ist und wenn das Teil an der obigen
Position gebildet ist, das Teil, dessen Naßätzrate klein
ist, kann an einer Mehrzahl von Positionen innerhalb der
Teile, deren Naßätzrate groß ist, gebildet werden. Zu die
sem Zeitpunkt kann das Teil 35, dessen Naßätzrate klein
ist, an der höchsten Position der Isolierungsschicht ge
bildet werden.
Als nächstes wird wie in Fig. 24 dargestellt ein Ver
bindungsloch 4 durch die obige Isolierungsschicht 3 unter
Verwendung eines Fotogravurverfahrens durch Trockenätzen
wie RIE gebildet.
Als nächstes wird ein Naßätzen unter Verwendung einer
Lösung durchgeführt, in welcher Fluorwasserstoffsäure, Am
monikfluorid und Wasser gemischt oder verdünnt sind bei
der Rate von "NF": NH₄F: H₂O = X: Y: 100-(X + Y) (jedoch
ist die Einheit Prozent, X = 0,2 bis 10, Y = 20 bis 40).
Da zu diesem Zeitpunkt wie in Fig. 25 dargestellt das Ätz
teil 35, dessen Naßätzrate klein ist, nicht so stark ge
ätzt ist wie die Teile 34 und 36, deren Ätzrate groß ist,
ragt die Seitenwand 4a des Verbindungslochs 4 in einer
konvexen Form heraus.
Als nächstes werden nach der Bildung des oben be
schriebenen Verbindungslochs 4 Wasser, Stickstoff, Wasser
stoff oder andere organische Substanzen, welche an der
Oberfläche des oben beschriebenen Halbleiterbauelements
anhaften, in einem Verfahren durch Erhitzen entfernt. Kon
kret dargestellt, sie werden durch Erhitzen des oben be
schriebenen Halbleiterbauelements in einem Verfahren bei
einer Temperatur von 150 bis 600°C in einem Hochvakuum
von 10-5 Torr oder weniger oder einem atmosphärischen
Druck von 0,5 bis 50 mTorr eines inerten Gases wie Ar ent
fernt.
Wenn nötig wird eine natürliche Oxidschicht 4c, welche
auf der ersten elektrisch leitenden Schicht 2 äquivalent
zu dem Boden 4b des Verbindungslochs 4 gebildet ist, durch
ein Verfahren wie Zerstäubungsätzen in einem Hochvakuum
von 10-5 Torr oder weniger entfernt. Konkret dargestellt,
die Schicht wird in einer Umgebungsatmosphäre von 0,1 bis
3 mTorr von Ar bei einer Hochfrequenzleistung von 100 bis
700 W und einer Gleichstrom-Vorspannung von 40 bis 600 V
entfernt.
Als nächstes wird wie in Fig. 26 dargestellt eine
Sperrschicht 5 auf der ersten elektrisch leitenden Schicht
2 äquivalent zu dem Boden 4b des Verbindungslochs und der
Isolierungsschicht 3 in einem Vakuumkontinuum durch Zer
stäubung gebildet. Beispielsweise ist die Sperrschicht 5
als Metallsperrschicht ausgebildet, welche gebildet wird
durch Auftragen von TiN einer Dicke von 300 bis 50 nm
(3000 bis 500 Angström) auf Ti, welches in einer Dicke von
30 bis 3 nm (300 bis 30 Angström) aufgetragen ist, durch
Auftragen von Ti einer Dicke von 30 bis 3 nm (300 bis 30
Angström) auf TiN, welches in einer Dicke von 300 bis 50
nm (3000 bis 500 Angström) auf Ti aufgetragen ist, welches
in der Dicke von 30 bis 3 nm (300 bis 30 Angström) aufge
tragen ist, oder durch Auftragen von Ti einer Dicke von 30
bis 3 nm (300 bis 30 Angström).
Als nächstes wird wie in Fig. 27 dargestellt eine
zweite elektrisch leitende Schicht 6, welche aus Al und Cu
von 0,5% besteht, auf der oben beschriebenen Isolierungs
schicht 3 und innerhalb des Verbindungslochs 4 in einem
Vakuumkontinuum durch Zerstäubung aufgetragen.
Zu diesem Zeitpunkt ist die zweite elektrisch leitende
Schicht 6, welche auf einer Seitenwand 4a und auf dem Bo
den 4b des Verbindungslochs 4 aufgetragen ist, üblicher
weise dünner als die zweite elektrisch leitende Schicht 6,
welche auf der Isolierungsschicht 3 aufgetragen ist. Wenn
die zweite elektrisch leitende Schicht 6 durch Zerstäubung
weiter aufgetragen wird, wird eine Lücke 7 zwischen den
zweiten elektrisch leitenden Schichten 6 über dem Verbin
dungsloch 4 geschlossen, es wird jedoch zu diesem Zeit
punkt verlangt, daß die auf der Isolierungsschicht 3 auf
getragene zweite elektrisch leitende Schicht 6 wenigstens
doppelt so dick ist wie der Durchmesser des Verbindungs
lochs 4 an der höchsten Position.
Wie bei der dritten Ausführungsform der vorliegenden
Erfindung ist jedoch ein konvexes Teil 10 an der Seiten
wand 4a des Verbindungslochs 4 vorgesehen, ein Zerstäu
bungsteilchen ist ebenfalls auf diesem konvexen Teil 10
aufgetragen, und wie in Fig. 16 dargestellt wird die Lücke
zwischen den zweiten elektrisch leitenden Schichten 6 über
dem Verbindungsloch 4 leicht geschlossen.
Wenn die zweite elektrisch leitende Schicht 6 weiter
durch Zerstäubung aufgetragen wird, wird die Lücke 7 zwi
schen den zweiten elektrisch leitenden Schichten über dem
Verbindungsloch 4 geschlossen.
Daher verbleibt wie in Fig. 28 dargestellt innerhalb
des Verbindungslochs 4 ein Raum 8.
Der oben beschriebene Raum 8 wird wie in Fig. 29 dar
gestellt durch Aussetzen der zweiten elektrisch leitenden
Schicht 6 einem Vakuumkontinuum bei einer hohen Temperatur
und Druck entfernt. Konkret dargestellt, die zweite elek
trisch leitende Schicht 6 wird einer Umgebungsatmosphäre
eines inerten Gases wie Ar bei der Temperatur von 300 bis
600°C und einem Druck von 200 bis 900 kg/cm-2 über 1 bis
20 Minuten ausgesetzt.
Dadurch wird das Innere des Verbindungslochs 4 mit Al
und Cu von 0,5% gefüllt, wodurch die zweite elektrisch
leitende Schicht 6 gebildet wird.
Des weiteren wird, wenn nötig, eine Antireflexions
schicht 9 wie in Fig. 30 dargestellt durch Auftragen von
TiN der Dicke von 20 bis 60 nm (200 bis 600 Angström) auf
die oben beschriebene zweite elektrisch leitende Schicht 6
in einem Vakuumkontinuum durch Zerstäubung gebildet.
Als nächstes werden wie in Fig. 31 dargestellt die
Sperrschicht 5, die zweite elektrisch leitende Schicht 6
und die Antireflexionsschicht 9 außer um das Verbindungs
loch herum unter Verwendung eines Fotogravurverfahrens
durch Ätzen wie RIE geätzt.
Da bei dem wie oben beschrieben hergestellten Halblei
terbauelement das konvexe Teil 10 an der Seitenwand 4a des
Verbindungslochs 4 vorgesehen ist, kann die zweite elek
trisch leitende Schicht 6 leicht in dem oben beschriebenen
Verbindungsloch 4 durch Aufbringen einer hohen Temperatur
und Druck leicht eingebettet werden, nachdem das Teil über
dem Raum 8 durch die zweite elektrisch leitende Schicht 6,
welche durch Zerstäubung gebildet wurde, verschlossen
wurde, wobei innerhalb des Verbindungslochs 4 der Raum 8
verblieben ist, und daher ist die Charakteristik des Ein
bettens der zweiten elektrisch leitenden Schicht in das
Verbindungsloch 4 verbessert.
Bei der dritten Ausführungsform der vorliegenden Er
findung ist die Sperrschicht 5 eine Aufschichtung von Ti
und dessen Nitrid, sie kann jedoch eine Aufschichtung ei
nes Oxids, eines oxidierten Nitrids, eines Karbids, eines
Sulfids oder Silizids von Ti oder eine Vielschicht beste
hend aus aufgeschichteten Schichten sein.
Des weiteren kann die Sperrschicht 5 eine Aufschicht
ung aus Ta, TiW, W, Mo oder einem Nitrid, einem Oxid, ei
nem nitrierten Oxid, einem Karbid, einem Sulfid oder einem
Silicid davon oder eine Vielschicht bestehend aus Auf
schichtungen sein.
Die Sperrschicht 5 wird durch Zerstäubung gebildet,
sie kann jedoch durch CVD unter Verwendung eines organi
schen Gases einschließlich TiCl₄ oder Ti als Werkstoff
tragendes Gas gebildet werden.
In einem derartigen Fall kann derselbe Effekt wie oben
beschrieben erzielt werden.
Bei der dritten Ausführungsform der vorliegenden Er
findung wird die zweite elektrisch leitende Schicht 6 aus
Al und Cu von 0,5% gebildet, es kann jedoch Cu, Ti, Sc,
Pd, Si, Ta, Mn, Mg, Nb, Cr, Co, Ni, Ag, Pt, W, Au oder V
von 0,01 bis 2% für Al anstelle von Cu von 0,5% verwen
det werden, und es können zwei oder mehr der obigen Ele
mente von 0,01 bis 2% jeweils für Al verwendet werden.
Des weiteren kann Cu, Ag oder Pt als Hauptkomponente
der zweiten elektrisch leitenden Schicht 6 anstelle von Al
verwendet werden.
Darüber hinaus kann die zweite elektrisch leitende
Schicht 6 lediglich durch Cu, Al oder Pt gebildet werden.
In einem derartigen Fall kann derselbe Effekt wie oben
beschrieben erzielt werden.
Bei der dritten Ausführungsform der vorliegenden Er
findung ist die erste elektrisch leitende Schicht 2 als
auf dem Halbleiterelement 1 gebildete Verdrahtungsschicht
ausgebildet, sie kann jedoch als Schicht ausgebildet sein,
in welche B, P oder As eindiffundiert ist und welche auf
einer Hauptoberfläche eines aus einem Siliziumsubstrat be
stehenden Halbleitersubstrat gebildet ist. In diesem Fall
können die Teile 34 und 36, deren Naßätzrate klein ist, in
der Isolierungsschicht 3 eine durch TEOS oder Silan durch
thermische CVD gebildete Siliziumoxidschicht, eine unter
Verwendung eines Gases einschließlich Sauerstoff gebildete
thermische Oxidschicht, eine Siliziumoxidschicht und eine
Siliziumnitridschicht wie BPGS und BPTEOS einschließlich B
und P oder eine Aufschichtung davon sein.
In einem derartigen Fall kann derselbe Effekt wie oben
beschrieben ebenfalls erzielt werden.
Bei der dritten Ausführungsform der vorliegenden Er
findung wird die zweite elektrisch leitende Schicht 6 in
einem Vakuumkontinuum durch Zerstäubung gebildet, nachdem
die Sperrschicht 5 gebildet wurde, es kann jedoch, nachdem
die Sperrschicht 5 gebildet ist, das oben beschriebene
Halbleiterelement in einem Verfahren einem atmosphärischen
Druck ausgesetzt werden, es kann ausgeheizt und entgast
werden, und, wenn nötig, kann die zweite elektrisch lei
tende Schicht 6 durch Zerstäubung nach dem Zerstäubungsät
zen und Bilden wiederum einer Sperrschicht gebildet wer
den.
Konkret dargestellt, das Halbleiterbauelement wird in
einem Verfahren in einer Umgebungsatmosphäre von bei
spielsweise N₂, 02, NH₃ oder einem Gas, in welchem zwei
oder mehr Gasarten davon zusammengemischt sind, bei der
Temperatur von 450 bis 900°C über 10 bis 300 Sekunden in
dem Fall des schnellen thermischen Ausheizens und über 10
bis 120 Minuten in dem Fall des Ofenausheizens ausgeheizt.
Nachdem die Sperrschicht 5 gebildet worden ist, kann
das Halbleiterbauelement in einem Verfahren ebenfalls in
einem Vakuumkontinuum ausgeheizt werden.
In einem derartigen Fall kann derselbe Effekt wie oben
beschrieben ebenfalls erzielt werden.
Bei der dritten Ausführungsform der vorliegenden Er
findung wird die Antireflexionsschicht 9 durch Auftragen
von TiN der Dicke von 20 bis 60 nm (200 bis 600 Angström)
gebildet, sie kann jedoch gebildet werden durch Auftragen
von TiN oder Ti der Dicke von 20 bis 60 nm (200 bis 600
Angström), und sie kann durch Ti, Ta, TiW, W, Si oder ei
nem Nitrid, einem Oxid, einem oxidierten Nitrid davon ge
bildet werden.
Die Antireflexionsschicht kann durch CVD anstelle von
Zerstäubung gebildet werden.
In einem derartigen Fall kann derselbe Effekt wie oben
beschrieben ebenfalls erzielt werden.
Eine vierte Ausführungsform der vorliegenden Erfindung
unterscheidet sich von der ersten Ausführungsform bezüg
lich der Zerstäubung zur Bildung einer zweiten elektrisch
leitenden Schicht, sie unterscheidet sich dahingehend, daß
ein Intervall zwischen der Oberfläche des aufzustäubenden
Ziels und der Oberfläche einer Isolierungsschicht auf 10
bis 50 mm bestimmt ist, die vierte Ausführungsform unter
scheidet sich von der ersten Ausführungsform dahingehend,
daß eine winklige Öffnung eines Durchgangslochs nicht be
grenzt ist, wohingegen bei der ersten Ausführungsform sie
auf 85 bis 100° festgelegt ist; in anderer Hinsicht ent
spricht die vierte Ausführungsform der oben beschriebenen
ersten Ausführungsform.
Die vierte Ausführungsform der vorliegenden Erfindung
entspricht der ersten Ausführungsform außer den in Figuren
und 5 dargestellten Schritten und der Ausnahme, daß bei
der vierten Ausführungsform eine winklige Öffnung θ eines
Verbindungslochs 4 nicht auf 85 bis 100° begrenzt ist. Die
vierte Ausführungsform entspricht der ersten Ausführungs
form bezüglich der in Fig. 6 und 7 dargestellten
Schritte und dahingehend, daß eine zweite elektrisch lei
tende Schicht 6 durch Zerstäubung gebildet wird. Bezüglich
der in Fig. 8 und 10 dargestellten Schritte besteht
ebenfalls Gleichheit.
Jedoch unterscheidet sich die vierte Ausführungsform
von der ersten Ausführungsform bezüglich der in Fig. 6
und 7 dargestellten Schritte, wobei die Bedingung des
darin verwendeten Zerstäubens wie unten beschrieben be
schränkt ist. Diese Beschränkung wird im folgenden unter
Bezugnahme auf Fig. 32 beschrieben.
Bezugszeichen 1 bis 5 in Fig. 32 bezeichnen dieselben
Teile wie die der ersten Ausführungsform. Bezugszeichen 3a
bezeichnet die Oberfläche einer Isolierungsschicht 3, Be
zugszeichen 11 bezeichnet ein Zerstäubungsteilchen, und "Φ"
bezeichnet einen Auftreffwinkel eines Zerstäubungsteil
chens 11 in dem Fall, daß die Oberfläche 3a der Isolie
rungsschicht den Bezug darstellt. Bezugszeichen 12 be
zeichnet ein Zerstäubungsziel, und Bezugszeichen 12a be
zeichnet die Oberfläche des Zerstäubungsziels. Bezugszei
chen 13 bezeichnet einen Abstand zwischen der Oberfläche
12a des Zerstäubungsziels und der Oberfläche 3a der Iso
lierungsschicht, und bei der vierten Ausführungsform ist
der Abstand auf 10 bis 50 mm festgelegt.
Da bei der vierten Ausführungsform der vorliegenden
Erfindung der Abstand 13 zwischen der Oberfläche 12a des
Zerstäubungsziels und der Oberfläche 3a der Isolierungs
schicht auf 10 bis 50 mm festgelegt ist, ist das Verhält
nis der Zerstäubungsteilchen 11 bei einem Einheitswinkel Φ
außer einem Winkel senkrecht zu der Oberfläche 3a der Isolierungsschicht
größer als in einem Fall unter Verwendung
eines normalen Zerstäubens, bei welchem die oben beschrie
bene Entfernung etwa 60 mm beträgt, und als Ergebnis wird
eine Lücke 7 zwischen den zweiten elektrisch leitenden
Schichten über einem Verbindungsloch 4 leicht verschlos
sen. Daher kann, nachdem ein Teil über einem Raum 8 durch
die durch Zerstäubung gebildete zweite elektrisch leitende
Schicht 6 verschlossen wurde, wobei der Raum 8 innerhalb
des Verbindungslochs 4 verblieben ist, die zweite elek
trisch leitende Schicht 6 leicht in das oben beschriebene
Verbindungsloch 4 durch Aufbringen einer hohen Temperatur
und Druck eingebettet werden, und es wird die Charakteri
stik des Einbettens der zweiten elektrisch leitenden
Schicht 6 in das Verbindungsloch 4 verbessert.
Eine fünfte Ausführungsform der vorliegenden Erfindung
unterscheidet sich von der ersten Ausführungsform dahinge
hend, daß bei der fünften Ausführungsform der Druck bei
der Zerstäubung zum Bilden einer zweiten elektrisch lei
tenden Schicht auf 10 bis 100 mTorr bestimmt ist und daß
bei der fünften Ausführungsform eine winklige Öffnung ei
nes Verbindungslochs nicht beschränkt ist, wohingegen bei
der ersten Ausführungsform die winklige Öffnung auf 85 bis
100° bestimmt ist; bezüglich anderer Aspekte entspricht
die fünfte Ausführungsform jedoch der ersten Ausführungs
form.
Die fünfte Ausführungsform entspricht der ersten Aus
führungsform der Ausführungsform außer den in Fig. 2
und 5 dargestellten Schritten, und außerdem ist bei der
fünften Ausführungsform eine winklige Öffnung θ des Ver
bindungslochs 4 nicht auf 85 bis 100° beschränkt. Die
fünfte Ausführungsform entspricht der ersten Ausführungs
form bezüglich der in Fig. 6 und 7 dargestellten
Schritte und daß die zweite elektrisch leitende Schicht 6
durch Zerstäubung gebildet wird. Die fünfte Ausführungs
form entspricht ebenfalls der ersten Ausführungsform be
züglich der in Fig. 8 und 10 dargestellten Schritte.
Jedoch unterscheidet sich die fünfte Ausführungsform
von der ersten Ausführungsform dahingehend, daß bei der
fünften Ausführungsform die Bedingungen der Zerstäubung,
welche in den in Fig. 6 und 7 dargestellten Schritten
verwendet wird, wie unten beschrieben beschränkt ist. Un
ter Bezugnahme auf Fig. 33 wird im folgenden dieser Aspekt
beschrieben.
Bezugszeichen 1 bis 5 entsprechend Fig. 33 entsprechen
denjenigen der ersten Ausführungsform. Bezugszeichen 3a
bezeichnet die Oberfläche einer Isolierungsschicht 3, Be
zugszeichen 11 bezeichnet ein Zerstäubungsteilchen, und "Φ"
bezeichnet einen Einfallswinkel eines Zerstäubungsteil
chens 11 im Falle, daß die Oberfläche 3a der Isolierungs
schicht den Bezug darstellt. Bezugszeichen 12 bezeichnet
ein Zerstäubungsziel, und Bezugszeichen 14 bezeichnet eine
Vakuumkammer, in welcher die zweite elektrisch leitende
Schicht 6 durch Zerstäubung aufgetragen wird. Bei der
fünften Ausführungsform wird der Druck in der Vakuumkammer
auf 10 bis 100 mTorr bestimmt.
Wie bei der fünften Ausführungsform ist der Druck in
der Vakuumkammer auf 10 bis 100 mTorr bestimmt, das Ver
hältnis der Zerstäubungsteilchen 11 mit einem Auftreffwin
kel Φ außer einem Winkel senkrecht zu der Oberfläche 3a
der Isolierungsschicht ist groß, und eine Lücke 7 zwischen
den zweiten elektrisch leitenden Schichten 6 über dem Ver
bindungsloch 4 wird leicht verschlossen. Daher kann, nach
dem ein Teil über einem Raum 8 durch die zweite elektrisch
leitende Schicht 6 verschlossen wurde, welche durch Zer
stäubung gebildet wurde, wobei der Raum 8 im Inneren des
Lochs 4 verblieben ist, die zweite elektrisch leitende
Schicht leicht in das oben beschriebene Verbindungsloch 4
durch Aufbringen einer hohen Temperatur und Druck einge
bettet werden, und es wird die Charakteristik des Einbet
tens der zweiten elektrisch leitenden Schicht in das Verbindungsloch
4 verbessert.
Eine sechste Ausführungsform der vorliegenden Erfin
dung unterscheidet sich von der ersten Ausführungsform da
hingehend, daß bei der sechsten Ausführungsform die Ober
fläche eines Zerstäubungsziels beim Zerstäuben zur Bildung
eines zweiten elektrisch Leiters aus 110 Seiten besteht
und daß bei der sechsten Ausführungsform eine winklige
Öffnung eines Verbindungslochs nicht beschränkt ist, wo
hingegen bei der ersten Ausführungsform die winklige Öff
nung auf 85 bis 100° bestimmt ist, und bezüglich anderer
Aspekte entspricht die sechste Ausführungsform der ersten
Ausführungsform.
Die sechste Ausführungsform entspricht der ersten Aus
führungsform außer den in Fig. 2 und 5 dargestellten
Schritten, und darüber hinaus ist bei der sechsten Ausfüh
rungsform eine winklige Öffnung θ des Verbindungslochs 4
nicht auf 85 bis 100° beschränkt. Die sechste Ausführungs
form entspricht der ersten Ausführungsform bezüglich der
in Fig. 6 und 7 dargestellten Schritte und dahinge
hend, daß die zweite elektrisch leitende Schicht 6 durch
Zerstäubung gebildet wird. Die sechste Ausführungsform
entspricht ebenfalls der ersten Ausführungsform bezüglich
der in Fig. 8 und 10 dargestellten Schritte.
Jedoch unterscheidet sich die sechste Ausführungsform
von der ersten Ausführungsform dahingehend, daß die Bedin
gung des Zerstäubens, welches bei den in Fig. 6 und 7
dargestellten Schritten angewandt wird, wie unten be
schrieben beschränkt ist. Unter Bezugnahme auf Fig. 34
wird dieser Aspekt im folgenden beschrieben.
Bezugszeichen 1 bis 5 in Fig. 34 entsprechen denjeni
gen der ersten Ausführungsform. Bezugszeichen 3a bezeich
net die Oberfläche einer Isolierungsschicht 3, Bezugszei
chen 11 bezeichnet ein Zerstäubungsteilchen, und "Φ" be
zeichnet einen Einfallswinkel eines Zerstäubungsteilchens 11
in dem Falle, daß die Oberfläche 3a der Isolierungs
schicht den Bezug darstellt. Bezugszeichen 12 bezeichnet
ein Zerstäubungsziel, und Bezugszeichen 12a bezeichnet die
Oberfläche des Zerstäubungsziels. Bei der sechsten Ausfüh
rungsform besteht die Oberfläche 12a des oben beschriebe
nen Zerstäubungsziels aus 110-Seiten.
Da bei der sechsten Ausführungsform die Oberfläche 12a
des Zerstäubungsziels aus 110-Seiten besteht, ist das Ver
hältnis der Zerstäubungsteilchen 11 bei einem Einfallswin
kel Φ außer einem Winkel senkrecht zu der Oberfläche 3a
der Isolierungsschicht groß, und es wird eine Lücke 7 zwi
schen den zweiten elektrisch leitenden Schichten über dem
Verbindungsloch 4 leicht verschlossen. Daher kann, nachdem
ein Teil über einem Raum 8 durch die durch Zerstäubung ge
bildete zweite elektrisch leitende Schicht 6 verschlossen
wurde, wobei der Raum 8 im Innern des Verbindungslochs 4
verblieben ist, die zweite elektrisch leitende Schicht 6
leicht in das oben beschriebene Verbindungsloch 4 durch
Aufbringen einer hohen Temperatur und Druck eingebettet
werden, und es wird die Charakteristik des Einbettens der
zweiten elektrisch leitenden Schicht in das Verbindungs
loch 4 verbessert.
Die vorliegende Erfindung stellt ein Halbleiterbauele
ment mit dem Effekt bereit, daß die Charakteristik des
Einbettens einer zweiten elektrisch leitenden Schicht in
ein Verbindungsloch verbessert wird, welches durch eine
Isolierungsschicht zum elektrischen Verbinden einer ersten
elektrisch leitenden Schicht und der zweiten elektrisch
leitenden Schicht über der ersten elektrisch leitenden
Schicht durch die Isolierungsschicht gebildet wird.
Die vorliegende Erfindung stellt ein Verfahren zum
Herstellen eines Halbleiterbauelements mit dem Effekt be
reit, daß die Charakteristik des Einbettens einer zweiten
elektrisch leitenden Schicht in ein Verbindungsloch, wel
ches durch eine Isolierungsschicht gebildet ist, zum elek
trischen Verbinden einer ersten elektrisch leitenden
Schicht und der zweiten elektrisch leitenden Schicht über
der ersten elektrisch leitenden Schicht durch die Isolie
rungsschicht verbessert wird.
Vorstehend wurde ein Halbleiterbauelement und ein Ver
fahren zu dessen Herstellung offenbart. Das Halbleiterbaue
lement enthält eine erste elektrisch leitende Schicht, wel
che auf einem Halbleiterelement oder auf einer Hauptober
fläche eines Halbleitersubstrats gebildet ist, eine Isolie
rungsschicht, welche auf der ersten elektrisch leitenden
Schicht gebildet ist und durch welche ein Verbindungsloch
gebildet ist, dessen Durchmesser in einem Teil außerhalb
des Bodens am kleinsten ist, und eine zweite elektrisch
leitende Schicht, welche auf der Isolierungsschicht gebil
det ist.
Claims (38)
1. Halbleiterbauelement mit:
einer ersten elektrisch leitenden Schicht, welche auf einem Halbleiterelement oder auf einer Hauptoberfläche ei nes Halbleitersubstrats gebildet ist;
einer Isolierungsschicht, welche auf der ersten elek trisch leitenden Schicht gebildet ist, durch welche ein Verbindungsloch, dessen Durchmesser an einem Teil außerhalb des Bodens am kleinsten ist, gebildet ist; und
einer zweiten elektrisch leitenden Schicht, welche auf der Isolierungsschicht gebildet ist.
einer ersten elektrisch leitenden Schicht, welche auf einem Halbleiterelement oder auf einer Hauptoberfläche ei nes Halbleitersubstrats gebildet ist;
einer Isolierungsschicht, welche auf der ersten elek trisch leitenden Schicht gebildet ist, durch welche ein Verbindungsloch, dessen Durchmesser an einem Teil außerhalb des Bodens am kleinsten ist, gebildet ist; und
einer zweiten elektrisch leitenden Schicht, welche auf der Isolierungsschicht gebildet ist.
2. Halbleiterbauelement mit:
einer ersten elektrisch leitenden Schicht, welche auf einem Halbleiterbauelement oder auf einer Hauptoberfläche eines Halbleitersubstrats gebildet ist;
einer Isolierungsschicht, welche auf der ersten elek trisch leitenden Schicht gebildet ist, durch welche ein Verbindungsloch gebildet ist, das mit einem konvexen Teil auf einer Seitenwand versehen ist; und
einer zweiten elektrisch leitenden Schicht, welche auf der Isolierungsschicht gebildet ist.
einer ersten elektrisch leitenden Schicht, welche auf einem Halbleiterbauelement oder auf einer Hauptoberfläche eines Halbleitersubstrats gebildet ist;
einer Isolierungsschicht, welche auf der ersten elek trisch leitenden Schicht gebildet ist, durch welche ein Verbindungsloch gebildet ist, das mit einem konvexen Teil auf einer Seitenwand versehen ist; und
einer zweiten elektrisch leitenden Schicht, welche auf der Isolierungsschicht gebildet ist.
3. Halbleiterbauelement nach Anspruch, 2 dadurch gekenn
zeichnet, daß
die Isolierungsschicht eine Mehrzahl von Teilen mit un terschiedlichen Ätzraten aufweist;
ein Teil des konvexen Teils auf der Seitenwand des Ver bindungslochs ein Teil aufweist, dessen Ätzrate klein ist.
die Isolierungsschicht eine Mehrzahl von Teilen mit un terschiedlichen Ätzraten aufweist;
ein Teil des konvexen Teils auf der Seitenwand des Ver bindungslochs ein Teil aufweist, dessen Ätzrate klein ist.
4. Halbleiterbauelement nach Anspruch 2, dadurch gekenn
zeichnet, daß das konvexe Teil auf der Seitenwand des Ver
bindungslochs an einer Position lokalisiert ist, welche hö
her als die Hälfte der Tiefe des Verbindungslochs befind
lich ist.
5. Halbleiterbauelement nach Anspruch 3, dadurch gekenn
zeichnet, daß das konvexe Teil auf der Seitenwand des Ver
bindungslochs an einer Position lokalisiert ist, welche hö
her als die Hälfte der Tiefe des Verbindungslochs befind
lich ist.
6. Halbleiterbauelement nach Anspruch 1, dadurch gekenn
zeichnet, daß die erste elektrisch leitende Schicht wenig
stens eine Verdrahtungsschicht und eine leitende Diffusi
onsschicht aufweist.
7. Halbleiterbauelement nach Anspruch 2, dadurch gekenn
zeichnet, daß die erste elektrisch leitende Schicht wenig
stens eine Verdrahtungsschicht und eine leitende Diffusi
onsschicht aufweist.
8. Halbleiterbauelement nach Anspruch 1, dadurch gekenn
zeichnet, daß die zweite elektrisch leitende Schicht eine
Verdrahtungsschicht aufweist.
9. Halbleiterbauelement nach Anspruch 2, dadurch gekenn
zeichnet, daß die zweite elektrisch leitende Schicht eine
Verdrahtungsschicht aufweist.
10. Halbleiterbauelement nach Anspruch 6, dadurch gekenn
zeichnet, daß die erste elektrisch leitende Schicht eine
metallische Schicht aufweist.
11. Halbleiterbauelement nach Anspruch 8, dadurch gekenn
zeichnet, daß die zweite elektrisch leitende Schicht eine
metallische Schicht aufweist.
12. Halbleiterbauelement nach Anspruch 7, dadurch gekenn
zeichnet, daß die erste elektrisch leitende Schicht eine
metallische Schicht aufweist.
13. Halbleiterbauelement nach Anspruch 9, dadurch gekenn
zeichnet, daß die zweite elektrisch leitende Schicht eine
metallische Schicht aufweist.
14. Halbleiterbauelement nach Anspruch 1, dadurch gekenn
zeichnet, daß eine Sperrschicht auf dem Boden des Verbin
dungslochs gebildet ist.
15. Halbleiterbauelement nach Anspruch 2, dadurch gekenn
zeichnet, daß eine Sperrschicht auf dem Boden des Verbin
dungslochs gebildet ist.
16. Halbleiterbauelement nach Anspruch 1, dadurch gekenn
zeichnet, daß eine Antireflexionsschicht auf einem oberen
Teil der zweiten elektrisch leitenden Schicht gebildet ist.
17. Halbleiterbauelement nach Anspruch 2, dadurch gekenn
zeichnet, daß eine Antireflexionsschicht auf einem oberen
Teil der zweiten elektrisch leitenden Schicht gebildet ist.
18. Verfahren zur Herstellung eines Halbleiterbauelements,
mit den Schritten:
Bilden einer ersten elektrisch leitenden Schicht auf einem Halbleiterelement oder einer Hauptoberfläche eines Halbleitersubstrats;
Bilden einer Isolierungsschicht auf der ersten elek trisch leitenden Schicht;
Bilden eines Verbindungslochs durch die Isolierungs schicht;
Bilden einer zweiten elektrisch leitenden Schicht auf der Isolierungsschicht durch Zerstäubung; und
Einbetten der zweiten elektrisch leitenden Schicht in das Verbindungsloch durch Aufbringen eines Drucks auf die zweite elektrisch leitende Schicht,
wobei das Verbindungsloch derart gebildet ist, daß ein Teil über einem Raum durch die zweite elektrisch leitende Schicht bedeckt werden kann, wobei der Raum im Innern des Verbindungslochs verbleibt.
Bilden einer ersten elektrisch leitenden Schicht auf einem Halbleiterelement oder einer Hauptoberfläche eines Halbleitersubstrats;
Bilden einer Isolierungsschicht auf der ersten elek trisch leitenden Schicht;
Bilden eines Verbindungslochs durch die Isolierungs schicht;
Bilden einer zweiten elektrisch leitenden Schicht auf der Isolierungsschicht durch Zerstäubung; und
Einbetten der zweiten elektrisch leitenden Schicht in das Verbindungsloch durch Aufbringen eines Drucks auf die zweite elektrisch leitende Schicht,
wobei das Verbindungsloch derart gebildet ist, daß ein Teil über einem Raum durch die zweite elektrisch leitende Schicht bedeckt werden kann, wobei der Raum im Innern des Verbindungslochs verbleibt.
19. Verfahren zur Herstellung eines Halbleiterbauelements,
mit den Schritten:
Bilden einer ersten elektrisch leitenden Schicht auf einem Halbleiterelement oder auf einer Hauptoberfläche ei nes Halbleitersubstrats;
Bilden einer Isolierungsschicht auf der ersten elek trisch leitenden Schicht;
Bilden eines Verbindungslochs, dessen winklige Öffnung 85 bis 100° beträgt, durch die Isolierungsschicht;
Bilden einer zweiten elektrisch leitenden Schicht auf der Isolierungsschicht durch Zerstäubung; und
Einbetten der zweiten elektrisch leitenden Schicht in das Verbindungsloch durch Aufbringen eines Drucks auf die weite elektrisch leitende Schicht.
Bilden einer ersten elektrisch leitenden Schicht auf einem Halbleiterelement oder auf einer Hauptoberfläche ei nes Halbleitersubstrats;
Bilden einer Isolierungsschicht auf der ersten elek trisch leitenden Schicht;
Bilden eines Verbindungslochs, dessen winklige Öffnung 85 bis 100° beträgt, durch die Isolierungsschicht;
Bilden einer zweiten elektrisch leitenden Schicht auf der Isolierungsschicht durch Zerstäubung; und
Einbetten der zweiten elektrisch leitenden Schicht in das Verbindungsloch durch Aufbringen eines Drucks auf die weite elektrisch leitende Schicht.
10. Verfahren zur Herstellung eines Halbleiterbauelements,
mit den Schritten:
Bilden einer ersten elektrisch leitenden Schicht auf einem Halbleiterelement oder auf einer Hauptoberfläche ei nes Halbleitersubstrats;
Bilden einer Isolierungsschicht auf der ersten elek trisch leitenden Schicht;
Bilden eines Verbindungslochs durch die Isolierungs schicht derart, daß eine Seitenwand mit einem konvexen Teil ersehen ist;
Bilden einer zweiten elektrisch leitenden Schicht auf der Isolierungsschicht durch Zerstäubung; und
Einbetten der zweiten elektrisch leitenden Schicht in das Verbindungsloch durch Aufbringen eines Drucks auf die zweite elektrisch leitende Schicht.
Bilden einer ersten elektrisch leitenden Schicht auf einem Halbleiterelement oder auf einer Hauptoberfläche ei nes Halbleitersubstrats;
Bilden einer Isolierungsschicht auf der ersten elek trisch leitenden Schicht;
Bilden eines Verbindungslochs durch die Isolierungs schicht derart, daß eine Seitenwand mit einem konvexen Teil ersehen ist;
Bilden einer zweiten elektrisch leitenden Schicht auf der Isolierungsschicht durch Zerstäubung; und
Einbetten der zweiten elektrisch leitenden Schicht in das Verbindungsloch durch Aufbringen eines Drucks auf die zweite elektrisch leitende Schicht.
21. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 20, dadurch gekennzeichnet, daß
ein Teil einer Isolierungsschicht durch eine Mehrzahl
von Teilen unterschiedlicher Ätzraten gebildet wird; und
ein Teil eines konvexen Teiles auf der Seitenwand des Verbindungslochs durch ein Teil gebildet wird, dessen Ätz rate klein ist.
ein Teil eines konvexen Teiles auf der Seitenwand des Verbindungslochs durch ein Teil gebildet wird, dessen Ätz rate klein ist.
22. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 20, dadurch gekennzeichnet, daß das konvexe
Teil auf der Seitenwand des Verbindungslochs an einer Posi
tion lokalisiert ist, welche höher als die Hälfte der Tiefe
des Durchgangslochs befindlich ist.
23. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 21, dadurch gekennzeichnet, daß das konvexe
Teil auf der Seitenwand des Verbindungslochs an einer Posi
tion lokalisiert ist, welche höher als die Hälfte der Tiefe
des Durchgangslochs befindlich ist.
24. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 18, dadurch gekennzeichnet, daß wenigstens
ein Teil der elektrisch leitenden Schicht wenigstens eine
Schicht einer Verdrahtungsschicht und einer leitenden Dif
fusionsschicht aufweist.
25. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 19, dadurch gekennzeichnet, daß wenigstens
ein Teil der elektrisch leitenden Schicht wenigstens eine
Schicht einer Verdrahtungsschicht und einer leitenden Dif
fusionsschicht aufweist.
26. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 20, dadurch gekennzeichnet, daß wenigstens
ein Teil der ersten elektrisch leitenden Schicht wenigstens
eine Schicht einer Verdrahtungsschicht und einer leitenden
Diffusionsschicht aufweist.
27. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 18, dadurch gekennzeichnet, daß wenigstens
ein Teil der zweiten elektrisch leitenden Schicht eine Ver
drahtungsschicht aufweist.
28. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 19, dadurch gekennzeichnet, daß wenigstens
ein Teil der zweiten elektrisch leitenden Schicht eine Ver
drahtungsschicht aufweist.
29. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 20, dadurch gekennzeichnet, daß wenigstens
ein Teil der zweiten elektrisch leitenden Schicht durch
eine Verdrahtungsschicht gebildet ist.
30. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 26, dadurch gekennzeichnet, daß wenigstens
ein Teil der ersten elektrisch leitenden Schicht oder we
nigstens ein Teil der zweiten elektrisch leitenden Schicht
eine metallische Schicht aufweist.
31. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 27, dadurch gekennzeichnet, daß wenigstens
ein Teil der ersten elektrisch leitenden Schicht oder we
nigstens ein Teil der zweiten elektrisch leitenden Schicht
eine metallische Schicht aufweist.
32. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 18, dadurch gekennzeichnet, daß eine Sperr
schicht auf dem Boden des Verbindungslochs gebildet wird.
33. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 19, dadurch gekennzeichnet, daß eine Sperr
schicht auf dem Boden des Verbindungslochs gebildet wird.
34. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 20, dadurch gekennzeichnet, daß eine Sperr
schicht auf dem Boden des Verbindungslochs gebildet wird.
35. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 18, dadurch gekennzeichnet, daß eine Antire
flektionsschicht auf einem oberen Teil der zweiten elek
trisch leitenden Schicht gebildet wird.
36. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 19, dadurch gekennzeichnet, daß eine Antire
flektionsschicht auf einem oberen Teil der zweiten elek
trisch leitenden Schicht gebildet wird.
37. Verfahren zur Herstellung eines Halbleiterbauelements
nach Anspruch 20, dadurch gekennzeichnet, daß eine Antire
flektionsschicht auf einem oberen Teil der zweiten elek
trisch leitenden Schicht gebildet wird.
38. Verfahren zur Herstellung eines Halbleiterbauelements,
mit den Schritten:
Bilden einer ersten elektrisch leitenden Schicht auf einem Halbleiterbauelement oder auf einer Hauptoberfläche eines Halbleitersubstrats;
Bilden einer Isolierungsschicht auf der elektrisch leitenden Schicht;
Bilden eines Verbindungslochs durch die Isolierungs schicht;
Bilden einer zweiten elektrisch leitenden Schicht auf der Isolierungsschicht durch Zerstäubung, wobei das Ver hältnis von Zerstäubungsteilchen bei einem Einfallswinkel außer dem Winkel senkrecht zu der Oberfläche der Isolie rungsschicht groß ist; und
Einbetten der zweiten elektrisch leitenden Schicht in das Verbindungsloch durch Aufbringen eines Drucks auf die zweite elektrisch leitende Schicht.
Bilden einer ersten elektrisch leitenden Schicht auf einem Halbleiterbauelement oder auf einer Hauptoberfläche eines Halbleitersubstrats;
Bilden einer Isolierungsschicht auf der elektrisch leitenden Schicht;
Bilden eines Verbindungslochs durch die Isolierungs schicht;
Bilden einer zweiten elektrisch leitenden Schicht auf der Isolierungsschicht durch Zerstäubung, wobei das Ver hältnis von Zerstäubungsteilchen bei einem Einfallswinkel außer dem Winkel senkrecht zu der Oberfläche der Isolie rungsschicht groß ist; und
Einbetten der zweiten elektrisch leitenden Schicht in das Verbindungsloch durch Aufbringen eines Drucks auf die zweite elektrisch leitende Schicht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7258523A JPH09102541A (ja) | 1995-10-05 | 1995-10-05 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19614331A1 true DE19614331A1 (de) | 1997-04-10 |
Family
ID=17321400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19614331A Ceased DE19614331A1 (de) | 1995-10-05 | 1996-04-11 | Halbleiterbauelement und Verfahren zur Herstellung desselben |
Country Status (5)
Country | Link |
---|---|
US (1) | US6002175A (de) |
JP (1) | JPH09102541A (de) |
KR (1) | KR100246485B1 (de) |
DE (1) | DE19614331A1 (de) |
TW (1) | TW344125B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000070924A1 (en) * | 1999-05-19 | 2000-11-23 | Infineon Technologies North America Corp. | Integrated circuits with copper matallization for interconnections |
US6171957B1 (en) | 1997-07-16 | 2001-01-09 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method of semiconductor device having high pressure reflow process |
WO2001013427A1 (en) * | 1999-08-18 | 2001-02-22 | Advanced Micro Devices, Inc. | Method for contact size control for nand technology |
US6451682B1 (en) | 1998-11-02 | 2002-09-17 | Ulvac, Inc. | Method of forming interconnect film |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
JP3033564B2 (ja) * | 1997-10-02 | 2000-04-17 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
TW541356B (en) * | 1998-02-27 | 2003-07-11 | Stella Chemifa Kk | Surface treating agent for micromachining and method for surface treatment |
JPH11317446A (ja) * | 1998-05-01 | 1999-11-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6333560B1 (en) * | 1999-01-14 | 2001-12-25 | International Business Machines Corporation | Process and structure for an interlock and high performance multilevel structures for chip interconnects and packaging technologies |
US6777738B2 (en) * | 1999-06-09 | 2004-08-17 | Renesas Technology Corp. | Semiconductor integrated circuit |
US6380628B2 (en) * | 1999-08-18 | 2002-04-30 | International Business Machines Corporation | Microstructure liner having improved adhesion |
JP2001148367A (ja) * | 1999-11-22 | 2001-05-29 | Nec Corp | 半導体装置の製造方法及び半導体装置の製造装置 |
US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
US6376370B1 (en) | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
KR100433846B1 (ko) * | 2001-05-23 | 2004-06-04 | 주식회사 하이닉스반도체 | 반도체장치의 금속도전막 형성방법 |
KR20030009704A (ko) | 2001-07-23 | 2003-02-05 | 한국전자통신연구원 | 단어 추출을 이용한 특허지도 작성 시스템 및 그 방법 |
US7767572B2 (en) * | 2008-02-21 | 2010-08-03 | Applied Materials, Inc. | Methods of forming a barrier layer in an interconnect structure |
US7618893B2 (en) * | 2008-03-04 | 2009-11-17 | Applied Materials, Inc. | Methods of forming a layer for barrier applications in an interconnect structure |
KR101847628B1 (ko) * | 2011-09-28 | 2018-05-25 | 삼성전자주식회사 | 금속함유 도전 라인을 포함하는 반도체 소자 및 그 제조 방법 |
US10727120B2 (en) * | 2018-08-23 | 2020-07-28 | Globalfoundries Inc. | Controlling back-end-of-line dimensions of semiconductor devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01256152A (ja) * | 1988-04-06 | 1989-10-12 | Sony Corp | 半導体装置における多層構造 |
EP0512296A1 (de) * | 1991-04-19 | 1992-11-11 | Siemens Aktiengesellschaft | Hochtemperatur-Niederschlagsverfahren von Leitern in Öffnungen, die tiefer als breit sind |
US5291768A (en) * | 1991-04-12 | 1994-03-08 | Robert Rieffel Ag | Plastic key tag with a key bar |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0654778B2 (ja) * | 1985-04-23 | 1994-07-20 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH0231445A (ja) * | 1988-07-20 | 1990-02-01 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2623812B2 (ja) * | 1989-01-25 | 1997-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
US5200808A (en) * | 1989-11-29 | 1993-04-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds |
JPH0689941A (ja) * | 1991-02-18 | 1994-03-29 | Sharp Corp | 半導体装置及びその製造方法 |
JPH0529254A (ja) * | 1991-07-24 | 1993-02-05 | Sony Corp | 配線形成方法 |
JPH0582655A (ja) * | 1991-09-20 | 1993-04-02 | Sony Corp | 多層配線形成方法 |
JPH0621234A (ja) * | 1992-07-06 | 1994-01-28 | Hitachi Ltd | 薄膜多層配線及びその製造方法 |
GB9224260D0 (en) * | 1992-11-19 | 1993-01-06 | Electrotech Ltd | Forming a layer |
KR970001883B1 (ko) * | 1992-12-30 | 1997-02-18 | 삼성전자 주식회사 | 반도체장치 및 그 제조방법 |
JPH06333874A (ja) * | 1993-05-24 | 1994-12-02 | Toshiba Corp | 半導体装置の製造方法 |
US5464794A (en) * | 1994-05-11 | 1995-11-07 | United Microelectronics Corporation | Method of forming contact openings having concavo-concave shape |
-
1995
- 1995-10-05 JP JP7258523A patent/JPH09102541A/ja active Pending
- 1995-12-21 TW TW084113792A patent/TW344125B/zh not_active IP Right Cessation
-
1996
- 1996-03-18 US US08/618,304 patent/US6002175A/en not_active Expired - Lifetime
- 1996-04-10 KR KR1019960010799A patent/KR100246485B1/ko not_active IP Right Cessation
- 1996-04-11 DE DE19614331A patent/DE19614331A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01256152A (ja) * | 1988-04-06 | 1989-10-12 | Sony Corp | 半導体装置における多層構造 |
US5291768A (en) * | 1991-04-12 | 1994-03-08 | Robert Rieffel Ag | Plastic key tag with a key bar |
EP0512296A1 (de) * | 1991-04-19 | 1992-11-11 | Siemens Aktiengesellschaft | Hochtemperatur-Niederschlagsverfahren von Leitern in Öffnungen, die tiefer als breit sind |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6171957B1 (en) | 1997-07-16 | 2001-01-09 | Mitsubishi Denki Kabushiki Kaisha | Manufacturing method of semiconductor device having high pressure reflow process |
US6451682B1 (en) | 1998-11-02 | 2002-09-17 | Ulvac, Inc. | Method of forming interconnect film |
WO2000070924A1 (en) * | 1999-05-19 | 2000-11-23 | Infineon Technologies North America Corp. | Integrated circuits with copper matallization for interconnections |
EP1605736A2 (de) * | 1999-05-19 | 2005-12-14 | Infineon Technologies AG | Kupfermetallisierung für Verbindungen in integrierten Schaltungen |
EP1605736A3 (de) * | 1999-05-19 | 2006-12-20 | Infineon Technologies AG | Kupfermetallisierung für Verbindungen in integrierten Schaltungen |
WO2001013427A1 (en) * | 1999-08-18 | 2001-02-22 | Advanced Micro Devices, Inc. | Method for contact size control for nand technology |
Also Published As
Publication number | Publication date |
---|---|
KR970023742A (ko) | 1997-05-30 |
KR100246485B1 (ko) | 2000-03-15 |
TW344125B (en) | 1998-11-01 |
US6002175A (en) | 1999-12-14 |
JPH09102541A (ja) | 1997-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19614331A1 (de) | Halbleiterbauelement und Verfahren zur Herstellung desselben | |
DE19629886A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE10000005C1 (de) | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers | |
DE19829300B4 (de) | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung | |
DE69535502T2 (de) | Dielektrische Zwischenschicht für eine Halbleitervorrichtung | |
DE4207916C2 (de) | Verbindungsstruktur einer integrierten Halbleiterschaltungseinrichtung | |
DE69935100T2 (de) | Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske | |
DE4325706C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE4342047B4 (de) | Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung | |
DE19634125C2 (de) | Verfahren zum Herstellen von Verbindungsschichten in einer Halbleiterkomponente | |
DE10163345B4 (de) | Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement | |
DE4400200C2 (de) | Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung | |
DE4314360C2 (de) | Halbleitervorrichtung mit einer Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe und Verfahren zur Herstellung derselben | |
DE3841588A1 (de) | Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung | |
DE4440857A1 (de) | Verfahren zur Herstellung einer Gateelektrode einer Halbleitervorrichtung | |
DE19522660A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE19620022A1 (de) | Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung | |
DE10104204A1 (de) | Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben | |
DE4400727A1 (de) | Verfahren zur Herstellung von integrierten Schaltkreiskondensatoren | |
DE4100525A1 (de) | Halbleitereinrichtung und herstellungsverfahren dafuer | |
DE19751784A1 (de) | Verfahren zum Herstellen einer Barriereschicht | |
DE19645033C2 (de) | Verfahren zur Bildung eines Metalldrahtes | |
DE10223482A1 (de) | Verfahren zum Bilden einer Metallschicht eines Halbleiterelementes | |
DE4139462A1 (de) | Verfahren zur verbindung von schichten in einer halbleitervorrichtung | |
WO1999031722A1 (de) | Barriereschicht für kupfermetallisierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |