DE19619715A1

DE19619715A1 - Lernfähiger Sendeempfänger

Info

Publication number: DE19619715A1
Application number: DE19619715A
Authority: DE
Inventors: Paul C Duckworth; Kurt A Dykema
Original assignee: Prince Corp USA
Current assignee: Johnson Controls Interiors Technology Corp
Priority date: 1995-05-19
Filing date: 1996-05-15
Publication date: 1996-11-21
Also published as: CA2174884A1; GB2301961B; GB9608653D0; US5686903A; JPH0936773A; GB2301961A

Description

Die Erfindung bezieht sich auf einen lernfähigen Radiofrequenz- Sendeempfänger (Radiofrequenz, RF) nach dem Oberbegriff des Hauptanspruches.

Elektrisch betriebene Garagentor-Öffnungsmechanismen sind ein zunehmend verbreiteter Hauskomfort. Solche Garagentor-Öffnungsmechanismen verwenden üblicherweise einen batteriegespeisten tragbaren RF-Sender zum Senden eines modulierten und kodierten RF-Signals an einen separaten Empfänger, der in der Garage eines Hausbesitzers angeordnet ist. Jeder Garagentorempfänger ist auf die Frequenz seines assoziierten Fernsenders eingestellt und demoduliert einen vorbestimmten Kode, der sowohl in den Fernsender wie auch in den Empfänger zum Betrieb der Garagentür programmiert ist. Konventionelle Fernsender umfassen ein tragbares Gehäuse, welches typischerweise an die Fahrzeugsonnenblende angesteckt ist oder sonstwie lose in dem Fahrzeug untergebracht ist. Über eine Zeitdauer von Jahren der Verwendung in einem Fahrzeug gehen diese Fernsender verloren, kaputt, werden abgenutzt, verschmutzt und ihre Anbringung an eine Sonnenblende wird in gewisser Weise unansehnlich. Ebenso stellen sie ein Sicherheitsrisiko dar, wenn sie nicht innerhalb eines Fahrzeugs richtig befestigt sind.

Um diese Probleme zu lösen, offenbart das US-Patent Nr. 4,247,850 einen Fernsender, der in einer Fahrzeugsonnenblende enthalten ist, und das US-Patent Nr. 4,447,808 offenbart einen Fernsender, der in dem Rückspiegelaufbau des Fahrzeugs enthalten ist. Die dauerhafte Aufnahme eines Fernsenders in einem Fahrzeugzubehör erfordert, daß eine assoziierte Empfangseinheit auf die gleiche Frequenz eingestellt ist wie der Sender und auf dessen Modulationsschema und -kode empfindlich ist, wie er für das Haus des Fahrzeugbesitzers angeschafft und installiert worden ist. Der Fahrzeugbesitzer, die schon eine Garagentor- Öffnungseinheit besitzen, zögern mit der Beschaffung einer neuen Empfangseinheit, die mit dem Fernsender assoziiert ist, welcher ständig in ihrem Fahrzeug eingebaut ist. Wenn zudem ein Fahrzeugbesitzer sich einen neuen Wagen kauft, ist es wahrscheinlich, daß der Besitzer den Garagentorempfänger durch einen anderen ersetzen muß, welcher mit dem eingebauten Fernsender in dem neuen Fahrzeug assoziiert ist.

Das US-Patent Nr. 4,241,870 offenbart ein Gehäuse, das in einer Überkopfkonsole eines Fahrzeugs eingebaut ist, zum entfernbaren Aufnehmen eines speziell angepaßten Garagentor-Fernsenders, in der Weise, daß die Fahrzeugbatterie den Betriebsstrom des Fernsenders liefert. Wenn daher ein Fahrzeugbesitzer sich einen neuen Wagen anschafft, kann der Fernsender aus dem alten Wagen entfernt werden und in den neuen Wagen eingebaut werden. Jedoch ist das Gehäuse in der Überkopfkonsole mechanisch nicht geeignet, existierende Garagentor-Fernsender aufzunehmen, und daher muß der Fahrzeugbesitzer sich einen speziell angepaßten Fernsender und einen assoziierten Empfänger beschaffen.

Das US-Patent Nr. 4,595,228 offenbart eine Überkopfkonsole für ein Fahrzeug mit einem Fach mit einer Falltür zum entfernbaren Aufnehmen eines existierenden Garagentor-Fernsenders. Die Tür umfaßt ein Brett, welches beweglich ist, zum Betätigen des Schalters des aufgenommenen existierenden Fernsenders. Ein Problem bei dieser Lösung ist jedoch, daß die Fernsender für Garagentoröffner sich beträchtlich in Form und Größe unterscheiden, und es ist schwierig, ein Gehäuse bereitzustellen, daß mechanisch kompatibel mit den verschiedenen Marken von Fernsendern ist.

Um all diese obigen Probleme zu lösen, wurde ein lernfähiger Sendeempfänger entwickelt zum Einbau in einen universellen Garagentoröffner, der ständig in einem Fahrzeug angeordnet ist und durch die Fahrzeugbatterie gespeist wird. Dieser lernfähige Sendeempfänger ist in der Lage, die Radiofrequenz, das Modulationsschema und den Datenkode eines existierenden tragbaren RF-Fernsenders zu lernen, der mit einer existierenden Empfangseinheit assoziiert ist, die in der Garage des Fahrzeugbesitzers vorgesehen ist. Wenn folglich ein Fahrzeugbesitzer sich einen neuen Wagen mit einem solchen lernfähigen Sendeempfänger beschafft, kann der Fahrzeugbesitzer den Sendeempfänger auf den existierenden aufgesteckten RF-Fernsender des Fahrzeugbesitzers anlernen, ohne daß eine Neuinstallation in dem Fahrzeug oder dem Haus notwendig ist. Anschließend kann der alte aufgesteckte Sender weggeworfen oder aufgehoben werden.

Wenn ein anderes Haus beschafft wird oder ein existierender Garagentoröffner ersetzt wird, kann der lernfähige Sendeempfänger umerzogen werden, um mit der Frequenz und dem Kode eines neuen Garagentoröffnerempfängers übereinzustimmen, der in das Garagentor- Öffnungssystem oder einem, welches anschließend installiert wird, eingebaut ist. Der lernfähige Sendeempfänger kann auf jedem RF-Fernsender des Typs, wie er zur Betätigung von Garagentor-Öffnungsmechanismen oder anderen ferngesteuerten Vorrichtungen, wie beispielsweise Hausbeleuchtungen, Zugangstoren und ähnlichem, angelernt werden. Dies geschieht durch Lernen nicht nur des Kodes und des Kodeformates (d. h. Modulationsschema), sondern auch der besonderen RF-Trägerfrequenz des Signals, das von jedem dieser Fernsender übertragen wird. Nach dem Lernen betätigt der lernfähige Sendeempfänger den Garagentor-Öffnungsmechanismus, ohne daß der existierende separate Fernsender gebraucht wird. Da der lernfähige Sendeempfänger ein integrierter Bestandteil eines Fahrzeugzubehörs ist, werden die Schwierigkeiten der Unterbringung und des Zugangs von existierenden "ansteckbaren" Fernsendern vermieden. Solche lernfähigen Sendeempfänger sind in dem US-Patent Nr. 5,442,340 offenbart.

Solche lernfähigen Sendeempfänger zeigen jedoch Schwierigkeiten beim Lernen der Frequenz und des Kodes von einem Fernsender des Typs, wie er früher in Kanada verwendet wurde, weil solche kanadischen Fernsender ein RF- Betätigungssignal von sehr kurzer Dauer (d. h. ungefähr 2 Sekunden) senden, aufgrund der Vorschriften, die von der kanadischen Regierung erlassen wurden. Weiterhin sind existierende lernfähige Sendeempfänger komplex und erfordern eine große Anzahl von elektrischen Komponenten, die auf mehreren Schaltkreisbrettern angebracht sind. Zu dem senden existierende lernfähige Sendeempfänger Leistungen unterhalb von denen, die von der Federal Communication Commission (FCC) erlaubt sind, aufgrund unerwünschter Pegel der harmonischen, die mit dem RF-Signal übertragen werden, welche die gewünschte Trägerfrequenz aufweist. Im Ergebnis kann ihr Betriebsbereich in gewisser Weise beschränkt sein, was für den Betreiber frustrierend ist. Weiterhin wird dieser Betriebsbereich nicht erweitert durch die Tatsache, daß existierende lernfähige Sendeempfänger eine kleine Schleife oder Streifenantenne aufweisen, die nur in begrenzten Bereichen der übertragenen oder empfangenen Frequenzen effizient ist.

Die vorliegende Erfindung löst die obigen Probleme und hat den Vorteil, daß sie leichter zusammengebaut werden kann und niedrigere Herstellungskosten hat.

Aufgabe der Erfindung ist es, einen lernfähigen Sendeempfänger bereitzu stellen, der effizient RF-Signale bei verschiedenen Frequenzen senden und empfangen kann, und insbesondere einen verbesserten PLL-Kreises zur Verwendung in einem lernfähigen Sendeempfänger bereitzustellen.

Ferner soll insbesondere ein lernfähiger Sendeempfänger mit einem PLL- Kreis bereitgestellt werden, der effizient die Ausgangsfrequenz während eines Sendemodus und eine Referenzfrequenz während eines Lernmodus steuert.

Dazu umfaßt der lernfähige Sendeempfänger der vorliegenden Erfindung einen Controller, der in einem Lernmodus und einem Betriebsmodus betrieben werden kann, einen Signalgenerator und eine PLL-Einrichtung.

In dem Lernmodus empfängt der Controller ein Betätigungssignal und speichert Daten entsprechend der Radiofrequenz, dem Modulationsschema und dem Kode des Betätigungssignals. In dem Betriebsmodus liefert der Controller Frequenzsteuerdaten, welche die Radiofrequenz des empfangenen Betätigungssignals wiedergeben, und ein Kodiersignal, das das Modulations schema und den Kode des empfangenen Betätigungssignals wiedergibt. Der Signalgenerator ist mit dem Controller gekoppelt zum Empfang des Codiersignals von dem Controller und zum Senden eines modulierten Radiofrequenz trägersignals mit einem Kode, der dem Kodesignal entspricht. Das modulierte Radiofrequenzträgersignal hat eine Trägerfrequenz entsprechend einer Frequenz steuerspannung, die an den Frequenzsteueranschluß des Signalgenerators angelegt wird. Die PLL-Einrichtung ist mit dem Controller und dem Signalgenerator gekoppelt und ist geeignet zum Empfang der Frequenzsteuerdaten und Codiersignals von dem Controller und empfängt das modulierte Radio frequenzträgersignal von dem Signalgenerator und liefert eine Frequenzsteuer spannung an den Frequenzsteueranschluß des Signalgenerators, um wahlweise die Trägerfrequenz des Signalgenerators in Übereinstimmung mit den Frequenzsteuerdaten einzustellen, wenn das Kodiersignal einen vorbestimmten logischen Pegel hat.

Ausführungsbeispiele der Erfindung werden nun anhand der beigefügten Zeichnungen beschrieben. Es zeigen:

Fig. 1 eine perspektivische Teilansicht eines Fahrzeuginneren mit einer Überkopfkonsole zum Unterbringen des lernfähigen Sendeempfängers der Erfindung;

Fig. 2 eine perspektivische Ansicht eines lernfähigen Sendeempfängers der Erfindung;

Fig. 3 eine perspektivische Ansicht einer Sonnenblende, die den lernfähigen Sendeempfänger der Erfindung umfaßt;

Fig. 4 eine perspektivische Ansicht eines Spiegelaufbaus, der den lernfähigen Sendeempfänger der Erfindung umfaßt;

Fig. 5 ein elektrisches Schaltkreisdiagramm, das teilweise in Blockform und teilweise in schematischer Form den lernfähigen Sendeempfänger der Erfindung wiedergibt;

Fig. 6A ein elektrisches Schaltkreisdiagramm, das teilweise in Blockform und teilweise in schematischer Form Einzelheiten des Schaltkreises, der in Fig. 5 gezeigt ist, zeigt;

Fig. 6B ein elektrisches Schaltkreisdiagramm in schematischer Form, das Einzelheiten des spannungsgesteuerten Oszillators zeigt, der in Fig. 6A gezeigt ist;

Fig. 7 ein elektrisches Schaltkreisdiagramm, das teilweise in Blockform und teilweise in schematischer Form Einzelheiten des PLL-Kreises zeigt, der in Fig. 6A gezeigt ist;

Fig. 8 ein Flußdiagramm der Programmierung für den Mikrocontroller, der in den Fig. 5 und 6A gezeigt ist;

Fig. 9A bis 9G ein Flußdiagramm der Lernsequenz, die durch den Mikrocontroller ausgeführt wird, welcher in den Fig. 5 und 6A gezeigt ist;

Fig. 10 ein Flußdiagramm des Datenverifikations-Unterprogramms, das während des Lernprogramms verwendet wird, das von dem Mikrocontroller ausgeführt wird, welcher in den Fig. 5 und 6A gezeigt ist;

Fig. 11A bis 11B ein Flußdiagramm eines Kodierunterprogramms, das von dem Lernprogramm verwendet wird, welches durch den Mikrocontroller ausgeführt wird, der in den Fig. 5A und 6A gezeigt ist; und

Fig. 12 ein Flußdiagramm eines Kondensierunterprogramms, welches in dem Lernprogramm verwendet wird, das von dem Mikrocontroller ausgeführt wird, welcher in den Fig. 5 und 6A gezeigt ist.

Fig. 2 zeigt einen lernfähigen Sendeempfänger 43 gemäß der vorliegenden Erfindung. Der lernfähige Sendeempfänger 43 umfaßt drei Druckknopfschalter 44, 46 und 47, eine lichtemittierende Diode (LED) 48 und ein elektrisches Schaltkreisbrett und assoziierte Schaltkreise, die in einem Gehäuse 45 untergebracht sein können. Wie unten ausführlicher erklärt wird, können die Schalter 44, 46 und 47 jeweils assoziiert sein mit einer separaten Garagentor oder einer anderen Vorrichtung, die zu steuern ist. Das Gehäuse 45 des lernfähigen Sendeempfängers hat vorzugsweise geeignete Abmessungen zur Unterbringung in einem Fahrzeugzubehör, wie beispielsweise einer Überkopfkonsole 50, wie es in Fig. 1 gezeigt ist. In der Konfiguration, die in Fig. 1 gezeigt ist, umfaßt der lernfähige Sendeempfänger 43 elektrische Leiter, die mit dem elektrischen System des Fahrzeuges gekoppelt sind, zum Empfangen des Stromes von der Fahr zeugbatterie. Die Überkopfkonsole 50 umfaßt anderes Zubehör, wie beispielweise Kartenleselampen 52, die durch Schalter 54 gesteuert werden. Sie kann ebenfalls einen elektronischen Kompaß und eine Anzeige umfassen (nicht gezeigt).

Der lernfähige Sendeempfänger 43 kann alternativ dauerhaft in einem Fahrzeugzubehör, wie beispielsweise einer Sonnenblende 51 (Fig. 3) oder einem Rückspiegelaufbau 53 (Fig. 4), aufgenommen sein. Obwohl der lernfähige Sendeempfänger 43 hier als aufgenommen in einer Sonnenblende und einem Spiegelaufbau gezeigt ist und entfernbar in einem Überkopfkonsolenfach angeordnet ist, könnte der lernfähige Sendeempfänger 43 auch dauerhaft oder entfernbar in dem Instrumentenbrett des Fahrzeuges oder an jeder anderen geeigneten Stelle im Fahrzeuginneren vorgesehen werden.

Fig. 5 zeigt den elektrischen Schaltkreis des lernfähigen Sendeempfängers 43 in Blockform und schematischer Form. Der lernfähige Sendeempfänger 43 umfaßt einen konventionellen Schalterschnittstellenkreis 49, der mit einem Anschluß von jedem der Druckknopfschalter 44, 46 und 47 verbunden ist, die jeweils mit ihrem verbleibenden Anschluß an die Erde gekoppelt sind. Der Schnittstellenkreis 49 koppelt die Signalinformation von den Schaltern 44, 46 und 47 an die Eingangsanschlüsse 62 des Mikrocontrollers 57, welcher Teil des Schaltkreises 55 des lernfähigen Sendeempfängers ist. Eine Stromversorgung 56 ist in konventioneller Weise mit der Fahrzeugbatterie 60 über einen Verbinder 61 und mit verschiedenen Komponenten des Schaltkreises 55 des lernfähigen Sendeempfängers gekoppelt zur Zuführung ihres notwendigen Betriebsstromes in einer konventionellen Weise. Zusätzlich zu dem Mikrocontroller 57 umfaßt der Sendeempfängerschaltkreis 55 einen Radiofrequenzschaltkreis 58, der mit dem Mikrocontroller 57 und einer Antenne 59 gekoppelt ist.

Wie oben beschrieben wurde, können die Schalter 44, 46 und 47 jeweils einer verschiedenen zu steuernden Vorrichtung entsprechen, wie beispielsweise verschiedenen Garagentoren, elektrisch betreibbaren Zugangstoren, Hauslicht steuerungen oder ähnlichem, die jeweils ihre eigene RF-Betriebsfrequenz, Modulationsschema und/oder Sicherheitskode aufweisen können. Auf diese Weise entsprechen die Schalter 44, 46 und 47 einen verschiedenen Radiofrequenzkanal des lernfähigen Sendeempfängers 43. Wenn der RF-Kanal, der mit einem der Schalter 44, 46 und 47 assoziiert ist, einmal auf ein RF-Aktivierungssignal B angelernt wurde, das von einem tragbaren Fernsender 65 gesendet wird, welcher mit einem Garagentoröffner 66 (beispielsweise) assoziiert ist, dann sendet der Sendeempfänger 43 ein RF-Signal T mit den gleichen Charakteristiken als Aktivierungssignal B, um eine Einrichtung, wie beispielsweise den Garagen toröffner 66, zu betätigen, wenn der entsprechende Schalter (44, 46, 47) momentan gedrückt ist. Auf diese Weise kann durch Identifizieren und Speichern der Trägerfrequenz, des Modulationsschemas und des Datenkodes eines empfangenen RF-Aktivierungssignals B, das von einem Fernsender 65 stammt, der Sendeempfänger 43 anschließend ein RF-Signal T mit den identifizierten Charakteristiken des RF-Signals B senden, die notwendig sind, um eine Einrichtung, wie beispielsweise einen Garagentoröffner 66, zu betätigen. Jeder RF- Kanal kann auf ein verschiedenes RF-Signal B angelernt werden, so daß eine Anzahl von Vorrichtungen zusätzlich zu einem Garagentoröffner 66 durch Drücken eines entsprechenden Schalters 44, 46 und 47 aktiviert werden können. Solche anderen Vorrichtungen können zusätzliche Garagentoröffner, Innen- oder Außenbeleuchtungen eines Gebäudes, ein Haussicherheitssystem oder andere Haushalteinrichtungen sein, die ein RF-Steuersignal empfangen können.

Der Mikrocontroller 57 umfaßt Dateneingangsanschlüsse 62 zum Empfangen von Signalen von einer Schalterschnittstelle 49, die die Schließzu stände der Schalter 44, 46 und 47 anzeigt. Der Mikrocontroller 57 weist außerdem einen Ausgang auf, der mit einer LED 48 gekoppelt ist, die aufleuchtet, wenn eine der Schalter 44, 46 und 47 geschlossen ist. Der Mikrocontroller 57 ist so programmiert, daß er Signale an die LED 48 ausgibt, um sie langsam blinken zu lassen, wenn der Schaltkreis einen Lernmodus für einen der RF-Kanäle, die mit den Schaltern 44, 46 und 47 assoziiert sind, einnimmt, und um sie schnell blinken zu lassen, wenn ein Kanal erfolgreich angelernt wurde, und um sie langsam blinken zu lassen mit einem unterscheidungskräftigen Doppelblinken, um den Betreiber aufzufordern, den Fernsender erneut zu betätigen. Alternativ kann die LED 48 eine Vielfarben-LED sein, die ihre Farbe ändert, um anzuzeigen, wenn ein Kanal erfolgreich angelernt wurde oder um die Betreiber aufzufordern, den Fernsender erneut zu betätigen. Wenn der lernfähige Sendeempfänger 43 erfolgreich angelernt wurde, dann leuchtet die LED 48 stetig beim Betätigen eines Schalters 44, 46 oder 47 während seines Niederdrückens, um dem Benutzer anzuzeigen, daß der Sendeempfänger ein Signal T sendet.

Fig. 6A zeigt Einzelheiten des Schaltkreises 55 des Sendeempfänger, der einen Mikrocontroller 57, einen RF-Schaltkreis 58 und einen Antenne 59 umfaßt. Der Mikrocontroller 57 umfaßt einen Festspeicher (NVM, non-volatile memory) und einen Random-Access-Memory (RAM) und kann jeden geeigneten kommerziell erhältlichen integrierten Schaltkreis umfassen, wie beispielsweise einen integrierten MC6805P4-Schaltkreis, der von Motorola erhältlich ist.

Die Antenne 59 ist vorzugsweise eine dynamisch abstimmbare Antenne mit einer kleinen Schleifenantenne 70, deren einer Anschluß mit der Erde gekoppelt ist und deren anderer Anschluß mit der Anode einer Reaktanzdiode 71 gekoppelt ist. Die Reaktanzdiode 71 ändert die Impedanzcharakteristiken der Schleifen antenne 70 in Antwort auf eine Steuerspannung, die der Kathode der Reaktanzdiode 71 zugeführt wird und ändert dadurch die Resonanzfrequenz der kleinen Schleifenantenne 70. Diese Steuerspannung wird durch den Mikrocontroller 57 bestimmt, der ein Antennensteuerdigitalausgangssignal an die Eingangsanschlüsse 72′ eines Digital-zu-Analog-Konverters 72 (D/A) liefert, welcher mit der Kathode der Reaktanzdiode 71 gekoppelt ist. Unter Verwendung einer Antenne, die dynamisch eingestellt wird, kann der Mikrocontroller 57 so programmiert werden, daß er wahlweise die Resonanzfrequenz der Antenne 59 einstellt, um ihre Sende- und Empfangscharakteristiken für jede bestimmte Frequenz zu maximieren, bei welcher ein RF-Signal gesendet oder empfangen wird.

Auf diese Weise kann die Antenne 59 dynamisch eingestellt werden, um die Effizienz zu maximieren, bei welcher die Antenne 59 ein empfangenes elektromagnetisches RF-Signal in ein elektrisches Signal während eines Empfangsmodus konvertiert und um die Effizienz einzustellen, bei welcher die Antenne 59 ein übertragenes elektromagnetisches RF-Signal in einen Sendemodus abstrahlt. Wenn zudem die Antenne 59 dynamisch eingestellt ist auf eine Resonanzfrequenz, entsprechend der Trägerfrequenz des gesendeten Signals, kann die Antenne 59 unerwünschte Harmonische des Signals, das übertragen werden soll, beseitigen. Vorzugsweise ist die Schleifenantenne 70 senkrecht auf dem Fahrzeugdach angeordnet, um von den Reflexionseigenschaften des Daches zu profitieren, um dadurch den Sendebereich und die Empfindlichkeit des Sendeempfängers zu erhöhen, wenn er in einem Fahrzeug angeordnet ist. Die Art und Weise, in welcher der Mikrocontroller 57 die Antenne 59 steuert, ist unten in Verbindung mit dem Flußdiagramm, das in Fig. 8 gezeigt ist, beschrieben.

Mit der Antenne 59 zum Senden der gelernten RF-Steuersignal ist ein RF- Schaltkreis 59 gekoppelt, welcher einen spannungsgesteuerten Oszillator (VCO) 73 umfaßt, der einen Steuereingangsanschluß aufweist, welcher mit einem Datenausgangsanschluß des Mikrocontrollers 57 gekoppelt ist, um den Frequenzausgang des VCO 73 zu steuern. Der genaue Aufbau eines VCO, wie er für die Verwendung in der vorliegenden Erfindung geeignet ist, ist in Fig. 6B gezeigt.

Der VCO 73 umfaßt zwei Teile - einen Oszillator 103, welcher ein sinusförmiges Signal ausgibt, das durch ASK-Daten moduliert werden kann, und einen LC-Resonator 104, welcher ein variables Frequenzresonanzsignal an den Oszillator 103 liefert. Der Oszillator 103 umfaßt einen Oszillationstransistor 110 mit einem Kollektor, der an eine positive Quellenspannung V_EE gekoppelt ist, einer Basis, die mit einem ersten Anschluß eines Kondensators 112 gekoppelt ist, und einem Emitter, der mit der Erde über einen Schalttransistor 114 gekoppelt ist. Ein Puffertransistor 116 weist eine Basis auf, die mit einem zweiten Anschluß des Kondensators 112 gekoppelt ist, einen Kollektor, der mit einer positiven Quellenspannung V_EE gekoppelt ist, und ein Emitter, der mit einem ersten Anschluß eines Widerstandes 118 gekoppelt ist, dessen zweiter Anschluß mit der Erdung über einen Schalttransistor 114 verbunden ist. Der Schalttransistor 114 umfaßt eine Basis, die zum Empfang der ASK-Daten von dem Mikrocontroller 57 gekoppelt ist, so daß der Schalttransistor 114 wahlweise die Emitter der Transistoren 110 und 116 mit der Erde verbindet. Auf diese Weise moduliert der Schalttransistor 114 wahlweise das Signal am VCO-Ausgang 73′, das den Emitter am Puffertransistor 116 bereitgestellt wird.

Der LC-Resonator 104 umfaßt einen ersten Kopplungskondensator 120, der einen Anschluß aufweist, welcher mit der Basis des Oszillationstransistors 110 verbunden ist, und einen anderen Anschluß aufweist, der mit einem ersten Anschluß eines Induktors 122 gekoppelt ist. Ein zweiter Kopplungskondensator 124 umfaßt ein Anschluß, der mit dem Emitter des Oszillationstransistors 110 gekoppelt ist, und einen anderen Anschluß, der mit den Kathoden der ersten und zweiten Reaktanzdiode 126 und 128 gekoppelt ist. Die Anode der ersten Reaktanzdiode 126 ist gekoppelt mit dem ersten Anschluß des Induktors 122 und dem ersten Kopplungskondensator 120 gekoppelt ist, und die Anode der zweiten Reaktanzdiode 128 ist mit einem zweiten Anschluß des Induktors 122 gekoppelt, welcher mit der Erde gekoppelt ist. Die Reaktanzdioden 126 und 128 und der Induktor 122 bilden einen LC-Resonanzkreis mit einer variablen Resonanzfrequenz, die variiert wird durch Ändern der Spannung, die den Kathoden der Reaktanzdioden 126 und 128 über einen Widerstand 130, der mit einem Spannungssteueranschluß 73′′ gekoppelt ist, zugeführt wird.

Der RF-Schaltkreis 58 umfaßt weiterhin einen Verstärker mit Verstärker mit variablem Verstärkungsfaktor (VGA) 74, der einen Eingang aufweist, welcher mit einem Ausgang des VCO 73 gekoppelt ist und Signale an den Eingang eines Sendeverstärkers 77 durch einen Kopplungsschaltkreis 76 zuführt. Ein Ausgangskondensator 78 ist zwischen einem Ausgang des Sendeverstärkers 77 und der Kathode der Reaktanzdiode 71 gekoppelt.

Der RF-Schaltkreis 58 umfaßt zusätzlich einen Kondensator 80, der mit der Kathode der Reaktanzdiode 71 gekoppelt ist zum Koppeln eines Mischers 79 mit einer Antenne 59. Ein Pufferverstärker 81 umfaßt einen Eingang, der mit einem Ausgang des VCO 73 gekoppelt ist und Signale von dort an einen Eingang des Mischers 79 liefert, welcher mit seinem verbleibenden Eingangsanschluß an den Kondensator 80 gekoppelt ist, um Signale von der Antenne 59 zu empfangen. Ein Bandpaßfilter 82 umfaßt einen Eingang, der zum Empfang von Signalen von dem Ausgang des Mischers 79 gekoppelt ist, und umfaßt einen Ausgang, der mit einem Eingang eines Verstärkers 83 gekoppelt ist. Der Bandpaßfilter 82 hat vorzugsweise eine schmale Bandbreite und eine Mittelfrequenz von 3 MHz, um ein Datensignal mit einer 3 MHz-Frequenzkomponente durchzulassen, wohingegen alle anderen Signale, die von dem Mischer 79 ausgegeben werden, abgeblockt werden.

Der Ausgang des Verstärkers 83 ist mit dem Eingang eines Integrators 84 gekoppelt, der einen Ausgang aufweist, welcher mit dem Dateneingangsanschluß des Mikrocontrollers 57 gekoppelt ist. Der Integrator 84 integriert und gleichrichtet das Signal, das von dem Verstärker 83 zugeführt wird, um die 3 MHz- Frequenzkomponente von dem Signal zu entfernen und um eine demodulierte Wiedergabe des Datenkodes von dem Fernsender an den Mikrocontroller 57 zu liefern.

Zudem umfaßt der RF-Schaltkreis 58 einen Seriellanschluß- und Steuerlogikschaltkreis 75 mit Eingangsanschlüssen, die an eine serielle Datenadresse(SDA)-Leitung 75′ und eine serielle Steuerlogik(SCL)-Leitung 75′′ gekoppelt sind. Der VCO-Ausgang 73′ ist ebenfalls mit einem Eingang eines Puffers 91 gekoppelt, dessen Ausgang mit einem Rückkopplungseingang eines PLL-Kreises 85 gekoppelt ist. Ein Referenzoszillator umfaßt einen Kristall 86 mit ersten und zweiten Anschlüssen, die über einen Verstärker 87 und an den Komparatorverstärker 88 gekoppelt sind. Der Referenzoszillator 86 ist auf diese Weise mit einem Takteingang des Controllers 57 und dem PLL-Kreis 85 gekoppelt, um ein Referenzsignal bereitzustellen, das mit dem Signalausgang des VCO 73 verglichen wird.

Der RF-Kreis 58 umfaßt ebenfalls einen Tiefpaßfilter 89 mit einem Eingangsanschluß, der mit einem Ausgang 85′ des PLL-Kreises 85 gekoppelt ist, um die Steuerspannung zu halten, die an einen Spannungssteueranschluß 73′′ des VCO 73 über einen Spannungssteuerpuffer 90 angelegt wird.

Der VCO 73 gibt ein RF-Signal aus, mit einer Frequenz, die durch Verändern der Spannung, welche an seinen Spannungssteueranschluß 73′′ angelegt wird, eingestellt wird. Der RF-Signalausgang des VCO 73 wird moduliert mit den ASK-Daten (amplitude shift-keyed data), die von dem Mikrocontroller 57 geliefert werden, wenn er in einem Sendemodus läuft. Das modulierte RF- Ausgangssignal des VCO 73 wird an den VGA 74 angelegt. Der VGA 74 verstärkt variabel das modulierte RF-Signal, das von dem VCO 73 geliefert wird, im Verhältnis mit einem Verstärkungsfaktor-Steuersignal, das durch den Seriellanschluß- und Steuerlogikschaltkreis 75 in Antwort auf Steuersignale geliefert wird, die durch den Mikrocontroller 57 über die SCL-Leitung 75′′ und die SDA-Leitung 75′ gesendet werden. Der VGA 74 kann mit einem Paar von Differentialverstärkern und einem digitalgesteuerten Stromdiverter, der den Strom von einem der Differentialverstärker zu dem anderen Differentialverstärker umleitet, versehen sein, um dadurch selektiv den Verstärkungsfaktor des VGA 74 zu vermindern. Wie ausführlicher unten beschrieben wird, wird der Verstärkungsfaktorpegel des VGA 74 bestimmt, in Abhängigkeit von dem Auslastungsgrad (duty cycle) und der Frequenz des Signals, das von dem VCO 73 ausgegeben wird.

Der bezüglich des Verstärkungsfaktors eingestellte Ausgang des VGA 74 wird dem Kopplungsschaltkreis 76 zugeführt, welcher unerwünschte Harmonische aus dem RF-Signalausgang des VGA 74 herausfiltert. Vorzugsweise umfaßt der Kopplungsschaltkreis 76 einen 22 Ohm-Widerstand, der in Reihe mit einem 470 pF-Kondensator gekoppelt ist. Das gefilterte Ausgangssignal des Kopplungsschaltkreises 76 wird dann einem Sendeverstärker 77 zugeführt, welcher den gefilterten Ausgang auf einen geeigneten Sendepegel verstärkt. Der Ausgang des Sendeverstärkers 77 wird der Antenne 59 über einen Ausgangskondensator 78 zugeführt, der vorzugsweise eine Kapazität von 470 pF aufweist.

Bekannte Systeme haben einen variablen Dämpfer verwendet, um die Leistung des Signalausgangs von einem VCO mit relativ hoher Leistung zu vermindern. Jedoch neigen solche Systeme dazu, unerwünschte harmonische Komponenten mit dem gewünschten Betätigungssignal zu übertragen. Es ist daher wünschenswert, diese harmonischen Komponenten aus dem RF- Signalausgang durch den VCO 73 zu entfernen, weil der Ausgangsenergiepegel dieser harmonischen Komponenten, die von der Antenne 59 übertragen werden, bei der Berechnung eines erlaubten Ausgangsenergiepegels im Rahmen der FCC- Richtlinien berücksichtigt werden muß. Mit anderen Worten gilt, daß je größer die Amplitude des harmonischen Frequenzkomponentenausgangs von der Antenne 59 ist, desto niedriger kann die Sendeamplitude der gewünschten Trägerfre quenzkomponente sein. Folglich erlaubt die Verwendung eines VGA 74, eines Kopplungsschaltkreises 76 und eines Sendeverstärkers 77, welche einen RF- Signalausgang mit niedriger Leistung von dem VCO 73 verstärkt und filtert, einen deutlichen Vorteil über einen Sendeschaltkreis, welcher einen variablen Dämpfer verwendet zum Dämpfen des RF-Ausgangssignals von einem VCO mit relativ hoher Leistung.

Der Mischer 79 mischt die empfangenen RF-Signale von der Antenne 59 mit einem RF-Referenzsignal, das von dem VCO 73 erzeugt wird, und führt es dem Mischer 79 über einen Puffer 81 zu. Der Ausgang des Mischers 79 umfaßt mehrere Signalkomponenten mit einer Komponente, welche das empfangene RF-Signal wiedergibt, doch die eine Trägerfrequenz aufweist, die gleich der Differenz der Trägerfrequenz des empfangenen RF-Signals und der Frequenz des RF- Referenzsignals, das von dem VCO 73 erzeugt wird, ist. Das Ausgangssignal von dem Mischer 79 wird dem Eingang des Bandpaßfilters 82 zugeführt, welcher vorzugsweise eine enge Bandbreite aufweist, die auf eine Frequenz von 3 MHz zentriert ist, so daß der Bandpaßfilter 82 ein kodiertes Datensignal nur ausgibt, wenn die Frequenz des RF-Bezugssignals, das von dem VCO 83 erzeugt wird, 3 MHz oberhalb oder unterhalb der Trägerfrequenz des empfangenen RF-Signals ist. Auf diese Weise werden die verbleibenden Signalkomponenten des Ausgangs des Mischers 79 durch den Bandpaßfilter 82 blockiert. Das kodierte Ausgangsdatensignal von dem Bandpaßfilter 82 wird verstärkt durch den Verstärker 83 und integriert durch den Integrator 84, um ein Signal zu ergeben, das den gleichen Datenkode aufweist, wie der Ausgang von einem Fernsender 65 (Fig. 5). Ein geeigneter Mischer, Verstärker und Integrator zur Verwendung in der vorliegenden Erfindung ist in dem US-Patent Nr. 5,442,340 offenbart.

Der Datensignalausgang von dem Integrator 84, welche typischerweise ASK- Daten sind, hat ebenfalls das gleiche Datenformat, wie das RF-Betätigungssignal B, das von dem Fernsender 65 übertragen wird. Der ASK-Datenausgang von dem Integrator 84 wird dem Mikrocontroller 57 zur weiteren Verarbeitung und Speicherung zugeführt. Die Art und Weise, in welcher der Mikrocontroller 57 diese ASK-Daten verarbeitet und speichert und den RF-Schaltkreis 58 steuert, ist unten ausführlicher beschrieben, nach der Beschreibung des Teils des RF-Schaltkreises 58, der das Spannungssteuersignal für den VCO 73 liefert.

Der Teil des RF-Schaltkreises 58, der das Spannungssteuersignal an den VCO 73 liefert, umfaßt einen PLL-Kreis 85 (phase-locked loop), einen Referenzoszillator 86, einen Verstärker 87, einen Komparatorverstärker 88, einen Tiefpaßfilter 89, einen Spannungssteuerpuffer 90 und einen VCO-Ausgangspuffer 91. Die Weise, in welcher dieser Teil des RF-Schaltkreises 58 arbeitet, ist in Bezug auf Fig. 7 beschrieben, die eine detaillierte Konstruktion des PLL-Kreises 85 zeigt. Der PLL-Kreis 85 umfaßt einen Geteilt-durch-R-Register 82 mit einem Eingang, der an den zweiten Anschluß des Referenzoszillators 86 gekoppelt ist. Ein Geteilt-durch- N-Register 93 hat einen Eingang, der mit dem Ausgang des VCO- Ausgangspuffers 91 gekoppelt ist. Die Ausgänge der Register 92 und 93 sind mit den Eingangsanschlüssen des Phasen/Frequenzdetektors 94 gekoppelt, der einen Ausgang aufweist, welcher mit dem Eingang eines Steuerlogikschaltkreises 95 gekoppelt ist. Der Steuerlogikschaltkreis 95 seinerseits weist ein Paar von Anschlüssen auf, die mit den Eingängen eines Senken/Quellen-Schalterkreises 98 gekoppelt sind, der einen Ausgangsanschluß aufweist, welcher mit dem Eingang eines Tiefpaßfilters 89 gekoppelt ist. Vorzugsweise umfaßt der Tiefpaßfilter 89 einen 560 Ω-Widerstand, der mit dem Ausgang des PLL-Kreises 85 gekoppelt ist, einen 1,2 µF-Kondensator, der in Reihe mit dem 560 Ω-Widerstand gekoppelt ist, und einen 0,1 µF-Kondensator, der parallel mit dem 560 Ω-Widerstand und dem 1,2 µF-Kondensator gekoppelt ist.

Der primäre Zweck des PLL-Kreises 85 ist der Vergleich der Frequenz des RF-Signalausgangs von dem VCO 73 mit der des Referenzoszillators 86 und die Steuerung der Spannung, die an den Spannungssteueranschluß des VCO 73 angelegt wird, so daß die Frequenz des RF-Signalausgangs von dem VCO 73 eine vorbestimmte Beziehung mit der Frequenz des Referenzoszillators 86 aufweist. Die vorbestimmte Beziehung zwischen den Frequenzen dieser jeweiligen Signale ist ein Verhältnis von zwei Variablen R und N, die dem Geteilt-durch-R-Register 92 bzw. Geteilt-durch-N-Register 93 von dem Mikrocontroller 57 über den Seriellanschluß- und Steuerlogikschaltkreis 75 zugeführt wird. Mathematisch wird die Beziehung zwischen der Frequenz f_VCO des RF-Signalausgangs des VCO 73 und der Frequenz f_REF des Signalausgangs des Referenzoszillators 86 ausgedrückt wie folgt:

wobei f_REF ein konstanter Wert von beispielsweise 4 MHz ist. Unter Verwendung von f_REF = 4 MHz und R gleich 4, kann die Frequenz f_VCO in der Weise gesteuert werden, daß sie gleich N MHz ist. Wenn f_REF und R konstant gehalten werden, dann wird durch Erhöhung des Wertes N ebenfalls die Frequenz f_VCO entsprechend erhöht. Wenn der Wert von R erhöht wird, dann kann die Frequenz f_VCO genauer gesteuert werden. Andererseits gilt, daß je kleiner der Wert von R ist, desto größer ist der Bereich, in welchem f_VCO betrieben werden kann. Vorzugsweise sind die Werte von R und N als 8-Bit-Daten gegeben.

Die Ausgänge des Geteilt-durch-R-Registers 92 und Geteilt-durch-N- Registers 93 werden dem Phasen/Frequenzdetektor 94 zugeführt, welcher die Frequenz des Signalausgangs von dem Geteilt-durch-N-Register 93 mit dem Frequenzausgang von dem Geteilt-durch-R-Register 92 vergleicht und Ausgangspulse entsprechend der Frequenzdifferenz liefert. Der Phasen/- Frequenzdetektor 94 kann in jeder konventionellen Weise aufgebaut sein. Wenn die jeweiligen Frequenz die gleichen sind, dann gibt der Phasen/Frequenzdetektor 94 gepulste Steuersignale an die Schalter 99 und 100 des Senken/Quellen- Schalterkreises 98 aus, so daß beide Schalter 99 und 100 offenbleiben. Wenn beide Schalter 99 und 100, die Festkörperschalter sein können, wie beispielsweise CMOS oder dipolare Transistoren, des Senken/Quellen-Schalterkreises 98 offengehalten werden, wird die Spannung, die an den Spannungssteueranschluß des VCO 73 angelegt wird, durch den Puffer 90 und die Spannung, die in den Kondensatoren der Tiefpaßfilter 89 gespeichert ist, konstant gehalten.

Wenn die Frequenz des Signalausgangs von dem Geteilt-durch-N-Register 93 kleiner ist als die Frequenz des Signalausgangs von dem Geteilt-durch-R- Register 92, dann führt der Phasen/Frequenzdetektor 94 gepulste Steuersignale an die Schalter 99 und 100 auf, wodurch der Schalter 99 geschlossen wird und der Schalter 100 offenbleibt. Wenn der Schalter 99 geschlossen wird, dann wird eine Spannung V_CC von beispielsweise 5 V an den Kondensator des Tiefpaßfilters 89 angelegt, wodurch die Spannung erhöht wird, die an dem Spannungs steueranschluß des VCO 73 anliegt. Die erhöhte Spannung an dem Spannungssteueranschluß des VCO 73 veranlaßt den VCO 73, die Frequenz seines Ausgangs-RF-Signals zu erhöhen, was seinerseits die Frequenz des Signalausgangs von dem Geteilt-durch-N-Register 93 erhöht. Wenn die Frequenzen der Signalausgänge von dem Geteilt-durch-R-Register 92 und dem Geteilt-durch-N- Register 93 die gleichen sind, dann gibt der Phasen/Frequenzdetektor 94 Steuersignale an die Schalter 99 und 100 aus, um den Schalter 99 zu öffnen und den Schalter 100 in einer offenen Stellung zu halten.

Wenn die Frequenz des Signalausgangs von dem Geteilt-durch-N-Register 93 größer ist als die Frequenz des Signalausgangs von dem Geteilt-durch-R- Register 92, dann gibt der Phasen/Frequenzdetektor 94 Steuersignale an die Schalter 99 und 100 aus, wodurch der Schalter 99 offenbleibt und der Schalter 100 geschlossen wird. Wenn der Schalter 100 geschlossen ist, dann ist der Kondensator in dem Tiefpaßfilter 89 mit der Erde verbunden und wird somit entladen. Das Entladen des Kondensators in dem Tiefpaßfilter 89 vermindert die Spannung, die an dem Spannungssteueranschluß des VCO 73 anliegt, was den VCO 73 veranlaßt, die Frequenz des RF-Ausgangssignals zu vermindern. Folglich wird die Frequenz des Ausgangssignals von dem geteilten N-Register 93 vermindert, bis der Phasen/Frequenzdetektor 94 feststellt, daß die Frequenzen der Signalausgänge von dem Geteilt-durch-R-Register 92 und Geteilt-durch-N-Register 93 die gleichen sind.

Der Steuerlogikschaltkreis 95 ist vorgesehen, um wahlweise den Phasen/Frequenzdetektor 94 von dem Senken/Quellen-Schalterkreis 98 zu verbinden oder abzutrennen, in Übereinstimmung mit dem logischen Pegel der ASK-Daten, die aus dem Speicher des Mikrocontrollers 57 während eines Sendemodus gelesen werden. Während eines Sendemodus schaltet der Mikrocontroller 57 den VCO 73 ein und aus, unter Verwendung der ASK-Daten, die in seinem Speicher für den gewählten Kanal gespeichert sind, um die ASK- Daten auf dem RF-Trägersignal, das von dem VCO 73 erzeugt wird, aufzumodulieren für die Übertragung des gelernten Datenkodes. Wenn der VCO 73 durch die ASK-Daten abgeschaltet ist, dann fällt die Frequenz des Signalausgangs von dem VCO 73, wie sie durch den PLL-Kreis 85 detektiert wird, auf Null ab. Wenn in dem PLL-Kreis 85 keine geeigneten Einrichtungen vorgesehen wären, dann würde der Phasen/Frequenzdetektor 94 den Senken/- Quellen-Schalterkreis 98 in der Weise steuern, daß die Frequenzsteuerspannung, die an dem VCO 73 anliegt, beträchtlich erhöht wird, wenn der VCO 73 abgeschaltet ist. Dann würde beim Einschalten der VCO 73 anfänglich eine Übertragung bei einer Trägerfrequenz beginnen, die weit über der gewünschten liegt. Um zu verhindern, daß der PLL-Kreis 85 dramatisch die Frequenz des VCO 73 während des abgeschalteten Zustandes erhöht, ist der Steuerlogikschaltkreis 95 vorgesehen, um wahlweise den Phasen/Frequenzdetektor 94 von dem Senken/Quellen-Schalterkreis 98 abzukoppeln, wenn die ASK-Daten auf einem Pegel liegen, der den VCO 73 abschaltet.

Um die Phasenbeziehung zwischen den Signalausgängen von dem Geteilt- durch-R-Register 92 und dem Geteilt-durch-R-Register 93 nach dem Abschalten des VCO 73 beizubehalten, werden die ASK-Daten, die von dem Speicher des Mikrocontrollers 57 während des Sendemodus ausgelesen werden, vorgesehen, um das Geteilt-durch-R-Register 92 und das Geteilt-durch-N-Register 93 in Synchronisation mit dem VCO 73, der ebenfalls durch das ASK-Datensignal ein- und ausgeschaltet wird, ein- und auszuschalten.

Um die Übertragung von Signalen während des Lernmodus zu verhindern, steuert der Seriellanschluß- und Steuerlogikschaltkreis 75 (Fig. 6A) das Ein- und Abschalten des VGA 74 und des Sendeverstärkers 77 durch Anlegen eines Sendesteuersignals TX. In ähnlicher Weise liefert der Seriellanschluß- und Steuerlogikschaltkreis 75 ein Empfangssteuersignal RX, welches angelegt wird, um wahlweise den Mischer 79, den Empfangspuffer 81, den Verstärker 83 und den Integrator 84 ein- und auszuschalten, wie es durch die gestrichelt gezeichneten Einschalteingänge von Fig. 6A gezeigt ist.

Der RF-Schaltkreis 58 ist vorzugsweise in einem anwendungsspezifischen integrierten Schaltkreis (ASIC) 101 enthalten, welcher hergestellt wird unter Verwendung von existierenden integrierten Schaltkreistechnologien. In der bevorzugten Ausführungsform, die in Fig. 6A gezeigt ist, sind die folgenden Elemente auf einem Substrat 102 des ASIC 101 vorgesehen: VGA 74; Sendeverstärker 77; Mischer 79; Empfangspuffer 81; Verstärker 83; Integrator 84; PLL-Kreis 85; Verstärker 87; Komparator 88; Spannungssteuerpuffer 90; und der Oszillator 103 des VCO 73. Obwohl der Kopplungsschaltkreis 75, der Ausgangskondensator 78, der Eingangskondensator 80, der Bandpaßfilter 82, der Referenzoszillator 86, der Tiefpaßfilter 89 und der LC-Resonatorteil 104 des VCO 73 nicht als enthalten in dem ASIC 101 gezeigt sind, um den Einschluß von relativ großen Kondensatoren in dem Substrat 102 zu vermeiden, können diese Elemente dennoch in dem ASIC 101 enthalten sein.

Nach der Beschreibung der elektrischen Schaltkreiselemente des Sendeempfängerschaltkreises 55 wird nun die Weise, in welcher der Mikrocontroller 57 den Sendeempfängerschaltkreis 55 steuert, diskutiert mit Bezug auf die Fig. 8, 9A bis 9G, 10, 11A bis 11B und 12. In den Fig. 9A bis 9G sind die Übertragungsteile des Flußdiagramms bezeichnet mit einem Buchstaben, der gegebenenfalls von einer Zahl gefolgt wird. Der Bezugsbuchstaben bezeichnet den Buchstabenteil der Figurenzahl nach Fig. 9. Beispielsweise der Übertragungsteil, der mit C bezeichnet ist, zeigt einen Übertrag in dem Vorgang auf einen Übertragungseingangsteil, der mit C in Fig. 9C bezeichnet ist. Die optionale Zahl, die dem Bezugsbuchstaben folgt, gibt einen eine Anzahl von Eingangspunkten in dem Vorgang wieder, der in der Figur entsprechend dem Bezugsbuchstaben gezeigt ist. Beispielsweise der Übertragungsteil, der mit E1 bezeichnet ist, zeigt einen Übertrag zu dem Vorgang, der in der Fig. 9E gezeigt ist, zu einem Übertragungseingangsteil, der mit E1 bezeichnet ist.

Wie in dem Testblock 200 gezeigt ist (Fig. 8), beginnt der Betrieb, wenn eine der Druckknopfschalter 44, 46 und 47 betätigt wird. Bei der Feststellung, daß einer der Schalter 44, 46 und 47 niedergedrückt wurde, empfängt der Mikrocontroller 57 ein Signal durch die Schnittstelle 49 (Fig. 5) und initialisiert seine Anschlüsse und das RAM, wie im Block 202 gezeigt ist. Als nächstes startet das Programm einen 20-Sekunden-Zeitgeber (Block 204) und liest die Kanäle entsprechend dem Schalter 44, 46 und 47, der gedrückt wurde (Block 206). Als nächstes stellt das Programm für den Mikrocontroller 57 fest, ob der gewählte Kanal angelernt wurde (Block 208). Wenn der gewählte Kanal zuvor angelernt wurde, lädt der Mikrocontroller 57 die Daten, die mit dem gewählten Kanal assoziiert sind, in sein RAM (Block 210), setzt den Verstärkungsfaktor des VGA 74 und die Frequenz, die von dem VCO 73 ausgegeben wird, und stimmt die Antenne 59 in Übereinstimmung mit den Daten, die mit dem gewählten Kanal assoziiert sind, ab (Block 212). Der Mikrocontroller 57 setzt die Frequenz des VCO 73 durch Vorsehen von geeigneten Ausgangssignalen, welche die Werte R und N des Geteilt durch-R-Registers 92 und Geteilt-durch-N-Registers 93 wiedergeben, über den Seriellanschluß- und Steuerlogikschaltkreis 75.

Der Mikrocontroller 57 setzt den Verstärkungsfaktor des VGA 74 durch Liefern eines Steuersignals an den Seriellanschluß- und Steuerlogikschaltkreis 75 über die SCL- und SDA-Leitungen. Das GAIN-Steuersignal, das einen Verstärkungsfaktor-Steuereingang des VGA 74 zugeführt wird, kann aus einem 5- Bit-Wert bestehen, wodurch 32 mögliche Verstärkungsfaktor-Pegel gegeben sind. Da die FCC-Vorschriften verschiedene Leistungspegel in Abhängigkeit von dem Auslastungsgrad des Übertragungssignals erlauben, ist es für den lernfähigen Sendeempfänger vorteilhaft, wenn er in der Lage ist, dynamisch den Verstärkungsfaktor des Sendesignals einzustellen. Durch Vorsehen einer Anzahl von möglichen Verstärkungsfaktor-Pegeln kann daher der Senderempfänger 43 mit dem maximal erlaubten Leistungspegel für jede der verschiedenen Frequenzen und unkodierten Signale, die er übertragen kann, senden.

Um dem geeigneten Verstärkungsfaktor-Pegel für ein gegebenes übertragenes Betätigungssignal zu optimieren, sieht der Mikrocontroller 57 zunächst auf die Frequenz des Signals, das übertragen werden soll, um seine relative Leistung zu bestimmen. Unter der Annahme, daß jeder der 32 möglichen Verstärkungsfaktor-Pegel einer anderen ganzen Zahl zwischen 0 und 32 entspricht, wobei 0 die maximale Verstärkungsfaktor-Einstellung und 32 die minimale Verstärkungsfaktor-Einstellung wiedergibt, wählt der Mikrocontroller 57 einen anfänglichen Verstärkungsfaktor-Pegel auf der Grundlage der Frequenz des Signals, das übertragen werden soll. Beispielsweise kann der Mikrocontroller 57 einen anfänglichen Verstärkungsfaktor-Pegel von 5 für ein starkes Signal und einen anfänglichen Verstärkungsfaktor-Pegel von 0 für ein relativ schwaches Signal auswählen. Dann bestimmt der Mikrocontroller 57 den Auslastungsgrad des Kodes durch Aufnehmen einer bestimmten Anzahl von Gesamtabtastungen des Kodes innerhalb einer vorbestimmten Zeitdauer, Zählen der Anzahl von Abtastungen des Kodes mit einem Hochlogik-Pegel, Multiplizieren der gezählten Zahl von Abtastungen mit einem Hochlogik-Pegel mit einer vorbestimmten Konstante, um ein Produkt zu bestimmen und Teilen des Produktes durch eine vorbestimmte Anzahl von Gesamtabtastungen. Der Mikrocontroller 57 stellt den anfänglich gewählten Verstärkungsfaktor-Pegel auf der Grundlage des Auslastungsgrades ein. Wenn beispielsweise der anfängliche Verstärkungsfaktor- Pegel 5 ist, stellt der Mikrocontroller 57 den Verstärkungsfaktor-Pegel auf einen Pegel ein, der zwischen 5 und 32 liegt, wo der niedrigste Verstärkungsfaktor-Pegel (32) dem höchsten Auslastungsgrad entspricht, und der höchste Verstärkungsfaktor-Pegel (5) nicht den anfänglichen Verstärkungsfaktor-Pegel übersteigt, welcher dem niedrigsten Auslastungsgrad entspricht. Der Mikrocontroller 57 kann ebenfalls einen Verstärkungsfaktor-Pegel auf der Grundlage einer Bestimmung treffen, ob der Datenkode schneller oder langsamer ist. Ein Beispiel, wie ein Auslastungsgrad des Kodesignals bestimmt werden kann und ein Ausgangsleistungspegel auf der Grundlage des Auslastungsgrades und der Frequenz des zu übertragenden Signals gewählt werden kann, ist in dem US- Patent Nr. 5,442,340 offenbart. Die Weise, durch welche der Mikrocontroller 57 feststellt, daß das Datenkodesignal, das in dem empfangenen Betätigungssignal vorgesehen ist, schnell oder langsam ist, wird unten beschrieben.

Der Verstärkungsfaktor des VGA 74 kann vorzugsweise verändert werden zwischen 15 und 20 dB, und der Sendeverstärker 77 hat vorzugsweise einen Verstärkungsfaktor von 25 dB. Zusammen ergeben der VGA 74 und der Sendeverstärker 77 ein variabler Verstärkungsfaktor von 10 dB. Vorzugsweise liegt die Ausgangsleistung des Sendeempfängers 43 zwischen 0 und 5 dBm.

Der Mikrocontroller 57 stimmt die Antenne 59 ab durch Liefern von Antennensteuerdaten an den D/A-Konverter 72. Die Antennensteuerdaten haben vorzugsweise einen 8-Bit-Wert, welcher aus der Frequenz des VCO 73 berechnet werden kann oder von einer Tabelle gelesen werden kann, welche eine Liste von 8- Bit-Werten enthält, die mit den verschiedenen Frequenzen assoziiert sind, die von dem VCO 73 ausgegeben werden können. Im allgemeinen wird der Spannungsausgang des D/A-Konverters 72 in der Weise geändert, daß er von 0,5 bis 4,5 V linear in Bezug auf einen Frequenzbereich von 220 bis 440 MHz variiert. Folglich gibt jeder Schritt in dem 8-Bit-Wert, der von dem Mikrocontroller 57 geliefert wird, einen 15,6 mV-Schritt in der Ausgangsspannung des D/A- Konverters 72 wieder. Die 8-Bit-Antennensteuerdaten können zuvor in Verbindung mit dem ausgewählten Kanal gespeichert werden oder können aus den Frequenzdaten berechnet werden, nachdem die Daten aus dem Speicher ausgelesen wurden. Die Kapazität der Reaktanzdiode 71 variiert linear und umgekehrt zur Spannung, die an ihrer Kathode anliegt. Beispielsweise kann die Reaktanzdiode 71 eine Kapazität von 14 pF aufweisen, wenn die angelegte Spannung 0,5 V beträgt, und kann eine Kapazität von 2,4 pF aufweisen, wenn die angelegte Spannung 4,5 V ist. Auf diese Weise kann die kleine Schleifenantenne 70, welche eine relativ enge Bandbreite zum Empfang und Übertragen von Signalen aufweist, eingestellt werden auf eine Resonanzfrequenz, die mit der Trägerfrequenz des übertragenen oder empfangenen Signals übereinstimmt, so daß sie effizienter ein RF-Betätigungssignal von einem Fernsender empfängt, und das RF-Sendesignal, das von dem Senderverstärker 76 bereitgestellt wird, abstrahlt. Durch Vorsehen der Möglichkeit einer dynamisch abstimmbaren Antenne 59 und Variieren des Verstärkungsfaktors des Ausgangssignals, wie es an die Kathode der Reaktanzdiode 71 durch den Ausgangskondensator 78 angelegt wird, behält der Schaltkreis 55 des lernfähigen Sendeempfängers eine übereinstimmende Impedanz der Antenne 59 und der Ausgangsimpedanz des RF- Schaltkreises 58 bei.

Nach dem Setzen des Verstärkungsfaktors des VGA 74, der Frequenz des VCO 73 und dem Abstimmen der Antenne 59, wie in Block 212 (Fig. 8) gezeigt ist, liest der Mikrocontroller 57 den Datenkode, der in dem Speicher in Verbindung mit dem ausgewählten Kanal gespeichert ist und liefert diese ASK-Daten an den VCO 73 und den PLL-Kreis 85, um das RF-Signal, das von dem VCO 73 erzeugt wird, zu modulieren durch Abschalten und Einschalten des VCO 73 mit den ASK- Daten. Zudem weist der Mikrocontroller 57 den Seriellanschluß- und Steuerlogikschaltkreis 75 an, ein Sendesignal TX an den VGA 74 und den Sendeverstärker 77 auszugeben, um die Übertragung des modulierten RF- Ausgangssignals von dem VCO 73 zu veranlassen, wie durch Block 214 gezeigt ist.

Während die obigen Schritte ausgeführt werden, überwacht der Mikrocontroller 57 den 20-Sekunden-Zeitgeber, um festzustellen, ob der Druckknopfschalter, der gedrückt worden war, stetig für ein 5-Sekunden- Zeitintervall gedrückt worden ist (Block 216). Wenn das 20-Sekunden-Intervall nicht abgelaufen ist, dann fährt der Mikrocontroller 57 fort, das RF-Signal zu übertragen, das mit dem gewählten Kanal assoziiert ist (Block 214). Wenn der Mikrocontroller 57 in Block 216 feststellt, daß der Schalter stetig für das 20- Sekunden-Intervall gedrückt worden war, oder wenn der Mikrocontroller 57 in Block 208 feststellt, daß der Kanal, der mit dem gedrückten Schalter assoziiert ist, nicht angelernt worden ist, dann beginnt der Mikrocontroller 57 eine Lernsequenz, die in Block 218 (Fig. 9A) beginnt. Vor der Beschreibung des detaillierten Vorgangs, der von dem Mikrocontroller 57 in dem Lernmodus ausgeführt wird, wird unten ein allgemeiner Überblick gegeben.

Während einer Lernsequenz liefert der Mikrocontroller 57 Frequenzsteuerdaten, die die Werte R und N für eine Anfangsfrequenz wiedergeben, an den PLL-Kreis 85 (Fig. 6A) und schaut nach der Anwesenheit von empfangenen Daten auf einem RF-Sendesignal B (Fig. 5), die von der Antenne 59 empfangen werden, durch den Mischer 79, den Tiefpaßfilter 82 und den Verstärker 83 verarbeitet werden, und dem Mikrocontroller 57 von dem Integrator 84 zugeführt werden. Beim Empfang der Frequenzsteuerdaten liefert der PLL-Kreis 85 eine Frequenzsteuerspannung an den Frequenzsteueranschluß des VCO 73. Der VCO 73 erzeugt ein Referenzsignal mit einer Referenzfrequenz entsprechend der Frequenzsteuerspannung und liefert das Referenzsignal an den Mischer 79. Wenn das Referenzsignal eine vorbestimmte Beziehung zu der Trägerfrequenz des empfangenen RF-Aktivierungssignals B aufweist, liefert der Integrator 84 das Kodesignal des empfangenen Aktivierungssignals an den Mikrocontroller 57. In der bevorzugten Ausführungsform existiert die vorbestimmte Beziehung, wenn die Differenz zwischen der Referenzfrequenz und der Trägerfrequenz des empfangenen Aktivierungssignals gleich 3 MHz ist.

Wenn der Mikrocontroller 57 kein Kodesignal von dem Integrator 84 für die anfängliche Frequenz empfängt, dann wählt der Mikrocontroller 57 in der nächsten Schleife eine andere Frequenz und versorgt den PLL-Kreis mit Frequenzsteuerdaten entsprechend der neuen Frequenz. Der Mikrocontroller 57 fährt fort, neue Frequenzen in dieser Weise auszuwählen, bis ein Kodesignal detektiert wird, wie es durch ein Signal von dem Integrator 84 angezeigt wird. Der Mikrocontroller 57 bestätigt die Anwesenheit eines Kodesignals unter Verwendung eines Verifikationsunterprogramms, welches die Anzahl der ansteigenden Flanken zählt, die in jedem Signal auftreten, das von dem Integrator 84 in einem vorbestimmten Zeitintervall empfangen wird, und stellt fest, daß Daten vorhanden sind, wenn die gezählte Anzahl von ansteigenden Flanken einen bestimmten Schwellenpegel überschreitet. Das Verifikationsunterprogramm ist unten ausführlich beschrieben.

Beim Detektieren eines Kodesignals, welches vorzugsweise auftritt, wenn die Referenzfrequenz gleich 3 MHz unterhalb der Trägerfrequenz des empfangenen Aktivierungssignals liegt, speichert der Mikrocontroller 57 die Frequenzsteuerdaten entsprechend der Trägerfrequenz des empfangenen Betätigungssignals und erhöht die Referenzfrequenz um 3 MHz. Idealerweise sollte das Kodesignal bei dieser Frequenz verschwinden, jedoch wenn das Kodesignal bei dieser Frequenz nicht verschwindet, dann versucht der Mikrocontroller 57 das Kodesignal, das er noch empfängt bei dieser Frequenz, zu kodieren, um festzustellen, ob das Kodesignal nur ein Rauschteil zu dem Kodesignal ist, der bei der Frequenz von 3 MHz unterhalb detektiert wurde, oder ob das Kodesignal, das bei dieser Frequenz empfangen wird, mehr als nur Rauschen ist.

Beim Versuch, das Kodesignal zu kodieren, kann der Mikrocontroller 57 einen strengen Test auf dem Kodesignal ausführen, um festzustellen, ob das Kodesignal gültig ist. Wie unten noch ausführlicher beschrieben wird, versucht der Mikrocontroller 57 das Kodesignal zu kodieren, unter Verwendung eines ENKODE-Unterprogramms, welches das Kodesignal weiter analysiert, um sein Modulationsschema zu identifizieren, und speichert das Kodesignal in einen Speicher, unter Verwendung der geeignetsten Kodiertechnik für das identifizierte Modulationsschema des Kodesignals. Wenn das ENKODE-Unterprogramm das Modulationsschema des Kodesignals identifizieren kann und das Kodesignal speichert, wird der Versuch zur Kodierung des Kodesignals als erfolgreich angenommen.

Wenn das Kodesignal, das bei dieser erhöhten Frequenz empfangen wird, die der Frequenz des empfangenen Aktivierungssignals entspricht, erfolgreich kodiert worden ist, dann stellt der Mikrocontroller 57 fest, daß das Kodesignal, das sowohl bei der anfänglichen Frequenz wie auch bei der erhöhten Frequenz empfangen wurde, nicht gültig ist, weil auf der Grundlage von empirischen Daten ein gültiges Kodesignal nicht bei zwei Frequenzen kodierbar sein sollte, die um 3 MHz voneinander entfernt sind. Wenn festgestellt ist, daß das Kodesignal bei dieser Frequenz nicht gültig ist, wählt das Programm, das von dem Mikrocontroller 57 ausgeführt wird, eine neue Frequenz und wiederholt den obigen Vorgang, bis ein gültiges Kodesignal detektiert wird.

Wenn ein Kodesignal nicht detektiert wird, oder wenn ein nicht-kodierbares Kodesignal bei der Frequenz von 3 MHz oberhalb der Frequenz, bei welcher das Kodesignal zuerst empfangen wurde, detektiert wird, erhöht der Mikrocontroller 57 die Frequenz um weitere 3 MHz und schaut nach einem Kodesignal. Im Idealfall sollte das Kodesignal, das bei der vorangegangenen Frequenz verschwunden ist, erneut bei dieser erhöhten Frequenz auftauchen, da sie um 3 MHz verschieden ist von der Sendefrequenz B, und der Frequenzdifferenzkomponentenausgang von dem Mischer 79 geht durch den Bandpaßfilter 82.

Wenn das Kodesignal erneut auftaucht, ändert der Mikrocontroller 57 die Referenzfrequenz auf die Frequenz, bei welcher das Kodesignal zuerst detektiert wurde (d. h. bei 3 MHz unterhalb der Frequenz des Betätigungssignals B), und kodiert und speichert das Kodesignal. Im allgemeinen speichert der Mikrocontroller 57 das Kodesignal durch Abtasten des Signals mit einer relativ hohen Abtastrate, wie beispielsweise eine Abtastung pro 68 µs. Verschiedene Abtastraten können für verschiedene Kodesignale gewählt werden, auf der Grundlage der detektierten Charakteristiken des Kodeformates des empfangenen Kodesignals. Auf diese Weise kann der Mikrocontroller 57 das Kodesignal während des Sendemodus reproduzieren durch Lesen des gespeicherten Kodesignals aus dem Speicher, unter Verwendung der gleichen Abtastrate, bei welcher das Kodesignal gespeichert wurde. Alternativ können die Daten, die die Anzahl von aufeinanderfolgenden Abtastungen des Kodesignals bei höheren und niedrigeren logischen Zuständen wiedergeben, gespeichert werden, oder es können Daten, die die Anzahl von Perioden bei einer bestimmten Datenfrequenz wiedergeben, gespeichert werden.

Um zweifach zu kontrollieren, daß das empfangene Kodesignal gültig ist, setzt der Mikrocontroller 57 vorzugsweise eine DATPREV-Markierung, kehrt zum Anfang der Lernsequenz zurück, wählt eine neue höhere Frequenz und bestätigt, daß das zuvor detektierte Kodesignal gültig ist, vorausgesetzt, ein Kodesignal wird bei dieser neuen Frequenz nicht detektiert. Mit diesem allgemeinen Überblick über die Lernsequenz wird nun eine ausführlichere Beschreibung mit Bezug auf die Fig. 9A bis 9G, 10, 11A, 11B und 12 gegeben.

Der Mikrocontroller 57 beginnt die Lernsequenz in Block 218 des Programms (Fig. 9A) durch Rückgewinnen der R- und N-Frequenzsteuerdaten, welche eine Frequenz von 3 MHz unterhalb einer ersten Frequenz wiedergeben, die in einer vorgespeicherten Frequenztabelle gegeben ist, und durch Löschen eines X-Registers. Vorzugsweise umfaßt die Frequenztabelle zunächst in steigender Reihenfolge die bekannten Betriebsfrequenzen von Garagentorsendern, die nur für eine bestimmte Zeitdauer (d. h. ungefähr 2 Sekunden) gesendet werden, wie beispielsweise die älteren kanadischen Garagentorsender. Diesen kurzzeitig übertragenen Frequenzen folgen in der Frequenztabelle die Frequenzen, bei welchen andere kommerziell erhältliche Garagentorsender bekanntermaßen arbeiten. Die Frequenzen, die mit kurzzeitigen Sendern assoziiert sind, sind zuerst in der Frequenztabelle vorgesehen, um die Wahrscheinlichkeit zu erhöhen, daß ein erfolgreiches Lernen auftritt, bevor ein solcher kurzzeitiger Sender aufhört, sein RF-Betätigungssignal zu senden. In dem Fall, daß das RF-Betätigungssignal, das von dem Garagentorsender gesendet wird, keine Frequenz aufweist, die in der Frequenztabelle gespeichert ist, erhöht der lernfähige Sendeempfänger 43 einer Anfangsfrequenz in 1 MHz-Intervallen, bis die Frequenz des empfangenen RF- Betätigungssignals identifiziert ist.

Nach dem Rückgewinnen der ersten oder nächsten verfügbaren Frequenzen in der Frequenztabelle stimmt der Mikrocontroller 57 die Antenne 59 auf eine Resonanzfrequenz ab, welche mit der gewonnenen Frequenz übereinstimmt (Block 220). Zudem löscht der Mikrocontroller 57 ein Modusspeicherregister (MODSV). Als nächstes stellt der Mikrocontroller 57 die Frequenz des Signals, das von dem VCO 73 erzeugt wird, auf eine Differenzfrequenz von 3 MHz unterhalb der gewonnenen Frequenz ein durch Zuführen der geeigneten R- und N-Werte in dem Geteilt-durch-R-Register 92 und dem Geteilt-durch-N-Register 93 und veranlaßt den Seriellanschluß- und Steuerlogikschaltkreis 75, ein empfangenes Signal RX auszugeben, um den Empfangspuffer 81, den Mischer 79, den Empfangsverstärker 83 und den Integrator 84 einzuschalten.

Als nächstes gibt der Mikrocontroller 57 ein Signal aus, um zu veranlassen, daß die LED 48 blinkt, um die Person, welche auf einen der Schalter 44, 46 und 47 gedrückt hat, zu informieren, daß sie den Garagentorfernsender 65 aktivieren soll, damit der lernfähige Sendeempfänger 43 angelernt werden kann. Anschließend empfängt die Antenne 59 das RF-Betätigungssignal, das von dem Fernsender 65 gesendet wird, und liefert das empfangene Signal an den Mischer 79, wo das empfangene RF-Bestätigungssignal mit dem Signalausgang von dem VCO 73 gemischt wird. Wenn die Frequenz des Signalausgangs von dem VCO 73 um 3 MHz unterhalb oder oberhalb der Frequenz des empfangenen RF- Betätigungssignals liegt, dann detektiert der Mikrocontroller 57 alle ASK-Daten, die in dem empfangenen RF-Betätigungssignal enthalten sind, und ruft ein "VERIFY"-Unterprogramm auf, um die Anwesenheit eines gültigen Datenkodesignals zu verifizieren (Block 222) und um den Datenkode als "schnelle" oder "langsame" Daten zu identifizieren.

Schnelle Daten werden detektiert, wenn die Daten mehr als fünf ansteigende Flanken in einem 850 µs-Intervall aufweisen. Langsame Daten werden detektiert, wenn die Daten fünf oder weniger ansteigende Flanken in einem 850 µs-Intervall, doch mehr als fünf ansteigende Flanken in einem 70 µs- Intervall aufweisen. Schnelle Daten umfassen zwei allgemeine Typen von Daten- GENIE-Daten, welche von Sendern der Marke GENIE gesendet werden, und nicht-GENIE-(Einzelton)Daten. Die Unterscheidung zwischen GENIE- und nicht- GENIE-Daten wird in einem ENKODE-Unterprogramm getroffen, das unten beschrieben ist. Die GENIE-Daten unterscheiden sich von den Daten, die von anderen Marken von Garagentorfernsendern gesendet werden, dadurch, daß die GENIE-Daten frequenzmodulierte Daten sind mit Pulswiederholungsraten, die zwischen 10 und 20 kHz laufen. GENIE-Daten werden typischerweise bei einer Trägerfrequenz gesendet, die zwischen 290 und 320 MHz in 5-MHZ-Intervallen liegt. Wie aus der Beschreibung unten ersichtlich ist, beeinflußt die Klassifikation der Daten entweder als schnell, langsam, GENIE oder Einzelton die Art und Weise, durch welche der Mikrocontroller 57 die Daten kontrolliert, speichert und kodiert.

DAS VERIFY-Unterprogramm ist in Fig. 10 gezeigt und beginnt bei Block 224, wo der Mikrocontroller 57 einen 850 µs-Zeitgeber startet. In den Blöcken 226 und 228 zählt der Mikrocontroller 57 die Anzahl der steigenden Flanken in den ASK-Daten innerhalb des 850 µs-Intervalls, das von dem Zeitgeber gemessen wird. In Block 230 bestimmt der Mikrocontroller 57, ob die Anzahl der steigenden Flanken größer als fünf ist. Wenn die Anzahl der steigenden Flanken größer als fünf ist, setzt der Mikrocontroller 57 eine Datenerkennungsmarkierung (DACK) auf "1", was darauf hinweist, daß die Daten verifiziert wurden, und setzt ein Modus-Bit auf "1", was anzeigt, daß die Daten schnell sind (Block 232) und kehrt zu Block 234 (Fig. 9A) zurück, wo der Mikrocontroller 57 das MODSV-Register aktualisiert, um den Wert des Modus-Bits zu speichern.

Wenn das Mikrocontollerprogramm in Block 230 feststellt, daß die Anzahl der detektierten ansteigenden Flanken nicht größer als fünf ist, dann geht das Programm weiter zu Block 236, wo es einen 70-ms-Zeitgeber startet. In den Blöcken 238 und 240 zählt das Programm die Anzahl der steigenden Flanken, die während eines 70-ms-Intervalls detektiert werden. Wenn die Anzahl der steigenden Flanken größer als fünf ist (Block 242), dann setzt das Programm die DACK-Markierung auf "1" und das Modus-Bit auf "0" (Block 244), was darauf hinweist, daß die Daten langsam sind, und kehrt zu dem Block zurück, der dem Block folgt, welcher zuletzt das VERIFY-Unterprogramm aufgerufen hat. Wenn der Mikrocontroller 57 feststellt, daß die Anzahl der steigenden Flanken, die während des 70-ms-Intervalls detektiert wurden, nicht größer als fünf ist, dann setzt das Programm die DACK-Markierung auf "0", was die Abwesenheit von verifizierten ASK-Daten anzeigt, und setzt den Modus-Bit auf "0" und kehrt zu dem Block zurück, der dem Block folgt, welcher zuletzt das VERIFY- Unterprogramm aufgerufen hat, wie in Block 246 gezeigt ist.

Mit Bezug zurück zu Fig. 9A schaut das Programm, nachdem es von dem VERIFY-Unterprogramm zurückgekehrt ist und das MODSV-Register aktualisiert hat, auf die DACK-Markierung, um festzustellen, ob verifizierte ASK-Daten vorliegen (Block 248). Wenn diese Daten nicht vorliegen, dann geht das Programm zu Block 250, wo ein X-Zähler erhöht wird. Dann stellt das Programm fest, ob der X-Zähler gleich 1 ist (Block 252). Wenn festgestellt wird, daß der X-Zähler gleich 1 ist, vermindert der Mikrocontroller 57 die Frequenz des VCO 73 um 1 MHz (Block 254) und wiederholt dann die Schritte, die in den Blöcken 220 bis 234 ausgeführt sind. Dann stellt in Block 248 der Mikrocontroller 57 erneut fest, ob Daten als vorhanden detektiert worden sind. Beim Nachsehen nach Daten bei einer Frequenz von 4 MHz unterhalb einer Frequenz, die in der Frequenztabelle gespeichert ist, kann der Mikrocontroller 57 kontrollieren, ob das empfangene Betätigungssignal bei einer leicht geringeren Frequenz gesendet wurde als zu erwarten war, aufgrund von Produktionsabweichungen, die in dem Fernsender vorhanden sein können.

Wenn Daten erneut nicht vorhanden sind, dann erhöht das Programm den X-Zähler (Block 250) und kontrolliert, ob der Wert von X gleich 1 ist (Block 252). Wenn X nicht gleich 1 ist, dann geht das Programm weiter zu Block 256, wo es feststellt, ob irgendwelche Daten zuvor detektiert worden sind durch Ansehen der DATPREV-Markierung. Wie unten diskutiert wird, wird die DATPREV- Markierung nur gesetzt, nachdem das empfangene Kodesignal streng getestet worden ist. Wenn Daten zuvor detektiert worden sind, veranlaßt der Mikrocontroller 57 die LED 48 zu einem schnellen Blinken (Block 258), was eine erfolgreiche Lernsequenz anzeigt. Wenn andererseits das Mikrocontroller programm feststellt, daß zuvor keine Daten detektiert worden sind, kehrt es zu Block 218 zurück, um die nächste Frequenz in der Frequenztabelle zu holen und um das X-Register zu löschen.

Der Mikrocontroller 57 wiederholt die Abfolge von Schritten, die oben ausgeführt und in den Blöcken 218 bis 256 identifiziert wurden, bis der Mikrocontroller 57 die Anwesenheit von Daten in Block 248 detektiert. Wenn Daten vorhanden sind, geht das Programm weiter zu Block 260 (Fig. 9B), wo es den Wert von X speichert, das den Wert von "0" hat, wenn Daten detektiert wurden, als die Frequenz des VCO 73 um 3 MHz unterhalb der letzten von der Frequenztabelle geholten Tabelle lagen, oder das den Wert "1" hat, wenn die Frequenz des VCO 73 um 4 MHz unterhalb der letzten geholten Frequenz aus der Frequenztabelle lag. Als nächstes addiert das Mikrocontrollerprogramm die Zwischenfrequenz (IF) des Bandpaßfilters 82, die vorzugsweise 3 MHz ist, auf die Frequenz des Signals, das zuvor von dem VCO 73 ausgegeben wurde. Weiterhin stimmt der Mikrocontroller 57 die Antenne auf eine geeignete Frequenz für diese erhöhte VCO-Frequenz ab (Block 262).

Als nächstes kontrolliert das Programm in Block 264, um festzustellen, ob Daten vorhanden sind, durch Aufrufen des VERIFY-Unterprogramms. Wenn die Frequenz des VCO 73 bei 3 MHz unterhalb der Frequenz des empfangenen RF- Betätigungssignals lag, als der Mikrocontroller 57 die Anwesenheit von Daten in Block 248 (Fig. 9A) verifiziert hat, dann werden die detektierten Daten typischerweise verschwinden, wenn eine Frequenz des VCO 73 um 3 MHz erhöht wird, so daß sie gleich ist zur Frequenz des RF-Betätigungssignals. Wenn jedoch der Mikrocontroller 57 in Block 266 feststellt, daß Daten vorhanden sind, wenn die Frequenz des VCO 73 um 3 MHz erhöht wird, dann kontrolliert das Mikrocontrollerprogramm den Wert von X in Block 268, um festzustellen, ob die Frequenz des VCO 73 zuvor eingestellt wurde auf 4 MHz unterhalb der Frequenz, die zuletzt aus der Frequenztabelle geholt worden ist. Wenn die VCO-Frequenz um 4 MHz unterhalb der zuletzt geholten Frequenz von der Frequenztabelle liegt, dann erhöht der Mikrocontroller 57 die VCO-Frequenz um 1 MHz, stimmt die Antenne 59 erneut ab (Block 270) und versucht erneut, die Anwesenheit von Daten zu verifizieren durch Rückkehr zu Block 264. Wenn Daten erneut detektiert werden, geht das Programm weiter zu Block 272, wo der Modus-Bit der ursprünglichen Daten, die verifiziert wurden, auf seinen ursprünglichen Wert, der in dem MODSV-Register gespeichert ist, gesetzt wird. Dann gibt das Mikrocontrollerprogramm die detektierten Daten durch einen strengeren Test durch Aufruf eines "ENKODE"-Unterprogramms in Block 274.

In dem ENKODE-Unterprogramm, das in den Fig. 11A und 11B gezeigt ist, löscht der Mikrocontroller 57 zunächst sein RAM in Block 276 und stellt fest, ob das Modus-Bit gleich 1 ist, in Block 278. Wenn das Modus-Bit gleich 1 ist, ermöglicht der Mikrocontroller 57 Unterbrechungen (Block 280), so daß er jede Periode in der Datenkette, entweder als 10 kHz oder 20 kHz, identifizieren kann (Block 282). Als nächstes stellt der Mikrocontroller 57 fest, ob er zwölf aufeinanderfolgende 10 kHz-Perioden empfangen hat (Block 284), um festzustellen, ob die Daten frequenzmoduliert wurden, entsprechend einem Betätigungssignal, das von einem Sender der Marke GENIE gesendet wurde. Wenn zwölf aufeinanderfolgende 10 kHz-Perioden nicht empfangen wurden, dann erhöht das Programm einen Fehlerzähler (Block 286) und kontrolliert, ob der Fehlerzähler einen zu hohen Wert erreicht hat (Block 288). Vorausgesetzt, daß der Fehlerzähler keinen zu hohen Wert erreicht hat, fährt der Mikrocontroller 57 fort, jede Periode als 10 kHz oder 20 kHz zu identifizieren (Block 282) und stellt fest, ob zwölf aufeinanderfolgende 10 kHz-Perioden empfangen worden sind (Block 284).

Wenn der Mikrocontroller 57 zwölf aufeinanderfolgende 10 kHz-Perioden empfangen hat und das RAM mit den empfangenen Daten entsprechend der Zahl von 10 kHz- oder 20 kHz-Perioden gefüllt hat (Block 290), dann setzt das Programm eine Erfolgsmarkierung (Block 292) und kehrt zu dem Block zurück, der dem Block folgt, in welchem das ENKODE-Unterprogramm zuletzt aufgerufen wurde.

Wenn jedoch in Block 288 das Programm 57 feststellt, daß der Fehlerzähler einen zu hohen Wert erreicht hat, dann bestimmt es, daß die empfangenen Daten "Einzeltondaten" sind und setzt eine Markierung, die anzeigt, daß die Daten Einzeltondaten sind (Block 294). In Block 296 bestimmt der Mikrocontroller 57 dann, ob die Daten längere Todzeitperioden haben. Wenn die Daten längere Todzeitperioden haben, dann identifiziert der Mikrocontroller 57 die Daten als Einzeltondaten in Wortformat, setzt eine Wortformatmarkierung und mißt und speichert die Länge der Todzeit (Block 298). Nach der Feststellung, daß die Daten keine längeren Todzeitperioden haben, oder nach der Identifizierung der Daten als Einzeltondaten in Wortformat, speichert der Mikrocontroller 57 die Datenkette in den RAM und mißt die Perioden von 250 Zyklen der empfangenen Daten in Block 300. Als nächstes unterteilt der Mikrocontroller 57 die Ergebnisse in zwei mögliche Frequenzen, wobei die Länge der Perioden und die Anzahl der Übereinstimmungen beibehalten wird (Block 302). Wenn der Mikrocontroller 57 in Block 304 feststellt, daß mehr als zweihundert Übereinstimmungen für eine der zwei Frequenzen gefunden wurde, dann stellt er in Block 306 fest, ob die Daten als "schmutzige" GENIE-Daten angesehen werden können durch Feststellung, ob eine der zwei Frequenzen, die zur Unterteilung der Zyklen verwendet wurden, näher den 10 oder den 20 kHz liegt. Wenn die Daten als schmutzige GENIE-Daten angesehen werden können, oder wenn mehr als zweihundert Übereinstimmungen nicht gefunden wurden in Block 304, dann löscht das Mikrocontrollerprogramm die Erfolgsmarkierung in Block 308 und kehrt zu dem Block zurück, der dem Block folgt, welcher das ENKODE-Unterprogramm zuletzt aufgerufen hat.

Wenn in Block 306 der Mikrocontroller 57 feststellt, daß die Daten nicht als schmutzige GENIE-Daten angesehen werden können, dann speichert der Mikrocontroller 57 die Periode, bei welcher mehr als zweihundert Übereinstimmungen gefunden wurden (Block 310), setzt die Erfolgsmarkierung (Block 312), und das Programm kehrt zu dem Block zurück, der dem Block folgt, in welchem das ENKODE-Unterprogramm zuletzt aufgerufen wurde.

Wenn in Block 278 des ENKODE-Unterprogramms von Fig. 11A der Mikrocontroller 57 feststellt, daß das Modus-Bit nicht gleich 1 ist, was anzeigt, daß die empfangenen Daten langsam sind, dann sieht der Mikrocontroller 57 die Abtastung der empfangenen Daten bei 68 µs in Block 314 (Fig. 11B) vor. Dann schaut in Block 316 der Mikrocontroller 57 nach einer Startbedingung in den empfangenen Daten, die vorhanden ist, wenn siebzig aufeinanderfolgende Abtastungen mit einem niedrigen logischen Pegel gefunden wurden. Wenn die Startbedingung nicht gefunden wird (Block 318), dann identifiziert der Mikrocontroller 57 die Daten als "konstante Pulsdaten" in Block 320. Nachdem die Daten als "konstante Pulsdaten" identifiziert wurden, oder nachdem eine Startbedingung in Block 318 detektiert wurde, bestimmt der Mikrocontroller 57, ob die Daten in Block 322 verlorengegangen sind, durch Feststellung, ob die Anzahl von aufeinanderfolgenden Abtastungen mit einem niedrigen logischen Pegel über einer vorbestimmten Anzahl liegt. Wenn der Mikrocontroller 57 feststellt, daß Daten in Block 322 verlorengegangen sind, löscht er die Erfolgsmarkierung in Block 324, und das Programm kehrt zu dem Block zurück, der dem Block folgt, welcher das ENKODE-Unterprogramm aufgerufen hat. Wenn andererseits der Mikrocontroller 57 feststellt, daß keine Daten verlorengegangen sind, dann speichert er die Daten als Anzahl von aufeinanderfolgenden Abtastungen, entweder bei einem hohen oder einem niedrigen logischen Pegel (Block 326), setzt die Erfolgsmarkierung (Block 328), und das Programm kehrt zu dem Block zurück, der dem Block folgt, welcher das ENKODE-Unterprogramm aufgerufen hat.

Wenn, zurückkehrend zu Fig. 9B, die Daten, die bei der letzten rückgeholten Frequenz in der Frequenztabelle und ebenfalls bei einer Frequenz von 3 MHz unterhalb der letzten rückgeholten Frequenz verifiziert wurden, erfolgreich kodiert worden sind (Block 330), dann kontrolliert das Mikrocontrollerprogramm den X-Wert, um festzustellen, ob die Frequenz des VCO 73 zuletzt auf einen Wert von 4 MHz unterhalb der letzten rückgeholten Frequenz von der Frequenztabelle lag (Block 332). Wenn der VCO zuvor auf eine Frequenz von 4 MHz unterhalb der letzten rückgeholten Frequenz eingestellt war, dann erhöht der Mikrocontroller 57 die VCO-Frequenz um 1 MHz, stimmt die Antenne 59 erneut ab (Block 334), und das Programm kehrt zu Block 274 zurück, um die Kodierung der Daten zu versuchen. Wenn diese Daten dann erfolgreich kodiert worden sind, dann geht das Programm weiter zu Block 336, wo ein Rauschzähler NOISCNT erhöht wird.

Als nächstes kontrolliert in Block 338 der Mikrocontroller 57 den Wert des NOISCNT, um festzustellen, ob dieser Wert zu hoch ist, was einen Hinweis gibt, daß der lernfähige Sendeempfänger 43 Rauschen bei solchen Frequenzen empfängt, bei welchen die Daten verifiziert wurden. Wenn der NOISCNT-Wert zu hoch ist, dann stellt der Mikrocontroller 57 fest, ob die zuletzt aus der Frequenztabelle geholte Frequenz eine kanadische Frequenz ist (d. h. eine Frequenz, die mit einem Aktivierungssignal von kurzer Dauer assoziiert ist) (Block 340).

Wenn der Wert des NOISCNT nicht zu hoch ist (Block 338), oder wenn der Wert von NOISCNT zu hoch ist und die zuletzt aus der Frequenztabelle geholte Frequenz keine kanadische Frequenz ist, dann geht das Programm zu Block 341 (Fig. 9A), wo es die Frequenz des VCO 73 wiederherstellt und den Wert von X auf die Werte setzt, die sie zuletzt beim Übergang zu Block 260 in Fig. 9B hatten. Dann erhöht das Programm den Wert von X in Block 250 und stellt in Block 252 fest, ob der Wert von X gleich 1 ist. Wenn der Wert von X gleich 1 ist, dann geht das Programm weiter zu Block 256, wo es feststellt, ob Daten zuvor detektiert worden sind. Wenn Daten zuvor detektiert worden sind, dann gibt der Mikrocontroller 57 ein Signal aus, um die LED 48 zu einem schnellen Blinken zu veranlassen, wodurch ein erfolgreiches Lernen angezeigt wird (Block 258). Wenn jedoch X gleich 1 ist (Block 252), dann vermindert der Mikrocontroller 57 die Frequenz des VCO um 1 MHz (Block 254) und schaut nach Daten bei dieser Frequenz durch Wiederholung der Schritte, die in den Blöcken 220 bis 248 ausgeführt sind.

Wenn zurückkehrend zu Fig. 9B das Programm in den Blöcken 338 und 340 feststellt, daß NOISCNT zu hoch ist und die zuletzt aus der Frequenztabelle geholte Frequenz eine kanadische Frequenz ist, dann setzt das Programm Pointer in der Frequenztabelle, die auf die erste Frequenz nach den kanadischen Frequenzen zeigten (Block 342) und geht weiter zu Block 218 (Fig. 9A), um zu versuchen, Daten bei den verbleibenden Frequenzen, die in der Frequenztabelle gespeichert sind, zu detektieren.

Wie oben ausgeführt wurde, wenn ein gültiger Datenkode vorhanden ist zur Zeit, wenn die Frequenz des VCO 73 auf 3 MHz unterhalb der Frequenz des RF- Aktivierungssignals eingestellt ist, sollten die Daten verschwinden, wenn die Frequenz des VCO 73 um 3 MHz erhöht wird, so daß sie mit der Frequenz des empfangenen RF-Betätigungssignals übereinstimmt. Wenn darüber hinaus die Daten, welche detektiert wurden, als die Frequenz des VCO 73 erhöht wurde, so daß sie gleich zur Frequenz des empfangenen RF-Betätigungssignals ist, nicht erfolgreich kodiert werden können (Block 330), kann ein gültiger Datenkode vorliegen. Wenn folglich Daten in Block 266 nicht detektiert werden, oder wenn Daten nicht erfolgreich in Block 330 kodiert wurden, geht das Programm weiter zu Block 344 (Fig. 9C), wo es die Zwischenfrequenz von 3 MHz zu der VCO-Frequenz hinzuaddiert und die Antenne 59 neu abstimmt.

Als nächstes kontrolliert das Programm, um festzustellen, ob verifizierbare Daten erneut aufgetaucht sind, durch Aufrufen des VERIFY-Unterprogramms in Block 346 (Fig. 9C). Wenn das Programm feststellt, daß Daten vorliegen in Block 348, dann fährt das Programm einen Test durch (Block 350), um festzustellen, ob die detektierten Daten schnell sind, durch Untersuchung, ob das Modus-Bit = 1 oder 0 ist. Wenn die Daten schnell sind (d. h. MODE = 1), dann versucht das Programm, das von dem Mikrocontroller 57 ausgeführt wird, diese schnellen Daten in Block 352 zu kodieren, durch Aufrufen des ENKODE-Unterprogramms von Fig. 11A. Wenn die schnellen Daten nicht erfolgreich kodiert sind (Block 354), oder wenn der Mikrocontroller 57 in Block 348 bestimmt, daß keine Daten vorhanden sind, inkrementiert der Mikrocontroller 57 die VCO-Frequenz um 1 MHz, stellt die Antenne 59 neu ein (Block 356) und versucht erneut, durch Aufrufen des VERIFY-Unterprogramms (Block 358) von Fig. 10, die Gegenwart von Daten zu verifizieren.

Wenn Daten vorhanden sind (Block 360), bestimmt der Mikrocontroller 57, ob die Daten in Block 362 schnell sind. Wenn die Daten schnell sind, versucht 20627 00070 552 001000280000000200012000285912051600040 0002019619715 00004 20508der Mikrocontroller 57 durch Aufrufen des ENKODE-Unterprogramms, die schnellen Daten zu kodieren, wie in Block 364 angezeigt ist. Wenn die schnellen Daten nicht erfolgreich kodiert wurden (Block 366), oder wenn der Mikrocontroller 57 keine Daten in Block 360 detektiert, dann vermindert der Mikrocontroller 57 die VCO- Frequenz um 2 MHz, stimmt die Antenne 59 erneut ab (Block 368) und kontrolliert die Anwesenheit von Daten in Block 370 durch Aufrufen des VERIFY- Unterprogramms.

Wenn das Programm dann in Block 372 bestimmt, daß Daten (Fig. 9D) vorhanden sind, dann stellt das Programm fest, ob die detektierten Daten schnelle Daten sind, in Block 374. Wenn die detektierten Daten schnelle Daten sind, dann versucht das Programm diese schnellen Daten in Block 376 zu kodieren, durch Aufrufen des ENKODE-Unterprogramms. Wenn diese schnellen Daten nicht erfolgreich kodiert sind (Block 378), oder wenn das Programm feststellt, daß Daten nicht vorhanden sind in Block 372, dann geht das Programm weiter zu Block 336 (Fig. 9B) und führt den Vorgang durch, der in den Blöcken 336 bis 342, wie oben gezeigt, ausgeführt ist.

In dem Fall, daß das Programm Daten detektiert, die nicht schnell sind in den Blöcken 350, 362 (Fig. 9C) oder in Block 374 (Fig. 9D), geht das Programm weiter zu Block 380 in Fig. 9E. Wenn in ähnlicher Weise das Programm erfolgreich detektierte schnelle Daten kodiert in den Blöcken 354, 366 (Fig. 9C), oder Block 378 (Fig. 9D), dann geht das Programm weiter zu Block 380 in Fig. 9E.

Nachdem es weiter gegangen ist zu Block 380 in Fig. 9E, wird der Modus-Bit wieder auf den Wert gesetzt, der in dem MODSV-Register gespeichert ist, und die Frequenz des VCO 73 wird wieder auf die Frequenz gesetzt, bei welcher die Daten zuerst detektiert wurden. Als nächstes wird der Rauschzähler NOISCNT gelöscht (Block 382), und das VERIFY-Unterprogramm wird in Block 384 aufgerufen. Wenn dann verifizierbare Daten nicht vorhanden sind (Block 386), dann setzt der Mikrocontroller 57 einen 5-Sekunden-Zeitgeber und beginnt die LED 48 langsam doppelt zu blinken in einer erkennbaren Weise, um den Betreiber aufzufordern, erneut den Aktivierungsschalter auf dem Fernsender 65 zu drücken (Block 388). Obwohl es normalerweise nicht notwendig ist, erhöht der Mikrocontroller 57 durch Auffordern des Betreibers, damit er den Fernsender veranlaßt, sein Betätigungssignal erneut zu senden, die Wahrscheinlichkeit, daß der lernfähige Sendeempfänger 43 erfolgreich ein kurzzeitiges Aktivierungssignal lernen kann.

Als nächstes ruft das Programm wiederholt das VERIFY-Unterprogramm (Block 390) auf, bis verifizierbare Daten detektiert werden (Block 392), oder bis ein vorbestimmtes Zeitintervall, wie beispielsweise 5 Sekunden, abgelaufen ist (Block 394). Wenn verifizierbare Daten in Block 386 oder Block 392 detektiert werden, oder wenn die Zeit abgelaufen ist in Block 394, dann ruft das Programm das Unterprogramm ENKODE auf (Block 396). Wenn dann keine Daten erfolgreich kodiert werden (Block 398), dann erhöht das Programm den Rauschzähler NOISCNT (Block 400) und kontrolliert, ob NOISCNT gleich 4 ist (Block 402). Wenn NOISCNT nicht gleich 4 ist, dann kehrt das Programm zu Block 384 zurück und versucht erneut, den empfangenen Datenkode zu verifizieren und zu kodieren. Wenn NOISCNT gleich 4 ist (Block 402), geht das Programm weiter zu Block 341 in Fig. 9A, wo die VCO-Frequenz und der X-Zähler wiederhergestellt werden, und das Programm weiter zu Block 250 geht, wie oben schon beschrieben wurde.

Wenn in Block 398 festgestellt wird, daß der Datenkode erfolgreich kodiert worden ist, dann kontrolliert das Programm, ob die Daten zuvor als Einzeltondaten in Block 404 identifiziert wurden. Wenn die Daten Einzeltondaten sind, dann bestimmt das Programm, ob ein Eigensinn-Bit (STUBRN) zuvor gesetzt worden ist (Block 406). Anfänglich ist das STUBRN-Bit nicht gesetzt. Wenn jedoch das STUBRN-Bit anschließend in Block 494 gesetzt wird (Fig. 9G), aufgrund einer Unfähigkeit, zuvor erfolgreich Einzeltondaten zu lernen, und der Vorgang zurück zu Block 406 kehrt, dann erhöht das Programm den Rauschzähler NOISCNT in Block 400 und geht weiter durch den Vorgang in der zuvor oben beschriebenen Weise. Wenn in Block 404 der Mikrocontroller 57 feststellt, daß die detektierten Daten keine Einzeltondaten sind, dann versucht der Mikrocontroller 57, die kodierten Daten zu kondensieren, durch Aufrufen eines CONDENSE Unterprogramms in Block 408. Das CONDENSE-Unterprogramm wird verwendet, um zu versuchen, die in dem Speicher während der letzten Ausführung des ENKODE-Unterprogramms gespeicherten Daten in der Weise zu kondensieren, daß das gespeicherte Kodesignal, welches eine Datensequenz mehrere Male wiederholen kann, nicht mehr Speicher verbraucht als notwendig ist. Das CONDENSE-Unterprogramm wird nun mit Bezug auf Fig. 12 beschrieben.

Anfänglich bestimmt in Block 410 das Programm, ob das Modus-Bit gleich 1 ist. Wenn das Modus-Bit gleich 1 ist, bestimmt das Programm, ob Daten mit drei oder weniger Perioden vorhanden sind (d. h., ob die kodierten Daten eine Datensequenz enthalten, welche drei oder weniger Male innerhalb der Datenkette, die in dem Mikrocontroller 57 kodiert und gespeichert ist, wiederholt ist). Wenn die Daten drei oder weniger Perioden aufweisen, dann zeigt das Programm 414 an, daß der Versuch, die Daten zu kondensieren, fehlgeschlagen ist, und kehrt zu Block 446 zurück (Fig. 9E).

Wenn andererseits keine Daten mit drei oder weniger Perioden vorhanden sind, dann bestimmt das Programm, ob die kodierten und gespeicherten Daten 10-kHz- Daten mit mehr als 30 Perioden enthalten (Block 416). Wenn es 10-kHz- Daten mit mehr als 30 Perioden gibt, dann zeigt das Programm an, daß der Versuch zur Kondensierung der Daten fehlgeschlagen ist (Block 414) und kehrt zu dem Vorgang in Fig. 9E zurück (Block 446). Wenn keine 10-kHz-Daten mit mehr als 30 Perioden vorhanden sind (Block 416), dann setzt das Programm den Startpointer des kondensierten Datenkodes auf die erste Datenstelle der kodierten und gespeicherten Daten (Block 418). Als nächstes setzt das Programm den Endpointer für die gespeicherten kondensierten Daten gleich zu den letzten 10-kHz- Daten mit mehr als 12 Perioden (Block 420) und zeigt an, daß der Versuch zur Kondensierung der Daten erfolgreich war (Block 422), bevor es zu Block 446 in Fig. 9E zurückkehrt. Auf diese Weise können die gespeicherten kodierten Daten kondensiert werden in einer kürzeren Form, die wiederholt aus dem Speicher während des Sendemodus gelesen werden kann.

Wenn in Block 410 das Programm feststellt, daß das Modus-Bit nicht gleich 1 ist, dann bestimmt es, ob die gespeicherten kodierten Daten eine lange Niedrigperiode umfassen (Block 424). Wenn die gespeicherten Daten keine lange Niedrigperiode umfassen, stellt es in Block 426 fest, daß die Daten kontinuierlich sind, und in Block 428 stellt das Programm fest, daß die gesamte Datenbank verwendet werden sollte, um die kodierten Daten zu speichern. Wenn in Block 424 festgestellt wird, daß die Daten eine lange Niedrigperiode umfassen, dann wird ein Startpointer für die kondensierten Daten auf die erste Stelle der gespeicherten kodierten Daten gesetzt (Block 430), und der Endpointer der kondensierten Daten wird auf die letzte Stelle der langen Niedrigperiode innerhalb der gespeicherten kodierten Daten gesetzt (Block 432).

Anschließend schaut das Programm auf die gespeicherten kondensierten Daten, um festzustellen, ob die Daten fortgesetzte logische Hochzustände von 120 Abtastungen oder mehr umfassen (Block 434). Wenn solche fortgesetzten logischen Hochperioden gefunden werden, dann zeigt das Programm an, daß der Versuch zur Kondensierung der Daten fehlgeschlagen ist in Block 436 und kehrt zu Block 446 in Fig. 9E zurück. Wenn es überhaupt keine aufeinanderfolgenden Hochperioden von 120 oder mehr Abtastungen gibt, dann werden die gespeicherten kondensierten Daten untersucht, um festzustellen, ob es irgendein Auftreten eines logischen Hochzustandes oder eines Niederzustandes gibt, der nicht für zwei aufeinanderfolgende Abtastungen existiert (Block 440). Wenn ein solches Auftreten identifiziert wird, dann wird in Block 436 angezeigt, daß der Versuch zur Kondensierung der Daten fehlgeschlagen ist, und das Programm geht weiter zu Block 446.

Wenn es kein solches Auftreten in Block 440 gibt, dann wird bestimmt, ob die gespeicherte kondensierte Datenkette vom Anfang bis zum Ende weniger als 10 Abtastungen umfaßt (Block 442). Wenn die Datenkette weniger als 10 Abtastungen lang ist, dann wird angezeigt, daß der Versuch zum Kondensieren der Daten fehlgeschlagen ist in Block 436. Wenn andererseits die gespeicherten kondensierten Daten 10 oder mehr Abtastungen umfassen, dann wird angezeigt, daß der Versuch zum Kondensieren der Daten erfolgreich war in Block 444, und das Programm geht weiter zu Block 446 in Fig. 9E.

In Block 446 von Fig. 9E wird festgestellt, ob der Versuch zum Kondensieren der kodierten Daten erfolgreich war. Wenn der Versuch nicht erfolgreich war, dann erhöht der Mikrocontroller 57 den Rauschzähler NOISCNT in Block 400 und das Programm geht in der oben diskutierten Weise weiter. Wenn die kodierten Daten erfolgreich kondensiert wurden, dann stellt das Programm fest, ob die zuvor gefundenen Daten konstante Pulsdaten sind (Block 448). Wenn diese Daten nicht konstante Pulsdaten sind, dann versucht das Programm erneut, die Daten zu kodieren durch Aufrufen des ENKODE-Unterprogramms der Fig. 11A bis 11B in Block 450. Wenn die Daten konstante Pulsdaten sind, oder wenn die Daten erfolgreich kodiert wurden in Block 450, wie durch den Testblock 452 angezeigt wird, dann geht das Programm weiter zu Block 454 in Fig. 9F (Block 452). Ansonsten geht das Programm zu Block 400, wo es den Rauschzähler NOISCNT erhöht und macht in der oben beschriebenen Weise weiter.

In Block 454 (Fig. 9F) bestimmt das Programm, ob die Daten GENIE-Daten sind, durch Ansehen des Modus-Bits und des Einzelton-Bits. Wenn das Modus-Bit gleich 1 ist, und die Einzeltonmarkierung nicht gesetzt ist, dann geht das Programm weiter zu Block 456, wo der Mikrocontroller 57 die identifizierte Trägerfrequenz des empfangenen Betätigungssignals in eine der sieben bekannten GENIE-Betriebsfrequenzen sortiert, welche in dem Bereich von 290-320 MHz mit 5-MHz-Intervallen fallen. Wenn so beispielsweise die identifizierte Trägerfrequenz des empfangenen Betätigungssignals zwischen 301 und 304 MHz liegt, dann stellt der Mikrocontroller 57 fest, daß die Trägerfrequenz, die gespeichert und anschließend gesendet werden soll, näher an 300 und 305 MHz liegen sollte. Ebenso setzt in Block 456 das Programm die DATPREV-Markierung, um anzuzeigen, daß Daten detektiert worden sind. Dann geht das Programm weiter zu Block 458, und der Mikrocontroller 57 speichert die neuen Daten, bevor er zu Block 218 in Fig. 9A zurückkehrt.

Wenn in Block 454 das Programm feststellt, daß das Modus-Bit nicht gleich 1 ist, dann bestimmt das Programm, ob der Wert von X gleich "0" ist, um festzustellen, ob Daten zuerst detektiert wurden, als die Frequenz des VCO 73 auf 3 MHz unterhalb der Frequenz in der Frequenztabelle setzt war (Block 460). Wenn der Wert von X gleich "0" ist, dann sieht das Programm nach dem nächsten Wert in der Frequenztabelle, um festzustellen, ob dieser Wert um 1 MHz weg von dem vorangegangenen Wert liegt (Block 462). Wenn die nächste Frequenz in der Frequenztabelle 1 MHz entfernt liegt, dann speichert der Mikrocontroller 57 die neuen Daten (Block 458), und das Programm kehrt zu Block 218 (Fig. 9A) zurück und geht in der zuvor beschriebenen Weise weiter. Wenn die nächste Frequenz in der Frequenztabelle nicht 1 MHz entfernt von der vorangegangenen Frequenz liegt, dann speichert der Mikrocontroller 57 die Daten und gibt ein Signal aus, das die LED 48 zu einem schnellen Blinken veranlaßt, wodurch eine erfolgreiche Lernsequenz angezeigt wird (Block 464).

Wenn in Block 460 das Programm feststellt, daß X nicht gleich "0" ist, dann kontrolliert es, ob die DATPREV-Markierung gleich 1 ist (Block 466). Wenn die DATPREV-Markierung nicht gleich 1 ist, dann speichert der Mikrocontroller 57 die Daten und gibt ein Signal aus, daß die LED 48 zu einem schnellen Blinken veranlaßt (Block 464). Wenn die DATPREV-Markierung gleich 1 ist, dann stellt das Programm fest, ob die vorherigen Daten bei 3 MHz unterhalb einer Frequenz, die in der Frequenztabelle gespeichert ist, gelernt wurden (Block 468). Wenn die vorherigen Daten bei 3 MHz unterhalb einer Frequenz, die in der Frequenztabelle gespeichert ist, gelernt worden sind, dann kehrt der Mikrocontroller 57 zurück zu den Daten, die erhalten wurden, als die VCO-Frequenz 3 MHz unterhalb einer Frequenz in der Frequenztabelle lag, und veranlaßt die LED 48 zu einem schnellen Blinken, wodurch eine erfolgreiche Lernsequenz bestätigt wird (Block 470). Wenn die vorherigen Daten nicht gelernt worden sind als die Frequenz des VCO 73 3 MHz unterhalb einer Frequenz der Frequenztabelle lag (Block 468), dann speichert der Mikrocontroller 57 die Daten und veranlaßt die LED 48 zu einem schnellen Blinken (Block 464), was eine erfolgreiche Lernsequenz anzeigt.

Wenn mit Bezug zurück zu Fig. 9E der Mikrocontroller 57 in Block 404 feststellt, daß der rückgewonnene Datenkode ein Einzelton ist, und feststellt, daß das STUBRN-Bit in Block 406 nicht gesetzt ist, dann geht das Programm weiter zu Block 472 in Fig. 9G. In Block 472 bestimmt der Mikrocontroller 57, ob die DATPREV-Markierung gesetzt worden ist. Wenn die DATPREV-Markierung gesetzt ist, dann veranlaßt der Mikrocontroller 57 die LED 48 zu einem schnellen Blinken, was eine erfolgreiche Lernsequenz anzeigt (Block 474). Wenn andererseits der Mikrocontroller 57 feststellt, daß die DATPREV-Markierung nicht gesetzt ist, dann bestimmt der Mikrocontroller 57, ob er in dem schnellen kanadischen Modus läuft, durch Feststellung, ob die letzte Frequenz, die von der Frequenztabelle gelesen worden ist, eine kanadische Frequenz ist (Block 476). Wenn der Mikrocontroller 57 in einem schnellen kanadischen Modus läuft, dann geht das Programm zu Block 308 in Fig. 9A und macht, wie zuvor diskutiert, weiter. Wenn der Mikrocontroller 57 nicht in dem schnellen kanadischen Modus läuft, agiert er die Zwischenfrequenz von 3 MHz auf die Frequenz des VCO 73 (Block 478).

Als nächstes speichert der Mikrocontroller 57 den Wert von R und den Wert von N, die für die Erhöhung der VCO-Frequenz in dem NVM des Mikrocontrollers 57 notwendig sind (Block 480). Weiterhin vermindert der Mikrocontroller 57 die Frequenz des VCO 73 um 2 MHz (Block 482) und speichert diese Frequenz in der variablen DATCHK (Block 484). Dann ruft das Programm das ENKODE Unterprogramm der Fig. 11A bis 11B auf (Block 486), um zu versuchen, die Daten bei dieser neuen VCO-Frequenz zu kodieren. Wenn diese Daten nicht erfolgreich kodiert werden (Block 488), dann setzt das Programm die DATPREV-Markierung (Block 490) und kehrt zu Block 218 in Fig. 9A zurück. Durch Rückkehr zum Block 218 kann das Programm kontrollieren, ob die Daten bei Frequenzen von 3 oder 4 MHz unterhalb der nächsten Frequenz in der Frequenztabelle verifiziert werden können. Falls keine verifizierten Daten bei diesen Frequenzen gefunden wurden, kann ein erfolgreiches Lernen in Block 258 angezeigt werden, weil das Programm feststellen wird, daß die DATPREV-Markierung in Block 256 gesetzt worden ist.

Wenn in Block 488 das Programm feststellt, daß der Versuch zum Kodieren der Daten erfolgreich war, dann bestimmt es, ob die kodierten Daten Einzeltondaten sind, in Block 492. Wenn die Daten keine Einzeltondaten sind, dann löscht der Mikrocontroller 57 den Rauschzähler NOISCNT und setzt das STUBRN-Bit (Block 494) und geht weiter zu Block 480 in Fig. 9E. Wenn die erfolgreich kodierten Daten Einzeltondaten sind, dann kontrolliert der Mikrocontroller 57 die Frequenz der Daten, um festzustellen, ob sie größer als 18 kHz ist (Block 496). Wenn dann die Daten eine Frequenz von mehr als 18 kHz haben, kontrolliert der Mikrocontroller 57, ob irgendwelche vorangegangenen Daten eine Frequenz von weniger als 15 kHz hatten (Block 498). Wenn vorangegangene Daten keine Frequenz von weniger als 15 kHz hatten, oder wenn die Frequenz der erfolgreichen kodierten Einzeltondaten nicht größer als 18 kHz ist, dann kehrt das Mikrocontrollerprogramm zurück zu Block 476 und macht in der oben diskutierten Weise weiter. Wenn vorangegangene Daten eine Frequenz von weniger als 15 kHz hatten, dann setzt das Programm die DATPREV- Markierung (Block 500) und kehrt zurück zu Block 218 von Fig. 9A und macht in der oben beschriebenen Weise weiter.

Der obige Vorgang wird fortgesetzt, bis eine erfolgreiche Lernsequenz erkannt wird, oder bis der Mikrocontroller 57 bei allen Frequenzen in Abständen von 1 MHz im Bereich zwischen 200 und 400 MHz, in welchem Fernsender üblicherweise arbeiten, gesucht hat.

Obwohl die vorliegende Erfindung in der Form beschrieben wurde, daß sie bestimmte Elemente enthält und in einer bestimmten Weise gemäß einer bevorzugten Ausführungsform betrieben wird, können bestimmte Aspekte der Erfindung ausgeführt werden, ohne daß die Besonderheiten von anderen Merkmalen der Erfindung erforderlich sind. Beispielsweise muß ein lernfähiger Sendeempfänger mit einer dynamisch abstimmbaren Antenne nicht notwendig einen Verstärker mit variablem Verstärkungsfaktor oder die Vorgänge zum Lernen von kurzzeitigen Betätigungssignalen umfassen. In ähnlicher Weise müssen die Vorgänge zum Lernen von kurzzeitigen Betätigungssignalen nicht ausgeführt werden mit der besonderen strukturellen Implementierung der bevorzugten Ausführungsform, die oben offenbart wurde. Beispielsweise könnten die Vorgänge zum Lernen der kurzzeitigen Betätigungssignale in einem lernfähigen Sendeempfänger implementiert sein, wie er in dem US-Patent Nr. 5442 340 offenbart ist.

Claims

1. Lernfähiger Sendeempfänger zum Empfangen eines Betätigungssignals, das einen Radiofrequenzträger umfaßt, welcher mit einem Kode moduliert ist, und zum Lernen der Charakteristiken des Betätigungssignals zum anschließenden Senden eines Signals mit den gleichen Charakteristiken zum Fernbetätigen einer Vorrichtung, gekennzeichnet durch:
einen Controller, der in einem Lernmodus und einem Betriebsmodus betreibbar ist, wobei der Controller ein Betätigungssignal in dem Lernmodus empfängt und Daten entsprechend der Radiofrequenz und dem Kode des Betätigungssignals speichert, und wenn er in dem Betriebsmodus ist, Frequenzsteuerdaten, die die Radiofrequenz des empfangenen Betätigungssignals wiedergeben, und ein Kodesignal, das den Kode des empfangenen Betätigungssignals wiedergibt, liefert;
einen Signalgenerator, der mit dem Controller gekoppelt ist zum Empfangen des Kodesignals von dem Controller, wobei der Signalgenerator einen Frequenzsteueranschluß aufweist und empfindlich ist auf eine Frequenzsteuerspannung, die an den Frequenzsteueranschluß angelegt wird, zum Senden eines modulierten Radiofrequenzträgersignals mit einem Kode entsprechend dem Kodesignal; und
einen PLL-Kreis, der mit dem Controller und dem Signalgenerator gekoppelt ist, zum Empfangen von Frequenzsteuerdaten und dem Kodesignal von dem Controller und zum Empfangen des modulierten Radiofrequenzträgersignals von dem Signalgenerator und zum Liefern einer Frequenzsteuerspannung an den Frequenzsteueranschluß des Signalgenerators zum wahlweise Einstellen der Trägerfrequenz des Signal generators gemäß den Frequenzsteuerdaten in Antwort auf das Kodesignal.

2. Lernfähiger Sendeempfänger nach Anspruch 1, dadurch gekennzeichnet, daß der PLL-Kreis umfaßt:
einen Referenzsignalgenerator zum Erzeugen eines Referenzsignals mit einer Referenzfrequenz;
ein Geteilt-durch-N-Register mit einem Steuereingang, der gekoppelt ist mit dem Controller zum Empfangen der Frequenzsteuerdaten, die einen ganzen Wert N wiedergeben, und mit dem Signalgenerator, zum Teilen der Trägerfrequenz des modulierten Radiofrequenzträgersignals, das von dem Signalgenerator ausgegeben wird, durch die ganze Zahl N;
einen Phasen/Frequenzdetektor, der mit dem Referenzsignalgenerator, dem Geteilt-durch-N-Register und dem Frequenzsteueranschluß des Signalgenerators gekoppelt ist, zum Vergleichen der Referenzfrequenz des Referenzsignals mit einer geteilten Trägerfrequenz eines Signalausgangs von dem Geteilt-durch-N-Register und zum Ausgeben einer Fre quenzsteuerspannung, um die Trägerfrequenz des Signalgenerators so zu steuern, daß die geteilte Trägerfrequenz im wesentlichen gleich ist zur geteilten Referenzfrequenz und die Trägerfrequenz des Signalgenerators der Trägerfrequenz des empfangenen Betätigungssignals entspricht; und
einen Steuerlogikschaltkreis, der mit dem Controller gekoppelt ist, um das Kodesignal zu empfangen, und der zwischen dem Phasen/Frequenzdetektor und dem Signalgenerator gekoppelt ist, zum wahlweise Verbinden und Trennen des Phasen/Frequenzdetektors mit bzw. von dem Signalgenerator in Antwort auf das Kodesignal, das von dem Controller empfangen wird.

3. Lernfähiger Sendeempfänger nach Anspruch 2, dadurch gekennzeichnet, daß das Geteilt-durch-N-Register einen Steueranschluß umfaßt, der mit dem Controller gekoppelt ist zum Empfangen des Kodesignals und zum wahlweise Aufheben eines Ausgangs desselben in Antwort auf einen logischen Pegel des Kodesignals.

4. Lernfähiger Sendeempfänger nach Anspruch 2, dadurch gekennzeichnet, daß der Referenzsignalgenerator umfaßt:
einen Oszillator zum Erzeugen eines Ausgangssignals mit einer vorbestimmten Frequenz; und
ein Geteilt-durch-R-Register mit einem Steuereingang, der mit dem Controller gekoppelt ist, zum Empfangen von Daten, welche einen ganzzahligen Wert R wiedergeben, und der mit dem Oszillatorgenerator gekoppelt ist, zum Teilen des Ausgangssignals durch die ganze Zahl R, um ein Referenzsignal zu liefern.

5. PLL-Kreis zur Verwendung in einem Sender mit einem Controller und ein Signalgenerator zum Erzeugen eines Radiofrequenzträgersignals, das mit einem Kodesignal moduliert ist, welches von dem Controller empfangen wird zum Fernbetätigen einer Vorrichtung, gekennzeichnet durch:
ein Referenzsignalgenerator zum Erzeugen eines Referenzsignals mit einer Referenzfrequenz;
ein Geteilt-durch-N-Register mit einem Steuereingang zum Empfangen von Daten, die einen ganzzahligen Wert N wiedergeben, und mit einem Frequenzsignaleingang zum Teilen der Frequenz eines Signals, das hieran angelegt wird, durch die ganze Zahl N; und
einen Phasen/Frequenzdetektor, der mit dem Referenzsignalgenerator und dem Geteilt-durch-N-Register gekoppelt ist, zum Vergleichen der Referenzfrequenz des Referenzsignals mit einer geteilten Frequenz des Signalausgangs von dem Geteilt-durch-N-Register und zum Liefern eines Frequenzsteuersignals an einen Ausgangsanschluß des PLL-Kreises.

6. PLL-Kreis nach Anspruch 5 und weiterhin umfassend einen Steuerlogikschaltkreis zum Koppeln an einen Controller zum Empfangen eines Kodesignals und gekoppelt an den Phasen/Frequenzdetektor zum wahlweise Verbinden und Abtrennen des Phasen/Frequenzdetektors vom Ausgangsanschluß des PLL-Kreises.

7. PLL-Kreis nach Anspruch 5, dadurch gekennzeichnet, daß das Geteilt-durch- N-Register einen Steueranschluß umfaßt zum Koppeln eines Con trollers zum Empfangen eines Kodesignals und zum wahlweise Aufheben eines Ausgangs hiervon in Antwort auf das Kodesignal.

8. PLL-Kreis nach Anspruch 5, dadurch gekennzeichnet, daß der Referenzgenerator ein Geteilt-durch-R-Register umfaßt mit einem Steuereingang zum Koppeln eines Controllers zum Empfangen von Daten, welche einen ganzzahligen Wert R wiedergeben, und mit einem Signaleingang zum Koppeln eines Oszillators zum Empfangen eines Signals mit einer vorbestimmten Frequenz und Teilen des Signals, das von dem Oszillator empfangen wird, durch die ganze Zahl R, um ein Referenzsignal zu liefern.

9. PLL-Kreis nach Anspruch 8, dadurch gekennzeichnet, daß das Geteilt-durch- N-Register und das Geteilt-durch-R-Register jeweils einen Steu eranschluß umfassen zum Empfangen eines Kodesignals und zum wahlweise Aufheben eines Ausgangs in Antwort auf einen logischen Pegel des Kodesignals.

10. PLL-Kreis nach Anspruch 5, weiter gekennzeichnet durch einen Schalterkreis, der mit dem Phasen/Frequenzdetektor gekoppelt ist, zum wahlweise Verbinden des Ausgangsanschlusses des PLL-Kreises mit einem offenen Schaltkreis, der Erdung oder einer positiven Spannung m Antwort auf ein Steuersignal von dem Phasen/Frequenzdetektor.

11. PLL-Kreis nach Anspruch 10, dadurch gekennzeichnet, daß der Schalterkreis einen Drei-Zustands-Schalter umfaßt mit einem hohen logischen Ausgangszustand, einem Erdungsausgangszustand und einem hohen Impedanzausgangszustand.

12. PLL-Kreis nach Anspruch 10, weiterhin gekennzeichnet durch einen Steuerlogikschaltkreis zum Koppeln eines Controllers zum Empfangen eines Kodesignals und gekoppelt mit dem Phasen/Frequenzdetektor und dem Schalterkreis zum wahlweise Verbinden und Trennen des Phasen/Frequenzdetektors mit bzw. von dem Schalterkreis in Antwort auf das Kodesignal, das von dem Controller empfangen wird.

13. PLL-Kreis nach Anspruch 5, dadurch gekennzeichnet, daß der PLL-Kreis ein integrierten Schaltkreis ist mit einem Substrat und daß der Referenzsignalgenerator, das Geteilt-durch-N-Register und der Phasen/Frequenzdetektor auf dem Substrat gebildet sind.

14. Lernfähiger Sendeempfänger zum Empfangen eines Betätigungssignals, das einen Radiofrequenzträger umfaßt, welcher mit einem Kode moduliert ist, und zum Lernen der Charakteristiken des Betätigungssignals zum anschließenden Senden eines Signals mit den gleichen Charakteristiken zum Fernbetätigen einer Vorrichtung, gekennzeichnet durch:
einen Controller, der in einem Lernmodus und einem Betriebsmodus betreibbar ist, wobei der Controller ein Betätigungssignal im Lernmodus empfängt zum Speichern von Daten entsprechend der Radiofrequenz und dem Kode des Betätigungssignals, und im Betriebsmodus, der Frequenzsteuerdaten, welche die Radiofrequenz des empfangenen Betätigungssignals, und ein Kodesignal, das den Kode des empfangenen Betätigungssignals wiedergibt, liefert;
einen Signalgenerator, der mit dem Controller gekoppelt ist zum Empfangen des Kodesignals von dem Controller und zum Senden eines modulierten Radiofrequenzträgersignais mit einem Kode entsprechend dem Kodesignal, wobei der Signalgenerator einen Frequenzsteueranschluß aufweist, worin das modulierte Radiofrequenzträgersignal eine Trä gerfrequenz entsprechend der Frequenzsteuerspannung aufweist, die an den Frequenzsteueranschluß angelegt ist; und durch
einen PLL-Kreis mit:
einem Referenzsignalgenerator zum Erzeugen eines Referenzsignals mit einer Referenzfrequenz,
einem Geteilt-durch-N-Register mit einem Steuereingang, der mit dem Controller zum Empfangen der Frequenzsteuerdaten einschließlich eines Wertes N gekoppelt ist, und der mit dem Signalgenerator zum Teilen der Trägerfrequenz des modulierten Radiofrequenzträgersignalausgangs von dem Signalgenerator durch N gekoppelt ist, und durch
einen Phasen/Frequenzdetektor, der mit dem Referenzsignalgenerator, dem Geteilt-durch-N-Register und dem Frequenzsteueranschluß des Signalgenerators gekoppelt ist zum Vergleichen der Referenzfrequenz des Referenzsignals mit einer geteilten Trägerfrequenz eines Signalausgangs von dem Geteilt-durch-N-Register und zum Ausgeben einer Fre quenzsteuerspannung zur Steuerung der Trägerfrequenz des Signalgenerators so, daß die geteilte Trägerfrequenz im wesentlichen die gleiche ist, wie die geteilte Referenzfrequenz, und die Trägerfrequenz des Signalgenerators der Trägerfrequenz des empfangenen Betätigungssignals entspricht.

15. Lernfähiger Sendeempfänger nach Anspruch 14, dadurch gekennzeichnet, daß der PLL-Kreis weiterhin einen Tiefpaßfilter umfaßt, wobei der Signalgenerator ein spannungsgesteuerter Oszillator ist, und der Tiefpaßfilter zwischen dem Phasen/Frequenzdetektor und dem Frequenzsteueranschluß des spannungsgesteuerten Oszillators gekoppelt ist zum Beibehalten und Liefern der Frequenzsteuerspannung an den Frequenzsteueranschluß.

16. Lernfähiger Sendeempfänger nach Anspruch 15, dadurch gekennzeichnet, daß der PLL-Kreis weiterhin einen Schalterkreis umfaßt, der mit dem Phasen/Frequenzdetektor und dem Tiefpaßfilter gekoppelt ist zum wahlweise Erhöhen, Beibehalten oder Vermindern der Frequenzsteuerspannung, die von dem Tiefpaßfilter an den spannungsgesteuerten Oszillator in Antwort auf einen Ausgang von dem Phasen/Frequenzdetektor geliefert wird.