DE19626455A1 - Verfahren zur Integration von Zusatzdaten in digitalen Datenpaketen - Google Patents

Description

Die Erfindung betrifft ein Verfahren entsprechend dem Ober­ begriff von Anspruch 1.

Es hat sich gezeigt, daß es innerhalb von ATM-Installa­ tionen oder allgemein in Telekommunikationseinrichtungen unter Verwendung digitaler Datenpakete oft nötig ist, zu­ sätzliche Informationen in ATM-Zellen bzw. die Datenpakete einzubringen; ohne die Konformität der Datenpakete mit der jeweiligen Norm wesentlich oder gar nicht zu verletzen, um so weit als möglich auf die standardmäßig verfügbaren Geräte zurückgreifen zu können. Ein Verfahren zum Integrie­ ren solcher Informationen, wie z. B. eine Markierung (Tag) oder auch ein oder mehrere Flags (unabhängig voneinander veränderbare Informationseinheiten, die auch mehr als zwei Zustände einnehmen können, d. h. durch mehr als 1 Bit dar­ gestellt werden), ist bisher nicht bekannt.

Im Kopfteil (header) von ATM-Zellen (ATM: Asynchronous Transfer Mode) ist neben einem Adressteil und einem Steuer­ teil von insgesamt vier Bytes (Oktetts) ein fünftes Byte vorgesehen, das als HEC-Teil (header error correction) dem Erkennen von Fehlern im Kopfteil und dem Korrigieren gewis­ ser dieser Fehler dient.

Es sind weiter ringförmige Übertragungsanordnungen (loop) bekannt, bei denen mehrere Knoten durch eine gemeinsame Übertragungsleitung einheitlicher Übertragungsrichtung zu einem Ring zusammengeschlossen sind. Bei derartigen Ring­ anordnungen ist es weiter bekannt, die der Informations­ übertragung dienenden Pakete, z. B. adresscodierte Pakete, die unzustellbar sind und daher zwei- oder mehrfach die Ringanordnung durchlaufen, mittels einer beim ersten Umlauf angebrachten Markierung zu erkennen und anschließend zu vernichten. Als Markierung dient vor allem ein speziell hierfür vorgesehenes Bit (sog. tag), das beim ersten Umlauf des Paketes durch einen hierfür vorgesehenen Knoten inver­ tiert wird. Beim zweiten Umlauf erkennt dann dieser Knoten am invertierten Bit die wiederholte Ankunft dieses jeweili­ gen Pakets.

Im genormten Kopfteil von ATM-Zellen ist kein Platz für ein Markierbit (tag) der vorgehend beschriebenen Art vorgese­ hen. Die Verwendung von ATM-Zellen in ringförmigen Über­ tragungsanordnungen unterliegt daher einer hiermit zusam­ menhängenden Einschränkung, da ohne die Eliminierung von mehrfach umlaufenden Paketen derartige Übertragungsanord­ nungen sehr rasch vollständig verstopfen können.

Eine Aufgabe der vorliegenden Erfindung ist es, ein Ver­ fahren zur Integration von Daten in digitale Datenpakete anzugeben, ohne die Struktur der Datenpakete oder deren Nutzinhalt zu verändern. Ein derartiges Verfahren ist im Anspruch 1 angegeben. Die weiteren Ansprüche beziehen sich auf bevorzugte Ausgestaltungen und Anwendungen.

Moderne Telekommunikationsnetze verwenden zur Datenübertra­ gung digitale Datenpakete. Digitale Datenpakete bestehen aus Bits, die oft zu Bytes zu je 8 Bit, oder auch zu Worten einer durch die jeweilige Technik vorgegebenen Länge, zu­ sammengefaßt werden. Insbesondere zur Absicherung gegen Übertragungsfehler weisen die Datenpakete zumeist redun­ dante Bestandteile auf, z. B. ein Prüfbyte oder -wort, die auf eine vorgegeben Art aus einem anderen Teil des Datenpa­ kets berechnet werden, z. B. über eine Prüfsumme. Derartige Redundanzen können unabhängig voneinander auf verschiedenen Ebenen der Übertragungstechnik eingefügt werden und zur Ab­ sicherung verschiedener Bestandteile der Datenpakete die­ nen. Die Absicherungsverfahren sind in der Regel Bestand­ teil der jeweiligen Definition der Datenpakete, z. B. für die Datenzellen der ATM-Norm das Byte (HEC-Byte) zur Prü­ fung und Fehlerkorrektur des Headers.

Es wurde nun gefunden, daß zumindest innerhalb eines Teil­ netzes für Telekommunikation diese redundanten Bestandteile verwendet werden können, um zusätzliche Daten in ein Daten­ paket einzubringen. Dazu werden im entsprechenden redundan­ ten Teil ein oder mehrere Bits invertiert, wobei das Vor­ handensein der Invertierung jeweils dem Wert eines Bits der zusätzlichen Daten entspricht. Je nach dem können zur Dar­ stellung eines Bits der zusätzlichen Daten ein oder mehrere Bits des redundanten Teils verändert werden.

Allgemein kann jedoch ein beliebiges Datum, das zwei oder mehr diskrete Werte einnehmen kann, durch eine entsprechende Anzahl von Kombinationen von Invertierungen ausgedrückt werden. Jedem Wert des Datums wird dabei eine bestimmte Kombination von Invertierungen zugeordnet, die jeweils auf ein oder auch mehrere Bits im redundanten Teil angewandt werden. Die Anzahl beeinflußter Bits kann dabei auch für die verschiedenen Kombinationen unterschiedlich sein. Ein Beispiel hierfür wäre eine Farbmarkierung rot/grün/keine Farbe, oder analog eine einstellige ternäre Zahl.

Diese Technik zeichnet sich zunächst dadurch aus, daß die Anzahl Bits, d. h. die Länge der Datenpakete, nicht ver­ ändert wird. Die so manipulierten Datenpakete können damit prinzipiell über die gleichen Vermittlungssysteme wie die nicht manipulierten Pakete übertragen werden. Einzig dort, wo die redundanten Bestandteile ihrer ursprünglichen Auf­ gabe entsprechend ausgewertet werden, sind Vorkehrungen zu treffen, da die normale Auswertung sonst fehlerhafte Ergeb­ nisse liefert.

Diese Vorkehrungen können eine Änderung der entsprechenden Elektronik beinhalten, z. B. einfach ein anderes Auswerte­ modul in einem Netzknoten, oder, da es sich um Auswertungs­ vorgänge handelt, die heutzutage oft durch durch einen Pro­ zessor ausgeführt werden, auch nur den Einsatz eines ande­ ren Steuerprogramms für den Prozessor erfordern, z. B. durch Austausch eines PROMS oder Laden in einen nichtflüchtigen Speicher.

Die Modifikation der Auswertung besteht generell darin, daß im redundanten Teil zunächst die Manipulationen, die sich aus allen möglichen Werten der Zusatzdaten ergeben, einzeln rückgängig gemacht werden. Danach wird auf die so erhaltenen redundanten Teile die normale Auswertung ange­ wendet. Erfolgt genau eine dieser Auswertungen fehlerfrei, so kann einmal angenommen werden, daß der redundante Teil und der Teil des Datenpakets, aus dem er berechnet wird, bekannt ist, und andererseits, welche der verschiedenen möglichen Manipulationen dazu rückgängig gemacht werden mußte, woraus sich das entsprechende Zusatzdatum ergibt.

Alternativ kann auch der regulär ermittelte, redundante Teil entsprechend allen möglichen Werten der Zusatzdaten manipuliert werden, und die so erhaltenen verschiedenen möglichen manipulierten redundanten Teile werden mit dem redundanten Teil wie im Datenpaket vorhanden verglichen. Hier liefert das Auftreten einer Übereinstimmung die oben genannten beiden Ergebnisse.

In Einzelfällen kann auch auf die ursprüngliche Funktion des redundanten Teils verzichtet werden. Dann kann die oben genannte Auswertung auf den Teil der möglichen Werte der Zusatzdaten beschränkt werden, der an dieser Stelle, z. B. einem speziellen Knoten im Netz, gerade benötigt wird.

Derartige redundante Teile sind z. B. ein Datum zur Fehlererkennung oder -Korrektur, wie z. B. das HEC-Byte in ATM-Zellen. Für genormte Datenpakete sind in der Regel die Vorschriften zur Bildung und zur Auswertung dieses Datums Teil der Norm.

Im folgenden wird die Erfindung anhand von Ausführungsbei­ spielen unter Bezug auf Figuren weiter erläutert:

Fig. 1 zeigt den generellen Aufbau einer ringförmigen Übertragungsanordnung,

Fig. 2 zeigt den Aufbau einer ATM-Zelle,

Fig. 3 zeigt schematisch eine Tag-Enkoder-Einheit,

Fig. 4 zeigt schematisch eine Tag-Dekoder-Einheit,

Fig. 5 zeigt schematisch eine Flag-Dekoder-Einheit,

Fig. 6-8 zeigen drei Möglichkeiten des Einfügens eines Tags beispielhaft in eine 8 Bit- Fehlererkennungssequenz, und

Fig. 9, 10 zeigen das Einführen von Flags beispielhaft in eine 8 Bit-Fehlererkennungssequenz.

Fig. 1 zeigt den bekannten Aufbau einer ringförmigen Über­ tragungsanordnung 11. Diese Anordnung umfaßt mehrere, z. B. vier, Knoten 13 einer ersten, normalen Sorte und einen Überwachungsknoten 14. Die Knoten 13 und 14 sind durch eine Übertragungsleitung 16, z. B. eine Lichtleitfaser, kreisförmig miteinander verbunden. Auf der Übertragungs­ leitung 16 laufen aneinandergereiht und in der gleichen Richtung ATM-Zellen 21, die von den Knoten 13 ausgesandt und empfangen werden.

Eine ATM-Zelle 21 (ATM: Asynchronous Transfer Mode) besteht nach Fig. 2 und der heute gültigen Normung aus einer zusam­ menhängenden Folge von dreiundfünfzig Bytes bzw. Oktetten mit jeweils acht Bits. Die in zeitlicher Reihenfolge ersten fünf Bytes bilden den Kopfteil 22 (header) der Zelle 21, die restlichen achtundvierzig Bytes bilden den Nutzinforma­ tionsteil 23 (payload). Der Kopfteil 22 umfaßt 4 Byte Steuerinformationen. Das fünfte Byte des Kopfteils 22 dient der Überwachung des Kopfteils auf eventuelle Fehler. Dieses Byte ward im folgenden als HEC-Byte 24 bezeichnet (HEC: header error control). Die Bits dieses HEC-Bytes 24 sind mit Hilfe eines genormten Fehlerkorrekturkodes aus den Bits der vier anderen Bytes des Kopfteils 22 gebildet. Das HEC-Byte wird beim Umlauf der ATM-Zelle 21 auf der Übertragungsanordnung 11 (bevorzugt) von jedem Knoten 13, 14 kontrolliert. Hierzu liest jeder Knoten 13, 14 die fünf Bytes der Kopfteile jeder vorbei laufenden ATM-Zelle 21 und berechnet einen zugeordneten Entscheidungs-Wert. Ergibt sich der richtige Betrag, dann wird angenommen, daß der Kopfteil 22 fehlerfrei ist.

Ergibt sich statt des richtigen Betrages eine Abweichung, so lassen sich einzelne fehlerhafte Bits feststellen und durch Invertieren wieder richtigstellen. In diesem Fall wird die gesamte ATM-Zelle 21 weiterhin als fehlerfrei an­ gesehen. Wird dagegen im Kopfteil 22 ein Fehler fest­ gestellt, der zwei oder mehr Bits betrifft, dann gilt die ATM-Zelle 21 als defekt und wird vernichtet.

Dieser bekannte Stand der Technik wird nun wie folgt zur Lösung der genannten Aufgabe der Erfindung variiert: Jede ATM-Zelle 21 läuft wie beschrieben auf der Übertragungs­ anordnung 11 so lange um, bis sie eventuell zum ersten Mal den Überwachungsknoten 14 passiert. Ist dies der Fall, dann markiert dieser Knoten 14 die ATM-Zelle 21 dadurch, daß er z. B. das letzte Bit des HEC-Bytes 24 invertiert. Es wird hierdurch bewußt ein Ein-Bit-Fehler im Kopfteil 22 erzeugt.

Jeder normale Knoten 13 prüft nun zum Ausgleichen des ein­ geführten Ein-Bit-Fehlers grundsätzlich zweimal die Über­ einstimmung des Kopfteils 22 mit dem HEC-Byte 24. Hierzu nimmt er zum ersten an, daß das genannte letzte Bit des HEC-Bytes 24 noch nicht invertiert worden ist (da die ATM- Zelle den Überwachungsknoten 14 noch nicht passiert hat). Zum zweiten nimmt der normale Knoten 13 an, daß das ge­ nannte letzte Bit des HEC-Bytes 24 invertiert ist (da die ATM-Zelle den Überwachungsknoten 14 bereits passiert hat). Liegt kein Fehler im Kopfteil 22 vor, dann gibt entweder die eine oder die andere Prüfung an, daß kein Fehler vor­ liegt und der jeweilige Knoten 13 sendet die jeweilige ATM- Zelle 21 unverändert weiter.

Auch wenn keine der beiden Prüfungen ein korrektes Ergebnis, d. h. "kein Fehler", liefert, so kann doch die Variante bestimmt werden, die mit größerer Wahrscheinlichkeit richtig ist, nämlich diejenige, bei der die Fehlerschwere am geringsten ist. Als Maß für die Fehlerschwere kann z. B. die Anzahl fehlerhafter Bits dienen. Bei vollständigem Verzicht auf Fehlerkontrolle bzw. -korrektur kann immer die Variante als korrekt angenommen werden, die mit größter Wahrscheinlichkeit zutrifft. Es kann jedoch auch eine obere Grenze der Fehlerschwere vorgegeben werden, oberhalb der keine Auswertung mehr möglich ist.

Der Knoten 13 ist aber auch in der Lage - wie vorgehend beschrieben - zufällige Ein-Bit-Fehler zu erkennen und zu korrigieren. Weiter erkennt er Mehr-Bit-Fehler und kann damit defekte ATM-Zellen 21 vernichten. Die Knoten 13 sind damit durch die Markierung, d. h. durch das Invertieren des z. B. letzten Bits des HEC-Bytes 24 in ihrer Funktion kaum beeinträchtigt. Sie haben nur eine verdoppelte Prüffunktion durchzuführen, was ohne wesentlichen Zeit- oder sonstigen Aufwand realisierbar ist.

Der Überwachungsknoten 14 führt neben der beschriebenen Markierung aller durchlaufenden ATM-Zellen 21 die Prüfung durch, ob die jeweilige ATM-Zelle 21 bereits zum wiederhol­ ten Mal ankommt. Hierzu nimmt er (14) abweichend von den normalen Knoten 13 an, daß das genannte letzte Bit noch nicht invertiert worden ist und berechnet den zugeordneten Entscheidungswert. Gibt dieser Fehlerfreiheit an, dann gilt für die jeweilige ATM-Zelle 21, daß sie den Überwachungs­ knoten 14 zum ersten Mal erreicht hat. Gibt der Entschei­ dungswert dagegen einen Fehler beim genannten letzten Bit an, dann gilt für die jeweilige ATM-Zelle 21, daß sie den. Überwachungsknoten 14 zum wiederholten Mal erreicht hat und daher zu vernichten ist. Gibt keiner der beiden Entscheidungswerte Fehlerfreiheit an, so kann immer noch diejenige Möglichkeit als zutreffend angenommen werden, bei der der Entscheidungswert auf eine geringere Fehlerschwere deutet. Hiermit ergibt sich auch beim Überwachungsknoten 14 kein eigentlicher zusätzlicher Aufwand für das notwendige Erkennen zwei- oder mehrfach um die ringförmige Übertragungsanordnung 11 umlaufender ATM-Zellen 21.

Statt des genannten letzten Bits des HEC-Bytes 24 kann ein­ zeln auch jedes andere Bit dieses HEC-Bytes zur Markierung der ATM-Zellen invertiert werden. Es ergibt sich jeweils die gleiche Wirkung. In ähnlicher Weise lassen sich als Markierung auch zwei oder mehr Bits des HEC-Bytes 24 ver­ wenden. Insbesondere ist es möglich, alle acht Bits des HEC-Bytes 24 zu invertieren.

Das Verfahren ist wie gezeigt einfach und wenig aufwendig. Es ermöglicht daher auf elegante Art die Verwendung von ATM-Zellen 21 für die Übertragung auf ringförmigen Über­ tragungsanordnungen 11. Wegen der Quasi-Einhaltung der ATM- Norm lassen sich solche ringförmige Übertragungsanordnun­ gen problemlos mit anderen ATM-Einrichtungen kombinieren, beispielsweise mit anderen Ringen und/oder mit Sternnetzen.

Mit einem erweiterten Verfahren lassen sich auch Daten, wie Markierungen (Tags) oder kleinere Informationseinheiten (Flags) in dem HEC-Byte unterbringen und übertragen, z. B. um Prioritäten anzugeben, ATM-Zellen zu markieren, Synchro­ nisationsvorgänge zu unterstützen, Empfangsbestätigungen zu übertragen usw. In dieser allgemeinen Anwendung des erfin­ dungsgemäßen Verfahrens soll der Begriff Tag für eine Mar­ kierung stehen, d. h. ein Datum, das nur zwei Werte äqui­ valent der Information eines Bits einnehmen kann. Ein Flag soll dagegen ein Datum mit mehr als zwei möglichen Werten bezeichnen, insbesondere entsprechend den Werten, die durch eine bestimmte Anzahl Bits dargestellt werden kann, z. B. 4 Werte, oder Zustände, darstellbar durch 2 Bits.

Für die Einführung eines Tags oder Flags ist ein Enkoder 70 in Fig. 3 dargestellt. Der Enkoder 70 empfängt am Eingang 71 eine ATM-Zelle 21 (s. Fig. 2), deren HEC-Byte 24 bereits berechnet ist. Die Zelle 21 gelangt an den Auswerter 72 und an den Tag- oder Flagsetzer 78. Der Auswerter 72 entschei­ det abhängig vom Inhalt der ATM-Zelle 21 und/oder von einem externen Signal am Steuereingang 74, ob ein Tag oder Flag eines bestimmten Wertes in die ATM-Zelle eingebracht werden muß, und steuert über die Steuerleitung 73 den Tag- bzw. Flagsetzer 78. Der Setzer 78 hat die Information, welche Bits des HEC-Bytes manipuliert werden müssen, entweder fest eingebaut oder erhält diese über einen zusätzlichen Eingang 75. Der Enkoder für das Einführen eines Flags und derjenige eines Tags sind somit in der Struktur im wesentlichen iden­ tisch, nur der Auswerter 72 und der Setzer 78 müssen an die Verhältnisse beim Setzen eines 1-Bit-Wertes (Tag) bzw. eines Mehrbitwertes (Flag) angepaßt werden. Die spezi­ fische Ausführung ist jedoch dem Fachmann aus der System­ beschreibung ohne Probleme zugänglich.

Fig. 4 zeigt einen Tag-Dekoder 30, dessen Aufgabe darin besteht, herauszufinden, ob eine am Eingang 31 eingegangene ATM-Zelle mit einem Tag versehen ist oder nicht. Hierzu wird die ATM-Zelle einer doppelten Verarbeitung unterwor­ fen, wobei bei der einen Verarbeitung die Anwesenheit eines Tags vorausgesetzt wird. Hierzu wird die ATM-Zelle einem Tag-Entferner 33 zugeführt. Der Tag-Entferner 33 invertiert die Bits des HEC-Bytes, die beim Setzen des Tags invertiert worden wären. Die Information, um welches Bit oder welche Bits es sich handelt, kann entweder fest im Tag-Entferner 33 vorgegeben sein oder über einen externen Eingang 36 dem Tag-Entferner 33 zugeführt werden.

Die bearbeitete ATM-Zelle gelangt sodann zu einem HEC-Byte- Auswerter 34, ebenso wie die unbehandelte ATM-Zelle von Eingang 31 direkt zu einem identischen Vergleichs-HEC-Byte- Auswerter 32 gelangt. Ein Tag-Auswerter 37 erhält die Re­ sultate beider HEC-Auswerter 32, 34. Ist eines der beiden Resultate korrekt, so ist zunächst die ATM-Zelle als feh­ lerfrei anzunehmen. Ist darüberhinaus das Resultat des HEC- Auswerters 34 richtig, so enthält die ATM-Zelle einen Tag. Entsprechend enthält die ATM-Zelle kein Tag, wenn das Er­ gebnis des Tag-Auswerters 32 richtig ist. Liefern beide HEC-Auswerter 32, 34 ein richtiges oder falsches Resultat, so liegt eine Fehlerbedingung vor, und der Tag-Auswerter 37 kann die Vernichtung der ATM-Zelle veranlassen, oder mit­ tels eines Fehlerkorrektur-Algorithmus den bestehenden Feh­ ler korrigieren und nachträglich bestimmen, ob ein Tag vor­ handen war oder nicht. Die Angaben des Tag-Auswerters, ob die ATM-Zelle fehlerfrei ist, ein Tag enthält und/oder ge­ gebenenfalls korrigiert wurde, wird am Ausgang 39 zur Ver­ fügung gestellt.

Fig. 5 zeigt den prinzipiellen Aufbau eines Flag-Dekoders 50. Er besteht, analog zum Tag-Dekoder 40, aus Flag- Entfernern 53 mit jeweils nachgeschaltetem HEC-Auswerter 54, einem Vergleichs-HEC-Auswerter 52, der direkt die am Eingang 51 eingehenden ATM-Zellen erhält, und einem Flag- Auswerter 57, der die Resultate des HEC-Auswerters 52 und der verschiedenen Flag-Entfernungsstränge (je ein Flag- Entferner 53x mit nachgeschaltetem HEC-Auswerter 54x) ver­ gleicht, und daraus ableitet, welche Flags mit jeweils wel­ chem Wert in der ATM-Zelle vorhanden sind und ob die ATM- Zelle fehlerfrei ist. Diese Information steht am Ausgang 59 zur Verfügung.

Da in einer ATM-Zelle mehr als ein Flag vorhanden sein kann, und jedes Flag eine Mehrzahl an Werten aufweisen kann, ist es bei einem Flag-Dekoder notwendig, die Einfü­ gung jeder möglichen Kombination jedes möglichen Wertes jedes Flags in einem eigenen Flag-Entfernungsstrang rück­ gängig zu machen und danach die HEC-Auswertung vorzunehmen. Liefert diese den Wert richtig, so enthielt die ATM-Zelle die in diesem Strang rückgängig gemachte Kombination von Flags und Flagwerten. In Fig. 5 sind zwei derartige Stränge explizit angedeutet, nämlich ein erster Strang a mit Entferner 53a und HEC-Auswerter 54a, und ein zweiter Strang b mit Tag-Entferner 53b und HEC-Auswerter 54b.

Die Fig. 6 bis 8 zeigen drei verschiedene Arten des Ein­ bringens eines Tags in das HEC-Byte bzw. das Entfernen des jeweiligen Tags. Da das Anbringen des Tags durch Invertie­ ren eines oder mehrerer Bits des HEC-Bytes erfolgt, kann durch Wiederholung dieser Prozedur das Tag auch wieder ent­ fernt werden. Gemäß Fig. 6 wird ein Bit manipuliert, d. h. vom Eingangs-HEC-Byte 61 werden die sieben Bits 62 un­ verändert in das Ausgangs-HEC-Byte 63 übernommen, während das Tag-Bit 64 durch den Inverter 65 invertiert in das Ausgangs-HEC-Byte gelangt.

Fig. 7 und 8 zeigen weitere Möglichkeiten der Einbrin­ gung eines Tags, wobei mit Fig. 6 übereinstimmende Ele­ mente gleiche Bezugszeichen erhalten und nicht weiter er­ läutert zu werden brauchen. Die Möglichkeit gemäß Fig. 7 verwendet zwei Bits 64, die zugleich invertiert werden, um das Vorhandensein eines Tags im Ausgangs-HEC-Bytes 63 zu signalisieren. In Fig. 8 wird schließlich das gesamte Eingangs-HEC-Byte invertiert. In allen Fällen wird natür­ lich die Invertierung unterlassen, wenn kein Tag angebracht werden soll, d. h., das Eingangs-HEC-Byte 61 wird unverän­ dert gelassen. Dies kann z. B. durch Verwendung steuerbarer Inverter 65 oder durch Auswahlmechanismen zwischen einem Pfad für die Bits mit Anbringen des Tags und einem anderen ohne Anbringen des Tags durch den Tag-Setzer 78 realisiert werden.

Die Fig. 9 und 10 zeigen das Prinzip des Einfügens je­ weils eines Flags in ein Eingangs-HEC-Byte 61. Die mit den vorangehend besprochenen Fig. 6 bis 8 übereinstimmenden Elemente sind auch hier mit gleichen Bezugszeichen versehen und werden nicht weiter besprochen. In Fig. 9 werden die beiden ersten Bits 66 des Eingangs-HEC-Bytes 61 entspre­ chend dem Wert des zu setzenden Flags invertiert, d. h., hat das Flag z. B. den Wert 0, wird überhaupt keines der Bits 66 invertiert, soll das Flag Werte 1 bis 3 annehmen, so werden eines oder beide Bits 66 gemäß der binären Darstellung des Flag-Wertes invertiert. Fig. 10 zeigt die gleiche Situation unter Verwendung zweier anderer Bits 67 des Eingangs-HEC-Bytes.

Im Fall eines Flags mit 3 Werten (rot/grün/keine Farbe) werden jedoch bevorzugt für einen Wert (rot) nur die Bits 66 (Fig. 9) invertiert, für den anderen Wert (grün) nur die Bits 67 (Fig. 10), und anderenfalls überhaupt keine Invertierung vorgenommen. Bevorzugt wird diese selektive Invertierung der Bits 66 bzw. 67 durch steuerbare Inverter 68 gewährleistet. Die Steuerleitungen und die ent­ sprechende Steuerlogik sind nicht dargestellt, da hierfür gängige Bauelemente und Steuerungen verwendet werden kön­ nen.

Das Einfügen der Flags oder Tags gemäß den Fig. 6, 7, 9, 10 kann unabhängig voneinander parallel oder auch nach­ einander in dieselbe ATM-Zelle erfolgen, sofern jeweils andere Bits 64, 66, 67 zur entsprechenden Manipulation ge­ wählt werden. Innerhalb des Bereichs des Netzwerkes, in dem die jeweiligen Flags bzw. Tags vorhanden sein können, müs­ sen jedoch entsprechend die Dekoder auf jede Kombination von Tags und/oder Flags vorbereitet sein. Eine Auswerteein­ heit für HEC-Bytes, die auf ein bestimmtes Flag oder Tag nicht vorbereitet ist, wird sonst eine ATM-Zelle mit einem modifizierten HEC-Byte als fehlerhaft erkennen und entspre­ chende Maßnahmen ergreifen.

Erweiterung und Abänderungen des beschriebenen Bespiels, insbesondere auf andere Datenpakete als ATM-Zellen, sind dem Fachmann ersichtlich, ohne den Schutzbereich der Erfin­ dung zu verlassen.

Prinzipiell ist es jedoch denkbar, eine solche unvollstän­ dige Dekodierung des manipulierten Datums, z. B. der HEC- Bytes, vorzunehmen, wenn die entsprechende Einschränkung der ursprünglich vorgesehenen Funktion dieses Datums hinge­ nommen wird.

Bei Kombinationen von Invertierungen, die zugleich mehrere Bits des zu manipulierenden Datums beeinflussen, kann statt den beiden Möglichkeiten (alle betreffenden Bits invertiert/keines der Bits invertiert) auch eine andere Methode gewählt werden, z. B. bei 2 Bits eine Invertierung im Gegentakt. Im allgemeinen kann also jeden Zustand jeweils ein beliebiges Muster von Invertierungen zugeordnet sein.

Die genannten Funktionen können durch dedizierte Schaltungen, durch einen Prozessor unter der Kontrolle eines Programmes oder einer Mischung aus beiden ausgeführt werden.

Claims (11)

1. Verfahren zum Einbringen mindestens eines Zusatzdatums in ein digitales, als Folge von Bits darstellbares Datenpa­ ket (21), welches ein erstes Datum (22) und ein daraus eindeutig berechenbares zweites Datum (24) beinhaltet, dadurch gekennzeichnet, daß in Abhängigkeit vom Zusatzdatum mindestens ein bis alle Bits des Datenpakets (21) auf eine eindeutig umkehrbare Art durch eine Manipulationseinheit (70) manipuliert werden, um das Zusatzdatum ohne Veränderung der Struktur des Datenpakets (21) in diesem zu verschlüsseln.

2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß das Zusatzdatum mindestens zwei diskrete Zustände einnehmen kann, die sich aus ersten Zuständen und höchstens einem zweiten Zustand zusammensetzen, wobei jedem ersten Zustand eine Gruppe (64; 66, 67) von mindestens einem Bit des zweiten Datums und eine Manipulation zugeordnet ist, die sich von der Gruppe und Manipulation jedes anderen ersten Zustandes unterscheidet, und ein erster Zustand von der Manipulationseinheit (70) dadurch in das zweite Datum (61) eingebracht wird, daß auf die zugeordnete Gruppe von Bits des zweiten Datums die zugeordnete Manipulation angewandt wird.

3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Zusatzdatum als ein Bit oder eine Folge von mindestens zwei Bits darstellbar ist und pro Bit des Zusatzdatums mindestens ein Bit jedes Bits (64) des zweiten Datums (24) entweder invertiert bzw. nicht invertiert wird, um die beiden möglichen Werte jedes Bits des Zusatzdatums in das zweite Datum einzubringen.

4. Verfahren gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß mindestens zwei Zusatzdaten in ein Datenpaket eingebracht werden, wobei gemäß jedem Zusatzdatum eine andere Gruppe (64) von mindestens einem Bit des zweiten Datums (24) des Datenpaketes manipuliert wird.

5. Verfahren gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das zweite Datum zur Erkennung von Fehlern und/oder zur Fehlerkorrektur im ersten Datum (22) benutzt wird.

6. Verfahren zur Gewinnung von Zusatzdaten, die gemäß einem der Ansprüche 1 bis 5 in einem digitalen Datenpaket (21) verschlüsselt vorliegen, dadurch gekennzeichnet, daß

• - aus dem zweiten Datum (24) erste Versuchsdaten ermittelt werden, indem für mindestens einen Wert mindestens eines Zusatzdatums die entsprechende Manipulation des zweitens Datums in einem Entferner (33, 53) rückgängig gemacht wird,
• - auf die Vergleichsdaten und das unveränderte Datenpaket ein Prüfungsverfahren durch einen ersten Auswerter (37, 57) angewendet wird, dessen Ergebnis ein Wahrscheinlichkeitswert zumindest dafür ist, ob zumindest das erste Datum mit seinem ursprünglichen Wert übereinstimmt,
• - der größte der Wahrscheinlichkeitswerte von einem zweiten Auswerter (34) bestimmt wird, und
• - die für diesen größten Wahrscheinlichkeitswert angenommene Kombination von Zusatzdaten von der Auswertungseinheit (30, 50) ausgegeben wird.

7. Verfahren zur Gewinnung von Zusatzdaten, die gemäß einem der Ansprüche 1 bis 5 in einem digitalen Datenpaket (21) verschlüsselt vorliegen, dadurch gekennzeichnet, daß durch eine Auswertungseinheit aus dem ersten Datum (22) ein zweites Vergleichsdatum durch Anwendung des Verfahrens zur Berechnung des zweiten Datums ermittelt wird, dieses zweite Vergleichsdatum gemäß dem Wert mindestens eines Zusatzdatums manipuliert wird, um dritte Vergleichsdaten zu erhalten, jeweils ein Wahrscheinlichkeitswert zumindest dafür berechnet wird, ob Übereinstimmung der dritten Vergleichsdaten mit dem in dem Datenpaket vorhandenen zweiten Datum (24) vorliegt, und diejenigen Zusatzdatumswerte, die den größten Wahrscheinlichkeitswert ergeben, ausgegeben werden.

8. Verfahren gemäß Anspruch 6 oder 7, dadurch gekenn­ zeichnet, daß mit allen möglichen Kombinationen der Werte aller Zusatzdaten, die im zweiten Datum zulässig sind, die Wahrscheinlichkeitswerte ermittelt werden.

9. Verfahren gemäß einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, daß auf ein fehlerhaftes erstes und/oder zweites Datum geschlossen wird, wenn sich kein oder mehr als ein Wahrscheinlichkeitswert mit dem Grenzwert für sichere Übereinstimmung ergibt.

10. Anwendung des Verfahrens gemäß einem der Ansprüche 1 bis 9 zum Erkennen fehlerhafter und/oder mehrfach umlaufen­ der Datenpakete (21) in einer ringförmigen Übertragungs­ anordnung (11),
wobei die Übertragungsanordnung (11) eine Mehrzahl von Knoten (13, 14) umfaßt, die seriell durch eine Übertra­ gungsleitung (16) einer einheitlichen Übertragungsrichtung verbunden sind und von denen einer als Überwachungsknoten (14) dient,
wobei zum Erkennen von Übertragungsfehlern in einem Kopf­ teil (22) der Datenpakete (21) ein Fehlerkorrektur-Byte (24) vorgesehen ist und jeder Knoten (13) aus den Bits des Kopfteils (22) eines jeweiligen Datenpakets (21) einen Entscheidungswert berechnet, der angibt, ob in diesem Kopfteil (22) ein Fehler vorliegt oder nicht,
wobei zum Erkennen von mehrfach umlaufenden Datenpaketen (21) ein Überwachungsknoten (14) vorgesehen ist, der jedes vorbeilaufendes Datenpaket (21) zum einen erkennbar mar­ kiert und zum anderen kontrolliert, ob dieses jeweilige Da­ tenpaket (21) bereits markiert ist, und
wobei das Fehlerkorrektur-Byte (24) des Datenpakets das zweite Datum und der durch das Fehlerkorrektur-Byte gesicherte Teil des Kopfteils (22) das erste Datum darstellt,
dadurch gekennzeichnet,

• - daß der Überwachungsknoten (14) zum Markieren der vor­ beilaufenden Datenpakete (21) im Fehlerkorrektur-Byte (24) jeweils wenigstens eines der Bits invertiert,
• - daß zum Erkennen von Übertragungsfehlern im Kopfteil (22) der Datenpakete (21) jeder Knoten (13) zusätzlich die­ jenigen Bits des Kopfteils (22) des jeweiligen Datenpakets (21) invertiert, die ebenfalls im Überwachungsknoten (14) invertiert werden, daß aus den sich hierbei insgesamt er­ gebenden Bits ein zweiter Entscheidungswert berechnet wird, und daß der genannte erste und der zweite Entscheidungs­ wert zusammen angeben, ob in diesem Kopfteil (22) ein Feh­ ler vorliegt oder nicht, und
• - daß zum Erkennen von mehrfach umlaufenden Datenpaketen (21) der Überwachungsknoten (14) aus den Bits des Kopf­ teils (22) des jeweiligen Datenpakets (21) einen Entschei­ dungswert berechnet, der angibt, ob diejenigen Bits, die für die Markierung invertiert werden, invertiert sind oder nicht.

11. Anwendung des Verfahrens gemäß Anspruch 10, dadurch gekennzeichnet, daß die Datenpakete ATM-Zellen sind.