DE1963204A1

DE1963204A1 - Diversity-Umschalteinrichtungen fuer Digitaluebertragungen

Info

Publication number: DE1963204A1
Application number: DE19691963204
Authority: DE
Inventors: Swan George Henry
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1968-12-19
Filing date: 1969-12-17
Publication date: 1970-07-09
Also published as: US3628149A; BE743330A; FR2026571A1; GB1285976A; SE362180B

Description

!WESTERN ELECTRIC COMPANY Incorporated
Jew York, N.Y., 10007, VStA

Swan, G. H., 1

Diversity-Umschalteinrichtung für Digitalübertragungen

Die Erfindung betrifft eine Diversity-Umschalteinrichtung zur Umschaltung zwischen einer Vielzahl digitaler Übertragungsstrecken, die alle die gleichen digitalen Informationssignale führen, mit Schaltungen zur Verbindung einer gewählten Übertragungsstrecke mit einer Informationsausgangsschaltung.

Bei digitalen Übertragungsanlagen auf der Erde und zu Satelliten kann zur Verbesserung der Zuverlässigkeit das sogenannte Weg-Diversityverfahren angewendet werden. Zwischen zwei Punkten wird eine Anzahl verschiedener Übertragungsstrecken betrieben, und bei Ausfall oder Verschlechterung einer Strecke wird eine andere automatisch zum Ersatz der gestörten Strecke in Betrieb genommen. Natürlich muß die Länge der Strecken elektrisch ähnlich sein, damit ein Umschalten von einer Strecke auf eine andere keine Fehler herbeiführt.

Wenn es «ich um zwei feste Punkte handelt, beispielsweise bei Mikrowellen-Anlagen auf der Erde oder zu stationären Satelliten,

0Ö9828/11Ö6

kann ein Unterschied der Streckenlänge durch Einfügen einer festen Verzögerung in die kürzeren Strecken ausgeglichen werden, um auf diese Weise die Längen aneinander anzugleichen. Die Aufrechterhaltung dieses Ausgleiches erfordert jedoch eine dauernde automatische Einstellung. Naturerscheinungen ändern nämlich die elektrische Länge der einzelnen Übe rtragungsabschnitte, die die Strecke bilden, wodurch die absolute Laufzeit der einzelnen Strecken sich zeitlich ändert. Diese zeitabhängige Änderung ist auch als "Zittern" bekannt. Eine Hauptquelle für dieses Zittern sind Längenänderungen der Strecke, die sich aus Windbewegungen der Antennen ergeben und normalerweise auf Schwankungen des Turmes beruhen, auf denen die Antennen befestigt sind. Eine sekundäre Quelle sind Änderungen der Ausbreitungsgeschwindigkeit, die auf Änderungen des Brechungsindex der Atmosphäre beruhen und durch Temperatur"- und Feuchtigkeitsänderungen hervorgerufen werden. Eine spezielle Beschränkung für die Übertragung wird durch Fading aufgrund von Regen verursacht. Dies ist besonders schwerwiegend für Trägerfrequenzen in der Größenordnung von 18 GHz und darüber. Zur Erzielung einer zuverlässigen Übertragung kann dann eine Weg-Diversity-Übertragung benutzt werden.

009828/1 198

1963^04 3

Bei einer Datenübertragung mit niedriger Geschwindigkeit kann ein Zittern ohne Folgen bleiben, und eine einfache Verzögerungsleitung reicht für den Ausgleich aus. Eine Korrektur hoher Übertragungsgeschwindigkeiten übersteigt jedoch die Möglichkeiten verfügbarer Verzögerungsleitungen. Bei Bit~ Folgen hoher Geschwindigkeit in der Größenordnung von hunderten von Megabit je Sekunde kann ein Zittern auftreten, das die zeitliche Länge eines Bit übersteigt. Ein Diversity-Umschalten von einer nichtsynchronisierten Strecke auf eine andere während des Auftretens eines solchen Zitterns kann zu einem untragbaren Fehler führen, der sich entweder aus einem Verlust oder einen Einfügen eines oder mehrerer Impulse ergibt.

Die Erfindung hat sich die Aufgabe gestellt, diese Schwierigkeiten zu beseitigen. Sie geht dazu aus von einer Diversity-Umschalteinrichtung der eingangs genannten Art und ist gekennzeichnet durch* jeder Übertragungsstrecke individuell zugeordnete Bit-Speicherschaltungen zur Speicherung der Signale jeder der Übertragungsstrecken, Zeitsteuerungseinrichtungen zur Ableitung von Zeitsteuerungssignalen aus jeder der Strecken, Steuerschaltungen, die unter Ansprechen auf die Zeitsteuerungssignale der gewählten Strecke das Auslesen von Informationen aus allen Speicherschaltungen steuern, Synchronisationsanzeigeschaltungen einschließlich von Vergleichs einrichtungen für die

009828/1id8

aus den Speicherschaltungen gelesenen Informationen und Einrichtungen, die bei Differenzen zwischen den aus den Bit-Speicherschaltungen der verschiedenen Strecken gelesenen Informationssignalen Fehlersignale erzeugen, um die relatifee Lage zu ändern, mit der die Informationssignale aus den jeweiligen Speicherschaltungen der ungewählten Strecken gelesen φ werden.

Eine Weiterbildung der Erfindung sieht vor, daß die Synchronisationsanzeigeschaltungen eine Integratorschaltung zur Verzögerung und Integration des Fehlersignals aufweisen, um eine fehlerhafte Operation bei einem isolierten Bit-Fehler zu verhindern.

a^ Eine zusätzliche Weiterbildung der Erfindung ist dadurch ge

kennzeichnet, daß die Synchronisationsanzeigeschaltungen eine mit der Vergleichs einrichtung verbundene Abtastschaltung aufweisen, die das Fehlersignal einmal für jedes N-te Bit-Intervall abtasten, um eine fehlerhafte Operation bei stoßartigen Übertragungsfehlern zu verhindern.

Eine fehlerfreie Diversity-Umschaltung zwischen zwei alternativen Strecken wird nur dann erreicht, wenn der aktive und der Reserve-Kanal im Augenblick des Umschaltens zeitlich

Ü09Ö23/11ÖÖ

synchronisiert sind. Erfindungsgemäß werden zwei unabhängig voneinander zitternde Signale dadurch synchronisiert, daß das aktibe Signal als Bezug verwendet wird und das Signal des freien oder Reservekanals zeitlich neu ordnet. Diese natürliche Selbst-Zeitsteuerung vermeidet die durch künstliche Zeitsteuerungsquellen für jeden Bit-Strom, beispielsweise örtliche Taktgeber, gesetzten Einschränkungen.

Die beiden Bit-Ströme werden in individuelle elastische Speicher eingegeben, und zwar Bit-für-Bit in der Reihenfolge, in der sie empfangen werden. Unter normalen, synchronisierten Bedingungen, bei denen der aktive und der freie Kanal kein Fading zeigen, stimmen die Ausgangs signale beider elastischer Speicher in einer Vergleichseinrichtung überein, und beide Speicher werden unter Verwendung des gleichen Zeitsteue rungssignals gelesen, das aus der Zeitsteuerung des aktiven Kanals abgeleitet ist. Dann kann eine fehlerfreie Umschaltung stattfinden, wenn die Übertragungsqualität des aktiven Kanals schlechter zu werden beginnt.

Wenn aus irgendeinem Grund der aktive und der freie Kanal nicht mehr übereinstimmen, ändert die Vergleichseinrichtung ihren Zustand, und das Lesesignal für den freien elastischen Speicher wird schrittweise so geändert, daß periodische

009828/1198

Lücken von einem Bit eingeführt werden. Eine Lücke von . einem Bit im Lesesignal nur eines der beiden Speicher bewirkt, daß die Speicher ihre relative Belegung um ein Bit ändern. Zwischen den Lücken ist das normale Zeitsteuerungssignal vorhanden, und die Vergleichs einrichtung vergleicht die beiden Signale mit ihrem neuen relativen Speicherbelegungszustand. Wenn die Aus gangs signale des freien und aktiven Kanals den Synchronisationszustand erreichen, bleibt das Aus gangs signal der Vergleuchseinrichtung aus und es findet keine weitere schrittweise Änderung statt. Wenn eine schrittweise Änderung des freien Kanals vor sich geht, wird die Belegung des elastischen Speichers um je ein Bit erhöht. Dies kann so weit gehen, daß die Belegung 100% beträgt. Bei einem weiteren Schritt geht die Belegung wieder auf 0 % zurück. Die Speicherbelegung ist daher über ihren Gesamtbereich verändert worden. Durch eine entsprechende Auslegung der Anlage und Ausgleichsmaßnahmen wird sichergestellt, daß innerhalb ihres Bereiches die Lese-Zeitsteuerung des freien Kanals fest an die Lese-Zeitsteuerung des aktiven Kanals gekoppelt ist. Die Periode der Einzelbit-Schrittfolge wird durch die Ansprechezeit der Vergleichseinrichtung bestimmt. Je kleiner diese ist, um so kleiner ist der Schritt-Zyklus. Der Bit-Strom des freien Kanals verfolgt also denjenigen des aktiven Kanals, wobei der aktive, zitternde Bit-Strom als Zeitbezug für den freien

009328/1190

zitternden Bit-Strom dient. Ohne daß ein Zitter-Ausgleich für einen der Kanäle vorgenommen wird, ergibt sich bei einem Umschalten vom einen zum anderen Kanal kein Verlust oder keine Hinzufügung eines Bit. Die Umschalteinrichtung ist vollständig bistabil, so daß jeder Kanal als aktiver Kanal und folglich als Bezug für den anderen dienen kann.

In den Zeichnungen zeigen:

Fig. 1, 2 und 3 eine Diversity-Umschalteiirichtung mit einem Zeitsteuerungsausgleich nach der Erfi η dung,

Fig. 4 eine Tabelle mit einem Beispiel für die erfindungsgemäße Betriebsweise;

Fig. 5 ein abgeändertes Ausführungsbeispiel der

Erfindung.

Das in den Fig. 1, 2 und 3 dargestellte Ausführungsbeispiel der Erfindung sieht vor, daß digitale Informationen eines einzelnen Senders 51 eine Verbraucherschaltung 50 über eine von zwei Strecken A oder B mit je mehreren Feldern erreichen. Identische Bit-Ströme werden gleichzeitig an beide Strecken gegeben, deren Länge auf übliche Weise ausgeglichen ist, beispielsweise durch Einfügen einer festen Verzögerung in die

009828/1 198

kürzere Strecke. Dann würde identische Signale an den Detektoren 12 und 12' ankommen, wenn keine natürlichen Erscheinungen vorhanden wären, beispielsweise Wind und atmosphärische Änderungen. Die Detektoren 12 und 12' trennen die informationstragenden Bit-Ströme vom Träger und geben dieses Signal zu Gattern 14a bis 14n bzw. 14'a bis 14'n. Gleichzeitig werden die Signale der Detektoren 12 und 12' abgetastet und zur Fehle rüberwachungs- und Diversity-Umschaltsteuerung 11 gegeben, die die beiden Signale überwacht und miteinander gekoppelte Schalter 41, 42 und 43 betätigt, wenn die aktive Strecke schlecht wird und die freie Strecke besser ist. Die Schalterbetätigung ist zeitlich so gesteuert, daß sie in der Mitte zwischen aufeinanderfolgenden Impulsen des aktiven Bit-Stroms auftritt. Die Steuerung 11 kann ein Gerät bekannter Ausführung sein, das beispielsweise auf eine vorbestimmte Bit-Fehlerfrequenz anspricht.

Es sei, wie dargestellt, angenommen, daß die Strecke A aktiv und die Strecke B frei ist. Solange die Steuerung 11 keinen ungenügenden Empfang über die Strecke A feststellt, findet keine Umschaltung statt. Die Zeitsteuerungs-Gewinnungseinrichtung überwacht das Signal des Detektors 12 und erzeugt ein Zeitsteuerungssignal. Dieses Signal stellt eine Impulsfolge

009828/1168

dar, die die aufeinanderfolgenden Zeitlagen des aktiven Bit-Stroms angibt und die zum Schreib gatter-Wähler 13 gegeben wird, der den Zugriff zum Speicher 10 steuert. Der Wähler 13 läßt nacheinander jeden überwachten Impuls zu aufeinanderfolgenden UND-Gattern 14a bis I4n durch« Außerdem liegt das Grundbandsignal an den Gattern 14a bis 14η, die ein Ausgangs signal nur dann abgeben, wenn der Wähler 13 das "

jeweilige Gatter erregt. Auf diese Weise werden aufeinanderfolgende Impulse bei ihrem Empfang in die Speicherzellen 15a bis 15n eingeschrieben. Das zum Wähler 13 übertragene, überwachte Signal wird außerdem zum Lesegatter-Wähler 16 über den Schalter 41 und das UND-Gatter 32 gegeben, das das Signal direkt durchläßt, da sein (durch den schwarzen Punkt angegehener) invertierender Eingang im Schalter 42

offen ist. Die Lesefolge soll vorzugsweise so eingerichtet |

sein, daß während des Ausleses die Hälfte der Kapazität des Speichers 10 belegt ist. Der Wähler 16 arbeitet mit den Gattern 17a bis 17n auf ähnliche Weise wie der Wähler 13 mit den Gattern 14a bis 14n zusammen. Die in die Speicherzellen 15 eingegebenen Impulse werden also mit der gleichen Frequenz ausgesehen. Sie sind nur um die Durchlaufzeit der gespeicherten Bits verzögert, die durch den Belegungsfaktor des Speichers 10 bestimmt ist.

ÜÜ9S20/11Ö8

In der Zwischenzeit schreiben der Wähler 13' und die Gatter 14'a bis 14'n die .Bitfolge der Strecke B in die Speicherzellen 15'a bis 15'a des Speichers 10' mit der Frequenz und in der Reihenfolge ein, mit der sie durch den Detektor 12' festgestellt wird» Da jedoch der Schalter 41 in der aktiven Stellung A ist, wird der Lesegatter-Wähler 16' nieht durch die Zeit-Steuerungsimpulse von der Strecke B betätigt, sondern durch die Zeitsteuerungsimpulse von der Strecke A^

Die zwei, aus den Lesegattern 17 und 17· kommenden Bit-Ströme sind zwar identisch, möglicherweise aber nicht synchron. Wenn die Differenz nicht größer als die Speicherbelegung des aktiven Speiehers IQ ist, wird eine Korrektur vorgenommen« Die Vergleichseinriehtung 30 vergleicht Bit-für-Bit, Die über beide Strecken empfangene Bits und erzeugt ein Fehlersignal, wenn die beiden Ströme nicht synchron sind. Die Vergleiehseinriehtung 30 kann einfach ein UND-.;,, .,_._ Gatter 45 in Reihe mit einer Integriersehaltung 46 sein« ;

Das UND-Gatter 45 erzeμgt ein binäres Ausgangssignal ¹¹I¹V-wenn an seinem invertierenden, an den Speicher 10 angeschalteten Eingang eine binäre ¹¹O¹' und am anderen, am Speicher 10' liegenden Eingang eine binäre ^Ml^fl an» öieser Zustand

000111/1111

kann sich in zwei Fällen ergeben. Der erste Fall liegt vor, wenn die Bit-Ströme außer Synchronismus sind. Im zweiten Fall kann ein Bit-Fehler bei der Übertragung über eine der beiden Strecken eingeführt g* worden sein. Wenn die beiden Bit-Ströme fehlerfrei und in Synchronismus sind, stehen an den beiden Eingängen des Gatters 45 immer zwei binäre "O"-Werte oder zwei binäre "lⁿ-Werte an, so daß kein Ausgangs signal (binär ¹¹O¹') des Gatters 45 vorhanden sein wird. Der Ausgang des Gatters 45 ist an die Integrierschaltung 46 angelegt, die eine Anzahl aufeinander folgender binärer "l"-Ausgangssignale des Gatters 45 benötigt, bevor ihr Aus gangs signal den Eingangs schwellwert des UND-Gatters 33 übersteigt. Dadurch wird eine fehlerhafte Operation durch einen einzelnen Bit-Fehler in einem der Bit-Ströme verhindert. Das UND-Gatter 33 wird einmal während jedes Bit-Intervalls durch das aus dem aktiben (

Bit-Strom abgeleitete Zeitsteuerungs signal betätigt. Wenn das Au s gangs signal der Integrierschaltung 46 während dieses Intervalls oberhalb des Eingangs schwellwertes des Gatters 33 liegt, wird ein binäres ^Ill"-Ausgangssignal an die durch N teilende Teilerschaltung 34 angelegt. Diese Schaltung bewirkt einen Schutz gegen eine fehlerhafte Operation durch stoßartige, auf einer der Strecken eingeführte Übertragungsfehier, Die Schaltung 34 tastet das Ausgangssignal des Gatters 33_;einmal für je N Bits ab. Wenn zu diesem Abtastzeitpunkt am Ausgang des 009828/1198 : ,

Gatters 33 eine binäre ^lfl" steht, wird die Belegung des Frei-Speichers 15' geändert, in dem der Lese-Wähler 32JC 16' abgeschaltet wird, um die Erregung eines der Gatter 17' um eine Zeitlage zu verzögern. Die Belegung des Frei-Speichers 15^F wird auf diese Weise um ein Bit vergrößert und das Auslesen des freien Bit-Stroms um eine Zeitlage verzögert.

Dieser Schrittschaltvorgang wiederholt sich, bis die Vergleichseinrichtung 30 keine Fehlerspannung mehr erzeugt, d.h., bis die beiden Bit-Ströme in Synchronismus fallen. Das Auslesen des freien Bit-Stroms folgt jetzt dem des aktiven Stroms, da die relative Belegung der Speicher 15 und 15' so eingestellt worden ist, daß sie Unterschiede zwischen der zeitlichen Lage der über die Strecken A und B empfangenen Bit-Ströme kompensiert.

Wenn der freie Bit-Strom dem aktiven Strom voranläuft, dann verlangsamt die schrittweise Zunahme der Belegung das Auslesen und bringt das Frei-Aus gangs signal in Synchronismus. Wenn der freie Bit-Strom jedoch nachläuft, dann steigt die Belegung des Frei-Speichers 15' an, bis die maximale Belegung erreicht ist. Der nächste Schritt bewirkt, daß der Speicher auf seine kleinste Belegung zurückläuft. Solange also das Nachlaufen die Belegung des aktiven Speichers 15 nicht übersteigt, führt das

009828/1 198

Zurücklaufen dazu, daß der freie Bit-Strom dem aktiven Strom voranläuft, und es wird eine Korrektur entsprechend der obigen Erläuterung erreicht.

Die Speicherung auf der Strecke B (die freie Strecke)- wirkt als Polster, Es werden also die ankommenden Impulse bei ihrem Empfang aufgenommen und in Synchronismus mit den Impulsen der aktiven Strecke ausgelesen, so daß identische Impulse gleichzeitig aus dem aktiven und dem freien Speicher gelesen werden. Da die Strecken nominell identische Länge haben, muß das Polster nur zeitweilig bei Übertragungs störungen vorhanden sein. Für unterschiedliche Bedingungen wird eine unterschiedliche Speicherkapazität benötigt,

Natürlich kann die Strecke B der aktive Kanal sein. In diesem Fall würden die Schalter 41, 42 und 43 die umgekehrte Stellung gegenüber der dargestellten Stelking einnehmen, die Schaltungsanordnung würde aber auf identische Weise arbeiten, wobei die gestrichenen Elemente die aktiven Funktionen übernehmen und die ungestrichenen Elemente die Frei-Funktionen.

Für einbesseres Verständnis der Grundgedanken des Ausfüh~ rungHbeispiels der Erfindung nach Fig. 1, 2 und 3 wird auf das

009828/1 19S

tabellenförmig in Fig. 4 angegebene Beispiel verwiesen. Dort wird eine Speicherkapazität von zehn Bits für beide Speicher 10 und 10' entsprechend den Speicherzellen 15a bis 15n bzw. 15'a bis 15'η angenommen. Diese Speichergröße d/lrd nur zur Erläuterung gewählt. Die tatsächliche Größe wird durch die praktischen Bedingungen bestimmt, unter denen die Diversity-Anlage arbeiten soll. Die Signalbits S. kommen am Detektor 12 über die Strecke A zum Zeitpunkt T. + ö. an, wobei T. die

^ 1—1 1

Periode und 6. das Zittern des Elementes S. auf der Strecke A ι ι

sind. Die gleichen Signalbits S. kommen am Detektor 12' über die Strecke B zum Zeitpunkt T. +^ ^. an, wobei T. die Periode

JJ J

und A. das Zittern auf der Strecke B sind.

Zum Zeitpunkt T + S (Spalte 2) wird beispielsweise S (Spalte 1) in den Speicher 10 eingeschrieben, der zu diesem Zeitpunkt aktiv ist. S wird willkürlich der Zelle Cl zugeordnet und nachfolgende Bits entsprechend der Angabe in. Spalte 3 folgenden Fällen. Wenn der Speicher 10 eine Belegung von 5 Bits hat, so wird die Zelle Cl fünf Zeitintervalle später auf Anforderung des aktives Zeitsteuerungssignals zum Zeitpunkt T_ + S aus-

ο — 6

gelesen, wie in Spalte 4 angegeben. Nachfolgende Bits werden fünf Intervalle nach ihrem Einschreiben ausgelesen, wie in den entsprechenden Zeilen der Fig. 4 gezeigt,

009828/1 1d8

Die freie Strecke, im angenommenen Fall die Strecke B, liefert die identischen Bits S. mit einer kleinen, aber zufälligen Zeitversetzung. Es ist nicht wahrscheinlich, daß T. und T. sich um mehr als ein Bit unterscheiden, aber zur Erläuterung ist ein Unterschied von zei Bit-Zeitintervallen angenommen worden. In Spalte 5 ist angegeben, daß S₁ zum Zeitpunkt T + /\ ankommt, so daß eine Differenz von zwei Bits g + Zittern zwischen den beiden Strecken besteht. Da der aktive Speicher mit 10 Bits eine Belegung von fünf Bits hat, liegt eine Korrektur einer Differenz mit zwe i Bits in beiden Richtungen innerhalb der Möglichkeiten der Schaltungsanordnung.

Spalte 6 gibt an, daß S willkkürlich der Zelle C4 des Frei-Speichers zugeordnet ist, und wenn eine geschätzte Belegung von 3 Bits des Frei-Speichers vorhanden ist, so verlangt das aktive Zeitsteue rungs signal ein Auslesen der Zelle C4 zum Zeitpunkt T + 6 , wodurch eine genaue Synchronisierung auf beiden Strecken erreicht wird. Eine Beibehaltung der Synchronisations erfolgt dann durch Aufrechterhaltung der Bel3egung von drei Bits und Auslesen nachfolgender Zellen des Frei-Speichers aufgrund nachfolgender Angaben des aktiven Ze its teue rungssignals zum Zeitpunkt T. +_ 8'..

009828/1198

Wenn aufgrund einer Umschaltung oder aufgrund von Fading eines Bit-Stroms die Synchronisation verloren geht, so führt die Schaltungsanordnung eine Suchoperation durch. Wenn der Frei-Speicher eine Belegung von 2 Bits besitzt, so wird S

zum Zeitpunkt T_ + 6 , S₀ zum Zeitpunkt T„ + ό usw. aus-5 ■—· 5 2, b — b

gelesen, so daß der freie Bit-Strom dem aktiven Strom voranläuft. Wenn die Schrittschaltung dies feststellt, veranlaßt sie das Überspringen eines Auslesevorgangs, wodurch die Belegung des Frei-Speichers um eins ansteigt und nachfolgende Bits zu Zeitpunkten ausgelesen werden, die für S gleich T + <f _fi, ^für S gleich T + <f usw. sind. Dies führt zu einer Synchronisation, wie ein Vergleich der Spalten 4 und 7 zeigt. Wenn das Voreilen größer gewesen wäre, wären weitere Schrittvorgänge erforderlich.

Wenn andererseits die Belegung vier Bits oder größer ist, so ergibt sich ein nacheilender freier Bit-Strom. Ein festgestellter Fehler führt wiederum zu einer Zunahme der Belegung, bis eine volle Belegung von zehn Bits erreicht ist. Dann findet das Auslesen zu Zeitpunkten statt, die für S₁ gleich T₁ „ + 6

1 ίο '—

usw. ist. Der nächste Schritt bringt den Speicher auf die Belegung Null zurück, und das Auslesen entspricht S₁ dem Zeit-T + S₁' , wodurch ein voreilender Zustand bewirkt wird. Dieser wird dann entsprechend der obigen Erläuterung korrigiert.

009828/1 198

Es besteht die Möglichkeit, daß bei einem Umschalten vom aktiven auf den freien Kanal eine Änderung der Belegung der elastischen Speicher auftritt, Wenn beispielsweise die Belegungü des aktiven Kanals A 50% ist und die Belegung des freien Kanals B zwischen 45% und 55% schwankt, dann kann eine Umschaltung zwischen dem freien und aktiven Kanal dazu führen, daß der aktive Kanal B sich auf 55% einstellt und der freie Kanal A diesen Zustand verfolgt. Wenn die Gesamtzahl von Umschaltungen ansteigt, so kann die Verringerung der Speicherreserve des aktiven Kanals sich auf additiver und willkürlicher Basis ansammeln,

Gegebenenfalls kann die Versetzung so weit gehen, daß die Nachlauffähigkeit der Speicher beeinflußt wird. Man schätzt, daß, wenn die Speicherreserve einen Wert erreicht, bei dem etwa 10% der Speicherbelegung in einer Richtung und 90% in der anderen Richtung verbleiben, die Rückstellung der Speicherbelegung des aktiven Kanals auf 50% erforderlich ist. Eine Ent~ leerung in einer Richtung führt zu einer Vergrößerung der Reserve in der anderen Richtung und sollte von einer korrigierenden Entleerung gefolgt sein. Daher ist es sehr unwahrscheinlich, daß eine Rückstellung in einer richtig ausgelegten Anlage erforderlich ist. Die Frequenz der Rückstellung ist ein Parameter für die Auslegung der Anlage und wird durch richtige Wahl der

009828/1108

Speichergröße in Grenzen gehalten.

Wenn jedoch eine Rückstellung erforderlich ist, muß eine Schrittfunktion für den aktiven Kanal durch eine Einrichtung vorgesehen werden, die in Fig. 5 gezeigt ist. Die Phasenvergleichseinrichtung 60 liefert eine Anzeige für die Entleerung. Sie vergleicht die Einschreib- und Lese Zeitpunkte einer einzelnen Zelle des aktiven Speichers 10 und erzeugt ein Signal, das der Speicherdauer eines Bit proportional ist. Der Schwellwert-D«tektor 61 bewirkt eine Schwellwert-Anzeige üblicher Art für das erzeugte Signal. Der Detektor liefert ein Ausgangssignal, wenn eine gewählte Belegung, beispielsweise der Wert von 10 und 90 %, in einer von beiden Richtungen erreicht wird. Das Gatter 62, die Teile rs chaltung 63 und das Gatter 32 bewirken eine schrittweise Weiterschaltung des aktiven Auslesens ähnlich der schrittweisen Weiterschaltung des durch das Gatter 32, den Teiler 34 und das Gatter 32' vorgenommenen Auslesen des Frei-Speichers mit der Ausnahme, da/3 der Teiler 63 durch M teilt. Dieser Wert ist so gewählt, daß der aktive Rückstell-Schaltzyklus kürzer ist als der freie Freie Such-Schrittzyklus. Dadurch soll die Zeit möglichst klein gemacht werden, während der auf die aktive Schaltung eingewirkt werden muß.

009828/1198

Nach der Rückstellung der Belegung des aktiven Speichers sind die beiden Kanäle mit großer Wahrscheinlichkeit in der Vergleichseinrichtung 30 nicht in Übereinstimmung, so daß ein neuer Suchvorgang für den freien Kanal eingeleitet wird. Eine ähnliche Rückstellschaltung sollte vorgesehen sein, um den Speicher 10' zurückzustellen, wenn dieser aktiv ist.

Fig. 5 zeigt außerdem einen Sperrsignalweg 65 von der Fehlerfrequenz-Überwachungseinrichtung 11 zur Vergleichseinrichtunf 30. Dieser Weg wird durch die Überwachungseinrichtung 11 erregt, wenn eine der Strecken oder beide Strecken bezüglich der Empfangs eigenschaften unter einen annehmbaren Wert abgefallen sind. Da ein solches verschlechtertes Signal unbrauchbar ist, wäre es zwecklas, dauernd eine Synchronisation zu versuchen. Das Sperrsignal erzwingt im Effekt ein Ausgangssignal "kein Fehler" (Binär'O¹¹) der Vergleichseinrichtung 30 und verhindert folglich die Einleitung eines Schrittschaltzyklus.

009828/119 8

Claims

PATENTANSPRÜCHE

1.) Diversity-Umschalteinrichtung zur Umschaltung zwischen einer Vielzahl digitaler Übertragungs strecken, die alle die gleichen digitalen Informations signale führen, mit Schaltungen zur Verbindung einer gewählten Übertragungsstrecke mit einer Info rmations aus gangs schaltung,

gekennzeichnet durch jeder Übe rtragungs strecke individuell zugeordnete Bit-Speicher schaltungen (15a~15n, 15'a-15'n) zur Speicherung der Signale jeder der Übertragungsstrecken, Zeitsteuerungseinrichtungen (18, 18') zur Ableitung von Zeitsteuerungssignalen aus jeder der Strecken, Steuerschaltungen, die unter Ansprechen auf die Zeitsteuerungssignale der gewählten Strecke das Auslesen von Informationen aus allen Speicherschaltungen steuern, Synchronisationsanzei^eschaltungen einschließlich von Vergleichseinrichtungen für die aus den Speicherschaltungen gelesenen Informationen,

und Einrichtungen, die bei Differenzen zwischen den aus den Bit-Speicherschaltungen der verschiedenen Strecken gelesenen Info rmations Signalen Fehlersignale erzeugen, um die relative Lage zu ändern, mit der die Informations signale aus den jeweiligen Speicherschaltungen der ungewählten Strecken gelesen werden.

009828/1138

2. Diversity-Umschalteinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Synchronisations anzeige schaltungen eine Integrierschaltung (46) zur Verzögerung und Integration des Fehlersignals aufweisen, um eine fehlerhafte Operation durch einen isolierten Bit-Fehler zu vermeiden.

3. Diversity-Umschalteinrichtung nach Anspruch 1 oder 2, ^ dadurch gekennzeichnet, daß die Synchronisations anzeigeschaltungen eine mit der Vergleichseinrichtung verbundene Abtastschaltung (33, 34) aufweisen, die das Fehlersignal einmal jedes N-te Bitintervall abtastet, um eine fehlerhafte Operation durch stoßartige Übertragungsfehler zu vermeiden.

009828/1 198