DE19634845C1 - Process for optimizing the adhesion between molding compound and passivation layer in a plastic chip housing - Google Patents

Process for optimizing the adhesion between molding compound and passivation layer in a plastic chip housing

Info

Publication number
DE19634845C1
DE19634845C1 DE1996134845 DE19634845A DE19634845C1 DE 19634845 C1 DE19634845 C1 DE 19634845C1 DE 1996134845 DE1996134845 DE 1996134845 DE 19634845 A DE19634845 A DE 19634845A DE 19634845 C1 DE19634845 C1 DE 19634845C1
Authority
DE
Germany
Prior art keywords
polyimide
passivation layer
adhesion
layer
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1996134845
Other languages
German (de)
Inventor
Alexandra Dr Atzesdorfer
Detlef Dr Ing Houdeau
Christine Niederle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996134845 priority Critical patent/DE19634845C1/en
Priority to TW086110477A priority patent/TW330314B/en
Priority to PCT/DE1997/001830 priority patent/WO1998009330A1/en
Application granted granted Critical
Publication of DE19634845C1 publication Critical patent/DE19634845C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Abstract

This invention concerns a process for optimizing the adhesion in a plastic chip housing between the moldable material and the second organic passivation layer of polyimide. To that effect, a plasma-etching process with oxygen is additionally applied. In this way, the surface of the polyimide is essentially roughened. Use of a photosensitive polyimide is particularly advantageous because this eliminates the need to use an additional mask.

Description

Die Erfindung betrifft die Verbesserung der Adhäsion zwischen einer duroplastischen Preßmasse und einer als Schutzschicht dienenden Polyimidschicht, die auf einem fertigstrukturierten Halbleiterchip aufgebracht ist.The invention relates to improving the adhesion between a thermosetting molding compound and one as a protective layer serving polyimide layer, which is on a finished structured Semiconductor chip is applied.

Bei der Weiterentwicklung von elektronischen Bauelementen mit einem Kunststoffgehäuse, das den Halbleiterchip und elektri­ sche Anschlüsse aufnimmt, ergeben sich regelmäßig Probleme aufgrund verschiedener Längen- oder Volumen- Ausdehnungskoef­ fizienten von verschiedenen darin enthaltenen Materialien. Um die elektronischen Bauelemente zu testen, werden sie ver­ schiedenen Temperatur-und Temperaturwechselbelastungen ausge­ setzt und mit Feuchtigkeit beaufschlagt. Ein kritischer Be­ reich innerhalb eines elektronischen Bauelementes ist die Zo­ ne, an der eine Passivierungsschicht auf dem Halbleiterchip mit der umgebenden das Bauelementgehäuse darstellenden Kunst­ stoffmasse zusammentrifft. In dieser Zone sollte eine optima­ le Haftung zwischen den verschiedenen Schichten vorliegen, da hier sehr große mechanische Spannungen auftreten können. Die größten Spannungen treten beispielsweise an den Chipkanten auf. Beschädigungen der Halbleiterbauelemente können durch Brüche, Deliminationen, Verbiegungen oder durch Abreißen von Bonddrähten auftreten.With the further development of electronic components with a plastic housing that the semiconductor chip and electri problems, there are regular problems due to different length or volume expansion coefficient efficient of various materials contained therein. Around to test the electronic components, they will ver different temperature and temperature changes sets and exposed to moisture. A critical issue The Zo is rich within an electronic component ne, on which a passivation layer on the semiconductor chip with the surrounding art representing the component housing material mass meets. In this zone an optima There is adhesion between the different layers because very high mechanical stresses can occur here. The The greatest stresses occur, for example, at the chip edges on. Damage to the semiconductor components can result from Fractures, deletions, bending or by tearing off Bond wires occur.

Ein fertigstrukturierter Halbleiterchip erhält fast ausnahms­ los eine erste Passivierungsschicht, die aus einem anorgani­ schen Material besteht. Dies kann beispielsweise Siliziumni­ trid (Si₃N₄) sein. Zur Beherrschung der genannten mechanischen Spannungen bzw. zum Ausgleich oder zum Abpuffern derselben werden mittlerweile zusätzliche Passivierungsschichten dar­ über aufgetragen. Ein bevorzugter Werkstoff für diese Passi­ vierungsschicht ist Polyimid. Polyimid kann relativ gut ver­ arbeitet werden und weist eine puffernde Wirkung aufgrund seiner relativ elastischen Eigenschaften auf.A fully structured semiconductor chip receives almost exceptionally los a first passivation layer, which consists of an inorganic material. This can be silicon ni, for example trid (Si₃N₄) be. To master the mechanical Tensions or to compensate or buffer them are now additional passivation layers applied over. A preferred material for this pass The coating layer is polyimide. Polyimide can be used relatively well  be worked and has a buffering effect due to its relatively elastic properties.

Die in Zusammenhang mit einem elektronischen Bauelement ohne Funktionsausfall zu ertragenden Belastungen sind in verschie­ denen Normen niedergelegt (beispielsweise Jedec-Norm). Die dort zu findenden Kategorien beispielsweise für die Funkti­ onsfähigkeit beim Einsatz in einer feuchten Umgebung in Ver­ bindung mit entsprechenden Temperaturwechselbelastungen sind jeweils verknüpft mit unterschiedlichen Belastungstests, die elektronische Bauelemente im Betrieb überstehen müssen, bevor sie mit der entsprechenden Klassifizierung angeboten werden. Um beispielsweise die Klasse: Moisture Level 1 nach der Je­ dec-Norm zu erfüllen, soll die Haftung zwischen der Preßmasse und dem Polyimid weiter verbessert werden.The associated with an electronic component without Functional failures to be borne are different to which standards are laid down (e.g. Jedec standard). The Categories to be found there, for example for the functions Ability to use in a damp environment in Ver bond with corresponding temperature changes each linked to different stress tests that electronic components must survive in operation before they are offered with the appropriate classification. For example, to class: Moisture Level 1 according to your needs To meet dec standard, the liability between the molding compound and the polyimide can be further improved.

Eine Beeinflussung der Haftung zwischen zwei Schichten, insbe­ sondere Kunststoffschichten, läßt sich über eine Veränderung der Oberflächenrauhigkeit, eine Veränderung der Benetzbarkeit und über eine Veränderung des Bindungstyps der chemischen Bindung an der Grenzschicht erzielen. Nachdem die Benetzbar­ keit nicht besonders variabel ist, ist die Veränderung oder Verbesserung der Rauhigkeit ein gangbarer Weg. Eine Verände­ rung bzw. Verbesserung der chemischen Bindungen kann eine we­ sentliche Unterstützung einbringen.Influencing the adhesion between two layers, especially special plastic layers can be changed surface roughness, a change in wettability and about a change in the bond type of the chemical Achieve bond at the interface. After the wettable is not particularly variable, is the change or Improving roughness is a viable option. A change tion or improvement of the chemical bonds can be a little Bring substantial support.

Aus der JP 7-94540 A und dem dazugehörenden Patent Abstract of Japan No. 07094540 ist ein Herstellungsverfahren für Halb­ leiterelemente beschrieben, bei dem ein Polyamidfilm auf ei­ nem Substrat ausgebildet wird und mittels Ausheizens in einen Polyimidfilm umgewandelt wird. Weiterhin ist aus dieser Druckschrift bekannt, im Anschluß an den zuvor beschriebenen Verfahrensschritt die Oberfläche des Polyimidfilms zur Verbesserung der Haftung zwischen dem Polyimidfilm und einem Vergußharz einer Plasmaätzung zu unterziehen.From JP 7-94540 A and the associated patent abstract of Japan No. 07094540 is a manufacturing process for half conductor elements described, in which a polyamide film on egg Nem substrate is formed and by heating in a Polyimide film is converted. Furthermore, from this Document known, following the previously described Process step the surface of the polyimide film to improve liability between the polyimide film and a potting resin Undergo plasma etching.

Aus der US 4 715 941 ist weiterhin die Behandlung einer organischen Schicht auf der Oberfläche eines Halbleitersubstrats mit einem Sauerstoff-Plasmaätzverfahren zum Zwecke der Aufrauhung bekannt. Schließlich ist aus der US 5,219,787 bekannt, Halblei­ terelemente mittels Sauerstoff-Plasmaätzverfahren zu struktu­ rieren.The treatment is also from US Pat. No. 4,715,941 an organic layer on the surface of a semiconductor substrate known with an oxygen plasma etching process for the purpose of roughening.  Finally, half lead is known from US Pat. No. 5,219,787 structure using oxygen plasma etching rieren.

Der Erfindung liegt die Aufgabe zugrunde, die in einem elek­ tronischen Bauelement mit Kunststoffgehäuse notwendige Haf­ tung zwischen Preßmasse und Passivierungsschicht weiter zu optimieren.The invention has for its object in an elek tronic component with plastic housing necessary Haf device between the molding compound and the passivation layer optimize.

Die Lösung dieser Aufgabe geschieht durch die Merkmale des Anspruchs 1.This problem is solved by the features of Claim 1.

Vorteilhafte Ausgestaltungen sind den Unteransprüchen zu ent­ nehmen. Advantageous refinements can be found in the subclaims to take.  

Die Erfindung beruht auf der Erkenntnis, daß die Rauhigkeit der obersten Polyimid-Passivierungsschicht eines Halbleiter­ chips wesentlich verbessert werden kann, wenn ein Verfahren zur Aufrauhung nicht nach der Polymerisierung, sondern vor der Polymerisierung der Polyimidschicht angewandt wird. Dies kann durch ein Plasmaätzverfahren geschehen. Eine dabei erhal­ tene rauhe Oberflächenstruktur bleibt bei oder nach der Poly­ merisierung erhalten.The invention is based on the knowledge that the roughness the top polyimide passivation layer of a semiconductor chips can be improved significantly when a process for roughening not after the polymerization, but before the polymerization of the polyimide layer is applied. This can be done by a plasma etching process. Get one The rough surface structure remains with or after the poly receive merization.

Der Einsatz von Sauerstoff als Prozeßgas für das Plasmaätz­ verfahren ist besonders vorteilhaft. Es sind beispielsweise aus vorhergehenden Prozeßschritten Fluoratome in der Polyi­ midschicht eingelagert, so kann durch ein Plasmaätzverfahren mit Sauerstoff insbesondere die Herauslösung der Fluoratome betrieben werden. Die danach erhaltene rauhe Oberfläche äh­ nelt einer Gebirgslandschaft, wobei auch Hinterschneidungen, wie Löcher oder Höhlen, in Verbindung mit der großen Oberflä­ che eine Verbindung mit der Preßmasse verbessern können.The use of oxygen as a process gas for plasma etching process is particularly advantageous. For example from previous process steps fluorine atoms in the polyi mid layer, so can by a plasma etching process with oxygen in particular the removal of the fluorine atoms operate. The rough surface obtained afterwards uh nelt a mountain landscape, with undercuts, like holes or caves, in connection with the large surface che can improve a connection with the molding compound.

Wird darüber hinaus auf der Polyimidschicht vor der Kunst­ stoffumspritzung ein Haftvermittler (Primer) eingesetzt, so wird zusätzlich zur Verbesserung der Rauhigkeit der Oberflä­ che eine Verbesserung der chemischen Komponente zur Verbesse­ rung der allgemeinen Adhesion miteingebracht. Dies führt zu einer zusätzlichen chemischen Verankerung verbunden mit einer Vergleichmäßigung der Oberfläche hinsichtlich der chemischen Natur. Ein Haftvermittler weist in der Regel organofunktio­ nelle Gruppen auf, die sowohl zum einen als auch zum anderen zu verbindenden Material eine gute Haftung zeigen.Will also be on the polyimide layer before art used an adhesive agent (primer), so is also used to improve the roughness of the surface che an improvement of the chemical component for improvement general adhesion. this leads to an additional chemical anchorage combined with a Uniformity of the surface in terms of chemical Nature. An adhesion promoter usually shows organofunction nelle groups, both on the one hand and on the other material to be joined shows good adhesion.

Wird darüber hinaus ein fotosensitives Polyimid eingesetzt, so ergeben sich prozeßtechnische Vereinfachungen und Verbes­ serungen. So kann der Einsatz einer zusätzlichen bisher übli­ chen Maske entfallen, mittels der die erste anorganische Schutzschicht auf dem Halbleiterchip strukturiert wird. Mit­ tels des photosensitiven Polyimides (Fotoimid), das als Maske verwendet wird, läßt sich die erste anorganische Passivie­ rungsschicht strukturieren. Dies geschieht durch geringe Ak­ tivierung des Polyimids, wodurch das Polyimid höchstenfalls geringfügig polymerisiert wird, jedoch keine Aushärtung, d. h. vollständige Polymerisierung vorgenommen wird. Nach einer üb­ lichen Strukturierung mit einer Positiv- oder Negativ-Maske wird die unter dem strukturierten Polyimid liegende anorgani­ sche Passivierungsschicht (Plasmaoxid, Plasmanitrid) mittels eines Plasmaverfahrens strukturiert. Hierzu wird CF₄ (Tetrafluorkohlenstoff) verwendet. Dieser Prozeß führt bei­ spielsweise zu der Einlagerung von Fluoratomen im oberen Randbereich des Polyimids.If a photosensitive polyimide is also used, this results in process simplifications and verbs remarks. So the use of an additional previously usual Chen mask, by means of which the first inorganic Protective layer is structured on the semiconductor chip. With of the photosensitive polyimide (photoimide), which acts as a mask the first inorganic passive is used  structure the layer. This happens through low Ak tivation of the polyimide, whereby the polyimide at most is polymerized slightly, but no curing, i. H. complete polymerization is carried out. After a practice structuring with a positive or negative mask becomes the inorganic under the structured polyimide cal passivation layer (plasma oxide, plasma nitride) by means of structured a plasma process. For this CF₄ (Tetrafluorocarbon) used. This process leads to for example, the storage of fluorine atoms in the upper Edge area of the polyimide.

Im folgenden wird ein Ausführungsbeispiel anhand von techni­ schen Daten näher erläutert.In the following an embodiment is based on techni data explained in more detail.

Die Erfindung betrifft eine Verbesserung der Adhäsion zwi­ schen Preßmasse und Polyimid. Ausgehend davon, daß die Haf­ tung von Preßmasse (Duroplast, Spritzgießverfahren) auf einem Metall relativ niedrig ist, werden viele Versuche unternom­ men, um geeignete beispielsweise Metalloxide oder andere Me­ tallverbindungen oder Kunststoffe zu prüfen, um insgesamt ei­ nen guthaftenden Schichtaufbau in einem elektronischen Bau­ element mit Kunststoffgehäuse zu erhalten. Um mechanische Spannungen zu puffern bzw. auszugleichen, ist der Einsatz mehrerer Passivierungsschichten sinnvoll. Dabei weist in der Regel die erste innere Passivierungsschicht eine geringere Elastizität auf, als die darüber liegende äußere Passivie­ rungsschicht, die mit der Preßmasse in Verbindung ist. Bis­ lang sind diese organischen Passivierungsschichten jedoch nur bei großen Chips mit einer Fläche von mehr als beispielsweise 81 mm² zum Schutz der anorganischen Passivierungsschicht aufgebracht worden. Die Erfindung behandelt eine Verbesserung der Haftung zwischen dieser anorganischen Passivierungs­ schicht und der Preßmasse (molding compound; MC).The invention relates to an improvement in adhesion between molding compound and polyimide. Assuming that the Haf processing of molding compound (thermoset, injection molding) on one Metal is relatively low, many attempts are made men to suitable for example metal oxides or other Me to test tall connections or plastics to a total ei an adhesive layer structure in an electronic building to receive element with plastic housing. To mechanical The task is to buffer or equalize tensions several passivation layers makes sense. It points in the Rule the first inner passivation layer a smaller one Elasticity than the outer passive layer above tion layer, which is in connection with the molding compound. See you However, these organic passivation layers are only long for large chips with an area larger than, for example 81 mm² to protect the inorganic passivation layer been applied. The invention addresses an improvement the liability between this inorganic passivation layer and the molding compound (MC).

Eine von den fertigen elektronischen Bauelementen zu beste­ hende Testreihe besteht beispielsweise aus einer Vorkonditio­ nierung auf die Lötbadtemperatur für eine bestimmte Zeit. We­ sentlich ist dabei die Erhöhung auf eine Temperatur die über der Siedetemperatur des Wassers liegt. Weiterhin werden be­ stimmte Temperaturwechseltests vorgenommen, wie beispielswei­ se 1.000 × -65°C/+150°C. Bedingt durch die verschiedenen Ausdehungskoeffizienten der im elektronischen Bauelement vor­ handenen Materialien werden relativ hohe innere thermisch be­ dingte Spannungen auftreten, die vor allem an den Chipkanten Spitzenwerte erreichen. Dadurch können Risse in der Passivie­ rungsebene entstehen. Im schlimmsten Fall treten Verschiebun­ gen der Aluminiumleiterbahnen auf. Bei neueren Gehäusebaufor­ men, wie beispielsweise TSOP, VTSOP, CSP (very thin small outline package, chip size package), soll beispielsweise eine sehr hohe Anforderung bezüglich der Widerstandsfähigkeit der Bauelemente gegenüber Feuchtigkeit gegeben sein. Dies nimmt demnach in der Montagetechnik einen vorrangigen Stellenwert ein.One of the best electronic components The existing test series consists, for example, of a precondition  the solder bath temperature for a certain time. We What is significant is the increase to a temperature above the boiling point of the water. Furthermore, be agreed temperature change tests, such as se 1,000 × -65 ° C / + 150 ° C. Due to the different Expansion coefficients before in the electronic component existing materials will be relatively high internal thermal Contingent tensions occur, especially at the chip edges Reach peak values. This can cause cracks in the passive level. In the worst case, shifting occurs aluminum conductor tracks. With newer housing designs such as TSOP, VTSOP, CSP (very thin small outline package, chip size package) very high requirements regarding the resistance of the Components against moisture are given. This takes therefore a priority in assembly technology a.

Die Verbesserung der Haftung zwischen einer organischen Pas­ sivierungsschicht (Polyimid) und der Preßmasse wird insgesamt durch eine Erhöhung der Rauhigkeit der Polyimidoberfläche und durch zusätzliche chemische Verankerung erreicht. Die Erhö­ hung der Rauhigkeit ermöglicht eine bessere mechanische Ver­ ankerung, beispielsweise in den Hinterschneidungen der Preß­ masse auf oder an dem Polyimid. Durch die größere Oberfläche und den engeren Kontakt zwischen Polyimid und Preßmasse wer­ den mehr chemische Bindungen (van der Waals, Kovalenz) ausge­ bildet. Eine zusätzliche chemische Verankerung wird durch den Einsatz einer Haftvermittlerschicht erzielt. Somit können beispielsweise mehr kovalente Bindungen und festere Bindungen ausgebildet werden.Improving the adhesion between an organic pas sivierungsschicht (polyimide) and the molding compound is total by increasing the roughness of the polyimide surface and achieved through additional chemical anchoring. The increases Roughness enables better mechanical processing anchor, for example in the undercuts of the press mass on or on the polyimide. Due to the larger surface and the closer contact between polyimide and molding compound the more chemical bonds (van der Waals, covalence) forms. An additional chemical anchor is provided by the Achieved using an adhesion promoter layer. So you can for example, more covalent bonds and stronger bonds be formed.

Durch die intensive mechanische Kopplung und durch die chemi­ schen Bindungen wird verhindert, das Mikrospalten in der Grenzfläche entstehen. Somit kann praktisch keine Feuchtig­ keit in diesem Bereich eindringen und sog. Feuchteseen werden verhindert. Damit ist die wichtigste Ursache für den sog. Popkorneffekt, der beispielsweise beim Eintauchen in flüssi­ ges Lot auftritt, eliminiert.Due to the intensive mechanical coupling and the chemi bonds is prevented, the micro-splitting in the Interface arise. So practically no moisture can penetrate into this area and become so-called wet lakes prevented. The most important reason for the so-called  Pop grain effect, which can be found, for example, when immersed in liquid total solder occurs, eliminated.

Die vorliegende Erfindung verwendet einen zusätzlichen Plas­ maätzprozeß, insbesondere mit dem Prozeßgas Sauerstoff. Durch die zeitliche Positionierung dieses Plasmaätzprozesses in den Bereich der Strukturierung der ersten anorganischen Passivie­ rungsschicht treten mehrere Vorteile auf. In diesem Fall wird ein photosensitives Polyimid (Fotoimid) eingesetzt und die Po­ lyamid bzw. Polyimidschicht wird als Maske zur Strukturierung der darunterliegenden anorganischen Passivierungsschicht ver­ wendet. Danach ist die Oberfläche der Polyimidschicht mit Fluor-Radikalen kontaminiert. Werden die vorliegenden Fluor­ verbindungen vor dem endgültigen Polymerisieren nicht ent­ fernt, so erhält man eine trübe und nicht sehr rauhe Polyimi­ doberfläche. Der besondere Vorteil der Erfindung liegt darin, daß in dem Plasmaätzprozeß mit Sauerstoff, wobei die Polyimi­ doberfläche schichtweise abgetragen wird, die Fluorverbindun­ gen entfernt werden. Wird dies vor dem Aushärten, d. h. vor dem endgültigen Polymerisieren bewerkstelligt, so wird die Oberfläche des Polyimids klar und erhält eine definierte strukturierte Form mit hoher Rauhigkeit. Diese Oberfläche bleibt auch nach dem Polymerisieren erhalten.The present invention uses an additional plas Maätz process, especially with the process gas oxygen. By the temporal positioning of this plasma etching process in the Area of structuring the first inorganic passiv There are several advantages to the interface layer. In this case a photosensitive polyimide (photoimide) is used and the bottom lyamide or polyimide layer is used as a mask for structuring the underlying inorganic passivation layer ver turns. Then the surface of the polyimide layer is with Contaminated by fluorine radicals. Will the present fluorine do not ent connections before the final polymerization distant, you get a cloudy and not very rough polyimi surface. The particular advantage of the invention is that that in the plasma etching process with oxygen, the Polyimi the fluorine compound is removed in layers gene can be removed. If this is before curing, i.e. H. in front accomplished the final polymerization, so Surface of the polyimide clear and receives a defined structured shape with high roughness. This surface remains even after polymerisation.

Die zusätzliche chemische Komponente für die erhöhte Haftung zwischen den Schichten wird durch einen Haftvermittler einge­ bracht. Der Einsatz von Haftvermittlern mit mehreren orga­ nofunktionellen Gruppen stellt dabei nur eine Variante dar. Die organofunktionellen Gruppen können dabei so gewählt wer­ den, daß die Reaktion sowohl zum Polyimid, als auch zur Pressmasse ideal ist. Die Zwischenschicht des Haftvermittlers übt somit eine Ankerwirkung zwischen Polyimid und Preßmasse aus.The additional chemical component for increased adhesion an adhesion promoter is inserted between the layers brings. The use of adhesion promoters with several orga Non-functional groups are only one variant. The organofunctional groups can be chosen in this way that the reaction to both polyimide and Molding compound is ideal. The intermediate layer of the adhesion promoter thus has an anchor effect between the polyimide and the molding compound out.

Die Kombination der Erhöhung der Rauhigkeit und die zusätzli­ che chemische Verankerung bewirkt einen besonderen Effekt an der Grenzfläche zwischen Polyimid und Preßmasse. Hierdurch wird die Voraussetzung geschaffen, ein gegen Feuchtigkeit ex­ trem gut abgedichtetes elektronisches Bauelement zu erhalten.The combination of increasing the roughness and the additional Chemical anchoring has a special effect the interface between polyimide and molding compound. Hereby  the prerequisite is created, an against moisture ex obtain extremely well sealed electronic component.

Claims (5)

1. Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse, in dem die strukturierte Seite des Chips mit einer ersten anor­ ganischen Passivierungsschicht und einer zweiten organischen Passivierungsschicht aus Polyimid belegt ist, wobei die Polyimidschicht zur Erhöhung ihrer Oberflächenrauhigkeit vor der Aushärtung durch Polymerisierung in einem Plasmaätz­ verfahren aufgerauht wird, wobei dieser Oberflächenzustand beim Aushärten erhalten bleibt. 1. Method for optimizing the adhesion between the molding compound and passivation layer in a plastic chip housing, in which the structured side of the chip with a first anor ganic passivation layer and a second organic Passivation layer made of polyimide is coated, wherein the polyimide layer to increase its surface roughness before curing by polymerization in a plasma etch process is roughened, this surface state remains when curing.   2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Prozeßgas für das Plasmaätzverfahren Sauerstoff ist.2. The method according to claim 1, characterized, that the process gas for the plasma etching process is oxygen. 3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß durch das Plasmaätzverfahren in der Oberfläche des Polyi­ mides aus vorhergehenden Prozeßschritten vorhandene Fluorato­ me entfernt werden.3. The method according to any one of the preceding claims, characterized, that by the plasma etching process in the surface of the Polyi fluoride present from previous process steps me be removed. 4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zwischen der Polyimidschicht und dem Kunststoffgehäuse zusätzlich ein Haftvermittler bzw. eine Haftvermittlerschicht eingebracht ist.4. The method according to any one of the preceding claims, characterized, that between the polyimide layer and the plastic case additionally an adhesion promoter or an adhesion promoter layer is introduced. 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein photosensitives Polyimid eingesetzt wird.5. The method according to any one of the preceding claims, characterized, that a photosensitive polyimide is used.
DE1996134845 1996-08-28 1996-08-28 Process for optimizing the adhesion between molding compound and passivation layer in a plastic chip housing Expired - Fee Related DE19634845C1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE1996134845 DE19634845C1 (en) 1996-08-28 1996-08-28 Process for optimizing the adhesion between molding compound and passivation layer in a plastic chip housing
TW086110477A TW330314B (en) 1996-08-28 1997-07-23 Method for optimizing the adhesion between extruded material and passive layer
PCT/DE1997/001830 WO1998009330A1 (en) 1996-08-28 1997-08-22 Process for optimizing the adhesion between moldable material and a passivation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996134845 DE19634845C1 (en) 1996-08-28 1996-08-28 Process for optimizing the adhesion between molding compound and passivation layer in a plastic chip housing

Publications (1)

Publication Number Publication Date
DE19634845C1 true DE19634845C1 (en) 1998-02-26

Family

ID=7803965

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996134845 Expired - Fee Related DE19634845C1 (en) 1996-08-28 1996-08-28 Process for optimizing the adhesion between molding compound and passivation layer in a plastic chip housing

Country Status (3)

Country Link
DE (1) DE19634845C1 (en)
TW (1) TW330314B (en)
WO (1) WO1998009330A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338078A1 (en) * 2003-08-19 2005-03-24 Infineon Technologies Ag Semiconductor substrate for semiconductor devices comprises metallic surfaces and non-metallic surfaces having a layer with irregularities to increase the adhesion between the non-metallic surfaces and a pressing composition
DE10355586A1 (en) * 2003-11-28 2005-07-07 Infineon Technologies Ag Improved chip-on-chip structure includes intervening layers of bonding agent with two photoimide layers
WO2011097464A1 (en) * 2010-02-05 2011-08-11 Qualcomm Incorporated Surface preparation of die for improved bonding strength

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999049512A1 (en) * 1998-03-20 1999-09-30 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
TWI693749B (en) 2018-08-10 2020-05-11 技嘉科技股份有限公司 Fan expansion card and motherboard module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715941A (en) * 1986-04-14 1987-12-29 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990000814A1 (en) * 1988-07-15 1990-01-25 Toray Silicone Co., Ltd. Semiconductor device sealed with resin and a method of producing the same
JP2912712B2 (en) * 1991-01-30 1999-06-28 松下電子工業株式会社 Method for manufacturing semiconductor device
US5290399A (en) * 1991-02-05 1994-03-01 Advanced Micro Devices, Inc. Surface planarizing methods for integrated circuit devices
JP2817664B2 (en) * 1995-04-24 1998-10-30 日本電気株式会社 Method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4715941A (en) * 1986-04-14 1987-12-29 International Business Machines Corporation Surface modification of organic materials to improve adhesion
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
INAGAKI, N. et.al.: Improved adhesion between plasma-treated polyimide film and evaporated copper. In: Journal of Adhesion Science and Technol., 1994, Vol. 8, No. 4, pp. 395-410. In: Datenbank STN, file inspec, AN 94:4775522 *
JP 7-094540 A. In: Patent Abstracts of Japan *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10338078A1 (en) * 2003-08-19 2005-03-24 Infineon Technologies Ag Semiconductor substrate for semiconductor devices comprises metallic surfaces and non-metallic surfaces having a layer with irregularities to increase the adhesion between the non-metallic surfaces and a pressing composition
US7224043B2 (en) 2003-08-19 2007-05-29 Infineon Technologies Ag Semiconductor element with improved adhesion characteristics of the non-metallic surfaces
DE10338078B4 (en) * 2003-08-19 2008-10-16 Infineon Technologies Ag Semiconductor element with improved adhesion properties of the non-metallic surfaces and method for its production
DE10355586A1 (en) * 2003-11-28 2005-07-07 Infineon Technologies Ag Improved chip-on-chip structure includes intervening layers of bonding agent with two photoimide layers
DE10355586B4 (en) * 2003-11-28 2007-09-27 Infineon Technologies Ag Chip-on-chip structure and method for its production
WO2011097464A1 (en) * 2010-02-05 2011-08-11 Qualcomm Incorporated Surface preparation of die for improved bonding strength
CN102812542A (en) * 2010-02-05 2012-12-05 高通股份有限公司 Surface preparation of die for improved bonding strength
CN102812542B (en) * 2010-02-05 2016-04-27 高通股份有限公司 Prepared by the surface for improvement of the nude film of bond strength

Also Published As

Publication number Publication date
TW330314B (en) 1998-04-21
WO1998009330A1 (en) 1998-03-05

Similar Documents

Publication Publication Date Title
US5051275A (en) Silicone resin electronic device encapsulant
DE102005025465B4 (en) Semiconductor component with corrosion protection layer and method for producing the same
DE69736320T2 (en) ELECTRONIC CONTROL MODULE WITH LIQUID SEALS
EP1256983A3 (en) Flexible integrated monolithic circuit
DE2326314A1 (en) PROCESS FOR PRODUCING A PASSIVATING LAYER WITH AT LEAST ONE CONTACT OPENING
DE19634845C1 (en) Process for optimizing the adhesion between molding compound and passivation layer in a plastic chip housing
DE2656139A1 (en) COMPOSITION FOR THE PRODUCTION OF A HERMETICALLY SEALING COVER ON ELECTRONIC CIRCUITS
DE102004021927B4 (en) Method for internal electrical insulation of a substrate for a power semiconductor module
DE19654096A1 (en) Method of manufacturing a semiconductor device
DE19961103A1 (en) Dielectric filling of electrical wiring levels
DE102007004844B4 (en) Method for producing a component and component
US4734300A (en) Methods for removing parylene coatings from predetermined, desired areas of a substrate
DE102008045033A1 (en) Increased wire bonding stability on reactive metal surfaces of a semiconductor device by encapsulation of the interconnect structure
DE102007032074A1 (en) Electronic components encapsulating electronic housing therein
DE3805490A1 (en) Semiconductor device
DE4435120C2 (en) Protective layer for wafers and process for their manufacture
EP1403921A3 (en) Electronic device with stacked semiconductor chips and associated manufacturing process
DE3914602A1 (en) Tapering via prodn. esp. in multilevel circuits - by etching insulation layers with different etch rates
EP0426992A1 (en) Fabrication method for an integrated MOS semiconductor device
DE2751517C2 (en) Surface passivated semiconductor component with a semiconductor wafer and method for producing the same
DE4408176A1 (en) Component encapsulation esp. integrated circuits
EP1444728A1 (en) Method for producing a protection for chip edges and system for the protection of chip edges
DE10042429B4 (en) Surface stabilization on silica-rich silica glass using extended post-deposition delay time
DE10046017B4 (en) Semiconductor pressure sensor device with sensor chip covered by protective element
Hsiung et al. A surface energy approach for analyzing die attach adhesive resin bleed

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee