DE1963895C3 - Datenspeicher und Datenspeicher anste'uerschaltung - Google Patents

Datenspeicher und Datenspeicher anste'uerschaltung

Info

Publication number
DE1963895C3
DE1963895C3 DE1963895A DE1963895A DE1963895C3 DE 1963895 C3 DE1963895 C3 DE 1963895C3 DE 1963895 A DE1963895 A DE 1963895A DE 1963895 A DE1963895 A DE 1963895A DE 1963895 C3 DE1963895 C3 DE 1963895C3
Authority
DE
Germany
Prior art keywords
elements
memory
data storage
storage
unusable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1963895A
Other languages
English (en)
Other versions
DE1963895A1 (de
DE1963895B2 (de
Inventor
Wolfgang Dr. 7910 Neuulm Hilberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19691931524 external-priority patent/DE1931524C/de
Priority to DE19691931524 priority Critical patent/DE1931524C/de
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE1963895A priority patent/DE1963895C3/de
Priority to DE19702007050 priority patent/DE2007050C/de
Priority to DE2007787A priority patent/DE2007787B2/de
Priority to DE2008663A priority patent/DE2008663C3/de
Priority to GB2939270A priority patent/GB1307418A/en
Priority to FR7022748A priority patent/FR2054586A1/fr
Priority to US48300A priority patent/US3693159A/en
Priority to JP45054314A priority patent/JPS4825251B1/ja
Priority to DE19702053260 priority patent/DE2053260A1/de
Priority to DE19702058641 priority patent/DE2058641B2/de
Priority to DE19702058698 priority patent/DE2058698A1/de
Publication of DE1963895A1 publication Critical patent/DE1963895A1/de
Priority to FR7138955A priority patent/FR2111957A6/fr
Priority to US00193949A priority patent/US3772652A/en
Priority to GB5071771A priority patent/GB1361009A/en
Publication of DE1963895B2 publication Critical patent/DE1963895B2/de
Publication of DE1963895C3 publication Critical patent/DE1963895C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Description

Bits der Wertigkeit L von links aus gesehen, eine Keltenschaltung von logischen Verknüpfungsgliedern vorgesehen ist, über die eine Pegelveränderung am Eingang eines der Verknüpfungsglieder in jeweils nur einer vorgegebenen Richtung, vorzugsweise von finks nach rechts, weiterleilbar ist, und daß zur Verminderung der Laufzeit der Pcgeucränderung mindestens eine einige der Vcrknüpfungsglieder überbrückende Nebenschleife vorgesehen ist, in die ein eine Richtwirkung aulweisendes Schaltelement in der Weise einbwi-ogen ist. daß die Durchlaufrichtung der Nebenschleife mit der vorgegebenen Richtung übereinstimmt.
Im folgenden wird die Erfindung an Hand einiger Abbildungen näher erläutert.
Wenn angenommen wird, daß die Anzahl der Verknüpfungsglieder /V sei, so läßt sich die gesamte Kettenschaltung symbolisch als Strecke mit einer Gesamtlaufzeit T auftragen (Fig. 1). Wird diese Strecke in drei gleiche Unterabschnitte aufgeteilt, so ergeben sich zwei TcilungspuYikte P1 und /'.,. Erlindungsgemäß werden nun diese beiden Teilungspunkte über eine Nebcns.clileife miteinander verknüpft, wobei in diese Nebenschleife ein Schaltelement mit einer Richtwirkung einbezogen ist (Ri). Die durch dieses Schaltelement bewirkte Richtung stimmt mit der Richtung des Signalilusses durch die gesamte Strecke überein (durch Pfeile angedeutet). Als Schaltelement mit Richtcharakteristik kommen beispielsweise Dioden oder Transistoren in Betracht. Eine anäeit.· Möglichkeit der Realisierung wird weiter unten angegeben. Bei einer Ausführung nach Fig. 1 ist die Laufzeit eines Signals, d. h. also hier einer Pegelveränderung, von ganz links nach ganz rechts nur noch T1 -/.1 T.
Fig. 2 zeigt eine Unterteilung in neun Teilstrecken, wobei der erste Teilurigspunkt mit dem zweiten, der dritte mit dem sechsten, der vierte mit dem fünften und der siebte mit dem achten Teilungspunkt durch Nebenschleifen verbunden ist. Dabei ist die Laufzeit eines Signals 7., == (-/3)S7\
Ist aus bestimmten Gründen, z. B. denen des Aufwandes, die Anzahl der Schaltelemente mit Richtwirkung Ri wichtig, so daß sie klein gehalten werden soll, so lassen sich Ncbenschleifen entsprechend
τ
Fig. 3 und 4 einführen, wobei gut Tx = , bzw.
T4-κ, (die Indizes stimmen mit de; Bezeichnung der zugehörigen Figur überein).
Bei diesen Betrachtungen sei angenommen, daß die Schaltelemente Ri keine zusätzlichen Verzögerungen mit sich bringen, was in erster Näherung zutrifft und insbesondere dann vorausgesetzt werden kann, wenn als Schaltelement die Eingänge schon vorhandener Verknüpfungsglieder mit benutzt werden, wie es beispielsweise in F i g. 5 der Fall ist, der mit der F i g. 4 b des Hauptpatentes bis auf die Nebenschleife NS übereinstimmt, die von einem passend gewählten Teilungspunkt P aus mit dem Eingang einer ODER-Schaltung verbunden ist, so daß die ODER-Schaltung die erwünschte Richtwirkung mit sich bringt.
Eine minimale Verzögerungszeit unter den oben geltenden Voraussetzungen ergibt sich erfindungsgemäü dann, wenn in einer Kette jeder Ausgang einer Verknüpfungsschaltung mit jedem Eingang der nachfolgenden Verknüpfungsschaltungen verbunden wird. F i g. 6 zeigt das Schema, wobei zunächst die Kästchen die Verknüpfungsschaltungcn darstellen sollen. Eine besonders günstige Ausgestaltung der Erfindung ergibt sich aber dann, wenn man diese Verbindungstechnik nur in einzelnen Segmenten der Kette durchführt und dann die Anfangs- und Endpunkte der Segmente wieder so verbindet, als ob sie nur Verknüpfungsschaltungen wären. Die Kästchen in Fig. ft können daher auch Segmente der Kette darstellen.
Hierzu 1 Blatt Zeichnungen

Claims (5)

punkte der Segmente eine entsprechende Veibin- Patentansprüche: dungstechnik angewandt wird.
1. Datenspeicher- und Datcnspeicheiansteuer-
schaltung, bei der eine sehr große Anzahl von 5
gleichen Speicherelementen /u einem Speicher
derar! zusammengeiaßt ist, daß Wörter mit jeweils vorgegebener Bitzahl gespeichert werden,
wobei auf Grund des Hersteilungsprozesses der Die vorliegende Erfindung bezieht sich aul eine Speicherelemente ein Teil desselben unbrauchbar io Datenspeicher- und eine Datenspeicheransteuerschalist, bei der für jedes Wort über die vorgegebene tung, bei der eine sehr große Anzahl von gleichen Bitzahl hinaus zusätzliche Speicherelemente vor- Speicherelementen zu einem Speicher derart zusamgesehen sind, deren Anzahl entsprechend der An- mengefaßl ist, daß Wörter mit jeweils vorgegebener zahl der für das Wort /u erwartenden unbrauch- Bitzahl gespeichert werden, wobei auf Grund des baren Speicherelemente gewählt ist. wobei die un- 15 Herstellungsprozesscs der Speicherelemente ein Teil brauchbaren Speicherelemente den Datenspeichei 5 desselben unbrauchbar ist, bei der für jedes Won derart verändert sind, di;3 sie bei der Abfrage über die vorgegebene Bitzahl hinaus zusätzliche Signale abgeben, die die Unbrauchbarkeit des Speicherelemente vorgesehen sind, deren Anzahl ent-Speicherelements kenntlich machen, und wobei in sprechend der Anzahl der für das Wort zu erwarder Ansuu.isehallung Mittel vorgesehen sind, die 20 tenden unbrauchbaren Speicherelemente gewählt ist. beim Hinschreiben des Wortes diejenigen Bits, die wobei die unbrauchbaren Speicherelemente des Du mittels eines unbrauchbaren Speiehcrelements ge- tcnspcieliers derart verändert sind, daß sie bei der speichert werden sollen, aut das iKii-hstlbige-iuk· Abtrage Signale abgeben, die die L'iibruuelibaikcu brauchbare Speicherelement verschieben, nuch des Speicherelemeiits kenntlich machen, und wo in Patent 1 931 524, dadurch gekennzeich- 25 dor Ansteuerschaltunü Mittel vorgesehen sind, die net, daß zur Feststellung einer ersten Informa- beim Hinschreiben d.- Wortes diejenigen Bits, die tion innerhalb eines Schieberegisters, insbeson- mittels eines unbrauchbaren Speicherelemems gedere zur Feststellung eines ersten Bits der speichert werden sollen, auf das nächstfolgende Wertigkeit L von links aus gesehen, eine Ketten- brauchbare Speicherelement verschieben, nach Patent schaltung von logischen Verknüpfungsgliedern 30 1931524
vorgesehen ist, über die eine Pegelveränderung In dem Hauptpatent wird vorgeschlagen, zur Höeines der Verknüpfungsglieder in jeweils nur sung des ihr zugrunde liegenden Problems einer einer vorgegebenen Richtung, vorzugsweise von Ausnutzung von Speichern, hei denen einige Speilinks nach rechts, weiterleitbar ist, und daß cherelemente fehlerhaft sind, die fehlerhaften Speizur Verminderung der Haufzeit der Pegel- 35 cherelemente durch eine besondere Information inveränderuni; mindestens eine einige der Ver- nerhalb eines Schieberegisters /u kennzeichnen, beiknüpfungsgliedcr iiberbrickende Nebenschleife spielsweise durch das Hinschreiben eines Bits der vorgesehen ist. in die ein eine Richtwirkung auf- Wertigkeit L an einer dem Speicherelement zugeordweiscndes Schaltelement in der Weise einbezogen neten Stelle eines Schieberegisters. Vm im Haufe der ist. daß die Durclilaufrichtung der Nebcnschleife 40 diese fehlerhaften Speicherelemente aussparenden mit der vorgegebenen Richtung übereinstimmt. üatenverarbeitungsprozesse diese fehlerhaften Spei-
2. Datenspeicher- und Datenspeicheransteuer- cherelemente auffinden zu können, ist der Einsat/ schaltung nach Anspruch 1, dadurch gekennzeich- von Schaltungen vorgeschlagen worden, die innerhalb net, daß das eine Richtwirkung aufweisende des Schieberegisters die erste Informationsstelle mit Schaltelement eine Diode oder ein Transistor ist. +5 der Wertigkeit L aufzufinden gestatten (Schaltung
3. Datenspeicher- und Datenspeicheransteuer- »erste L von links = ELL« in Fig. 2 des Hauptschaltung nach Anspruch 1, dadurch gekennzeich- patentes). Die Ausbildung derartiger, an sich bekannnet, daß das eine Richtwirkung aufweisende ter Schaltungen ist in F i g. 4 des Hauptpatentes dar-Schaltelemcnt durch Mehrfachausnutzung schon gestellt.
vorhandener logischer Verknüpfungsglieder reali- 5c Die Arbeitsweise dieser Schaltungen beruht darauf,
siert ist. daß eine Kettenschaltung von logischen Verknüp-
4. Datenspeicher- und Datenspeicheransteuer- fungsgliedern vorgesehen ist, die cingangsseitig mit schaltung nach Anspruch 1, dadurch gekennzeich- den entsprechenden Stellen eines Schieberegisters vernet, daß der Ausgang jedes der Verknüpfungs- bunden sind. Der Inhalt der jeweiligen Elemente des glieder über Nebenschleifen mit den Eingängen 55 Schieberegisters bestimmt den Pegel am Eingang der jeder der in Durchlaufrichtung folgenden Vcr- Verknüpfungsglieder. Pegeländerungen (hier durch knüpfungsschaltungen über ein eine Richtwirkung das Auftreten einer »£.« bewirkt) durchlaufen die geaufweisendes Schaltelement verbunden wird. samte Kettenschaltung in einer vorgegebenen Rich-
5. Datenspeicher- und Datenspeicheransteuer- tung, in diesem Fall nach rechts.
schaltung nach Anspruch 1, dadurch gekennzeich- 60 Insbesondere dann, wenn die Kettenschaltung sehr
net, daß in aufeinanderfolgenden Segmenten der lang wird, ergeben sich zeitliche Verzögerungen
Kette von logischen Verknüpfungsgliedern der infolge der Durchlaufzeiten durch die einzelnen Ver-
Ausgang jedes der Verknüpfungsglieder über Ne- knüpfungsglieder.
benschleifen mit den Eingängen jeder der in Der vorliegenden Erfindung liegt die Aufgabe zu-
Durchlaufrichtung folgenden Verknüpfungsschal- 65 gründe, diese Durchlaufzeilen stark zu vermindern,
tungen desselben Segments über ein eine Rieht- Die Erfindung besteht darin, daß zur Feststellung
wirkung aufweisendes Schaltelement verbunden einer ersten Information innerhalb eines Schiebe-
wirtl und daß bezüglich der Anfangs- und End- registers, insbesondere zur Feststellung eines ersten
DE1963895A 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung Expired DE1963895C3 (de)

Priority Applications (15)

Application Number Priority Date Filing Date Title
DE19691931524 DE1931524C (de) 1969-06-21 Datenspeicher und Datenspeichern steuerschaltung
DE1963895A DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung
DE19702007050 DE2007050C (de) 1970-02-17 Datenspeicherschaltung und Datenspeicheransteuerschaltung
DE2007787A DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
GB2939270A GB1307418A (en) 1969-06-21 1970-06-17 Data storage system
FR7022748A FR2054586A1 (de) 1969-06-21 1970-06-19
JP45054314A JPS4825251B1 (de) 1969-06-21 1970-06-22
US48300A US3693159A (en) 1969-06-21 1970-06-22 Data storage system with means for eliminating defective storage locations
DE19702053260 DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem
FR7138955A FR2111957A6 (de) 1969-06-21 1971-10-29
US00193949A US3772652A (en) 1969-06-21 1971-10-29 Data storage system with means for eliminating defective storage locations
GB5071771A GB1361009A (en) 1969-06-21 1971-11-01 Data storage system

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
DE19691931524 DE1931524C (de) 1969-06-21 Datenspeicher und Datenspeichern steuerschaltung
DE1963895A DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung
DE19702007050 DE2007050C (de) 1970-02-17 Datenspeicherschaltung und Datenspeicheransteuerschaltung
DE2007787A DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
DE19702053260 DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem

Publications (3)

Publication Number Publication Date
DE1963895A1 DE1963895A1 (de) 1971-07-15
DE1963895B2 DE1963895B2 (de) 1973-03-22
DE1963895C3 true DE1963895C3 (de) 1973-11-29

Family

ID=27570489

Family Applications (6)

Application Number Title Priority Date Filing Date
DE1963895A Expired DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung
DE2007787A Granted DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A Expired DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
DE19702053260 Pending DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 Granted DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 Pending DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem

Family Applications After (5)

Application Number Title Priority Date Filing Date
DE2007787A Granted DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A Expired DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
DE19702053260 Pending DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 Granted DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 Pending DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem

Country Status (4)

Country Link
US (2) US3693159A (de)
DE (6) DE1963895C3 (de)
FR (2) FR2054586A1 (de)
GB (2) GB1307418A (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE358755B (de) * 1972-06-09 1973-08-06 Ericsson Telefon Ab L M
US3898443A (en) * 1973-10-29 1975-08-05 Bell Telephone Labor Inc Memory fault correction system
US3872291A (en) * 1974-03-26 1975-03-18 Honeywell Inf Systems Field repairable memory subsystem
US4150428A (en) * 1974-11-18 1979-04-17 Northern Electric Company Limited Method for providing a substitute memory in a data processing system
FR2307332A1 (fr) * 1975-04-07 1976-11-05 Sperry Rand Corp Procede de stockage d'information dans une memoire comportant au moins une zone de memorisation defectueuse et dispositif pour l'execution de ce procede
US3986179A (en) * 1975-06-30 1976-10-12 Honeywell Information Systems, Inc. Fault-tolerant CCD memory chip
US4051354A (en) * 1975-07-03 1977-09-27 Texas Instruments Incorporated Fault-tolerant cell addressable array
US4066880A (en) * 1976-03-30 1978-01-03 Engineered Systems, Inc. System for pretesting electronic memory locations and automatically identifying faulty memory sections
US4198681A (en) * 1977-01-25 1980-04-15 International Business Machines Corporation Segmented storage logging and controlling for partial entity selection and condensing
US4450524A (en) * 1981-09-23 1984-05-22 Rca Corporation Single chip microcomputer with external decoder and memory and internal logic for disabling the ROM and relocating the RAM
EP0090331B1 (de) * 1982-03-25 1991-04-17 Kabushiki Kaisha Toshiba Halbleiterspeicheranordnung
US4493075A (en) * 1982-05-17 1985-01-08 National Semiconductor Corporation Self repairing bulk memory
US4584681A (en) * 1983-09-02 1986-04-22 International Business Machines Corporation Memory correction scheme using spare arrays
US4584682A (en) * 1983-09-02 1986-04-22 International Business Machines Corporation Reconfigurable memory using both address permutation and spare memory elements
US4581739A (en) * 1984-04-09 1986-04-08 International Business Machines Corporation Electronically selectable redundant array (ESRA)
US4744060A (en) * 1984-10-19 1988-05-10 Fujitsu Limited Bipolar-transistor type random access memory having redundancy configuration
US4759020A (en) * 1985-09-25 1988-07-19 Unisys Corporation Self-healing bubble memories
US4928022A (en) * 1987-07-17 1990-05-22 Trw Inc. Redundancy interconnection circuitry
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
EP0389203A3 (de) * 1989-03-20 1993-05-26 Fujitsu Limited Halbleiterspeichergerät beinhaltend Information, die die Anwesenheit mangelhafter Speicherzellen anzeigt
DE69034191T2 (de) 1989-04-13 2005-11-24 Sandisk Corp., Sunnyvale EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
US7190617B1 (en) * 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
US5146574A (en) * 1989-06-27 1992-09-08 Sf2 Corporation Method and circuit for programmable selecting a variable sequence of element using write-back
US5315708A (en) * 1990-02-28 1994-05-24 Micro Technology, Inc. Method and apparatus for transferring data through a staging memory
US5212785A (en) * 1990-04-06 1993-05-18 Micro Technology, Inc. Apparatus and method for controlling data flow between a computer and memory devices
US5134619A (en) * 1990-04-06 1992-07-28 Sf2 Corporation Failure-tolerant mass storage system
US5233618A (en) * 1990-03-02 1993-08-03 Micro Technology, Inc. Data correcting applicable to redundant arrays of independent disks
US5140592A (en) * 1990-03-02 1992-08-18 Sf2 Corporation Disk array system
US5388243A (en) * 1990-03-09 1995-02-07 Mti Technology Corporation Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
US5325497A (en) * 1990-03-29 1994-06-28 Micro Technology, Inc. Method and apparatus for assigning signatures to identify members of a set of mass of storage devices
US5202856A (en) * 1990-04-05 1993-04-13 Micro Technology, Inc. Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports
US5214778A (en) * 1990-04-06 1993-05-25 Micro Technology, Inc. Resource management in a multiple resource system
US5956524A (en) * 1990-04-06 1999-09-21 Micro Technology Inc. System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5414818A (en) * 1990-04-06 1995-05-09 Mti Technology Corporation Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol
US5233692A (en) * 1990-04-06 1993-08-03 Micro Technology, Inc. Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface
US5255227A (en) * 1991-02-06 1993-10-19 Hewlett-Packard Company Switched row/column memory redundancy
US5867640A (en) * 1993-06-01 1999-02-02 Mti Technology Corp. Apparatus and method for improving write-throughput in a redundant array of mass storage devices
US20030088611A1 (en) * 1994-01-19 2003-05-08 Mti Technology Corporation Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5841710A (en) * 1997-02-14 1998-11-24 Micron Electronics, Inc. Dynamic address remapping decoder
US6182239B1 (en) * 1998-02-06 2001-01-30 Stmicroelectronics, Inc. Fault-tolerant codes for multi-level memories
US6332183B1 (en) 1998-03-05 2001-12-18 Micron Technology, Inc. Method for recovery of useful areas of partially defective synchronous memory components
US6314527B1 (en) 1998-03-05 2001-11-06 Micron Technology, Inc. Recovery of useful areas of partially defective synchronous memory components
US6381708B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. Method for decoding addresses for a defective memory array
US6381707B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. System for decoding addresses for a defective memory array
US6496876B1 (en) 1998-12-21 2002-12-17 Micron Technology, Inc. System and method for storing a tag to identify a functional storage location in a memory device
US6578157B1 (en) 2000-03-06 2003-06-10 Micron Technology, Inc. Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
US7269765B1 (en) 2000-04-13 2007-09-11 Micron Technology, Inc. Method and apparatus for storing failing part locations in a module
US6724674B2 (en) * 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE620922A (de) * 1961-08-08
US3222653A (en) * 1961-09-18 1965-12-07 Ibm Memory system for using a memory despite the presence of defective bits therein
US3245049A (en) * 1963-12-24 1966-04-05 Ibm Means for correcting bad memory bits by bit address storage
US3350690A (en) * 1964-02-25 1967-10-31 Ibm Automatic data correction for batchfabricated memories
US3402399A (en) * 1964-12-16 1968-09-17 Gen Electric Word-organized associative cryotron memory
US3331058A (en) * 1964-12-24 1967-07-11 Fairchild Camera Instr Co Error free memory
US3422402A (en) * 1965-12-29 1969-01-14 Ibm Memory systems for using storage devices containing defective bits
US3444526A (en) * 1966-06-08 1969-05-13 Ibm Storage system using a storage device having defective storage locations
US3434116A (en) * 1966-06-15 1969-03-18 Ibm Scheme for circumventing bad memory cells
US3436734A (en) * 1966-06-21 1969-04-01 Ibm Error correcting and repairable data processing storage system
US3432812A (en) * 1966-07-15 1969-03-11 Ibm Memory system
US3588830A (en) * 1968-01-17 1971-06-28 Ibm System for using a memory having irremediable bad bits
GB1186704A (en) * 1968-03-01 1970-04-02 Ibm Selection Circuit
US3541525A (en) * 1968-04-19 1970-11-17 Rca Corp Memory system with defective storage locations
US3633175A (en) * 1969-05-15 1972-01-04 Honeywell Inc Defect-tolerant digital memory system
US3654610A (en) * 1970-09-28 1972-04-04 Fairchild Camera Instr Co Use of faulty storage circuits by position coding

Also Published As

Publication number Publication date
DE2007787B2 (de) 1974-07-04
DE2007787A1 (de) 1971-11-18
GB1361009A (en) 1974-07-24
DE2007050B2 (de) 1973-02-08
DE2053260A1 (de) 1972-05-04
DE1931524A1 (de) 1971-01-21
DE2008663C3 (de) 1973-10-31
DE2007050A1 (de) 1971-09-09
US3772652A (en) 1973-11-13
DE2008663A1 (de) 1971-09-09
FR2054586A1 (de) 1971-04-23
DE2058698A1 (de) 1972-05-31
DE2058641A1 (de) 1972-05-31
DE2007787C3 (de) 1975-03-06
US3693159A (en) 1972-09-19
FR2111957A6 (de) 1972-06-09
DE1963895A1 (de) 1971-07-15
DE1931524B2 (de) 1972-11-16
DE2008663B2 (de) 1973-03-22
GB1307418A (en) 1973-02-21
DE2058641B2 (de) 1972-12-14
DE1963895B2 (de) 1973-03-22

Similar Documents

Publication Publication Date Title
DE1963895C3 (de) Datenspeicher und Datenspeicher anste'uerschaltung
DE60212982T2 (de) Dynamische spaltenblockauswahl
DE69834011T2 (de) Statische Direktzugriffspeicherschaltungen
DE19519794A1 (de) Halteschaltung
DE2423265C3 (de) Optimierende Rechenmaschine
DE2656086C2 (de) Rechenanlage
DE3104880C2 (de) Speicher für wahlfreien Zugriff
DE19839089B4 (de) Datenpuffer für einen programmierbaren Speicher mit mehreren Zuständen
DE19651340C2 (de) Halbleiterspeichervorrichtung
EP0579862A1 (de) Integrierte Halbleiterspeicheranordnung
DE2742035A1 (de) Rechnersystem
DE1474351B2 (de) Datenspeicher
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE3430734C2 (de)
DE2233164C3 (de) Schaltungsanordnung zur Übertragung von aufeinanderfolgenden Bitstellen zwischen zwei Registern
EP0025855A2 (de) Steuereinrichtung in einer elektronischen Datenverarbeitungsanlage für die Durchführung erzwungener Operationen
EP0021084B1 (de) Monolithisch integrierter Halbleiterspeicher
DE2946633A1 (de) Speichervorrichtung mit hochgeschwindigkeits-speicherzellenwaehleinrichtung
DE112008000153T5 (de) Lesearchitektur
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage
DE2016443C3 (de)
DE2150011C3 (de) Datenübertragungsanordnung
DE2123513A1 (de) Bistabiler elektronischer Kreis
DE2226856A1 (de) Stapelspeicher mit Anzeige der Überschreitung oder des Überlaufs für die Übertragung von Daten in der chronologischen Reihenfolge ihrer Eingabe
DE102020105500A1 (de) Schreibschaltkreis, nichtflüchtiger datenspeicher, verfahren zum schreiben in eine mehrzahl von speicherzellen und verfahren zum betreiben eines nichtflüchtigen datenspeichers

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)