DE19640594A1 - Licht-induzierte Grenzflächenzersetzung zur Strukturierung und Trennung von Halbleitermaterialien - Google Patents

Licht-induzierte Grenzflächenzersetzung zur Strukturierung und Trennung von Halbleitermaterialien

Info

Publication number
DE19640594A1
DE19640594A1 DE19640594A DE19640594A DE19640594A1 DE 19640594 A1 DE19640594 A1 DE 19640594A1 DE 19640594 A DE19640594 A DE 19640594A DE 19640594 A DE19640594 A DE 19640594A DE 19640594 A1 DE19640594 A1 DE 19640594A1
Authority
DE
Germany
Prior art keywords
layer
light
semiconductor
substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19640594A
Other languages
English (en)
Other versions
DE19640594B4 (de
Inventor
Michael K Dr Kelly
Oliver Dr Ambacher
Martin Prof Dr Stutzmann
Martin S Dr Brandt
Roman Dimitrov
Robert Handschuh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osram GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19640594.7A priority Critical patent/DE19640594B4/de
Priority to TW086113810A priority patent/TW409295B/zh
Priority to JP51615098A priority patent/JP4285776B2/ja
Priority to PCT/DE1997/002261 priority patent/WO1998014986A1/de
Priority to DE59712803T priority patent/DE59712803D1/de
Priority to EP97911125A priority patent/EP0931332B1/de
Publication of DE19640594A1 publication Critical patent/DE19640594A1/de
Priority to US09/283,907 priority patent/US6559075B1/en
Priority to US10/324,848 priority patent/US6740604B2/en
Priority to US10/673,962 priority patent/US6974758B2/en
Priority to US11/244,802 priority patent/US7341925B2/en
Priority to US12/075,599 priority patent/US7713840B2/en
Application granted granted Critical
Publication of DE19640594B4 publication Critical patent/DE19640594B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

Die Herstellung von Produkten aus Halbleitern, wie elektronische und optoelektronische Bauelemente, bedarf typischerweise mehrerer Prozeßschritte, einschließlich den zum Wachstum von Halbleiterkristallen und Halbleiterschichten notwendigen Prozessen, und zur örtlich selektiven Entfernung und Strukturierung der Schichten. Viele Bauelemente beste­ hen zum Teil aus Schichtfolgen von ungleichen Materialien, die in Einkristallform epitak­ tisch auf einem Substrat gewachsen werden.
Als Prozeßschritt für Strukturierung und Materialentfernung wird meist ein Ätzverfahren benutzt, das auf die Halbleiteroberfläche wirkt. Solche Prozesse sind oft langsam und benö­ tigen korrosive Chemikalien. Darüberhinaus sind diese Methoden nicht im allgemeinen in jedem Materialsystem einsetzbar. Insbesondere sind die Halbleiter Indium-, Gallium- und Aluminiumnitrid (InN, GaN und AlN), und ihre Mischkristalle oder Legierungen, die im folgenden Text mit "Gruppe III-Nitriden" zusammengefaßt werden, sehr schwierig zu ät­ zen. Kein zuverlässiges naßchemisches Ätzverfahren steht in diesem Materialsystem zur Verfügung, so daß das relativ komplizierte und teuere Verfahren des Reaktiv-Ionen-Ätzens eingesetzt wird. Diese Methode erlaubt nur relativ geringe Ätzraten und benötigt giftige und toxische Gase (z. B. Bortrichlorid). Weil Ätzverfahren auf die Oberfläche wirken, ist es meist nötig, die Ätzrate und -dauer genau zu kontrollieren, um die gewünschte Tiefe zu erreichen.
Das zum Wachstum verwendete Substrat hat nicht immer gute Eigenschaften für nachfol­ gende Prozeßschritte oder für den Betrieb des Bauelements. Die erfolgreichsten Halbleiter­ technologien benutzten deshalb zum Wachstum von Halbleitern Substrate aus denselben oder gitterangepaßten Materialien. Als Beispiel werden Scheiben aus GaAs für das Wachs­ tum von Schichten aus GaAs oder Mischkristallen aus AlAs, GaAs, und InAs benutzt. Für manche Halbleitermaterialien aber, zum Beispiel und insbesondere für die Gruppe III-Nitride, stehen solche Volumenkristalle als Substrat nur in sehr beschränkten Maß zur Ver­ fügung. Als Ersatz werden andere Stoffe als Substrat benützt, wie Saphir und Siliziumkarbid im Falle der Gruppe III-Nitride. Diese Substrate bringen Probleme wie unpassende Atomgitterabstände und unterschiedliche thermische Ausdehnungskoeffizienten mit sich, die sich negativ auf die Materialqualität der auf ihnen gewachsenen Halbleiter auswirken. Dazu sind manche Prozeßschritte, wie das Spalten zur Herstellung von Resonatorspiegeln, die z. B. erfolgreich zur Herstellung von Laserdioden aus GaAs benutzt werden, schwierig oder unmöglich mit diesen Substraten.
Aus diesen Gründen ist es wünschenswert eine neue Technologie zu besitzen, die es erlaubt, Halbleiterschichten voneinander zu trennen oder von ihrem Substrat abzulösen. Zur Zeit stehen dazu die im folgenden zusammengefaßten Technologien zur Verfügung:
  • 1. Einige spezifische Methoden zur Trennung von Schichten im Bereich der Halbleitertech­ nologie wurden bereits patentiert oder veröffentlicht
  • (i) Im Materialsystem GaAs/AlAs werden im Herstellungsprozeß der Bauelemente AlAs Opferschichten implementiert, die naßchemisch aufgelöst werden können. Dies ermög­ licht die Trennung von Schichten oder Strukturen vom Substrat (E. Yablonovitch et aL, Appl. Phys. Lett. 51, 2222 (1987), U.S. Patent 4,846,931, Thomas J. Gmitter and E. Yablonovitch, 11. Juli 1989). Diese Methode ist wegen der geringen lateralen Ätzge­ schwindigkeit sehr zeitaufwendig. Für Gruppe III-Nitride gibt es keine naßchemische Ät­ zen.
  • (ii) Eine Methode zur Entfernung von Metallfilmen wurde von Baber beschrieben (U.S. Patent 4,448,636, S.C. Baber, 15. Mai 1984). Hierbei wird der Metallfilm durch Licht erhitzt. Eine organische Opferschicht zwischen Substrat und Metallfilm wird durch die zugeführte Wärme verdampft und erlaubt die Entfernung der Metallschicht. Die Ver­ wendung von organischen Zwischenschichten ist bei dem epitaktischen Wachstum von Gruppe III-Nitriden nicht einsetzbar.
  • (iii) Eine vergleichbare Methode wurde zur Entfernung von Siliziumdioxid-Schichten von Galliumarsenid beschrieben. Auch in diesem Falle wurde eine organische Zwischen­ schicht durch Lichtabsorption erhitzt und die SiO₂ Schicht abgehoben (Y.-F. Lu, Y. Aoyagi, Jpn. J. Appl. Phys. 34, L1669 (1995)).
  • (iv) Von der gleichen Arbeitsgruppe existiert eine Veröffentlichung über die Separation von SiO₂ Streifen von GaAs mit Hilfe eines Excimer-Lasers. Die mikroskopische Wirkungs­ weise des Excimer Laserlichts auf die Grenzfläche des SiO₂ blieb unverstanden und ist spezifisch für dieses Materialsystem (Y.-F. Lu et al., Jpn. J. Appl. Phys. 33, L324 (1994)). Diese Verfahren lassen sich jedoch nicht offensichtlich auf Gruppe III-Nitride oder andere kristalline Systemen übertragen.
  • 2. Laser Ablation ist auf viele Materialsysteme angewandt worden um Material zu entfer­ nen. Jedoch wird bei dieser Methode immer die Oberfläche destruktiv abgetragen, eine Trennung in zwei weiter zu verwendende Teile ist nicht möglich.
  • 3. Spezifisch für Gruppe III-Nitride ist das Ätzen von GaN mit einem Laserpuls unter HCl-Gas von Leonard und Bedair (Appl. Phys. Lett. 68, 794 (1996)) beschrieben worden und auf eine photochemische Reaktion unter Beteiligung von Salzsäure zurückgeführt worden.
  • 4. Die thermisch aktivierte Zersetzung von GaN wurde durch Morimoto 1974 beschrieben (Morimoto, J. Electrochem. Soc. 121, 1383 (1974), Groh et al., physica status solidi (a) 26, 353 (1974)).
  • 5. In eigenen Arbeiten wurde gezeigt, daß Gruppe III-Nitride laserinduziert zu thermisch aktivierter Zersetzung gebracht werden können. Diese Untersuchung ist bei Appl. Phys. Lett. zur Publikation eingereicht worden. Es handelt sich bei diesem Verfahren jedoch ebenfalls um ein auf die Oberfläche wirkendes Verfahren, daß insbesondere auch zu der Zerstörung der Oberfläche führt.
Das im Anspruch 1 beschriebene Verfahren ist eine Alternative zu naß- und trockenchemi­ schen Ätzprozessen, wie sie in der Halbleitertechnologie zur Strukturierung und Herstellung von einzelnen Schichten und Bauelementen eingesetzt werden, und unterscheidet sich von diesen grundsätzlich dadurch, daß es direkt auf einer internen Grenzfläche statt auf der frei­ en Oberfläche wirkt. Dies erlaubt es unter anderem, die gewünschte Strukturierungstiefe direkt zu realisieren statt z. B. sie mit Kontrolle der Ätzdauer erreichen zu müssen. Die Oberfläche muß auch nicht zerstört werden. Dies füllt zu einer neuen Möglichkeit, Schicht­ systeme voneinander oder von dem Substrat zu lösen. Freistehende Bauelemente oder Schichten besitzen Vorteile bei weiteren Prozeßschritten; sie eignen sich z. B. als Substrate für die Homoepitaxie ohne die Probleme der Gitterfehlanpassung und der Differenzen in den thermischen Ausdehnungskoeffizienten, oder zur Herstellung von optischen Bauelementen (Laserdioden) durch die Möglichkeit des Spaltens, unabhängig von der Substratspaltbarkeit. Der Transfer von Schichten und Bauelementen aus Gruppe III-Nitriden auf andere Substrate ermöglicht die Kompatibilität und Integration von Gruppe III-Nitriden mit ande­ ren technologisch relevanten Halbleitersystemen wie Silizium.
Das Verfahren ermöglicht die Trennung von Schichten eines Schicht-Substrat Systems durch die direkte, sehr lokale Wirkung auf interne Grenzflächen. Allgemein kann das hier beschriebene Verfahren auf Materialsysteme angewendet werden, in denen die zu trennende Grenzfläche mit Licht erreichbar ist, das Licht von einem Material an dieser Grenzfläche absorbiert wird, und in denen ein Material in der Grenzflächennähe sich durch die Absorpti­ on vom Licht oder Lichtpulsen zersetzen läßt. Das Verfahren wird erleichtert, wenn minde­ stens ein Zersetzungsprodukt gasförmig ist. Als Halbleiter für diesen Prozeß eignen sich u. a. die Gruppe III-Nitriden, oxidische Materialien, und Si₃N₄.
Die einfachste Verwirklichung des Verfahrens ist in Abb. 1 gezeigt. Hierbei wird ein System aus zwei Halbleitermaterialien mit einem Lichtstrahl durch Material (2) hindurch bestrahlt und das Licht in Halbleitermaterial (4) stark absorbiert. Die dabei absorbierte Energie indu­ ziert eine Zersetzung des Halbleitermaterials (4), so daß es zu einer Trennung der beiden Materialien kommt. Zersetzungsmechanismen können z. B. Sublimation oder chemische Reaktionen sein. Die Zersetzung kann dabei sowohl thermisch wie photochemisch initiiert werden. Die Trennung wird besonders unterstützt, wenn bei der Zersetzung gasförmige Produkte entstehen. Es ist jedoch auch möglich, daß die in Halbleitermaterial (4) absorbierte Energie in das Halbleitermaterial (2) diffundiert und dort die Zersetzung stattfindet. Die relative Dicke der beiden Halbleitermaterialien kann dabei stark variieren, und ist nicht not­ wendigerweise wie in den Abbildungen dargestellt.
Eine viel verwendete Methode Halbleitermaterialien herzustellen ist das Aufwachsen auf Substraten. Im Bezug auf das hier dargestellte Verfahren ist die Unterscheidung zwischen Substrat und Halbleitermaterial nicht relevant. Eine Möglichkeit ist, daß die Halbleitermate­ rialien (2) und (4) auf einem Substrat gewachsen sind, und die Trennung an der Grenzfläche zwischen (2) und (4) stattfindet. Es ist jedoch auch möglich, mit dem hier beschriebenen Verfahren die Halbleitermaterialien direkt von dem Substrat zu trennen, wie in Abb. 2 dar­ gestellt. In diesem Falle tritt das Substrat (6) an die Stelle des Halbleitermaterials (2). Dabei kann die Beleuchtung durch das Substrat (6) geschehen, die Lichtenergie wird in diesem Fall im Halbleitermaterial (4) absorbiert. Je nach den Absorptionseigenschalten kann es je­ doch auch möglich sein, die Grenzfläche durch das Halbleitermaterial (4) zu beleuchten, so daß das Substrat die Lichtenergie absorbiert. Wie oben bereits dargestellt ist es jedoch nicht notwendig, daß die Zersetzung in dem absorbierenden Teil der Struktur stattfindet, die Energie kann ggf. auch in den anderen Teil diffundieren und dort die Zersetzung bewirken.
Die Halbleitermaterialien (2) und (4) können entweder homogene Schichten aus einem Halbleiter sein, oder aus Schichtfolgen verschiedener Halbleiter bestehen, wie am Beispiel von Material (4) in Abb. 3 dargestellt. In diesen Schichtfolgen kann gegebenenfalls bereits ein konkretes Bauelement vor- oder fertig prozessiert vorliegen, auch in Form eines inte­ grierten elektronischen oder optoelektronischen Schaltkreises. Alle diese Strukturen sollen im Sinne der Anmeldung als Halbleitermaterial verstanden werden.
Um die Absorption des Lichtes an der zu trennenden Grenzfläche zu verbessern und gezielt zu beeinflussen, kann eine besonders absorbierende Schicht (8) eingefügt werden, entweder zwischen die beiden Halbleitermaterialien (2) und (4), wie in Abb. 4 gezeigt, oder zwischen Halbleitermaterial (4) und Substrat (6). Eine Möglichkeit der Ausführung besteht darin, ein Halbleitermaterial in der Schicht (8) zu benutzen, das eine optische Bandlücke unterhalb derer der umgebenden Materialien hat. Die Halbleiterschicht (8) kann nun selbst zersetzt werden und dann als eine Opferschicht wirken. Es ist aber auch möglich, daß die absorbierte Energie diffundiert und in der Nähe der Schicht (8) zu einer Trennung führt. Möglich ist auch, daß die Energie in der Schicht (4) absorbiert wird, diese jedoch zu stabil ist um zer­ setzt zu werden. In diesem Falle kann die Halbleiterschicht (8) so gewählt werden, daß sie sich besonders einfach zersetzt, also wiederum als Opferschicht fungiert. Ein besonderer Vorteil des hier beschriebenen Verfahrens ist, daß die Halbleiterschicht (8) kristallin und gitterangepaßt sein kann.
Das Licht muß so gewählt werden, daß es die zu trennende Grenzfläche erreichen kann und dort ausreichend absorbiert wird. Dies kann im einfachsten Fall durch Beleuchtung mit einer Lampe, ggf. nach Filterung, geschehen. Reicht der so zur Verfügung stehende Photonenfluß nicht aus, so kann die Beleuchtung auch mit einem geeigneten Laser durchgeführt werden.
Besonders im Fall einer thermischen Zersetzung kann wegen der thermischen Leitfähigkeit der Materialien schnell die Wärme aus dem zu zersetzenden Bereich wegdiffundieren. Es kann deshalb notwendig sein, die Lichtenergie in Form sehr kurzer Lichtpulse zuzuführen, um trotzdem die für die Zersetzung notwendige Temperatur zu erreichen.
Das hier beschriebene Verfahren kann auch zur lateralen Strukturierung eingesetzt werden. Dies kann durch verschiedene Vorgehensweisen realisiert werden. Ein fokusierter Licht­ strahl kann benutzt werden um sequentiell räumlich getrennte Punkte des Materials zu be­ leuchten und zur Zersetzung zu bringen. Eine Beleuchtungsmaske (10) kann eingesetzt werden, durch die ausgewählte Flächen der Probe entfernt werden können (Abb. 5). Schließlich ist die Beleuchtung durch holographische Methoden (z. B. Beleuchtung mit ei­ nem Interferenzgitter) möglich, bei der Interferenzeffekte ausgenutzt werden mittels gleichtzeitiger Beleuchtung mit mehr als einem kohärenten Strahl (Abb. 6).
Der durch die Grenzflächenzersetzung abgetrennte Teil kann sehr dünn oder klein sein und somit mechanisch instabil und schlecht zu handhaben. Es ist möglich, diesen Teil vor, ggf. auch nach der Trennung auf eine neue Trägermaterial aufzubringen, z. B. durch Kleben. Dies ist für den Fall des Fixierens vor der Grenzflächenzersetzung in Abb. 7 exemplarisch darge­ stellt (Trägermaterial (14) und Klebstoff (12)). Nach der Trennung hat man dann die dünne Schicht (4) auf dem Trägermaterial (14) ohne das Substrat (6).
Ein besonderer Vorteil des hier beschriebenen Verfahrens kann in der Anwendung auf elek­ tronische oder optoelektronische Bauelemente liegen, die auf einem nicht-leitenden Substrat hergestellt werden. In diesem Falle ist es häufig schwierig, an eine Substrat-nahliegende Halbleiterschicht einen elektrischen Kontakt zuzuführen. Diese verlangt häufig nach kompli­ zierten Ätzprozessen und der Bildung von Mesastrukturen. Mit dem hier beschriebenen Verfahren lassen sich, wie in Abb. 8 gezeigt, solche Halbleitermaterialien, Schichtfolgen (4) oder Bauelemente von dem nichtleitenden Substrat ablösen. Die nun freigelegte, vorher substratzugewandte Seite des Bauelementes ist nun einfach zugänglich für elektrische Kon­ takte (18), zusätzlich zu dem elektrischen Kontakt (16) an der ursprünglichen Oberfläche der Schichtfolge.
Wichtige Prozeßschritte für das beschriebene Verfahren können sein:
  • (i) die Identifizierung, Auswahl oder Herstellung einer zu trennenden Grenzfläche in dem gewünschten Schichtsystem, welche mit dem zur Trennung zu benutzenden Licht er­ reichbar ist,
  • (ii) die Identifizierung eines Materials, oder Einbau eines Materials als Opferschicht an der Grenzfläche, das das eingestrahlte Licht absorbiert.
  • (iii) die Identifizierung eines Materials, oder Einbau eines Materials als Opferschicht in der Grenzflächennähe, das durch das absorbierte Licht oder daraus resultierende Energie zur Zersetzung gebracht werden kann und womöglich bei der Zersetzung ein gasförmiges Produkt in ausreichender Menge erzeugt.
  • (iv) die Beleuchtung mit Licht einer ausgewählten Wellenlange und Intensität, so daß das Licht hauptsächlich von der zu trennenden Grenzfläche oder der Opferschicht absorbiert wird und dabei die Zersetzungsreaktion anregt, wobei im Falle transparenter Substrate die Grenzfläche oder Opferschicht auch durch das Substrat hindurch beleuchtet werden kann.
Die Realisierung dieses Verfahrens ist von dem Materialsystem abhängig. Eine bevorzugte Ausführung für Halbleitermaterialien benutzt ein Material an der zu trennenden Grenzfläche mit kleinerer Bandlücke als alle andere Schichtfolgen oder Materialien zu einer Seite der Grenzfläche. Dabei kann eine Lichtwellenlänge ausgewählt werden bei der das Licht bis zur Grenzfläche eindringen kann, und das von dem Material mit kleiner Bandlücke absorbiert wird. Dazu muß eine Zersetzung in diesem oder einem benachbarten Material induzierbar sein.
Dieser Prozeß ist besonders für Schichten oder Schichtsysteme der Gruppe III-Nitride ge­ eignet, da diese Materialgruppe einige ausgezeichnete physikalische Eigenschaften aufweist. Erstens ist es möglich, Gruppe III-Nitride durch die Absorption von einzelnen Lichtpulsen über ihre Zersetzungstemperatur räumlich begrenzt und kontrolliert zu heizen. Bei den durch die Absorption von Lichtpulsen erzeugten Temperaturen setzt die Zersetzung der Nitride und die Bildung von gasförmigem Stickstoff ein (600°C-1800°C, abhängig von der Zusammensetzung der Nitride). Zweitens ist es für die beschriebene Verfahrensweise hilf­ reich, daß die Schmelztemperaturen der Gruppe III-Nitride weit über den Zersetzungstem­ peraturen liegen, so daß es bei der Absorption intensiver Lichtpulse nicht zur Beeinträchti­ gung von Schichten und Bauelementen durch Schmelzen kommt. Drittens sind diese Halb­ leitermaterialien besonders für optische Prozesse geeignet, da sie in Abhängigkeit von der Wellenlänge des Lichts eine wohl definierte, scharfe Schwelle besitzen, eine direkte Band­ lücke, an der sie von durchlässig zu vollständiger absorbierend wechseln. Weiterhin läßt sich die Wellenlänge, bei der die Absorption einsetzt, durch die Mischkristalle der Nitride (InGaN und AlGaN) über einen weiten Spektralbereich variieren (Bandlücken: InN 1.9 eV, GaN 3.4 eV, AlN 6.2 eV). Außerdem werden Gruppe IH-Nitride oft auf Saphirsubstraten hergestellt, die im gesamten optischen und ultravioletten Bereich transparent sind. Dies macht auch eine Beleuchtung der Schichten durch das Substrat möglich.
In so einem Fall, wo die Zersetzung thermisch aktiviert wird, ist es wichtig daß die entste­ hende Wärme auf die Grenzfläche oder die Opferschicht konzentriert werden kann, einer­ seits um die nötige eingestrahlte Intensität zu minimieren, andererseits um unerwünschte Effekte auf das umgebende Material auszuschließen. Da die lichterzeugte Wärmemenge durch die thermische Leitfähigkeit der Materialien schnell aus den heißen Volumen abgelei­ tet wird, muß die notwendige Temperatur in einer sehr kurzen Zeit erzeugt werden. Dies kann durch kurze Laserpulse realisiert werden. Für typische Wärmeleitfähigkeiten der Gruppe III-Nitride kann die absorbierte Energie durch die Verwendung von Laserpulsen einer Dauer von 1 ns bis 10 ns auf die Eindringtiefe des absorbierten Lichts oder die Dicke der Opferschicht konzentriert werden. Für die Strukturierung und Zersetzung von Gruppe III-Nitriden eignet sich z. B. ein "Q-switched" gepulster Nd:YAG Laser.
Als spezifische Ausführung für die lichtinduzierte Zersetzung der Materialien GaN und InGaN (Bandlücken zwischen 1.9 und 3.4 eV) kann die dritte harmonische Laserlinie eines Nd:YAG Lasers verwendet werden. Diese Laserlinie wird z. B. mit Hilfe eines nichtlinearen optischen Kristalls erzeugt und besitzt eine Wellenlänge von 355 nm (3.5 eV). GaN und InGaN Schichten absorbieren diese Lichtpulse und können zur Zersetzung gebracht werden. AlGaN Schichten und das meistens verwendete Saphirsubstrat sind für diese Wellenlänge transparent. Freistehende GaN und InGaN Schichten können direkt durch die Zersetzung der Grenzfläche Substrat-Schicht erzeugt werden. AlGaN Schichten und Bauelemente kön­ nen durch die lichtinduzierte Zersetzung von dünnen GaN oder InGaN Opferschichten vom Substrat gelöst werden. In Abb. 7 ist schematisch gezeigt wie eine GaN Schicht (4) von einem beidseitig polierten Saphir Substrat (6) zu trennen ist. Die Grenzfläche zwischen GaN und Saphir wird durch das Substrat hindurch mit einem einzelnen Laserpuls der Wellenlänge 355 nm beleuchtet. Das Licht wird nahe der Grenzfläche bis zu einer Tiefe von ungefähr 100 nm vom GaN absorbiert, wodurch die Grenzfläche geheizt wird. Werden Temperaturen von mehr als 850°C erreicht, setzt die Zersetzung des GaN unter Bildung von Stickstoffgas ein. Für Pulsenergien über ungefahr 0,2 J/cm² genügt die Energiedichte zur vollständigen Zersetzung an der Grenze, wodurch die Bindung zwischen dem Substrat und der GaN Schicht in der beleuchteten Fläche getrennt wird. Um die freistehende Schicht zu stabilisie­ ren kann die Probe vor der Beleuchtung mit der Schichtseite unter Verwendung eines Har­ zes oder Wachses (12) auf eine Teflon- Scheibe oder Folie (14) geklebt. Ist die Schicht durch die Zersetzungsreaktion vom Substrat getrennt, läßt sich der Saphir abheben und die GaN Schicht bleibt auf der Teflonscheibe zurück. Nun läßt sich das Wachs oder der Harz in Aceton lösen und das GaN bleibt als freistehende Schicht zurück.
Bei der Strukturierung von GaN Schichten mittels Beleuchtung der Grenzfläche durch eine Saphirsubstrat, können ggf. die Seiten der zurückbleibende GaN-Strukturen nicht vertikal sein, sondern breiten sich von der Zersetzungsort aus, wie in Abb. 9 gezeichnet. Eine mögli­ che Anwendung für dieses Verhalten ist es, spitz- oder pyramidförmig ausgebildete Struktu­ ren (20) zu erhalten, wenn die laterale Breite des Interferenzgitters oder der Maske an die Schichtdicke angepaßt ist. Dieses Verhalten unterstützt auch die Herstellung freistehender Schichten wie in Anspruch 10 beschrieben.
Optoelektronische Bauelemente wie Leuchtdioden und Halbleiterlasern und elektronische Bauelemente wie Transistoren, Dioden, Oberflächenwellen-Bauelemente werden typischer­ weise in großer Zahl auf einem einzelnen Substrat hergestellt. Hier kann das beschriebene Verfahren der lichtinduzierten Strukturierung zur Trennung der einzelnen Bauelemente verwendet werden. Die Separation der Bauelemente vom Substrat kann wie bereits erwähnt durch die Zersetzung einer Opferschicht erfolgen, die während des Fertigungsprozesses unter oder über die zu trennende Fläche eingebracht werden muß. Hierzu eignen sich dünne InGaN Schichten aufgrund ihrer vergleichsweise geringen Bandlücke und chemischen Stabilität besonders.
Verschiedene Bauelemente aus Gruppe III-Nitriden können durch die beschriebene Verfah­ rensweisen strukturiert werden. Die Fertigung von periodischen Strichgittern und Oberflä­ chenstrukturen mittels Beleuchtung mit einem Interferenzgitter kann vorteilhaft zur Her­ stellung von Bragg-Reflektoren und Distributed Feedback Lasern auf Gruppe III-Nitrid-Basis genutzt werden. Auch optische Dispersionsgitter, die ggf. auch für transmittiertes Licht benutzt werden können, lassen sich durch eine Variation der Dicke der Schicht mittels Strukturierung mit einem Interferenzgitter erzielen. Pyramidale Strukturen aus AlN und AlGaN können wegen ihrer negativen Elektronenaffinität als Kaltkathodenemitter z. B. in flachen Bildschirmen eingesetzt werden.
Die Produktion freistehender Schichten und Schichtfolgen erlaubt den Transfer von Gruppe III-Nitriden auf andere Substrate (z. B. Silizium) die sich in ihren strukturellen, mechani­ schen und thermischen Eigenschaften stark von denen der Nitride unterscheiden können. Die Verfahrensweise erlaubt die Kombination von Leuchtdioden und Halbleiterlasern aus Gruppe III-Nitriden mit konventionellen Trägermaterialien zur Herstellung flacher Bild­ schirme oder die Integration solcher Bauelemente in Schaltungen und integrierte Schaltkrei­ se. Freistehende Schichtstrukturen können auch als optische Wellenleiter, und Lichtkoppler benutzt werden. Wenn dies mit einem Beugungsgitter strukturiert ist, kann das Licht durch das Gitter eingekoppelt werden. Schichten von spezifischer Dicke können auch als optische Filter angewendet werden.

Claims (26)

1. Ein Verfahren zur Trennung zweier ungleicher Halbleitermaterialien oder Halbleiter­ schichten voneinander oder eines Halbleitermaterials oder einer Halbleiterschicht von einem Substrat durch Bestrahlung mit Licht, das an oder in der Nähe der Grenzfläche zwischen den zwei zu trennenden Materialien absorbiert wird.
2. Ein Verfahren nach Anspruch 1, bei dem an der Grenzfläche eine weitere, für diesen Zweck eingebaute Halbleiterschicht das Licht absorbiert und als Opferschicht benutzt wird.
3. Ein Verfahren nach Anspruch 1 oder 2, bei dem die Energie des absorbierten Lichtes in Form von Wärme die Trennung induziert.
4. Ein Verfahren nach Anspruch 3, wobei das Licht in einem Teil des Halbleitermaterials oder der Halbleiterschicht oder im Substrat absorbiert wird und die Energie in Form von Wärme in eine temperaturempfindliche Opferschicht diffundiert.
5. Ein Verfahren nach Anspruch 1 oder 2 oder 3 oder 4, in dem die Energie des absor­ bierten Lichts eine Zersetzung der Grenzfläche oder Opferschicht induziert, die zu einer Gasentwicklung auf Grund von chemischen Reaktionen, Sublimation, oder sonstigem Austreten von Gasen führt, welche die Trennung erleichtert.
6. Ein Verfahren nach Anspruch 2, in dem die Opferschicht so gewählt ist, daß ihre opti­ sche Bandlücke kleiner ist als die Bandlücke entweder des Substrats und evtl. Zwi­ schenschichten oder des abzutrennenden Halbleitermaterials.
7. Ein Verfahren nach Anspruch 2, in dem die Schichtdicke der Opferschicht für die Ab­ sorption des zur Trennung benutzten Lichtes optimiert ist.
8. Ein Verfahren nach Anspruch 1 oder 2 oder 3 oder 4 oder 5, in dem das Licht durch das Substrat auf die Grenzfläche oder Opferschicht fällt.
9. Ein Verfahren nach Anspruch 1 oder 2 oder 3 oder 4 oder 5, bei dem die Beleuchtung in Form eines oder mehrerer Lichtpulse realisiert wird.
10. Ein Verfahren nach Anspruch 1 oder 2 oder 3 oder 4 oder 5, bei dem mit Hilfe zweier oder mehrerer kohärenter Laserstrahlen ein Interferenzmuster in der Beleuchtung reali­ siert wird, das zu einer höheren lokalen Lichtintensität führt als bei homogener Be­ leuchtung mit gleicher Energie.
11. Ein Verfahren nach Anspruch 1 oder 2 oder 3 oder 4 oder 5, wobei eine laterale Strukturierung erreicht wird mittels Beleuchtung durch eine gemusterte Maske, Be­ leuchtung mit dem Interferenzmuster zusammengebrachter kohärenter Lichtstrahlen, Holographie, oder durch serielle oder gleichzeitige Beleuchtung verschiedener ausge­ wählter Stellen der Schicht.
12. Ein Verfahren nach Anspruch 1 oder 2 oder 3 oder 4 oder 5, in der die abgetrennte oder zurückbleibende Halbleiterschicht eine Schichtstruktur, Schichtfolge, oder Bau­ elementstrukturen beinhaltet.
13. Ein Verfahren nach Anspruch 1 oder 2 oder 3 oder 4 oder 5, bei dem die Halbleiter­ schicht, Schichtfolge, oder Bauelementstrukturen zur mechanischen Stabilisierung auf ein Trägermaterial angebracht werden.
14. Ein Verfahren aus der Gruppe der Ansprüche 1 bis 13, in dem die Halbleiterschicht oder ggf. die Opferschicht vollständig oder teilweise aus GaN, AlN, InN, oder ihren Mischkristallen, oder Schichtfolgen oder Schichtstrukturen oder Bauelementen daraus bestehen.
15. Ein Verfahren nach Anspruch 14, in dem das Substrat Saphir, LiAlO₂, LiGaO₂, MgAl₂O₄, ScAlMgO₄ oder SiC ist.
16. Ein Verfahren nach Anspruch 14 und 15, in dem eine Schicht aus GaN oder InxGa1-xN von einem Saphirsubstrat getrennt wird mittels Beleuchtung durch das Substrat mit der dritten Harmonischen eines Nd:YAG Lasers bei der Wellenlänge von 355 nm.
17. Ein Verfahren nach Anspruch 16, bei dem der Nd:YAG Laser mit Hilfe eines Q-Switches gepulst wird.
18. Freistehende Schichten oder Schichtfolgen, die von dem Substrat, worauf sie gewach­ sen wurden, mittels eines oder mehrerer Verfahren aus der Gruppe der Ansprüche 1 bis 17 getrennt worden sind.
19. Freistehende Bauelemente, eingeschlossen Dioden, lichtemittierende Dioden (LEDs), Halbleiterlaser, Transistoren, und Detektoren, die während oder nach ihrer Herstellung mittels eines oder mehrerer Verfahren aus der Gruppe der Ansprüche 1 bis 17 getrennt worden sind.
20. Schichten oder Schichtfolgen nach Anspruch 18 und Bauelemente nach Anspruch 19, die auf anderen Trägermaterialien angebracht werden.
21. Bauelemente nach Anspruch 19 oder 20, bei denen auf der durch das Trennungsverfah­ ren neu freigelegten Oberfläche elektrische Kontakte aufgebracht werden.
22. Halbleiterlaser nach Anspruch 19 oder 20, mit einem optischen Resonator, der durch Spalten der freistehenden Schichtfolge entlang kristallographischer Netzebenen der epitaktischen Schichten hergestellt wird.
23. Freistehende Halbleitermaterialien nach Anspruch 18 oder 20, die als Substrate für das weitere Wachstum von Halbleiterschichten benutzt werden.
24. Bauelemente, hergestellt nach Anspruch 11 oder 12, die ausgehend von der nach der Trennung auf dem Substrat zurückbleibenden Schicht hergestellt werden.
25. Optische Bauelemente hergestellt mit einem oder mehreren Verfahren aus der Gruppe der Ansprüche 1 bis 17, eingeschlossen Beugungsgitter, Dünnschichtfilter, Lichtkoppler und Wellenleiter.
26. Vorrichtungen aus der Gruppe der Ansprüche 18-25, dadurch charakterisiert, daß sie teilweise oder vollständig aus GaN, AlN, InN, ihren Mischkristallen, oder Schichtfolgen daraus, bestehen.
DE19640594.7A 1996-10-01 1996-10-01 Bauelement Expired - Lifetime DE19640594B4 (de)

Priority Applications (11)

Application Number Priority Date Filing Date Title
DE19640594.7A DE19640594B4 (de) 1996-10-01 1996-10-01 Bauelement
TW086113810A TW409295B (en) 1996-10-01 1997-09-23 A method to separate two different semiconductor-materials or semiconductor-layers as well as exposed layers, exposed elements, optical elements and device
JP51615098A JP4285776B2 (ja) 1996-10-01 1997-10-01 基板から半導体層、半導体積層物又は半導体層構造体を分離する方法
PCT/DE1997/002261 WO1998014986A1 (de) 1996-10-01 1997-10-01 Verfahren zum trennen zweier materialschichten voneinander und nach diesem verfahren hergestellte elektronische bauelemente
DE59712803T DE59712803D1 (de) 1996-10-01 1997-10-01 Verfahren zum trennen zweier materialschichten voneinander
EP97911125A EP0931332B1 (de) 1996-10-01 1997-10-01 Verfahren zum trennen zweier materialschichten voneinander
US09/283,907 US6559075B1 (en) 1996-10-01 1999-04-01 Method of separating two layers of material from one another and electronic components produced using this process
US10/324,848 US6740604B2 (en) 1996-10-01 2002-12-20 Method of separating two layers of material from one another
US10/673,962 US6974758B2 (en) 1996-10-01 2003-09-29 Method of producing a light-emitting diode
US11/244,802 US7341925B2 (en) 1996-10-01 2005-10-06 Method for transferring a semiconductor body from a growth substrate to a support material
US12/075,599 US7713840B2 (en) 1996-10-01 2008-03-11 Electronic components produced by a method of separating two layers of material from one another

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19640594.7A DE19640594B4 (de) 1996-10-01 1996-10-01 Bauelement

Publications (2)

Publication Number Publication Date
DE19640594A1 true DE19640594A1 (de) 1998-04-02
DE19640594B4 DE19640594B4 (de) 2016-08-04

Family

ID=7807639

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19640594.7A Expired - Lifetime DE19640594B4 (de) 1996-10-01 1996-10-01 Bauelement
DE59712803T Expired - Lifetime DE59712803D1 (de) 1996-10-01 1997-10-01 Verfahren zum trennen zweier materialschichten voneinander

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59712803T Expired - Lifetime DE59712803D1 (de) 1996-10-01 1997-10-01 Verfahren zum trennen zweier materialschichten voneinander

Country Status (6)

Country Link
US (5) US6559075B1 (de)
EP (1) EP0931332B1 (de)
JP (1) JP4285776B2 (de)
DE (2) DE19640594B4 (de)
TW (1) TW409295B (de)
WO (1) WO1998014986A1 (de)

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10203795A1 (de) * 2002-01-31 2003-08-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
EP1424410A1 (de) * 2001-09-03 2004-06-02 Toyoda Gosei Co., Ltd. Verfahren zur herstellung von halbleiterkristallen
DE10340409A1 (de) * 2003-09-02 2005-04-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Trägerwafer und Verfahren zum Bearbeiten eines Halbleiterwafers unter Verwendung eines Trägerwafers
US7125734B2 (en) 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US7456035B2 (en) 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
EP1227175A3 (de) * 2001-01-29 2009-07-15 Panasonic Corporation Verfahren zur Herstellung eines Nitrid-Halbleitersubstrats
US7588998B2 (en) 2002-01-31 2009-09-15 Osram Opto Semiconductor Gmbh Method for producing a semiconductor element
DE102008050538A1 (de) 2008-06-06 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
WO2010111986A1 (de) 2009-04-03 2010-10-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
US7842547B2 (en) 2003-12-24 2010-11-30 Lumination Llc Laser lift-off of sapphire from a nitride flip-chip
US7897423B2 (en) 2004-04-29 2011-03-01 Osram Opto Semiconductors Gmbh Method for production of a radiation-emitting semiconductor chip
US8093607B2 (en) 2006-04-25 2012-01-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
WO2012116978A1 (de) * 2011-03-03 2012-09-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines dünnfilm-halbleiterkörpers und dünnfilm-halbleiterkörper
US8368092B2 (en) 2004-01-26 2013-02-05 Osram Opto Semiconductors Gmbh Thin film LED comprising a current-dispersing structure
WO2013075833A1 (de) 2011-11-24 2013-05-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung einer lumineszenzkonversions-leuchtdiode
US8524573B2 (en) 2003-01-31 2013-09-03 Osram Opto Semiconductors Gmbh Method for separating a semiconductor layer from a substrate by irradiating with laser pulses
US8581279B2 (en) 2005-06-02 2013-11-12 Osram Opto Semiconductors Gmbh Light-emitting diode chip comprising a contact structure
DE102014013107A1 (de) 2013-10-08 2015-04-09 Siltectra Gmbh Neuartiges Waferherstellungsverfahren
DE102014014486A1 (de) 2013-10-08 2015-04-09 Siltectra Gmbh Neuartiges Waferherstellungsverfahren
DE102013016693A1 (de) 2013-10-08 2015-04-09 Siltectra Gmbh Herstellungsverfahren für Festkörperelemente mittels Laserbehandlung und temperaturinduzierten Spannungen
DE102014002600A1 (de) 2014-02-24 2015-08-27 Siltectra Gmbh Kombiniertes Waferherstellungsverfahren mit Laserbehandlung und temperaturinduzierten Spannungen
DE102014002909A1 (de) 2014-02-28 2015-09-03 Siltectra Gmbh Kombiniertes Waferherstellungsverfahren mit Erzeugung einer Ablöseebene und der Ablösung einer Festkörperschicht entlang der Ablöseebene
WO2015165552A1 (de) 2014-04-30 2015-11-05 Siltectra Gmbh Kombiniertes festkörperherstellungsverfahren mit laserbehandlung und temperaturinduzierten spannungen zur erzeugung dreidimensionaler festkörper
DE102015103118A1 (de) 2014-10-06 2016-04-07 Siltectra Gmbh Splitting-Verfahren und Verwendung eines Materials in einem Splitting-Verfahren
DE102015004347A1 (de) 2015-04-02 2016-10-06 Siltectra Gmbh Erzeugung von physischen Modifikationen mittels LASER im Inneren eines Festkörpers
DE102015004603A1 (de) 2015-04-09 2016-10-13 Siltectra Gmbh Kombiniertes Waferherstellungsverfahren mit Laserbehandlung und temperaturinduzierten Spannungen
WO2017162800A1 (de) 2016-03-24 2017-09-28 Siltectra Gmbh Polymer-hybrid-material zur verwendung in einem splitting-verfahren
DE102016105616A1 (de) 2016-03-24 2017-09-28 Siltectra Gmbh Polymer-Hybrid-Material, dessen Verwendung in einem Splitting-Verfahren und Verfahren zur Herstellung des Polymer-Hybrid-Materials
WO2018149788A1 (de) * 2017-02-16 2018-08-23 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102017106888A1 (de) * 2017-03-30 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Leuchtdiodenchips und Leuchtdiodenchip
DE102018002426A1 (de) 2018-03-26 2019-09-26 Azur Space Solar Power Gmbh Stapelförmiges III-V-Halbleiterzeug und Herstellungsverfahren

Families Citing this family (208)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
DE19849658A1 (de) * 1998-10-29 2000-05-04 Deutsch Zentr Luft & Raumfahrt Verfahren und Einrichtung zum Ablösen eines Ausschnittes einer Materialschicht
JP2000244068A (ja) * 1998-12-22 2000-09-08 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
JP2000196197A (ja) * 1998-12-30 2000-07-14 Xerox Corp 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US20010042866A1 (en) * 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
US6176925B1 (en) * 1999-05-07 2001-01-23 Cbl Technologies, Inc. Detached and inverted epitaxial regrowth & methods
DE10051465A1 (de) 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
EP1277241B1 (de) * 2000-04-26 2017-12-13 OSRAM Opto Semiconductors GmbH Lumineszenzdiodenchip auf der basis von gan
CN1292494C (zh) * 2000-04-26 2006-12-27 奥斯兰姆奥普托半导体有限责任公司 发光半导体元件及其制造方法
TWI289944B (en) * 2000-05-26 2007-11-11 Osram Opto Semiconductors Gmbh Light-emitting-diode-element with a light-emitting-diode-chip
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
JP4595207B2 (ja) * 2001-01-29 2010-12-08 パナソニック株式会社 窒化物半導体基板の製造方法
JP2003007616A (ja) * 2001-03-23 2003-01-10 Matsushita Electric Ind Co Ltd 半導体膜の製造方法
EP1244139A2 (de) 2001-03-23 2002-09-25 Matsushita Electric Industrial Co., Ltd. Verfahren zur Herstellung eines Halbleiterfilms
US6723165B2 (en) 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
JP2002343717A (ja) * 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 半導体結晶の製造方法
JP4576755B2 (ja) * 2001-06-18 2010-11-10 パナソニック株式会社 半導体基板の製造方法及び装置
JP4899266B2 (ja) * 2001-08-03 2012-03-21 ソニー株式会社 半導体素子の製造方法
JP3969029B2 (ja) 2001-08-03 2007-08-29 ソニー株式会社 半導体素子の製造方法
JP3856750B2 (ja) 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
US6881261B2 (en) * 2001-11-13 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
DE10243757A1 (de) * 2002-01-31 2004-04-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips
US7008839B2 (en) 2002-03-08 2006-03-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor thin film
JP4015865B2 (ja) * 2002-03-22 2007-11-28 松下電器産業株式会社 半導体装置の製造方法
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US6841802B2 (en) 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
WO2004006393A2 (en) * 2002-07-06 2004-01-15 Optical Communication Products, Inc. Method of self-aligning an oxide aperture with an annular intra-cavity contact in a long wavelength vcsel
KR101058302B1 (ko) * 2003-01-31 2011-08-22 오스람 옵토 세미컨덕터스 게엠베하 박막 반도체 소자 및 상기 소자의 제조 방법
US7166871B2 (en) 2003-04-15 2007-01-23 Luminus Devices, Inc. Light emitting systems
US7074631B2 (en) * 2003-04-15 2006-07-11 Luminus Devices, Inc. Light emitting device methods
US7105861B2 (en) * 2003-04-15 2006-09-12 Luminus Devices, Inc. Electronic device contact structures
US7098589B2 (en) 2003-04-15 2006-08-29 Luminus Devices, Inc. Light emitting devices with high light collimation
US7262550B2 (en) * 2003-04-15 2007-08-28 Luminus Devices, Inc. Light emitting diode utilizing a physical pattern
US7667238B2 (en) * 2003-04-15 2010-02-23 Luminus Devices, Inc. Light emitting devices for liquid crystal displays
US7211831B2 (en) * 2003-04-15 2007-05-01 Luminus Devices, Inc. Light emitting device with patterned surfaces
US7521854B2 (en) * 2003-04-15 2009-04-21 Luminus Devices, Inc. Patterned light emitting devices and extraction efficiencies related to the same
US20040259279A1 (en) * 2003-04-15 2004-12-23 Erchak Alexei A. Light emitting device methods
US7084434B2 (en) * 2003-04-15 2006-08-01 Luminus Devices, Inc. Uniform color phosphor-coated light-emitting diode
US6831302B2 (en) * 2003-04-15 2004-12-14 Luminus Devices, Inc. Light emitting devices with improved extraction efficiency
US7083993B2 (en) 2003-04-15 2006-08-01 Luminus Devices, Inc. Methods of making multi-layer light emitting devices
US7274043B2 (en) * 2003-04-15 2007-09-25 Luminus Devices, Inc. Light emitting diode systems
EP1620903B1 (de) * 2003-04-30 2017-08-16 Cree, Inc. Festkörper-hochleistungslichtquelle
KR100483049B1 (ko) * 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
FR2856192B1 (fr) * 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
TWI240434B (en) 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
KR100531178B1 (ko) * 2003-07-08 2005-11-28 재단법인서울대학교산학협력재단 중간 질화물 반도체 에피층의 금속상 전환을 이용한질화물 반도체 에피층 성장 방법
EP1664393B1 (de) * 2003-07-14 2013-11-06 Allegis Technologies, Inc. VERFAHREN ZUR Herstellung VON GALLIUMNITRID LED
JP2005064188A (ja) * 2003-08-11 2005-03-10 Sumitomo Electric Ind Ltd 基板の回収方法および再生方法、ならびに半導体ウエハの製造方法
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US7341880B2 (en) 2003-09-17 2008-03-11 Luminus Devices, Inc. Light emitting device processes
US7344903B2 (en) * 2003-09-17 2008-03-18 Luminus Devices, Inc. Light emitting device processes
US6947224B2 (en) * 2003-09-19 2005-09-20 Agilent Technologies, Inc. Methods to make diffractive optical elements
FR2860248B1 (fr) * 2003-09-26 2006-02-17 Centre Nat Rech Scient Procede de realisation de substrats autosupportes de nitrures d'elements iii par hetero-epitaxie sur une couche sacrificielle
US7012279B2 (en) * 2003-10-21 2006-03-14 Lumileds Lighting U.S., Llc Photonic crystal light emitting device
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7450311B2 (en) * 2003-12-12 2008-11-11 Luminus Devices, Inc. Optical display systems and methods
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US7332365B2 (en) * 2004-05-18 2008-02-19 Cree, Inc. Method for fabricating group-III nitride devices and devices fabricated using method
US7791061B2 (en) * 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US6956246B1 (en) * 2004-06-03 2005-10-18 Lumileds Lighting U.S., Llc Resonant cavity III-nitride light emitting devices fabricated by growth substrate removal
JP4771510B2 (ja) 2004-06-23 2011-09-14 キヤノン株式会社 半導体層の製造方法及び基板の製造方法
ATE524839T1 (de) * 2004-06-30 2011-09-15 Cree Inc Verfahren zum kapseln eines lichtemittierenden bauelements und gekapselte lichtemittierende bauelemente im chip-massstab
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US20090023239A1 (en) * 2004-07-22 2009-01-22 Luminus Devices, Inc. Light emitting device processes
EP1774599B1 (de) 2004-07-30 2015-11-04 OSRAM Opto Semiconductors GmbH Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
US8728937B2 (en) 2004-07-30 2014-05-20 Osram Opto Semiconductors Gmbh Method for producing semiconductor chips using thin film technology
US7442964B2 (en) * 2004-08-04 2008-10-28 Philips Lumileds Lighting Company, Llc Photonic crystal light emitting device with multiple lattices
US20060038188A1 (en) * 2004-08-20 2006-02-23 Erchak Alexei A Light emitting diode systems
TWI392107B (zh) * 2004-08-31 2013-04-01 Sumitomo Chemical Co 化合物半導體發光裝置
US7737459B2 (en) * 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US8174037B2 (en) * 2004-09-22 2012-05-08 Cree, Inc. High efficiency group III nitride LED with lenticular surface
US8513686B2 (en) * 2004-09-22 2013-08-20 Cree, Inc. High output small area group III nitride LEDs
US7259402B2 (en) * 2004-09-22 2007-08-21 Cree, Inc. High efficiency group III nitride-silicon carbide light emitting diode
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
DE102004062290A1 (de) 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
US8288942B2 (en) * 2004-12-28 2012-10-16 Cree, Inc. High efficacy white LED
US7170100B2 (en) 2005-01-21 2007-01-30 Luminus Devices, Inc. Packaging designs for LEDs
US7692207B2 (en) 2005-01-21 2010-04-06 Luminus Devices, Inc. Packaging designs for LEDs
US7932111B2 (en) 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
US20070045640A1 (en) * 2005-08-23 2007-03-01 Erchak Alexei A Light emitting devices for liquid crystal displays
JPWO2006104063A1 (ja) * 2005-03-28 2008-09-04 国立大学法人東京工業大学 窒化物系深紫外発光素子およびその製造方法
US8163575B2 (en) 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
TWI422044B (zh) * 2005-06-30 2014-01-01 Cree Inc 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
JP2007019318A (ja) * 2005-07-08 2007-01-25 Sumitomo Chemical Co Ltd 半導体発光素子、半導体発光素子用基板の製造方法及び半導体発光素子の製造方法
US8674375B2 (en) * 2005-07-21 2014-03-18 Cree, Inc. Roughened high refractive index layer/LED for high light extraction
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
US7608471B2 (en) * 2005-08-09 2009-10-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for integrating III-V semiconductor devices into silicon processes
DE102005041643A1 (de) * 2005-08-29 2007-03-01 Forschungsverbund Berlin E.V. Halbleitersubstrat sowie Verfahren und Maskenschicht zur Herstellung eines freistehenden Halbleitersubstrats mittels der Hydrid-Gasphasenepitaxie
DE102005052358A1 (de) * 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052357A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
CN101283456B (zh) * 2005-09-29 2010-10-13 住友化学株式会社 Ⅲ-ⅴ族氮化物半导体的制造方法和发光器件的制造方法
US20080099777A1 (en) * 2005-10-19 2008-05-01 Luminus Devices, Inc. Light-emitting devices and related systems
WO2007050736A2 (en) * 2005-10-26 2007-05-03 Velox Semiconductor Corporation Vertical structure semiconductor devices and method of fabricating the same
JP2007158133A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US8441179B2 (en) 2006-01-20 2013-05-14 Cree, Inc. Lighting devices having remote lumiphors that are excited by lumiphor-converted semiconductor excitation sources
EP2002488A4 (de) * 2006-01-20 2012-05-30 Cree Inc Verschiebung von spektralen inhalten in festkörperlichtsender mittels räumlicher trennung von lumiphorfilmen
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
JP2007221051A (ja) * 2006-02-20 2007-08-30 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
DE102006033502A1 (de) * 2006-05-03 2007-11-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper mit Trägersubstrat und Verfahren zur Herstellung eines solchen
EP2033235B1 (de) 2006-05-26 2017-06-21 Cree, Inc. Festkörper-leuchtbauelement
KR20140116536A (ko) 2006-05-31 2014-10-02 크리, 인코포레이티드 조명 장치 및 조명 방법
US8698184B2 (en) 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
CN101554089A (zh) * 2006-08-23 2009-10-07 科锐Led照明科技公司 照明装置和照明方法
US8188573B2 (en) * 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
TWI319893B (en) * 2006-08-31 2010-01-21 Nitride semiconductor substrate, method for forming a nitride semiconductor layer and method for separating the nitride semiconductor layer from the substrate
US20080121902A1 (en) * 2006-09-07 2008-05-29 Gelcore Llc Small footprint high power light emitting package with plurality of light emitting diode chips
US20100224890A1 (en) * 2006-09-18 2010-09-09 Cree, Inc. Light emitting diode chip with electrical insulation element
EP2095011A1 (de) 2006-12-04 2009-09-02 Cree Led Lighting Solutions, Inc. Beleuchtungsanordnung und beleuchtungsverfahren
US8337045B2 (en) * 2006-12-04 2012-12-25 Cree, Inc. Lighting device and lighting method
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
US7727790B2 (en) * 2007-01-30 2010-06-01 Goldeneye, Inc. Method for fabricating light emitting diodes
US8110425B2 (en) * 2007-03-20 2012-02-07 Luminus Devices, Inc. Laser liftoff structure and related methods
JP2007184644A (ja) * 2007-04-02 2007-07-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8163582B2 (en) * 2007-04-23 2012-04-24 Goldeneye, Inc. Method for fabricating a light emitting diode chip including etching by a laser beam
FR2915625B1 (fr) * 2007-04-27 2009-10-02 Soitec Silicon On Insulator Procede de transfert d'une couche epitaxiale
DE102007025092A1 (de) 2007-05-30 2008-12-04 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip
US8278190B2 (en) * 2007-05-30 2012-10-02 Luminus Devices, Inc. Methods of forming light-emitting structures
JP5431320B2 (ja) * 2007-07-17 2014-03-05 クリー インコーポレイテッド 内部光学機能を備えた光学素子およびその製造方法
US7863635B2 (en) * 2007-08-07 2011-01-04 Cree, Inc. Semiconductor light emitting devices with applied wavelength conversion materials
US8617997B2 (en) * 2007-08-21 2013-12-31 Cree, Inc. Selective wet etching of gold-tin based solder
US11114594B2 (en) 2007-08-24 2021-09-07 Creeled, Inc. Light emitting device packages using light scattering particles of different size
KR101525274B1 (ko) * 2007-10-26 2015-06-02 크리, 인코포레이티드 하나 이상의 루미퍼를 갖는 조명 장치, 및 이의 제조 방법
US20090140279A1 (en) * 2007-12-03 2009-06-04 Goldeneye, Inc. Substrate-free light emitting diode chip
US9431589B2 (en) 2007-12-14 2016-08-30 Cree, Inc. Textured encapsulant surface in LED packages
DE102008013898A1 (de) 2007-12-14 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Anordnung und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP5026946B2 (ja) * 2007-12-19 2012-09-19 古河電気工業株式会社 窒化物半導体単結晶基板製造方法
DE102008011809A1 (de) 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102008006745B3 (de) 2008-01-30 2009-10-08 Siltronic Ag Verfahren zur Herstellung einer Halbleiterstruktur
DE102008019268A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
TWI411125B (zh) * 2008-03-05 2013-10-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
TWI447783B (zh) * 2008-04-28 2014-08-01 Advanced Optoelectronic Tech 三族氮化合物半導體發光元件之製造方法及其結構
TWI407491B (zh) * 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
US9048169B2 (en) * 2008-05-23 2015-06-02 Soitec Formation of substantially pit free indium gallium nitride
US8367518B2 (en) 2008-05-30 2013-02-05 Alta Devices, Inc. Epitaxial lift off stack having a multi-layered handle and methods thereof
WO2009155119A2 (en) * 2008-05-30 2009-12-23 Alta Devices, Inc. Methods and apparatus for a chemical vapor deposition reactor
TW201003981A (en) * 2008-07-14 2010-01-16 Advanced Optoelectronic Tech Substrate structure and method of removing the substrate structure
KR100993088B1 (ko) * 2008-07-22 2010-11-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2010015878A2 (en) * 2008-08-06 2010-02-11 S.O.I. Tec Silicon On Insulator Technologies Process for modifying a substrate
KR101233105B1 (ko) 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
US8236583B2 (en) * 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
KR100902150B1 (ko) * 2008-09-23 2009-06-10 (주)큐엠씨 발광소자의 제조를 위한 장치 및 방법
EP2335274A4 (de) * 2008-10-10 2012-02-29 Alta Devices Inc Mesa-ätzverfahren und zusammensetzung für epitaxiale ablösung
KR20110069852A (ko) * 2008-10-10 2011-06-23 알타 디바이씨즈, 인크. 연속적인 공급 화학 기상 증착
KR100982993B1 (ko) * 2008-10-14 2010-09-17 삼성엘이디 주식회사 Ⅲ족 질화물 반도체의 표면 처리 방법, ⅲ족 질화물 반도체및 그의 제조 방법 및 ⅲ족 질화물 반도체 구조물
US8017415B2 (en) * 2008-11-05 2011-09-13 Goldeneye, Inc. Dual sided processing and devices based on freestanding nitride and zinc oxide films
CN101740331B (zh) * 2008-11-07 2012-01-25 东莞市中镓半导体科技有限公司 利用固体激光器无损剥离GaN与蓝宝石衬底的方法
EP2374146A4 (de) * 2008-12-08 2013-07-17 Alta Devices Inc Mehrstapel-ablagerung zur epitaxialschichtanhebung
EP2359393B1 (de) * 2008-12-17 2019-05-29 Alta Devices, Inc. Vorrichtungen und verfahren zur epitaxialschichtanhebung auf bandbasis
TW201040331A (en) 2009-02-27 2010-11-16 Alta Devices Inc Tiled substrates for deposition and epitaxial lift off processes
TWI405257B (zh) * 2009-04-08 2013-08-11 Advanced Optoelectronic Tech 分離基板與半導體層的方法
US8921876B2 (en) 2009-06-02 2014-12-30 Cree, Inc. Lighting devices with discrete lumiphor-bearing regions within or on a surface of remote elements
EP2454761A1 (de) * 2009-07-17 2012-05-23 Soitec Bondingverfahren mit einer bondingschicht auf zink-, silikon- und sauerstoffbasis und entsprechende strukturen
US8933644B2 (en) 2009-09-18 2015-01-13 Soraa, Inc. LED lamps with improved quality of light
US9293667B2 (en) 2010-08-19 2016-03-22 Soraa, Inc. System and method for selected pump LEDs with multiple phosphors
US9834860B2 (en) * 2009-10-14 2017-12-05 Alta Devices, Inc. Method of high growth rate deposition for group III/V materials
US11393683B2 (en) 2009-10-14 2022-07-19 Utica Leaseco, Llc Methods for high growth rate deposition for forming different cells on a wafer
US8114754B2 (en) 2009-11-18 2012-02-14 S.O.I.Tec Silicon On Insulator Technologies Methods of fabricating semiconductor structures and devices using glass bonding layers, and semiconductor structures and devices formed by such methods
TW201118946A (en) * 2009-11-24 2011-06-01 Chun-Yen Chang Method for manufacturing free-standing substrate and free-standing light-emitting device
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US20110215348A1 (en) * 2010-02-03 2011-09-08 Soraa, Inc. Reflection Mode Package for Optical Devices Using Gallium and Nitrogen Containing Materials
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8740413B1 (en) 2010-02-03 2014-06-03 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US9275979B2 (en) 2010-03-03 2016-03-01 Cree, Inc. Enhanced color rendering index emitter through phosphor separation
US8329482B2 (en) 2010-04-30 2012-12-11 Cree, Inc. White-emitting LED chips and method for making same
SG185547A1 (en) 2010-05-18 2012-12-28 Agency Science Tech & Res Method of forming a light emitting diode structure and a light emitting diode structure
US8460765B2 (en) 2010-06-29 2013-06-11 Primestar Solar, Inc. Methods for forming selectively deposited thin films
JP2012015150A (ja) * 2010-06-29 2012-01-19 Ushio Inc レーザリフトオフ方法及びレーザリフトオフ装置
JP4948629B2 (ja) * 2010-07-20 2012-06-06 ウシオ電機株式会社 レーザリフトオフ方法
JP4661989B1 (ja) * 2010-08-04 2011-03-30 ウシオ電機株式会社 レーザリフトオフ装置
EP2614518A4 (de) * 2010-09-10 2016-02-10 VerLASE TECHNOLOGIES LLC Verfahren zur herstellung optoelektronischer vorrichtungen mit von halbleiterdonatoren abgelösten schichten sowie in diesem verfahren hergestellte vorrichtungen
DE102010048617A1 (de) 2010-10-15 2012-04-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge, strahlungsemittierender Halbleiterchip und optoelektronisches Bauteil
US11251164B2 (en) 2011-02-16 2022-02-15 Creeled, Inc. Multi-layer conversion material for down conversion in solid state lighting
US9029174B2 (en) 2011-02-25 2015-05-12 Meijo University Method for manufacturing semiconductor device
JP5603812B2 (ja) 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
JP5612516B2 (ja) 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
JP5658604B2 (ja) 2011-03-22 2015-01-28 スタンレー電気株式会社 半導体発光素子の製造方法
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
JP5240318B2 (ja) * 2011-04-28 2013-07-17 ウシオ電機株式会社 レーザリフトオフ方法
JP6024239B2 (ja) * 2012-06-29 2016-11-09 株式会社豊田自動織機 半導体装置の製造方法
JP2014041964A (ja) * 2012-08-23 2014-03-06 Sharp Corp 窒化物半導体発光素子の製造方法および窒化物半導体発光素子
DE102013100711B4 (de) 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
US8896008B2 (en) 2013-04-23 2014-11-25 Cree, Inc. Light emitting diodes having group III nitride surface features defined by a mask and crystal planes
US9859458B2 (en) * 2015-06-19 2018-01-02 QMAT, Inc. Bond and release layer transfer process
KR102270021B1 (ko) * 2016-03-16 2021-06-28 엔씨씨 나노, 엘엘씨 기판 상에 기능성 재료를 증착하기 위한 방법
DE102016105063A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Diffraktives optisches Element, Verfahren zum Herstellen eines diffraktiven optischen Elements und Laserbauelement
US10319789B2 (en) 2016-08-12 2019-06-11 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component and an optoelectronic component
DE102017121015A1 (de) 2017-09-12 2019-03-14 Rogers Germany Gmbh Adapterelement zum Anbinden eines Bauelements wie einer Laserdiode an einen Kühlkörper, ein System aus einer Laserdiode, einem Kühlkörper und einem Adapterelement und Verfahren zur Herstellung eines Adapterelements
FR3079657B1 (fr) * 2018-03-29 2024-03-15 Soitec Silicon On Insulator Structure composite demontable par application d'un flux lumineux, et procede de separation d'une telle structure
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11819806B1 (en) 2018-10-15 2023-11-21 Ampcera Inc. Methods for manufacturing a solid state ionic conductive membrane on a macro porous support scaffold
US11177498B1 (en) 2018-10-15 2021-11-16 Ampcera Inc. Redox flow batteries, components for redox flow batteries and methods for manufacture thereof
US11600853B1 (en) 2019-05-14 2023-03-07 Ampcera Inc. Systems and methods for storing, transporting, and handling of solid-state electrolytes
JP7458910B2 (ja) 2020-06-18 2024-04-01 株式会社ディスコ デバイスの製造方法
FR3112238A1 (fr) 2020-07-06 2022-01-07 Saint-Gobain Lumilog Substrat semi-conducteur avec couche d’interface nitruree
JP2022134799A (ja) * 2021-03-04 2022-09-15 信越半導体株式会社 紫外線発光素子用エピタキシャルウェーハの製造方法、紫外線発光素子用基板の製造方法、紫外線発光素子用エピタキシャルウェーハ及び紫外線発光素子用基板
EP4315406A1 (de) * 2021-03-30 2024-02-07 EV Group E. Thallner GmbH Verfahren zum trennen von strukturen von einem substrat

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3508469C2 (de) * 1985-03-09 1987-08-13 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De
US4883561A (en) * 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
US5465009A (en) * 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
EP0718885A2 (de) * 1994-12-19 1996-06-26 Martin Marietta Corporation Struktur zum Schutz von Luftbrücken auf Halbleiterchips

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6413441A (de) 1964-11-19 1966-05-20
US3808550A (en) * 1969-12-15 1974-04-30 Bell Telephone Labor Inc Apparatuses for trapping and accelerating neutral particles
JPS4825816A (de) 1971-08-11 1973-04-04
US4448636A (en) * 1982-06-02 1984-05-15 Texas Instruments Incorporated Laser assisted lift-off
EP0266338A1 (de) * 1985-07-22 1988-05-11 Rippelton N.V. Anordnung für erntevorrichtung
DE3850582T2 (de) * 1987-01-31 1994-11-10 Toyoda Gosei Kk Gallium-Nitrid Halbleiter-Lumisneszenzdiode sowie Verfahren zu deren Herstellung.
US4846931A (en) 1988-03-29 1989-07-11 Bell Communications Research, Inc. Method for lifting-off epitaxial films
JP3350994B2 (ja) 1993-02-12 2002-11-25 住友電気工業株式会社 ダイヤモンド薄板の製造方法
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5985687A (en) * 1996-04-12 1999-11-16 The Regents Of The University Of California Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
DE19640594B4 (de) * 1996-10-01 2016-08-04 Osram Gmbh Bauelement
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US6113685A (en) 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3508469C2 (de) * 1985-03-09 1987-08-13 Messerschmitt-Boelkow-Blohm Gmbh, 8012 Ottobrunn, De
US4883561A (en) * 1988-03-29 1989-11-28 Bell Communications Research, Inc. Lift-off and subsequent bonding of epitaxial films
US5465009A (en) * 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
EP0718885A2 (de) * 1994-12-19 1996-06-26 Martin Marietta Corporation Struktur zum Schutz von Luftbrücken auf Halbleiterchips

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LU, Yong-Feng, AOYAGI, Yoshinobu: Laser- Induced Dry Lift-off Process. In: Jpn. J. Appl. Phys. Vol. 34, 1995, Part. 2, No. 12B, 15.12,1995, pp. L1669-1670 *
LU, Yong-Feng, TAKAI, Mikio et.al.: Excimer- Laser Revoval of SiO¶2¶ Patterns from GaAs Substrates. In: Jpn. J. Appl. Phys., Vol. 33, 1994, Part 2, No. 3A, 1.03.1994, pp. L324-L327 *

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1227175A3 (de) * 2001-01-29 2009-07-15 Panasonic Corporation Verfahren zur Herstellung eines Nitrid-Halbleitersubstrats
EP1424410A4 (de) * 2001-09-03 2006-09-27 Toyoda Gosei Kk Verfahren zur herstellung von halbleiterkristallen
EP1424410A1 (de) * 2001-09-03 2004-06-02 Toyoda Gosei Co., Ltd. Verfahren zur herstellung von halbleiterkristallen
DE10203795B4 (de) 2002-01-31 2021-12-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
US7588998B2 (en) 2002-01-31 2009-09-15 Osram Opto Semiconductor Gmbh Method for producing a semiconductor element
US8598014B2 (en) 2002-01-31 2013-12-03 Osram Opto Semiconductors Gmbh Method for producing a semiconductor element
DE10203795A1 (de) * 2002-01-31 2003-08-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
US8575003B2 (en) 2002-01-31 2013-11-05 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component
US8524573B2 (en) 2003-01-31 2013-09-03 Osram Opto Semiconductors Gmbh Method for separating a semiconductor layer from a substrate by irradiating with laser pulses
US7456035B2 (en) 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
DE10340409B4 (de) * 2003-09-02 2007-05-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Trägerwafer und Verfahren zum Bearbeiten eines Halbleiterwafers unter Verwendung eines Trägerwafers
DE10340409A1 (de) * 2003-09-02 2005-04-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Trägerwafer und Verfahren zum Bearbeiten eines Halbleiterwafers unter Verwendung eines Trägerwafers
US7842547B2 (en) 2003-12-24 2010-11-30 Lumination Llc Laser lift-off of sapphire from a nitride flip-chip
US8368092B2 (en) 2004-01-26 2013-02-05 Osram Opto Semiconductors Gmbh Thin film LED comprising a current-dispersing structure
US7897423B2 (en) 2004-04-29 2011-03-01 Osram Opto Semiconductors Gmbh Method for production of a radiation-emitting semiconductor chip
US8273593B2 (en) 2004-04-29 2012-09-25 Osram Opto Semiconductors Gmbh Method for production of a radiation-emitting semiconductor chip
US7125734B2 (en) 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US8581279B2 (en) 2005-06-02 2013-11-12 Osram Opto Semiconductors Gmbh Light-emitting diode chip comprising a contact structure
US8093607B2 (en) 2006-04-25 2012-01-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component
DE102008050538B4 (de) 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US10128405B2 (en) 2008-06-06 2018-11-13 Osram Opto Semiconductors Gmbh Optoelectronic component and method for the production thereof
DE102008050538A1 (de) 2008-06-06 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US11222992B2 (en) 2008-06-06 2022-01-11 Osram Oled Gmbh Optoelectronic component and method for the production thereof
US9240523B2 (en) 2009-04-03 2016-01-19 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component, optoelectronic component, and component arrangement having a plurality of optoelectronic components
WO2010111986A1 (de) 2009-04-03 2010-10-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
WO2012116978A1 (de) * 2011-03-03 2012-09-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines dünnfilm-halbleiterkörpers und dünnfilm-halbleiterkörper
US9972748B2 (en) 2011-03-03 2018-05-15 Osram Opto Semiconductors Gmbh Thin-film semiconductor body with electronmagnetic radiation outcoupling structures
US9202967B2 (en) 2011-03-03 2015-12-01 Osram Opto Semiconductors Gmbh Method for producing a thin-film semiconductor body and thin-film semiconductor body
WO2013075833A1 (de) 2011-11-24 2013-05-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung einer lumineszenzkonversions-leuchtdiode
EP2859985A2 (de) 2013-10-08 2015-04-15 Siltectra GmbH Waferherstellungsverfahren
US11699616B2 (en) 2013-10-08 2023-07-11 Siltectra Gmbh Method for producing a layer of solid material
WO2015052220A1 (de) 2013-10-08 2015-04-16 Siltectra Gmbh Kombiniertes waferherstellungsverfahren mit laserbehandlung und temperaturinduzierten spannungen
DE102013016693A1 (de) 2013-10-08 2015-04-09 Siltectra Gmbh Herstellungsverfahren für Festkörperelemente mittels Laserbehandlung und temperaturinduzierten Spannungen
DE102014014486A1 (de) 2013-10-08 2015-04-09 Siltectra Gmbh Neuartiges Waferherstellungsverfahren
US11004723B2 (en) 2013-10-08 2021-05-11 Siltectra Gmbh Wafer production method
EP3147068A1 (de) 2013-10-08 2017-03-29 Siltectra GmbH Neuartiges waferherstellungsverfahren
US10593590B2 (en) 2013-10-08 2020-03-17 Siltectra Gmbh Combined wafer production method with laser treatment and temperature-induced stresses
EP3608048A1 (de) 2013-10-08 2020-02-12 Siltectra GmbH Herstellungsverfahren für festkörperelemente mittels laserbehandlung und temperaturinduzierten spannungen
DE102014013107A1 (de) 2013-10-08 2015-04-09 Siltectra Gmbh Neuartiges Waferherstellungsverfahren
US10312135B2 (en) 2013-10-08 2019-06-04 Siltectra, GmbH Combined wafer production method with laser treatment and temperature-induced stresses
DE102014002600A1 (de) 2014-02-24 2015-08-27 Siltectra Gmbh Kombiniertes Waferherstellungsverfahren mit Laserbehandlung und temperaturinduzierten Spannungen
DE102014002909A1 (de) 2014-02-28 2015-09-03 Siltectra Gmbh Kombiniertes Waferherstellungsverfahren mit Erzeugung einer Ablöseebene und der Ablösung einer Festkörperschicht entlang der Ablöseebene
DE102014006328A1 (de) 2014-04-30 2015-11-05 Siltectra Gmbh Kombiniertes Festkörperherstellungsverfahren mit Laserbehandlung und temperaturinduzierten Spannungen zur Erzeugung dreidimensionaler Festkörper
WO2015165552A1 (de) 2014-04-30 2015-11-05 Siltectra Gmbh Kombiniertes festkörperherstellungsverfahren mit laserbehandlung und temperaturinduzierten spannungen zur erzeugung dreidimensionaler festkörper
DE102015103118A1 (de) 2014-10-06 2016-04-07 Siltectra Gmbh Splitting-Verfahren und Verwendung eines Materials in einem Splitting-Verfahren
EP3361495A1 (de) 2014-10-06 2018-08-15 Siltectra GmbH Polymer-hybrid-material, verfahren zu dessen herstellung sowie dessen verwendung und splitting-verfahren
DE102015004347A1 (de) 2015-04-02 2016-10-06 Siltectra Gmbh Erzeugung von physischen Modifikationen mittels LASER im Inneren eines Festkörpers
DE102015004603A1 (de) 2015-04-09 2016-10-13 Siltectra Gmbh Kombiniertes Waferherstellungsverfahren mit Laserbehandlung und temperaturinduzierten Spannungen
WO2017162800A1 (de) 2016-03-24 2017-09-28 Siltectra Gmbh Polymer-hybrid-material zur verwendung in einem splitting-verfahren
US10858495B2 (en) 2016-03-24 2020-12-08 Siltectra Gmbh Polymer hybrid material for use in a splitting method
DE102016105616A1 (de) 2016-03-24 2017-09-28 Siltectra Gmbh Polymer-Hybrid-Material, dessen Verwendung in einem Splitting-Verfahren und Verfahren zur Herstellung des Polymer-Hybrid-Materials
US11056628B2 (en) 2017-02-16 2021-07-06 Osram Oled Gmbh Method of producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
WO2018149788A1 (de) * 2017-02-16 2018-08-23 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
US11094845B2 (en) 2017-03-30 2021-08-17 Osram Oled Gmbh Method of producing light-emitting diode chips and light-emitting diode chip
DE102017106888A1 (de) * 2017-03-30 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Leuchtdiodenchips und Leuchtdiodenchip
WO2019185190A1 (de) 2018-03-26 2019-10-03 Azur Space Solar Power Gmbh Stapelförmiges iii-v-halbleiterzeug und herstellungsverfahren
US11211516B2 (en) 2018-03-26 2021-12-28 Azur Space Solar Power Gmbh Stack-like III-V semiconductor product and production method
DE102018002426A1 (de) 2018-03-26 2019-09-26 Azur Space Solar Power Gmbh Stapelförmiges III-V-Halbleiterzeug und Herstellungsverfahren

Also Published As

Publication number Publication date
US20030104678A1 (en) 2003-06-05
EP0931332A1 (de) 1999-07-28
US7713840B2 (en) 2010-05-11
US6740604B2 (en) 2004-05-25
US7341925B2 (en) 2008-03-11
US20040072382A1 (en) 2004-04-15
US6559075B1 (en) 2003-05-06
US6974758B2 (en) 2005-12-13
DE59712803D1 (de) 2007-03-15
EP0931332B1 (de) 2007-01-24
JP4285776B2 (ja) 2009-06-24
JP2001501778A (ja) 2001-02-06
US20080164571A1 (en) 2008-07-10
US20060040468A1 (en) 2006-02-23
DE19640594B4 (de) 2016-08-04
TW409295B (en) 2000-10-21
WO1998014986A1 (de) 1998-04-09

Similar Documents

Publication Publication Date Title
DE19640594A1 (de) Licht-induzierte Grenzflächenzersetzung zur Strukturierung und Trennung von Halbleitermaterialien
EP3055098B1 (de) Kombiniertes waferherstellungsverfahren mit laserbehandlung und temperaturinduzierten spannungen
DE102010030358B4 (de) Verfahren zum Abtrennen einer Substratscheibe
EP1770795A2 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
DE19715572A1 (de) Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
EP0903792A2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörpern
DE102008026828A1 (de) Bildung von nitrid-basierten optoelektronischen und elektronischen Bauteilstrukturen auf gitterangepassten Substraten
DE102004030603A1 (de) Verfahren zum Herstellen von Halbleiterchips
DE2258444B2 (de) Verfahren zur Herstellung von elektrisch isolierenden Zonen in einem Halbleiterkörper
DE3635279A1 (de) Gasphasen-epitaxieverfahren fuer einen verbindungs-halbleiter-einkristall und einrichtung zur durchfuehrung des verfahrens
CN105765710A (zh) 外延薄膜结构的激光剥离
DE112015003506B4 (de) Verfahren zur Herstellung von Wellenlängenkonvertern für Festkörper-Beleuchtungsanwendungen
DE102015004603A1 (de) Kombiniertes Waferherstellungsverfahren mit Laserbehandlung und temperaturinduzierten Spannungen
EP3147068B1 (de) Neuartiges waferherstellungsverfahren
EP3137657B1 (de) Kombiniertes festkörperherstellungsverfahren mit laserbehandlung und temperaturinduzierten spannungen zur erzeugung dreidimensionaler festkörper
DE102019003331A1 (de) Halbleitersubstrat-herstellungssysteme und verwandte verfahren
DE2944118C2 (de)
DE2334658C3 (de) Verfahren zum Zerteilen von Halbleiterscheiben
Kelly et al. Laser-processing for patterned and free-standing nitride films
DE19936905A1 (de) Verfahren zur Herstellung eines Kristalls
EP4315406A1 (de) Verfahren zum trennen von strukturen von einem substrat
EP1320914A2 (de) Passivierung der resonatorendflächen von halbleiterlasern auf der basis von iii-v-halbleitermaterial
KR950010254A (ko) 결정성장 방법
DD219045A3 (de) Verfahren zur herstellung kristalliner schichtbereiche
DE102005057253A1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8122 Nonbinding interest in granting licences declared
8110 Request for examination paragraph 44
R016 Response to examination communication
R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

R081 Change of applicant/patentee

Owner name: OSRAM GMBH, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20120710

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Effective date: 20120710

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

Effective date: 20120710

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

R081 Change of applicant/patentee

Owner name: OSRAM GMBH, DE

Free format text: FORMER OWNER: OSRAM AG, 81543 MUENCHEN, DE

Effective date: 20130204

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Effective date: 20130204

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

Effective date: 20130204

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: OSRAM GMBH, DE

Free format text: FORMER OWNER: OSRAM GMBH, 81543 MUENCHEN, DE

Effective date: 20130829

R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

Effective date: 20130829

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Effective date: 20130829

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R071 Expiry of right
R020 Patent grant now final