DE19712233A1 - Flüssigkristallanzeige und Herstellungsverfahren dafür - Google Patents

Flüssigkristallanzeige und Herstellungsverfahren dafür

Info

Publication number
DE19712233A1
DE19712233A1 DE19712233A DE19712233A DE19712233A1 DE 19712233 A1 DE19712233 A1 DE 19712233A1 DE 19712233 A DE19712233 A DE 19712233A DE 19712233 A DE19712233 A DE 19712233A DE 19712233 A1 DE19712233 A1 DE 19712233A1
Authority
DE
Germany
Prior art keywords
layer
gate
transistor
protective layer
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712233A
Other languages
English (en)
Other versions
DE19712233C2 (de
Inventor
Jeong-Hyun Kim
Woong-Kwon Kim
Ki-Hyun Lyu
Sung-Il Park
Kyoung-Nam Lim
Hoo-Young Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960022404A external-priority patent/KR100232681B1/ko
Priority claimed from KR1019960023295A external-priority patent/KR100229612B1/ko
Priority claimed from KR1019960023296A external-priority patent/KR100229609B1/ko
Priority claimed from KR1019960023448A external-priority patent/KR100232682B1/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of DE19712233A1 publication Critical patent/DE19712233A1/de
Application granted granted Critical
Publication of DE19712233C2 publication Critical patent/DE19712233C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

Die vorliegende Erfindung betrifft eine Flüssigkristallanzeige (LCD: liquid crystal display) und ein Herstellungsverfahren dafür, und insbesondere eine LCD, die einen Dünnschichttransistor (TFT: thin film transistor) aufweist, sowie ein Herstellungsverfahren dafür.
Unter verschiedenen Anzeigeeinrichtungen zum Anzeigen von Bildinformationen wurde in jüngerer Zeit eine flache Anzeigeanordnung aufgrund ihrer Vorteile, wie geringes Gewicht und Tragbarkeit, entwickelt. Neben anderen Gebieten ist die Entwicklung von LCDs eines der aktivsten Forschungsfelder. Dies liegt daran, daß LCDs qualitativ hochwertige Bilder, eine hohe Auflösung und eine hohe Ansprechgeschwindigkeit bieten können, die zum Anzeigen bewegter Bilder erforderlich ist.
Das Prinzip einer LCD beruht auf der optischen Polarität und Anisotropie von Flüssigkristallen. Die Transmission von Licht wird gesteuert, indem den Flüssigkristallmolekülen eine optische Anisotropie verliehen wird und die Flüssigkristallmoleküle unter Ausnutzung ihrer polaren Eigenschaften in verschiedene Richtungen ausgerichtet werden. Eine LCD-Anordnung besteht aus zwei durch einen bestimmten Abstand voneinander getrennten transparenten Substraten. In den Raum zwischen den Substraten ist ein Flüssigkristallmaterial eingespritzt, und auf den Substraten sind verschiedene Elemente zum Ansteuern des Flüssigkristalls ausgebildet. Im allgemeinen sind auf einem der Substrate (dem TFT-Substrat) Dünnschichtelemente, wie z. B. Dünnschichttransistoren, hergestellt. Deshalb hängt die Leistung einer LCD-Anordnung maßgeblich von dem Herstellungsverfahren und der Struktur solcher Dünnschichtelemente ab. Ferner zeigt eine vor kurzem auf den Markt gebrachte LCD-Anordnung mit aktiver Matrix (AMLCD: active matrix liquid crystal display) verschiedene Leistungsschwankungen, je nach Herstellungsverfahren und Aufbau des Dünnschichttransistors und anderer zugehöriger Elemente. Die Einzelheiten einer herkömmlichen AMLCD-Anordnung werden nachstehend beschrieben.
Zuerst wird unter Bezugnahme auf Fig. 1 der Aufbau einer herkömmlichen AMLCD-Anordnung besprochen. Rechteckige Pixel, die jeweils einen Bildinformationspunkt darstellen, sind so angeordnet, daß sie eine Matrix bilden. Gate-Busleitungen 15 und Signal-Busleitungen 25 sind in Spalten und Zeilen angeordnet, welche die Matrix bilden. An den Kreuzungsstellen zwischen den Gate-Busleitungen und den Signal-Busleitungen ist jeweils ein Schaltelement ausgebildet. Im allgemeinen wird als Schaltelement ein Dünnschichttransistor (TFT) verwendet. Die Source-Elektrode 23 des TFT ist mit der Signal-Busleitung 25 (Source-Busleitung oder Daten-Busleitung) verbunden, und die Gate-Elektrode 13 des TFT ist mit der Gate-Busleitung 15 verbunden. An jedem Bildpunkt sind eine Pixel-Elektrode 31 und eine gemeinsame Elektrode ausgebildet, um an den Flüssigkristall ein elektrisches Feld anlegen zu können. Die Pixel-Elektrode 31 ist an der Drain-Elektrode 27 des TFT angeschlossen. Sobald daher der TFT durch Anlegen geeigneter Spannungen an die Gate-Busleitung und an die Signal-Busleitung eingeschaltet wird, wird die Signalspannung an die Pixel- Elektrode 31 angelegt. Diese Spannung erzeugt ein elektrisches Feld zwischen der Pixel-Elektrode und der gemeinsamen Elektrode. Dann zwingt das elektrische Feld die Flüssigkristallmoleküle, sich in einer bestimmten, von der Feldrichtung abhängigen Richtung auszurichten. Deshalb kann die Lichttransmission durch eine willkürliche Steuerung der Ausrichtung der Flüssigkristallmoleküle gesteuert werden. Diese Eigenschaft eines Flüssigkristalls wird zur Anzeige von Bildinformationen genutzt.
Als zweites wird nachstehend ein herkömmliches Verfahren zur Herstellung einer AMLCD-Anordnung erläutert. Zwei transparente Substrate werden zum Bau einer LCD-Anordnung hergerichtet. Im allgemeinen werden die Substrate aus Nicht-Alkali-Glas oder Soda-Glas hergestellt. Auf die beiden Substrate werden unterschiedliche Arbeitsgänge angewandt. Auf dem ersten Substrat (obere Platte) werden eine Farbfilterschicht, eine schwarze Matrix, gemeinsame Elektroden sowie Busleitungen ausgebildet. Auf dem zweiten Substrat (untere Platte) werden Schaltelemente, z. B. Dünnschichttransistoren, Pixel-Elektroden sowie Busleitungen ausgebildet.
Die Erfindung betrifft insbesondere ein zweites Substrat einer AMLCD-Anordnung, die auf dem Dünnschichttransistoren gebildet wird. Deshalb werden im folgenden hauptsächlich herkömmliche Herstellungsverfahren für das zweite Substrat beschrieben.
Es gibt verschiedene AMLCD-Anordnungen, je nach Herstellungsverfahren und Aufbau. Die AMLCD-Anordnungen können nach dem Aufbau eines Dünnschichttransistors klassifiziert werden. Typische Aufbauformen von Dünnschichttransistoren für eine LCD-Anordnung sind aus den Fig. 2A bis 5G ersichtlich.
Die Fig. 2A bis 2F zeigen als Schnitte, entlang der in Fig. 1 eingetragenen Linie I-I, einen umgedreht geschichteten Dünnschichttransistor (inverse staggered TFT), der amorphes Silizium (a-Si) als Halbleiterschicht verwendet. Die Herstellung dieses Dünnschichttransistors erfolgt in der nachstehend beschriebenen Weise. Eine erste Metallschicht, z. B. aus Ti, Cr, Ta, Al, Ti-Mo, Mo-Ta oder Al-Ta, wird (in einer Stärke von 1000 bis 2000 Å) auf einem Glassubstrat 11 aufgebracht. Das Metall wird selektiv abgeätzt, um eine Gate- Busleitung 15 und eine Gate-Elektrode 13 zu bilden (Fig. 2A), wonach auf der gesamten Oberfläche eine Schicht aus Siliziumnitrid (SiNx) aufgebracht wird, um eine Gate- Isolierschicht 17 zu bilden (Fig. 2B). Eine dünne Schicht aus amorphem Halbleitermaterial, z. B. a-Si, und eine dünne Schicht aus dotiertem amorphen Halbleitermaterial, z. B. n⁺-dotiertem a-Si, werden nacheinander (in einer Stärke von 1500 bis 2000 Å bzw. 300 bis 500 Å) auf der Gate-Isolierschicht 17 aufgebracht. Sie werden selektiv abgeätzt, um eine Halbleiterschicht 19 und eine dotierte Halbleiterschicht 21 zu bilden, wie aus Fig. 2B ersichtlich. Danach wird eine zweite Metallschicht, z. B. aus Cr, Mo, Ti oder Cr-Al (in einer Stärke von 1000 bis 2000 Å) aufgebracht und selektiv abgeätzt, um eine Signal-Busleitung 25, eine Source-Elektrode 23 und eine Drain-Elektrode 27 zu bilden. Der zutage liegende Teil der dotierten Halbleiterschicht 21 wird entfernt, indem die Source-Elektrode und die Drain-Elektrode als Masken genutzt werden. Hierbei ergibt die dotierte Halbleiterschicht 21 einen ohmschen Kontakt zur Source-Elektrode 23 und zur Drain-Elektrode 27 (Fig. 2C). Als nächstes wird Siliziumnitrid (SiNx) aufgebracht, um eine Schutzschicht 29 zu bilden, die den unter der Schicht befindlichen TFT schützt und eine elektrische Isolierung des TFT gegenüber dem Flüssigkristall herstellt. Dann wird in der Schutzschicht 29 über der Drain-Elektrode 27 ein Verbindungsloch gebildet, um die Drain-Elektrode 27 mit einer Pixel-Elektrode zu verbinden, wie aus Fig. 2D ersichtlich. Indium-Zinn-Oxid (ITO: indium tin oxide), leitendes Metall, wird in einer Stärke von 500 bis 1000 Å aufgebracht und selektiv abgeätzt, um eine Pixel-Elektrode 31 zu bilden, wie in Fig. 2E gezeigt. Damit ist die Herstellung des umgedreht geschichteten Dünnschichttransistors abgeschlossen.
Hierbei kann eine Siliziumnitridschicht als Ätzstopper 35 zwischen der Halbleiterschicht 19 und der dotierten Halbleiterschicht 21 im Bereich über der Gate-Elektrode 13 gebildet werden, um einer zu starken Abätzung der Halbleiterschicht 19 vorzubeugen, wenn die dotierte Halbleiterschicht 21 entfernt wird, die sich zwischen der Source-Elektrode 23 und der Drain-Elektrode 27 befindet, wie aus Fig. 2F ersichtlich.
Die Fig. 3A bis 3D zeigen einen geschichteten TFT, bei dem als Halbleiterschicht amorphes Silizium (a-Si) verwendet wird. Der Schichtaufbau ist invers zum vorstehend beschriebenen, umgedreht geschichteten Dünnschichttransistor und wird in der nachstehend beschriebenen Weise hergestellt. Ein erstes Metall und ein dotiertes Halbleitermaterial werden nacheinander auf einem Glassubstrat 11 aufgebracht. Sie werden zusammen selektiv abgeätzt, um eine Signal-Busleitung 25, eine Source-Elektrode 23, eine Drain-Elektrode 27 und auf diesen eine dotierte Halbleiterschicht 21 zu bilden, wie aus Fig. 3A ersichtlich.
Dann werden amorphes Siliziummaterial, ein Isolierstoff, z. B. SiNx oder SiO₂, und ein zweites Metall nacheinander auf dem ganzen Substrat einschließlich der dotierten Halbleiterschicht aufgebracht und miteinander selektiv abgeätzt, um eine Halbleiterschicht 19, eine Gate-Isolierschicht 17, eine (in den Zeichnungen nicht dargestellte) Gate-Busleitung bzw. eine Gate- Elektrode 13 zu bilden. Der zutage liegende Teil der dotierten Halbleiterschicht 21 wird dann entfernt, wie in Fig. 3B gezeigt. Hierbei ergibt die dotierte Halbleiterschicht 21 einen ohmschen Kontakt zur Source-Elektrode 23 und zur Drain- Elektrode 27. Als nächstes wird auf der gesamten Oberfläche eine Schutzschicht 29 gebildet (Fig. 3C). Ein Verbindungsloch wird in der Schutzschicht 29 über der Drain-Elektrode 27 gebildet. Schließlich wird eine Pixel-Elektrode 31 gebildet und durch das Verbindungsloch an die Drain-Elektrode 27 angeschlossen (Fig. 3D). Damit ist die Herstellung des geschichteten TFT abgeschlossen.
Die Fig. 4A bis 4D zeigen einen koplanaren Dünnschichttransistor, bei dem als Halbleiterschicht polykristallines, eigenleitfähiges Siliziumhalbleitermaterial (poly-Si) verwendet wird. Die Herstellung eines koplanaren Dünnschichttransistors erfolgt in der nachstehend beschriebenen Weise. Ein polykristallines Halbleitermaterial, wie poly-Si, und ein dotiertes polykristallines Halbleitermaterial werden nacheinander auf einem transparenten Glassubstrat 11 aufgebracht und selektiv abgeätzt, um eine Halbleiterschicht 19 und eine dotierte Halbleiterschicht 21 zu bilden, wie aus Fig. 4A ersichtlich. Dann wird ein erstes Metall, z. B. Al oder eine Al-Legierung, aufgebracht und selektiv abgeätzt, um eine Signal-Busleitung 25, eine Source-Elektrode 23 und eine Drain- Elektrode 27 zu bilden. Anschließend wird der zwischen Source- und Drain-Elektrode zutage liegende Teil der dotierten Halbleiterschicht 21 entfernt (Fig. 4B). Hierbei ergibt die dotierte Halbleiterschicht 21 einen ohmschen Kontakt zur Source- und zur Drain-Elektrode. Als nächstes wird Siliziumoxid (SiO₂) aufgebracht und selektiv abgeätzt, um eine Gate- Isolierschicht 17 zu bilden. Anschließend wird eine zweite Metallschicht, z. B. aus Cr, aufgebracht und selektiv abgeätzt, um eine (in den Zeichnungen nicht dargestellte) Gate-Busleitung und eine Gate-Elektrode 13 zu bilden. Dann wird Siliziumoxid (SiO₂) aufgebracht, um eine Schutzschicht 29 zu bilden, wie aus Fig. 4C ersichtlich. Ein Verbindungsloch wird in der Schutzschicht 29 über der Drain-Elektrode 27 gebildet. Schließlich wird durch Aufbringen und selektives Abätzen von ITO eine Pixel-Elektrode 31 gebildet und durch das Verbindungsloch mit der Drain-Elektrode 27 verbunden (Fig. 4D). Damit ist die Herstellung des koplanaren Dünnschichttransistors abgeschlossen.
Die Fig. 5A bis 5G zeigen einen selbst-ausgerichteten Dünnschichttransistor. Dessen Herstellung erfolgt in der nachstehend beschriebenen Weise. Eine Halbleiterschicht 19 wird auf einem transparenten Substrat 11 gebildet, indem ein polykristallines eigenleitfähiges Halbleitermaterial aufgebracht und selektiv abgeätzt wird. Es gibt drei bekannte Grundverfahren zur Bildung einer polykristallinen Halbleiterschicht. Erstens kann polykristallines Silizium gebildet werden, indem amorphes Silizium aufgebracht und mit Laserlicht behandelt wird. Zweitens kann polykristallines Silizium gebildet werden, indem amorphes Silizium aufgebracht und thermisch behandelt wird. Drittens kann polykristallines Siliziummaterial direkt aufgebracht werden. Nach Bildung der Halbleiterschicht 19 werden nacheinander Siliziumoxid und ein erstes Metall aufgebracht und selektiv abgeätzt, um eine Gate- Isolierschicht 17, eine Gate-Elektrode 13 und eine (in den Zeichnungen nicht dargestellte) Gate-Busleitung zu bilden, wie in Fig. 5B gezeigt. Zu dieser Zeit sollten die Gate-Elektrode 13 und die Gate-Isolierschicht 17 im wesentlichen in der Mitte der Halbleiterschicht 19 ausgebildet sein. Wie in Fig. 5C gezeigt, wird der Randbereich der Halbleiterschicht 19 in eine erste dotierte Halbleiterschicht 21 umgewandelt, indem Verunreinigungs-Ionen in die Halbleiterschicht 19 eingebracht werden, wobei die Gate-Elektrode 13 als Maske verwendet wird (Dotierungskonzentration 10¹⁴ bis 10¹⁵ cm-3). Dann wird eine lichtundurchlässige Schicht aufgebracht, die einen an die Gate- Isolierschicht 17 angrenzenden Teil der ersten dotierten Halbleiterschicht 21 bedeckt. Anschließend wird, wie aus Fig. 5D ersichtlich, eine zweite dotierte Halbleiterschicht 21′ gebildet, indem Verunreinigungs-Ionen (Dotierungskonzentration 10¹⁶ bis 10¹⁸ cm-3) in den Teil der ersten dotierten Halbleiterschicht eingebracht werden, der nicht von der lichtundurchlässigen Schicht bedeckt ist. Die erste dotierte Halbleiterschicht 21 ist ein gering dotierter Drain-Abschnitt (LDD: lightly-doped drain), in dem die Verunreinigungs-Ionen in geringerer Konzentration als in der zweiten dotierten Halbleiterschicht 21′ vorliegen.
Hierbei kann der unter Bezugnahme auf Fig. 5C beschriebene Schritt zur Einbringung von Verunreinigungen ausgelassen werden. In diesem Fall wird eine lichtundurchlässige Schicht aufgebracht, die einen an die Gate-Isolierschicht 17 angrenzenden Teil der Halbleiterschicht 19 bedeckt, und eine dotierte Halbleiterschicht 21′ wird gebildet, indem in den Teil der Halbleiterschicht 19, der nicht von der lichtundurchlässigen Schicht bedeckt ist, Verunreinigungs-Ionen (in einer Konzentration von 10¹⁶ bis 10¹⁸ cm-3) eingebracht werden. Der von der lichtundurchlässigen Schicht bedeckte Teil wird zu einem Versatzstück ohne implantierte Ionen.
Als nächstes wird eine erste Schutzschicht 29 gebildet, indem auf der gesamten Oberfläche Siliziumoxid aufgebracht wird, wie aus Fig. 5E ersichtlich. In der Schutzschicht 29 werden oberhalb der dotierten Halbleiterschicht 21′ zu beiden Seiten der Gate-Elektrode 13 erste Verbindungslöcher gebildet. Eine zweite Metallschicht wird aufgebracht und selektiv abgeätzt, um eine Signal-Busleitung 25, eine Source-Elektrode 23 und eine Drain-Elektrode 27 zu bilden, die durch die Verbindungslöcher mit der dotierten Halbleiterschicht 21′ verbunden sind. Dann wird ITO aufgebracht und selektiv abgeätzt, um eine Pixel- Elektrode 31 zu bilden, die mit der Drain-Elektrode 27 verbunden ist, wie aus Fig. 5F ersichtlich. Alternativ kann nach der Aufbringung und selektiven Abätzung des zweiten Metalls eine zweite Schutzschicht 33, welche die Source- und die Drain-Elektrode bedeckt, auf der gesamten Oberfläche aufgebracht werden, und dann können ein zweites Verbindungsloch oberhalb der Drain-Elektrode 27 und die mit der Drain-Elektrode 27 durch das zweite Verbindungsloch verbundene Pixel-Elektrode gebildet werden (Fig. 5G).
Den vorstehend beschriebenen herkömmlichen AMLCD-Anordnungen haften folgende Mängel an. Erstens kommt es infolge der Mehrschichtstruktur des Dünnschichttransistors und der Busleitungen zur Ausbildung einer stufigen Oberfläche, wie in Fig. 6 gezeigt. Aus Fig. 6 ist die Struktur ersichtlich, bei der die Gate-Isolierschicht 17 auf der Gate-Busleitung 15 aufgebracht ist und die Signal-Busleitung 25 so ausgebildet ist, daß sie die Gate-Busleitung kreuzt. Somit kann es an der Kreuzungsstelle zwischen der Signal-Busleitung und der Gate- Busleitung zu eine Leitungsunterbrechung oder zu einem Kurzschluß kommen. Zweitens entsteht eine hohe parasitäre Kapazität, wenn eine Pixel-Elektrode eine der Busleitungen überlappt, da eine anorganische Schicht, wie SiNx oder SiOx, eine vergleichsweise hohe Dielektrizitätskonstante besitzt. Deshalb wird eine Pixel-Elektrode gebildet, die einen vorgegebenen Zwischenraum zwischen der Pixel-Elektrode und den Busleitungen aufweist, wie aus Fig. 1 ersichtlich. Da das in diesem Fall durch den Zwischenraum tretende Streulicht unerwünscht ist, wird eine schwarze Matrix, die das Streulicht blockiert, gebildet, um den Zwischenraum zwischen der Busleitung und der Pixel-Elektrode zu bedecken. Dieser Aufbau hat jedoch ein unzureichendes Öffnungsverhältnis. Drittens ist nach Aufbringung einer Ausrichtungsschicht für den Flüssigkristall ein Reibeverfahren erforderlich, um in der Ausrichtungsschicht einen Vorkippwinkel einzustellen, der die anfängliche Flüssigkristallausrichtung festlegt. Das Reibeverfahren funktioniert jedoch auf einer Oberfläche, die erhebliche Stufen aufweist, nicht richtig, und es kommt zu einer Zonenbildung, die zu einer anderen als der beabsichtigten Ausrichtung führt, was die Qualität der LCD-Anordnung mindert.
Die beste oder zumindest eine gute Lösung dieser Probleme besteht darin, das infolge des Mehrschichtaufbaus gestufte Profil zu glätten. Dieser Zweck wird erfüllt, indem für eine Gate-Isolierschicht und/oder eine Schutzschicht ein Material verwendet wird, das eine hochgradig glättende Wirkung hat. Beispiele für ein solches Material mit der gewünschten hohen Glättungsfähigkeit finden sich in den japanischen Patenten 4- 163528, 83-289965, 4-68318 und 63-279228.
Diese Patente verwenden als Schutzschicht Polyimid oder Acrylharz, um über den Bereich des TFT eine glatte Oberfläche zu erzielen. Da jedoch die Haftwirkung zwischen den Harzen und dem ITO (Pixel-Elektrode) gering ist, ist es erforderlich, vor der Aufbringung des ITO eine dünne Zwischenschicht aus einem anorganischen Stoff zu bilden, um zu verhindern, daß sich die ITO-Schicht während des Ätzvorgangs ablöst. Darüber hinaus ist die obere Verarbeitungstemperatur für diese Materialien, die im Bereich von 350 bis 400°C liegt, für eine Schutzschicht eines TFT zu hoch. Im allgemeinen können die Kennwerte des TFT durch die Temperatur beeinträchtigt werden, wenn die Verarbeitungstemperatur für die Isolierschicht oder die Schutzschicht über 250°C liegt. Ferner beträgt die Dielektrizitätskonstante von Polyimid 3,4 bis 3,8, ähnlich jener von SiNx, die 3,5 beträgt. Deshalb kann die parasitäre Kapazität nicht hinreichend gesenkt werden.
Es ist offensichtlich, daß das mit der gestuften Oberfläche verbundene Problem durch Verwendung eines Materials gelöst werden kann, das eine glatte Oberfläche besitzt, wenn es als Schutz- oder Isolierschicht verwendet wird. Jedoch ist die Auswahl eines solchen Materials schwierig, wenn man verschiedene Einsatz- und Umgebungsbedingungen einer LCD- Anordnung in Betracht zieht. Die folgenden Bedingungen sollten für ein als Isolier- oder Schutzschicht verwendetes Material erfüllt sein.
Erstens sollte das Material, wenn es zur elektrischen Isolierung, z. B. zur Isolierung der Gate-Elektrode, eingesetzt wird, eine niedrige Dielektrizitätskonstante haben, um durch parasitäre Kapazitäten bedingte Fehler im Betrieb des Dünnschichttransistors zu vermeiden. Die Dielektrizitätskonstanten von SiNx und SiO₂ für herkömmlichen Einsatz liegen bei etwa 7 bzw. 4. Zweitens sollte das Material hervorragende Isolationseigenschaften haben, also einen hohen Eigenleitwiderstand. Drittens sollte das Material, wenn es als Schutzschicht eingesetzt wird, eine gute Haftung gegenüber dem ITO besitzen, das auf der Schutzschicht aufgebracht wird, um eine Pixel-Elektrode zu bilden.
Dementsprechend ist die Erfindung auf eine Flüssigkristallanzeigeanordnung und ein Herstellungsverfahren zu dafür gerichtet, die eines oder mehrere der Probleme ausräumt, die durch Beschränkungen und Nachteile des Standes der Technik bedingt sind.
Eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer LCD-Anordnung mit einem Dünnschichttransistor-Substrat, dessen Oberfläche kein auf eine Mehrschichtstruktur zurückzuführendes gestuftes Profil aufweist.
Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer LCD-Anordnung mit geringerer parasitärer Kapazität.
Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer LCD-Anordnung, die frei ist von Problemen wie Elektronenfallen und geringer Haftung an der Grenzfläche zwischen einer Isolier- oder Schutzschicht und einer Halbleiterschicht.
Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung einer LCD-Anordnung mit verbessertem Öffnungsverhältnis.
Um diese und weitere Vorteile zu erreichen, umfaßt die erfindungsgemäße Flüssigkristallanzeigeanordnung, wie anhand von Ausführungsbeispielen ausführlich beschrieben wird, ein Substrat; einen auf dem Substrat angeordneten Dünnschichttransistor mit einer Gate-Fläche, einer Source- Fläche, einer Drain-Fläche, einer Halbleiterschicht und einer Gate-Isolierschicht; und eine über dem Dünnschichttransistor angeordnete Schutzschicht, die ein Material aufweist, das aus fluoriertem Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertem Paraxylol, PFCB (Perfluorcyclobutan) oder BCB (Benzocyclobuten) abgeleitet ist.
Nach einem anderen Gesichtspunkt umfaßt die Flüssigkristallanzeigeanordnung ein Substrat; und einen auf dem Substrat angeordneten Dünnschichttransistor mit einer Gate- Fläche, einer Source-Fläche, einer Drain-Fläche, einer Halbleiterschicht und einer Gate-Isolierschicht; wobei die Gate-Isolierschicht ein Material aufweist, das aus fluoriertem Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertem Paraxylol, PFCB oder BCB abgeleitet ist.
Nach einem weiteren Gesichtspunkt weist das Verfahren zum Herstellen einer LCD-Anordnung, welche Schaltelemente mit Signalelektroden, Isolierschichten, Halbleiterschichten, dotierten Halbleiterschichten, Datenelektroden und Ausgangselektroden, mit den Datenelektroden verbundene Daten- Busleitungen, die Schaltelemente schützende Schutz schichten und mit den Ausgangselektroden verbundene Pixel-Elektroden umfaßt, wobei alle diese Elemente auf einem Substrat angeordnet sind, den Schritt auf, daß die Isolierschicht oder die Schutzschicht oder beide mit einem organischen Material gebildet werden.
Nach einem weiteren Gesichtspunkt umfaßt das Verfahren zum Herstellen einer LCD-Anordnung die Schritte, daß ein erstes Metall auf einem Substrat aufgebracht wird und durch selektives Entfernen des ersten Metalls eine Gate-Busleitung und eine Gate-Elektrode gebildet werden; daß eine Gate-Isolierschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Gate-Busleitung und die Gate-Elektrode bereits gebildet sind, ein organisches Material aufgebracht wird; daß auf der Gate-Isolierschicht nacheinander eigenleitfähiges Halbleitermaterial und dotiertes Halbleitermaterial aufgebracht werden und daß eine Halbleiterschicht und eine dotierte Halbleiterschicht gebildet werden, indem das eigenleitfähige Halbleitermaterial und das dotierte Halbleitermaterial selektiv entfernt werden; daß auf der gesamten Oberfläche des Substrats, auf dem die dotierte Halbleiterschicht bereits gebildet ist, ein zweites Metall aufgebracht wird und daß durch selektives Entfernen der zweiten Metallschicht eine Source-Busleitung, eine Source-Elektrode und eine Drain-Elektrode gebildet werden; daß eine Schutzschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Source-Elektrode und die Drain-Elektrode gebildet sind, ein anorganisches Material aufgebracht wird; daß in einem Teil der Schutzschicht über der Drain-Elektrode ein Verbindungsloch gebildet wird; und daß auf der gesamten Oberfläche des Substrats, auf dem die Schutzschicht mit anorganischem Material gebildet ist, ein transparentes leitfähiges Material aufgebracht wird und daß durch selektives Entfernen des transparenten leitfähigen Materials eine Pixel-Elektrode gebildet wird, die durch das Verbindungsloch elektrisch mit der Drain-Elektrode verbunden ist.
Nach einem weiteren Gesichtspunkt umfaßt das Verfahren zum Herstellen einer LCD-Anordnung die Schritte, daß nacheinander ein erstes Metall und ein dotiertes Halbleitermaterial auf einem Substrat aufgebracht werden und darauf eine Source- Busleitung, eine Source-Elektrode und eine Drain-Elektrode sowie eine dotierte Halbleiterschicht gebildet werden, indem das erste Metall und das dotierte Halbleitermaterial selektiv entfernt werden; daß auf dem Substrat, auf dem die dotierte Halbleiterschicht gebildet ist, eigenleitfähiges Halbleitermaterial aufgebracht wird und eine Halbleiterschicht gebildet wird, indem das eigenleitfähige Halbleitermaterial selektiv entfernt wird; daß eine Gate-Isolierschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Halbleiterschicht gebildet ist, ein organisches Material aufgebracht wird; daß auf der Gate-Isolierschicht ein zweites Metall aufgebracht wird und eine Gate-Elektrode sowie eine Gate-Busleitung gebildet werden, indem das zweite Metall selektiv entfernt wird; daß eine Schutzschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Gate-Elektrode und die Gate-Busleitung gebildet sind, ein anorganisches Material aufgebracht wird; daß in einem Abschnitt der Gate-Isolierschicht und der Schutzschicht über der Drain- Elektrode ein Verbindungsloch gebildet wird; und daß auf der Schutzschicht ein transparentes leitfähiges Material aufgebracht wird und eine Pixel-Elektrode gebildet wird, indem das transparente leitfähige Material selektiv entfernt wird, wobei die Pixel-Elektrode durch das Verbindungsloch elektrisch mit der Drain-Elektrode verbunden ist.
Nach einem weiteren Gesichtspunkt umfaßt das Verfahren zum Herstellen einer LCD-Anordnung die Schritte, daß nacheinander ein eigenleitfähiges Halbleitermaterial und ein dotiertes Halbleitermaterial auf einem Substrat aufgebracht werden und eine Halbleiterschicht und eine dotierte Halbleiterschicht gebildet werden, indem das eigenleitfähige Halbleitermaterial und das dotierte Halbleitermaterial selektiv entfernt werden; daß auf dem Substrat, auf dem die dotierte Halbleiterschicht gebildet ist, ein erstes Metall aufgebracht wird und daß eine Source-Busleitung, eine Source-Elektrode und eine Drain- Elektrode gebildet werden, indem das erste Metall selektiv entfernt wird; daß eine Gate-Isolierschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Source-Elektrode und die Drain-Elektrode gebildet sind, ein organisches Material aufgebracht wird; daß auf der Gate- Isolierschicht ein zweites Metall aufgebracht wird und eine Gate-Busleitung und eine Gate-Elektrode gebildet werden, indem das zweite Metall selektiv entfernt wird; daß eine Schutzschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Gate-Elektrode gebildet ist, ein anorganisches Material aufgebracht wird; daß in einem die Drain-Elektrode bedeckenden Teil der Gate-Isolierschicht und der Schutzschicht ein Verbindungsloch gebildet wird; und daß auf der Schutzschicht ein transparentes leitfähiges Material aufgebracht wird und eine Pixel-Elektrode gebildet wird, indem das transparente leitfähige Material selektiv entfernt wird, wobei die Pixel-Elektrode durch das Verbindungsloch elektrisch mit der Drain-Elektrode verbunden ist.
Nach einem weiteren Gesichtspunkt umfaßt das Verfahren zum Herstellen einer LCD-Anordnung die Schritte, daß ein erstes Metall auf einem Substrat aufgebracht wird und eine Gate- Busleitung und eine Gate-Elektrode gebildet werden, indem das erste Metall selektiv entfernt wird; daß eine Gate- Isolierschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Gate-Busleitung und die Gate- Elektrode gebildet sind, ein anorganisches Material aufgebracht wird; daß auf der Gate-Isolierschicht nacheinander ein eigenleitfähiges Halbleitermaterial und ein dotiertes Halbleitermaterial aufgebracht werden und eine Halbleiterschicht und eine dotierte Halbleiterschicht gebildet werden, indem das eigenleitfähige Halbleitermaterial und das dotierte Halbleitermaterial selektiv entfernt werden; daß auf der gesamten Oberfläche des Substrats, auf dem die dotierte Halbleiterschicht gebildet ist, ein zweites Metall aufgebracht wird und eine Source-Busleitung, eine Source-Elektrode und eine Drain-Elektrode gebildet werden, indem das zweite Metall selektiv entfernt wird; daß eine Schutzschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Source-Elektrode und die Drain-Elektrode gebildet sind, ein organisches Material aufgebracht wird; daß in einem die Drain- Elektrode bedeckenden Teil der Schutzschicht ein Verbindungsloch gebildet wird; und daß auf dem Substrat, auf dem die Schutzschicht gebildet ist, ein transparentes leitfähiges Material aufgebracht wird und eine Pixel-Elektrode gebildet wird, indem das transparente leitfähige Material selektiv entfernt wird, wobei die Pixel-Elektrode durch das Verbindungsloch elektrisch mit der Drain-Elektrode verbunden ist.
Nach einem weiteren Gesichtspunkt umfaßt das Verfahren zum Herstellen einer LCD-Anordnung die Schritte, daß auf einem Substrat nacheinander ein erstes Metall und ein dotiertes Halbleitermaterial aufgebracht werden und darauf eine Source- Busleitung, eine Source-Elektrode, eine Drain-Elektrode und eine dotierte Halbleiterschicht gebildet werden, indem das erste Metall und das dotierte Halbleitermaterial selektiv entfernt werden; daß auf dem Substrat, auf dem die dotierte Halbleiterschicht gebildet ist, ein eigenleitfähiges Halbleitermaterial aufgebracht wird und eine Halbleiterschicht gebildet wird, indem das eigenleitfähige Halbleitermaterial selektiv entfernt wird; daß eine Gate-Isolierschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Halbleiterschicht gebildet ist, ein anorganisches Material aufgebracht wird; daß auf der Gate-Isolierschicht ein zweites Metall aufgebracht wird und eine Gate-Elektrode und eine Gate- Busleitung gebildet werden, indem das zweite Metall selektiv entfernt wird; daß eine Schutzschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Gate- Elektrode und die Gate-Busleitung gebildet sind, ein organisches Material aufgebracht wird; daß in der Gate- Isolierschicht und der Schutzschicht über der Drain-Elektrode ein Verbindungsloch gebildet wird; und daß auf der Schutzschicht ein transparentes leitfähiges Material aufgebracht wird und eine Pixel-Elektrode gebildet wird, indem das transparente leitfähige Material selektiv entfernt wird, wobei die Pixel-Elektrode durch das Verbindungsloch elektrisch mit der Drain-Elektrode verbunden ist.
Nach einem weiteren Gesichtspunkt umfaßt das Verfahren zum Herstellen einer LCD-Anordnung die Schritte, daß nacheinander ein eigenleitfähiges Halbleitermaterial und ein dotiertes Halbleitermaterial auf einem Substrat aufgebracht werden und eine Halbleiterschicht und eine dotierte Halbleiterschicht gebildet werden, indem das eigenleitfähige Halbleitermaterial und das dotierte Halbleitermaterial selektiv entfernt werden; daß auf dem Substrat, auf dem die dotierte Halbleiterschicht gebildet ist, ein erstes Metall aufgebracht wird und daß eine Source-Busleitung, eine Source-Elektrode und eine Drain- Elektrode gebildet werden, indem das erste Metall selektiv entfernt wird; daß eine Gate-Isolierschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Source-Elektrode und die Drain-Elektrode gebildet sind, ein anorganisches Material aufgebracht wird; daß auf der Gate- Isolierschicht ein zweites Metall aufgebracht wird und eine Gate-Busleitung und eine Gate-Elektrode gebildet werden, indem das zweite Metall selektiv entfernt wird; daß eine Schutzschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Gate-Elektrode gebildet ist, ein organisches Material aufgebracht wird; daß in der Gate- Isolierschicht und der Schutzschicht über der Drain-Elektrode ein Verbindungsloch gebildet wird; und daß auf der Schutzschicht ein transparentes leitfähiges Material aufgebracht wird und eine Pixel-Elektrode gebildet wird, indem das transparente leitfähige Material selektiv entfernt wird, wobei die Pixel-Elektrode durch das Verbindungsloch elektrisch mit der Drain-Elektrode verbunden ist.
Nach einem weiteren Gesichtspunkt umfaßt das Verfahren zum Herstellen einer LCD-Anordnung die Schritte, daß ein erstes Metall auf einem Substrat aufgebracht wird und eine Gate- Busleitung und eine Gate-Elektrode gebildet werden, indem das erste Metall selektiv entfernt wird; daß eine Gate- Isolierschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Gate-Busleitung und die Gate- Elektrode gebildet sind, ein organisches Material aufgebracht wird; daß auf der Gate-Isolierschicht nacheinander ein eigenleitfähiges Halbleitermaterial und ein dotiertes Halbleitermaterial aufgebracht werden und eine Halbleiterschicht und eine dotierte Halbleiterschicht gebildet werden, indem das eigenleitfähige Halbleitermaterial und das dotierte Halbleitermaterial selektiv entfernt werden; daß auf der gesamten Oberfläche des Substrats, auf dem die dotierte Halbleiterschicht gebildet ist, ein zweites Metall aufgebracht wird und eine Source-Busleitung, eine Source-Elektrode und eine Drain-Elektrode gebildet werden, indem das zweite Metall selektiv entfernt wird; daß eine Schutzschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Source-Elektrode und die Drain-Elektrode gebildet sind, ein organisches Material aufgebracht wird; daß in einem die Drain- Elektrode bedeckenden Teil der Schutzschicht ein Verbindungsloch gebildet wird; und daß auf der gesamten Oberfläche des Substrats, auf dem die Schutzschicht gebildet ist, ein transparentes leitfähiges Material aufgebracht wird und eine Pixel-Elektrode gebildet wird, indem das transparente leitfähige Material selektiv entfernt wird, wobei die Pixel- Elektrode durch das Verbindungsloch elektrisch mit der Drain- Elektrode verbunden ist.
Nach einem weiteren Gesichtspunkt umfaßt das Verfahren zum Herstellen einer LCD-Anordnung die Schritte, daß auf einem Substrat nacheinander ein erstes Metall und ein dotiertes Halbleitermaterial aufgebracht werden und darauf eine Source- Busleitung, eine Source-Elektrode, eine Drain-Elektrode und eine dotierte Halbleiterschicht gebildet werden, indem das erste Metall und das dotierte Halbleitermaterial selektiv entfernt werden; daß auf dem Substrat, auf dem die dotierte Halbleiterschicht gebildet ist, eigenleitfähiges Halbleitermaterial aufgebracht wird und eine Halbleiterschicht gebildet wird, indem das eigenleitfähige Halbleitermaterial selektiv entfernt wird; daß eine Gate-Isolierschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Halbleiterschicht gebildet ist, ein organisches Material aufgebracht wird; daß auf der Gate-Isolierschicht ein zweites Metall aufgebracht wird und eine Gate-Elektrode und eine Gate- Busleitung gebildet werden, indem das zweite Metall selektiv entfernt wird; daß eine Schutzschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Gate- Elektrode und die Gate-Busleitung gebildet sind, ein organisches Material aufgebracht wird; daß in der Gate- Isolierschicht und der Schutzschicht über der Drain-Elektrode ein Verbindungsloch gebildet wird; und daß auf der Schutzschicht ein transparentes leitfähiges Material aufgebracht wird und eine Pixel-Elektrode gebildet wird, indem das transparente leitfähige Material selektiv entfernt wird, wobei die Pixel-Elektrode durch das Verbindungsloch elektrisch mit der Drain-Elektrode verbunden ist.
Nach einem weiteren Gesichtspunkt umfaßt das Verfahren zum Herstellen einer LCD-Anordnung die Schritte, daß nacheinander ein eigenleitfähiges Halbleitermaterial und ein dotiertes Halbleitermaterial auf einem Substrat aufgebracht werden und eine Halbleiterschicht und eine dotierte Halbleiterschicht gebildet werden, indem das eigenleitfähige Halbleitermaterial und das dotierte Halbleitermaterial selektiv entfernt werden; daß auf dem Substrat, auf dem die dotierte Halbleiterschicht gebildet ist, ein erstes Metall aufgebracht wird und daß eine Source-Busleitung, eine Source-Elektrode und eine Drain- Elektrode gebildet werden, indem das erste Metall selektiv entfernt wird; daß eine Gate-Isolierschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Source-Elektrode und die Drain-Elektrode gebildet sind, ein organisches Material aufgebracht wird; daß auf der Gate- Isolierschicht ein zweites Metall aufgebracht wird und eine Gate-Busleitung und eine Gate-Elektrode gebildet werden, indem das zweite Metall selektiv entfernt wird; daß eine Schutzschicht gebildet wird, indem auf der gesamten Oberfläche des Substrats, auf dem die Gate-Elektrode gebildet ist, ein organisches Material aufgebracht wird; daß in der Isolierschicht und der Schutzschicht über der Drain-Elektrode ein Verbindungsloch gebildet wird; und daß auf der gesamten Oberfläche der Schutzschicht ein transparentes leitfähiges Material aufgebracht wird und eine Pixel-Elektrode gebildet wird, indem das transparente leitfähige Material selektiv entfernt wird, wobei die Pixel-Elektrode durch das Verbindungsloch elektrisch mit der Drain-Elektrode verbunden ist.
Nach einem weiteren Gesichtspunkt umfaßt die LCD-Anordnung ein Substrat, auf dem Substrat gebildete Signal-Busleitungen und Daten-Busleitungen, mit den Signal- und Daten-Busleitungen verbundene Schaltelemente, eine die Schaltelemente schützende Schutzschicht aus Isoliermaterial, und von den Schaltelementen ansteuerbare Pixel-Elektroden, wobei wenigstens ein Bestandteil der Schaltelemente und der Schutzschicht aus einem organischen Material besteht.
Nach einem weiteren Gesichtspunkt umfaßt die LCD-Anordnung zur Anzeige von Bildinformation ein Substrat; Gate-Busleitungen zum Zuführen von Gate-Signalen für die Bildinformationsdaten; Gate- Elektroden, die von den Gate-Busleitungen abgezweigt sind; eine Gate-Isolierschicht aus organischem Material, welche die Gate- Busleitungen und die Gate-Elektroden bedeckt; eine auf der Gate-Isolierschicht gebildete Halbleiterschicht; eine auf der Halbleiterschicht gebildete dotierte Halbleiterschicht; Source- Busleitungen zum Zuführen von Bildinformationsdaten; Source- Elektroden, die aus den Source-Busleitungen abgezweigt sind und mit der Halbleiterschicht verbunden sind; Drain-Elektroden, die den Source-Elektroden gegenüberliegen und mit der Halbleiterschicht verbunden sind; eine Schutzschicht, welche die vorstehend genannten, auf dem Substrat gebildeten Elemente bedeckt; und Pixel-Elektroden, die mit den Drain-Elektroden elektrisch verbunden sind.
Nach einem weiteren Gesichtspunkt umfaßt die LCD-Anordnung zur Anzeige von Bildinformation ein Substrat; Gate-Busleitungen zum Zuführen von Gate-Signalen für die Bildinformationsdaten; Gate- Elektroden, die von den Gate-Busleitungen abgezweigt sind; eine Gate-Isolierschicht, welche die Gate-Busleitungen und die Gate- Elektroden bedeckt; eine auf der Gate-Isolierschicht gebildete Halbleiterschicht; eine auf der Halbleiterschicht gebildete dotierte Halbleiterschicht; Source-Busleitungen zum Zuführen von Bildinformationsdaten; Source-Elektroden, die von den Source-Busleitungen abgezweigt und mit der Halbleiterschicht verbunden sind; Drain-Elektroden, die den Source-Elektroden gegenüberliegen und mit der Halbleiterschicht verbunden sind; eine Schutzschicht aus organischem Material, welche die vorstehend genannten, auf dem Substrat gebildeten Elemente bedeckt; Pixel-Elektroden, die mit den Drain-Elektroden elektrisch verbunden sind.
Nach einem weiteren Gesichtspunkt umfaßt die LCD-Anordnung zur Anzeige von Bildinformation ein Substrat; Gate-Busleitungen zum Zuführen von Gate-Signalen für die Bildinformationsdaten; Gate- Elektroden, die von den Gate-Busleitungen abgezweigt sind; eine Gate-Isolierschicht aus organischem Material, welche die Gate- Busleitungen und die Gate-Elektroden bedeckt; eine auf der Gate-Isolierschicht gebildete Halbleiterschicht; eine auf der Halbleiterschicht gebildete dotierte Halbleiterschicht; Source- Busleitungen zum Zuführen von Bildinformationsdaten; Source- Elektroden, die von den Source-Busleitungen abgezweigt und mit der Halbleiterschicht verbunden sind; Drain-Elektroden, die den Source-Elektroden gegenüberliegen und mit der Halbleiterschicht verbunden sind; eine Schutzschicht aus organischem Material, welche die vorstehend genannten Elemente bedeckt; und Pixel- Elektroden, die mit den Drain-Elektroden elektrisch verbunden sind.
Nach einem weiteren Gesichtspunkt umfaßt ein Transistorsubstrat für eine Flüssigkristallanzeigeanordnung ein Substrat; einen auf dem Substrat angeordneten Transistor mit einer Gate-Fläche, einer Source-Fläche, einer Drain-Fläche, einer Halbleiterschicht und einer Gate-Isolierschicht; und einer über dem Transistor angeordneten Schutzschicht mit wenigstens einem Material aus folgender Gruppe: fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB.
Nach einem weiteren Gesichtspunkt umfaßt ein Transistorsubstrat für eine Flüssigkristallanzeigeanordnung ein Substrat; und einen auf dem Substrat angeordneten Dünnschichttransistor mit einer Gate-Fläche, einer Source-Fläche, einer Drain-Fläche, einer Halbleiterschicht und einer Gate-Isolierschicht, wobei die Gate-Isolierschicht wenigstens ein Material aus folgender Gruppe aufweist: fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB.
Nach einem weiteren Gesichtspunkt umfaßt ein Verfahren zum Herstellen eines Dünnschichttransistors auf einem Substrat für eine Flüssigkristallanzeigeanordnung die Schritte, daß auf dem Substrat ein Transistor mit einer Gate-Fläche, einer Source- Fläche, einer Drain-Fläche, einer Halbleiterschicht und einer Gate-Isolierschicht gebildet wird; und daß über dem Transistor eine Schutzschicht mit wenigstens einem Material aus folgender Gruppe gebildet wird: fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB.
Nach einem weiteren Gesichtspunkt umfaßt ein Verfahren zum Herstellen eines Dünnschichttransistors auf einem Substrat für eine Flüssigkristallanzeigeanordnung die Schritte, daß auf dem Substrat ein Dünnschichttransistor mit einer Gate-Fläche, einer Source-Fläche, einer Drain-Fläche, einer Halbleiterschicht und einer Gate-Isolierschicht gebildet wird, wobei die Gate- Isolierschicht wenigstens ein Material aus folgender Gruppe aufweist: fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB.
Die beiliegenden Zeichnungen veranschaulichen bevorzugte Ausführungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Grundsätze der Erfindung.
In den Zeichnungen zeigen
Fig. 1 eine Draufsicht auf eine herkömmliche Flüssigkristallanzeigeanordnung;
Fig. 2A bis 2F Schnitte eines umgedreht geschichteten Dünnschichttransistors für eine herkömmliche Flüssigkristallanzeigeanordnung, entlang der in Fig. 1 eingetragenen Schnittlinie I-I;
Fig. 3A bis 3D Schnitte eines geschichteten Dünnschichttransistors für eine herkömmliche Flüssigkristallanzeigeanordnung, entlang der in Fig. 1 eingetragenen Schnittlinie I-I;
Fig. 4A bis 4D Schnitte eines Dünnschichttransistors koplanarer Bauart für eine herkömmliche Flüssigkristallanzeigeanordnung, entlang der in Fig. 1 eingetragenen Schnittlinie I-I;
Fig. 5A bis 5G Schnitte eines Dünnschichttransistors selbst­ ausgerichteter Bauart für eine herkömmliche Flüssigkristallanzeigeanordnung, entlang der in Fig. 1 eingetragenen Schnittlinie I-I;
Fig. 6 eine perspektivische Ansicht einer Mehrschichtstruktur aus dünnen Schichten für eine herkömmliche Flüssigkristallanzeigeanordnung;
Fig. 7A und 7B Kennlinien des Dünnschichttransistors in einer Flüssigkristallanzeigeanordnung mit organischem Material;
Fig. 8 eine perspektivische Ansicht einer Mehrschichtstruktur aus dünnen Schichten für eine Flüssigkristallanzeigeanordnung, für die erfindungsgemäß ein organisches Material verwendet wird;
Fig. 9 eine Draufsicht auf eine erfindungsgemäße Flüssigkristallanzeigeanordnung;
Fig. 10A bis 10G Schnitte einer Flüssigkristallanzeigeanordnung mit einem umgedreht geschichteten Transistor nach einer ersten Ausführungsform der Erfindung, wobei die Schnitte jeweils entlang der in Fig. 9 eingetragenen Linie II-II gezeigt sind;
Fig. 11A bis 11F Schnitte einer Flüssigkristallanzeigeanordnung mit einem geschichteten Transistor nach einer zweiten Ausführungsform der Erfindung, wobei die Schnitte jeweils entlang der in Fig. 9 eingetragenen Linie II-II gezeigt sind;
Fig. 12A bis 12F Schnitte einer Flüssigkristallanzeigeanordnung mit einem koplanaren Transistor nach einer dritten Ausführungsform der Erfindung, wobei die Schnitte jeweils entlang der in Fig. 9 eingetragenen Linie II-II gezeigt sind;
Fig. 13A bis 13G Schnitte einer Flüssigkristallanzeigeanordnung mit einem selbst-ausgerichteten koplanaren Transistor nach einer vierten Ausführungsform der Erfindung, wobei die Schnitte jeweils entlang der in Fig. 9 eingetragenen Linie II-II gezeigt sind;
Fig. 14A bis 14G Schnitte verschiedener Dünnschichttransistoren für eine Flüssigkristallanzeigeanordnung nach einer fünften Ausführungsform der Erfindung;
Fig. 15A bis 15E Schnitte verschiedener Dünnschichttransistoren für eine Flüssigkristallanzeigeanordnung, die nach einer sechsten Ausführungsform Erfindung eine anorganische Schicht zwischen der aus organischem Material bestehenden Schutzschicht und der Pixel-Elektrode aufweist;
Fig. 16A bis 16G Schnitte verschiedener Dünnschichttransistoren für eine Flüssigkristallanzeigeanordnung, die eine erste anorganische Schicht zwischen der aus organischem Material bestehenden Schutzschicht und der Pixel-Elektrode und eine zweite anorganische Schicht zwischen einer Halbleiterschicht und einer organischen Schicht nach einer sechsten Ausführungsform der Erfindung aufweist;
Fig. 17A bis 17D Schnitte des Aufbaus verschiedener Dünnschichttransistoren nach einer siebten Ausführungsform der Erfindung;
Fig. 18A bis 18D Schnitte des Aufbaus verschiedener Dünnschichttransistoren nach einer siebten Ausführungsform der Erfindung, wobei zwischen einer Halbleiterschicht und einer Gate-Isolierschicht eine anorganische Schicht gebildet ist;
Fig. 19A bis 19F Schnitte des Aufbaus verschiedener Dünnschichttransistoren nach einer achten Ausführungsform der Erfindung;
Fig. 20A bis 20E Schnitte des Aufbaus verschiedener Dünnschichttransistoren nach einer achten Ausführungsform der Erfindung, wobei zwischen der Pixel-Elektrode und der Schutzschicht eine anorganische Schicht gebildet ist; und
Fig. 21A und 21B Schnitte des Aufbaus verschiedener Dünnschichttransistoren, insbesondere von umgedreht geschichteter Bauart, nach einer achten Ausführungsform der Erfindung.
Vor Erörterung der Einzelheiten der bevorzugten Ausführungsformen der Erfindung werden einige Informationen betreffend organische Stoffe diskutiert.
Bei der Erfindung wird ein organisches Material mit sehr guten Glättungs- oder Nivellierungseigenschaften verwendet, da es die oben erwähnten Bedingungen erfüllt. Neue Probleme könnten jedoch entstehen, wenn ein organisches Material in einer LCD- Anordnung als Isolierschicht und als Schutzschicht verwendet wird. Dabei handelt es sich um folgende Probleme.
Bei der Herstellung einer LCD-Anordnung, die einen Dünnschichttransistor als Schaltelement verwendet, ist die Technologie zur Herstellung eines Dünnschichttransistors besonders wichtig und kompliziert. Insbesondere hängt die Leistung des Schaltelements von der Wahl der TFT-Materialien ab. Wenn ein neues TFT-Material ausprobiert wird, ist es schwierig, die sich ergebende Leistung vorherzusehen. Wenn, wie bei der vorliegenden Erfindung, ein organisches Material als Gate-Isolierschicht oder als Schutzschicht verwendet wird, kommt das organische Material mit einem Halbleitermaterial in Kontakt, in dem eine Kanalschicht des TFT gebildet wird. Dabei kann ein unerwartetes Problem auftreten. Herkömmlich wurde zur Bildung einer Isolierschicht oder einer Halbleiterschicht ein chemischer Dampfabscheidungsvorgang (CVD: chemical vapor deposition) verwendet. Die chemische Reaktion in der CVD-Kammer zur Bildung von SiO₂ als Gate-Isolierschicht läuft wie folgt ab:
SiH₄ + 2N₂O = SiO₂ + 2N₂ + 2H₂.
Und die chemische Reaktion in der CVD-Kammer zur Bildung von Si₃N₄, das hauptsächlich als Schutzschicht verwendet wird, läuft wie folgt ab:
3SiH₄ + 4NH3 = Si₃N₄ + 12H₂.
Die chemische Reaktion zur Bildung von Silizium läuft schließlich wie folgt ab:
SiH₄ = Si + 2H₂.
Wenn die siliziumhaltige Isolierschicht oder Schutzschicht auf einer Silizium-Halbleiterschicht gebildet wird, wird die Isolierschicht bzw. Schutzschicht mittels eines ähnlichen CVD- Verfahrens gebildet, wie das zur Bildung der Halbleiterschicht. Auf diese Weise werden an der Grenzfläche zwischen der Schicht und der Silizium-Halbleiterschicht chemische Bindungen erzeugt. Ein organisches Material, das auf der Oberfläche des Silizium- Halbleiters durch Schleuderbeschichtung aufgebracht wird, schafft an der Grenzfläche keine chemischen Bindungen. Dies führt zu folgenden zwei Problemen.
Das erste Problem ist ein Ablösung der organischen Schicht von der Halbleiterschicht. Das zweite Problem ist das Auftreten von Ladungsfallen; an der Grenzfläche entstehen Fallen für elektrische Ladungen und verursachen instabile TFT-Kennwerte. Im allgemeinen ist es wünschenswert, daß die Ladungsträger negativ geladene Elektronen sind und nicht positiv geladene Löcher, da ein TFT für eine LCD-Anordnung eine kurze Reaktionszeit benötigt. Deshalb wird für die Kanalschicht ein p-Halbleiter, oder ein eigenleitfähiger (intrinsischer) Halbleiter, verwendet, und als Dotierungsstoff für die Source- Elektrode oder die Drain-Elektrode wird ein n⁺-Halbleiter verwendet. Wenn an die Gate-Elektrode eine positive Spannung angelegt wird, werden in der an die Gate-Isolierschicht angrenzenden Halbleiterschicht Elektronen induziert, und ein n- Kanal wird gebildet. Dann können in der Source-Elektrode vorhandene Elektronen durch die Kanalschicht zur Drain- Elektrode wandern. Hierbei ist der Source-Drain-Strom durch die Gate-Spannung bestimmt. Wenn für die Gate-Isolierschicht andererseits ein organisches Material verwendet wird, gibt es auf der Oberfläche der Halbleiterschicht Elektronenfallen infolge der freien Bindungsradikale zwischen dem organischen Material und dem Halbleitermaterial. Dies hat zur Folge, daß in den Elektronenfallen Elektronen gefangen werden, wenn ein n- Kanal gebildet wird. Diese Elektronen verbleiben selbst dann auf der Oberfläche der Halbleiterschicht, wenn die angelegte Spannung abgeschaltet wird und der TFT sich im nicht-leitenden Zustand befindet. Wenn der TFT wieder eingeschaltet wird, wird er also aufgrund der gefangenen Elektronen selbst bei einer relativ niedrigen angelegten Spannung leitend. Die Einschaltkennlinie des TFT bewegt sich somit zur negativen Richtung der Gate-Spannung (Fig. 7A und 7B). Deshalb ist zur Beseitigung solcher Probleme eine bestimmte Behandlung der Grenzfläche zwischen dem organischen Material und der Halbleiterschicht notwendig.
Nachstehend wird näher auf die bevorzugten Ausführungsformen der Erfindung eingegangen. Beispiele für diese Ausführungsformen sind in den beiliegenden Zeichnungen veranschaulicht.
Bei der Erfindung wird für eine Gate-Isolierschicht und/oder eine Schutzschicht ein organisches Material gewählt, das von BCB (Benzocyclobuten) abgeleitet ist. BCB zeigt gegenüber Polyimid überlegene Eigenschaften, wie in Tabelle 1 gezeigt.
Tabelle 1
Vergleich zwischen BCB und Polyimid hinsichtlich einiger Eigenschaften
Für eine LCD-Anordnung kann auch ein von PFCB abgeleitetes organisches Material verwendet werden, das überlegene Eigenschaften besitzt, indem die Dielektrizitätskonstante 2,3 bis 2,4 und der Glättungsgrad (DOP: degree of planarization) mehr als 90% beträgt. Zur Herstellung einer LCD-Anordnung kann auch ein organisches Material wie fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether oder fluoriertes Paraxylol, die alle eine Dielektrizitätskonstante von unter 3 aufweisen, verwendet werden. Tabelle 2 zeigt die Dielektrizitätskonstanten dieser Materialien.
Tabelle 2
Dielektrizitätskonstanten organischer Materialien, die für eine erfindungsgemäße LCD-Anordnung verwendet werden
Unter Bezugnahme auf die Fig. 10A bis 10G wird nachstehend die erste bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben. Auf einem transparenten Glassubstrat 111 wird ein erstes Metall, z. B. Cr, Ti, Al, Ti-Mo, Mo-Ta, aufgebracht (in einer Stärke von 1000 bis 2000 Å). Die Schicht wird selektiv abgeätzt, um eine (nicht dargestellte) Gate-Busleitung und eine Gate-Elektrode 113 zu bilden, wie aus Fig. 10A ersichtlich. Dann wird die gesamte Oberfläche mit einem organischen Material, z. B. fluoriertem Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertem Paraxylol, PFCB oder BCB, beschichtet, um eine (ungefähr 4000 Å dicke) Gate- Isolierschicht 157 zu bilden.
Hierbei beträgt die Dicke der organischen Schicht auf der Gate- Elektrode 113 ungefähr 2000 Å, aber auf dem Substrat ungefähr 4000 Å, wie aus Fig. 10B ersichtlich. Infolgedessen hat die organische Schicht eine glatte Oberfläche. Somit können durch dieses erfindungsgemäße Verfahren der Beschichtung mit einem organischen Material Probleme wie Leitungsunterbrechung und/oder Kurzschlüsse, wie sie beim Auftragen einer dünnen Schicht auf einer gestuften Fläche auftreten, vermieden werden. Außerdem bietet die organische Isolierschicht eine ausreichende Isolation, obwohl die Gate-Isolierschicht auf der Gate- Elektrode relativ dünn ist. Dies liegt daran, daß der spezifische Widerstand des organischen Materials höher ist als der spezifische Widerstand der anorganischen Materialien, die herkömmlich für die Gate-Isolierschicht verwendet werden. Andererseits kann der TFT nicht wirksam arbeiten, wenn die Dielektrizitätskonstante der Gate-Isolierschicht so niedrig ist, daß der Feldeffekt des TFT nicht richtig zustandekommt. Die Verwendung der organischen Schicht anstelle einer anorganischen Schicht auf einer Gate-Elektrode beeinträchtigt die Funktion eines TFT jedoch nicht. Dies liegt daran, daß die Dicke der organischen Schicht auf dem TFT vermindert ist, um den Einfluß der niedrigen Dielektrizitätskonstante der organischen Schicht auf den Feldeffekt auszugleichen.
Als nächstes werden auf der Gate-Isolierschicht 157 ein amorphes Halbleitermaterial und ein dotiertes Halbleitermaterial aufgebracht und selektiv abgeätzt, um eine Halbleiterschicht 119 und eine dotierte Halbleiterschicht 121 zu bilden (Fig. 10C). Dann wird ein zweites Metall, wie Cr, Mo, Ti, eine Cr-Legierung oder eine Al-Legierung, auf der dotierten Halbleiterschicht 121 aufgebracht und selektiv abgeätzt, um eine Signal-Busleitung 125, eine Source-Elektrode 123 und eine Drain-Elektrode 127 zu bilden. Der zutage liegende Teil der dotierten Halbleiterschicht 121 zwischen der Source- Elektrode 123 und der Drain-Elektrode 127 wird dann entfernt (Fig. 10D), indem die bereits gebildeten Elektroden (123 und 127) als Masken genutzt werden. Hierbei ergeben die Source- Elektrode und die Drain-Elektrode einen ohmschen Kontakt zur dotierten Halbleiterschicht 121. Anschließend wird auf der gesamten Oberfläche eine Schutzschicht 159 aufgebracht, wie aus Fig. 10E ersichtlich. Die Schutzschicht besteht aus einem organischen Material, wie z. B. fluoriertem Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertem Paraxylol, PFCB oder BCB. In der Schutzschicht über der Drain-Elektrode 127 wird ein Verbindungsloch gebildet. Dann wird auf der gesamten Oberfläche ITO aufgebracht und selektiv abgeätzt, um eine Pixel-Elektrode 131 zu bilden, die durch das Verbindungsloch mit der Drain- Elektrode 127 verbunden ist, wie aus Fig. 10F ersichtlich.
Fig. 8 ist eine perspektivische Ansicht einer Kreuzungsstelle zwischen einer Gate-Busleitung und einer Signal-Busleitung. Wenn die Gate-Isolierschicht 157 auf der Gate-Busleitung 115 aufgebracht ist und die Signal-Busleitung 125 auf der Gate- Isolierschicht 157 aufgebracht ist, spiegelt sich die durch die Gate-Busleitung 115 bedingte Profilstufe nicht auf der Oberfläche der Gate-Isolierschicht 157 wider. Somit weist die auf der Schutzschicht gebildete Pixel-Elektrode selbst dann keinen Kurzschluß auf, wenn sie derart ausgebildet ist, daß sie Signal-Busleitungen oder Gate-Busleitungen überlappt. Infolge der niedrigen Dielektrizitätskonstanten des organischen Materials erfordert das verfahren außerdem keine Zwischenräume oder Spalte zwischen Pixel-Elektroden und Gate-Leitungen, Signalleitungen und Busleitungen. Folglich ist es, wie aus Fig. 9 ersichtlich, möglich, eine breitere Pixel-Elektrode als bei einem herkömmlichen Verfahren zu bilden. Dies ergibt ein verbessertes Öffnungsverhältnis. Das Öffnungsverhältnis kann um einen Wert von bis zu 80% gesteigert werden. Deshalb kann ohne lichtabschirmende Schicht ein Kontrast hoher Güte erzielt werden.
Bei der Herstellung der vorstehend beschriebenen LCD-Anordnung wird die dotierte Halbleiterschicht während des Ätzvorgangs, in dem die Source-Elektrode und die Drain-Elektrode gebildet werden, entfernt. Während des Abätzens der dotierten Halbleiterschicht kann es sein, daß auch die Halbleiterschicht unerwünschterweise abgeätzt wird. Eine Ätzstopperschicht 135 aus einem anorganischen Material kann zwischen der Halbleiterschicht und der dotierten Halbleiterschicht in einem Bereich, der oberhalb der Gate-Elektrode liegt und diese überlappt, gebildet werden, um einer solchen übermäßigen Ätzung vorzubeugen (Fig. 10G). Da die Ätzstopperschicht 135 eine zusätzliche Stufengestalt in den Aufbau des TFT einführt, ist die oben beschriebene Anwendung eines organischen Materials zur Bildung der Schutzschicht in diesem Fall besonders vorteilhaft.
Unter Bezugnahme auf die Fig. 11A bis 11F wird nachstehend die zweite bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben. Ein Metall, z. B. Cr, Mo, Ti, eine Cr- Legierung oder eine Al-Legierung, wird auf ein transparentes Glassubstrat 111 aufgebracht, gefolgt von der Aufbringung eines dotierten amorphen Halbleitermaterials. Die beiden sich ergebenden Schichten werden miteinander selektiv abgeätzt, um darauf eine Signal-Busleitung 125, eine Source-Elektrode 123, eine Drain-Elektrode 127 und eine dotierte Halbleiterschicht 121 zu bilden, wie aus Fig. 11A ersichtlich. Dabei besitzt die dotierte Halbleiterschicht 121 einen ohmschen Kontakt zur Source-Elektrode und zur Drain-Elektrode. Dann wird ein Halbleitermaterial aufgebracht und selektiv abgeätzt, um auf dem Glassubstrat 111 eine Halbleiterschicht 119 zu bilden, die sich zwischen der Source-Elektrode 123 und der Drain-Elektrode 127 erstreckt und diese beiden teilweise überlappt. Die zutage liegenden Teile der dotierten Halbleiterschicht 121, die nicht von der Halbleiterschicht 119 bedeckt sind, werden ebenfalls entfernt, wie aus Fig. 11B ersichtlich. Als nächstes wird auf der gesamten Oberfläche ein organisches Material, z. B. fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB oder BCB, aufgebracht, um eine Gate-Isolierschicht 157 zu bilden. Die Verwendung eines organischen Materials mit hoher Glättungsfähigkeit führt zu einer glatten Oberfläche auf der Isolierschicht, wie aus Fig. 11C ersichtlich.
Als nächstes wird auf der Gate-Isolierschicht 157 ein zweites Metall, z. B. Cr, Ti, Ta, Al, Ti-Mo, Mo-Ta oder eine Al- Legierung, aufgebracht und selektiv abgeätzt, um eine (nicht dargestellte) Gate-Busleitung und eine Gate-Elektrode 113 über der Halbleiterschicht 119 zu bilden, wie aus Fig. 11D ersichtlich. Auf der gesamten Oberfläche wird ein organisches Material, z. B. fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB oder BCB, aufgebracht, um eine Schutzschicht 159 zu bilden, wie aus Fig. 11E ersichtlich. In der Schutzschicht und in der Isolierschicht wird über der Drain-Elektrode 127 ein Verbindungsloch gebildet. Dann wird ITO aufgebracht und selektiv abgeätzt, um eine Pixel- Elektrode 131 zu bilden, die durch das Verbindungsloch mit der Drain-Elektrode 127 in Verbindung steht, wie aus Fig. 11F ersichtlich.
Unter Bezugnahme auf die Fig. 12A bis 12F wird nachstehend die dritte bevorzugte Ausführungsform der Erfindung beschrieben. Auf einem transparenten Glassubstrat 111 wird ein polykristalliner eigenleitfähiger Halbleiter aufgebracht, gefolgt von der Aufbringung eines dotierten Halbleitermaterials. Die beiden sich ergebenden Schichten werden miteinander selektiv abgeätzt, um eine Halbleiterschicht 119 und eine dotierte Halbleiterschicht 121 zu bilden, wie aus Fig. 12A ersichtlich. Außerdem wird ein erstes Metall, z. B. Cr, Mo, Ti oder Cr-Al, aufgebracht und selektiv abgeätzt, um eine Signal-Busleitung 125, eine Source-Elektrode 123 und eine Drain-Elektrode 127 zu bilden, wobei die Source-Elektrode und die Drain-Elektrode einander gegenüberliegen und jeweils einen Randbereich der von der dotierten Halbleiterschicht 121 bedeckten Halbleiterschicht 119 überlappen. Dann wird der zwischen der Source-Elektrode und der Drain-Elektrode zutage liegende Teil der dotierten Halbleiterschicht 121 entfernt, wobei die Source-Elektrode und die Drain-Elektrode als Masken verwendet werden (Fig. 12B). Die dotierte Halbleiterschicht 121 hat einen ohmschen Kontakt zur Source-Elektrode und zur Drain-Elektrode. Als nächstes wird auf der gesamten Oberfläche ein organisches Material, z. B. fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB oder BCB, aufgebracht, um eine Gate-Isolierschicht 157 zu bilden, wie aus Fig. 12C ersichtlich.
Auf der Gate-Isolierschicht 157 wird ein zweites Metall, z. B. Cr, Ti, Ta, Al, Ti-Mo oder Al-Ta, aufgebracht und selektiv abgeätzt, um eine (nicht dargestellte) Gate-Busleitung und eine Gate-Elektrode 113 über der Halbleiterschicht 119 zu bilden, wie aus Fig. 12D ersichtlich. Hierbei kann die Gate- Isolierschicht 157 zur selben Form wie die Gate-Elektrode geätzt werden. Als nächstes wird auf der gesamten Oberfläche ein organisches Material, z. B. fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB oder BCB, aufgebracht, um eine Schutzschicht 159 zu bilden, wie aus Fig. 12E ersichtlich. In der Schutzschicht 159 und der Gate- Isolierschicht 157 wird über der Drain-Elektrode 127 ein Verbindungsloch gebildet. Dann wird ITO aufgebracht und selektiv abgeätzt, um eine Pixel-Elektrode 131 zu bilden, wie aus Fig. 12F ersichtlich. Die Pixel-Elektrode 131 ist durch das Verbindungsloch hindurch elektrisch mit der Drain-Elektrode 127 verbunden.
Unter Bezugnahme auf die Fig. 13A bis 13G wird nachstehend die vierte bevorzugte Ausführungsform der vorliegenden Erfindung beschrieben. Auf einem transparenten Substrat 111 wird ein polykristallines Halbleitermaterial aufgebracht und selektiv abgeätzt, um eine Halbleiterschicht 119 zu bilden, wie aus Fig. 13A ersichtlich. Es gibt drei grundsätzliche Verfahren zur Bildung der polykristallinen Halbleiterschicht. Erstens kann polykristallines Silizium gebildet werden, indem amorphes Silizium aufgebracht und mit Laserlicht behandelt wird. Zweitens kann polykristallines Silizium gebildet werden, indem amorphes Silizium aufgebracht und thermisch behandelt wird. Drittens kann polykristallines Silizium unmittelbar aufgebracht werden. Als nächstes wird auf der gesamten Oberfläche ein organisches Material, z. B. fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB oder BCB, aufgebracht, um eine Gate-Isolierschicht 157 zu bilden. Dann wird auf der Isolierschicht ein erstes Metall, z. B. Cr, Ti, Ta, Al, Ti-Mo, Mo-Ta oder eine Al-Legierung, aufgebracht und selektiv abgeätzt, um eine (nicht dargestellte) Gate-Busleitung und eine Gate-Elektrode 113 zu bilden, wie in Fig. 13B gezeigt. Die Gate-Elektrode wird derart gebildet, daß sie sich ungefähr in der Mitte der Halbleiterschicht 119 befindet. Die beiden Randbereiche der Halbleiterschicht werden zu einer ersten dotierten Halbleiterschicht 121 ausgebildet, indem in die Halbleiterschicht 119 Verunreinigungs-Ionen implantiert werden, wobei die Gate-Elektrode 113 als Maske verwendet wird (Dotierungskonzentration 10¹⁴ bis 10¹⁵ cm-3) (Fig. 13C). Dann wird über einem an die Gate-Elektrode 113 angrenzenden Teil der ersten dotierten Halbleiterschicht 121 eine lichtundurchlässige Schicht aufgebracht. Dann wird eine zweite dotierte Halbleiterschicht 121′ gebildet, indem in den nicht von der lichtundurchlässigen Schicht bedeckten Teil der ersten dotierten Halbleiterschicht 121 Verunreinigungs-Ionen implantiert werden (Dotierungskonzentration 10¹⁶ bis 10¹⁸ cm-3) Der von der lichtundurchlässigen Schicht bedeckte Teil ist der LDD-Abschnitt (LDD: lightly-doped drain) mit in niedrigerer Konzentration implantierten Verunreinigungs-Ionen (Fig. 13D).
Alternativ kann der unter Bezugnahme auf Fig. 13C beschriebene Schritt ausgelassen werden. In diesem Fall wird, nachdem eine lichtundurchlässige Schicht aufgebracht worden ist, um einen an die Gate-Elektrode 113 grenzenden Teil der Halbleiterschicht 119 zu bedecken, der nicht von der lichtundurchlässigen Schicht bedeckte Teil der Halbleiterschicht 119 zu einer dotierten Halbleiterschicht 121′ ausgebildet, indem in ihn Verunreinigungs-Ionen implantiert werden (Dotierungskonzentration 10¹⁶ bis 10¹⁸ cm-3). Hierbei wird der von der lichtundurchlässigen Schicht bedeckte Teil zu einem Versatzstück.
Als nächstes wird auf der gesamten Oberfläche ein organisches Material, z. B. fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB oder BCB, aufgebracht, um eine Schutzschicht 159 zu bilden, wie aus Fig. 13E ersichtlich. In der Schutzschicht 159 werden zu beiden Seiten der Gate-Elektrode 113 über der zweiten dotierten Halbleiterschicht 121′ erste Verbindungslöcher gebildet. Dann wird ein zweites Metall, z. B. Cr, Mo, Ti oder Cr-Al, aufgebracht und selektiv abgeätzt, um eine Source-Elektrode 123, eine Drain-Elektrode 127 und eine Signal-Busleitung 125 zu bilden, wie aus Fig. 13F ersichtlich, wobei die Source- Elektrode 123 und die Drain-Elektrode 127 durch die zugeordneten ersten Verbindungslöcher mit der dotierten Halbleiterschicht 121′ in Verbindung stehen. Auf der gesamten Oberfläche wird ein organisches Material, z. B. fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB oder BCB, aufgebracht, um eine zweite Schutzschicht 133 zu bilden. ITO wird aufgebracht und selektiv abgeätzt, um eine Pixel-Elektrode 131 zu bilden, wie aus Fig. 13G ersichtlich. Die Pixel-Elektrode 131 ist mit der Drain- Elektrode 127 durch ein in der zweiten Schutzschicht 133 gebildetes zweites Verbindungsloch elektrisch verbunden.
Bei den oben beschriebenen Ausführungsformen 1 bis 4 steht eine organische Gate-Isolierschicht 157 und/oder eine organische Schutzschicht 159 in Kontakt mit einer Halbleiterschicht 119. In diesem Fall können Probleme wie Ablösung und Ladungsfallenbildung auftreten. Um dieses Problem zu lösen, wird zwischen der Halbleiterschicht und der organischen Schicht eine anorganische Schicht, z. B. aus Siliziumoxid oder Siliziumnitrid, gebildet. Die anorganischen Materialien werden z. B. mittels chemischer Dampfabscheidung aufgebracht. Die vorliegende Ausführungsform führt diese anorganische Schicht in die vier zuvor beschriebenen Ausführungsformen ein.
Die Fig. 14A bis 14D zeigen den Fall der Herstellung eines umgedreht geschichteten TFT. Nach Bildung einer Gate- Isolierschicht 157 aus organischem Material wird eine erste anorganische Schicht 177 gebildet, indem z. B. Siliziumoxid oder Siliziumnitrid aufgebracht wird, bevor eine Halbleiterschicht 119 aufgebracht wird. Dies beseitigt Probleme wie Ablösung und Ladungsfallenbildung, wie sie an der Grenzfläche zwischen der organischen Gate-Isolierschicht 157 und der Halbleiterschicht 119 (siehe Fig. 14A) auftreten könnten.
Alternativ wird nach Bildung einer Source-Elektrode 123 und einer Drain-Elektrode 127 und vor Bildung einer organischen Schutzschicht 159 eine zweite anorganische Schicht 179 aufgebracht (Fig. 14B). In diesem Fall können Probleme wie Ablösung und Ladungsfallenbildung, die an der Grenzfläche zwischen einer Halbleiterschicht und einer organischen Schutzschicht auftreten könnten, vermieden werden. Auch in dem Fall, daß sowohl die Gate-Isolierschicht 157 als auch die Schutzschicht 159 durch organische Materialien gebildet werden, kann eine Ergebnisverbesserung erzielt werden, indem sowohl die erste anorganische Schicht 177 als auch die zweite anorganische Schicht 179 ausgebildet werden (Fig. 14C).
Wenn in einem umgedreht geschichteten TFT eine Ätzstopperschicht vorhanden ist, treten an der Grenzfläche zwischen einer Halbleiterschicht 119 und einer organischen Schutzschicht 159 Probleme wie Elektronenfallen nicht auf, da die Ätzstopperschicht aus einem anorganischen Material gebildet ist. Bei Verwendung eines Ätzstoppers in Form der Ätzstopperschicht 135 genügt es somit, die erste anorganische Schicht zwischen der Halbleiterschicht 119 und der Gate- Isolierschicht 157 zu bilden (Fig. 14D).
Fig. 14E zeigt den Fall der Herstellung eines geschichteten TFT. Nach Bildung einer Halbleiterschicht 119 auf einem Substrat 111 und vor Bildung einer organischen Isolierschicht 157 wird eine erste anorganische Schicht 177 aufgebracht. Dies beseitigt Probleme wie Ablösung und Elektronenfallenbildung, die an der Grenzfläche zwischen der Gate-Isolierschicht 157 und der Halbleiterschicht 119 auftreten könnten.
Fig. 14F zeigt den Fall der Herstellung eines TFT koplanarer Bauart. Nach Bildung einer Halbleiterschicht 119, der Source- Elektrode 123 und der Drain-Elektrode 127 und vor Bildung einer organischen Gate-Isolierschicht 157 wird eine erste anorganische Schicht 177 aufgebracht. Dies beseitigt Probleme wie Ablösung und Elektronenfallenbildung, die an der Grenzfläche zwischen der Gate-Isolierschicht 157 und der Halbleiterschicht 119 auftreten könnten.
Fig. 14G zeigt den Fall der Herstellung eines TFT selbst­ ausgerichteter Bauart. Nach Bildung einer Halbleiterschicht 119, einer Gate-Isolierschicht 157 und einer Gate-Elektrode 113 wird eine erste anorganische Schicht 177 aufgebracht. In diesem Fall ist es nicht erforderlich, die Gate-Isolierschicht 157 aus organischem Material zu bilden, da das infolge des Aufbaus des selbst-ausgerichteten TFT gestufte Profil von der Einebnungsfähigkeit des Gate-Isoliermaterials unabhängig ist. Wenn also für die Gate-Isolierschicht 157 kein organisches Material verwendet wird, ist zwischen einer Gate-Isolierschicht 157 und einer Halbleiterschicht 119 keine anorganische Schicht erforderlich. In diesem Fall ist nur die erste anorganische Schicht 177 an der Grenzfläche zwischen der organischen Schutzschicht 159 und der dotierten Halbleiterschicht 121′ erforderlich.
Bei einem Aufbau mit ITO auf passivierter Schicht (IOP: ITO on passivation), bei dem eine Pixel-Elektrode 131 auf einer Schutzschicht 159 gebildet wird, kann eine zusätzliche anorganische Schicht 181 gebildet werden, um die Haftung zwischen der Pixel-Elektrode 131 und der organischen Schutzschicht 159 zu verbessern. Die Fig. 15 und 16 veranschaulichen solche Bauweisen mit einer dritten anorganischen Schicht 181 zwischen der Schutzschicht und der Pixel-Elektrode 131 für die verschiedenen Aufbauarten von Dünnschichttransistoren. Diese Bauweisen ergeben eine stabile Grenzfläche zwischen der Pixel-Elektrode 131 und der Schutzschicht 159 (133 in Fig. 15E). Fig. 15A zeigt einen umgedreht geschichteten TFT mit der dritten anorganischen Schicht 181 zwischen der Schutzschicht 159 und der Pixel- Elektrode 131.
Fig. 15B zeigt einen umgedreht geschichteten TFT mit Ätzstopperschicht 135 und mit der dritten anorganischen Schicht 181 zwischen der Schutzschicht 159 und der Pixel-Elektrode 131.
Fig. 15C zeigt einen geschichteten TFT mit der dritten organischen Schicht 181 zwischen der Schutzschicht 159 und der Pixel-Elektrode 131.
Fig. 15D zeigt einen geschichteten TFT mit der dritten organischen Schicht 181 zwischen der Schutzschicht 159 und der Pixel-Elektrode 131.
Fig. 15E zeigt einen selbst-ausgerichteten TFT mit der dritten organischen Schicht 181 zwischen der Schutzschicht 133 und der Pixel-Elektrode 131.
Zusätzlich zeigt Fig. 16A einen umgedreht geschichteten TFT mit der dritten anorganischen Schicht 181 zwischen der Schutzschicht 159 und der Pixel-Elektrode 131 und mit der ersten anorganischen Schicht 177 zwischen der Gate- Isolierschicht 157 und der Halbleiterschicht 119.
Fig. 16B zeigt einen umgedreht geschichteten TFT mit der dritten anorganischen Schicht 181 und mit der zweiten anorganischen Schicht 179, die vor Bildung einer organischen Schutzschicht 159 aufgebracht wird.
Fig. 16C zeigt einen umgedreht geschichteten TFT mit der dritten anorganischen Schicht 181 und mit der ersten anorganischen Schicht 177 und der zweiten anorganischen Schicht 179.
Fig. 16D zeigt einen umgedreht geschichteten TFT mit der dritten anorganischen Schicht 181 und mit der Ätzstopperschicht 135 und der ersten anorganischen Schicht 177.
Fig. 16E zeigt einen umgedreht geschichteten TFT mit der dritten anorganischen Schicht 181 und mit der ersten anorganischen Schicht 177, die vor Bildung der organischen Isolierschicht 157 aufgebracht wird.
Fig. 16F zeigt einen koplanaren TFT mit der dritten anorganischen Schicht 181 und mit ersten anorganischen Schicht 177, die vor Bildung der organischen Isolierschicht 157 aufgebracht wird.
Fig. 16G zeigt einen selbst-ausgerichteten TFT mit der dritten anorganischen Schicht 181 zwischen der zweiten Schutzschicht 133 und der Pixel-Elektrode 131, wobei die erste anorganische Schicht 177 vor Bildung der organischen Schutzschicht 159 aufgebracht wird.
Die Fig. 17A bis 17D zeigen die Fälle, in denen die Gate- Isolierschichten aus einem organischen Material und die Schutzschichten aus einem anorganischen Material bestehen.
Fig. 17A zeigt einen umgedreht geschichteten TFT, bei dem die Gate-Isolierschicht 157 ein organisches Material und die Schutzschicht 139 aus ein anorganisches Material aufweist.
Fig. 17B zeigt einen umgedreht geschichteten TFT mit Ätzstopperschicht 135, bei dem die Gate-Isolierschicht 157 ein organisches Material und die Schutzschicht 139 ein anorganisches Material aufweist.
Fig. 17C zeigt einen geschichteten TFT, bei dem die Gate- Isolierschicht 157 ein organisches Material und die Schutzschicht 139 ein anorganisches Material aufweist.
Fig. 17D zeigt einen koplanaren TFT, bei dem die Gate- Isolierschicht 157 ein organisches Material und die Schutzschicht 139 ein anorganisches Material aufweist.
Als fünfte bevorzugte Ausführungsform wird zusätzlich eine ein anorganisches Material aufweisende Zwischenschicht zwischen der Gate-Isolierschicht 157 und der Halbleiterschicht 119 gebildet.
Fig. 18A zeigt einen umgedreht geschichteten TFT mit der ersten anorganischen Schicht 177, bei dem die Gate- Isolierschicht 157 ein organisches Material und die Schutzschicht 139 ein anorganisches Material aufweist.
Fig. 18B zeigt einen umgedreht geschichteten TFT mit der ersten anorganischen Schicht 177 und der Ätzstopperschicht 135, bei dem die Gate-Isolierschicht 157 ein organisches Material und die Schutzschicht 139 ein anorganisches Material aufweist.
Fig. 18C zeigt einen geschichteten TFT mit der ersten anorganischen Schicht 177, bei dem die Gate-Isolierschicht 157 ein organisches Material und die Schutzschicht 139 ein anorganisches Material aufweist.
Fig. 18D zeigt einen koplanaren TFT mit der ersten anorganischen Schicht 177, bei dem die Gate-Isolierschicht 157 aus ein organisches Material und die Schutzschicht 139 ein anorganisches Material aufweist.
Die Fig. 19A bis 21B zeigen die Fälle, in denen die Schutzschichten 159 ein organisches Material und die Gate- Isolierschichten 157 ein anorganisches Material aufweist.
Fig. 19A zeigt einen umgedreht geschichteten TFT, bei dem die Schutzschicht 159 ein organisches Material und die Gate- Isolierschicht 157 ein anorganisches Material aufweist.
Fig. 19B zeigt einen umgedreht geschichteten TFT mit der Ätzstopperschicht 135, bei dem die Schutzschicht 159 ein organisches Material und die Gate-Isolierschicht 157 ein anorganisches Material aufweist.
Fig. 19C zeigt einen geschichteten TFT, bei dem die Schutzschicht 159 ein organisches Material und die Gate- Isolierschicht 157 ein anorganisches Material aufweist.
Fig. 19D zeigt einen koplanaren TFT, bei dem die Schutzschicht 159 ein organisches Material und die Gate-Isolierschicht 157 ein anorganisches Material aufweist.
Fig. 19E zeigt einen koplanaren TFT, bei dem die erste Schutzschicht 159 ein anorganisches Material und die zweite Schutzschicht 133 ein organisches Material aufweist, wobei es gleichgültig ist, ob die Gate-Isolierschicht 157 ein anorganisches oder ein organisches Material aufweist, da sie den Niveau-Unterschied nicht beeinflußt.
Fig. 19F zeigt einen koplanaren TFT, bei dem die erste Schutzschicht 159 ein organisches Material und die zweite Schutzschicht 133 ein anorganisches Material aufweist, wobei es gleichgültig ist, ob die Gate-Isolierschicht 157 ein anorganisches oder ein organisches Material aufweist, da sie den Niveau-Unterschied nicht beeinflußt.
Zusätzlich kann bei einem Aufbau mit ITO auf einer passivierten Schicht, bei dem eine Pixel-Elektrode 131 auf einer Schutzschicht 159 gebildet ist, eine dritte anorganische Schicht 181 gebildet werden, um die Haftung zwischen der Pixel- Elektrode 131 und der organischen Schutzschicht 159 zu verbessern.
Fig. 20A zeigt einen umgedreht geschichteten TFT, bei dem die Schutzschicht 159 ein organisches Material und die Gate- Isolierschicht 157 ein anorganisches Material aufweist, wobei die dritte anorganische Schicht 181 zwischen der Pixel- Elektrode 131 und der organischen Schutzschicht 159 angeordnet ist.
Fig. 20B zeigt einen umgedreht geschichteten TFT mit einer Ätzstopperschicht 135 und der dritten anorganischen Schicht 181, bei dem die Schutzschicht 159 ein organisches Material und die Gate-Isolierschicht 157 ein anorganisches Material aufweist.
Fig. 20C zeigt einen geschichteten TFT mit der dritten anorganischen Schicht 181, bei dem die Schutzschicht 159 ein organisches Material und die Gate-Isolierschicht 157 ein anorganisches Material aufweist.
Fig. 20D zeigt einen koplanaren TFT mit der dritten anorganischen Schicht 181, bei dem die Schutzschicht 159 ein organisches Material und die Gate-Isolierschicht 157 ein anorganisches Material aufweist.
Fig. 20E zeigt einen selbst-ausgerichteten TFT, bei dem die Schutzschicht 159 ein organisches Material und die Gate- Isolierschicht 157 ein anorganisches Material aufweist, wobei die dritte anorganische Schicht 181 zwischen der zweiten organischen Schutzschicht 133 und der Pixel-Elektrode 131 angeordnet ist.
Insbesondere im Fall des umgedreht geschichteten TFT kann die Halbleiterschicht 119 in Kontakt mit der ein organisches Material enthaltenden Schutzschicht 159 stehen. So kann die zweite anorganische Schicht 179 vor Bildung der organischen Schutzschicht 159 gebildet werden.
Fig. 21A zeigt einen umgedreht geschichteten TFT ohne Ätzstopperschicht, bei dem die Schutzschicht 159 ein organisches Material und die Gate-Isolierschicht 157 ein anorganisches Material aufweist, wobei die zweite anorganische Schicht 179 vor Bildung der organischen Schutzschicht 159 aufgebracht wird.
Fig. 21B zeigt einen umgedreht geschichteten TFT mit der zweiten anorganischen Schicht 179 und der dritten anorganischen Schicht 181, bei dem die Schutzschicht 159 ein organisches Material und die Gate-Isolierschicht 157 ein anorganisches Material aufweist.
Bei der vorliegenden Erfindung wird als Isolierschicht und/oder Schutzschicht in einer LCD-Anordnung ein organisches Material verwendet. Auf diese Weise wird eine LCD-Anordnung erzielt, deren Leistung besser als bei einer herkömmlichen LCD-Anordnung ist, bei der als Isolierschicht und/oder Schutzschicht Siliziumoxid oder Siliziumnitrid verwendet wird.
Die verbesserten Isolierungseigenschaften werden erzielt, indem zur Herstellung der Gate-Isolierschicht ein organisches Material, z. B. fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB oder BCB, eingesetzt wird. Ferner wird auf einer Oberfläche, die aufgrund der Mehrschichtstruktur des TFT gestuft ist, eine glattere Oberfläche einer Schutzschicht erzielt, indem ein organisches Material, z. B. fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB oder BCB, verwendet wird. Auch wird es möglich, eine breitere Pixel- Elektrode als bei herkömmlichen Herstellungsverfahren zu bilden und somit das Öffnungsverhältnis zu erhöhen. Außerdem wird eine Ausrichtungsschicht, die eine Anfangsausrichtung des Flüssigkristalls festlegt, glatter und erlaubt dadurch ein gleichmäßiges Reiben der Ausrichtungsschicht. Dementsprechend kann durch die vorliegende Erfindung eine LCD-Anordnung mit im Vergleich zu herkömmlichen LCD-Anordnungen überlegener Leistung hergestellt werden.

Claims (16)

1. Transistoranordnung für eine Flüssigkristallanzeigeanordnung mit:
einem Substrat (111);
einem auf dem Substrat (111) gebildeten Transistor mit einer Gate-Fläche, einer Source-Fläche, einer Drain-Fläche, einer Halbleiterschicht (119) und einer Gate-Isolierschicht (157); und
einer über dem Transistor angeordneten Schutzschicht (159), die wenigstens ein Material aus folgender Gruppe aufweist:
fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB.
2. Transistoranordnung für eine Flüssigkristallanzeigeanordnung mit:
einem Substrat (111); und
einem auf dem Substrat (111) gebildeten Transistor mit einer Gate-Fläche, einer Source-Fläche, einer Drain-Fläche, einer Halbleiterschicht (119) und einer Gate-Isolierschicht (157), die wenigstens ein Material aus folgender Gruppe aufweist: fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB.
3. Transistoranordnung nach Anspruch 2, mit:
einer Gate-Busleitung (115), die mit der Gate-Fläche des Transistors verbunden ist;
einer Signal-Busleitung (125), die entweder mit der Source- Fläche oder der Drain-Fläche des Transistors verbunden ist; und
einer Pixel-Elektrode (131), die mit der Drain-Fläche bzw. der Source-Fläche des Transistors verbunden ist und zumindest einen Teil der Gate-Busleitung (115) oder der Signal-Busleitung (125) überlappt.
4. Transistoranordnung für eine Flüssigkristallanzeigeanordnung mit:
einem Substrat (111);
einem auf dem Substrat (111) gebildeten Transistor mit einer Gate-Fläche, einer Source-Fläche, einer Drain-Fläche, einer Halbleiterschicht (119) und einer Gate-Isolierschicht (157), die wenigstens ein Material aus folgender Gruppe aufweist: fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB; und
einer über dem Transistor angeordneten Schutzschicht (159), die wenigstens ein Material aus folgender Gruppe aufweist:
fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB.
5. Transistoranordnung nach Anspruch 1 oder 4, mit:
einer Gate-Busleitung (115), die mit der Gate-Fläche des Transistors verbunden ist;
einer Signal-Busleitung (125), die entweder mit der Source- Fläche oder der Drain-Fläche des Transistors verbunden ist; und
einer über der Schutzschicht (159) angeordneten Pixel- Elektrode (131), die mit der Drain-Fläche bzw. der Source- Fläche des Transistors verbunden ist, wobei die Gate-Busleitung (115) und/oder die Signal-Busleitung (125) unter der Schutzschicht (159) angeordnet ist und die Pixel-Elektrode (131) zumindest einen Teil der unter der Schutzschicht (159) angeordneten Gate-Busleitung (115) oder der unter der Schutzschicht (159) angeordneten Signal-Busleitung (125) überlappt.
6. Transistoranordnung nach Anspruch 1 oder 5, mit einer anorganischen Zwischenschicht zwischen der Schutzschicht (159) und dem Transistor.
7. Transistoranordnung nach Anspruch 2 oder 3, mit einer anorganischen Zwischenschicht zwischen der Gate-Isolierschicht (157) und der Halbleiterschicht (119).
8. Transistoranordnung nach Anspruch 5, mit einer Zwischenschicht zwischen der Schutzschicht (159) und der Pixel- Elektrode (131).
9. Verfahren zum Herstellen einer Transistoranordnung für eine Flüssigkristallanzeigeanordnung, mit folgenden Schritten:
auf einem Substrat (111) wird ein Transistor gebildet, der eine Gate-Fläche, eine Source-Fläche, eine Drain-Fläche, eine Halbleiterschicht (119) und eine Gate-Isolierschicht (157) aufweist; und
über dem Transistor wird eine Schutzschicht (159) gebildet, die wenigstens ein Material aus folgender Gruppe aufweist:
fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB.
10. Verfahren zum Herstellen einer Transistoranordnung für eine Flüssigkristallanzeigeanordnung, mit folgenden Schritten:
auf einem Substrat (111) wird ein Transistor gebildet, der eine Gate-Fläche, eine Source-Fläche, eine Drain-Fläche, eine Halbleiterschicht (119) und eine Gate-Isolierschicht (157) aufweist, die wenigstens ein Material aus folgender Gruppe aufweist: fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB.
11. Verfahren zum Herstellen einer Transistoranordnung für eine Flüssigkristallanzeigeanordnung, nach Anspruch 10, mit folgenden Schritten:
Bildung einer Gate-Busleitung (115), die mit der Gate- Fläche des Transistors verbunden ist;
Bildung einer Signal-Busleitung (125), die entweder mit der Source-Fläche oder der Drain-Fläche des Transistors verbunden ist; und
Bildung einer Pixel-Elektrode (131), die mit der Drain- Fläche bzw. der Source-Fläche des Transistors verbunden ist und zumindest einen Teil der Gate-Busleitung (115) oder der Signal- Busleitung (125) überlappt.
12. Verfahren zum Herstellen einer Transistoranordnung für eine Flüssigkristallanzeigeanordnung, mit folgenden Schritten:
auf einem Substrat (111) wird ein Transistor gebildet, der eine Gate-Fläche, eine Source-Fläche, eine Drain-Fläche, eine Halbleiterschicht (119) und eine Gate-Isolierschicht (157) aufweist, die wenigstens ein Material aus folgender Gruppe aufweist: fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB; und
über dem Transistor wird eine Schutzschicht (159) gebildet, die wenigstens ein Material aus folgender Gruppe aufweist:
fluoriertes Polyimid, Teflon, Cytop, Fluorpolyarylether, fluoriertes Paraxylol, PFCB und BCB.
13. Verfahren zum Herstellen einer Transistoranordnung für eine Flüssigkristallanzeigeanordnung, nach Anspruch 9 oder 12, mit folgenden Schritten:
Bildung einer Gate-Busleitung (115), die mit der Gate- Fläche des Transistors verbunden ist;
Bildung einer Signal-Busleitung (125), die entweder mit der Source-Fläche oder der Drain-Fläche des Transistors verbunden ist;
Bildung einer über der Schutzschicht (159) angeordneten Pixel-Elektrode (131), die mit der Drain-Fläche bzw. der Source-Fläche des Transistors verbunden ist,
wobei die Gate-Busleitung (115) und/oder die Signal- Busleitung (125) unter der Schutzschicht (159) angeordnet werden; und
die Pixel-Elektrode (131) so ausgebildet wird, daß sie zumindest einen Teil der unter der Schutzschicht (159) angeordneten Gate-Busleitung (115) oder der unter der Schutzschicht (159) angeordneten Signal-Busleitung (125) überlappt.
14. Verfahren zum Herstellen einer Transistoranordnung, nach Anspruch 9 oder 12, mit dem Schritt, daß zwischen der Schutzschicht (159) und dem Transistor eine anorganische Zwischenschicht gebildet wird.
15. Verfahren zum Herstellen einer Transistoranordnung, nach Anspruch 12 oder 13, mit dem Schritt, daß zwischen der Gate-Isolierschicht (157) und der Halbleiterschicht (119) eine anorganische Zwischenschicht gebildet wird.
16. Verfahren zum Herstellen einer Transistoranordnung, nach Anspruch 13, mit dem Schritt, daß zwischen der Schutzschicht (159) und der Pixel-Elektrode (131) eine anorganische Zwischenschicht gebildet wird.
DE19712233A 1996-03-26 1997-03-24 Flüssigkristallanzeige und Herstellungsverfahren dafür Expired - Lifetime DE19712233C2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR19960008344 1996-03-26
KR1019960022404A KR100232681B1 (ko) 1996-06-19 1996-06-19 액정표시장치의 제조방법 및 액정표시장치의 구조
KR1019960023295A KR100229612B1 (ko) 1996-06-24 1996-06-24 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR1019960023296A KR100229609B1 (ko) 1996-06-24 1996-06-24 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR1019960023448A KR100232682B1 (ko) 1996-06-25 1996-06-25 액정표시장치의 제조방법 및 액정표시장치의 구조

Publications (2)

Publication Number Publication Date
DE19712233A1 true DE19712233A1 (de) 1997-10-30
DE19712233C2 DE19712233C2 (de) 2003-12-11

Family

ID=27532195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712233A Expired - Lifetime DE19712233C2 (de) 1996-03-26 1997-03-24 Flüssigkristallanzeige und Herstellungsverfahren dafür

Country Status (5)

Country Link
US (1) US6100954A (de)
JP (1) JPH1041519A (de)
DE (1) DE19712233C2 (de)
FR (1) FR2746961B1 (de)
GB (1) GB2311653B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0984492A2 (de) * 1998-08-31 2000-03-08 Sel Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit organischem Harz und Prozess zur Herstellung des Bauelementes
DE19752649C2 (de) * 1996-11-29 2002-04-18 Lg Philips Lcd Co Flüssigkristallanzeigevorrichtung und ein Verfahren zu ihrer Herstellung
WO2005076367A1 (en) * 2004-02-09 2005-08-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713783B1 (en) * 1991-03-15 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Compensating electro-optical device including thin film transistors
US5641974A (en) 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
GB9611582D0 (en) * 1996-06-04 1996-08-07 Thin Film Technology Consultan 3D printing and forming of structures
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6940566B1 (en) * 1996-11-26 2005-09-06 Samsung Electronics Co., Ltd. Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
KR100255592B1 (ko) * 1997-03-19 2000-05-01 구본준 액정 표시 장치 구조 및 그 제조 방법
EP1027723B1 (de) * 1997-10-14 2009-06-17 Patterning Technologies Limited Methode zur Herstellung eines elektrischen Kondensators
DE69839935D1 (de) 1997-11-25 2008-10-09 Nec Lcd Technologies Ltd Aktiv-Matrix-Flüssigkristallanzeige und deren Herstellungsverfahren
JPH11243204A (ja) * 1998-02-25 1999-09-07 Matsushita Electric Ind Co Ltd アクティブマトリックス基板及びその液晶表示装置
JP3230664B2 (ja) * 1998-04-23 2001-11-19 日本電気株式会社 液晶表示装置とその製造方法
US6656779B1 (en) * 1998-10-06 2003-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof
US7323634B2 (en) * 1998-10-14 2008-01-29 Patterning Technologies Limited Method of forming an electronic device
EP2284605A3 (de) * 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP4860026B2 (ja) * 1999-03-03 2012-01-25 株式会社半導体エネルギー研究所 表示装置
JP3850005B2 (ja) * 1999-03-03 2006-11-29 パイオニア株式会社 スイッチング素子及び有機エレクトロルミネッセンス素子表示装置
US6677613B1 (en) * 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
KR100292049B1 (ko) * 1999-04-15 2001-06-01 구본준, 론 위라하디락사 액정표시장치
TW527735B (en) 1999-06-04 2003-04-11 Semiconductor Energy Lab Electro-optical device
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100313245B1 (ko) * 1999-08-25 2001-11-07 구본준, 론 위라하디락사 리페어 기능을 갖는 액정표시소자
KR100498630B1 (ko) 1999-09-01 2005-07-01 엘지.필립스 엘시디 주식회사 액정표시장치
WO2001018597A1 (fr) 1999-09-07 2001-03-15 Hitachi, Ltd Afficheur à cristaux liquides
TW480722B (en) * 1999-10-12 2002-03-21 Semiconductor Energy Lab Manufacturing method of electro-optical device
GB9927287D0 (en) * 1999-11-19 2000-01-12 Koninkl Philips Electronics Nv Top gate thin film transistor and method of producing the same
KR20010065038A (ko) * 1999-12-21 2001-07-11 구본준, 론 위라하디락사 박막트랜지스터 및 액정표시장치용 어레이기판 제조방법
JP2001196591A (ja) 2000-01-13 2001-07-19 Internatl Business Mach Corp <Ibm> 薄膜トランジスタ、および薄膜トランジスタの製造方法
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
US6552361B1 (en) * 2000-10-10 2003-04-22 Industrial Technology Research Institute Thin film transistor device
US6774397B2 (en) * 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
TW504846B (en) * 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6734924B2 (en) 2000-09-08 2004-05-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP3749101B2 (ja) * 2000-09-14 2006-02-22 株式会社ルネサステクノロジ 半導体装置
US6511869B2 (en) * 2000-12-05 2003-01-28 International Business Machines Corporation Thin film transistors with self-aligned transparent pixel electrode
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
KR100441433B1 (ko) * 2001-04-12 2004-07-22 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
KR20020091705A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터 액정표시소자의 제조방법
TW588570B (en) * 2001-06-18 2004-05-21 Semiconductor Energy Lab Light emitting device and method of fabricating the same
US6693297B2 (en) * 2001-06-18 2004-02-17 International Business Machines Corporation Thin film transistor formed by an etching process with high anisotropy
US6956240B2 (en) * 2001-10-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100796756B1 (ko) * 2001-11-12 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7358104B2 (en) 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
AU2002343058A1 (en) * 2001-12-19 2003-06-30 Merck Patent Gmbh Organic field effect transistor with an organic dielectric
TW200401944A (en) * 2002-02-01 2004-02-01 Seiko Epson Corp Circuit substrate, electro-optical device and electronic appliances
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
TW564327B (en) * 2002-10-14 2003-12-01 Hannstar Display Corp Active color filter on array structure and its manufacturing method
TW583466B (en) * 2002-12-09 2004-04-11 Hannstar Display Corp Structure of liquid crystal display
JP2004198567A (ja) * 2002-12-17 2004-07-15 Fujitsu Display Technologies Corp 液晶表示装置用基板及びそれを備えた液晶表示装置
KR100745415B1 (ko) * 2002-12-27 2007-08-03 엘지.필립스 엘시디 주식회사 액정 표시패널의 데이터 패드부 및 그 제조방법
US6950299B2 (en) 2003-02-13 2005-09-27 Plastic Logic Limited Non-linear capacitors
GB0303267D0 (en) * 2003-02-13 2003-03-19 Plastic Logic Ltd Non lineur capacitors
KR100611148B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 사용하는 유기전계발광소자
JP4338511B2 (ja) * 2003-12-24 2009-10-07 シャープ株式会社 液晶表示装置
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
JP2005203579A (ja) * 2004-01-16 2005-07-28 Chi Mei Electronics Corp 配線抵抗を低減したアレイ基板およびその製造方法
JP4281584B2 (ja) * 2004-03-04 2009-06-17 セイコーエプソン株式会社 半導体装置の製造方法
KR101116817B1 (ko) * 2004-06-30 2012-02-28 엘지디스플레이 주식회사 유기 절연막을 포함하는 액정 패널 및 그 제조 방법
KR101112539B1 (ko) * 2004-07-27 2012-02-15 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
WO2006019157A1 (ja) 2004-08-20 2006-02-23 National Institute Of Advanced Industrial Science And Technology 半導体素子及びその製造方法
JP4450834B2 (ja) * 2004-08-24 2010-04-14 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
GB2418062A (en) * 2004-09-03 2006-03-15 Seiko Epson Corp An organic Field-Effect Transistor with a charge transfer injection layer
US7265003B2 (en) * 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
KR101139522B1 (ko) * 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US20070299176A1 (en) * 2005-01-28 2007-12-27 Markley Thomas J Photodefinable low dielectric constant material and method for making and using same
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
KR20070002933A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
US8222646B2 (en) * 2005-07-08 2012-07-17 The Hong Kong University Of Science And Technology Thin-film transistors with metal source and drain and methods of fabrication
TWI295088B (en) * 2005-09-12 2008-03-21 Ind Tech Res Inst Organic thin film transistor with contact hole and method for fabricating the same
JP5098153B2 (ja) * 2005-11-01 2012-12-12 凸版印刷株式会社 有機トランジスタおよびその製造方法
KR101230305B1 (ko) * 2005-12-08 2013-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JPWO2007086368A1 (ja) * 2006-01-30 2009-06-18 シャープ株式会社 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
JP4458048B2 (ja) * 2006-02-23 2010-04-28 カシオ計算機株式会社 薄膜トランジスタの製造方法
EP2385423A1 (de) * 2006-07-19 2011-11-09 Sharp Kabushiki Kaisha Aktivmatrixsubstrat, Flüssigkristallanzeige, Fernsehempfänger
JP2007027773A (ja) * 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
EP1936712A1 (de) * 2006-12-23 2008-06-25 ETH Zürich Organische Feldeffekttransistoren mit polymerem Gate-Dielektrikum und Herstellungsverfahren dafür
JP4544251B2 (ja) * 2007-02-27 2010-09-15 ソニー株式会社 液晶表示素子および表示装置
US20080264672A1 (en) * 2007-04-26 2008-10-30 Air Products And Chemicals, Inc. Photoimprintable Low Dielectric Constant Material and Method for Making and Using Same
GB0709093D0 (en) * 2007-05-11 2007-06-20 Plastic Logic Ltd Electronic device incorporating parylene within a dielectric bilayer
KR101294731B1 (ko) * 2007-06-04 2013-08-16 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법
KR20090037725A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
KR101414043B1 (ko) 2007-12-04 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP2009302352A (ja) * 2008-06-13 2009-12-24 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP2010062276A (ja) * 2008-09-03 2010-03-18 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
KR101285637B1 (ko) * 2008-12-26 2013-07-12 엘지디스플레이 주식회사 전기영동 표시장치용 어레이 기판과 그 제조 방법 및 리페어 방법
CN101826532B (zh) * 2009-03-06 2012-05-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
WO2011043170A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101681234B1 (ko) * 2009-11-09 2016-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP5604087B2 (ja) * 2009-11-27 2014-10-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102648525B (zh) 2009-12-04 2016-05-04 株式会社半导体能源研究所 显示装置
WO2011141946A1 (ja) 2010-05-10 2011-11-17 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
US8803129B2 (en) 2011-10-11 2014-08-12 International Business Machines Corporation Patterning contacts in carbon nanotube devices
CN103367454A (zh) * 2012-03-31 2013-10-23 联胜（中国）科技有限公司 薄膜晶体管、其制作方法及应用其的主动矩阵显示面板
WO2013183254A1 (ja) * 2012-06-08 2013-12-12 パナソニック株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN103077943B (zh) * 2012-10-26 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
US9583516B2 (en) 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
JP2016038434A (ja) 2014-08-06 2016-03-22 株式会社ジャパンディスプレイ 液晶表示装置
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN105304653B (zh) * 2015-11-27 2018-07-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
CN105609422B (zh) 2016-03-04 2019-04-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN109801923A (zh) * 2017-11-16 2019-05-24 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100350A (en) * 1980-01-11 1981-08-12 Kuraray Co Ltd Fet comparison electrode
US4636038A (en) * 1983-07-09 1987-01-13 Canon Kabushiki Kaisha Electric circuit member and liquid crystal display device using said member
JPH0669096B2 (ja) * 1983-08-19 1994-08-31 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果トランジスタ
JPS60104129A (ja) * 1983-11-11 1985-06-08 Hitachi Ltd フッ素含有ポリアミド酸誘導体及びポリイミドの製造方法
JPS62140466A (ja) * 1985-12-16 1987-06-24 Matsushita Electric Ind Co Ltd 薄膜トランジスタ回路の製造方法
EP0237017B1 (de) * 1986-03-11 1995-09-06 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Elektrische oder elektronische Anordnung mit einer dünnen Schicht aus Polyimid
JPH0770708B2 (ja) * 1986-03-25 1995-07-31 株式会社東芝 電界効果トランジスタ
JPH065755B2 (ja) * 1987-01-16 1994-01-19 ホシデン株式会社 薄膜トランジスタ
JP2521752B2 (ja) * 1987-05-11 1996-08-07 沖電気工業株式会社 液晶表示装置
JPS63289965A (ja) * 1987-05-22 1988-11-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
US5246782A (en) * 1990-12-10 1993-09-21 The Dow Chemical Company Laminates of polymers having perfluorocyclobutane rings and polymers containing perfluorocyclobutane rings
CA2070836C (en) * 1989-12-08 2002-04-02 Frank W. Mercer Electronic articles containing a fluorinated poly(arlene ether) dielectric
JP3126726B2 (ja) * 1990-11-30 2001-01-22 株式会社日立製作所 配線構造体とその製造方法
JP3053848B2 (ja) * 1990-07-09 2000-06-19 シャープ株式会社 アクティブマトリクス基板
JP2963529B2 (ja) * 1990-10-29 1999-10-18 シャープ株式会社 アクティブマトリクス表示装置
JPH04357877A (ja) * 1991-06-03 1992-12-10 Ricoh Co Ltd 薄膜トランジスタ
US5442237A (en) * 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric
JPH05156021A (ja) * 1991-12-11 1993-06-22 Fujitsu Ltd 有機硅素重合体と半導体装置の製造方法
JPH05283542A (ja) * 1992-03-31 1993-10-29 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JP3161040B2 (ja) * 1992-06-16 2001-04-25 ソニー株式会社 半導体装置の製造方法
JP3073327B2 (ja) * 1992-06-30 2000-08-07 キヤノン株式会社 堆積膜形成方法
JPH06112336A (ja) * 1992-09-29 1994-04-22 Fujitsu Ltd 半導体装置の製造方法
JP2622484B2 (ja) * 1992-11-24 1997-06-18 キヤノン 株式会社 電気回路基板及びこれを用いた液晶装置
EP0603866B1 (de) * 1992-12-25 2002-07-24 Sony Corporation Substrat mit aktiver Matrix
JPH0758335A (ja) * 1993-08-19 1995-03-03 Toshiba Corp 薄膜トランジスタ及び液晶表示装置
WO1995017006A1 (en) * 1993-12-13 1995-06-22 National Semiconductor Corporation A method of planarizing a dielectric layer of an integrated circuit
EP0661731B1 (de) * 1993-12-28 2000-05-31 Applied Materials, Inc. Gasphasenabscheidungsverfahren in einer einzigen Kammer für Dünnfilmtransistoren
JPH07202147A (ja) * 1993-12-28 1995-08-04 Canon Inc 半導体装置
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5486939A (en) * 1994-04-28 1996-01-23 Xerox Corporation Thin-film structure with insulating and smoothing layers between crossing conductive lines
GB9409713D0 (en) * 1994-05-14 1994-07-06 Electrotech Equipments Ltd A method of treating a semi-conductor wafer
JP2723051B2 (ja) * 1994-08-30 1998-03-09 日本電気株式会社 半導体装置
KR0175677B1 (ko) * 1994-06-13 1999-05-15 가네꼬 히사시 불소 함유 폴리이미드 필름의 제조방법
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
US5641974A (en) * 1995-06-06 1997-06-24 Ois Optical Imaging Systems, Inc. LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween
JP3049689B2 (ja) * 1995-09-14 2000-06-05 キヤノン株式会社 液晶表示装置
US5821621A (en) * 1995-10-12 1998-10-13 Texas Instruments Incorporated Low capacitance interconnect structure for integrated circuits
JP3319561B2 (ja) * 1996-03-01 2002-09-03 株式会社東芝 液晶表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19752649C2 (de) * 1996-11-29 2002-04-18 Lg Philips Lcd Co Flüssigkristallanzeigevorrichtung und ein Verfahren zu ihrer Herstellung
EP0984492A2 (de) * 1998-08-31 2000-03-08 Sel Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit organischem Harz und Prozess zur Herstellung des Bauelementes
EP0984492A3 (de) * 1998-08-31 2000-05-17 Sel Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit organischem Harz und Prozess zur Herstellung des Bauelementes
US6555420B1 (en) 1998-08-31 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing semiconductor device
WO2005076367A1 (en) * 2004-02-09 2005-08-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
US6100954A (en) 2000-08-08
GB9706354D0 (en) 1997-05-14
JPH1041519A (ja) 1998-02-13
GB2311653B (en) 1999-08-04
DE19712233C2 (de) 2003-12-11
FR2746961A1 (fr) 1997-10-03
FR2746961B1 (fr) 2000-01-14
GB2311653A (en) 1997-10-01

Similar Documents

Publication Publication Date Title
DE19712233C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE4344897B4 (de) Verfahren zur Herstellung von Dünnfilmtransistoren
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE4107318C2 (de) Flüssigkristallanzeigenvorrichtung mit TFT-Matrixsubstrat
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE3602124C2 (de)
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE19714692C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE3714164A1 (de) Fluessigkristallanzeige
DE102006060734B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE19610283A1 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung mit Speicherkondensatoren erhöhter Kapazität und Flüssigkristallvorrichtung
DE19736204A1 (de) Flüssigkristallanzeige mit Dünnschichttransistor und Herstellungsverfahren dafür
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE19746055A1 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102018202462B4 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE19650787A1 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE69633533T2 (de) Herstellung eines Gitters mit metallischen Abtastzeilen zur Steuerung von Halbleiter-Gitterzeilen
DE112017004423T5 (de) Aktivmatrixsubstrat und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R071 Expiry of right