DE19721935C1 - Chip carrier arrangement - Google Patents

Chip carrier arrangement

Info

Publication number
DE19721935C1
DE19721935C1 DE1997121935 DE19721935A DE19721935C1 DE 19721935 C1 DE19721935 C1 DE 19721935C1 DE 1997121935 DE1997121935 DE 1997121935 DE 19721935 A DE19721935 A DE 19721935A DE 19721935 C1 DE19721935 C1 DE 19721935C1
Authority
DE
Germany
Prior art keywords
circuit board
chip
substrate
carrier arrangement
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1997121935
Other languages
German (de)
Inventor
Eduard Bergmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leopold Kostal GmbH and Co KG
Original Assignee
Leopold Kostal GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7830505&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE19721935(C1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Leopold Kostal GmbH and Co KG filed Critical Leopold Kostal GmbH and Co KG
Priority to DE1997121935 priority Critical patent/DE19721935C1/en
Application granted granted Critical
Publication of DE19721935C1 publication Critical patent/DE19721935C1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4056—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to additional heatsink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

The chip carrier arrangement has a substrate (2) carrying at least one chip (1). It also has a circuit board (4). The substrate main surfaces are associated with the lower side of the circuit board (4) and is fastened to it. At least one recess (8) is provided in the circuit board (4) to receive the chip (1). The chip (1) has several bond surfaces on its side furthest from the substrate (2). These are each electrically connected via a bond conductor (10) to a conductive track on the upper side of the circuit board (4). The bond conductors (10) are completely surrounded by an insulating resin (15). The substrate (2) has several electric conductor parts (13) on its main surface (3) nearest the lower side of the circuit board (4). These conductor parts (13) are each connected to a first (12) and a second (14) contact point. Several first contact points are provided on the foot side of the chip (1), via which the chip (1) is also electrically connected to the electric conductor parts.

Description

Die vorliegende Erfindung betrifft eine gemäß Hauptanspruch konzipierte Chipträgeranordnung.The present invention relates to a designed according to the main claim Chip carrier arrangement.

Derartige Chipträgeranordnungen sind in der Regel für eine sichere Festlegung, Kontaktierung und Verschaltung zumeist mehrerer auf einem Substrat angeordneter und funktionell einer Leiterplatte zugeordneter Chipbausteine vorgesehen.Such chip carrier arrangements are generally for a secure fixing, Contacting and wiring mostly several arranged on a substrate and functionally assigned to a printed circuit board chip modules.

Durch die US 4,729,061 ist eine Chipträgeranordnung bekanntgeworden, die aus einem zumindest einen Chip tragenden Substrat und einer Leiterplatte besteht, wobei das Substrat mit einer seiner beiden Hauptflächen der Unterseite der Leiterplatte zugeordnet und an dieser befestigt ist. In der Leiterplatte ist zumindest eine Ausnehmung vorhanden, in der ein Chip zu liegen kommt. Der Chip ist über Bondungen elektrisch leitend mit auf der Leiterplatte vorhandenen Leiterbahnen verbunden, sowie mit einer gänzlich aus Isolierstoff bestehenden Vergußmasse umgeben. Außerdem weist das Substrat auf seiner der Unterseite der Leiterplatte zugeordneten Hauptfläche mehrere elektrische Leiterflächen auf. Die Leiterflächen stehen dabei jeweils einerseits elektrisch leitend mit einer ersten Kontaktstelle und andererseits mit einer zweiten Kontaktstelle in Verbindung. A chip carrier arrangement has become known from US Pat. No. 4,729,061 an at least one chip-carrying substrate and a printed circuit board, the substrate having one of its two major surfaces at the bottom of the Printed circuit board assigned and attached to this. At least in the circuit board there is a recess in which a chip comes to rest. The chip is over Electrically conductive bonds with conductor tracks on the circuit board connected, as well as with a potting compound consisting entirely of insulating material surround. In addition, the substrate has on the underside of the circuit board assigned main surface several electrical conductor surfaces. The conductor surfaces are each electrically conductive with a first contact point and on the other hand in connection with a second contact point.  

Eine ähnliche Chipträgeranordnung mit Substrat und Leiterplatte ist der JP 8-330704 A zu entnehmen.A similar chip carrier arrangement with substrate and circuit board is the JP 8-330704 A.

Durch das "Handbuch der Leiterplattentechnik", Band 2: Neue Verfahren, Neue Technologien, Erste Auflage von 1991, Seiten 111-120 sind Chipträgeranordnungen bekanntgeworden, die ein Substrat mit zumindest einem darauf befindlichen Chip aufweisen. Das Substrat ist an der Unterseite einer elektrischen Leiterplatte festgelegt, wobei der Chip in einer in der Leiterplatte vorhandenen Ausnehmung zu liegen kommt. Zur Kontaktierung weist der Chip an seine Kopfseite mehrere Bondflächen auf, über die durch einen Bondvorgang mehrere elektrisch leitende Verbindung zu den auf der Oberseite der Leiterplatte angeordneten Leiterbahnen hergestellt werden. Um den Chip und die empfindlichen Bondleiter vor Beschädigungen zu schützen, sind diese vollkommen von einer Vergußmasse umgeben. Bei einer solchen Chipträgeranordnung ist das Substrat jedoch lediglich in mechanischer Hinsicht von funktioneller Bedeutung, d. h. das Substrat stellt lediglich die Befestigung des Chipbausteines bzw. der Chipbausteine und die Zuordnung zur Leiterplatte sicher. Die für die Funktionen notwendigen elektrischen Verbindungen und Verschaltungen müssen einzig und allein über entsprechende Kontaktstellen und Leiterbahnen der Leiterplatte hergestellt werden.Through the "Manual of PCB technology", Volume 2: New processes, new ones Technologies, First edition from 1991, pages 111-120 Chip carrier arrangements have become known which have a substrate with at least one have chip located on it. The substrate is at the bottom of one electrical circuit board set, with the chip in one in the circuit board existing recess comes to rest. The chip instructs for contacting its head side on several bonding surfaces, over which by a bonding process several electrically conductive connection to those on the top of the circuit board arranged conductor tracks are produced. To the chip and the sensitive To protect bond conductors from damage, they are completely one Potting compound surrounded. With such a chip carrier arrangement, the substrate is however, only of functional importance in mechanical terms, i.e. H. the The substrate merely provides the attachment of the chip component or the chip components and the assignment to the circuit board safely. The necessary for the functions electrical connections and interconnections only have to be done Corresponding contact points and conductor tracks of the printed circuit board are produced.

Außerdem ist durch die US 5,381,039 eine Chipträgeranordnung bekanntgeworden, dessen Chip an seiner dem Substrat zugewandten Fußseite Kontaktstellen aufweist, die elektrisch leitend mit einer auf dem Substrat vorhandenen Leiterbahnstruktur in Verbindung stehen.In addition, a chip carrier arrangement has become known from US Pat. No. 5,381,039. whose chip has contact points on its foot side facing the substrate, which is electrically conductive with an interconnect structure present on the substrate in Connect.

Der vorliegenden Erfindung liegt deshalb die Aufgabe zugrunde, eine Chipträgeranordnung derart weiterzubilden, so daß eine kompakt aufgebaute, gegen äußere Einflüsse besonders gut geschützte Anordnung mit hoher Anschlußzahl realisierbar ist. The present invention is therefore based on the object To further develop chip carrier arrangement such that a compact, Arrangement with a high protection against external influences Number of connections is realizable.  

Erfindungsgemäß wird die Aufgabe bei einer Chipträgeranordnung der eingangs erwähnten Art durch die im kennzeichnenden Teil des Hauptanspruches angegebenen Merkmale gelöst.According to the invention, the task at the beginning of a chip carrier arrangement kind mentioned by in the characterizing part of the main claim specified features solved.

Vorteilhaft bei einer derartigen Ausgestaltung einer Chipträgeranordnung ist, daß auf einfache Art und Weise über das Substrat eine Vielzahl unterschiedlicher Verbindungs- bzw. Verschaltungsmöglichkeiten geschaffen sind, wobei die auf dem Substrat realisierten Verbindungs- bzw. Verschaltungsmöglichkeiten eine platzmäßige Entlastung der Leiterplatte schaffen. Damit kann die Chipträgeranordnung bei ein und derselben Funktionsdichte insgesamt wesentlich kompakter ausgeführt werden.With such a configuration of a chip carrier arrangement it is advantageous that in a simple way over the substrate a variety of different Connection or interconnection options are created, the on the Connection or interconnection options realized a substrate Relieve the space on the printed circuit board. So that Chip carrier arrangement essential for one and the same functional density overall be made more compact.

Wird das Substrat mit seiner der Leiterplatte abgewandten Hauptfläche großflächig mit einem Kühlkörper in Verbindung gebracht, so ist darüber hinaus besonders vorteilhaft, daß die beim Betreiben des Chipbausteines bzw. der Chipbausteine entstehende Wärme effektiv abgeführt wird.If the main surface of the substrate facing away from the printed circuit board becomes large associated with a heat sink, so is also special advantageous that the when operating the chip module or the chip modules resulting heat is effectively dissipated.

Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen Gegenstandes sind in den übrigen Unteransprüchen angegeben.Further advantageous refinements of the subject matter according to the invention are specified in the remaining subclaims.

Anhand eines in der Zeichnung im Prinzip dargestellten Ausführungsbeispieles wird die Erfindung näher erläutert.Using an embodiment shown in principle in the drawing the invention explained in more detail.

Wie aus der Zeichnung hervorgeht, besteht eine solche Chipträgeranordnung im wesentlichen aus einem den Chip 1 tragenden Substrat 2, welches mit seiner den Chip 1 aufweisenden Hauptfläche 3 an einer Leiterplatte 4 festgelegt ist.As is apparent from the drawing, such a chip carrier assembly consists essentially of a supporting substrate 1 of the chip 2, which with its having the chip major surface 1 is fixed to a printed circuit board 4. 3

Die Leiterplatte 4 weist sowohl an ihrer Oberseite 5, als auch an ihrer Unterseite 6 mehrere Leiterbahnen 7 auf. Die Leiterbahnen 7 bilden sowohl auf der Oberseite 5, als auch auf der Unterseite 6 eine für die Kontaktierung, Weiterleitung und Verschaltung der Chipträgeranordnung vorgesehene Leiterbahnstruktur. Ein Bestücken mit elektrischen/elektronischen Bauelementen 11 ist zur Realisierung der gewünschten Funktionen sowohl auf der Oberseite 5, als auch auf der Unterseite 6 der Leiterplatte 4 möglich. In die Leiterplatte 4 ist eine Ausnehmung 8 eingebracht, in welcher der auf dem Substrat 2 angeordnete Chip 1 zu liegen kommt. Die den Chip 1 umgebenden Seitenwände der Ausnehmung 8 weisen jeweils einen Wandsteiger 9 auf, welcher die beiden Leiterbahnstrukturen der Leiterplatte 4 in Art einer Durchkontaktierung elektrisch leitend miteinander verbindet. Der Chip 1 selbst weist an seiner dem Substrat 2 abgewandten Kopfseite mehrere Bondflächen auf, die jeweils durch einen Bondleiter 10 elektrisch leitend, mit einer auf der Oberseite 5 der Leiterplatte 4 vorhandenen Leiterbahn 7 in Verbindung stehen.The printed circuit board 4 has a plurality of conductor tracks 7 both on its upper side 5 and on its lower side 6 . The conductor tracks 7 form a conductor track structure provided for the contacting, forwarding and interconnection of the chip carrier arrangement both on the top 5 and on the bottom 6 . Fitting with electrical / electronic components 11 is possible for realizing the desired functions both on the upper side 5 and on the lower side 6 of the printed circuit board 4 . A recess 8 is made in the printed circuit board 4 , in which the chip 1 arranged on the substrate 2 comes to rest. The side walls of the recess 8 surrounding the chip 1 each have a wall riser 9 which connects the two conductor track structures of the printed circuit board 4 to one another in an electrically conductive manner in the manner of a plated-through hole. The chip 1 itself has, on its head side facing away from the substrate 2, a plurality of bonding surfaces, each of which is electrically conductive through a bonding conductor 10 and is connected to a conductor track 7 provided on the upper side 5 of the printed circuit board 4 .

An seiner Fußseite weist der Chip 1 mehrere als Kontaktflächen ausgebildete erste Kontaktstellen 12 auf, die elektrische leitend mit jeweils einem Endbereich einer auf dem Substrat 2 angeordneten elektrischen Leiterstrecke 13 in Verbindung stehen. Um für den Chip 1 eine besonders flexible, vielschichtige Anbindungsmöglichkeit an die Leiterbahnstrukturen der Leiterplatte 4 zu schaffen, sind auf der der Unterseite 6 der Leiterplatte 4 zugewandten Hauptfläche 3 des aus Aluminiumoxyd bestehenden Substrates 2 sind mehrere elektrische Leiterstrecken 13 angeordnet. Die von dem Chip 1 ausgehenden Leiterstrecken 13 stehen mit ihrem anderen Endbereich jeweils elektrisch leitend mit einer zweiten Kontaktstelle 14 in Verbindung, die auf der Unterseite 6 der Leiterplatte 4 vorhanden ist. Die elektrisch leitende Verbindung zwischen den ersten und zweiten Kontaktstellen 12, 14 und den zugehörigen Leiterstrecken 13 wird durch Verlötung hergestellt. Zur Weiterführung steht jede der zweiten Kontaktstellen 14 der Leiterplatte 4 mit zumindest einer Leiterbahn 7 in Verbindung. Somit besteht die Möglichkeit, je nach Bedarf den Chip 1 von seiner Kopfseite aus über Bondleiter 10 und /oder von seiner Fußseite aus über Leiterstrecken 13 an die Leiterbahnstrukturen der Leiterplatte 4 anzuschließen. Selbstverständlich ist es zur platzmäßigen Entlastung der Leiterplatte 4 auch möglich, bestimmte Bereiche der Leiterbahnstrukturen auf das Substrat 2 auszulagern. Sind elektrische Leiterstrecken 13 an einem ihrer Endbereiche als Bondfläche ausgebildet, so kann der Chip 1 je nach Bedarf, von seiner Kopfseite aus über Bondleiter 10 mit diesen Leiterstrecken 13 verbunden werden. Außerdem können Leiterstrecken 13 erste Kontaktstellen 12 und zweite Kontaktstellen 14 miteinander verbinden, die jeweils auf der Unterseite 6 der Leiterplatte 4 vorhanden sind.On its foot side, the chip 1 has a plurality of first contact points 12 designed as contact areas, which are electrically conductively connected to an end region of an electrical conductor path 13 arranged on the substrate 2 . In order to provide the chip 1 with a particularly flexible, multilayered connection option to the conductor track structures of the printed circuit board 4 , a plurality of electrical conductor paths 13 are arranged on the main surface 3 of the substrate 2 made of aluminum oxide facing the underside 6 of the printed circuit board 4 . The other end region of the conductor paths 13 emanating from the chip 1 is in each case electrically conductively connected to a second contact point 14 which is provided on the underside 6 of the printed circuit board 4 . The electrically conductive connection between the first and second contact points 12 , 14 and the associated conductor paths 13 is produced by soldering. For continuation, each of the second contact points 14 of the printed circuit board 4 is connected to at least one conductor track 7 . Thus, there is the possibility, as required, of connecting the chip 1 from its head side via bond conductors 10 and / or from its foot side via conductor paths 13 to the conductor track structures of the printed circuit board 4 . To relieve the space on the printed circuit board 4, it is of course also possible to outsource certain regions of the conductor track structures to the substrate 2 . If electrical conductor paths 13 are designed as a bonding surface at one of their end regions, the chip 1 can be connected to these conductor paths 13 from its top side via bond conductors 10 as required. In addition, conductor paths 13 can connect first contact points 12 and second contact points 14 , which are each present on the underside 6 of the printed circuit board 4 .

Um einen sicheren Schutz vor Beschädigungen zu bieten, sind sowohl der Chip 1, als auch die daran angeschlossenen, auf die Oberseite 5 der Leiterplatte 4 kontaktgebend geführten Bondleiter 10 von einer aus Isolierstoff bestehenden Vergußmasse 15 umgeben. Die Vergußmasse 15 umschließt den Chip 1 und die Bondleiter 10 vollkommen und füllt die Ausnehmung 8 der Leiterplatte 4 vollkommen aus. Um einen gesteigerten Schutz zu realisieren, ist die den Chip 1 aufnehmende Ausnehmung 8 samt der Vergußmasse 15 zusätzlich von einer Kunststoffkappe 16 abgedeckt. Die Kunststoffkappe 16 ist dabei über Clipselemente an der Leiterplatte 4 festgelegt.In order to offer reliable protection against damage, both the chip 1 and the bonded bond conductors 10 connected to it and made contact-making on the upper side 5 of the printed circuit board 4 are surrounded by a potting compound 15 made of insulating material. The potting compound 15 completely surrounds the chip 1 and the bond conductor 10 and completely fills the recess 8 in the printed circuit board 4 . In order to achieve increased protection, the recess 8 receiving the chip 1 together with the casting compound 15 is additionally covered by a plastic cap 16 . The plastic cap 16 is fixed on the printed circuit board 4 by means of clip elements.

Selbstverständlich können, wie bereits erwähnt, auf dem Substrat 2 mehrere Chips 1 angeordnet sein, wobei dann entweder mehrere oder eine größere Ausnehmung 8 zur Aufnahme der Chips 1 in der Leiterplatte 4 vorhanden sind bzw. ist. Of course, as already mentioned, a plurality of chips 1 can be arranged on the substrate 2 , in which case either several or a larger recess 8 for receiving the chips 1 are or are present in the printed circuit board 4 .

Um die beim Betreiben des Chip 1 bzw. der Chips 1 entstehende Wärme effektiv abführen zu können, kommt das Substrat 2 mit seiner der Leiterplatte 4 abgewandten Hauptfläche großflächig an einen Kühlkörper 17 zur Anlage. Zur guten Wärmeübertragung ist dabei zwischen dem Substrat 2 und dem Kühlkörper 17 ein Wärmeleitkleber vorhanden. Außerdem ist die Leiterplatte 4 über Schrauben 19 an den Kühlkörper 17 angeschraubt, so daß durch die Verschraubung eine innige Verbindung zwischen dem Substrat 2 und dem Kühlkörper 17 hergestellt ist.In order to be able to effectively dissipate the heat generated when operating the chip 1 or the chip 1 , the main surface of the substrate 2 facing away from the printed circuit board 4 comes into contact with a heat sink 17 over a large area. For good heat transfer, a thermal adhesive is present between the substrate 2 and the heat sink 17 . In addition, the circuit board 4 is screwed to the heat sink 17 by means of screws 19 , so that an intimate connection between the substrate 2 and the heat sink 17 is produced by the screw connection.

Claims (16)

1. Chipträgeranordnung, bestehend aus einem zumindest einen Chip (1) tragenden Substrat (2) und einer Leiterplatte (4), wobei das Substrat (2) mit einer seiner beiden Hauptflächen der Unterseite (6) der Leiterplatte (4) zugeordnet und an dieser befestigt ist und daß in der Leiterplatte (4) zumindest eine Ausnehmung (8) vorhanden ist, in der zumindest ein Chip (1) zu liegen kommt, und daß der Chip (1) auf seiner dem Substrat (2) abgewandten Kopfseite mehrere Bondflächen aufweist, die jeweils über einen Bondleiter (10) elektrisch leitend mit einer auf der Oberseite (5) der Leiterplatte (4) vorhandenen Leiterbahn (7) in Verbindung stehen, und daß die Bondleiter (10) gänzlich mit einer aus Isolierstoff bestehenden Vergußmasse (15) umgeben sind, und daß das Substrat (2) auf seiner der Unterseite (6) der Leiterplatte (4) zugeordneten Hauptfläche (3) mehrere elektrische Leiterstrecken (13) aufweist, die jeweils einerseits elektrisch leitend mit einer ersten Kontaktstelle (12) und andererseits mit einer zweiten Kontaktstelle (14) zumindest eines Kontaktpartners in Verbindung stehen, und daß eine Vielzahl von ersten Kontaktstellen (12) an der Fußseite des Chip (1) vorhanden sind, über die der Chip (1) zusätzlich elektrisch leitend mit den elektrischen Leiterstrecken (13) des Substrates (2) in Verbindung steht. 1. Chip carrier arrangement, consisting of at least one chip ( 1 ) carrying substrate ( 2 ) and a circuit board ( 4 ), the substrate ( 2 ) with one of its two main surfaces being associated with the underside ( 6 ) of the circuit board ( 4 ) and on the latter is fixed and that in the circuit board ( 4 ) there is at least one recess ( 8 ) in which at least one chip ( 1 ) comes to rest, and that the chip ( 1 ) has a plurality of bonding surfaces on its head side facing away from the substrate ( 2 ) , each of which is connected via a bond conductor ( 10 ) in an electrically conductive manner to a conductor track ( 7 ) provided on the top side ( 5 ) of the printed circuit board ( 4 ), and that the bond conductors ( 10 ) are made entirely of a casting compound ( 15 ) made of insulating material. are surrounded, and that the substrate ( 2 ) has on its main surface ( 3 ) assigned to the underside ( 6 ) of the printed circuit board ( 4 ) a plurality of electrical conductor paths ( 13 ), each of which is electrically conductive on the one hand nd are connected to a first contact point ( 12 ) and on the other hand to a second contact point ( 14 ) of at least one contact partner, and that there are a large number of first contact points ( 12 ) on the foot side of the chip ( 1 ) via which the chip ( 1 ) is also connected in an electrically conductive manner to the electrical conductor paths ( 13 ) of the substrate ( 2 ). 2. Chipträgeranordnung nach Anspruch 1, dadurch gekennzeichnet, daß sowohl die erste Kontaktstelle (12), als auch die zweite Kontaktstelle (14) mit zumindest einer Leiterbahn (7) der Leiterplatte (4) in Verbindung stehen.2. Chip carrier arrangement according to claim 1, characterized in that both the first contact point ( 12 ) and the second contact point ( 14 ) with at least one conductor track ( 7 ) of the circuit board ( 4 ) are connected. 3. Chipträgeranordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Leiterplatte (4) an ihrer Unterseite (6) zumindest eine zweite Kontaktstelle (14) aufweist und daß der Chip (1) und die Leiterplatte (4) die beiden Kontaktpartner der eine elektrisch leitende Verbindung zwischen der ersten und der zweiten Kontaktstelle (12, 14) herstellenden, elektrischen Leiterstrecke (13) des Substrates (2) darstellen.3. Chip carrier arrangement according to one of claims 1 or 2, characterized in that the circuit board ( 4 ) on its underside ( 6 ) has at least a second contact point ( 14 ) and that the chip ( 1 ) and the circuit board ( 4 ) the two contact partners which represent an electrically conductive connection between the first and the second contact point ( 12 , 14 ), electrical conductor path ( 13 ) of the substrate ( 2 ). 4. Chipträgeranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zumindest eine elektrische Leiterstrecke (13) des Substrates (2) zumindest an einem ihrer beiden Endbereiche als Bondfläche ausgebildet und über einen Bondleiter (10) elektrisch leitend mit einer auf der Oberseite (5) der Leiterplatte (4) vorhandenen Leiterbahn (7) verbunden ist.4. Chip carrier arrangement according to one of claims 1 to 3, characterized in that at least one electrical conductor path ( 13 ) of the substrate ( 2 ) is formed at least on one of its two end regions as a bonding surface and via a bonding conductor ( 10 ) electrically conductive with one on the top ( 5 ) the circuit board ( 4 ) existing conductor track ( 7 ) is connected. 5. Chipträgeranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zumindest eine Leiterstrecke (13) des Substrates (2) zumindest an einem ihrer beiden Endbereiche als Kontaktfläche ausgebildet und über Lot elektrisch leitend mit einer auf der Unterseite (6) der Leiterplatte (4) vorhandenen ersten bzw. zweiten Kontaktstelle (12, 14) verbunden ist.5. Chip carrier arrangement according to one of claims 1 to 4, characterized in that at least one conductor path ( 13 ) of the substrate ( 2 ) is formed at least at one of its two end regions as a contact surface and electrically conductive via solder with one on the underside ( 6 ) of the circuit board ( 4 ) existing first or second contact point ( 12 , 14 ) is connected. 6. Chipträgeranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sowohl auf der Oberseite (5), als auch auf der Unterseite (6) der Leiterplatte (4) jeweils mehrere, mit elektrischen und/oder elektronischen Bauteilen (11) bestückbare, insgesamt jeweils eine Leiterbahnstruktur bildende Leiterbahnen (7) vorhanden sind.6. Chip carrier arrangement according to one of claims 1 to 5, characterized in that both on the top ( 5 ) and on the underside ( 6 ) of the circuit board ( 4 ) each have several, with electrical and / or electronic components ( 11 ) can be fitted , a total of conductor tracks ( 7 ) forming a conductor track structure are present. 7. Chipträgeranordnung nach Anspruch 6, dadurch gekennzeichnet, daß die auf der Oberseite (5) und der Unterseite (6) der Leiterplatte (4) vorhandenen Leiterbahnstrukturen über zumindest ein Kontaktelement elektrisch leitend miteinander in Verbindung stehen.7. Chip carrier arrangement according to claim 6, characterized in that the on the top ( 5 ) and the bottom ( 6 ) of the printed circuit board ( 4 ) existing conductor structures are electrically conductively connected to one another via at least one contact element. 8. Chipträgeranordnung nach Anspruch 7, dadurch gekennzeichnet, daß das Kontaktelement als sogenannter Wandsteiger (9) ausgebildet ist.8. Chip carrier arrangement according to claim 7, characterized in that the contact element is designed as a so-called wall climber ( 9 ). 9. Chipträgeranordnung nach Anspruch 8, dadurch gekennzeichnet, daß zumindest ein Wandsteiger (9) an einer der den Chip (1) umgebenden Seitenwände der in der Leiterplatte (4) vorhandenen Ausnehmung (8) angeordnet ist.9. Chip carrier arrangement according to claim 8, characterized in that at least one wall riser ( 9 ) on one of the chip ( 1 ) surrounding side walls of the existing in the circuit board ( 4 ) recess ( 8 ) is arranged. 10. Chipträgeranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die der Leiterplatte (4) zugewandte Hauptfläche (3) des Substrates (2) über einen Kleber mit der Unterseite (6) der Leiterplatte (4) in Verbindung steht.10. Chip carrier arrangement according to one of claims 1 to 9, characterized in that the circuit board ( 4 ) facing the main surface ( 3 ) of the substrate ( 2 ) via an adhesive with the underside ( 6 ) of the circuit board ( 4 ) in connection. 11. Chipträgeranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß das Substrat (2) mit seiner der Leiterplatte (4) abgewandten Hauptfläche großflächig an einem Kühlkörper (17) zur Anlage kommt.11. Chip carrier arrangement according to one of claims 1 to 10, characterized in that the substrate ( 2 ) with its main surface facing away from the printed circuit board ( 4 ) comes to rest over a large area on a heat sink ( 17 ). 12. Chipträgeranordnung nach Anspruch 11, dadurch gekennzeichnet, daß zwischen dem Substrat (2) und dem Kühlkörper (17) ein Wärmeleitkleber (18) vorhanden ist.12. Chip carrier arrangement according to claim 11, characterized in that a heat-conducting adhesive ( 18 ) is present between the substrate ( 2 ) and the heat sink ( 17 ). 13. Chipträgeranordnung nach einem der Ansprüche 11 bis 12, dadurch gekennzeichnet, daß die Leiterplatte (4) über eine Verschraubung an dem Kühlkörper (17) befestigt ist.13. Chip carrier arrangement according to one of claims 11 to 12, characterized in that the circuit board ( 4 ) is fastened via a screw connection to the heat sink ( 17 ). 14. Chipträgeranordnung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß das Substrat (2) aus Aluminiumoxyd besteht.14. Chip carrier arrangement according to one of claims 1 to 13, characterized in that the substrate ( 2 ) consists of aluminum oxide. 15. Chipträgeranordnung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß der Kühlkörper (17) aus einer Aluminiumlegierung besteht. 15. Chip carrier arrangement according to one of claims 11 to 13, characterized in that the heat sink ( 17 ) consists of an aluminum alloy. 16. Chipträgeranordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß die den Chip (1) aufnehmende Ausnehmung der Leiterplatte (4) von einer an der Leiterplatte (4) befestigten Kunststoffkappe (16) abgedeckt ist.16. Chip carrier arrangement according to one of claims 1 to 15, characterized in that the chip ( 1 ) receiving recess of the circuit board ( 4 ) by a on the circuit board ( 4 ) attached plastic cap ( 16 ) is covered.
DE1997121935 1997-05-26 1997-05-26 Chip carrier arrangement Expired - Fee Related DE19721935C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1997121935 DE19721935C1 (en) 1997-05-26 1997-05-26 Chip carrier arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997121935 DE19721935C1 (en) 1997-05-26 1997-05-26 Chip carrier arrangement

Publications (1)

Publication Number Publication Date
DE19721935C1 true DE19721935C1 (en) 1998-12-10

Family

ID=7830505

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997121935 Expired - Fee Related DE19721935C1 (en) 1997-05-26 1997-05-26 Chip carrier arrangement

Country Status (1)

Country Link
DE (1) DE19721935C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19859739A1 (en) * 1998-12-23 2000-07-06 Bosch Gmbh Robert Heat sink for electronic control device has power component thermally coupled to heat sink block on underside of component carrier via heat conduction plate in component reception opening in component carrier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US5381039A (en) * 1993-02-01 1995-01-10 Motorola, Inc. Hermetic semiconductor device having jumper leads
JPH08330704A (en) * 1995-06-02 1996-12-13 Hitachi Ltd Electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US5381039A (en) * 1993-02-01 1995-01-10 Motorola, Inc. Hermetic semiconductor device having jumper leads
JPH08330704A (en) * 1995-06-02 1996-12-13 Hitachi Ltd Electronic device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HERRMANN, Günther, EGERER, Karl A.: Handbuch der Leiterplattentechnik-Neue VerfahrenÈNeue Technologien, Bd. 2, 1. Aufl., 1991: 7968 Saulgau Eugen G. Leuze Verlag, S. 111-120 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19859739A1 (en) * 1998-12-23 2000-07-06 Bosch Gmbh Robert Heat sink for electronic control device has power component thermally coupled to heat sink block on underside of component carrier via heat conduction plate in component reception opening in component carrier

Similar Documents

Publication Publication Date Title
DE19854180B4 (en) Module housing for semiconductor components
EP0931346B1 (en) Microelectronic component with a sandwich design
EP1255299B1 (en) Power semiconductor device with pressure contact
DE10056832B4 (en) The semiconductor device module unit
EP0920055B1 (en) Cooling device for a heat generating component on a printed board
EP1450404B1 (en) Assembly in pressure contact with a power semiconductor module
DE19700963C2 (en) Method for producing a power module with an active semiconductor component and a circuit arrangement having passive semiconductor components
DE10393437T5 (en) Semiconductor device assembly
EP0649565A1 (en) Fitting unit for multilayer hybrid circuit with power components
EP0805494A2 (en) Semiconductor multilayer power module having high package density
WO1998015005A9 (en) Microelectronic component with a sandwich design
DE4305793A1 (en) Power module
EP0935818B1 (en) Electronic control apparatus
DE10162749A1 (en) circuitry
DE102005053974B3 (en) Electrical circuit arrangement has heat sink thermally coupled to a circuit carrier for electronic components and a second carrier within the first having an electronic component between it and the heat sink
DE19509441A1 (en) Hybrid integrated circuit
DE19859739A1 (en) Heat sink for electronic control device has power component thermally coupled to heat sink block on underside of component carrier via heat conduction plate in component reception opening in component carrier
DE3305167C2 (en) Electrical circuit arrangement with a circuit board
EP1106040A1 (en) Method for producing interconnections with electrically conductive cross connections between the top and the bottom part of a substrate and interconnections having such cross connections
WO2005106954A2 (en) Power semiconductor circuit and method for producing a power semiconductor circuit
WO2007045112A1 (en) Power housing for semiconductor chips and the arrangement thereof for heat dissipation
DE19721935C1 (en) Chip carrier arrangement
EP0776041B1 (en) Semiconductor power module
EP0463589A2 (en) Semiconductor power module having an integrated control plate and an error protection plate
DE19928576C2 (en) Surface mountable LED device with improved heat dissipation

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8320 Willingness to grant licenses declared (paragraph 23)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202