DE19738129A1 - Mikroprozessor mit A/D-Umsetzer - Google Patents

Description

Die vorliegende Erfindung betrifft einen Mikroprozessor und insbesondere einen Mikroprozessor, der mit einem A/D-Um­ setzer ausgerüstet ist.

Derzeit sind als A/D-Umsetzer, die in 8-Bit-Einchip- Mikroprozessoren eingebaut sind, 8-Bit-A/D-Umsetzer wegen ihrer Genauigkeit am weitesten verbreitet. In Anwendungen wie etwa bei Batterieladevorgängen, die eine genauere Steuerung erfordern (z. B. die Steuerung einer wieder-) aufladbaren Cadmiumbatterie), muß der Mikroprozessor eine genauere Steuerung, z. B. eine 10-Bit- A/D-Umsetzung, ermöglichen. Um diese Forderung zu erfüllen, ist es unwirtschaftlich, Mikroprozessoren, die mit 10-Bit-A/D-Umsetzern ausgerüstet sind, getrennt von Mikroprozessoren, die mit 8-Bit-A/D-Umsetzern ausgerüstet sind, zu entwickeln. Somit ist die Entwicklung eines Mikroprozessors mit einem 10-Bit-A/D-Umsetzer wünschenswert, der einen 8-Bit-A/D-Umsetzungsmodus und einen 10-Bit-A/D-Umsetzungsmodus besitzt, zwischen denen gewählt werden kann.

Der Erfindung liegt die Aufgabe zugrunde, einen Mikroprozessor zu schaffen, der mit einem A/D-Umsetzer ausgerüstet ist, der Umsetzungen an variablen Bitlängen ausführt.

Diese Aufgabe wird erfindungsgemäß gelöst durch einen Mikroprozessor mit A/D-Umsetzer, der die im Anspruch 1 angegebenen Merkmale besitzt. Die abhängigen Ansprüche sind auf zweckmäßige Ausführungsformen der Erfindung gerichtet.

Der erfindungsgemäße Mikroprozessor enthält einen N-Bit- Bus, ein erstes Register, das an den N-Bit-Bus angeschlossen ist, ein zweites Register, das an den N-Bit- Bus angeschlossen ist, und einen A/D-Umsetzer, der ein analoges Eingangssignal in digitale M-Bit-Daten umsetzt. N und M sind ganze Zahlen, wobei M größer als N ist. Das erste Register speichert die oberen N Bits der digitalen M-Bit-Daten, während das zweite Register die unteren M-N Bits der digitalen M-Bit-Daten speichert. Dann werden die oberen N Bits der digitalen M-Bit-Daten, die im ersten Register gespeichert sind, und die unteren M-N Bits der digitalen M-Bit-Daten, die im zweiten Register gespeichert sind, an den N-Bit-Bus der Reihe nach übertragen, wenn der Mikroprozessor als Mikroprozessor mit M-Bit-A/D-Umsetzer verwendet wird. Andererseits werden die oberen N Bits der digitalen M-Bit-Daten, die im ersten Register gespeichert sind, an den N-Bit-Bus übertragen, ohne daß die unteren M-N Bits der digitalen M-Bit-Daten, die im zweiten Register gespeichert sind, übertragen werden, wenn der Mikroprozessor als Mikroprozessor mit N-Bit-A/D-Umsetzer verwendet wird.

Daher ist keine Software-Verarbeitung erforderlich, die die im ersten bzw. im zweiten Register getrennt gespeicherten Daten addiert, um die A/D-umgesetzten Daten zu erhalten. Somit werden die A/D-umgesetzten Daten sofort erhalten.

Weitere Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung zweckmäßiger Ausführungsformen, die auf die beigefügten Zeichnungen Bezug nimmt; es zeigen:

Fig. 1 einen Mikroprozessor gemäß einer Ausführungsform der Erfindung, der mit einem A/D-Umsetzer ausgerüstet ist;

Fig. 2 einen Mikroprozessor gemäß einer weiteren Ausführungsform der Erfindung, der mit einem A/D-Um­ setzer ausgerüstet ist;

Fig. 3 eine Darstellung eines Mikroprozessors mit A/D-Um­ setzer, die das Verständnis der Erfindung erleichtert; und

Fig. 4 einen Ablaufplan einer 10-Bit-A/D-Umsetzungsope­ ration, für die der Mikroprozessor nach Fig. 3 eine Software verwendet.

Zunächst wird auf die Fig. 3 und 4 Bezug genommen, in denen Beispiele gezeigt sind, die der Erleichterung des Verständnisses der Erfindung dienen. Anschließend werden mit Bezug auf die Fig. 1 und 2 zweckmäßige Ausführungsformen der Erfindung beschrieben.

Der in Fig. 3 gezeigte Mikroprozessor enthält einen D/A-Um­ setzer 1 des Widerstandskettentyps (resistor ladder type), der eine Referenzspannung VREF erzeugt, einen Spannungskomparator 2, der ein Potential zwischen einem analogen Eingangssignal AIN und der Referenzspannung VREF vergleicht, um ein Vergleichssignal CP zu erzeugen, und ein 10-Bit-Seriellumsetzungsregister 3, das das Vergleichssignal CP bitweise der Reihe nach speichert. Das analoge Eingangssignal AIN ist ein Analogsignal, das in ein Digitalsignal umgesetzt werden soll. Der Mikroprozessor enthält ferner ein erstes 8-Bit- Umsetzungsergebnisregister 4, ein zweites 8-Bit- Umsetzungsergebnisregister 5 und einen internen 8-Bit-Bus 6.

Der interne 8-Bit-Bus 6 ist mit den Umsetzungsergeb­ nisregistern 4 und 5 und außerdem mit einer Ausführungs­ einheit, einem Decoder, einem E/A-Port und anderen (nicht gezeigten) Einheiten im Mikroprozessor verbunden, um Daten- oder Adresseninformationen zu übertragen. Die 8-Bit- Umsetzungsergebnisregister 4 und 5 speichern die zwei oberen Bits bzw. die 8 unteren Bits der im Seriellumset­ zungsregister 3 gespeicherten umgesetzten Daten. Der interne 8-Bit-Bus 6 überträgt die Daten in den Umsetzungsergebnisregistern 4 und 5.

Nun wird die Funktionsweise des Mikroprozessors nach Fig. 3 beschrieben.

Wenn das analoge Eingangssignal AIN geliefert wird, vergleicht zunächst der Spannungskomparator 2 das analoge Eingangssignal AIN mit der Referenzspannung VREF vom D/A-Um­ setzer 1, wobei das Vergleichsergebnis CP im Seriellumsetzungsregister 3 gespeichert wird. In dieser Weise werden die durch A/D-Umsetzung erhaltenen digital umgesetzten Daten DC im Seriellumsetzungsregister 3 gespeichert. Die digital umgesetzten Daten DC werden anschließend in die Umsetzungsergebnisregister 4 und 5 kopiert, wobei die niedrigen 8 Bits der digital umgesetzten Daten DC im Umsetzungsergebnisregister 5 und die oberen 2 Bits der digital umgesetzten Daten DC im Umsetzungsergebnisregister 4 gespeichert werden.

Nun wird das Datenverarbeitungsverfahren des in Fig. 3 gezeigten Mikroprozessors, in dem der 10-Bit-A/D-Umsetzer als 8-Bit-A/D-Umsetzer verwendet wird, erläutert. Da hierbei der 10-Bit-A/D-Umsetzer mit 8-Bit-Genauigkeit verwendet wird, sind die unteren 2 Bits des Seriellumsetzungsregisters 3 in Wirklichkeit ungültig. Somit werden die an den Bitpositionen 0 und 1 des Umsetzungsergebnisregisters 5 gespeicherten Daten entweder durch Hardware oder durch Software maskiert. Was die signifikanten 8 Bits des Seriellumsetzungsregisters 3 betrifft, werden die oberen 2 Bits im Umsetzungsergebnisregister 4 gespeichert, während die unteren 6 Bits im Umsetzungsergebnisregister 5 getrennt hiervon gespeichert werden. Um die A/D-umgesetzten 8-Bit- Daten zu erhalten, müssen daher die Daten von den Registern 4 und 5 mittels einer Softwareprozedur addiert werden.

Nun wird auf Fig. 4 Bezug genommen, mit der die Maskierungsprozedur, die mittels Software ausgeführt wird, erläutert wird. Zunächst werden im Schritt P1 Daten, die im Umsetzungsergebnisregister 5 gespeichert sind, um 2 Bits zur LSB-Seite zur Seite der niedrigstwertigen Bits) erschoben, wobei die so verschobenen Daten in einem (nicht gezeigten) temporären Register gesichert werden. Im Schritt P2 werden die im Umsetzungsergebnisregister 4 gespeicherten Daten um 6 Bits zur MSB-Seite (zur Seite der höchstwertigen Bits) verschoben. Im Schritt P3 werden die Inhalte der Register 4 und 5, die die verschobenen Umsetzungsergebnisse halten, addiert, um 8-Bit-Daten zu erzeugen.

Bei einem gewöhnlichen 8-Bit-Mikroprozessor, in dem solche Verschiebungsoperationen bitweise ausgeführt werden, sind ungefähr 10 Verschiebungsbefehle erforderlich, um die obenerwähnte Additionsprozedur mittels Software auszuführen. Dadurch würden Benutzeranwendungen verlangsamt, da dieser Softwareprozeß bei jeder A/D-Umsetzung ausgeführt werden muß.

Nun wird mit Bezug auf Fig. 1 der Mikroprozessor mit A/D-Um­ setzer gemäß einer ersten zweckmäßigen Ausführungsform der Erfindung erläutert. Der Mikroprozessor enthält einen A/D-Umsetzer, der einen D/A-Umsetzer 1 des Widerstands­ kettentyps besitzt, der eine Referenzspannung VREF erzeugt, einen Spannungskomparator 2, der ein Potential zwischen einem analogen Eingangssignal AIN und der Referenzspannung VREF vergleicht, um ein Vergleichssignal CP zu erzeugen, und ein 10-Bit-Seriellumsetzungsregister 3, das das Vergleichssignal CP bitweise der Reihe nach speichert. Das analoge Eingangssignal AIN ist ein Analogsignal, das in ein Digitalsignal umgesetzt werden soll. Der Mikroprozessor enthält ferner ein erstes 8-Bit- Umsetzungsergebnisregister 4A, ein zweites 8-Bit- Umsetzungsergebnisregister 5A und einen internen 8-Bit- Bus 6. Der interne 8-Bit-Bus 6 ist mit den Umsetzungsergebnisregistern 4A und 5A und außerdem mit einer Ausführungseinheit, einem Decoder, einem E/A-An­ schluß und anderen (nicht gezeigten) Einheiten im Mikroprozessor verbunden, um Daten oder Adressen­ informationen zu übertragen.

Die 8-Bit-Umsetzungsergebnisregister 4A und 5A speichern die oberen 2 Bits bzw. die unteren 8 Bits der im Seriellumsetzungsregister 3 gespeicherten umgesetzten Daten. Der interne 8-Bit-Bus 6 überträgt die in den Umsetzungsergebnisregistern 4A und 5A befindlichen Daten.

Nun wird die Funktionsweise des Mikroprozessors nach Fig. 1 erläutert.

Der D/A-Umsetzer 1 enthält eine Widerstandskette und Schalter und erzeugt die analoge Referenzspannung VREF in serieller Weise. Um zunächst festzustellen, ob ein Potential des analogen Eingangssignal AIN höher als 10000 . . . oder niedriger als 01111 . . . ist, liefert der D/A-Umsetzer 1 an den Spannungskomparator 2 eine erste Zwischenspannung.

Der Spannungskomparator 2 vergleicht dann die erste Zwischenspannung mit den analogen Eingangssignal AIN; falls der Pegel des analogen Eingangssignals AIN höher als die erste Zwischenspannung ist, wird an der Stelle des höchstwertigen Bits (MSB-Position) des Seriellum­ setzungsregisters 3 der logische Wert "1" gespeichert. Wenn jedoch der Pegel des analogen Eingangssignals AIN niedriger als die erste Zwischenspannung ist, wird an der MSB-Position des seriellen Umsetzungsregisters 3 der logische Wert "0" gespeichert.

Falls an der MSB-Position des Seriellumsetzungsregisters 3 der logische Wert "1" gespeichert worden ist, liefert der D/A-Umsetzer 1 dann an den Spannungskomparator 2 eine zweite Zwischenspannung mit einem zweiten Pegel, um festzustellen, ob das analoge Eingangssignal AIN, das in digitale Form umgewandelt werden soll, höher als 11000 . . . oder niedriger als 10111 . . . ist.

Falls jedoch an der MSB-Position des Seriellumsetzungsre­ gisters 3 der logische Wert "0" gespeichert wurde, liefert der D/A-Umsetzer 1 an den Spannungskomparator 2 eine dritte Zwischenspannung mit drittem Pegel, um festzustellen, ob das analoge Eingangssignal AIN höher als 01000 . . . oder niedriger als 00111 . . . ist.

In dieser Weise werden das analoge Eingangssignal AIN und die Referenzspannung VREF seriell verglichen, bis mit 10-Bit- Genauigkeit digital umgesetzte Daten DC erhalten werden. Wie in Fig. 1 gezeigt ist, werden die oberen Bits der digital umgesetzten Daten DC im Umsetzungsergebnisregister 4A gespeichert, während die unteren 2 Bits der digital umgesetzten Daten DC getrennt hiervon im Umsetzungsergebnisregister 5A gespeichert werden. In dieser Ausführungsform werden die unteren 2 Bits der digital umgesetzten Daten DC an den oberen 2 Bitpositionen des Umsetzungsergebnisregisters 5A gespeichert.

Wenn dieser Mikroprozessor als Mikroprozessor mit 10-Bit- A/D-Umsetzer verwendet wird, werden zunächst die oberen 8 Bits der digital umgesetzten Daten DC, die im Umsetzungsergebnisregister 4A gespeichert sind, mittels einer Software-Verarbeitung an den Bus 6 übertragen. Dann werden die unteren 2 Bits der digital umgesetzten Daten DC, die im Umsetzungsergebnisregister 5A gespeichert sind, an den Bus 6 übertragen. Dann werden die zunächst übertragenen 8 Bits und die anschließend übertragenen Bits mittels einer Softwareprozedur addiert, um 10-Bit- Daten zu erhalten. In dieser Weise arbeitet der Mikroprozessor als Mikroprozessor mit 10-Bit-A/D-Um­ setzer, selbst wenn der Mikroprozessor einen Bus 6 besitzt, der eine Breite von 8 Bits besitzt.

Falls andererseits der Mikroprozessor als Mikroprozessor mit 8-Bit-A/D-Umsetzer verwendet wird, muß nur auf das Umsetzungsergebnisregister 4A, in dem die oberen 8 Bits gespeichert sind, zugegriffen werden, ohne daß auf das Umsetzungsergebnisregister 5A zugegriffen werden muß, in dem die unteren 2 Bits gespeichert sind. In dieser Weise arbeitet der Mikroprozessor als gewöhnlicher Mikroprozessor mit eingebautem 8-Bit-A/D-Umsetzer, ohne daß eine zusätzliche Software-Verarbeitung, wie sie im Zusammenhang mit Fig. 4 beschrieben worden ist, ausgeführt werden muß.

Die Erfindung ist nicht auf die obige Ausführungsform eingeschränkt. Wie beispielsweise in Fig. 2 gezeigt ist, kann der Mikroprozessor mit einem A/D-Umsetzer mit 12-Bit- Genauigkeit verwendet werden. In diesem Fall besitzt das Seriellumsetzungsregister 3A von Fig. 2 12 Bits, während das Umsetzungsergebnisregister 5B zum Speichern der unteren Bits nun die unteren 4 Bits der digital umgesetzten Daten DC speichert. In dieser Ausführungsform werden die unteren 4 Bits der digital umgesetzten Daten DC an den unteren 4 Bitpositionen des Umsetzungsergebnis­ registers 5A gespeichert. Mit einer solchen Konfiguration Kann der Mikroprozessor als Mikroprozessor mit eingebautem 8-Bit-A/D-Umsetzer verwendet werden, indem nur auf das Umsetzungsergebnisregister 4A zugegriffen wird, in dem die oberen 8 Bits gespeichert sind, ohne daß auf das Umsetzungsergebnisregister 5B zugegriffen werden muß, in dem die unteren 4 Bits gespeichert sind.

Da wie oben beschrieben in dem Mikroprozessor der Erfindung die oberen N Bits der digital umgesetzten Daten im ersten Umsetzungsergebnisregister gespeichert werden und die unteren M - N Bits der digital umgesetzten Daten im zweiten Umsetzungsergebnisregister gespeichert werden, können die A/D-umgesetzten N-Bit-Daten durch Zugriff lediglich auf die Inhalte des ersten Umsetzungsergebnis­ registers erhalten werden, wenn der Mikroprozessor als Mikroprozessor mit N-Bit-A/D-Umsetzer verwendet wird. Daher ist keine zusätzliche Software-Verarbeitung für die Addition der in den beiden Umsetzungsergebnisregistern getrennt gespeicherten Daten erforderlich, um die A/D-um­ gesetzten Daten zu erhalten. Somit können die A/D-um­ gesetzten Daten sofort erhalten werden.

Die Erfindung hat den weiteren Vorteil, daß keinerlei Hardware oder Software für die Maskierung der ungültig gemachten unteren Bits im Umsetzungsergebnisregister, in dem die unteren Bits gespeichert sind, erforderlich ist.

Da die zusätzliche Software für die Addition der in den beiden Umsetzungsergebnisregistern getrennt gespeicherten Daten nicht erforderlich ist, werden die Entwicklungs­ kosten und die Software-Prüfzeit reduziert.

Claims (7)

1. Mikroprozessor, mit einem N-Bit-Bus (6), einem ersten Register (4A), das an den N-Bit-Bus (6) angeschlossen ist, einem zweiten Register (5A; 5B), das an den N-Bit-Bus (6) angeschlossen ist, und einem A/D-Um­ setzer, der ein analoges Eingangssignal (AIN) in digitale Daten (DC) mit M Bits umsetzt, wobei N und M ganze Zahlen sind und M größer als N ist, dadurch gekennzeichnet, daß
das erste Register (4A) an den A/D-Umsetzer angeschlossen ist, um die höchstwertigen N Bits der digitalen Daten (DC) zu speichern, und
das zweite Register (5A; 5B) an den A/D-Umsetzer angeschlossen ist, um die verbleibenden Bits der digitalen Daten (DC) zu speichern.

2. Mikroprozessor nach Anspruch 1, dadurch gekennzeichnet, daß sowohl das erste Register (4A) als auch das zweite Register (5A; 5B) ein N-Bit-Register ist.

3. Mikroprozessor nach Anspruch 1, dadurch gekennzeichnet, daß der A/D-Umsetzer ein drittes Register (3; 3A) enthält, das die digitalen Daten (DC) speichert und an das erste Register (4A) angeschlossen ist, um die höchstwertigen N Bits der digitalen Daten (DC) an das erste Register (4A) zu übertragen, und an das zweite Register (5A; 5B) angeschlossen ist, um die verbleibenden Bits der digitalen Daten (DC) an das zweite Register (5A; 5B) zu übertragen.

4. Mikroprozessor nach Anspruch 3, dadurch gekennzeichnet, daß der A/D-Umsetzer einen D/A-Umsetzer (1), der eine Referenzspannung (VREF) erzeugt, sowie einen Spannungskomparator (2), der die Referenzspannung (VREF) und das analoge Eingangssignal (AIN) vergleicht, um die digitalen Daten (DC) zu erzeugen, enthält.

5. Mikroprozessor nach Anspruch 1, dadurch gekennzeichnet, daß
die höchstwertigen N Bits der digitalen Daten (DC), die im ersten Register (4A) gespeichert sind, und die verbleibenden Bits der digitalen Daten (DC), die im zweiten Register (5A; 5B) gespeichert sind, an den N-Bit- Bus (6) der Reihe nach übertragen werden, wenn der A/D-Um­ setzer als M-Bit-A/D-Umsetzer verwendet wird, und
die höchstwertigen N Bits der digitalen Daten (DC), die im ersten Register (4A) gespeichert sind, an den N-Bit-Bus (6) übertragen werden, ohne daß die verbleibenden Bits der digitalen Daten (DC), die im zweiten Register (5A; 5B) gespeichert sind, übertragen werden, wenn der A/D-Umsetzer a1s N-Bit-A/D-Umsetzer verwendet wird.

6. Mikroprozessor nach Anspruch 1, dadurch gekennzeichnet, daß die verbleibenden Bits an den höchstwertigen M-N Bitpositionen des zweiten Registers (5A) gespeichert werden.

7. Mikroprozessor nach Anspruch 1, dadurch gekennzeichnet, daß die verbleibenden Bits an den niedrigstwertigen M-N Bitpositionen des zweiten Registers (5B) gespeichert werden.