DE19756325A1 - Semiconductor wafer with integrated individual components, method and device for producing a semiconductor wafer - Google Patents
Semiconductor wafer with integrated individual components, method and device for producing a semiconductor waferInfo
- Publication number
- DE19756325A1 DE19756325A1 DE19756325A DE19756325A DE19756325A1 DE 19756325 A1 DE19756325 A1 DE 19756325A1 DE 19756325 A DE19756325 A DE 19756325A DE 19756325 A DE19756325 A DE 19756325A DE 19756325 A1 DE19756325 A1 DE 19756325A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor wafer
- individual components
- holes
- plastic
- plastic mass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Abstract
Description
Die Erfindung betrifft eine Halbleiterscheibe, ein Verfahren zum Einhüllen einer Halbleiter scheibe sowie eine Vorrichtung zur Durchführung des Verfahrens gemäß dem Oberbegriff der unabhängigen Ansprüche.The invention relates to a semiconductor wafer, a method for enveloping a semiconductor disc and a device for performing the method according to the preamble of independent claims.
Unter den bekannten Verfahren zum Einhüllen oder Einhäusen von Halbleiterbauelementen ist in letzter Zeit besonders ein Verfahren unter dem Stichwort "Chip-Scale-Package" (CSP) interessant geworden. Bei dieser Einhülltechnik sind die Abmessungen des Gehäuses nur um etwa 20% größer als die Größe des integrierten Bausteins (IC). Diese Bauform steht heute in Konkurrenz mit anderen Formen wie dem sogen. Ball-Grid-Array oder der sogen. Flip-Chip-Technik. Bei der Herstellung von CSP und BGA werden die integrierten Bausteine werden dann auf Zwischenträger, wie z. B. flexible Schaltungsträger, starre Substrate, insbesondere aus Keramik, oder eine Kunststoffunterlage montiert. Eine kostengünstige Alternative dazu sind Bauformen, die direkt auf dem Prozeß der IC-Herstellung auf einer Halbleiterscheibe aufbauen.Among the known methods for enveloping or housing semiconductor components is recently a process under the keyword "Chip Scale Package" (CSP) got interesting. With this wrapping technique, the dimensions of the housing are only around about 20% larger than the size of the integrated chip (IC). This design is in today Competition with other forms such as the so-called. Ball grid array or the so-called. Flip chip technology. The integrated modules will be used in the production of CSP and BGA then on intermediate carrier, such as. B. flexible circuit carriers, rigid substrates, in particular made of ceramic, or a plastic base. An inexpensive alternative to this are designs that are directly based on the process of IC fabrication on a semiconductor wafer build up.
Das Ziel solcher Entwicklungen ist einerseits eine weitere Miniaturisierung vor allem im Bereich der elektrischen Kontakte zwischen Leadframe und Schaltung, zum anderen werden Konzepte verfolgt, das auf kostengünstig bearbeitbaren, großflächigen Siliziumträgern ba siert und auch bei großen Stückzahlen den Aufbau von dreidimensionalen integrierten Sy stemen aus Standardschaltungen ermöglicht. Weiterhin kann hierdurch eine größere Ferti gungstiefe und damit auch eine höhere Wertschöpfung in der Wafer-Fertigung erreicht wer den.The goal of such developments is on the one hand further miniaturization, especially in the Area of electrical contacts between leadframe and circuit, to be another Concepts pursued on ba inexpensively machined, large-area silicon carriers and the construction of three-dimensional integrated systems even with large quantities stems from standard circuits. Furthermore, a larger ferti depth and thus a higher added value in wafer production the.
Die derart verpackten integrierten Bausteine sind nur geringfügig größer als die ungehäusten integrierten Bausteine. Die zu ihrer Herstellung und Verarbeitung entwickelten Verfahren sollen als Aufbautechnik für zukünftige integrierte Bausteine und Einzelhalbleiter dienen, welche hochfrequenztauglich, klein, robust, gewichts- und platzsparend sowie für portable Geräte und Chipkarten geeignet sein sollen. Zwar sind Lösungen bekannt, bei denen Silizi umwafer oder Glasscheiben zur Abdeckung eines aktiven Wafers verwendet werden, wobei der Verbund anschließend in eine Mehrzahl von Einzel-Bauelementen zerteilt werden kann. Ein Nachteil hierbei ist jedoch der bisher nicht zufriedenstellend gelöste Klebeprozeß der Bauteile.The integrated components packaged in this way are only slightly larger than the unpackaged ones integrated building blocks. The processes developed for their manufacture and processing should serve as construction technology for future integrated modules and single semiconductors, which is suitable for high frequencies, small, robust, saves weight and space as well as for portable Devices and chip cards should be suitable. Solutions are known in which Silizi Umwafer or glass panes are used to cover an active wafer, wherein the composite can then be divided into a plurality of individual components. A disadvantage here, however, is the previously unsatisfactorily glued process Components.
Eine Aufgabe der Erfindung ist es, Halbleiterscheiben, insbesondere mit integrierten mikro elektronischen Bauelementen, raumsparend und kostengünstig zu kapseln, wobei die Haf tung der Kapselmasse verbessert ist und Umwelteinflüsse die Lebensdauer eines Bauele ments so wenig wie möglich beeinflussen sollen und auf Zwischenträger verzichtet werden kann.An object of the invention is semiconductor wafers, in particular with integrated micro encapsulate electronic components, space-saving and inexpensive, the Haf capsule mass is improved and environmental influences the life of a component influences as little as possible and no intermediate supports are used can.
Diese Aufgabe wird durch die im Kennzeichen der unabhängigen Ansprüche aufgeführten Merkmale gelöst. Weiterführende und vorteilhafte Ausgestaltungen sind den weiteren An sprüchen und der Beschreibung zu entnehmen.This task is accomplished by those listed in the characterizing part of the independent claims Features resolved. Further and advantageous refinements are the other An sayings and the description.
Eine erfindungsgemäße Halbleiterscheibe mit integrierten Einzelbauelementen weist im Be reich von Zwischenräumen zwischen den Einzelbauelementen metallisierte Löcher und längs der Kanten der Einzelbauelemente unterbrochene Schlitze auf, die jeweils von der Oberseite zur Unterseite der Halbleiterscheibe reichen, wobei die Halbleiterscheibe zumin dest an der Oberfläche mit einer Kunststoffmasse bedeckt ist, die Einkerbungen aufweist, die über Zwischenräumen zwischen den Einzelbauelementen angeordnet sind.A semiconductor wafer according to the invention with integrated individual components has in Be rich of gaps between the individual components and metallized holes Open slots along the edges of the individual components, each of the Reach the top to the bottom of the semiconductor wafer, the semiconductor wafer at least least on the surface is covered with a plastic mass that has notches that are arranged over spaces between the individual components.
Vorzugsweise weist die Halbleiterscheibe Markierungen am Rand und/oder in der Mitte auf, die als Positionierhilfe bei einem etwaigen Zerteilen in Einzelbauelemente vorgesehen sind. Zweckmäßig ist, wenn die Markierungen von der Oberseite bis zur Unterseite der Halblei terscheibe reichen.The semiconductor wafer preferably has markings on the edge and / or in the middle, which are provided as a positioning aid in the event of a division into individual components. It is useful if the markings from the top to the bottom of the half lead range.
Eine bevorzugte Kunststoffmasse weist einen thermischen Ausdehnungskoeffizienten von etwa 10-5 K-1 auf. In einer bevorzugten Ausführung weist die Kunststoffmasse ein Epoxid harz auf der Basis von Biphenyl auf. In einer weiteren bevorzugten Ausführung weist die Kunststoffmasse ein multifunktionelles Epoxidharz auf, insbesondere mit einem Gehalt von mindestens 80% anorganischen Füllstoffen, besonders bevorzugt SiO2.A preferred plastic mass has a coefficient of thermal expansion of approximately 10 -5 K -1 . In a preferred embodiment, the plastic composition has an epoxy resin based on biphenyl. In a further preferred embodiment, the plastic composition has a multifunctional epoxy resin, in particular with a content of at least 80% inorganic fillers, particularly preferably SiO 2 .
In einer weiteren bevorzugten Ausführung weist die Kunststoffmasse ein flüssigkristallines Polymer auf.In a further preferred embodiment, the plastic mass has a liquid crystalline structure Polymer on.
Die Halbleiterscheibe ist vorzugsweise aus Silizium gebildet.The semiconductor wafer is preferably formed from silicon.
Ein erfindungsgemäßes Verfahren zum Kapseln einer Halbleiterscheibe mit einer Vielzahl gleicher Einzelbauelemente, wobei die Einzelbauelemente durch parallel zueinander verlau fende und sich senkrecht kreuzende Zwischenräume voneinander getrennt sind, besteht dar in, daß in den Zwischenräumen zwischen den Einzelbauelementen an zur elektrischen Kon taktierung der Schaltungen der Einzelbauelemente vorgesehenen Stellen Löcher und/oder in den Zwischenräumen unterbrochene Schlitze erzeugt werden, daß die Löcher metallisiert werden, daß auf der Oberseite der Halbleiterscheibe Metallbrücken von den metallisierten Löchern zu Schaltungsanschlüssen der Einzelbauelemente gelegt werden, daß die Halbleiter scheibe anschließend auf eine Aufnahmefläche in einem Spritzwerkzeug gelegt wird, daß die Halbleiterscheibe auf der Aufnahmefläche fixiert wird und dort mit einer Kunststoffmasse beschichtet wird, wobei im Bereich der Schlitze Einkerbungen in die Kunststoffmasse ein geprägt werden.A method according to the invention for encapsulating a semiconductor wafer with a large number the same individual components, the individual components being parallel to one another fenden and perpendicular intersecting spaces are separated in that in the spaces between the individual components to the electrical con Clocking the circuits of the individual components provided holes and / or in Intermittent slits are created that metallize the holes be that on the top of the semiconductor wafer metal bridges from the metallized Holes are placed on circuit connections of the individual components that the semiconductors washer is then placed on a receiving surface in an injection mold that the Semiconductor wafer is fixed on the receiving surface and there with a plastic mass is coated, with notches in the plastic mass in the area of the slots be shaped.
Zweckmäßigerweise werden Löcher zum elektrischen Verbinden und unterbrochene Schlitze in einem Arbeitsgang durch Trockenätzen hergestellt und anschließend die Löcher mit phy sikalischen, chemischen und/oder elektrochemischen Beschichtungsverfahren metallisiert. Es ist günstig, die Metallisierung der Löcher galvanisch zu verstärken, indem am Durchtritt der metallisierten Löcher auf der Unterseite der Halbleiterscheibe erhabene Metallkontakte aufgebracht werden. Dies erleichtert die Ankontaktierung von etwaigen Bonddrähten.Holes for electrical connection and interrupted slots are expediently manufactured in one operation by dry etching and then the holes with phy metallic, chemical and / or electrochemical coating processes metallized. It is favorable to galvanically reinforce the metallization of the holes by the passage the metalized holes on the underside of the semiconductor wafer raised metal contacts be applied. This facilitates the contacting of any bond wires.
In einer erfindungsgemäßen Vorrichtung zur Durchführung des Verfahrens weist ein Spritz werkzeug eine Aufnahmefläche auf, die zum orientierten Aufnehmen der Halbleiterscheibe vorgesehen ist, wobei Mittel zur Fixierung der Halbleiterscheibe auf der Aufnahmefläche vorgesehen sind, und wobei die der Halbleiterscheibenoberfläche unmittelbar gegenüberlie gende Fläche des Spritzwerkzeugs gitterartige Stege aufweist, die dazu vorgesehen sind, Kunststoffmasse im Bereich von Schlitzen der Halbleiterscheibe einzukerben.In a device according to the invention for carrying out the method, a spray has tool on a receiving surface, for the oriented receiving of the semiconductor wafer is provided, wherein means for fixing the semiconductor wafer on the receiving surface are provided, and wherein that of the semiconductor wafer surface immediately opposite surface of the injection mold has grid-like webs which are provided for Notch plastic mass in the area of slots in the semiconductor wafer.
Es ist zweckmäßig, Mittel vorzusehen, von der Kunststoffmasse verdrängtes Gas von der Unterseite und/oder der Oberseite der Halbeiterscheibe aus dem Werkzeug abzuführen.It is expedient to provide means for gas displaced from the plastic mass Remove the bottom and / or the top of the semiconductor disc from the tool.
Insbesondere für großflächige Halbleiterscheiben ab etwa 3 Zoll Durchmesser ist es sehr vorteilhaft, daß im Spritzwerkzeug ein Anspritzpunkt in der Mitte der Halbleiterscheibe vor gesehen ist.It is particularly useful for large-area semiconductor wafers with a diameter of about 3 inches or more advantageous that in the injection mold in front of a gating point in the middle of the wafer is seen.
Die Erfindung wird nachstehend anhand der Zeichnung näher erläutert. Dabei zeigt die Figur eine Halbleiterscheibe (Wafer) in einem erfindungsgemäßen Fertigungsschritt vor dem Zer teilen in Draufsicht und im Schnitt.The invention is explained below with reference to the drawing. The figure shows a semiconductor wafer in a manufacturing step according to the invention before the Zer share in top view and in section.
Erfindungsgemäß geschieht die Herstellung eines eingehäusten integrierten Halbleiterbau elements (IC) mit den folgenden Schritten. Zunächst wird auf einer Halbleiterscheibe 2, ins besondere einer Siliziumscheibe mit 3 Zoll Durchmesser, ein Array einer Mehrzahl von Ein zel-Halbleiterbauelementen 3, die vorzugsweise auf der Oberfläche der Halbleiterscheibe 2 angeordnet sind, mittels üblicher Maskentechnik hergestellt.According to the invention, the manufacture of a packaged integrated semiconductor component (IC) takes place with the following steps. First, on a semiconductor wafer 2, made in particular of a silicon wafer 3 inches in diameter, an array of a plurality of one zel semiconductor devices 3 which are preferably arranged on the surface of the semiconductor wafer 2 by means of conventional mask technique.
Zur Vorbereitung der elektrischen Kontaktierung der Einzel-Bauelemente 3 werden gemäß der Erfindung an jeder der Stellen der Halbleiterscheibe 2, die als elektrische Kontaktstellen vorgesehen sind, kleine, vorzugsweise kreisrunde Löcher 4 in die Halbleiterscheibe 2 geätzt. Die Löcher weisen einen kleineren Durchmesser auf als dem Abstand benachbarter Einzel bauelemente 3 entspricht, der Durchmesser muß jedoch groß genug sein, damit eine Metalli sierung in die Löcher eingebracht werden kann, die von der Oberseite zur Unterseite der Halbleiterscheibe 2 durchgehend ist. Vorzugsweise ist der Durchmesser der Löcher groß genug, um ein Befüllen der Löcher bei dem späteren Schritt des Einhüllens oder Beschich tens mit der Kunststoffmasse zu ermöglichen, insbesondere beträgt der Durchmesser zwi schen 200 µm und 300 µm. Der Vorteil dabei ist, daß die Dichtigkeit der Kapselung der Halbleiterscheibe dadurch verbessert wird. To prepare for the electrical contacting of the individual components 3 , according to the invention, small, preferably circular holes 4 are etched into the semiconductor wafer 2 at each of the locations on the semiconductor wafer 2 which are provided as electrical contact locations. The holes have a smaller diameter than the distance between adjacent individual components 3 corresponds, but the diameter must be large enough so that a metallization can be introduced into the holes, which is continuous from the top to the bottom of the wafer 2 . The diameter of the holes is preferably large enough to enable the holes to be filled in the later step of enveloping or coating with the plastic compound, in particular the diameter is between 200 μm and 300 μm. The advantage here is that the tightness of the encapsulation of the semiconductor wafer is improved.
Es ist zweckmäßig, im gleichen Prozeßschritt Markierungen in die Halbleiterscheibe einzu bringen, die für einen späteren Kapselschritt der Halbleiterscheibe als Positionierungshilfe vorgesehen sind. Zweckmäßig sind Einkerbungen im Randbereich der Halbleiterscheibe und/oder Löcher in der Scheibenmitte. Diese Markierungen sind auch als Positionierungshil fen beim etwaigen Zersägen der Halbleiterscheibe geeignet.It is expedient to insert markings into the semiconductor wafer in the same process step bring that for a later capsule step of the semiconductor wafer as a positioning aid are provided. Notches in the edge region of the semiconductor wafer are expedient and / or holes in the center of the pane. These markings are also used as a positioning aid fen when sawing the semiconductor wafer.
Diese durchgehende Metallisierung bildet elektrische Leiterbahnen in den Löchern über die die Oberseite der Halbleiterscheibe mit der Unterseite verbunden werden kann. Vorzugswei se werden diese elektrischen Leiterbahnen in den Löchern 4 durch Sputtern oder CVD-Verfahren und/oder nachfolgende chemische Verstärkung durchmetallisiert. Bei einer nach folgenden chemischen Verstärkung vor dem Umhüllen ist es vorteilhaft vorzusehen, daß die Kunststoffmasse in die Löcher 4 eindringen kann, so daß keine Feuchtigkeit, insbesondere aus der umgebenden Atmosphäre oder aus etwaigen Rückständen einer chemischen Be handlung, nicht in die Nähe der zu schützenden Einzelbauelemente 3 gelangen kann.This continuous metallization forms electrical conductor tracks in the holes via which the top of the semiconductor wafer can be connected to the bottom. These electrical conductor tracks are preferably metallized in the holes 4 by sputtering or CVD processes and / or subsequent chemical reinforcement. In a subsequent chemical reinforcement before wrapping, it is advantageous to provide that the plastic mass can penetrate into the holes 4 so that no moisture, in particular from the surrounding atmosphere or from any residues of a chemical treatment, not in the vicinity of the to be protected Individual components 3 can arrive.
Nach einer etwaigen chemischen Verstärkung der Metallisierung in den Löchern kann vor gesehen sein, die Metallisierung vorzugsweise mit einer hügelartigen Verstärkung 6, die als Bond- und/oder Schweißstützpunkt für eine spätere Ankontaktierung von elektrischen Ver bindungen an Einzelbauelemente 3 geeignet ist, an der Unterseite der Halbleiterscheibe 2 zu verstärken, vorzugsweise mit dem sogen. Bump-Verfahren. Die Verstärkung 6 ist bevorzugt aus einem schweißbaren Metall, besonders bevorzugt einem schweißbaren Edelmetall wie Au oder einer Mischung von Sn und Pb, hergestellt und befindet sich auf der Unterseite der Halbleiterscheibe 2. Auf der Oberseite wird die elektrische Verbindung mittels einer Kon taktierungsbrücke 5 zum Einzel-Bauelement 3 hergestellt.After a possible chemical reinforcement of the metallization in the holes can be seen before, the metallization preferably with a hill-like reinforcement 6 , which is suitable as a bonding and / or welding base for subsequent contacting of electrical connections to individual components 3 , on the underside of the To strengthen semiconductor wafer 2 , preferably with the so-called. Bump process. The reinforcement 6 is preferably made of a weldable metal, particularly preferably a weldable noble metal such as Au or a mixture of Sn and Pb, and is located on the underside of the semiconductor wafer 2 . On the top, the electrical connection is made by means of a contacting bridge 5 to the individual component 3 .
Während die Kontaktierungsbrücke 5 auf jeden Fall vor dem Aufbringen der Kunststoffma sse auf die Halbleiterscheibe erfolgen muß, kann das Aufbringen etwaiger Lötstützpunkte und auch eine chemische Verstärkung der Metallisierung in den Löchern 4 nach dem Auf bringen der Kunststoffmasse erfolgen. Erfolgt dieser oder erfolgen diese Schritte vor dem Aufbringen der Kunststoffmasse, ist dafür zu sorgen, daß das Werkzeug, in dem die Kunst stoffmasse aufgebracht werden soll, entsprechend angepaßt ist, um zu verhindern, daß Kunststoffmasse wegen der durch die Verstärkung 6 verursachten Unebenheiten und Ab stände zu der Auflagefläche der Halbleiterscheibe im Werkzeug unter die Halbleiterscheibe kriecht.While the contacting bridge 5 must in any case take place before the application of the plastic mass to the semiconductor wafer, the application of any soldering support points and also a chemical reinforcement of the metallization in the holes 4 can take place after the application of the plastic compound. If this takes place or these steps take place before the application of the plastic compound, it must be ensured that the tool in which the plastic compound is to be applied is adapted accordingly in order to prevent the plastic compound from being uneven and caused by the reinforcement 6 stands to the contact surface of the semiconductor wafer in the tool creeps under the semiconductor wafer.
Das Ätzen der Löcher 4 zum Durchkontaktieren wird vorzugsweise mit an sich bekannten anisotropen Trockenätzprozessen durchgeführt. Vorteilhaft für die Vereinfachung des Her stellprozesses und die Verkürzung der Prozeßzeit ist es, mit diesem Prozeß gleichzeitig un terbrochene Schlitze 9 in die Zwischenräume zwischen den Einzelbauelementen 3 zu ätzen. Infolge des Durchätzens erhält man auf der Unterseite der Halbleiterscheibe 2 bereits Mar kierungen, entlang derer die Halbleiterscheibe in Einzelbauelemente 3 später zerteilt werden kann. Die Markierungen können für das Ansetzen einer Säge in einem späteren Prozeßschritt als Orientierungshilfe zum Ausrichten der Halbleiterscheibe 2 verwendet werden. Ein weite rer Vorteil ist, daß die Einzel-Bauelemente 3 (Chips) mechanisch voneinander entkoppelt sind und außer der Oberfläche insbesondere auch die Kanten der integrierten Bauelemente 3 freiliegen und in einem folgenden Prozeßschritt für die aufzubringende Kapselmasse zugäng lich sind.The etching of the holes 4 for plated-through holes is preferably carried out using known anisotropic dry etching processes. It is advantageous for the simplification of the manufacturing process and the shortening of the process time to etch uninterrupted slots 9 into the spaces between the individual components 3 simultaneously with this process. As a result of the etching, markings are already obtained on the underside of the semiconductor wafer 2 , along which the semiconductor wafer can later be divided into individual components 3 . The markings can be used for the attachment of a saw in a later process step as an orientation aid for aligning the semiconductor wafer 2 . Another advantage is that the individual components 3 (chips) are mechanically decoupled from one another and, in addition to the surface, in particular the edges of the integrated components 3 are also exposed and are accessible in a subsequent process step for the capsule mass to be applied.
Eine günstige Ausführung ist, die Schlitze 9 ebenso wie die Löcher 4 zu metallisieren. Be sonders vorteilhaft ist hier, daß die Flanken der Schlitze ähnlich wie metallische Abschir mungen für die Einzelbauelemente 3 ausgenutzt werden können.A favorable embodiment is to metallize the slots 9 as well as the holes 4 . Be particularly advantageous here is that the flanks of the slots similar to metallic shielding lines for the individual components 3 can be used.
Eine günstige Ausführungsart für eine Halbleiterscheibe mit niederpoligen Einzelbauele menten 3 besteht darin, daß nur Schlitze 9 und keine zusätzlichen Löcher 4 geätzt und me tallisiert werden. Besonders vorteilhaft ist dies insbesondere bei Einzelbauelementen mit bis zu 5 Anschlüssen pro Bauelementkante bei einer Kantenlänge von jeweils etwa 5 mm oder einer entsprechenden Anschlußzahl bei größeren oder kleineren Kantenlängen.A cheap embodiment for a semiconductor wafer with low-pole individual components 3 is that only slots 9 and no additional holes 4 are etched and tallized me. This is particularly advantageous in particular for individual components with up to 5 connections per component edge with an edge length of approximately 5 mm in each case or a corresponding number of connections with larger or smaller edge lengths.
Nach dem Ätzen und Metallisieren werden die Bauelemente 3 auf der Halbleiterscheibe 2 mit einer Kapselmasse, insbesondere einer Kunststoffmasse, eingehüllt. Dazu wird die Halbleiterscheibe 2 in einem Werkzeug zum Aufbringen einer Kunststoffmasse positioniert. Als Positionsmarkierungen dienen vorzugsweise Markierungen, die auf der Halbleiterschei be angebracht sind oder in die Halbleiterscheibe eingearbeitet sind. Während bei Durchmes sern der Halbleiterscheibe von höchstens 3 Zoll ein Anspritzpunkt für die Kunststoffmasse im Randbereich der Scheibe liegen kann, da die Fließfähigkeit der Kunststoffmasse beim Einbringen in das Werkzeug noch ausreichend ist, um die ganze Halbleiterscheibe zu über decken, ist es günstig, bei Halbleiterscheiben mit einem Durchmesser von mehr als 3 Zoll eine solche Markierung in der Scheibenmitte anzubringen. Besonders günstig ist es, diese Markierung gleichzeitig als Anspritzpunkt für das Einbringen der Kunststoffmasse zu ver wenden.After the etching and metallization, the components 3 are encased on the semiconductor wafer 2 with a capsule compound, in particular a plastic compound. For this purpose, the semiconductor wafer 2 is positioned in a tool for applying a plastic compound. As position markings are preferably markings that are attached to the semiconductor wafer or are incorporated into the semiconductor wafer. While with diameters of the semiconductor wafer of at most 3 inches there may be a gating point for the plastic mass in the edge region of the wafer, since the flowability of the plastic composition when it is introduced into the tool is still sufficient to cover the entire semiconductor wafer, it is advantageous for semiconductor wafers with a diameter of more than 3 inches to place such a mark in the center of the disc. It is particularly favorable to use this marking at the same time as the injection point for the introduction of the plastic compound.
Vorzugsweise wird die Halbleiterscheibe 2 mit ihrer Unterseite auf die Aufnahmefläche des Werkzeugs gepreßt, um zu verhindern, daß Kunststoffmasse unter die Halbleiterscheibe kriecht. Dies kann sowohl durch mechanische Preßkontakte als auch durch eine Vakuuman saugung erfolgen. Da die Halbleiterscheibe 2 durch die Scheibe durchgehende Löcher 4 und Schlitze 9 aufweist, sind Mittel vorzusehen, die es ermöglichen, beim Einbringen der Kunst stoffmasse verdrängte Luft auch auf der Scheibenunterseite abzuführen. Dies kann zweck mäßigerweise über eine Vakuumabsaugung und/oder über übliche Auswerferstifte in der Aufnahmefläche des Werkzeugs erfolgen und/oder über geeignete Luftkanäle in der Auf nahmefläche.Preferably, the underside of the semiconductor wafer 2 is pressed onto the receiving surface of the tool in order to prevent plastic compound from creeping under the semiconductor wafer. This can be done by mechanical press contacts as well as by a vacuum suction. Since the semiconductor wafer 2 has holes 4 and slots 9 through the wafer, means are to be provided which make it possible to remove displaced air when inserting the plastic mass also on the underside of the wafer. This can be done conveniently via a vacuum suction and / or via conventional ejector pins in the receiving surface of the tool and / or via suitable air channels in the receiving surface.
Die der mit Einzelbauelementen 3 versehene Oberseite der Halbleiterscheibe 2 unmittelbar gegenüberliegende Fläche des Werkzeugs weist eine gitterartige Struktur mit Stegen auf, welche in ihrer Lage mit den vorher beschriebenen unterbrochenen Schlitzen 9 in der Halb leiterscheibe 2 korrespondieren. Am Einspritzpunkt wird die Kunststoffmasse auf die Halb leiterscheibe geführt. Von dort verteilt sich die Masse auf der Oberfläche der Halbeiterschei be und dringt in die Zwischenräume wie Löcher 4 und Schlitze 9 ein. Die Stege erzeugen eine Profilierung in der aufgebrachten Kunststoffmasse.The directly opposite surface of the tool provided with individual components 3 of the semiconductor wafer 2 has a lattice-like structure with webs, which correspond in position to the previously described interrupted slots 9 in the semiconductor wafer 2 . At the injection point, the plastic compound is guided onto the semi-conductor disk. From there, the mass is distributed on the surface of the semiconductor wafer and penetrates into the spaces such as holes 4 and slots 9 . The webs create a profile in the applied plastic mass.
Nach Entfernen des Werkzeugs verbleiben daher in der aufgespritzen Kunststoffschicht Ein kerbungen 8, welche einerseits das Zerteilen der einzelnen Bauelemente 3 besser ermögli chen, die aber hauptsächlich zur Vermeidung von thermischen Stressbeanspruchungen beim Abkühlen der aufgebrachten Kunststoffschicht dienen. Besonders vorteilhaft ist, daß zusätz lich die Schnittiefe beim späteren Sägen zum Vereinzeln der Bauelemente 3 nur gering ist. After removing the tool, a notches 8 remain in the sprayed-on plastic layer, which, on the one hand, enable the individual components 3 to be broken up better, but mainly serve to avoid thermal stresses when the applied plastic layer cools down. It is particularly advantageous that the additional depth of cut during subsequent sawing to separate the components 3 is only slight.
Durch die unterschiedlichen Ausdehnungskoeffizienten der Kunststoffmasse und der Halb leiterscheibe schrumpft die Kunststoffmasse nach dem Aufbringen stärker als die Halbleiter scheibe 2. Dies unterstützt die Ausbildung von Einkerbungen 8 in der Kunststoffmasse im Bereich der Schlitze 9, so daß die Kunststoffmasse über die Fläche der Halbleiterscheibe 2 in eine gitterartige Anordnung von Einkerbungen 8 zwischen den Einzel-Bauelementen 3 und Kunststoffabdeckungen 7 über den Bauelementen 3 unterteilt ist.Due to the different coefficients of expansion of the plastic compound and the semi-conductor disk, the plastic compound shrinks more than the semiconductor disk 2 after application. This supports the formation of notches 8 in the plastic mass in the area of the slots 9 , so that the plastic mass is divided over the surface of the semiconductor wafer 2 into a grid-like arrangement of notches 8 between the individual components 3 and plastic covers 7 over the components 3 .
In der Figur ist dieser Zwischenschritt anhand der Draufsicht auf einen mit Kunststoffmasse überzogenen Wafer 1 dargestellt. Durch die Einbuchtungen 8, die nahezu bis auf die Halb leiterscheibe 2 heruntergehen können, werden die einzelnen Kunststoffabschnitte 7 nicht viel größer als die Bauelemente 3. Wegen ihrer geringen Länge wirken sich unterschiedliche Ausdehnungskoeffizienten der unterschiedlichen Materialien von Halbleiterscheibe und Kunststoffmasse weniger stark aus. Bei stark unterschiedlichen Ausdehnungskoeffizienten könnte leicht der Fall eintreten, daß sich der Kunststoff von der ganzen Scheibe - vom Rand ausgehend - beim Abkühlen entweder ablöst, oder bei besserer Haftung der Kunststoffmasse sich die Halbleiterscheibe 2 verbiegt oder sogar zerbricht. Bei großflächigen Halbleiter scheiben verstärkt sich dieses Problem noch zusätzlich. Durch die Unterteilung und Anord nung des Kunststoffs in den Einkerbungen 8 zwischen den einzelnen Chips 3 gemäß der Erfindung wird dies vorteilhaft vermieden.This intermediate step is shown in the figure on the basis of the top view of a wafer 1 coated with a plastic compound. Through the indentations 8 , which can almost go down to the half conductor disc 2 , the individual plastic sections 7 are not much larger than the components 3rd Because of their short length, different coefficients of expansion of the different materials of semiconductor wafer and plastic mass have less of an effect. If the coefficients of expansion are very different, it could easily happen that the plastic from the entire pane - starting from the edge - either detaches when cooling, or if the plastic compound adheres better, the semiconductor pane 2 bends or even breaks. This problem is further exacerbated in the case of large-area semiconductor wafers. By dividing and arranging the plastic in the notches 8 between the individual chips 3 according to the invention, this is advantageously avoided.
Als Kunststoffmassen sind insbesondere Epoxidharze geeignet. Vorzugsweise werden Kunststoffmassen eingesetzt, deren thermischer Ausdehnungskoeffizient sich von dem Aus dehnungskoeffizienten des Halbleiters möglichst wenig unterscheiden, insbesondere sogen. Low-Stress- oder Super-Low-Stress-Massen mit minimalen thermischen Ausdehnungs koeffizienten von etwa 10-5 K-1.Epoxy resins are particularly suitable as plastic compositions. Plastic materials are preferably used whose thermal expansion coefficient differ as little as possible from the expansion coefficient of the semiconductor, in particular so-called. Low-stress or super-low-stress masses with minimal thermal expansion coefficients of around 10 -5 K -1 .
Weitere wichtige Auswahlkriterien sind der Elastizitätsmodul (E-Modul), das Schrumpfver halten bei der Härtung, die Glasübergangstemperatur sowie die Verarbeitungseigenschaften wie Viskosität, Gelierzeit und Fließverhalten des Kunststoffs. Dabei haben sich verschiedene Kunststoffmassen als besonders vorteilhaft herausgestellt: sogen. multifunktionelle Epoxid harze auf der Basis von Novolak-Systemen (Epoxy-Kresol-Novolak und Phenol-Novolak), z. B. mit dem Handelsnamen Aratronic 2211 von Ciba Geigy und/oder KE 1000 von Toshiba, vorzugsweise mit mindestens 80% anorganischen Füllstoffen, insbesondere SiO2. Multi funktionelle Epoxidharze haben die Eigenschaft, daß sie einen besonders hohen Füllstoffge halt erlauben, bei gleichbleibend guter Fließfähigkeit des Harzes. Der organische Anteil be steht neben dem Novolak-System aus üblichen Additiven wie Stabilisatoren, Flammschutz mittel, Gleit- und Trennmittel, Beschleuniger und Flexibilisatoren. Weitere geeignete Kunst stoffmassen sind Epoxid-Harze auf der Basis von Biphenyl und flüssigkristalline Polymere, die eine ausreichende Fließfähigkeit aufweisen.Other important selection criteria are the modulus of elasticity (modulus of elasticity), the shrinkage behavior during curing, the glass transition temperature and the processing properties such as viscosity, gel time and flow behavior of the plastic. Various plastic materials have proven to be particularly advantageous: so-called. multifunctional epoxy resins based on novolak systems (epoxy cresol novolak and phenol novolak), e.g. B. with the trade name Aratronic 2211 from Ciba Geigy and / or KE 1000 from Toshiba, preferably with at least 80% inorganic fillers, in particular SiO 2 . Multi-functional epoxy resins have the property that they allow a particularly high filler content, with the resin remaining at a consistently good flowability. In addition to the Novolak system, the organic portion consists of common additives such as stabilizers, flame retardants, lubricants and release agents, accelerators and flexibilizers. Other suitable plastic materials are epoxy resins based on biphenyl and liquid crystalline polymers that have sufficient flow properties.
Nach dem Erstarren der Kunststoffmasse kann die Halbleiterscheibe aus dem Werkzeug ge nommen werden, und die Einzelbauelemente 3 können durch Sägen oder Brechen des Halbleiterscheiben-Kunststoffverbundes 1 vereinzelt werden. Besonders vorteilhaft ist, daß nur noch die unempfindliche, nicht aktive Unterseite der integrierten Bauelemente 3 den Umgebungsbedingungen ausgesetzt ist, während sowohl die empfindlichen Halbleiterstruk turen der Bauelemente 3 wie auch die Kanten des Halbleitersubstrates vollständig und dicht in die Kapselmasse eingebettet sind.After the plastic compound has solidified, the semiconductor wafer can be removed from the tool, and the individual components 3 can be separated by sawing or breaking the semiconductor wafer-plastic composite 1 . It is particularly advantageous that only the insensitive, inactive underside of the integrated components 3 is exposed to the ambient conditions, while both the sensitive semiconductor structures of the components 3 and the edges of the semiconductor substrate are completely and tightly embedded in the capsule mass.
Claims (20)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19756325A DE19756325A1 (en) | 1997-12-18 | 1997-12-18 | Semiconductor wafer with integrated individual components, method and device for producing a semiconductor wafer |
| PCT/EP1998/007201 WO1999033107A1 (en) | 1997-12-18 | 1998-11-11 | Semiconductor wafer with integrated individual components, method and device for the production of said semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19756325A DE19756325A1 (en) | 1997-12-18 | 1997-12-18 | Semiconductor wafer with integrated individual components, method and device for producing a semiconductor wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19756325A1 true DE19756325A1 (en) | 1999-07-01 |
Family
ID=7852387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19756325A Withdrawn DE19756325A1 (en) | 1997-12-18 | 1997-12-18 | Semiconductor wafer with integrated individual components, method and device for producing a semiconductor wafer |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19756325A1 (en) |
| WO (1) | WO1999033107A1 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3814257A1 (en) * | 1987-04-27 | 1988-11-17 | Hitachi Ltd | DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICES |
| US4978639A (en) * | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
| EP0579456A2 (en) * | 1992-07-13 | 1994-01-19 | Dow Corning Corporation | Curing silicon hydride containing materials by exposure to nitrous oxide |
| US5516728A (en) * | 1994-03-31 | 1996-05-14 | At&T Corp. | Process for fabircating an integrated circuit |
| US5610443A (en) * | 1994-09-08 | 1997-03-11 | General Instrument Of Taiwan, Ltd. | Method for encapsulating a semiconductor utilizing an epoxy resin and an onium salt compound |
| US5635671A (en) * | 1994-03-16 | 1997-06-03 | Amkor Electronics, Inc. | Mold runner removal from a substrate-based packaged electronic device |
| EP0840369A1 (en) * | 1995-06-30 | 1998-05-06 | Kabushiki Kaisha Toshiba | Electronic component and method of production thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3229203A1 (en) * | 1982-08-05 | 1984-02-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Semiconductor component and process for its production |
| JPS60160645A (en) * | 1984-02-01 | 1985-08-22 | Hitachi Ltd | Laminated semiconductor integrated circuit device |
| US5557148A (en) * | 1993-03-30 | 1996-09-17 | Tribotech | Hermetically sealed semiconductor device |
| US5656547A (en) * | 1994-05-11 | 1997-08-12 | Chipscale, Inc. | Method for making a leadless surface mounted device with wrap-around flange interface contacts |
-
1997
- 1997-12-18 DE DE19756325A patent/DE19756325A1/en not_active Withdrawn
-
1998
- 1998-11-11 WO PCT/EP1998/007201 patent/WO1999033107A1/en active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3814257A1 (en) * | 1987-04-27 | 1988-11-17 | Hitachi Ltd | DEVICE AND METHOD FOR PRODUCING SEMICONDUCTOR DEVICES |
| US4978639A (en) * | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
| EP0579456A2 (en) * | 1992-07-13 | 1994-01-19 | Dow Corning Corporation | Curing silicon hydride containing materials by exposure to nitrous oxide |
| US5635671A (en) * | 1994-03-16 | 1997-06-03 | Amkor Electronics, Inc. | Mold runner removal from a substrate-based packaged electronic device |
| US5516728A (en) * | 1994-03-31 | 1996-05-14 | At&T Corp. | Process for fabircating an integrated circuit |
| US5610443A (en) * | 1994-09-08 | 1997-03-11 | General Instrument Of Taiwan, Ltd. | Method for encapsulating a semiconductor utilizing an epoxy resin and an onium salt compound |
| EP0840369A1 (en) * | 1995-06-30 | 1998-05-06 | Kabushiki Kaisha Toshiba | Electronic component and method of production thereof |
Non-Patent Citations (1)
| Title |
|---|
| GILG, Larry: "Known good die meets chip size package". In: IEEE Circuits and Devices Magazine, JUli 1995, S. 32-35 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999033107A1 (en) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1412978B1 (en) | Electronic component with a plastic housing and method for production thereof | |
| DE102014115653B4 (en) | METHOD FOR PRODUCING ELECTRONIC COMPONENTS WITH ELECTRICALLY CONDUCTIVE FRAME ON A SUBSTRATE FOR RECEIVING ELECTRONIC CHIPS | |
| DE102009044712B4 (en) | Semiconductor device | |
| DE102008038175B4 (en) | Semiconductor arrangement and method for the production of semiconductor devices | |
| DE102006037538B4 (en) | Electronic component, electronic component stack and method for their production and use of a bead placement machine for carrying out a method for producing an electronic component or component stack | |
| DE102011000836B4 (en) | Component with an encapsulated semiconductor chip and manufacturing process | |
| DE102015121044B4 (en) | Terminal block with two types of vias and electronic device comprising a terminal block | |
| EP0860876A2 (en) | Arrangement and method for manufacturing CSP-packages for electrical components | |
| DE10333841A1 (en) | Semiconductor component in semiconductor chip size with flip-chip outer contacts and method for producing the same | |
| DE102009044863B4 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
| WO2004044980A2 (en) | Hermetically encapsulated component and waferscale method for the production thereof | |
| DE102016110862B4 (en) | Module and method of making a variety of modules | |
| DE102015114304B4 (en) | A method of manufacturing a semiconductor device, semiconductor device and semiconductor component | |
| DE102004052921A1 (en) | Process for the production of semiconductor devices with external contacts | |
| DE102014117594A1 (en) | Semiconductor package and method for its production | |
| WO2004003991A2 (en) | Electronic component with a housing packaging | |
| DE19818824A1 (en) | Electronic component | |
| DE102010041129A1 (en) | Multifunction sensor as PoP mWLP | |
| DE10014380A1 (en) | Device for packaging electronic components | |
| EP2452547A1 (en) | Electronic component | |
| DE102013102908A1 (en) | Method of manufacturing a semiconductor device | |
| DE102013112029B4 (en) | Semiconductor device with encapsulation | |
| DE10206661A1 (en) | Electronic component used in semiconductors comprises a semiconductor chip surrounded by a sawn edge having profile-sawn contours of semiconductor material and surrounded by a plastic composition forming a plastic edge | |
| DE102006024147B3 (en) | An electronic module including a semiconductor device package and a semiconductor chip and method of making the same | |
| DE19756325A1 (en) | Semiconductor wafer with integrated individual components, method and device for producing a semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8139 | Disposal/non-payment of the annual fee |