DE19802347A1 - Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben - Google Patents
Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselbenInfo
- Publication number
- DE19802347A1 DE19802347A1 DE1998102347 DE19802347A DE19802347A1 DE 19802347 A1 DE19802347 A1 DE 19802347A1 DE 1998102347 DE1998102347 DE 1998102347 DE 19802347 A DE19802347 A DE 19802347A DE 19802347 A1 DE19802347 A1 DE 19802347A1
- Authority
- DE
- Germany
- Prior art keywords
- conductive
- main body
- semiconductor
- substrate main
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
Die Erfindung betrifft ein Halbleitersubstrat und eine stapel
bare Halbleiterbaugruppe sowie ein Herstellungsverfahren der
selben und insbesondere eine verbesserte Halbleiterbaugruppe
mit Kugel/Gitter-Anordnung (BGA - ball grid array).
Fig. 1 stellt die Bauweise einer herkömmlichen BGA-Halbleiter
baugruppe dar. Wie dort gezeigt, ist ein Substrathauptkörper 11
bereitgestellt. Eine Vielzahl von strukturierten, leitenden
Drähten (nicht gezeigt) ist innerhalb des Substrathauptkörpers
11 ausgeformt. Ein Halbleiterplättchen 13 mit einer Vielzahl
von Halbleiterkontaktierungsflecken (nicht gezeigt) ist an der
Oberseite des Substrathauptkörpers 11 unter Verwendung eines
Haftmittels 15 befestigt. Die Halbleiterkontaktierungsflecken
sind elektrisch mit den leitenden Drähten durch eine Vielzahl
von Metalldrähten 17 verbunden. Ein Formteilabschnitt 18 ist
derart ausgeformt, daß ein vorgegebener Abschnitt des Substrat
hauptkörpers 11 in einer Epoxyformmasse liegt, um das Halblei
terplättchen 13 und den Metalldraht 17 einzuschließen. Darüber
hinaus ist eine Vielzahl von Lötkugeln 19 an der Unterseite des
Substrats 11 zur Verbindung mit den leitenden, im Substrat 11
ausgeformten Drähten befestigt. Bei einer herkömmlichen BGA-
Halbleiterbaugruppe jedoch ist es aufgrund der strukturellen
Eigenschaften unmöglich, die Halbleiterplättchen übereinander
zu stapeln, und somit unmöglich ein in hohem Maße integriertes
Speichermodul auf einer begrenzten Fläche zu formen.
Es ist Ziel der Erfindung, ein verbessertes Halbleitersubstrat
und eine verbesserte stapelbare Halbleiterbaugruppe sowie ein
verbessertes Herstellungsverfahren derselben bereitzustellen,
die es ermöglichen, ein in hohem Maße integriertes Halbleiter
modul auf einer begrenzten Fläche zu formen.
Dazu wird ein Halbleitersubstrat bereitgestellt umfassend einen
nicht-leitenden Substrathauptkörper mit einer Vielzahl von
darin ausgeformten, strukturierten, leitenden Drähten, einen in
einem oberen mittigen Abschnitt des Substrathauptkörpers ausge
formten Hohlraum und eine Vielzahl von Verbindungslöchern, die
senkrecht durch die Kantenabschnitte des Substrathauptkörpers
treten.
Weiterhin wird eine stapelbare Halbleiterbaugruppe bereitge
stellt umfassend einen nicht-leitenden Substrathauptkörper mit
einer Vielzahl von darin ausgeformten, strukturierten, leiten
den Drähten, einen in einem oberen mittigen Abschnitt des
Substrathauptkörpers ausgeformten Hohlraum, eine Vielzahl von
Verbindungslöchern, die senkrecht durch die Kantenabschnitte
des Substrathauptkörpers treten, ein Halbleiterplättchen, das
an einer tiefliegenden Fläche des Hohlraums befestigt ist, eine
Vielzahl von leitenden Drähten zur elektrischen Verbindung des
Halbleiterplättchens und der leitenden Drähte, eine Vielzahl
von leitenden metallischen Stäben, die in jedes Verbindungsloch
eingefüllt sind, eine Vielzahl von leitenden externen Anschlüs
sen, die an einer Ober- und einer Unterseite des Substrathaupt
körpers zur elektrischen Verbindung mit den metallischen Stäben
befestigt sind, und eine Formmasse, die in den Hohlraum gefüllt
wird, um das Halbleiterplättchen und die Drähte zu vergießen.
Ferner wird ein Herstellungsverfahren für eine stapelbare
Halbleiterbaugruppe bereitgestellt umfassend das Herstellen
eines nicht-leitenden Substrathauptkörpers mit einer Vielzahl
von darin ausgeformten, strukturierten, leitenden Drähten, das
Formen eines Hohlraums mit einem gestuften Abschnitt, der auf
einem oberen mittigen Abschnitt des Substrathauptkörpers ausge
formt ist, das Formen einer Vielzahl von Verbindungslöchern,
die senkrecht durch den Substrathauptkörper nahe dem Hohlraum
treten, das Befestigen eines Halbleiterplättchens auf einer
tiefliegenden Fläche des Hohlraums, das elektrische Verbinden
des Halbleiterplättchens und der leitenden Drähte unter Verwen
dung von leitenden Drähten und das Vergießen des Halbleiter
plättchens und der Drähte durch Einfüllen einer Formmasse in
den Hohlraum, das Herstellen von stapelbaren Halbleiterbaugrup
pen, das Ausrichten der in den stapelbaren Halbleiterbaugruppen
ausgeformten Verbindungslöcher und das Stapeln der stapelbaren
Halbleiterbaugruppen übereinander, das Einfüllen eines leiten
den metallischen Materials in die derart ausgerichteten Verbin
dungslöcher und das Befestigen von leitenden externen
Anschlüssen an einer Oberseite einer obersten Schicht der
Halbleiterbaugruppe sowie an einer Unterseite einer untersten
Schicht der Halbleiterbaugruppe zur elektrischen Verbindung mit
dem leitenden metallischen Material.
Nachfolgend wird die Erfindung mit Blick auf die Zeichnung
näher erläutert. Es zeigt bzw. zeigen:
Fig. 1 eine Querschnittansicht, die eine herkömmliche Halblei
terbaugruppe mit Kugel/Gitter-Anordnung zeigt;
Fig. 2 eine Querschnittansicht, die ein erfindungsgemäßes
Halbleitersubstrat zeigt;
Fig. 3 eine Querschnittansicht, die eine erfindungsgemäße
stapelbare Halbleiterbaugruppe zeigt;
Fig. 4A bis 4D Querschnittansichten, die ein Herstellungs
verfahren einer erfindungsgemäßen, stapelbaren Halbleiterbau
gruppe zeigen; und
Fig. 5A bis 5C Querschnittansichten, die ein Herstellungs
verfahren eines erfindungsgemäßen, gestapelten Halbleiterbau
gruppenmoduls zeigen.
Ein Halbleitersubstrat und eine geschichtete Halbleiterbaugrup
pe, die unter Verwendung desselben Herstellungsverfahrens
hergestellt werden, sowie ein Halbleitermodul und ein Herstel
lungsverfahren desselben werden nun erläutert.
Fig. 2 ist eine Querschnittansicht, die ein erfindungsgemäßes
Halbleitersubstrat zeigt. Wie dort gezeigt, ist ein nicht-
leitender Substrathauptkörper 21 bereitgestellt, in dem eine
Vielzahl von strukturierten, leitenden Drähten 22 eingeschlos
sen ist. Ein Hohlraum 24 mit einem gestuften Abschnitt 23 ist
in einem mittigen Abschnitt der Oberseite des Substrathauptkör
pers 21 ausgeformt. Eine Vielzahl von Verbindungslöchern 25,
die senkrecht durch den Substrathauptkörper 21 treten, sind an
beiden Seiten des Hohlraums 24 ausgeformt. Ein Ende eines jeden
der leitenden Drähte 22 liegt auf der Oberseite des gestuften
Abschnitts frei, wobei das andere Ende desselben sich in ein
entsprechendes Verbindungsloch 25 erstreckt.
Darüber hinaus ist ein leitender Metallstab 26, wie etwa ein
Lötstab, in die Verbindungslöcher 25 eingefüllt, wobei äußere
Anschlüsse 27 an der Ober- und der Unterseite des Substrat
hauptkörpers 21 zur elektrischen Verbindung mit beiden Enden
eines jeden der Metallstäbe 26 befestigt sind. Hierbei können
die Metallstäbe 26 und die äußeren Anschlüsse 27 wahlweise
gemäß einem anderen Ausführungsbeispiel der Erfindung ausge
formt sein.
Fig. 3 ist eine Querschnittansicht, die eine erfindungsgemäße
schichtbare Halbleiterbaugruppe zeigt. Wie dort gezeigt, ist
das Halbleiterplättchen unter Verwendung des Halbleiter
substrats aus Fig. 2 gefügt. Bei dem Ausführungsbeispiel gemäß
Fig. 3 sind die Elemente, die mit dem Ausführungsbeispiel
gemäß Fig. 2 identisch sind, mit identischen Bezugsziffern
versehen. Die Beschreibung derselben wird daher weggelassen.
Wie in Fig. 3 gezeigt, ist ein Halbleiterplättchen 33 an einer
tiefliegenden Fläche des Hohlraums 24 unter Verwendung eines
Haftmittels 31 befestigt. Eine Vielzahl von leitenden Drähten
35 wird dazu verwendet, das Halbleiterplättchen 33 und die
leitenden Drähte 22 elektrisch zu verbinden, wobei eine Formma
sse 37 in den Hohlraum 24 gefüllt ist, wodurch das Halbleiter
plättchen 33 und die Drähte 35 eingekapselt werden.
Das Herstellungsverfahren einer erfindungsgemäßen stapelbaren
Halbleiterbaugruppe wird nun unter Bezugnahme auf die Fig.
4A bis 4D erläutert.
Zunächst wird, wie in Fig. 4A gezeigt, ein nicht-leitender
Substrathauptkörper 21 mit einer Vielzahl von strukturierten,
leitenden Drähten 22 bereitgestellt, wobei ein Hohlraum 24 auf
dem mittigen oberen Abschnitt des Substrathauptkörpers 21
ausgeformt ist und einen gestuften Abschnitt 23 aufweist. Die
Verbindungslöcher 25 sind so ausgeformt, daß sie senkrecht
durch den Substrathauptkörper 21 nahe dem Hohlraum 24 treten.
Die leitenden Drähte 22 sind so strukturiert, daß ein Ende
eines jeden der leitenden Drähte 22 auf der Oberseite des
gestuften Abschnitts 23 freiliegt, wobei das andere Ende des
selben in dem Verbindungsloch 25 freiliegt.
Wie in Fig. 4B gezeigt wird ein Drahtverbindungsverfahren auf
solche Weise durchgeführt, daß ein Halbleiterplättchen 33 am
Boden des Hohlraums 24 unter Verwendung eines Haftmittels 31
befestigt wird, wobei das Halbleiterplättchen 33 und die lei
tenden Drähte 22 durch die leitenden Drähte 35 verbunden sind.
Als nächstes wird, wie in Fig. 4C gezeigt, ein Formgießverfah
ren auf solche Weise durchgeführt, daß eine Formmasse in den
Hohlraum 24 gefüllt wird und anschließend das Halbleiterplätt
chen 33 und die Drähte 35 vergossen werden.
Darüber hinaus kann, wie in Fig. 4D gezeigt, ein Verfahren
eingesetzt werden, bei dem ein leitendes metallisches Material
26, wie etwa ein Lötstab, in jedes Verbindungsloch 25 einge
füllt wird, und leitende äußere Anschlüsse 27, wie etwa Lötku
geln, an der Ober- und der Unterseite des Substrathauptkörpers
21 befestigt werden, so daß beide Enden jedes leitenden metal
lischen Materials 26 elektrisch verbunden sind. Das Einfüllver
fahren des metallischen Materials wird in ein Verfahren zum
Einfüllen eines Lötstabes in die Verbindungslöcher 25 und ein
Verfahren zum schmelzen und Härten der Lötstange eingeteilt.
Die Fig. 5A bis 5C sind Querschnittansichten, die ein Her
stellungsverfahren eines erfindungsgemäßen stapelbaren Halblei
terbaugruppenmoduls zeigen.
Wie in Fig. 5A gezeigt, sind die stapelbaren Halbleiterbau
gruppen 100, 110 und 120, die in Fig. 4C gezeigt sind, in Form
von Mehrfachreihen übereinander gestapelt. Beim Stapeln dersel
ben werden die stapelbaren Halbleiterbaugruppen 100, 110 und
120 genau ausgerichtet und übereinander gestapelt, wobei die in
den stapelbaren Halbleiterbaugruppen 100, 110 und 120 ausge
formten Verbindungslöcher 25 ausgerichtet werden.
Wie in Fig. 5B gezeigt, wird bei einem Einfüllverfahren eines
metallischen Materials ein leitendes metallisches Material 26
in die derart ausgerichteten Verbindungslöcher 25 gefüllt.
Hierbei wird das Einfüllverfahren eines metallischen Materials
in ein Verfahren, bei dem ein Lötstab in die ausgerichteten
Verbindungslöcher 25 gefüllt wird, und ein Verfahren einge
teilt, bei dem der Lötstab geschmolzen und gehärtet wird.
Wie in Fig. 5C gezeigt, sind die leitenden äußeren Anschlüsse
27 an der Oberseite der obersten Schicht der Halbleiterbaugrup
pe 120 und an der Unterseite der untersten Schicht der Halblei
terbaugruppe 100 befestigt, so daß beide Enden jedes leitenden
metallischen Materials 26 elektrisch verbunden sind, wodurch
ein erfindungsgemäßes stapelbares Halbleiterbaugruppenmodul
hergestellt wird.
Wie vorstehend beschrieben, ist es bei der Erfindung möglich,
eine stapelbare Halbleiterbaugruppe durch Montieren eines
Halbleiterplättchens unter Verwendung eines Halbleitersubstrats
herzustellen. Darüber hinaus ist es möglich, ein in hohem Maße
integriertes Halbleiterbaugruppenmodul auf einer begrenzten
Fläche unter Verwendung einer erfindungsgemäßen stapelbaren
Halbleiterbaugruppe herzustellen. Darüber hinaus ist es mög
lich, jede Baugruppe genau auszurichten und übereinander zu
stapeln, und zwar unter Verwendung der in den stapelbaren
Baugruppen ausgeformten Verbindungslöcher, wobei die Halblei
terplättchen jeder Baugruppe elektrisch durch ein leitendes
metallisches Material (Lötstab), das in die Verbindungslöcher
gefüllt ist, verbunden sind.
Obwohl das bevorzugte Ausführungsbeispiel der Erfindung zu
Veranschaulichungszwecken offenbart worden ist, werden Fachleu
te erkennen, daß verschiedene Abwandlungen, Hinzufügungen und
Auswechslungen möglich sind, ohne den Rahmen und Gedanken der
Erfindung, wie in den begleitenden Ansprüchen dargelegt, zu
verlassen.
Claims (17)
1. Halbleitersubstrat umfassend
- - einen nicht-leitenden Substrathauptkörper (21) mit einer Vielzahl von darin ausgeformten, strukturierten, leitenden Drähten (22);
- - einen in einem oberen mittigen Abschnitt des Substrat hauptkörpers ausgeformten Hohlraum (24); und
- - eine Vielzahl von Verbindungslöchern (25), die senkrecht durch die Kantenabschnitte des Substrathauptkörpers treten.
2. Halbleitersubstrat nach Anspruch 1,
wobei ein gestufter Abschnitt (23) in einer Seitenwand des
Hohlraums ausgeformt ist.
3. Halbleitersubstrat nach Anspruch 1,
wobei ein Ende jedes der leitenden Drähte (22) an einer Ober
seite des gestuften Abschnitts (23) freiliegt und sich das
andere Ende eines jeden der leitenden Drähte in das Verbin
dungsloch erstreckt.
4. Halbleitersubstrat nach Anspruch 1,
das ferner einen leitenden metallischen Stab (26) umfaßt, der
in jedes Verbindungsloch gefüllt ist, wobei ein leitender
Anschluß (27) auf einer Ober- und einer Unterseite des
Substrathauptkörpers zur elektrischen Verbindung beider Enden
jedes metallischen Stabes ausgeformt ist.
5. Halbleitersubstrat nach Anspruch 4,
wobei der metallische Stab (26) ein Lötstab ist.
6. Halbleitersubstrat nach Anspruch 4,
wobei der Anschluß (27) aus einem Lötmittel geformt ist.
7. Stapelbare Halbleiterbaugruppe umfassend
- - einen nicht-leitenden Substrathauptkörper (21) mit einer Vielzahl von darin ausgeformten, strukturierten, leitenden Drähten (22);
- - einen in einem oberen mittigen Abschnitt des Substrat hauptkörpers ausgeformten Hohlraum (24);
- - eine Vielzahl von Verbindungslöchern (25), die senkrecht durch die Kantenabschnitte des Substrathauptkörpers treten;
- - ein Halbleiterplättchen (33), das an einer tiefliegenden Fläche des Hohlraums (24) befestigt ist;
- - eine Vielzahl von leitenden Drähten (35) zur elektrischen Verbindung des Halbleiterplättchens und der leitenden Drähte; - eine Vielzahl von leitenden metallischen Stäben (26), die in jedes Verbindungsloch eingefüllt sind;
- - eine Vielzahl von leitenden Anschlüssen (27), die an einer Ober- und einer Unterseite des Substrathauptkörpers zur elek trischen Verbindung mit den metallischen Stäben befestigt sind; und
- - eine Formmasse (37), die in den Hohlraum gefüllt wird, um das Halbleiterplättchen und die Drähte zu verkapseln.
8. Stapelbare Halbleiterbaugruppe nach Anspruch 7,
wobei ein gestufter Abschnitt (23) in einer Seitenwand des
Hohlraums (24) ausgeformt ist.
9. Stapelbare Halbleiterbaugruppe nach Anspruch 7,
wobei ein Ende eines jeden der leitenden Drähte an einer Ober
seite des gestuften Abschnitts freiliegt und sich das andere
Ende eines jeden der leitenden Drähte in das Verbindungsloch
erstreckt.
10. Herstellungsverfahren für eine stapelbare Halbleiterbau
gruppe umfassend die folgenden Schritte:
- - das Herstellen eines nicht-leitenden Substrathauptkörpers (21) mit einer Vielzahl von strukturierten, leitenden Drähten (22);
- - das Formen eines gestuften Abschnitts (23) auf einem oberen mittigen Abschnitt des Substrathauptkörpers;
- - das Formen einer Vielzahl von Verbindungslöchern (25), die senkrecht durch einen Kantenabschnitt des Substrathauptkörpers treten;
- - das Befestigen eines Halbleiterplättchens (33) auf einer tiefliegenden Fläche eines Hohlraums (24) im Substrathauptkör per;
- - das elektrische Verbinden des Halbleiterplättchens und der leitenden Drähte unter Verwendung von leitenden Drähten (35); und
- - das Einfüllen einer Formmasse (37) in den Hohlraum (24) und das Vergießen des Halbleiterplättchens und der Drähte.
11. Herstellungsverfahren einer stapelbaren Halbleiterbaugrup
pe nach Anspruch 10,
wobei ein Ende eines jeden der leitenden Drähte an einer Ober
seite des gestuften Abschnitts freiliegt und sich das andere
Ende eines jeden der leitenden Drähte in das Verbindungsloch
erstreckt.
12. Herstellungsverfahren einer stapelbaren Halbleiterbaugrup
pe nach Anspruch 10,
wobei ein leitendes metallisches Material in jedes Verbindungs
loch gebracht wird.
13. Herstellungsverfahren einer stapelbaren Halbleiterbau
gruppe nach Anspruch 12,
das ferner den Schritt des Befestigen eines Anschlusses zum
Befestigen leitender externer Anschlüsse an einer Ober- und
einer Unterseite des Substrathauptkörpers zur elektrischen
Verbindung mit dem leitenden metallischen Material 26 umfaßt.
14. Herstellungsverfahren einer stapelbaren Halbleiterbaugrup
pe nach Anspruch 13,
wobei der externe Anschluß aus einem Lötmittel geformt ist.
15. Herstellungsverfahren einer stapelbaren Halbleiterbaugrup
pe nach Anspruch 12,
wobei der Schritt des Einfüllens des metallischen Materials in
einen Schritt zum Einfüllen eines Lötstabes in die Verbindungs
löcher und einen Schritt zum Schmelzen und Härten des Lötstabes
eingeteilt ist.
16. Herstellungsverfahren für ein stapelbares Halbleiterbau
gruppenmodul umfassend die folgenden Schritte:
- - das Herstellen eines nicht-leitenden Substrathauptkörpers (21) mit einer Vielzahl von darin ausgeformten, strukturierten, leitenden Drähten (22);
- - das Formen eines Hohlraums (24) mit einem gestuften Ab schnitt (23), der auf einem oberen mittigen Abschnitt des Substrathauptkörpers ausgeformt ist;
- - das Formen einer Vielzahl von Verbindungslöchern (25), die senkrecht durch den Substrathauptkörper nahe dem Hohlraum treten;
- - das Befestigen eines Halbleiterplättchens (33) auf einer tiefliegenden Fläche des Hohlraums (24);
- - das elektrische Verbinden des Halbleiterplättchens und der leitenden Drähte unter Verwendung von leitenden Drähten (35) und das Vergießen des Halbleiterplättchens und der Drähte durch Einfüllen einer Formmasse (37) in den Hohlraum;
- - das Herstellen von stapelbaren Halbleiterbaugruppen (100, 110, 120);
- - das Ausrichten der in den stapelbaren Halbleiterbaugruppen ausgeformten Verbindungslöcher (25) und das Stapeln der stapel baren Halbleiterbaugruppen übereinander;
- - das Einfüllen eines leitenden metallischen Materials (26) in die derart ausgerichteten Verbindungslöcher (25); und
- - das Befestigen von leitenden externen Anschlüssen an einer Oberseite einer obersten Schicht der Halbleiterbaugruppe sowie an einer Unterseite einer untersten Schicht der Halbleiterbau gruppe zur elektrischen Verbindung mit dem leitenden metalli schen Material.
17. Herstellungsverfahren eines stapelbaren Halbleiterbaugrup
penmoduls nach Anspruch 16,
wobei der Schritt des Einfüllens des metallischen Materials
einen Schritt zum Einfüllen einer Lötstange in die ausgerichte
ten Verbindungslöcher und einen Schritt zum Schmelzen und
Härten der Lötstange umfaßt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970047075A KR100280398B1 (ko) | 1997-09-12 | 1997-09-12 | 적층형 반도체 패키지 모듈의 제조 방법 |
KR47075/1997 | 1997-09-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19802347A1 true DE19802347A1 (de) | 1999-04-08 |
DE19802347B4 DE19802347B4 (de) | 2005-10-06 |
Family
ID=19521226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1998102347 Expired - Fee Related DE19802347B4 (de) | 1997-09-12 | 1998-01-22 | Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls |
Country Status (6)
Country | Link |
---|---|
US (1) | US6137163A (de) |
JP (1) | JP2967344B2 (de) |
KR (1) | KR100280398B1 (de) |
CN (1) | CN1150617C (de) |
DE (1) | DE19802347B4 (de) |
HK (1) | HK1018983A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10007414A1 (de) * | 2000-02-18 | 2001-09-06 | Eupec Gmbh & Co Kg | Substrat für Leistungshalbleitermodule mit Durchkontaktierung durch Lot, und Verfahren zu deren Herstellung |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6297548B1 (en) | 1998-06-30 | 2001-10-02 | Micron Technology, Inc. | Stackable ceramic FBGA for high thermal applications |
US6313522B1 (en) | 1998-08-28 | 2001-11-06 | Micron Technology, Inc. | Semiconductor structure having stacked semiconductor devices |
KR100302593B1 (ko) | 1998-10-24 | 2001-09-22 | 김영환 | 반도체패키지및그제조방법 |
JP3538045B2 (ja) * | 1998-12-09 | 2004-06-14 | 三菱電機株式会社 | Rf回路モジュール |
KR20010068781A (ko) * | 2000-01-10 | 2001-07-23 | 윤종용 | 반도체 칩 패키지 |
JP4251421B2 (ja) * | 2000-01-13 | 2009-04-08 | 新光電気工業株式会社 | 半導体装置の製造方法 |
AU2001234610A1 (en) * | 2000-01-31 | 2001-08-07 | Joseph L. Chovan | Micro electro-mechanical component and system architecture |
US6586836B1 (en) | 2000-03-01 | 2003-07-01 | Intel Corporation | Process for forming microelectronic packages and intermediate structures formed therewith |
JP3722209B2 (ja) * | 2000-09-05 | 2005-11-30 | セイコーエプソン株式会社 | 半導体装置 |
JP2002305286A (ja) * | 2001-02-01 | 2002-10-18 | Mitsubishi Electric Corp | 半導体モジュールおよび電子部品 |
US6734538B1 (en) | 2001-04-12 | 2004-05-11 | Bae Systems Information & Electronic Systems Integration, Inc. | Article comprising a multi-layer electronic package and method therefor |
JP3999945B2 (ja) * | 2001-05-18 | 2007-10-31 | 株式会社東芝 | 半導体装置の製造方法 |
US6765287B1 (en) | 2001-07-27 | 2004-07-20 | Charles W. C. Lin | Three-dimensional stacked semiconductor package |
US6451626B1 (en) | 2001-07-27 | 2002-09-17 | Charles W.C. Lin | Three-dimensional stacked semiconductor package |
US20030042615A1 (en) | 2001-08-30 | 2003-03-06 | Tongbi Jiang | Stacked microelectronic devices and methods of fabricating same |
KR100435813B1 (ko) * | 2001-12-06 | 2004-06-12 | 삼성전자주식회사 | 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법 |
US6971160B1 (en) | 2002-01-03 | 2005-12-06 | The United States Of America As Represented By The Secretary Of The Air Force | Hybrid electrical circuit method with mated substrate carrier method |
US6646336B1 (en) * | 2002-06-28 | 2003-11-11 | Koninkl Philips Electronics Nv | Wearable silicon chip |
KR100608349B1 (ko) * | 2002-09-11 | 2006-08-09 | 주식회사 하이닉스반도체 | 요철 형상의 스택기판을 사용한 bga 스택 패키지 및 그제조방법 |
KR20040026530A (ko) * | 2002-09-25 | 2004-03-31 | 삼성전자주식회사 | 반도체 패키지 및 그를 이용한 적층 패키지 |
EP1601017A4 (de) | 2003-02-26 | 2009-04-29 | Ibiden Co Ltd | Mehrschichtige gedruckte leiterplatte |
US7309923B2 (en) * | 2003-06-16 | 2007-12-18 | Sandisk Corporation | Integrated circuit package having stacked integrated circuits and method therefor |
US6984881B2 (en) | 2003-06-16 | 2006-01-10 | Sandisk Corporation | Stackable integrated circuit package and method therefor |
US7993983B1 (en) | 2003-11-17 | 2011-08-09 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with chip and encapsulant grinding |
US7227249B1 (en) | 2003-12-24 | 2007-06-05 | Bridge Semiconductor Corporation | Three-dimensional stacked semiconductor package with chips on opposite sides of lead |
US7613010B2 (en) * | 2004-02-02 | 2009-11-03 | Panasonic Corporation | Stereoscopic electronic circuit device, and relay board and relay frame used therein |
SG120200A1 (en) | 2004-08-27 | 2006-03-28 | Micron Technology Inc | Slanted vias for electrical circuits on circuit boards and other substrates |
US20060267173A1 (en) * | 2005-05-26 | 2006-11-30 | Sandisk Corporation | Integrated circuit package having stacked integrated circuits and method therefor |
US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
KR100721353B1 (ko) * | 2005-07-08 | 2007-05-25 | 삼성전자주식회사 | 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조 |
US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US20070045120A1 (en) * | 2005-09-01 | 2007-03-01 | Micron Technology, Inc. | Methods and apparatus for filling features in microfeature workpieces |
US7863187B2 (en) | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
US7888185B2 (en) * | 2006-08-17 | 2011-02-15 | Micron Technology, Inc. | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device |
US7902643B2 (en) * | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
US7811863B1 (en) | 2006-10-26 | 2010-10-12 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment |
SG149710A1 (en) * | 2007-07-12 | 2009-02-27 | Micron Technology Inc | Interconnects for packaged semiconductor devices and methods for manufacturing such devices |
US7781877B2 (en) * | 2007-08-07 | 2010-08-24 | Micron Technology, Inc. | Packaged integrated circuit devices with through-body conductive vias, and methods of making same |
KR100881400B1 (ko) | 2007-09-10 | 2009-02-02 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이의 제조 방법 |
US20090140408A1 (en) * | 2007-11-30 | 2009-06-04 | Taewoo Lee | Integrated circuit package-on-package system with stacking via interconnect |
US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
SG142321A1 (en) | 2008-04-24 | 2009-11-26 | Micron Technology Inc | Pre-encapsulated cavity interposer |
US8310835B2 (en) | 2009-07-14 | 2012-11-13 | Apple Inc. | Systems and methods for providing vias through a modular component |
US7923304B2 (en) * | 2009-09-10 | 2011-04-12 | Stats Chippac Ltd. | Integrated circuit packaging system with conductive pillars and method of manufacture thereof |
US8350381B2 (en) * | 2010-04-01 | 2013-01-08 | Infineon Technologies Ag | Device and method for manufacturing a device |
US8847376B2 (en) * | 2010-07-23 | 2014-09-30 | Tessera, Inc. | Microelectronic elements with post-assembly planarization |
CN102738120B (zh) * | 2012-07-09 | 2016-01-20 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
CN103632988B (zh) * | 2012-08-28 | 2016-10-19 | 宏启胜精密电子(秦皇岛)有限公司 | 层叠封装结构及其制作方法 |
US8860202B2 (en) * | 2012-08-29 | 2014-10-14 | Macronix International Co., Ltd. | Chip stack structure and manufacturing method thereof |
CN103413795B (zh) * | 2013-08-28 | 2016-12-28 | 天津大学 | 半导体器件的封装结构和半导体器件的封装工艺流程 |
CN103904057B (zh) * | 2014-04-02 | 2016-06-01 | 华进半导体封装先导技术研发中心有限公司 | PoP封装结构及制造工艺 |
TWM499394U (zh) * | 2014-12-19 | 2015-04-21 | Bothhand Entpr Inc | 電子裝置之封裝盒 |
US10741498B2 (en) * | 2018-07-12 | 2020-08-11 | Samsung Electronics Co., Ltd. | Semiconductor package |
CN109326580A (zh) * | 2018-11-20 | 2019-02-12 | 中国科学院苏州纳米技术与纳米仿生研究所南昌研究院 | 一种多芯片封装互联结构及多芯片封装互联方法 |
CN111739871A (zh) * | 2020-05-15 | 2020-10-02 | 甬矽电子(宁波)股份有限公司 | 双面芯片封装结构和双面芯片封装工艺 |
US11388811B1 (en) | 2021-05-21 | 2022-07-12 | Amulaire Thermal Technology, Inc. | Heat-dissipating substrate structure with built-in conductive circuits |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61101067A (ja) * | 1984-10-24 | 1986-05-19 | Nec Corp | メモリモジユ−ル |
JPH0430561A (ja) * | 1990-05-28 | 1992-02-03 | Hitachi Ltd | 半導体集積回路装置およびその実装構造 |
US5241456A (en) * | 1990-07-02 | 1993-08-31 | General Electric Company | Compact high density interconnect structure |
US5043794A (en) * | 1990-09-24 | 1991-08-27 | At&T Bell Laboratories | Integrated circuit package and compact assemblies thereof |
US5241454A (en) * | 1992-01-22 | 1993-08-31 | International Business Machines Corporation | Mutlilayered flexible circuit package |
DE4303734C2 (de) * | 1993-02-03 | 1996-07-18 | Deutsches Elektronen Synchr | Chipträger |
US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
JPH07226456A (ja) * | 1993-04-23 | 1995-08-22 | Nippon Micron Kk | Icパッケージ及びその製造方法 |
US5455385A (en) * | 1993-06-28 | 1995-10-03 | Harris Corporation | Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses |
JPH07231049A (ja) * | 1994-02-17 | 1995-08-29 | Fujitsu Ltd | セラミックス多層基板の製造方法及びセラミックス多層基板 |
US5380681A (en) * | 1994-03-21 | 1995-01-10 | United Microelectronics Corporation | Three-dimensional multichip package and methods of fabricating |
US5579207A (en) * | 1994-10-20 | 1996-11-26 | Hughes Electronics | Three-dimensional integrated circuit stacking |
JPH08186192A (ja) * | 1994-12-27 | 1996-07-16 | Matsushita Electric Works Ltd | 多層プリント配線板の製造方法 |
JPH08186196A (ja) * | 1994-12-27 | 1996-07-16 | Casio Comput Co Ltd | 半導体装置の実装構造 |
US5835061A (en) * | 1995-06-06 | 1998-11-10 | Wayport, Inc. | Method and apparatus for geographic-based communications service |
US5861666A (en) * | 1995-08-30 | 1999-01-19 | Tessera, Inc. | Stacked chip assembly |
US5838060A (en) * | 1995-12-12 | 1998-11-17 | Comer; Alan E. | Stacked assemblies of semiconductor packages containing programmable interconnect |
US5798564A (en) * | 1995-12-21 | 1998-08-25 | Texas Instruments Incorporated | Multiple chip module apparatus having dual sided substrate |
-
1997
- 1997-09-12 KR KR1019970047075A patent/KR100280398B1/ko not_active IP Right Cessation
-
1998
- 1998-01-22 DE DE1998102347 patent/DE19802347B4/de not_active Expired - Fee Related
- 1998-03-06 CN CNB981007147A patent/CN1150617C/zh not_active Expired - Fee Related
- 1998-04-16 US US09/060,707 patent/US6137163A/en not_active Expired - Lifetime
- 1998-04-30 JP JP12029198A patent/JP2967344B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-21 HK HK99104100A patent/HK1018983A1/xx not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10007414A1 (de) * | 2000-02-18 | 2001-09-06 | Eupec Gmbh & Co Kg | Substrat für Leistungshalbleitermodule mit Durchkontaktierung durch Lot, und Verfahren zu deren Herstellung |
US6715203B2 (en) | 2000-02-18 | 2004-04-06 | Eupec Europaeische Gesellschaft Fuer Leistungshalbleiter Mbh & Co. Kg | Substrate for power semiconductor modules with through-plating of solder and method for its production |
DE10007414B4 (de) * | 2000-02-18 | 2006-07-06 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Verfahren zur Durchkontaktierung eines Substrats für Leistungshalbleitermodule durch Lot und mit dem Verfahren hergestelltes Substrat |
Also Published As
Publication number | Publication date |
---|---|
US6137163A (en) | 2000-10-24 |
JP2967344B2 (ja) | 1999-10-25 |
CN1211821A (zh) | 1999-03-24 |
KR19990025444A (ko) | 1999-04-06 |
DE19802347B4 (de) | 2005-10-06 |
JPH1197583A (ja) | 1999-04-09 |
CN1150617C (zh) | 2004-05-19 |
HK1018983A1 (en) | 2000-01-14 |
KR100280398B1 (ko) | 2001-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19802347A1 (de) | Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben | |
DE19821715B4 (de) | Gepacktes integriertes Schaltkreisbauelement und Verfahren zu seiner Herstellung | |
DE19720275B4 (de) | Substrat für eine Halbleiteranordnung, Herstellungsverfahren für dasselbe und eine das Substrat verwendende stapelbare Halbleiteranordnung | |
DE19845316C2 (de) | Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE102008029829B4 (de) | Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung | |
DE102014102006B4 (de) | Halbleitermodul | |
DE112006003372T5 (de) | Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters | |
DE19712551B4 (de) | Zuleitungsrahmen und darauf angewendetes Herstellungsverfahren für Halbleitergehäuse in Chipgröße | |
DE102009044561B4 (de) | Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers | |
DE112009000686T5 (de) | Halbleiterpackage mit eingebetteter magnetischer Komponente und Verfahren zur Herstellung | |
DE10154853A1 (de) | Flip-Chip-auf-Leiterrahmen | |
DE10147955A1 (de) | Halbleitervorrichtung | |
DE102014102118A1 (de) | Halbleiterbauelement | |
DE19742360A1 (de) | Gehäuse für gestapelten Halbleiterchip und Verfahren zum Herstellen desselben | |
DE4337675A1 (de) | Halbleitergehäuse und Verfahren zu dessen Herstellung | |
DE102014111829A1 (de) | Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien | |
DE102016000264B4 (de) | Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben | |
EP3360167A1 (de) | Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur | |
DE19651549B4 (de) | Anschlußrahmen und Chipgehäuse | |
DE19929606A1 (de) | Integrierte Schaltung und Verfahren zu ihrer Herstellung | |
DE102013103351B4 (de) | Elektronikmodul | |
DE102017129563A1 (de) | Halbleiterbauelemente mit freiliegenden entgegengesetzten chip-pads | |
DE102017101185B4 (de) | Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul | |
DE19842481A1 (de) | Stapelbarer Halbleiterchip und Verfahren zur Herstellung eines gestapelten Halbleiterchipmoduls | |
EP0907966B1 (de) | Integrierte halbleiterschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |