DE19810730A1 - Microcontrollerschaltung - Google Patents
MicrocontrollerschaltungInfo
- Publication number
- DE19810730A1 DE19810730A1 DE19810730A DE19810730A DE19810730A1 DE 19810730 A1 DE19810730 A1 DE 19810730A1 DE 19810730 A DE19810730 A DE 19810730A DE 19810730 A DE19810730 A DE 19810730A DE 19810730 A1 DE19810730 A1 DE 19810730A1
- Authority
- DE
- Germany
- Prior art keywords
- irregularly
- microcontroller
- circuit
- line connections
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
Abstract
Beschrieben wird eine Mikrocontrollerschaltung mit Schaltungselementen, die auf einem Halbleiterkörper angeordnet sind. DOLLAR A Um bei einer solchen Mikrocontrollerschaltung einen Fälschungsangriff zumindest deutlich zu erschweren, ist eine irregulär verwürfelte, räumliche Konfiguration wenigstens einer Teilanzahl zusammenwirkender Schaltungselemente auf dem Halbleiterkörper vorgesehen.
Description
Die Erfindung bezieht sich auf eine Microcontrollerschaltung mit Schaltungselementen,
die auf einem Halbleiterkörper angeordnet sind.
Der Sicherheit von Microcontrollerschaltungen, insbesondere für Identifikationssysteme
wie Geldkarten, Schließsysteme und dergleichen, kommt eine stets wachsende Bedeutung
zu. So werden Geldkarten in immer größerem Maße Bargeld ersetzen. Dabei sollen diese
Geldkarten in ihrer Benutzung mit dem Bargeld vergleichbare Eigenschaften aufweisen.
Dies berührt unmittelbar die Anforderungen an die Entschlüsselungs- und
Fälschungssicherheit derartiger Geldkarten und der darauf verwendeten
Microncontrollerschaltungen.
Microcontrollerschaltungen besitzen durch ihren Aufbau und im Rahmen ihres Einsatzes
die Eigenschaft, beliebig oft kopierbar zu sein und Funktionen bzw. Daten unbeschränkt
oft wiederholbar bereitstellen zu können. Gerade diese Eigenschaften widersprechen
jedoch grundsätzlich der Eigenschaft von Bargeld. Es sind daher besondere Maßnahmen
erforderlich, um Microcontrollerschaltungen in Geldkarten als Ersatz für Bargeld oder als
Werkzeug für bargeldähnliche Transaktionen verwenden zu können, ohne die geforderten
Sicherheitsmaßstäbe zu verfehlen.
Bei einem Fälschungsangriff auf eine in einer Geldkarte eingesetzte
Microcontrollerschaltung werden im wesentlichen zwei Kategorien unterschieden. Die
erste Kategorie betrifft Angriffe auf die Datenverbindung und den Datenaustausch
zwischen dem Microcontroller und der Außenwelt, d. h. mit der Geldkarte in
Wirkverbindung gebrachten Geräten. Gegen diese Kategorie der Fälschungsangriffe
werden als Sicherungsmaßnahmen kryptographische Verfahren der Datenverschlüsselung
eingesetzt, um Vertraulichkeit und Authentizität der übermittelten Daten sicherzustellen.
Eine zweite Kategorie von Fälschungsangriffen auf Microcontrollerschaltungen in
Geldkarten besteht in dem Versuch, die in der Microcontrollerschaltung gespeicherten
Daten - z. B. Geldeinheiten - entschlüsseln und zu manipulieren. Diese Angriffe können
sehr vielschichtig sein. Das Vorgehen hierbei hängt von den physikalischen und
topographischen Eigenheiten der verwendeten Microcontrollerschaltung ab.
Microcontrollerschaltungen für die genannten Anwendungszwecke werden heutzutage
gewöhnlich in einer möglichst modularen topographischen Anordnung aufgebaut. Dabei
werden einzelne Funktionsblöcke in der Topographie ihrer Schaltungselemente zunächst
so gestaltet, daß eine einwandfrei Funktion und ein möglichst geringer Flächenverbrauch
auf dem Halbleiterkörper erzielt werden. Die gesamte Microcontrollerschaltung ist dann
aus derart entwickelten Funktionsblöcken für verschiedene Funktionen modular
aufgebaut. Dies erleichtert und beschleunigt zwar die Entwicklung derartiger
Microcontrollerschaltungen; es erleichtert jedoch auch die Erkennbarkeit und Zuordnung
der Schaltungselemente und Funktionsblöcke zu den einzelnen von der
Microcontrollerschaltung auszuführenden Funktionen bzw. zu den darin gespeicherten
Daten.
Es besteht daher die Möglichkeit, daß bei einem Fälschungsangriff versucht wird, die
einzelnen Funktionen der Microcontrollerschaltung durch optische Analyse (unter dem
Mikroskop) der Topographie herauszufinden. Die Schwierigkeit dafür ist bei
regelmäßigen, typischen Strukturen in der Topographie am geringsten. So kann aus dem
Wissen, daß in einer Microcontrollerschaltung ein Datenbus mit einer Wortbreite von
8 Bit verwendet wird, gegebenenfalls eine regelmäßige Leitungsführung mit acht parallel
laufenden Leitungen als Datenbus identifiziert werden. Eine solche Identifizierung legt den
Versuch nahe, Daten auf diesem Datenbus abzuhören oder zu manipulieren.
Die Erfindung hat die Aufgabe, eine Microcontrollerschaltung der eingangs genannten Art
zu schaffen, bei der ein vorbeschriebener Fälschungsangriff zumindest deutlich erschwert
ist.
Erfindungsgemäß wird dies Aufgabe bei einer Microcontrollerschaltung der
gattungsgemäßen Art gelöst durch eine irregulär verwürfelte räumliche Konfiguration
wenigstens einer Teilanzahl zusammenwirkender Schaltungselemente auf dem
Halbleiterkörper. Durch eine solche Konfiguration wird die Regelmäßigkeit modularer
Strukturen und Funktionsblöcke auf einer derartigen Microcontrollerschaltung soweit
unkenntlich gemacht, daß eine Analyse und Zuordnung der einzelnen Schaltungselemente
zu bestimmten Funktionen oder Daten auf dem Microncotroller einen wesentlich
erhöhten apparativen und zeitlichen Aufwand erfordert. Dadurch wird nicht nur die
Wahrscheinlichkeit, daß eine solche Analyse erfolgreich ist, wesentlich verringert, vielmehr
werden auch die Kosten eines solchen Fälschungsangriffs für den angreifenden gegenüber
dem zu erwarten Nutzen unverhältnismäßig gesteigert, was zu einer deutlichen Erhöhung
der Abwehrschwelle gegen Fälschungsangriffe führt. Die irreguläre Konfiguration auf der
Microcontrollerschaltung kann die Form und Ausgestaltung der einzelnen
Schaltungselemente umfassen. Bevorzugt werden jedoch die Positionen wenigstens einer
Teilanzahl zusammenwirkender Schaltungselemente auf dem Halbleiterkörper und/oder
Lage und Führung ihnen angeschlossener Leitungsverbindungen irregulär verwürfelt.
Dabei kann man sich die Tatsache zunutze machen, daß Schaltungselemente, die für
unterschiedliche Funktionen innerhalb der Microcontrollerschaltung vorgesehen sind, in
vielen Fällen zumindest im wesentlichen übereinstimmend ausgebildet sind. Dies geschieht
schon im Sinne eines einfachen, funktionssicheren Aufbaus, d. h. bei herkömmlichen
Microcontrollerschaltungen im Sinne eines modularen Aufbaus. Bei zumindest einer
Teilanzahl der Schaltungselemente des Microcontrollers kann daher die Zuordnung eines
Schaltungselements zu einer bestimmten Funktion des Microcontrollers allein durch die
Position des Schaltungselements auf dem Halbleiterkörper und wahlweise oder zusätzlich
durch Lage und Führung an dieses Schaltungselement angeschlossener
Leitungsverbindungen bestimmt werden. Wird nun beispielsweise hierbei eine irreguläre
Verwürfelung vorgenommen, die zur Auflösung regulärer, modularer Strukturen auf dem
Halbleiterkörper führt, ist aus diesen Strukturen allein nicht mehr auf die Funktion der
Schaltungselemente zu schließen. Einander in der Topographie der
Microcontrollerschaltung benachbarte Schaltungselemente weisen dabei nicht mehr die
von regulären, modularen Topographien bekannten Wirkungszusammenhänge auf. So
können beispielsweise die einzelnen Glieder einer Schieberegisterkette, die in üblichem,
modularem Aufbau räumlich aneinander angrenzen, an in irregulärer Weise über die
Oberfläche des Halbleiterkörpers verteilten Positionen angeordnet werden, oder es kann
die Topographie der Schieberegisterstruktur durch eine irreguläre Führung der
Leitungsverbindungen verwischt werden.
Werden auf einem Halbleiterkörper in der Topographie der Microcontrollerschaltung
ausschließlich Lage und Führung der Leitungsverbindungen verwürfelt, die Positionen der
einzelnen Schaltungselemente jedoch unverändert belassen, allerdings ihre Funktion
innerhalb der Microcontrollerschaltung zumindest teilweise entsprechend der
Verwürfelung der Leitungsverbindungen ebenfalls verwürfelt, ergibt sich die Möglichkeit
mit relativ geringem Aufwand an zusätzlichen Fertigungsschritten bzw. -einrichtungen
Microcontrollerschaltungen gleicher Funktion, aber völlig unterschiedlichen Aussehens
herzustellen. Im wesentlichen müssen dann nur Verdrahtungsmasken für die
unterschiedlichen Topographien abgeändert werden, wohingegen die Diffusionsmasken
unverändert bleiben könnten.
Eine weitere Verwürfelung und damit Tarnung der Topographie kann sich dadurch
ergeben, daß bestimmte Schaltungselemente ihre Funktion innerhalb der
Microcontrollerschaltung erst durch Daten zugewiesen bekommen, die variabel auf
bestimmten anderen Schaltungselementen der Microcontrollerschaltung speicherbar sind.
Dadurch wird selbst bei äußerlich identischer Topographie noch eine weitere
Verwürfelung möglich.
In einer Weiterbildung der erfindungsgemäßen Microcontrollerschaltung, in der diese eine
Zentralprozessoreinheit aufweist, ist wenigstens eine Teilanzahl der von der
Zentralprozessoreinheit umfaßten Schaltungselemente in ihrer Position und/oder in der
Lage und Führung ihnen angeschlossener Leitungsverbindungen irregulär verwürfelt. Im
Gegensatz dazu sind in von der Microcontrollerschaltung umfaßten Speichereinheiten für
wenigstens eine Teilanzahl der von diesen Speichereinheiten umfaßten Schaltungselemente
vorzugsweise nur Lage und Führung ihnen angeschlossener Leitungsverbindungen irregulär
verwürfelt. Mit dieser Ausgestaltung der Erfindung wird der Tatsache Rechnung getragen,
daß ein irregulärer Aufbau von Speicherelementen technisch sehr schwierig ist. Im
Rahmen eines vertretbaren Fertigungsaufwands für die erfindungsgemäße
Microcontrollerschaltung ist es daher vorteilhaft, für die Speichereinheiten reguläre
Topographien beizubehalten. Jedoch können Daten- und Adreßleitungen irregulär
verwürfelt angeordnet werden, insbesondere dadurch, daß wenigstens ein Teil von ihnen
an wenigstens einer Teilanzahl der von den Speichereinheiten umfaßten
Schaltungselemente in ihrer Lage und/oder Führung vertauscht angeordnet werden. Dabei
kann sowohl eine räumlich irreguläre Anordnung der Adreß- und/oder Datenleitungen
angestrebt werden als auch eine zwar räumlich reguläre Anordnung, bei der jedoch die
Funktionen der einzelnen Leitungsverbindungen gegenüber üblicherweise benutzten
Anordnungen verwürfelt sind, so daß auch hier nicht aus Lage und Führung einer
Leitungsverbindung auf ihre Bedeutung als Adreß- und/oder Datenleitung geschlossen
werden kann. Es können in einer Weiterbildung der Erfindung auch Adreßleitungen
irregulär gegen Datenleitungen vertauscht angeordnet werden, so daß beispielsweise
Adreßleitungen derart geführt werden, wie dies bei herkömmlichen Topographien mit
Datenleitungen vorgenommen wird, und umgekehrt. Obgleich bei dieser vertauschten
Anordnung eine irreguläre Vertauschung am wirkungsvollsten für die Verwischung der
Strukturen und damit für die Fälschungssicherheit ist, kann auch eine reguläre
Vertauschung, beispielsweise eine zyklische Vertauschung von Leitungen, die Analyse einer
derartigen Anordnung erschweren.
Gemäß einer Weiterbildung der erfindungsgemäßen Microcontrollerschaltung, die
wenigstens eine Speichereinheit und eine Zentralprozessoreinheit sowie wenigstens eine
diese verbindende Interfaceschaltung aufweist, ist diese Interfaceschaltung bzw. sind diese
Interfaceschaltungen in Interface-Teilschaltungen aufgespalten, die voneinander getrennte
Positionen auf dem Halbleiterkörper einnehmen. Auch diese Aufspaltung wird bevorzugt
irregulär vorgenommen in der Weise, daß eine Interface-Teilschaltung für verschiedene, in
ihrer Funktion und/oder Wirkung nicht zusammenhängende Daten- bzw. Adreßsignale
vorgesehen ist. Eine solche Interface-Teilschaltung kann beispielsweise für eine beliebig
herausgegriffene Auswahl von Daten- und/oder Adreßbits verwendet werden. Auch
können die Interface-Teilschaltungen an unterschiedlichen, irregulär über den
Halbleiterkörper verteilten Positionen angeordnet sein. Sie sind nach einer Weiterbildung
der Erfindung durch vorzugsweise irregulär verwürfelt angeschlossene und geführte
Leitungsverbindungen mit der Speichereinheit bzw. den Speichereinheiten und der
Zentralprozessoreinheit verbunden. Auch Leitungsverbindungen zwischen einzelnen
Interface-Teilschaltungen sind bevorzugt irregulär verwürfelt angeschlossen und/oder
geführt. Dabei kann auch eine räumlich als Datenbus mit mehreren parallel laufenden
Leitungsverbindungen kenntliche Anordnung vermieden werden. Wird jedoch räumlich
eine Busstruktur bei der Führung der Leitungsverbindungen geformt, werden die Signale
in ihrer Funktion bzw. Bedeutung auf diesen Leitungsverbindungen vorzugsweise irregulär
verwürfelt verteilt, so daß auf einem derartigen "Bus" lediglich nach außen hin
unzusammenhängend erscheinende Signale übertragen werden, deren Abhörung oder
Manipulation kein für den Fälschungsangriff brauchbares Ergebnis liefert.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im
nachfolgenden näher erläutert. Darin zeigen
Fig. 1 Eine solche Interface-Teilschaltung kann beispielsweise für eine beliebig
herausgegriffene Auswahl von Daten- und/oder Adreßbits verwendet werden. Auch
können die Interface-Tellschaltungen an unterschiedlichen, irregulär über den
Halbleiterkörper verteilten Positionen angeordnet sein. Sie sind nach einer Weiterbildung
der Erfindung durch vorzugsweise irregulär verwürfelt angeschlossene und geführte
Leitungsverbindungen mit der Speichereinheit bzw. den Speichereinheiten und der
Zentralprozessoreinheit verbunden. Auch Leitungsverbindungen zwischen einzelnen
Interface-Teilschaltungen sind bevorzugt irregulär verwürfelt angeschlossen und/oder
geführt. Dabei kann auch eine räumlich als Datenbus mit mehreren parallel laufenden
Leitungsverbindungen kenntliche Anordnung vermieden werden. Wird jedoch räumlich
eine Busstruktur bei der Führung der Leitungsverbindungen geformt, werden die Signale
in ihrer Funktion bzw. Bedeutung auf diesen Leitungsverbindungen vorzugsweise irregulär
verwürfelt verteilt, so daß auf einem derartigen "Bus" lediglich nach außen hin
unzusammenhängend erscheinende Signale übertragen werden, deren Abhörung oder
Manipulation kein für den Fälschungsangriff brauchbares Ergebnis liefert.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im
nachfolgenden näher erläutert. Darin zeigen
Fig. 1 Eine solche Interface-Teilschaltung kann beispielsweise für eine beliebig
herausgegriffene Auswahl von Daten- und/oder Adreßbits verwendet werden. Auch
können die Interface-Teilschaltungen an unterschiedlichen, irregulär über den
Halbleiterkörper verteilten Positionen angeordnet sein. Sie sind nach einer Weiterbildung
der Erfindung durch vorzugsweise irregulär verwürfelt angeschlossene und geführte
Leitungsverbindungen mit der Speichereinheit bzw. den Speichereinheiten und der
Zentralprozessoreinheit verbunden. Auch Leitungsverbindungen zwischen einzelnen
Interface-Teilschaltungen sind bevorzugt irregulär verwürfelt angeschlossen und/oder
geführt. Dabei kann auch eine räumlich als Datenbus mit mehreren parallel laufenden
Leitungsverbindungen kenntliche Anordnung vermieden werden. Wird jedoch räumlich
eine Busstruktur bei der Führung der Leitungsverbindungen geformt, werden die Signale
in ihrer Funktion bzw. Bedeutung auf diesen Leitungsverbindungen vorzugsweise irregulär
verwürfelt verteilt, so daß auf einem derartigen "Bus" lediglich nach außen hin
unzusammenhängend erscheinende Signale übertragen werden, deren Abhörung oder
Manipulation kein für den Fälschungsangriff brauchbares Ergebnis liefert.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im
nachfolgenden näher erläutert. Darin zeigen
Fig. 1 blockschematisch eine herkömmliche Microcontrollerschaltung und
Fig. 2 eine Microcontrollerschaltung gemäß der Erfindung.
In Fig. 1 ist eine herkömmliche Microcontrollerschaltung grob schematisch
wiedergegeben, die eine Zentralprozessoreinheit I sowie drei Speichereinheiten umfaßt,
von denen eine erste mit dem Bezugszeichen 2 als EPROM, eine zweite mit dem
Bezugszeichen 3 als RAM und eine dritte mit dem Bezugszeichen 4 als ROM ausgebildet
ist. Derartige Baugruppen von Microcontrollerschaltungen sind allgemein bekannt und
brauchen im Rahmen der vorliegenden Erfindung nicht näher beschrieben zu werden. Die
Zentralprozessoreinheit 1 ist mit den Speichereinheiten 2, 3, 4 sowohl über einen
Adreßbus 5 zum Ausgeben von Adreßsignalen an die Speichereinheiten 2, 3, 4 als auch
über einen Datenbus 6 zum Austauschen von Datensignalen verbunden.
Jede der Speichereinheiten 2, 3, 4 ist mit einer Interfaceschaltung 7, 8 bzw. 9 ausgestattet.
Über diese Interfaceschaltungen 7, 8 bzw. 9 sind sowohl der Adreßbus als auch der
Datenbus 6 mittels in gleichförmiger Struktur angeordneter Leitungsverbindungen an die
einzelnen Schaltungselemente der Speichereinheiten 2, 3 bzw. 4 angeschlossen, wobei diese
Schaltungselemente einzeln oder in regelmäßig strukturierten Gruppierungen der
Speicherung von Datensignalen dienen. Die regelmäßige Anordnung der
Leitungsverbindungen innerhalb der Speichereinheiten 2, 3 bzw. 4 ist durch je eine Reihe
in ihrer Länge gleichmäßig ab- bzw. zunehmender Pfeile symbolisiert.
Eine derartig auf einem Halbleiterkörper aufgebaute Microcontrollerschaltung ist auch
räumlich relativ übersichtlich angeordnet und daher verhältnismäßig leicht zu analysieren.
Dies begünstigt einen Versuch eines Fälschungsangriffs.
Fig. 2 zeigt ein Ausführungsbeispiel für eine erfindungsgemäße Microcontrollerschaltung
Auch diese enthält eine Zentralprozessoreinheit 11 sowie drei Speichereinheiten, die
wiederum als EEPROM 12, RAM 13 und ROM 14 ausgebildet sind. Bei der
erfindungsgemäßen Microcontrollerschaltung sind jedoch soweit wie irgend möglich die
regelmäßigen Strukturen in der Anordnung der Schaltungselemente innerhalb der
Zentralprozessoreinheit 11 und der Speichereinheiten 12, 13, 14 sowie insbesondere auch
die regelmäßigen Strukturen der Leitungsverbindungen zwischen diesen Einheiten
aufgelöst. Demzufolge existiert weder ein einheitlich strukturierter Adreßbus noch ein
entsprechend ausgebildeter Datenbus. Auch die Interfaceschaltungen sind aufgeteilt
worden. Demgemäß ist die Interfaceschaltung zur ersten Speichereinheit, dem
EEPROM 12, in sechs Interface-Teilschaltungen 70, 71, 72, 73, 74, 75 aufgeteilt. Diese
Interface-Teilschaltungen sind irregulär auf die Zentralprozessoreinheit 11 und das
EEPROM 12 verteilt. Davon befinden sich die Interface-Teilschaltungen 70, 72, 74
innerhalb der Zentralprozessoreinheit 11, die übrigen Interface-Teilschaltungen 71, 73, 75
sind innerhalb des EEPROM 12 angeordnet. Die Positionen und der Aufbau der
Interface-Teilschaltungen 70 bis 75 sind irregulär gewählt, so daß durch Auffinden der
Struktur einer der Interface-Teilschaltungen 70 bis 75 noch nicht auf die Lage und
Funktion der übrigen dieser Interface-Teilschaltungen geschlossen werden kann. Zwischen
den Interface-Teilschaltungen 70, 72, 74 innerhalb der Zentralprozessoreinheit 11
einerseits und den Interface-Teilschaltungen 71, 73, 75 innerhalb des EEPROM 12
andererseits sind Leitungsverbindungen als lokale Busse 76, 77 bzw. 78 angeordnet.
Innerhalb dieser lokalen Busse sind Adreß- und Datenleitungen irregulär verwürfelt
verteilt. Das bedeutet, daß im lokalen Bus 76 parallel laufende Leitungen in unregelmäßig
variierter Zuordnung mit Adreß- bzw. Datensignalen unterschiedlicher Bedeutungen, also
z. B. unterschiedlicher Signifikanz der einzelnen, übertragenen Bits, belegt werden. Von der
Interface-Teilschaltung 70 werden also nicht geschlossene Adreßsignale oder Datensignale
mit der Interface-Teilschaltung 71 ausgetauscht, sondern vielmehr eine regulär
zusammengestellte Auswahl aus der Gesamtheit aller zwischen der
Zentralprozessoreinheit 11 und dem EEPROM 12 zu übertragenden Signale. Dasselbe gilt
für die beiden übrigen lokalen Busse 77, 78 zwischen der Zentralprozessoreinheit 11 und
dem EEPROM 12. Zusätzlich können die in Fig. 2 vereinfacht als Einzellinie symbolisch
wiedergegebenen lokalen Busse 76, 77, 78 auch aus mehreren Leitungsverbindungen
unterschiedlicher Lage und Führung bestehen, so daß der einzelne lokale Bus nicht mehr
an seiner regelmäßigen Leitungsführung mehrerer parallel verlaufender
Leitungsverbindungen zu erkennen ist.
In entsprechender Weise sind auch die übrigen Speichereinheiten, das RAM 13 und das
ROM 14, mit der Zentralprozessoreinheit 11 verbunden. Dazu dienen in Fig. 2 innerhalb
der Zentralprozessoreinheit 11 die Interface-Teilschaltungen 80 und 82, die über lokale
Busse 84 bzw. 85 mit Interface-Teilschaltungen 81 bzw. 83 innerhalb des RAM 13
verbunden sind. Weitere Interface-Teilschaltungen 90, 92 in der
Zentralprozessoreinheit 11 sind über lokale Busse 94 bzw. 95 mit Inerface-
Teilschaltungen 91 bzw. 93 in dem ROM 14 verbunden. Für die Anordnung dieser
Interface-Teilschaltungen 80 bis 83, 90 bis 93 bzw. lokalen Busse 84, 85, 94, 95 gilt
dasselbe wie für diejenigen zwischen der Zentralprozessoreinheit 11 und dem
EEPROM 12.
Zur weiteren Verwischung der Strukturen können die Interface-Teilschaltungen 70 bis 75,
80 bis 83, 90 bis 93 untereinander irregulär aufgebaut sein. Außerdem sind bevorzugt auch
die übrigen Schaltungselemente der Zentralprozessoreinheit 11 und der Speichereinheiten
12, 13, 14 irregulär angeordnet oder zumindest über irregulär geführte
Leitungsverbindungen intern verbunden. Dadurch wird eine modulare Struktur möglichst
weitgehend aufgehoben oder doch zumindest unkenntlich gemacht. Eine Aufhebung einer
regelmäßigen, modularen Struktur kann dabei bereits dadurch erfolgen, daß z. B. zwei
benachbarte, äußerlich gleichartig aussehende Schaltungselemente nicht mehr im
Signalfluß der Datenverarbeitung aufeinander folgen oder parallele Bits eines binären
Signals bearbeiten, sondern völlig unterschiedlichen Funktionen zugeordnet sind.
In diesem Sinne sind die Interface-Teilschaltungen 70, 72, 74, 80, 82, 90, 92 durch einen
internen Bus 100 miteinander und mit den übrigen Schaltungselementen der
Zentralprozessoreinheit 11 verbunden. Auch die Leitungsverbindungen dieses internen
Busses 100 sind bevorzugt irregulär in Lage und Führung angeordnet, die Zuordnung der
Signale auf den einzelnen Leitungsverbindungen des internen Busses 100 sind bevorzugt
irregulär verwürfelt. Damit werden auch innerhalb der Zentralprozessoreinheit 11 reguläre
Busstrukturen vermieden und die Bedeutung der einzelnen Leitungsverbindungen. wirksam
getarnt.
Die erfindungsgemäßen Maßnahmen zur Erschwerung eines Fälschungsangriffs auf eine
Microcontrollerschaltung lassen sich vorteilhaft mit anderen Maßnahmen kombinieren,
die dem gleichen Zweck dienen. Besonderes wirksam ist dabei die Kombination der
Erfindung mit einer Verschlüsselung insbesondere zwischen der Zentralprozessoreinheit 11
und den Speichereinheiten 12, 13, 14 zu übertragenden Datensignale. Jedoch kommt auch
eine Verschlüsselung anderer Signale, beispielsweise von Adreßsignalen, als vorteilhafte
Variation in Frage.
Claims (8)
1. Microcontrollerschaltung mit Schaltungselementen, die auf einem Halbleiterkörper
angeordnet sind, gekennzeichnet durch
eine irregulär verwürfelte räumliche Konfiguration wenigstens einer Teilanzahl
zusammenwirkender Schaltungselemente auf dem Halbleiterkörper.
2. Microcontrollerschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß die Positionen wenigstens einer Teilanzahl zusammenwirkender Schaltungselemente
auf dem Halbleiterkörper und/oder Lage und Führung ihnen angeschlossener
Leitungsverbindungen irregulär verwürfelt sind.
3. Microcontrollerschaltung nach Anspruch 1 oder 2 mit einer Zentralprozessoreinheit,
dadurch gekennzeichnet,
daß wenigstens eine Teilanzahl der von der Zentralprozessoreinheit umfaßten
Schaltungselemente in ihrer Position und/oder in der Lage und Führung ihnen
angeschlossener Leitungsverbindungen irregulär verwürfelt ist.
4. Microcontrollerschaltung nach Anspruch 1, 2 oder 3 mit wenigstens einer
Speichereinheit, dadurch gekennzeichnet,
daß für wenigstens eine Teilanzahl der von der (den) Speichereinheit(en) umfaßten
Schaltungselemente Lage und Führung ihnen angeschlossener Leitungsverbindungen
irregulär verwürfelt sind.
5. Microcontrollerschaltung nach Anspruch 4, dadurch gekennzeichnet,
daß wenigstens ein Teil an wenigstens eine Teilanzahl der von der (den)
Speichereinheit(en) umfaßten Schaltungselemente angeschlossener Adreß- und/oder
Datenleitungen in Lage und/oder Führung vertauscht angeordnet sind.
6. Microntrollerschaltung nach Anspruch 5, dadurch gekennzeichnet,
daß die Adreß- und/oder Datenleitungen irregulär vertauscht sind.
7. Microcontrollerschaltung nach einem der vorhergehenden Ansprüche mit wenigstens
einer Speichereinheit und einer Zentralprozessoreinheit sowie wenigstens einer diese
verbindenden Interfaceschaltung, dadurch gekennzeichnet,
daß die Interfaceschaltung(en) irregulär in Interface-Teilschaltungen aufgespalten sind, die
voneinander getrennte Positionen auf dem Halbleiterkörper einnehmen.
8. Microcontrollerschaltung nach Anspruch 7, dadurch gekennzeichnet,
daß die Interface-Teilschaltungen durch vorzugsweise irregulär verwürfelt angeschlossene
und geführte Leitungsverbindungen mit (der) den Speichereinheit(en) und der
Zentralprozessoreinheit verbunden sind.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19810730A DE19810730A1 (de) | 1998-03-12 | 1998-03-12 | Microcontrollerschaltung |
DE59915068T DE59915068D1 (de) | 1998-03-12 | 1999-03-03 | Microcontrollerschaltung |
AT99200619T ATE441209T1 (de) | 1998-03-12 | 1999-03-03 | Microcontrollerschaltung |
EP99200619A EP0948052B1 (de) | 1998-03-12 | 1999-03-03 | Microcontrollerschaltung |
JP11060998A JPH11330260A (ja) | 1998-03-12 | 1999-03-09 | マイクロコントロ―ラ回路 |
US09/265,778 US6334206B1 (en) | 1998-03-12 | 1999-03-10 | Forgery prevention microcontroller circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19810730A DE19810730A1 (de) | 1998-03-12 | 1998-03-12 | Microcontrollerschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19810730A1 true DE19810730A1 (de) | 1999-09-16 |
Family
ID=7860632
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19810730A Withdrawn DE19810730A1 (de) | 1998-03-12 | 1998-03-12 | Microcontrollerschaltung |
DE59915068T Expired - Lifetime DE59915068D1 (de) | 1998-03-12 | 1999-03-03 | Microcontrollerschaltung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59915068T Expired - Lifetime DE59915068D1 (de) | 1998-03-12 | 1999-03-03 | Microcontrollerschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6334206B1 (de) |
EP (1) | EP0948052B1 (de) |
JP (1) | JPH11330260A (de) |
AT (1) | ATE441209T1 (de) |
DE (2) | DE19810730A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10058078C1 (de) * | 2000-11-23 | 2002-04-11 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Analysierschutz und Verfahren zur Herstellung der Anordnung |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE379107B (de) * | 1972-06-16 | 1975-09-22 | A W Jemseby | |
US3914877A (en) * | 1974-04-08 | 1975-10-28 | Marion E Hines | Image scrambling technique |
AT395494B (de) * | 1988-06-14 | 1993-01-25 | Automations Und Informationssy | Integrierte schaltungsanordnung |
US4933898A (en) * | 1989-01-12 | 1990-06-12 | General Instrument Corporation | Secure integrated circuit chip with conductive shield |
EP0585601B1 (de) * | 1992-07-31 | 1999-04-28 | Hughes Electronics Corporation | Sicherheitssystem für integrierte Schaltung und Verfahren mit implantierten Leitungen |
US5581669A (en) * | 1992-12-18 | 1996-12-03 | Microsoft Corporation | System and method for peripheral data transfer |
US5432925A (en) * | 1993-08-04 | 1995-07-11 | International Business Machines Corporation | System for providing a uniform external interface for an object oriented computing system |
US5577213A (en) * | 1994-06-03 | 1996-11-19 | At&T Global Information Solutions Company | Multi-device adapter card for computer |
WO1996027155A2 (en) * | 1995-02-13 | 1996-09-06 | Electronic Publishing Resources, Inc. | Systems and methods for secure transaction management and electronic rights protection |
EP0762337A3 (de) * | 1995-09-08 | 2000-01-19 | Francotyp-Postalia Aktiengesellschaft & Co. | Verfahren und Anordnung zur Erhöhung der Manipulationssicherheit von kritischen Daten |
US5946469A (en) * | 1995-11-15 | 1999-08-31 | Dell Computer Corporation | Computer system having a controller which emulates a peripheral device during initialization |
US5872998A (en) * | 1995-11-21 | 1999-02-16 | Seiko Epson Corporation | System using a primary bridge to recapture shared portion of a peripheral memory of a peripheral device to provide plug and play capability |
-
1998
- 1998-03-12 DE DE19810730A patent/DE19810730A1/de not_active Withdrawn
-
1999
- 1999-03-03 EP EP99200619A patent/EP0948052B1/de not_active Expired - Lifetime
- 1999-03-03 AT AT99200619T patent/ATE441209T1/de not_active IP Right Cessation
- 1999-03-03 DE DE59915068T patent/DE59915068D1/de not_active Expired - Lifetime
- 1999-03-09 JP JP11060998A patent/JPH11330260A/ja not_active Withdrawn
- 1999-03-10 US US09/265,778 patent/US6334206B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11330260A (ja) | 1999-11-30 |
ATE441209T1 (de) | 2009-09-15 |
EP0948052A2 (de) | 1999-10-06 |
DE59915068D1 (de) | 2009-10-08 |
EP0948052A3 (de) | 2001-09-19 |
EP0948052B1 (de) | 2009-08-26 |
US6334206B1 (en) | 2001-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0281057B1 (de) | Schaltungsanordnung zur Sicherung des Zugangs zu einem Datenverarbeitungssystem mit Hilfe einer Chipkarte | |
EP0932867B1 (de) | Elektronische datenverarbeitungsschaltung | |
DE4139197C2 (de) | Halbleiter-Speichereinheit und Datenverarbeitungssystem mit einer Halbleiter-Speichereinheit | |
DE202018103312U1 (de) | Einsetzelement und dieses aufweisendes Verriegelungsgerät | |
EP1065598A1 (de) | Verfahren zum Zugriff auf einen Speicher und Speichereinrichtung hierfür | |
WO2002043147A1 (de) | Integrierte schaltungsanordnung mit analysierschutz und verfahren zur herstellung der anordnung | |
EP0981115A2 (de) | Verfahren zur Ausführung eines Verschlüsselungsprogramms zur Verschlüsselung von Daten in einem mikroprozessorgestützten, tragbaren Datenträger | |
EP1185755A1 (de) | Sicherheits-wendeschlüssel und schliesssystem | |
DE10223176B3 (de) | Integrierte Schaltung mit sicherheitskritischen Schaltungskomponenten | |
EP0224639A1 (de) | Verfahren zum Kontrollieren eines Speicherzugriffs auf einer Chipkarte und Anordnung zur Durchführung des Verfahrens | |
EP1272984B1 (de) | Tragbarer datenträger mit schutz vor seitenkanalattacken | |
DE60113721T2 (de) | Logischer schaltkreis mit variablen internen polaritäten | |
EP0948052B1 (de) | Microcontrollerschaltung | |
EP0386677B1 (de) | Verfahren zur Generierung einer Zufallszahl für die verschlüsselte Übertragung von Daten, unter Verwendung eines variablen Startwertes | |
DE10344647B3 (de) | Schaltungsanordnung und Verfahren zur Verarbeitung eines Dual-Rail-Signals | |
EP2350904A1 (de) | Verfahren und anordnung zum konfigurieren von elektronischen geräten | |
EP0948193B1 (de) | Verfahren zum Einbringen manipulationssicherer digitaler Fingerabdrücke in elektronische Dokumente | |
DE2418982A1 (de) | Steckbarer programmspeicher | |
WO2001013330A1 (de) | Integrierter schaltkreis und schaltungsanordnung zur stromversorgung eines integrierten schaltkreises | |
CH685166A5 (de) | Tragbare Speichereinrichtung. | |
DE19959163A1 (de) | Abtastverfahren für eine Sicherheitstastaturmatrix | |
DE102012219205A1 (de) | Vorrichtung und Verfahren zur Ausführung eines kryptographischen Verfahrens | |
DE69928215T2 (de) | Elektronischer Speicher und elektronische Anordnung mit solchem Speicher | |
EP1008178B1 (de) | Verfahren zur herstellung eines nur lese-speichers | |
WO2003060692A2 (de) | Schiebevorrichtung und verfahren zum verschieben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: PHILIPS CORPORATE INTELLECTUAL PROPERTY GMBH, 2233 |
|
8127 | New person/name/address of the applicant |
Owner name: PHILIPS INTELLECTUAL PROPERTY & STANDARDS GMBH, 20 |
|
8141 | Disposal/no request for examination |