DE19849938A1 - Flashspeicher und Verfahren zu seiner Herstellung - Google Patents

Flashspeicher und Verfahren zu seiner Herstellung

Info

Publication number
DE19849938A1
DE19849938A1 DE19849938A DE19849938A DE19849938A1 DE 19849938 A1 DE19849938 A1 DE 19849938A1 DE 19849938 A DE19849938 A DE 19849938A DE 19849938 A DE19849938 A DE 19849938A DE 19849938 A1 DE19849938 A1 DE 19849938A1
Authority
DE
Germany
Prior art keywords
control gate
gate lines
areas
source
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19849938A
Other languages
English (en)
Other versions
DE19849938B4 (de
Inventor
Jae Min Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19849938A1 publication Critical patent/DE19849938A1/de
Application granted granted Critical
Publication of DE19849938B4 publication Critical patent/DE19849938B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Description

Die vorliegende Erfindung bezieht sich auf einen Flashspeicher (flash me­ mory), der zu einem verringerten Widerstand einer Sourceleitung und zu kleinerer Chipgröße führt, sowie auf ein Verfahren zur Herstellung dessel­ ben.
Ein herkömmlicher Flashspeicher wird nachfolgend unter Bezugnahme auf die Zeichnung beschrieben. Dabei zeigt die Fig. 1A eine Draufsicht auf den herkömmlichen Flashspeicher, während die Fig. 1B einen Quer­ schnitt entlang der Linie I-I von Fig. 1A zeigt.
Entsprechend den Fig. 1A und 1B weist der herkömmliche Flashspei­ cher eine Mehrzahl von Tunnelungsoxidfilmen 2 und Floatinggates 3 auf, die der Reihe nach aufeinanderliegend auf einem Halbleitersubstrat 1 an­ geordnet sind. Auf den Floatinggates 3 befinden sich dann jeweils in der genannten Reihenfolge aufeinanderfolgend ein Gate-Oxidfilm 4, eine Steuerleitung 5 und ein Gatekappen-Isolationsfilm 6. Sourcebereiche 7a liegen innerhalb des Halbleitersubstrats 1 entlang einer Seite der Steuer­ gateleitungen 5, welche sich oberhalb der Floatinggates 3 befinden. Der Sourcebereich 7a ist nach außen durch einen selbstausrichtenden Sour­ ce-Kontaktbereich 7 geführt. Von Seitenwandstücken 8 an beiden Seiten des Tunnelungsoxidfilms 2, des Floatinggates 3, des Gate-Oxidfilms 4, der Steuergateleitung 5 und des Gatekappen-Isolationsfilms 6 sind diejenigen Seitenwandstücke 8 zwischen den Floatinggates 3 oberhalb des Source- Kontaktbereichs 7 weiter nach unten geätzt bis herab zu Seiten des Gate- Oxidfilms 4. Drainbereiche 9a befinden sich innerhalb des Halbleitersub­ strats 1 an der anderen Seite der Steuergateleitungen 5, die oberhalb der Floatinggates 3 liegen, wobei auch Bitleitungs-Kontaktbereiche 9 vorhan­ den sind, um die Drainbereiche 9a nach außen zu führen. Bitleitungen 10, die in Kontakt mit den Bitleitungs-Kontaktbereichen 9 stehen, verlaufen in einer Richtung senkrecht zu den Steuergateleitungen 5.
Beim herkömmlichen Flashspeicher treten jedoch einige Probleme auf. Zunächst besteht die Gefahr, daß bei selbstausrichtender Bildung der Source-Kontaktbereiche das Halbleitersubstrat beschädigt werden kann.
Darüber hinaus kann beim anisotropen Ätzen der Seiten der Source-Kon­ taktbereiche bei der Bildung der Seitenwandstücke auch eine unge­ wünschte Ätzung der Gate-Oxidfilme erfolgen, so daß diese beschädigt werden. Nicht zuletzt ist es aufgrund der verringerten Zellengröße schwie­ rig, Zwischenräume zwischen benachbarten Metalleitungen sicherzustel­ len, die in den Bitleitungs-Kontaktbereichen auf den Drainbereichen zu liegen kommen.
Der Erfindung liegt die Aufgabe zugrunde, einen Flashspeicher und ein Verfahren zu seiner Herstellung anzugeben, um die oben genannten Pro­ bleme zu überwinden. Insbesondere soll erreicht werden, daß sich mit Hil­ fe des erfindungsgemäßen Flash Memories der Widerstand des Sourcebe­ reichs verringern läßt und daß verhindert wird, daß sich die Bitleitungs- Layout-Toleranz verkleinert.
Eine vorrichtungsseitige Lösung der gestellten Aufgabe ist im Anspruch 1 angegeben. Dagegen findet sich eine verfahrensseitige Lösung der gestell­ ten Aufgabe im Anspruch 5.
Vorteilhafte Ausgestaltungen der Erfindung sind in jeweils nachgeordne­ ten Unteransprüchen zu entnehmen.
In Übereinstimmung mit der Erfindung enthält ein Flashspeicher Tunne­ lungsisolationsfilme und darauf liegende Floatinggates an einer Mehrzahl von gewünschten Positionen auf einem Halbleitersubstrat, eine Mehrzahl von Gate-Isolationsfilmen, Steuergateleitungen und Gatekappen-Isola­ tionsfilmen jeweils in dieser Reihenfolge aufeinanderliegend und auf den jeweiligen Floatinggates in Zick-Zack-Form, um zwischen den jeweiligen Strukturen einen sich verändernden Abstand zu erhalten, Sourcebereiche im Halbleitersubstrat dort, wo der Abstand zwischen den Steuergatelei­ tungen schmäler ist als der zwischen den auf den Floatinggates liegenden Steuergateleitungen, Drainbereiche in Zick-Zack-Anordnung im Halblei­ tersubstrat dort, wo der Abstand zwischen den Steuergateleitungen grö­ ßer ist als der zwischen den auf den Floatinggates liegenden Steuergatelei­ tungen, Source-Kontaktbereiche zur Verbindung mit den Sourceberei­ chen, eine erste und flach ausgebildete Leitung auf der gesamten Oberflä­ che des Halbleitersubstrats, die in Kontakt mit den Sourcebereichen steht, Bitleitungs-Kontaktbereiche zur Herstellung einer Verbindung mit den im Zick-Zack angeordneten Drainbereichen, und eine zweite Leitung, die die Steuergateleitung unter rechtem Winkel kreuzt und in Kontakt mit den Bitleitungs-Kontaktbereichen steht.
Ein Verfahren zur Herstellung eines Flashspeichers umfaßt folgende Schritte: Bildung eines ersten Isolationsfilms und einer darauf liegenden Halbleiterleitung auf einem Halbleitersubstrat; Bildung eines zweiten Iso­ lationsfilms, einer Halbleiterleitung und eines dritten Isolationsfilms auf der gesamten Oberfläche des Halbleitersubstrats; Ätzen des zweiten Isola­ tionsfilms, der Halbleiterschicht und des dritten Isolationsfilms, um eine zick-zack-förmige Struktur zu erhalten, die sich in einer Richtung unter rechtem Winkel zur Halbleiterleitung erstreckt, um Gate-Isolationsfilme, Steuergateleitungen und Gatekappen-Isolationsfilme zu erzeugen; Ätzen der ersten Isolationsfilmleitungen und der Halbleiterleitungen unter Ver­ wendung der Steuergateleitungen als Masken zwecks Bildung von Tunne­ lungsisolationsfilmen und Floatinggates; Bildung von Seitenwandstücken an beiden Seiten der Floatinggates und der Steuergateleitungen; Bildung von Sourcebereichen und Drainbereichen im Halbleitersubstrat an beiden Seiten der Floatinggates, der Steuergateleitungen und der Seitenwand­ stücke; Aufbringen eines ersten Zwischenschicht-Isolationsfilms auf das Halbleitersubstrat; Bildung von Source-Kontaktbereichen zur Freilegung des oberen Teils der Sourcebereiche, die sich an einer Seite der Steuerga­ teleitungen befinden; Aufbringen einer leitenden Schicht auf den ersten Zwischenschicht-Isolationsfilm, die in Kontakt mit den Source-Kontakt­ bereichen steht; Bildung einer Sourceleitung durch Entfernen von Teilen der leitenden Schicht auf den Drainbereichen; Aufbringen eines zweiten Zwischenschicht-Isolationsfilms auf das Halbleitersubstrat; Bildung von Bitleitungs-Kontaktbereichen in den Drainbereichen auf der anderen Sei­ te der zick-zack-förmig ausgebildeten Steuergateleitungen; und Bildung einer Bitleitung, die die Steuergateleitungen unter rechtem Winkel kreuzt und in Kontakt mit den Bitleitungs-Kontaktbereichen steht.
Die Erfindung wird nunmehr unter Bezugnahme auf die Zeichnung im ein­ zelnen erläutert. Es zeigen:
Fig. 1A eine Draufsicht auf einen herkömmlichen Flashspeicher;
Fig. 1B einen Querschnitt entlang der Linie I-I von Fig. 1A;
Fig. 2A eine Draufsicht auf einen Flashspeicher in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2B einen Querschnitt entlang der Linie II-II von Fig. 2A; und
Fig. 3A bis 3G Querschnittsansichten zur Erläuterung verschiedener Verfahrensstufen bei der Herstellung des erfindungsgemäßen Flashspei­ chers nach dem bevorzugten Ausführungsbeispiel.
Entsprechend den Fig. 2A und 2B befinden sich Tunnelungsoxidfilme 32 mit daraufliegenden Floatinggates 33 jeweils im Abstand auf einem Halbleitersubstrat 31. Auf den jeweiligen Floatinggates 33 kommen der Reihe nach aufeinander zu liegen jeweils ein Gate-Oxidfilm 34, eine Steu­ ergateleitung 35 und ein Gatekappen-Isolationsfilm 36. Diese Elemente 34, 35 und 36 liegen also in der angegebenen Reihenfolge jeweils auf einem der Floatinggates 33, die in einer Richtung im Zick-Zack angeordnet sind. Die Floatinggates 33 und die zick-zack-förmig ausgebildete Steuergatelei­ tung 35 überlappen sich an jedem rechteckförmigen Bereich der Steuerga­ teleitung 35, wobei ein Abstand zwischen den Steuergateleitungen 35 im Zick-Zack variiert. Ein Sourcebereich 39a befindet sich in einem jeweili­ gen Bereich des Halbleitersubstrats 1, wo oberhalb der Floatinggates 33 der Abstand zwischen den Steuergateleitungen 35 schmäler ist. Dagegen befindet sich ein jeweiliger Drainbereich 39b in einem jeweiligen Bereich des Halbleitersubstrats 1, wo der Abstand zwischen den Steuergateleitun­ gen 35 weiter bzw. größer ist. Bitleitungs-Kontaktbereiche 48 sind eben­ falls im Zick-Zack angeordnet und führen die Drainbereiche 39b nach au­ ßen. Seitenwandstücke 38 befinden sich an beiden Seiten des Tunne­ lungsoxidfilms 32, des Floatinggates 33, des Gate-Oxidfilms 34, der Steu­ ergateleitungen 35 und des Gatekappen-Isolationsfilms 36. Ein Source- Kontaktbereich 47 ist jeweils mit einem der Sourcebereiche 39a verbun­ den, und es liegt ein erster Zwischenschicht-Isolationsfilm 40 in einem Be­ reich, wo sich keine Source-Kontaktbereiche 47 befinden. Eine flache Sourceleitung 42a steht jeweils in Kontakt mit einem jeweiligen Source- Kontaktbereich 47, und zwar auf der gesamten Oberfläche ausschließlich der Drainbereiche 39b. Eine Bitleitung 46 steht jeweils in Kontakt mit ei­ nem jeweiligen Bitleitungs-Kontaktbereich 48 und verläuft in einer Rich­ tung quer bzw. senkrecht zur Steuergateleitung 35.
Nachfolgend wird ein Verfahren zur Herstellung des zuvor erwähnten Flashspeichers nach dem bevorzugten Ausführungsbeispiel der Erfin­ dung näher erläutert.
Entsprechend der Fig. 3A werden zunächst p-Typ-Wannen in vorbe­ stimmten Bereichen eines n-Typ-Halbleitersubstrats 31 gebildet, der nicht dargestellte aktive Bereiche und Feldbereiche aufweist. Sodann wer­ den auf dem Halbleitersubstrat 31 der Reihe nach aufeinanderliegend ein dünner erster Oxidfilm und eine erste Siliziumschicht gebildet, die an­ schließend anisotrop geätzt werden, und zwar unter Verwendung einer Floatinggate-Strukturierungsmaske, um eine erste Oxidfilmleitung und eine erste Siliziumleitung zu erhalten. Danach werden ein zweiter Oxid­ film, eine zweite Siliziumschicht und ein Kappenisolationsfilm in dieser Reihenfolge auf die gesamte Oberfläche der so erhaltenen Struktur nieder­ geschlagen, um dann die zweite Siliziumschicht, den zweiten Oxidfilm, die erste Siliziumleitung und die erste Oxidfilmleitung aufeinanderfolgend anisotrop zu ätzen, und zwar unter Verwendung einer zick-zack-förmig verlaufenden Steuergate-Strukturierungsmaske, um auf diese Weise Tun­ nelungsoxidfilme 32, Gate-Oxidfilme 34, Steuergates 35 und Gatekappen- Isolationsfilme 36 zu erhalten. Die Floatinggates 33 überlappen sich mit den Steuergateleitungen 35 in den jeweiligen rechteckförmig ausgebilde­ ten Bereichen der Steuergate-Leitungen 35. N-Typ-Verunreinigungsionen werden in die Oberfläche des Halbleitersubstrats 31 an beiden Seiten der gestapelten Floatinggates 33 und der Steuergateleitungen 35 im aktiven Bereich injiziert, um darin LDD-Bereiche 37 zu erhalten (LDD = Lightly Do­ ped Drain). Sodann wird ein dritter Oxidfilm oder Nitridfilm auf die gesam­ te Oberfläche des Halbleitersubstrat 31 aufgebracht und zurückgeätzt, um Seitenwandstücke 38 zu bilden. Diese kommen auf dem Halbleitersub­ strat 31 an beiden Seiten der gestapelten Floatinggates zu liegen und rei­ chen bis herauf zum Gatekappen-Isolationsfilm 36. Danach werden N-Typ-Ionen mit hoher Konzentration in das Halbleitersubstrat 31 an beiden Seiten der Floatinggates 33, Steuergates 35 und Seitenwandstücke 38 im aktiven Bereich injiziert, um dort Sourcebereiche 39a und Drainbereiche 39b zu erhalten. Danach wird ein erster Zwischenschicht-Isolationsfilm 40 in Form eines vierten Oxidfilms oder eines vierten Nitridfilms auf die ge­ samte Oberfläche des Halbleitersubstrats 31 aufgebracht. Die Sourcebe­ reiche 39a liegen im Halbleitersubstrat 31 zwischen den Floatinggates 33 unterhalb von Bereichen der Steuergateleitungen 35, wo diese nur einen geringeren Abstand voneinander aufweisen. Dagegen liegen die Drainbe­ reiche 39b im Halbleitersubstrat 31 zwischen den Floatinggates 33 unter Bereichen der Steuergateleitungen 35, wo diese weiter voneinander ent­ fernt sind.
Gemäß Fig. 3B wird im Anschluß daran ein erster Fotoresistfilm 41 auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht und an­ schließend durch Belichtung und Entwicklung strukturiert, um Bereiche zwischen den Floatinggates 33 unterhalb von Teilen der Steuergateleitun­ gen 35 freizulegen, und zwar dort, wo die Steuergateleitungen näher bei­ einander liegen. Dort ist also der Abstand zwischen den Steuergateleitun­ gen 35 schmäler. Der erste Zwischenschicht-Isolationsfilm 40 wird aniso­ trop geätzt, und zwar unter Verwendung des strukturierten ersten Fotore­ sistfilms 41 als Maske, um die Sourcebereiche 39a freizulegen.
Entsprechend der Fig. 3C wird danach eine elektrisch leitende Schicht 42 aus dotiertem Polysilizium oder Wolfram auf das Halbleitersubstrat 31 niedergeschlagen, um einen Kontakt mit den Sourcebereichen 39a herzu­ stellen.
Sodann wird gemäß Fig. 3B ein zweiter Fotoresistfilm 43 auf die gesamte Oberfläche der so erhaltenen Struktur bzw. des Halbleitersubstrats 31 aufgebracht und durch Belichtung und Entwicklung selektiv strukturiert, um den ersten Zwischenschicht-Isolationsfilm 40 oberhalb der Drainbe­ reiche 39b freizulegen. Im Anschluß daran wird die leitende Schicht 42 an­ isotrop geätzt, um nur diejenigen Bereiche des ersten Zwischenschicht- Isolationsfilms 40 oberhalb der Drainbereiche 39b freizulegen, und zwar unter Verwendung des strukturierten zweiten Fotoresistfilms 43 als Ätz­ maske, so daß auf diese Weise flache Sourceleitungen 42a auf dem Halblei­ tersubstrat 31 erhalten werden.
Entsprechend Fig. 3E wird ein zweiter Zwischenschicht-Isolationsfilm 44 auf die gesamte Oberfläche des Halbleitersubstrats 31 aufgebracht.
Wie in Fig. 3F gezeigt, wird danach auf den zweiten Zwischenschicht-Iso­ lationsfilm 44 ein dritter Fotoresistfilm 45 aufgebracht und durch Belich­ tung und Entwicklung selektiv strukturiert, um eine Ätzmaske zu erhal­ ten. Unter Verwendung dieser Maske werden dann der zweite Zwischen­ schicht-Isolationsfilm 44 und der erste Zwischenschicht-Isolationsfilm 40 anisotrop geätzt, um Bitleitungs-Kontaktbereiche 48 zu erhalten.
Schließlich werden gemäß Fig. 3G eine Metallschicht und eine Silizium­ schicht auf den zweiten Zwischenschicht-Isolationsfilm 44 aufgebracht, die in Kontakt mit den Drainbereichen 39b stehen, um eine Bitleitung 46 zu erhalten.
Nach der erfindungsgemäßen Ausführungsform werden folgende Vorteile erhalten. Zunächst führt die flache Leitungsausbildung der Sourceberei­ che zu einer Verkleinerung des Widerstands, während andererseits der breitere Abstand zwischen den Leitungen in den Sourcebereichen eine weitere Reduktion der Zellengröße erlaubt. Nicht zuletzt ermöglicht die Reduktion einer LOCOS (lokale Oxidation von Silizium)-Teilung infolge der Zick-Zack-Anordnung der Bitleitungs-Kontaktbereiche eine weitere wirksame Reduktion der Zellengröße.

Claims (9)

1. Flashspeicher, mit:
  • - Tunnelungsisolationsfilmen (32) und daraufliegenden Floatinggates (33) jeweils an einer Mehrzahl von erforderlichen Bereichen auf einem Halbleitersubstrat (31);
  • - einer Mehrzahl von Gate-Isolationsfilmen (34), Steuergateleitungen (35) und Gatekappen-Isolationsfilmen (36), die in dieser Reihenfolge auf­ einandergestapelt sind und auf den Floatinggates (33) liegen sowie zick­ zack-förmig verlaufen, um zwischen den jeweiligen Strukturen unter­ schiedliche Abstände zu erhalten;
  • - Sourcebereichen (39a) im Halbleitersubstrat (31) dort, wo die Steuer­ gateleitungen (35) näher beieinander liegen als die auf den Floatinggates (33) liegenden Bereiche der Steuergateleitungen (35);
  • - Drainbereichen (39b) in Zick-Zack-Anordnung im Halbleitersubstrat (31) dort, wo die Steuergateleitungen (35) weiter voneinander entfernt sind als die auf den Floatinggates (33) liegenden Bereiche der Steuergateleitun­ gen (35);
  • - Source-Kontaktbereichen (47) zur Freilegung der Sourcebereiche (39a);
  • - einer ersten Leitung (42a) in flacher Ausführungsform auf einer ge­ samten Oberfläche des Halbleitersubstrats (31), die in Kontakt mit den Sourcebereichen (39a) steht;
  • - Bitleitungs-Kontaktbereichen (48) zur Freilegung der in Zick-Zack- Anordnung vorhandenen Drainbereiche (39b); und
  • - einer zweiten Leitung (46), die etwa unter rechtem Winkel zu den Steuergateleitungen (35) verläuft und in Kontakt mit den Bitleitungs-Kon­ taktbereichen (48) steht.
2. Flashspeicher nach Anspruch 1, dadurch gekennzeichnet, daß sich die Floatinggates (33) mit den Steuergateleitungen (35) an jedem rechteck­ förmigen Bereich der Steuergateleitungen (35) überlappen.
3. Flashspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die Drainbereiche (39b) in Zick-Zack-Anordnung in jeweiligen Bereichen lie­ gen, bei denen jeweils ein größerer Abstand zwischen den Steuergatelei­ tungen (35) vorhanden ist.
4. Flashspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die erste Leitung so flach ausgebildet ist, daß sie die Sourcebereiche (39a) ge­ meinsam verbindet.
5. Verfahren zur Herstellung eines Flashspeichers, mit folgenden Schritten:
  • - Bildung eines ersten Isolationsfilms und einer daraufliegenden Halbleiterleitung auf einem Halbleitersubstrat (31);
  • - Aufbringen eines zweiten Isolationsfilms, einer Halbleiterschicht und eines dritten Isolationsfilms in dieser Reihenfolge auf die gesamte Oberfläche des Halbleitersubstrats (31);
  • - Ätzen des zweiten Isolationsfilms, der Halbleiterschicht und des drit­ ten Isolationsfilms zwecks Bildung einer zick-zack-förmigen Struktur, die sich unter rechtem Winkel zur Halbleiterleitung erstreckt, um Gate-Isola­ tionsfilme, Steuergateleitungen (35) und Gatekappen-Isolationsfilme (36) zu erhalten;
  • - Ätzen der ersten Isolationsfilmleitungen und der Halbleiterleitungen unter Verwendung der Steuergateleitungen (35) als Masken, um Tunne­ lungsoxidfilme (32) und Floatinggates (33) zu erhalten;
  • - Bildung von Seitenwandstücken (38) an beiden Seiten der Floating­ gates (33) und der Steuergateleitungen (35);
  • - Bildung von Sourcebereichen (39a) und Drainbereichen (39b) im Halbleitersubstrat (31) an beiden Seiten der Floatinggates (33), der Steu­ ergateleitungen (35) und der Seitenwandstücke (38);
  • - Aufbringen eines ersten Zwischenschicht-Isolationsfilms (40) auf das Halbleitersubstrat (31);
  • - Bildung von Source-Kontaktbereichen (47) zur Freilegung des obe­ ren Teils der Sourcebereiche (39a), die sich an einer Seite der Steuergate­ leitungen (35) befinden;
  • - Aufbringen einer leitfähigen Schicht (42) auf den ersten Zwischen­ schicht-Isolationsfilm (40), die in Kontakt mit den Source-Kontaktberei­ chen (47) steht;
  • - Bildung einer Sourceleitung (42a) durch Entfernen von Teilen der lei­ tenden Schicht (42) oberhalb der Drainbereiche (39b);
  • - Aufbringen eines zweiten Zwischenschicht-Isolationsfilms (44) auf das Halbleitersubstrat (31);
  • - Bildung von Bitleitungs-Kontaktbereichen (48) in den Drainberei­ chen (39b), die sich an der anderen Seite der zick-zack-förmig verlaufen­ den Steuergateleitungen (35) befinden; und
  • - Bildung einer Bitleitung (46), die die Steuergateleitungen (35) wenig­ stens annähernd unter rechtem Winkel kreuzt und in Kontakt mit den Bit­ leitungs-Kontaktbereichen (48) steht.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Sourceleitung (32a) in flacher Ausführungsform auf einer gesamten Ober­ fläche des Halbleitersubstrats (31) liegt, um die Sourcebereiche (39a) ge­ meinsam zu verbinden.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Steuergateleitungen (35) voneinander variierende Leitungsabstände auf­ weisen.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Sourcebereiche (39a) in solchen Bereichen ausgebildet sind, wo die Ab­ stände zwischen den Steuergateleitungen (35) klein sind.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die in Zick-Zack-Anordnung vorliegenden Drainbereiche (39b) in Bereichen an­ geordnet sind, wo die Abstände zwischen den Steuergateleitungen (35) groß sind.
DE19849938.8A 1997-12-31 1998-10-29 Flashspeicher und Verfahren zu seiner Herstellung Expired - Fee Related DE19849938B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970080700A KR100277888B1 (ko) 1997-12-31 1997-12-31 플래쉬메모리및그의제조방법
KR80700/97 1997-12-31

Publications (2)

Publication Number Publication Date
DE19849938A1 true DE19849938A1 (de) 1999-07-01
DE19849938B4 DE19849938B4 (de) 2014-09-11

Family

ID=19530413

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19849938.8A Expired - Fee Related DE19849938B4 (de) 1997-12-31 1998-10-29 Flashspeicher und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (2) US6069383A (de)
KR (1) KR100277888B1 (de)
DE (1) DE19849938B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10034083C1 (de) * 2000-07-13 2002-03-14 Infineon Technologies Ag Halbleiterspeicher mit wahlfreiem Zugeriff mit reduziertem Signalüberkoppeln

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844600B2 (en) * 1998-09-03 2005-01-18 Micron Technology, Inc. ESD/EOS protection structure for integrated circuit devices
JP2001044391A (ja) 1999-07-29 2001-02-16 Fujitsu Ltd 半導体記憶装置とその製造方法
KR100401513B1 (ko) * 2001-06-29 2003-10-17 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법
ITMI20011411A1 (it) * 2001-07-04 2003-01-04 Lafabrica S R L Metodo per proteggere un materiale per pavimentazione o rivestimento da sostanze macchianti
JP5179692B2 (ja) * 2002-08-30 2013-04-10 富士通セミコンダクター株式会社 半導体記憶装置及びその製造方法
DE10241990B4 (de) * 2002-09-11 2006-11-09 Infineon Technologies Ag Verfahren zur Strukturierung von Schichten auf Halbleiterbauelementen
KR20040048611A (ko) * 2002-12-04 2004-06-10 삼성전자주식회사 오정렬 마진을 갖는 스플리트 게이트형 플래쉬 메모리 소자
US20040119101A1 (en) * 2002-12-23 2004-06-24 Gerhard Schrom Contact layout for MOSFETs under tensile strain
US20060068546A1 (en) * 2004-09-29 2006-03-30 Yi-Shing Chang Self-aligned non-volatile memory and method of forming the same
KR100632656B1 (ko) 2005-05-23 2006-10-11 주식회사 하이닉스반도체 플래쉬 메모리소자의 비트라인 형성방법
KR101196462B1 (ko) * 2007-09-18 2012-11-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP5576400B2 (ja) * 2009-01-29 2014-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション フラッシュ・メモリ・デバイスおよびその製造方法
KR101929785B1 (ko) * 2012-01-04 2019-03-14 삼성전자주식회사 반도체 소자
US9040375B2 (en) * 2013-01-28 2015-05-26 Infineon Technologies Dresden Gmbh Method for processing a carrier, method for fabricating a charge storage memory cell, method for processing a chip, and method for electrically contacting a spacer structure
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
US10622030B1 (en) * 2018-10-28 2020-04-14 Nanya Technology Corporation Memory structure with non-straight word line

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1467429A (en) 1973-09-05 1977-03-16 Schmermund A Method and apparatus for producing a container
DE2440006C2 (de) 1974-08-21 1984-06-28 Focke & Co, 2810 Verden Verfahren und Vorrichtung zum Herstellen von (quaderförmigen) Klappschachteln
US4392338A (en) 1976-03-15 1983-07-12 Molins Limited Packets and the manufacture thereof
IT1069471B (it) 1976-05-06 1985-03-25 Gd Spa Dispositivo di piegatura di materiale in foglio..particolarmente di sbozzati o fustellati di cartoncino o simili da alimentare ad una macchina condizionatrice di sigarette in pacchetti del tipo con coperchio incernierato hinged lid
IT1069470B (it) 1976-05-06 1985-03-25 Gd Spa Dispositivo trasportatore per l alimentazione di tratti di materiale in foglio..paritcolarmente di sbozzati o fustellati di cartoncino o simili..ad una macchina utilizzatrice..particolarmente ad una macchina condizionatrice di sigarette in pacchetti del tipo con coperchio incernierato hinged lid
JPS57502162A (de) 1981-01-16 1982-12-09
GB2091162B (en) 1981-01-16 1985-02-27 Wilkinson Sword Ltd Method of flip-top boxes
DE3218639A1 (de) 1982-05-18 1983-11-24 Martin Brinkmann AG Tabak- und Cigarettenfabriken, 2800 Bremen Zuschnitt fuer eine zigarettenschachtel sowie hieraus gebildete zigarettenschachtel
DE8715474U1 (de) 1987-11-21 1988-02-18 Rotopack Gmbh Verpackungsmittelindustrie, 7000 Stuttgart, De
US4839705A (en) * 1987-12-16 1989-06-13 Texas Instruments Incorporated X-cell EEPROM array
US4852734A (en) 1988-09-21 1989-08-01 R. J. Reynolds Tobacco Company Cigarette package
US5045489A (en) * 1989-06-30 1991-09-03 Texas Instruments Incorporated Method of making a high-speed 2-transistor cell for programmable/EEPROM devices with separate read and write transistors
JP3032240B2 (ja) * 1990-05-22 2000-04-10 富士通株式会社 半導体記憶装置
US5143282A (en) 1990-08-28 1992-09-01 Philip Morris Incorporated Apparatus and method for maintaining closed hinged lid boxes
JPH04206965A (ja) * 1990-11-30 1992-07-28 Sony Corp 不揮発性半導体メモリ
US5227326A (en) * 1991-12-23 1993-07-13 Texas Instruments Incorporated Method for fabricating non-volatile memory cells, arrays of non-volatile memory cells
JP2603026B2 (ja) * 1992-04-23 1997-04-23 株式会社東芝 半導体装置の製造方法
EP0573728B1 (de) * 1992-06-01 1996-01-03 STMicroelectronics S.r.l. Verfahren zur Herstellung hochintegrierter kontaktloser EPROM's
IT1263425B (it) 1993-06-01 1996-08-05 Gd Spa Dispositivo piegatore.
JP2848211B2 (ja) * 1993-10-08 1999-01-20 日本電気株式会社 不揮発性半導体記憶装置
US5557569A (en) * 1993-10-12 1996-09-17 Texas Instruments Incorporated Low voltage flash EEPROM C-cell using fowler-nordheim tunneling
US5416349A (en) * 1993-12-16 1995-05-16 National Semiconductor Corporation Increased-density flash EPROM that requires less area to form the metal bit line-to-drain contacts
US5429971A (en) * 1994-10-03 1995-07-04 United Microelectronics Corporation Method of making single bit erase flash EEPROM
KR0161399B1 (ko) * 1995-03-13 1998-12-01 김광호 불휘발성 메모리장치 및 그 제조방법
US5552331A (en) * 1995-07-11 1996-09-03 Advanced Micro Devices, Inc. Process for self-aligned source for high density memory
US5702964A (en) * 1995-10-17 1997-12-30 Lg Semicon, Co., Ltd. Method for forming a semiconductor device having a floating gate
US5679591A (en) * 1996-12-16 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd Method of making raised-bitline contactless trenched flash memory cell
US5966601A (en) * 1997-01-21 1999-10-12 Holtek Microelectronics Inc. Method of making non-volatile semiconductor memory arrays
US6008516A (en) * 1997-07-23 1999-12-28 Texas Instruments Incorporated Non-volatile flash layout

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10034083C1 (de) * 2000-07-13 2002-03-14 Infineon Technologies Ag Halbleiterspeicher mit wahlfreiem Zugeriff mit reduziertem Signalüberkoppeln
US6826075B2 (en) 2000-07-13 2004-11-30 Infineon Technologies Ag Random access semiconductor memory with reduced signal overcoupling

Also Published As

Publication number Publication date
DE19849938B4 (de) 2014-09-11
KR19990060473A (ko) 1999-07-26
US6069383A (en) 2000-05-30
KR100277888B1 (ko) 2001-02-01
US6255170B1 (en) 2001-07-03

Similar Documents

Publication Publication Date Title
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE19849938B4 (de) Flashspeicher und Verfahren zu seiner Herstellung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE4320286A1 (de) Verfahren zum elektrischen Kontaktieren des Aktivbereichs einer Halbleiteranordnung
DE1298194B (de) Elektrische Schaltungsplatte
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE19860769A1 (de) Verfahren zur Ausbildung eines selbspositionierenden Kontakts in einem Halbleiterbauelement
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE4421633C2 (de) Halbleitereinrichtung, mit inselförmigen Halbleiterschichten in Matrixform, Verwendung derselben und Verfahren zur Herstellung derselben
DE19703971A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2454705A1 (de) Ladungskopplungsanordnung
DE102008047616A1 (de) Halbleitervorrichtung mit Speicherknoten an aktiven Regionen und Verfahren zum Herstellen derselben
DE4109299C2 (de) Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE10246682A1 (de) Halbleiter-Vorrichtung
EP0019722B1 (de) Integrierte Ladungsverschiebe-Mikroschaltung
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE102007050358A1 (de) Nichtflüchtige Speicherbauelementstruktur und Verfahren zur Herstellung derselben
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE10164298A1 (de) Testmuster zum Messen des Kontaktwiderstandes und entsprechendes Herstellungsverfahren
DE4125199C2 (de) Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix
EP1342269B1 (de) Nichtflüchtige halbleiterspeicherzelle und verfahren zu deren herstellung
DE19747589C2 (de) Nichtflüchtige Speicherzelle und nichtflüchtige Speicherzelleneinrichtung sowie Verfahren zu ihrer Herstellung
DE4441153A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee