DE19904390A1 - Diamond-like carbon structure, used as gate-cathode connection for a gate turn-off thyristor or gate commutated thyristor is produced on a semiconductor substrate by removing layer portions not covered by photosensitive mask - Google Patents
Diamond-like carbon structure, used as gate-cathode connection for a gate turn-off thyristor or gate commutated thyristor is produced on a semiconductor substrate by removing layer portions not covered by photosensitive maskInfo
- Publication number
- DE19904390A1 DE19904390A1 DE19904390A DE19904390A DE19904390A1 DE 19904390 A1 DE19904390 A1 DE 19904390A1 DE 19904390 A DE19904390 A DE 19904390A DE 19904390 A DE19904390 A DE 19904390A DE 19904390 A1 DE19904390 A1 DE 19904390A1
- Authority
- DE
- Germany
- Prior art keywords
- dlc
- gate
- mask
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 title claims abstract description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 39
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 238000001020 plasma etching Methods 0.000 claims abstract description 5
- 239000003960 organic solvent Substances 0.000 claims description 2
- 238000007704 wet chemistry method Methods 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 42
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 241001676573 Minium Species 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
Abstract
Description
Die Erfindung bezieht sich auf das Gebiet der Halbleiter technik. Sie bezieht sich auf ein Verfahren zur Aufbringung einer DLC-Struktur auf ein Halbleitersubstrat gemäss Ober begriff des Patentanspruches 1. Sie bezieht sich ferner auf ein Halbleiterelement gemäss Oberbegriff des Patentanspruches 10.The invention relates to the field of semiconductors technology. It relates to an application process a DLC structure on a semiconductor substrate according to Ober Concept of claim 1. It also relates to a semiconductor element according to the preamble of the claim 10th
DLC-Schichten (Diamond like Carbon), das heisst Schichten aus amorphem, wasserstoffhaltigem Kohlenstoff (a-C:H), werden auf grund ihrer guten Eigenschaften immer häufiger in der Halb leitertechnik als Schutzschichten und/oder als Passivierungen eingesetzt. Die Herstellung derartiger DLC-Schichten, ihre positiven Eigenschaften sowie ihre möglichen Einsatzgebiete sind beispielsweise in EP-A-0,381,110 sowie in EP-A-0,381,311 beschrieben. DLC layers (Diamond like Carbon), that is layers made of amorphous, hydrogen-containing carbon (a-C: H) because of their good properties more and more often in the half conductor technology as protective layers and / or as passivations used. The production of such DLC layers, their positive properties and their possible areas of application are, for example, in EP-A-0,381,110 and in EP-A-0,381,311 described.
DLC-Schichten weisen unter anderem eine hohe Resistenz gegen über chemischen wie auch mechanischen Agens sowie eine gute Adhäsion in Bezug auf Silizium auf. Ferner sind sie sehr hart. Die Leitfähigkeit ist durch Wahl der Abscheidebedingungen einstellbar. Diese Eigenschaften prädestinieren DLC zur Verwendung in Halbleiterelementen, insbesondere in der Leistungselektronik. Diese Eigenschaften wirken sich jedoch negativ aus, wenn DLC strukturiert auf ein Halbleitersubstrat aufgebracht werden soll.Among other things, DLC layers are highly resistant to about chemical as well as mechanical agent as well as a good one Adhesion related to silicon. Furthermore, they are very hard. The conductivity is due to the choice of the deposition conditions adjustable. These properties predestine DLC for Use in semiconductor elements, especially in the Power electronics. However, these properties have an effect negative if DLC is patterned on a semiconductor substrate to be applied.
Es sind verschiedene Publikationen bekannt, welche sich mit dieser Problematik befassen. So offenbart Z. Lisik et al., Application of Diamond-like Layers as Passivation and Iso lation Layers in Power Semiconductor Devices, epe 95, Sevilla, einerseits ein Verfahren zur selektiven Aufbringung einer DLC- Schicht mittels einer mechanischen Maske. Die Maske deckt während dem DLC-Beschichtung die nicht zu beschichtenden Teile des Halbleitersubstrats ab. Dieses Verfahren ist einfach und kostengünstig. Nachteilig ist jedoch, dass mit dieser Technik lediglich grobe Oberflächenstrukturen gebildet werden können. Diese Technik ist beispielsweise für Wafer bestehend aus kleinen quadratischen Halbleiterchips nicht geeignet. Ferner lassen sich dadurch nur planare Strukturen bilden, so dass ihr Einsatz für GTOs (Gate turn-off Thyristor) stark eingeschränkt ist. Ein weiterer Nachteil ist, dass die Randgebiete der DLC- Schicht, bedingt durch Streueffekte an den Kanten der Maske, unregelmässig ausfallen. Dadurch ist die Zuverlässigkeit des Halbleiterbauelementes beeinträchtigt, wobei insbesondere die Kurzschlussgefahr erhöht ist.Various publications are known, which deal with deal with this problem. For example, Z. Lisik et al. Application of Diamond-like Layers as Passivation and Iso lation Layers in Power Semiconductor Devices, EPE 95, Seville, on the one hand a process for the selective application of a DLC Layer using a mechanical mask. The mask covers the parts not to be coated during the DLC coating of the semiconductor substrate. This procedure is simple and inexpensive. The disadvantage, however, is that with this technique only rough surface structures can be formed. This technique is composed of, for example, wafers small square semiconductor chips not suitable. Further only planar structures can be formed, so that you Use for GTOs (gate turn-off thyristor) severely restricted is. Another disadvantage is that the peripheral areas of the DLC Layer, caused by scattering effects on the edges of the mask, fail irregularly. This makes the reliability of the Semiconductor component impaired, in particular the Risk of short circuit is increased.
In derselben Publikation wird ferner ein zweites Verfahren zur Aufbringung einer DLC-Struktur beschrieben. In einem ersten Schritt wird selektiv eine photosensitive Schicht auf das Halbleitersubstrat, genauer auf einen Anodenkontakt aus Alu minium, aufgebracht. Dies erfolgt mittels einer Maske. Darauf hin wird auf der gesamten Oberfläche eine DLC-Schicht depo niert, welche teilweise in einem weiteren Schritt zusammen mit der selektiven photosensitiven Schicht entfernt wird. Dies ist die sogenannte lift-off-Technik, bei welcher die photo sensitive Schicht thermisch weggesprengt wird und die darüberliegende DLC-Schicht mitnimmt. Dieselbe Technik wird auch beschrieben in J. Szmidt et al., Application of diamond like layers as gate dielectric in metal/insulator/semi conductor transistor, Diamond and related materials, 3 (1994) Seite 853-857.The same publication also describes a second method for Application of a DLC structure described. In a first Step is selectively a photosensitive layer on the Semiconductor substrate, more precisely on an anode contact made of aluminum minium, applied. This is done using a mask. On it A DLC layer is deposited on the entire surface niert, which partly in a further step together with the selective photosensitive layer is removed. This is the so-called lift-off technique, in which the photo sensitive layer is thermally blown away and the overlying DLC layer. The same technology is used also described in J. Szmidt et al., Application of diamond like layers as gate dielectric in metal / insulator / semi conductor transistor, Diamond and related materials, 3 (1994) Page 853-857.
Obwohl sich dieses Verfahren für feinere und auch für nicht- planare Strukturen einsetzen lässt, weist es ebenfalls den Nachteil auf, dass die entstehenden Randgebiete der DLC- Schicht durch das Wegsprengen der photosensitiven Schicht nicht scharf abgrenzbar sind. Dass DLC auch bei höheren Tem peraturen beständig ist, erschwert das lift-off-Verfahren zu sätzlich.Although this method is suitable for finer and also for non- planar structures, it also shows the Disadvantage that the emerging peripheral areas of the DLC Layer by blasting away the photosensitive layer cannot be clearly delineated. That DLC even at higher temperatures is stable, the lift-off process makes it more difficult additionally.
K. K. Chan et al., Pattern transfer onto carbon films on silicon using radio frequency oxygen plasma etching, J. Vac. Sci. Technol. A 10 (1), Jan/Feb 1992, Seite 225-228, offenbart ein weiteres Verfahren zur Aufbringung einer DLC- Struktur auf einem Halbleitersubstrat. In diesem Verfahren wird zuerst eine DLC-Schicht auf das Substrat deponiert. Anschliessend wird selektiv eine photosensitive Schicht mittels einer Glasmaske aufgebracht und entwickelt. Die Dicke dieser Schicht ist typischerweise 1 µm. Diese photosensitive Schicht bildet eine Negativmaske, auf welche nun in einem nächsten Schritt eine dünne Metallschicht mit einer typischen Dicke von 25 nm aufgebracht wird. Die Metallschicht wird dabei auf der gesamten Oberfläche deponiert. Anschliessend wird die entwickelte photosensitive Schicht mittels der lift-off- Technik entfernt, so dass lediglich die direkt auf der DLC- Schicht abgelagerten Teile der Metallschicht übrigbleiben. Diese übriggebliebenen Teile bilden eine Positivmaske, um die freiliegenden Abschnitte der DLC-Schicht mittels Sauerstoff- Plasma-Ätzung zu entfernen. In einem letzten Schritt wird die Metallschicht im Säurebad entfernt. Dieses Verfahren erzielt zwar gute Resultate. Die Aufbringung und Entfernung von Metallschichten ist jedoch umwelttechnisch nicht unproblema tisch. Zudem ist das Verfahren durch die grosse Anzahl Schritte relativ teuer.K.K. Chan et al., Pattern transfer onto carbon films on silicon using radio frequency oxygen plasma etching, J. Vac. Sci. Technol. A 10 (1), Jan / Feb 1992, pages 225-228, discloses another method of applying a DLC Structure on a semiconductor substrate. In this process a DLC layer is first deposited on the substrate. Then a photosensitive layer becomes selective applied and developed using a glass mask. The fat this layer is typically 1 µm. This photosensitive Layer forms a negative mask, which is now in one next step is a thin layer of metal with a typical Thickness of 25 nm is applied. The metal layer becomes deposited on the entire surface. Then the developed photosensitive layer using the lift-off Technology removed so that only those directly on the DLC Layer of deposited parts of the metal layer remain. These remaining parts form a positive mask around which exposed sections of the DLC layer using oxygen Remove plasma etching. In a final step, the Metal layer removed in the acid bath. This procedure achieved good results though. The application and removal of However, metal layers are not without problems from an environmental point of view table. In addition, the process is due to the large number Steps relatively expensive.
Es ist deshalb Aufgabe der Erfindung, ein Verfahren zur Auf bringung einer DLC-Struktur auf ein Halbleitersubstrat zu schaffen, welches die obengenannten Nachteile behebt.It is therefore an object of the invention to provide a method for bring a DLC structure to a semiconductor substrate create, which eliminates the disadvantages mentioned above.
Diese Aufgabe löst ein Verfahren mit den Merkmalen des Patent anspruches 1 sowie ein Halbleiterelement mit den Merkmalen des Patentanspruches 10.This problem is solved by a method with the features of the patent Claim 1 and a semiconductor element with the features of Claim 10.
Das erfindungsgemässe Verfahren kombiniert Lithographie-Ver fahren mit Sauerstoffplasma-Ätzung auf optimale Weise, ohne dass eine Verwendung von weiteren Zusatzverfahren notwendig wäre. Dadurch ist es einfach, schnell und kostengünstig.The method according to the invention combines lithography ver drive with oxygen plasma etching in an optimal way without that the use of additional methods is necessary would. This makes it easy, quick and inexpensive.
Das erfindungsgemässe Verfahren benötigt keinerlei Metall- oder andere Zwischenschichten, da der Photolack direkt eine positive Maske zur selektiven Entfernung des DLC-Materials bildet. Photolack und DLC-Schicht werden nacheinander aufge bracht und auch wieder nacheinander entfernt, wobei für die Entfernung Techniken eingesetzt werden, welche die andere Schicht nicht oder kaum beeinträchtigt. Die Schichten sowie daraus entstehende Strukturen beziehungsweise Masken sind homogen und weisen klare und genaue Umrissformen auf. Das Ver fahren kommt mit relativ wenig Schritten aus. Zudem ist die Anzahl der beteiligten Materialien gering.The method according to the invention does not require any metal or other intermediate layers, since the photoresist is directly one positive mask for selective removal of the DLC material forms. Photoresist and DLC layer are applied one after the other brings and also removed one after the other, whereby for the Removal techniques are used which are the other Layer not affected or hardly affected. The layers as well resulting structures or masks are homogeneous and have clear and precise outline shapes. The Ver driving gets by with relatively few steps. In addition, the Low number of materials involved.
Weitere vorteilhafte Varianten des Verfahrens gehen aus den abhängigen Patentansprüchen hervor.Further advantageous variants of the method can be found in dependent claims.
Im folgenden wird das erfindungsgemässe Verfahren anhand eines Ausführungsbeispiels, welches in den beiliegenden Zeichnungen dargestellt ist, näher erläutert. Es zeigen:The method according to the invention is described below using a Embodiment, which in the accompanying drawings is illustrated, explained in more detail. Show it:
Fig. 1 bis Fig. 6 ein Halbleiterelement in verschiedenen Stadien des Herstellungsprozesses. Fig. 1 to Fig. 6, a semiconductor element in various stages of the manufacturing process.
In Fig. 1 ist ein Halbleitersubstrat 1 mit zwei Hauptflächen 10,11 dargestellt, welches als Ausgangsmaterial für das erfin dungsgemässe Herstellungsverfahren dient. Dieses Halbleiter substrat 1 ist in bekannten Prozessen mit Dotierungsprofilen für eine Anode und eine Kathode versehen worden und allfälli ges Oxid wurde von den Oberflächen des Halbleitersubstrates 1 entfernt. Diese Dotierungsprofile variieren in Abhängigkeit des Typs des herzustellenden Halbleiterelementes und ent sprechen dem Stand der Technik. Sie sind in den Figuren nicht dargestellt, zwecks Vereinfachung und besseren Lesbarkeit der Figuren.In Fig. 1, a semiconductor substrate 1 is shown with two main surfaces 10 , 11 , which serves as a starting material for the manufacturing method according to the Invention. This semiconductor substrate 1 has been provided with doping profiles for an anode and a cathode in known processes and any oxide has been removed from the surfaces of the semiconductor substrate 1 . These doping profiles vary depending on the type of semiconductor element to be produced and correspond to the prior art. They are not shown in the figures in order to simplify and make the figures easier to read.
In einem ersten Schritt des erfindungsgemässen Verfahrens wird nun mindestens eine Hauptfläche 10 mit einer DLC (Diamond like carbon) Schicht 2 versehen, wie dies in Fig. 1 dargestellt ist. Typische Schichtdicken betragen 0.1 µm.In a first step of the method according to the invention, at least one main surface 10 is now provided with a DLC (diamond-like carbon) layer 2 , as is shown in FIG. 1. Typical layer thicknesses are 0.1 µm.
Auf diese DLC-Schicht 2 wird in einem zweiten Schritt ein Haftvermittler und ein photosensitives Material aufgebracht, so dass eine photosensitive Schicht 3 entsteht, welche sich ganzflächig über die DLC-Schicht 2 erstreckt. Vorzugsweise wird ein positiver Photolack eingesetzt, beispielsweise ein Polyimid. Die photosensitive Schicht 3 ist im allgemeinen um ein Vielfaches dicker als die DLC-Schicht 2, typische Schicht dicken betragen mehr als 2 µm. Vorzugsweise betragen sie jedoch 2-10 µm.In a second step, an adhesion promoter and a photosensitive material are applied to this DLC layer 2 , so that a photosensitive layer 3 is formed which extends over the entire surface of the DLC layer 2 . A positive photoresist, for example a polyimide, is preferably used. The photosensitive layer 3 is generally many times thicker than the DLC layer 2 , typical layer thicknesses are more than 2 μm. However, they are preferably 2-10 μm.
In einem nächsten Verfahrensschritt wird nun der Photolack durch Erhitzen vorgefestigt, was "prebake" genannt wird. Die Zeitdauer und Temperatur des Vorbackens hängt von der Zusam mensetzung des Photolackes ab.In a next step, the photoresist pre-hardened by heating what is called "prebake". The The duration and temperature of the pre-baking depends on the context composition of the photoresist.
In einem weiteren Verfahrensschritt, welcher in Fig. 3 dar gestellt ist, wird der Photolack selektiv belichtet, wobei die Belichtung anhand der Pfeile symbolisiert wird. Hierfür wird eine Belichtungsmaske 4 verwendet, welche über das Halb leiterelement gehalten wird. Wird ein positiver Photolack ver wendet, so wird er nur an denjenigen Stellen belichtet, an denen er entfernt werden soll. In Fig. 3 ist wiederum zur Vereinfachung eine einfach geformte Belichtungsmaske 4 darge stellt. Diese kann jedoch eine beliebig komplizierte Form auf weisen. In a further method step, which is shown in FIG. 3, the photoresist is selectively exposed, the exposure being symbolized using the arrows. For this purpose, an exposure mask 4 is used, which is held over the semiconductor element. If a positive photoresist is used, it is only exposed at those places where it should be removed. In Fig. 3 is again a simplicity exposure mask 4 Darge provides for simplicity. However, this can have any complicated shape.
Nach der Entwicklung und einer nasschemischen Behandlung in einem Säurebad, beispielsweise in H2SO4 oder in H2O2, oder anderen organischen Lösungsmitteln bleibt nur noch ein photo sensitiver Teil des Photolacks übrig, welcher eine Maske 3' bildet. Ein Teil der darunterliegenden DLC-Schicht 2 ist somit freigelegt. Dies ist in Fig. 4 dargestellt.After development and wet chemical treatment in an acid bath, for example in H 2 SO 4 or in H 2 O 2 , or other organic solvents, only a photo-sensitive part of the photoresist remains, which forms a mask 3 '. Part of the underlying DLC layer 2 is thus exposed. This is shown in FIG. 4.
Der photosensitive Teil des Photolackes wird nun gefestigt oder fixiert, was im allgemeinen als "hard bake" bezeichnet wird. Vorzugsweise wird das Halbleiterelement dabei während einer längeren Zeitdauer erhitzt als bei der Festigung von Photolack üblich ist. Mit Festigungszeiten von mindestens annähernd 60 Minuten und Temperaturen von 105°C wurden im er findungsgemässen Verfahren gute Resultate erzielt. Im Ver gleich zum "hard bake" findet das "prebake" während einer kür zeren Zeitdauer und/oder bei einer niedrigeren Temperatur statt.The photosensitive part of the photoresist is now consolidated or fixed what is commonly referred to as a "hard bake" becomes. The semiconductor element is preferably during heated for a longer period of time than when consolidating Photoresist is common. With consolidation times of at least approximately 60 minutes and temperatures of 105 ° C were in the method according to the invention achieved good results. In Ver the "prebake" takes place immediately during the "hard bake" time and / or at a lower temperature instead of.
In einem nächsten Schritt wird der freiliegende Teil der DLC- Schicht entfernt. Dies erfolgt durch trockenchemische Ätzung im Sauerstoff-Plasma. Da die aus dem photosensitiven Teil be stehende Maske 3' genügend gefestigt worden ist und sie zudem relativ dick ist, wird sie in diesem Verfahrensschritt nicht weggeätzt, sondern bildet eine positive Ätzmaske zur selekti ven Entfernung der DLC-Schicht 2. In Fig. 5 ist das Halb leiterelement nach diesem Verfahrensschritt gezeigt. Die DLC- Schicht 2 ist bis auf die durch die photosensitiven Schicht gebildete Ätzmaske 3' entfernt, wobei der übriggebliebene Teil die gewünschte DLC-Struktur 2' bildet.In a next step, the exposed part of the DLC layer is removed. This is done by dry chemical etching in oxygen plasma. Since the mask 3 'consisting of the photosensitive part has been sufficiently strengthened and it is also relatively thick, it is not etched away in this process step, but rather forms a positive etching mask for the selective removal of the DLC layer 2 . In Fig. 5, the semiconductor element is shown after this step. The DLC layer 2 is removed except for the etching mask 3 'formed by the photosensitive layer, the remaining part forming the desired DLC structure 2 '.
In einem letzten Schritt lässt sich nun diese Ätzmaske 3' ent fernen, was vorzugsweise wiederum nasschemisch oder durch eine andere, die DLC-Struktur schadlos belassende Methode erfolgt. In a last step, this etching mask 3 'can now be removed, which in turn is preferably done wet-chemically or by another method that leaves the DLC structure harmless.
Somit wurde ein Halbleiterelement erhalten, welches eine DLC- Struktur mit klar definierten Rändern aufweist. Die DLC- Struktur lässt sich dabei beliebig kompliziert und fein gestalten. Derartige DLC-Strukturen finden beispielsweise Ver wendung als Gate-Kathoden-Verbindungen für GTOs (Gate turn-off Thyristors), GCTs (Gate commutated Thyristor) oder IGBTs (Insulated Gate Bipolar Transistor) wie auch als Implanta tionsmasken. A semiconductor element was thus obtained which had a DLC Structure with clearly defined edges. The DLC The structure can be arbitrarily complicated and fine shape. Such DLC structures are found, for example, in Ver used as gate-cathode connections for GTOs (gate turn-off Thyristors), GCTs (Gate commutated Thyristor) or IGBTs (Insulated Gate Bipolar Transistor) as well as an implant tion masks.
11
Halbleitersubstrat
Semiconductor substrate
1010th
, ,
1111
Hauptflächen
Main areas
22nd
DLC-Schicht
DLC layer
22nd
' DLC-Struktur
'DLC structure
33rd
Photolack
Photoresist
33rd
' Maske
'Mask
44th
Belichtungsmaske
Exposure mask
Claims (10)
wobei auf dem Halbleitersubstrat (1) eine DLC-Schicht (2) und darauf eine photosensitive Schicht (3) aufgebracht wird und
wobei die photosensitive Schicht (3) zu einer Maske (3') zur selektiven Entfernung der DLC-Schicht (2) gebildet wird,
dadurch gekennzeichnet, dass
die DLC-Struktur (2') erzeugt wird, indem von der Maske (3') unbedeckte Teile der DLC-Schicht (2) entfernt werden.1. Method for applying a DLC structure ( 2 ') on a semiconductor substrate ( 1 ),
wherein a DLC layer ( 2 ) and a photosensitive layer ( 3 ) are applied to the semiconductor substrate ( 1 ) and
wherein the photosensitive layer ( 3 ) is formed into a mask ( 3 ') for the selective removal of the DLC layer ( 2 ),
characterized in that
the DLC structure ( 2 ') is produced by removing parts of the DLC layer ( 2 ) which are not covered by the mask ( 3 ').
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19904390A DE19904390A1 (en) | 1999-02-04 | 1999-02-04 | Diamond-like carbon structure, used as gate-cathode connection for a gate turn-off thyristor or gate commutated thyristor is produced on a semiconductor substrate by removing layer portions not covered by photosensitive mask |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19904390A DE19904390A1 (en) | 1999-02-04 | 1999-02-04 | Diamond-like carbon structure, used as gate-cathode connection for a gate turn-off thyristor or gate commutated thyristor is produced on a semiconductor substrate by removing layer portions not covered by photosensitive mask |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19904390A1 true DE19904390A1 (en) | 2000-08-10 |
Family
ID=7896333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19904390A Ceased DE19904390A1 (en) | 1999-02-04 | 1999-02-04 | Diamond-like carbon structure, used as gate-cathode connection for a gate turn-off thyristor or gate commutated thyristor is produced on a semiconductor substrate by removing layer portions not covered by photosensitive mask |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19904390A1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5445710A (en) * | 1991-01-22 | 1995-08-29 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| EP0724022A1 (en) * | 1995-01-26 | 1996-07-31 | International Business Machines Corporation | Sputter deposition of hydrogenated amorphous carbon film |
| US5698901A (en) * | 1994-09-12 | 1997-12-16 | Nec Corporation | Semiconductor device with amorphous carbon layer for reducing wiring delay |
| US5750316A (en) * | 1994-03-18 | 1998-05-12 | Fujitsu Limited | Manufacture of semiconductor device using a-c anti-reflection coating |
| US5789320A (en) * | 1996-04-23 | 1998-08-04 | International Business Machines Corporation | Plating of noble metal electrodes for DRAM and FRAM |
-
1999
- 1999-02-04 DE DE19904390A patent/DE19904390A1/en not_active Ceased
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5445710A (en) * | 1991-01-22 | 1995-08-29 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| US5750316A (en) * | 1994-03-18 | 1998-05-12 | Fujitsu Limited | Manufacture of semiconductor device using a-c anti-reflection coating |
| US5698901A (en) * | 1994-09-12 | 1997-12-16 | Nec Corporation | Semiconductor device with amorphous carbon layer for reducing wiring delay |
| EP0724022A1 (en) * | 1995-01-26 | 1996-07-31 | International Business Machines Corporation | Sputter deposition of hydrogenated amorphous carbon film |
| US5789320A (en) * | 1996-04-23 | 1998-08-04 | International Business Machines Corporation | Plating of noble metal electrodes for DRAM and FRAM |
Non-Patent Citations (2)
| Title |
|---|
| 07057995 A.,In: Patent Abstracts of Japan * |
| WOLF,Stanley, TAUBER,Richard N.: Silicon processing for the VLSI era, LATTICE PRESS, Sunset Beach, California, 1986, Vol.1, S.429-458 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1930669C2 (en) | Method for manufacturing an integrated semiconductor circuit | |
| DE1764056C2 (en) | Method for manufacturing a semiconductor device | |
| DE3203898C2 (en) | ||
| DE2153103A1 (en) | Integrated circuit arrangement and method of making the same | |
| DE1764401A1 (en) | Semiconductor component with a field effect transistor with an insulated gate electrode and method for its production | |
| DE2227344C3 (en) | ||
| DE3038773T1 (en) | METHOD FOR FORMING VOLTAGE-INVARIANT CAPACITORS FOR MOS TYPE INTEGRATED CIRCUIT DEVICE | |
| DE102006060800A1 (en) | Method for forming a trench | |
| DE1514359B1 (en) | Field-effect semiconductor device and method for its manufacture | |
| DE1521287A1 (en) | Process for the production of semiconductor devices | |
| DE2111633A1 (en) | Process for the production of a surface field effect transistor | |
| EP0013728A1 (en) | Method for forming electrical connections between conducting layers in semiconductor structures | |
| DE1589890A1 (en) | Semiconductor element with insulating coatings and process for its manufacture | |
| DE3226097A1 (en) | THIN FILM TRANSISTOR AND METHOD FOR THE PRODUCTION THEREOF | |
| DE2020531C2 (en) | Process for the production of silicon ultra-high frequency planar transistors | |
| DE2703618A1 (en) | METHOD FOR PRODUCING AN INTEGRATED SEMICONDUCTOR CIRCUIT | |
| DE2900747C2 (en) | Method for manufacturing a semiconductor device | |
| DE19904390A1 (en) | Diamond-like carbon structure, used as gate-cathode connection for a gate turn-off thyristor or gate commutated thyristor is produced on a semiconductor substrate by removing layer portions not covered by photosensitive mask | |
| DE2826376A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT | |
| EP0123926A2 (en) | Process for ion implantation in a semiconductor substrate | |
| DE1564528A1 (en) | Method for producing an electrically conductive channel in a crystalline semiconductor body | |
| DE2820331C3 (en) | Thin film field effect transistor and process for its manufacture | |
| DE1564136C3 (en) | Method for manufacturing semiconductor components | |
| DE1908901C3 (en) | Process for the production of semiconductor components with small dimensions | |
| DE2641334C2 (en) | Process for manufacturing integrated MIS circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: ABB SEMICONDUCTORS AG, BADEN, CH |
|
| 8128 | New person/name/address of the agent |
Representative=s name: ZIMMERMANN & PARTNER, 80331 MUENCHEN |
|
| 8127 | New person/name/address of the applicant |
Owner name: ABB SCHWEIZ AG, BADEN, CH |
|
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |