DE19904781A1 - Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem - Google Patents

Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem

Info

Publication number
DE19904781A1
DE19904781A1 DE19904781A DE19904781A DE19904781A1 DE 19904781 A1 DE19904781 A1 DE 19904781A1 DE 19904781 A DE19904781 A DE 19904781A DE 19904781 A DE19904781 A DE 19904781A DE 19904781 A1 DE19904781 A1 DE 19904781A1
Authority
DE
Germany
Prior art keywords
electrode layer
dielectric
intermediate level
trench
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19904781A
Other languages
English (en)
Inventor
Akihiko Ochiai
Masahiro Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE19904781A1 publication Critical patent/DE19904781A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Description

Die vorliegende Erfindung bezieht sich auf einen dielektrischen Kondensator mit einer Struktur, die in einem Fall bevorzugt wird, in welchem ein Material, wie beispielsweise Pt (Platin), das für Mikrolithographie schwierig einzusetzen ist, als ein Elektrodenmaterial verwendet wird, auf ein Verfahren zum Herstellen dieses Kondensators sowie auf einen dielektrischen Speicher, der den Konden­ sator verwendet.
Nichtflüchtige ferroelektrische Speicher, die einen ferroelektrischen Dünnfilm verwenden, wurden in letzter Zeit mit dem jüngsten Fortschritt in der Herstellung von solchen Filmen vermehrt entwickelt. Die ferroelektrischen Spei­ cher sind nichtflüchtige ferroelektrische Schreib/Lesespeicher (FeRAM), die ein Hochgeschwindigkeits-Wiedereinschreiben vornehmen können, indem eine zum ferroelektrischen Dünnfilm inverse Hochgeschwindigkeitspolarisation und die dielektrische Polarisation hiervon verwendet werden, und die eine Eigenschaft besitzen, daß eingeschriebene Inhalte nicht gelöscht werden, wenn die Energie- Versorgung abgeschaltet wird, was von einem flüchtigen Speicher verschieden ist, bei dem eingeschriebene Information gelöscht wird, wenn die Versorgungse­ nergie abgeschaltet wird.
In herkömmlichen Produkten der ferroelektrischen Speicher auf dem 64M- Niveau wird Pt (Platin) als ein Elektrodenmaterial verwendet, um eine stabile dielektrische Kennlinie zu haben. Dies beruht darauf, daß Pt kaum oxidiert wird, so daß eine Oxidschicht mit einem hohen elektrischen Widerstand in einer Zwischenfläche zwischen einem dielektrischen Film und der Elektrode nicht ein­ fach gebildet wird. Fig. 1 zeigt eine Schnittstruktur eines herkömmlichen ferro­ elektrischen Speichers 100, in welchem Pt als ein Elektrodenmaterial verwendet wird.
Der ferroelektrische Speicher 100 umfaßt einen Transistor 100A und einen ferroelektrischen Kondensator 100B. Der Transistor 100A hat Fremdstoffberei­ che 103A und 103B, die Source- oder Drainbereiche sein sollen, welche in einer Zone ausgebildet sind, die durch einen Feldisolator 102 auf einer Oberfläche eines Substrates 101, das beispielsweise aus Silicium hergestellt ist, umgeben ist, und eine Gateelektrode (Wortleitung) 105, die auf dem Substrat 101 zwischen den Fremdstoffbereichen 103A und 103B über einen Gateisolator 104 ausgebildet ist. Der ferroelektrische Kondensator 100B hat eine Struktur mit einer unteren Elektrodenschicht 108, einem ferroelektrischen Film 109 und einer oberen Elektrodenschicht 110, die in dieser Reihenfolge gestapelt sind. Die untere Elektrodenschicht 108 und die obere Elektrodenschicht 110 sind jeweils aus Pt gebildet. Die untere Elektrodenschicht 108 ist auf einer Titan-Stapel­ schicht (TiN/Ti) 107 gebildet, die auf einem Zwischenpegelisolator 106 vor­ gesehen ist. Der Ti-(Titan-)Film in der Titanstapelschicht dient als eine Kontakt­ schicht, und der TIN-(Titannitrid-)Film in der Titanstapelschicht dient als eine Diffusionsverhinderungsschicht. Die Titanstapelschicht 107 ist elektrisch mit dem Fremdstoffbereich 103A durch eine polykristalline Silicium-Stöpselschicht 111 verbunden, welche in einem Kontaktloch vergraben ist, das in dem Zwischenpegelisolator 106 vorgesehen ist.
Die Titanstapelschicht 107, die untere Elektrodenschicht 108 und der ferroelek­ trische Film 109 sind mit Stapelschichten, wie beispielsweise einem TiO2-Film 112 und einem durch CVD aufgebrachten SiO2-Film 113 bedeckt, um damit eine Diffusion von Sauerstoff zu verhindern. Die obere Elektrodenschicht 110 ist mit dem ferroelektrischen Film 109 durch das in der Stapelschicht vorgesehene Kon­ taktloch verbunden. Der ferroelektrische Kondensator 100B ist mit einem Zwi­ schenpegelisolator 114 bedeckt. Ein Kontaktloch 115 ist in dem Zwischenpege­ lisolator 114 und dem Zwischenpegelisolator 106 vorgesehen, und über das Kon­ taktloch 115 ist eine Bitleitung 116 elektrisch mit dem Fremdstoffbereich 103B verbunden.
Wenn bei diesem dielektrischen Speicher 100 eine Spannung an die Gateelektrode 105 des Transistors 100A angelegt wird, wird der Transistor 100A eingeschaltet, und ein elektrischer Strom fließt durch die Fremdstoffbereiche 103A und 103B. Danach fließt ein elektrischer Strom in den dielektrischen Kon­ densator 100B durch eine Kontaktstöpselschicht 111, und eine Spannung liegt zwischen der oberen Elektrodenschicht 110 und der unteren Elektrodenschicht 108. Als ein Ergebnis tritt eine Polarisation in dem ferroelektrischen Film 109 auf. Die Spanung/ Polarisation-Kennlinie enthält eine Hysterese, die verwendet wird, um Daten von "1" oder "0" zu speichern und zu lesen.
Bei dem ferroelektrischen Speicher 100 gibt es ein im folgenden beschriebenes Problem, wenn Pt als ein Elektrodenmaterial des ferroelektrischen Kondensators 100B geformt wird. Das heißt, physikalische Ätzverfahren, die in gewisser Weise ähnlich zu einem Ionen-Fräsen-Ätzen sind, müssen eingesetzt werden, da Pt kaum zu oxidieren ist und stabil als Elektrodenmaterial ist. Jedoch häufen sich schwierig zu entfernende Ablagerungen und Schmutz aus einer Mischung aus Resist und Platin auf, wenn ein Ionen-Fräsen-Ätzen angewandt wird.
Die Fig. 2A und 2B veranschaulichen spezifische Beispiele. Fig. 2A zeigt einen Zustand, in welchem ein Resistfilm 203 mit einem Elektrodenmuster auf einem Platinfilm 202 gebildet wird, der auf einer Unterlagenschicht 201 vorgesehen ist, und der Platinfilm 202 wird selektiv durch Fräsen-Ätzen entfernt, indem der Resistfilm 203 als eine Maske verwendet wird. Eine Ablagerung 202a aus Platin und dergleichen ist zerstreut, während ein Ätzen an Seitenwänden des Resistfilms 203 zu dieser Zeit angreift. Fig. 2B zeigt einen Zustand, in welchem der Resistfilm 203 von dem oben beschriebenen Zustand entfernt ist, wobei die Ablagerung 202a auf der verarbeiteten Platinschicht 202 belassen wird. Ein derartiger Zustand, in welchem die Ablagerung 202a zurückbleibt, ist für Mikro­ lithographie nicht zweckmäßig, was die Hauptursache dafür ist, daß eine hohe Integration des ferroelektrischen Speichers behindert wird.
Ausgehend von den obigen Erfahrungen liegt der vorliegenden Erfindung die Aufgabe zugrunde, einen dielektrischen Kondensator, ein Verfahren zum Herstellen desselben und einen diesen Kondensator verwendenden dielek­ trischen Speicher zu schaffen, die einfach zu verarbeiten sind, selbst wenn ein stabiles Material, wie z. B. Platin, als Elektrodenmaterial verwendet wird, so daß der Herstellungsprozeß vereinfacht werden kann.
Diese Aufgabe wird erfindungsgemäß durch einen Kondensator nach Patentan­ spruch 1 oder 13, ein Verfahren nach Patentanspruch 14 und einen Speicher nach Patentanspruch 24 oder 25 gelöst. Vorteilhafte Weiterbildungen der Erfin­ dung ergeben sich aus den Unteransprüchen.
Der dielektrische Kondensator der Erfindung weist einen Zwischenpegelisolator auf, in dem ein Graben gebildet ist. In dem Graben des Zwischenpegelisolators ist eine Struktur einer Stapelschicht vergraben, bei welcher eine erste Elektro­ denschicht, ein dielektrischer Film und eine zweite Elektrodenschicht in dieser Reihenfolge gestapelt sind.
Ein anderer dielektrischer Kondensator der vorliegenden Erfindung hat den ersten Zwischenpegelisolator mit einem Graben und eine Stapelstruktur, bei welcher die erste Elektrodenschicht, der dielektrische Film und die zweite Elektrodenschicht in dieser Reihenfolge gestapelt sind, und er hat einen zweiten Zwischenpegelisolator mit einem Kontaktloch, das der zweiten Elektrodenschicht gegenüberliegt, die auf dem ersten Zwischenpegelisolator gebildet ist, und mit einer Seitenwand, die aus isolierenden Materialien hergestellt ist, welche auf einer Wand des Kontaktloches gebildet sind, und er hat eine Verdrahtungs­ schicht, die auf dem zweiten Zwischenpegelisolator ausgebildet ist, elektrisch verbunden mit der zweiten Elektrodenschicht durch eine Zone zwischen Seiten­ wandfilmen.
Ein Herstellungsverfahren eines dielektrischen Kondensators gemäß der vorliegenden Erfindung umfaßt die folgenden Schritte: Bilden des Zwischenpegelisolators mit einer abgeflachten Oberfläche auf einem Substrat, in welchem eine Schaltvorrichtung vorgesehen ist, Erzeugen des Grabens in dem Zwischenpegelisolator gegenüber zu der Schaltvorrichtung, Abflachen der Ober­ fläche des Grabens entsprechend der Oberfläche des Zwischenpegelisolators nach Stapeln der ersten Elektrodenschicht, des dielektrischen Filmes und der zweiten Elektrodenschicht in dem Graben des Zwischenpegelisolators in dieser Reihenfolge.
Das heißt, der dielektrische Kondensator wird nach Erzeugen des Grabens in dem Zwischenpegelisolator hergestellt, indem die erste Elektrodenschicht, der dielektrische Film und die zweite Elektrodenschicht auf dem Zwischenpegeliso­ lator einschließlich dem Graben gestapelt werden, weiterhin durch Ätzen der ersten Elektrodenschicht, des dielektrischen Filmes und der zweiten Elektroden­ schicht durch ein chemisches und mechanisches Polierverfahren mit dem Zwischenpegelisolator als einer Endpunkt-Erfassungsschicht und durch Abflachen der Oberfläche des Grabens entsprechend der Oberfläche des Zwischenpegelisolators.
Der dielektrische Speicher gemäß der vorliegenden Erfindung hat die Schaltvor­ richtung, die in einem Substrat ausgebildet ist, den Zwischenpegelisolator mit dem Graben, der auf der Schaltvorrichtung vorgesehen ist, und der dielektrische Kondensator mit einer Struktur, bei welcher die erste Elektrodenschicht, die elektrisch mit der Schaltvorrichtung verbunden ist, der dielektrische Film und die zweite Elektrodenschicht in dieser Reihenfolge gestapelt sind, ist in dem Graben des Zwischenpegelisolators vergraben.
Ein anderer dielektrischer Speicher der vorliegenden Erfindung hat die in einem Substrat ausgebildete Schaltvorrichtung, den ersten Zwischenpegelisolator mit einem Graben, angeordnet auf der Schaltvorrichtung, den dielektrischen Kondensator mit einer Struktur, bei welcher die erste Elektrodenschicht, die elektrisch mit der Schaltvorrichtung verbunden ist, der dielektrische Film und die zweite Elektrodenschicht in dieser Reihenfolge gestapelt sind, wobei die zwei­ te Elektrodenschicht auf dem ersten Zwischenpegelisolator ausgebildet und eine Seitenwand, die aus isolierenden Materialien hergestellt ist, auf einer Wand des Kontaktloches vorgesehen ist, und er weist eine Verdrahtungsschicht auf, die auf dem zweiten Zwischenpegelisolator ausgebildet und elektrisch mit der zweiten Elektrodenschicht durch eine Zone zwischen Seitenwandfilmen verbun­ den ist.
Der dielektrische Kondensator und der dielektrische Speicher der vorliegenden Erfindung haben eine Struktur, bei welcher eine Stapelschichtstruktur, die durch die erste Elektrodenschicht, den dielektrischen Film und die zweite Elektrodenschicht gebildet ist, so vergraben ist, daß eine Gesamt- bzw. Sammel­ kapazität zunimmt, indem die erste Elektrodenschicht und der dielektrische Film längs der Seite und des Bodens des Grabens gestapelt werden.
Bei einem anderen dielektrischen Kondensator und dielektrischen Speicher kann eine Verbindungszone kleiner als eine Mindestleitungsbreite gemacht werden, da die zweite Elektrodenschicht und die Verdrahtungsschicht elektrisch miteinan­ der durch die Zone zwischen den Seitenwandfilmen verbunden sind, die in dem Kontaktloch des zweiten Zwischenpegelisolators ausgebildet sind. Damit kann ein Kurzschluß der oberen Elektrodenschicht und der unteren Elektroden­ schicht während einer Verbindungsprozedur der oberen Elektrodenschicht und der Verdrahtungsschicht verhindert werden.
Bei einem Herstellungsverfahren des dielektrischen Kondensators gemäß der vorliegenden Erfindung wird die Oberfläche des Grabens entsprechend der Ober­ fläche des Zwischenpegelisolators abgeflacht, nachdem die erste Elektroden­ schicht, der dielektrische Film und die zweite Elektrodenschicht in dieser Reihenfolge in dem Graben des Zwischenpegelisolators gestapelt sind. Das heißt, nach Herstellen des Grabens in dem Zwischenpegelisolator, Stapeln der ersten Elektrodenschicht, des dielektrischen Filmes und der zweiten Elektrodenschicht auf dem Zwischenpegelisolator einschließlich dem Graben, folgen weiterhin ein kollektives Ätzen der ersten Elektrodenschicht, des dielektrischen Filmes und der zweiten Elektrodenschicht durch ein chemisches und maschinelles Polierver­ fahren mit dem Zwischenpegelisolator als einer Endpunkt-Erfassungsschicht und ein Abflachen der Oberfläche des Grabens gemäß der Oberfläche des Zwischenpegelisolators.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung eines herkömmlichen dielek­ trischen Speichers,
Fig. 2A und 2B Schnittdarstellungen zum Erläutern von Problemen, die bei dem herkömmlichen dielektrischen Speicher auftreten,
Fig. 3 eine Schnittdarstellung, die einen dielektrischen Speicher nach einem ersten Ausführungsbeispiel der Erfindung zeigt,
Fig. 4A, 4B und 4C Schnittdarstellungen, die jeweils Herstellungsschritte des in den Fig. 4A, 4B und 4C gezeigten dielektrischen Speichers veranschaulichen,
Fig. 5A und 5B Schnittdarstellungen, die jeweils Herstellungsschritte des auf Fig. 4C aufbauenden dielektrischen Speichers ver­ anschaulichen,
Fig. 6 eine Schnittdarstellung eines dielektrischen Speichers nach einem zweiten Ausführungsbeispiel der Erfindung,
Fig. 7 eine Schnittdarstellung zum Beschreiben der Herstellungs­ schritte des in Fig. 6 gezeigten dielektrischen Speichers,
Fig. 8 eine Schnittdarstellung eines dielektrischen Speichers nach einem dritten Ausführungsbeispiel der Erfindung,
Fig. 9 eine Schnittdarstellung eines dielektrischen Speichers nach einem vierten Ausführungsbeispiel der Erfindung,
Fig. 10A und 10B Draufsichten zum Beschreiben eines Kurzschlusses einer oberen Elektrodenschicht und einer unteren Elektroden­ schicht in dem dielektrischen Kondensator,
Fig. 11 eine Schnittdarstellung eines dielektrischen Speichers nach einem fünften Ausführungsbeispiel der Erfindung,
Fig. 12A und 12B Schnittdarstellungen zum Beschreiben der Herstellungs­ schritte des in Fig. 11 gezeigten dielektrischen Speichers,
Fig. 13A und 13B Schnittdarstellungen zum Beschreiben der Herstellungs­ schritte eines dielektrischen Speichers nach einem sechsten Ausführungsbeispiel der Erfindung, und
Fig. 14A und 14B Schnittdarstellungen zum Beschreiben der Herstellungs­ schritte eines dielektrischen Speichers nach einem sieben­ ten Ausführungsbeispiel der vorliegenden Erfindung.
Bevorzugte Ausführungsbeispiele der Erfindung werden nunmehr in Einzelheiten anhand der begleitenden Zeichnungen beschrieben.
Fig. 3 zeigt eine Schnittdarstellung eines dielektrischen Speichers 10 nach einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Der dielektrische Speicher 10 umfaßt eine Vielzahl (im vorliegenden Fall insbesondere zwei) von Transistoren 10A, die auf einem Substrat 11. wie beispielsweise aus Silicium, gebildet sind, und dielektrische Kondensatoren 10B, die jeweils mit dem Tran­ sistor 10A verbunden sind.
Fremdstoffbereiche 13A, 13B und 13C mit einer LDD-(leicht dotierte Drain-)Struktur, die Source oder Drain bilden sollen, sind in einer Zone aus­ gebildet, die auf einer Oberfläche eines Substrates 11 durch einen Feldisolator 12 umgeben sind. Wortleitungen (die als Elektroden-Gates dienen) 15A und 15B sind jeweils über einen Gateisolator 14 auf dem Substrat 11 zwischen den Fremdstoffbereichen 13A bis 13C ausgebildet. Einer der Transistoren 10A umfaßt die Fremdstoffbereiche 13A, 13B und die Wortleitung 15A, während der andere Transistor 10A die Fremdstoffbereiche 13B, 13C und die Wortleitung 15B aufweist. Außerdem sind andere Wortleitungen 15C und 15D ebenfalls auf einem Feldisolator 12 gebildet. Jede Leitungsbreite der Wortleitungen A, B, C und D beträgt beispielsweise 0,25 µm.
Der Transistor 10A ist mit einem Zwischenpegelisolator 16 bedeckt, der eine Filmdicke von 0,75 µm hat und beispielsweise aus BPSG (Borphosphorsilicat­ glas), PSG (Phosphorsilicatglas), NSG (Nichtsilikatglas) und SOG (Spin auf Glas) gebildet ist. Der Zwischenpegelisolator 16 ist auch mit einem Zwischenpegeliso­ lator 17 bedeckt, der beispielsweise eine Dicke von 0,4 µm hat und beispiels­ weise aus PSG besteht. In dem Ausführungsbeispiel sind die dielektrischen Kondensatoren 10B und 10B, die Stapelstrukturen haben, jeweils in dem Zwischenpegelisolator 17 in Zuordnung zu jedem Transistor 10A vergraben. Das heißt, zwei Gräben 17a und 17b sind in dem Isolator 17 gebildet, und der Kon­ densator 10B hat eine Struktur, bei welcher eine untere Elektrodenschicht 18, ein dielektrischer Film 19 und eine obere Elektrodenschicht 20 in dieser Reihen­ folge in jedem der Gräben 17a und 17b gestapelt sind. Die untere Elektroden­ schicht 18 entspricht der ersten Elektrodenschicht der vorliegenden Erfindung, der dielektrische Film 19 dem dielektrischen Film und die obere Elektroden­ schicht der zweiten Elektrodenschicht. Die Gräben 17a und 17b haben eine bo­ genförmige Krümmung längs den Boden- und Seitenzonen, und beide Ränder der unteren Elektrodenschicht 18 und des dielektrischen Filmes 19 haben jeweils gekrümmte Formen entsprechend der Krümmung der Gräben 17a und 17b.
Eine eine wechselseitige Diffusion verhindernde Zone 17A, die N2 verwendet, ist durch Anwenden von N2 (Stickstoff) auf jeder Oberflächen der Gräben 17a und 17b gebildet. Eine wechselseitige Diffusion zwischen dem Zwischenpegelisolator 17 und der unteren Elektrodenschicht 18 wird durch die die wechselseitige Diffusion verhindernde Zone 17A unterbrochen, und ein Kurzschluß der beiden unteren Elektrodenschichten 18, die nebeneinander gebildet sind, kann mittels der die wechselseitige Diffusion verhindernden Zone 17A unterbunden werden.
Die untere Elektrodenschicht 18 und die obere Elektrodenschicht 20 in dem Ausführungsbeispiel werden jeweils mit Pt (Platin) gebildet. Jedoch können andere metallische Materialien, wie beispielsweise Ir (Iridium), Ru (Ruthenium), Rh (Rhodium), Pd (Palladium) eingesetzt werden.
Der dielektrische Film 19 wird mit ferroelektrischen Materialien oder Materialien mit einer hohen Dielektrizitätskonstanten (d. h. einer hohen dielektrischen Ei­ genschaft, im folgenden als hochdielektrische Materialien bezeichnet) gebildet. Der dielektrische Kondensator 10B wird ein ferroelektrischer Kondensator, wenn ein ferroelektrisches Material verwendet wird, und er wird ein hochdielektrischer Kondensator, wenn eine hochdielektrisches Material verwendet wird. Die ferro­ elektrischen Materialien umfassen SBT (allgemeine Formel ist Bi2SrTa2O9), SBTN (allgemeine Formel ist Bi2SrTa2-xNbxO9), PZT (allgemeine Formel ist Pb (Zr, Ti)O3) und PLZT (allgemeine Formel ist (Pb, La) (Zr, Ti)O3) usw., und die hochdielektrischen Materialien sind solche wie Tantaloxid (V) (allgemeine Formel ist Ta2O5), BST (allgemeine Formel ist (Ba, Sr) TiO3) bzw. STO (allgemeine Formel ist SrTiO3).
Beide Ränder der unteren Elektrodenschicht 18 und des dielektrischen Filmes 19 sind auf der gleichen Oberfläche mit jeweils der oberen Elektrodenschicht 20, was eine flache Oberfläche längs des Zwischenpegelisolators 17 bildet.
Kontaktlöcher 16a und 16b sind in dem Zwischenpegelisolator 16 vorgesehen, und Kontaktstöpselschichten 21 aus leitendem polykristallinem Silicium sind je­ weils in den Kontaktlöchern 16a und 16b vergraben. Jede untere Elektroden­ schicht 18 des dielektrischen Kondensators 10B und 10B ist elektrisch mit den Fremdstoffbereichen 13A und 13C über die Kontaktstöpelschicht 21 verbunden. Der Fremdstoffbereich 13B ist elektrisch mit einer Bitleitung 22, die beispiels­ weise aus W (Wolfram) hergestellt ist, über ein Kontaktloch 16c verbunden, das in dem Zwischenpegelisolator 16 vorgesehen ist.
Weiterhin ist ein Zwischenpegelisolator 23, der aus beispielsweise PSG, BPSG, NSG und SOG gebildet ist, auf dem Zwischenpegelisolator 17 vorgesehen. Verdrahtungsschichten 24a und 24b, die beispielsweise aus Al (Aluminium) hergestellt sind, sind elektrisch mit der oberen Elektrodenschicht 20 über Kontaktlöcher 23a und 23b verbunden, die in dem Zwischenpegelisolator 23 gebildet sind. Eine Plattenleitung besteht aus der Verdrahtungsschicht 24a und der Verdrahtungsschicht 24b.
Wenn eine spezifische Spannung an eine Gateelektrode (wie beispielsweise eine Wortleitung 15A) des Transistors 10A angelegt wird, wird der Transistor 10A ein­ geschaltet, und ein Strom fließt zwischen den Fremdstoffbereichen 13A und 13B in dem dielektrischen Speicher 10. Demgemäß fließt ein Strom in dem dielektri­ schen Kondensator durch die Kontaktstöpselschicht 21, und eine Spannung liegt zwischen der oberen Elektrodenschicht 20 und der unteren Elektrodenschicht 18. Als ein Ergebnis tritt eine Polarisation in dem ferroelektrischen Film 19 auf. Die Spannung/Polarisation-Kennlinie enthält eine Hysterese, die verwendet wird, um Daten von "1" oder "0" zu speichern und zu lesen.
Der dielektrische Speicher 10 hat eine Struktur, bei welcher die dielektrischen Kondensatoren 10B in den Gräben 17a und 17b des Zwischenpegelisolators 17 vergraben sind, und der Eckbereich der Bodenzone der unteren Elektroden­ schicht 18 und des dielektrischen Filmes 19 nimmt eine gekrümmte Gestalt ent­ sprechend der Gestalt der Gräben 17a und 17b an. Als ein Ergebnis wird eine Kennlinienschwankung klein, und im Vergleich mit dem herkömmlichen dielek­ trischen Kondensator wird die Kontaktzone jeder Schicht größer, und die Sammelkapazität ist gesteigert.
Ein Herstellungsverfahren des dielektrischen Speichers 10 wird nunmehr anhand der Fig. 4 und 5 sowie der Fig. 3 beschrieben.
Zunächst wird, wie in Fig. 4A gezeigt ist, der Zwischenpegelisolator 16, der beispielsweise aus BPSG hergestellt ist, durch ein CVD-(chemisches Dampfab­ scheidungs-)Verfahren als Beispiel gebildet, nachdem der Feldisolator 12, die Fremdstoffbereiche 13A, 13B und 13C, die Source oder Drain sein sollen, die Wortleitungen 15A, 15B, 15C und 15D und die Bitleitung 22 auf einem p-Typ-Si­ liciumsubstrat 11 durch einen Prozeß erzeugt sind, der mit dem allgemein bekannten DRAM-(dynamischer Schreib/Lesespeicher-)Transistorprozeß konsi­ stent ist. Weiterhin werden die Kontaktlöcher 16a und 16b in dem Zwischenpe­ gelisolator gebildet, und polykristallines Silicium wird jeweils in den Kontaktlö­ chern 16a und 16b durch beispielsweise das CVD-Verfahren vergraben. Zu der gleichen Zeit wird die Kontaktstöpselschicht 21 durch Dotieren von beispielswei­ se P (Phosphor) in dem polykristallinen Silicium gebildet. Nachdem die oben er­ läuterte Prozedur abgeschlossen ist, wird der Zwischenpegelisolator 17, der aus BPSG hergestellt ist, auf dem Zwischenpegelisolator 16 mittels beispielsweise des CVD-Verfahrens gebildet, indem die Oberfläche des Zwischenpegelisolators 16 mittels beispielsweise eines CMP-(chemisches und maschinelles Polier-)Ver­ fahren abgeflacht wird.
Wie in Fig. 4B gezeigt ist, wird ein Photoresistfilm 32' mit einem Kondensator­ muster auf dem Zwischenpegelisolator gebildet, und die Gräben 17a und 17b, die sich zu der Kontaktstöpselschicht 21 erstrecken, werden durch Anwenden ei­ nes anisotropen Ätzens mittels des Photoresistfilms 32' als Maske erzeugt. Ein Naßätzen, das beispielsweise Hf (Hafnium) als Ätzflüssigkeit verwendet, wirkt für eine ausreichende Zeitdauer (beispielsweise 30 Minuten) ein, bis der Raum zwi­ schen den benachbarten Gräben 17a und 17b die Mindestleitungsbreite F (bei­ spielsweise 0,25 µm) oder weniger annimmt.
In einem Fall, in welchem Überzugseigenschaften der unteren Elektrodenschicht 18, des dielektrischen Filmes 19 und der oberen Elektrodenschicht 20 nicht aus­ reichend sind, wird vorzugsweise ein Auffließen durchgeführt, um die Ränder der Öffnungen in den Gräben 17a und 17b zu glätten, wie dies durch eine Strichlinie 17c in Fig. 4B gezeigt ist. Das heißt, wenn der Zwischenpegelisolator mit BPSG gebildet wird, wird eine Wärmebehandlung bei beispielsweise 850°C für 10 Mi­ nuten durchgeführt. Weiterhin wird die die wechselseitige Diffusion verhindern­ de Zone 17A auf der Oberfläche des Zwischenpegelisolators 17, in welcher die Gräben 17a und 17b gebildet werden, durch ein Ionenimplantationsverfahren oder Implantieren von Stickstoff durch RTA (rasches thermisches Glühen) mit­ tels NH3 (Ammoniak) oder N2O (Stickstoffoxid) erzeugt.
Weiterhin werden, wie in Fig. 4C gezeigt ist, die untere Elektrodenschicht 18 mit 100 nm in der Filmdicke aus beispielsweise Platin (Pt), der dielektrische Film 19 mit 100 nm in der Filmdicke aus ferroelektrischen Materialien, wie beispiels­ weise SBT, und die obere Elektrodenschicht mit beispielsweise 0,5 µm in der Filmdicke aus Platin (Pt) jeweils durch beispielsweise ein Sputterverfahren oder ein CVD-Verfahren erzeugt. Falls weiterhin zu dieser Zeit ein Wärmeaus­ dehnungskoeffizient zwischen dem Zwischenpegelisolator 17 und der unteren Elektrodenschicht 18 extrem verschieden ist, was ein Ablösen leicht macht, wird bevorzugt, ein Ablösen der unteren Elektrodenschicht 18 zu verhindern, indem eine Pufferschicht aus Ta (Tantal) oder seinem Oxid vorgesehen wird.
Wie in Fig. 5A gezeigt ist, werden die untere Elektrodenschicht 18, die dielek­ trische Filmschicht 19 und die obere Elektrodenschicht 20 mit Ausnahme der Zone der Gräben 17a und 17b selektiv entfernt, und mit dem Zwischenpegeliso­ lator 17 als einer Endpunkt-Erfassungsschicht wird gleichzeitig die Oberfläche mittels des CMP-Verfahrens abgeflacht. Als ein Ergebnis wird der dielektrische Kondensator 10B mit einer abgeflachten Oberfläche, die aus jedem Rand der un­ teren Elektrodenschicht 18 und des dielektrischen Filmes 19 zusammen mit der Oberfläche der oberen Elektrodenschicht 20 besteht, in den Gräben 17a bzw. 17b des Zwischenpegelisolators 17 gebildet.
Weiterhin wird, wie in Fig. 5B gezeigt ist, der Zwischenpegelisolator 23, der aus PSG hergestellt ist, durch beispielsweise das CVD-Verfahren auf dem dielek­ trischen Kondensator 10B und dem Zwischenpegelisolator 17 gebildet. Die Ver­ drahtung 24a und 24b wird durch Verdampfen und Mustern von beispielsweise Al (Aluminium) auf dem Zwischenpegelisolator 23 nach Erzeugen der Kontakt­ löcher 23a und 23b in dem Zwischenpegelisolator 23 durch Photolithographie gebildet. W (Wolfram) usw. kann bei Bedarf in den Kontaktlöchern 23a und 23b angewandt werden. Der in Fig. 3 gezeigte dielektrische Speicher 10 wird ver­ vollständigt, indem ein Standard-Metallverdrahtungsverfahren nach Abschluß der obigen Prozedur angewandt wird.
In dem oben beschriebenen Ausführungsbeispiel werden die dielektrischen Kondensatoren 10B und 10B einfach gebildet, selbst wenn ein Material, das kaum für ein Mikrolithograhpie geeignet ist, wie z. B. Pt, als ein Elektrodenmate­ rial verwendet wird, da der Zwischenpegelisolator 17 auf den Transistoren 10A und 10A erzeugt wird, wobei die Gräben 17a und 17b geliefert werden, und die untere Elektrodenschicht 18, der dielektrische Film 19 und die obere Elektro­ denschicht 20 in dieser Reihenfolge auf dem Zwischenpegelisolator 17 ein­ schließlich der Gräben 17a und 17b gestapelt werden. Das Verfahren ist verein­ facht, da eine herkömmliche Mikrolithographie-Prozedur durch ein Ionenfräsver­ fahren nicht erforderlich ist.
Weiterhin kann bei dem Ausführungsbeispiel eine wechselseitige Diffusion zwischen dem Zwischenpegelisolator und der unteren Elektrodenschicht 18 verhindert werden, da die eine wechselseitige Diffusion verhindernde Zone 17A, die aus N2 gebildet ist, in einer benachbarten Zone der unteren Elektrode 18 des Zwischenpegelisolators 17 gebildet wird. Demgemäß kann ein Kurzschluß der unteren Elektrodenschichten 18, die nebeneinander gebildet sind, verhindert werden. Weiterhin kann eine Abblätterung der unteren Elektrodenschicht 18 vermieden werden, indem die Pufferschicht, die aus Ta (Tantal) oder dessen Oxid usw. hergestellt ist, zwischen dem Zwischenpegelisolator 17 und der unteren Elektrodenschicht 18 vorgesehen wird.
Fig. 6 zeigt eine Struktur eines dielektrischen Speichers 30 in einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Ein dielektrischer Kondensator 30B des dielektrischen Speichers 30 hat eine Querschnittgestalt, die von derje­ nigen des ersten Ausführungsbeispiels verschieden ist. Andere Sturkturen sind zu dem ersten Ausführungsbeispiel gleich. Ein hervorragendes Merkmal des zweiten Ausführungsbeispiels wird nunmehr beschrieben, wobei andere Merkma­ le, die identisch zu dem ersten Ausführungsbeispiel sind, weggelassen werden.
In dem zweiten Ausführungsbeispiel haben Gräben 31a und 31b, die in dem Zwi­ schenpegelisolator 17 ausgebildet sind, Zonen mit einem sich verjüngendem Winkel jeweils auf der Seite, und Querschnitte nehmen eine trapezförmige Gestalt an. Demgemäß haben beide Ränder des dielektrischen Filmes 19 und der oberen Elektrodenschicht 20 Zonen mit einem spitz zulaufenden Winkel entspre­ chend den Gräben 31a und 31b. Somit kann ein Überzug besser auf beide Rän­ der von jeder Schicht aufgetragen werden, und eine Eigenschaft des dielektri­ schen Kondensators ist stabilisiert, indem die Zone mit dem spitz zulaufenden Winkel in den Gräben 31a und 31b vorgesehen wird.
Die Gräben 31a und 31b können gebildet werden, indem eine Rückbildung eines Photoresistfilmes verwendet wird. Das heißt, wie in Fig. 7 gezeigt ist, wird bei­ spielsweise nach Erzeugen des Zwischenpegelisolators 17 der Photoresistfilm 32 mit einem Muster des Grabens auf dem Zwischenpegelisolator 17 gebildet, und ein Photoresistfilm 32 mit einer Zone mit einem spitz zulaufenden Winkel 32a wird in einer Öffnung durch Erwärmen auf beispielsweise 250°C erzeugt. Wenn in diesem Zustand ein anisotropes Ätzen unter der Voraussetzung angewandt wird, daß das Auswahlverhältnis mit dem Photoresist klein ist, werden die Gräben 31a und 31b mit Zonen mit einem spitz zulaufenden Winkel durch beispielsweise Rückbildung des Photoresists erzeugt. Im Anschluß an die obige Prozedur werden wie bei dem ersten Ausführungsbeispiel die untere Elektroden­ schicht 18, der dielektrische Film 19 und die obere Elektrodenschicht 20 in dieser Reihenfolge gestapelt, und sodann wird die Oberfläche durch kollektives Entfernen einer nicht benötigten Zone mittels des CMP-Verfahrens abgeflacht.
Fig. 8 zeigt eine Struktur eines dielektrischen Speichers 40 in dem dritten Aus­ führungsbeispiel. Der dielektrische Speicher 40 ist wirksam, wenn eine aus­ reichende Größe eine Signales nicht mit dem ersten und dem zweiten Ausfüh­ rungsbeispiel erhalten werden kann, da der dielektrische Speicher 40 eine Struktur aufweist, bei welcher im Vergleich mit den vorangehenden Ausfüh­ rungsbeispielen der Zwischenpegelisolator 17 verdickt und die Gräben 41a und 41b vertieft sind, und gleichzeitig nimmt ein Querschnitt eine Gestalt eines Rechteckes oder Quadrates an und ist ausgelegt, um die Zone des Kondensators zu vergrößern, was zu einer steigenden Kapazität in einem großen Ausmaß führt. Andere Strukturen sind identisch zu dem ersten Ausführungsbeispiel.
Wenn ein Kondensator die Gestalt eines Rechteckes oder Quadrates annimmt, wird im allgemeinen ein elektrisches Feld in dem Eckbereich jeder Schicht konzentriert, so daß eine Kennlinienschwankung groß wird. Wenn jedoch in dem Ausführungsbeispiel die Zone des Kondensators in einer Höhenrichtung groß wird, wird die Kennlinienschwankung des Eckbereiches relativ klein. Daher braucht der Eckbereich nicht gekrümmt zu sein, noch braucht eine Zone mit einem spitz zulaufenden Winkel in dem Graben im Unterschied zu dem ersten und zweiten Ausführungsbeispiel vorgesehen zu werden. Demgemäß werden in dem Ausführungsbeispiel die Ränder der Öffnung durch Auffließen nach Ein­ wirken eines anisotropen Ätzens auf den Zwischenpegelisolator 17 durch RIE geglättet, und die Gräben 41a und 41b, die einen rechteckförmigen Querschnitt haben, werden gebildet. Weiterhin kann der dielektrische Kondensator durch einfaches Stapeln der unteren Elektrodenschicht 18, der dielektrischen Schicht 19 und der oberen Elektrodenschicht 20 in dieser Reihenfolge hergestellt werden, und sodann wird die nicht erforderliche Zone kollektiv durch das CMP- Verfahren wie in dem ersten Ausführungsbeispiel entfernt.
In dem zweiten und dritten Ausführungsbeispiel kann der dielektrische Konden­ sator einfach hergestellt werden, und gleichzeitig kann das Herstellungs­ verfahren vereinfacht werden. Diese Vorteile sind gleich wie bei dem ersten Aus­ führungsbeispiel.
Fig. 9 zeigt eine Struktur eines dielektrischen Speichers 50 nach einem vierten Ausführungsbeispiel. Der dielektrische Speicher 50 ist so ausgelegt, daß er eine gesteigerte Kapazität der Gräben 51a und 51b aufweist und eine vergrößerte Oberflächenzone des Kondensators hat, indem ein isotropes Ätzen unter einem Zustand einwirkt, bei welchem eine Resistmaske entfernt wird oder eine Resistmaske zurückbleibt, nachdem die Gräben 51a und 51b mittels des Zwischenpegelisolators 17 als Maske wie bei dem dritten Ausführungsbeispiel erzeugt sind. In dem Ausführungsbeispiel wird die Ätzrate des Zwischenpegeliso­ lators 17 und die Ätzrate der Kontaktstöpselschicht 21 aus polykristallinem Silicium beim Ätzen gleich eingestellt. Ein Mischgas aus CF4 und O2 wird beispielsweise als ein Ätzgas verwendet.
In dem Ausführungsbeispiel kann ein Abstand W zwischen den Gräben 51a und 51b der Kondensatoren, die nebeneinander gebildet sind, kleiner als die Mindestleitungbreite F mittels des oben erläuterten Verfahrens eingestellt werden.
Die Struktur einer Zelle des dielektrischen Speichers ist ähnlich zu dem her­ kömmlichen DRAM, und die Tendenz der Entwicklung derselben ist ebenfalls ähnlich. Hierzu wird die letzte Zellenzone als 4F × 2F (F: Mindestleitungsbreite) bezeichnet, und eine Ebenenzone des Kondensators wird als 3F × F angegeben, wie dies in Fig. 10A gezeigt ist. Andererseits ist die Struktur des Kondensators, der von einem DRAM vollkommen verschieden ist, derart, daß die obere Elektro­ denschicht jedes Kondensators elektrisch mit der Verdrahtungsschicht (Platten­ leitung) über die Kontaktlöcher in dem dielektrischen Speicher verbunden ist. Die Kontaktlöcher sind gewöhnlich mit einer Mindestleitungsbereite ausgelegt, so daß sie von der obersten Elektrode unter Berücksichtigung der Lithographie herausgestapelt sind.
Insbesondere bei dem oben erläuterten dielektrischen Speicher 10, 30, 40 und 50, wie dieser in Fig. 10B gezeigt ist, kann ein Kurzschluß der unteren Elektro­ denschicht 18 und der oberen Elektrodenschicht 20 auftreten, wenn die Lage des Kontaktloches 23a verschoben wird, wie dies durch eine Strich-Doppel­ punkt-Linie in der Zeichnung dargestellt ist, da die untere Elektrodenschicht 18, die obere Elektrodenschicht 20 und der dielektrische Film 19 auf der Oberfläche des Zwischenpegelisolators 17 sind. Der dielektrische Speicher mit einer Struktur zum Verhindern eines Kurzschlusses zwischen den Elektroden, wie oben erläutert ist, wird nunmehr als das fünfte Ausführungsbeispiel der vor­ liegenden Erfindung beschrieben.
Fig. 11 und Fig. 12 zeigen einen dielektrischen Speicher 60 nach einem fünften Ausführungsbeispiel der Erfindung. Die Beschreibung des Verfahrens bis Fig. 5B wird weggelassen, da die Struktur im wesentlichen identisch zu dem voran­ gehenden Ausführungsbeispiel mit Ausnahme der Gestalt des Kondensators ist, und das Verfahren danach soll erläutert werden.
Wie in Fig. 11 gezeigt ist, wird wie in dem oben erwähnten Ausführungsbeispiel ein Zwischenpegelisolator 65, der beispielsweise aus NSG hergestellt ist, in dem dielektrischen Kondensator und auf dem Zwischenpegelisolator 17 gebildet, nachdem eine untere Elektrodenschicht 62, ein dielektrischer Film 63 und eine obere Elektrodenschicht 64 jeweils in Gräben 61a und 61b des Zwischenpegelisolators 17 erzeugt wurden. Ein Isolator 66 aus SiO2 (Siliciumdi­ oxid) wird auf dem Zwischenpegelisolator 65 durch beispielsweise ein CVD-Ver­ fahren gebildet, nachdem Kontaktlöcher 65a und 65b mit der Mindestleitungs­ breite F in dem Zwischenpegelisolator 65 erzeugt wurden. Weiterhin werden Sei­ tenwandfilme 66A und 66B auf den Innenwänden der Kontaktlöcher 65a und 65b durch Anwenden von RIE erzeugt, wie dies in den Fig. 12A und 12B gezeigt ist. Demgemäß können Kontaktlöcher 67a und 67b mit einer Breite gebildet wer­ den, die praktisch kleiner als die Mindestleitungsbreite F ist.
Im Anschluß an die obigen Verfahrensschritte werden Verdrahtungsschichten 68a und 68b (Plattenleitung) auf dem Zwischenpegelisolator 65 durch Ver­ dampfen und Mustern von beispielsweise Al (Aluminium) wie in dem ersten Ausführungsbeispiel gebildet. Der dielektrische Speicher 60 des Ausführungs­ beispiels kann nach Abspulen der Standard-Metallverdrahtungsschritte vervoll­ ständigt werden.
In dem Ausführungsbeispiel können die Kontaktlöcher 67a und 67b mit einer Breite, die im wesentlichen kleiner als die Mindestleitungsbreite F ist, gebildet werden, da der Seitenwandfilm 66A in der elektrisch angeschlossenen Zone der Verdrahtungsschicht 68a, 68b und die obere Elektrode 64 auf dem dielektri­ schen Kondensator 60B gebildet werden. Demgemäß kann ein Kurzschluß der unteren Elektrodenschicht 62 und der oberen Elektrodenschicht während der Verbindungsprozedur der oberen Elektrodenschicht 64 und der Verdrahtungs­ schichten 68a und 68b verhindert werden.
In einem sechsten Ausführungsbeispiel wird ein Herstellungsverfahren eines Fal­ les beschrieben, in welchem eine extrakonvexe Zone (Flash; gezeigt in Fig. 13B) durch plastische Verzerrung erzeugt wird, welche hauptsächlich in den Bildungsmaterialien der Bodenelektrodenschicht und der oberen Elektroden­ schicht auftritt, wenn die unnötige Zone durch ein CMP-Verfahren entfernt wird, nachdem die untere Elektrodenschicht, der dielektrische Film und die obere Elektrodenschicht wie in dem vorangehenden Ausführungsbeispiel gestapelt wurden. Dies wird hier erläutert, indem auf den dielektrischen Speicher 10 des ersten Ausführungsbeispiels als ein Beispiel Bezug genommen wird. Im folgen­ den werden die von dem ersten Ausführungsbeispiel verschiedenen Punkte erläutert; jedoch wird eine Beschreibung identischer Punkte mit gleichen Bezugszeichen wie in dem ersten Ausführungsbeispiel weggelassen.
Die Fig. 13A und 13B zeigen ein Hauptherstellungsverfahren eines dielektri­ schen Speichers 10 gemäß diesem Ausführungsbeispiel. In dem Ausführungs­ beispiel werden zuerst Gräben 17a und 17b mit einer Tiefe von 400 nm und einer Breite von 1500 nm beispielsweise durch das gleiche Verfahren wie in dem ersten Ausführungsbeispiel, das in Fig. 4B gezeigt ist, gebildet.
Sodann wird, wie in Fig. 13A gezeigt ist, die untere Elektrodenschicht 18' durch Stapeln eines 20 nm dicken Ti-Filmes und eines 120 nm dicken Pt-Filmes in dieser Reihenfolge durch beispielsweise ein Sputterverfahren gebildet. Sodann wird ein 150 nm dicker dielektrischer Film 19 aus beispielsweise SBT gebildet, indem beispielsweise ein SBT-Film durch ein CVD-Verfahren hergestellt wird und dieser SBT-Film anschließend einer Wärmebehandlung unterworfen wird.
Weiterhin wird eine obere Elektrodenschicht 20, die aus Pt mit einer Dicke von 150 nm hergestellt ist, auf dem dielektrischen Film 19 durch beispielsweise ein Sputterverfahren erzeugt.
Sodann werden, wie in Fig. 13B gezeigt ist, nicht benötigte Zonen der unteren Elektrodenschicht 18', des dielektrischen Filmes 19 und der oberen Elektroden­ schicht 20 kollektiv mit dem Zwischenpegelisolator 17 als einer Endpunkt- Erfassungsschicht durch beispielsweise ein CMP-Verfahren entfernt. Hier wird ein Flash aus Pt zu der Seite des dielektrischen Filmes 19 herausgestapelt, da Pt, das die untere Elektrodenschicht 18' und die obere Elektrodenschicht 20 bildet, mehr duktil bzw. dehnbar als SBT ist, das den dielektrischen Film 19 bildet. Das heißt, eine konvexe Zone 18a' aus Pt der unteren Elektrodenschicht 18' und eine konvexe Zone 20a aus Pt der oberen Elektrodenschicht 20 erstrecken sich auf den Oberflächen des dielektrischen Filmes 19 und des Zwischenpegelisolators 17. Ein Kurzschluß tritt zwischen der unteren Elekro­ denschicht 18' und der oberen Elektrodenschicht 20 und zwischen den unteren Elektrodenschichten 18' auf, die daneben gebildet sind, abhängig von einem Erstreckungszustand der konvexen Zonen 18a' und 20a.
In dem Ausführungsbeispiel werden sodann die konvexe Zone 18a' und 20a durch RIE unter einem Zustand eines Ätzdruckes (Gasdruck) von 5 mTorr und einer ein Plasma erzeugenden Leistung von 90 W entfernt, wobei eine Mischung aus Ar-(Argon-)Gas und Cl2-(Chlor-)Gas zu der gesamten Oberfläche des Substrates 11 mit einer Größe des Fließverhältnisses von Ar : Cl2 = 3 : 7 unter Verwendung einer RIE-Vorrichtung gespeist wird. Hier kann die Oberfläche des flachen Bereiches, der von dem Bereich abweicht, in welchem die konvexen Zonen 18a' und 20a geliefert sind, geschützt werden, indem ein (nicht gezeigter) Resistfilm usw. gebildet wird. Die Ätzrate von Pt beträgt etwa 13,8 nm/min, und die Ätzrate von SBT beträgt etwa 5,7 nm/min unter dem angegebenen Zustand. Demgemäß können die konvexen Zonen 18a' und 20a wirksam entfernt werden. Als ein Ergebnis wird der dielektrische Kondensator, bei dem jeder der beiden Ränder der unteren Elektrodenschicht 18' und des dielektrischen Filmes eine abgeflachte Oberfläche längs der Oberfläche der oberen Elektrodenschicht bildet, wie dies in Fig. 5A gezeigt ist, jeweils in den Gräben 17a und 17b des Zwischenpegelisolators 17 hergestellt.
Weiterhin beträgt in einem Fall, in welchem Ir anstelle von Pt verwendet wird, um die untere Elektrodenschicht 18' und die obere Elektrodenschicht 20 zu bilden, die Ätzrate von Ir etwa 4,9 nm/min, und die Ätzrate von SBT beträgt etwa 5,7 nm/min, wie dies oben erwähnt wurde, wenn RIE unter den zuvor angegebenen Bedingungen angewandt wird. Demgemäß können in einem derar­ tigen Fall die konvexen Zonen 18a' und 20a entfernt werden. Weiterhin können die konvexen Zonen 18a' und 20a in einem Fall entfernt werden, in welchem die untere Elektrodenschicht 18' mit Ti und Pt und die obere Elektrodenschicht 20 mit Ir gebildet werden.
Bei dem insoweit beschriebenen Ausführungsbeispiel ist die Oberfläche vollstän­ dig abgeflacht, indem die konvexen Zonen 18a' und 20a durch RIE in einem Fall entfernt werden, in welchem die Oberfläche nicht flach ist, indem sie die konve­ xen Zonen 18a' und 20a aufweist, nachdem die Oberfläche einmal abgeflacht wurde, indem die nicht benötigten Zonen der unteren Elektrodenschicht 18', des dielektrischen Filmes 19 und der oberen Elektrodenschicht 20 durch das CMP- Verfahren entfernt wurden. Als ein Ergebnis tritt kein Kurzschluß zwischen der unteren Elektrodenschicht 18' und der oberen Elektrodenschicht 20 oder zwischen den unteren Elektrodenschichten 18' auf, die nebeneinander ausge­ bildet sind.
Ein siebentes Auführungsbeispiel betrifft ein Herstellungsverfahren eines dielektrischen Kondensators, bei welchem eine Zone, die in einem Graben des dielektrischen Filmes 19 gebildet ist, der aus SBT hergestellt ist, das hart und zerbrechlich ist, selbst in einem Fall nicht zerstört wird, in welchem eine Spannung in dem Graben des Zwischenpegelisolators konzentriert ist, was auf von oben einwirkendem Druck beruht, wenn CMP durchgeführt wird, sowie ei­ nen dielektrischen Kondensator, der durch dieses Verfahren hergestellt ist.
Die Fig. 14A und 14B zeigen ein Hauptherstellungsverfahren eines dielektri­ schen Speichers 70 gemäß dem Ausführungsbeispiel. In dem Ausführungs­ beispiel werden, nachdem Gräben 17a und 17b mit einer Tiefe von beispielsweise 330 bis 350 nm usw. durch das gleiche Verfahren wie in dem ersten Ausführungsbeispiel, wie in Fig. 4B gezeigt, gebildet wurden, eine untere 100 nm dicke Elektrodenschicht 71 aus beispielsweise Pt, ein 100 nm dicker dielektri­ scher Film 72 aus ferroelektrischen Materialien, wie beispielsweise SBT, und eine etwa 80 bis 100 nm dicke obere Elektrodenschicht 73 aus beispielsweise Pt jeweils durch beispielsweise ein CVD-Verfahren in dieser Reihenfolge hergestellt, wie dies in Fig. 14A gezeigt ist. Hier ist die Höhe der Oberfläche des Zwischenpegelisolators 17 höher als die Höhe der Oberfläche der oberen Elektro­ denschicht 73 in beispielsweise einem Bereich von 50 nm oder weniger, da die Dicke der oberen Elektrodenschicht 73 etwa 80 bis 100 nm beträgt. Ein mittlerer Durchmesser der Teilchen des Poliermittels, wie beispielsweise Al2O3 (Alumi­ niumoxid), das für CMP verwendet wird, beträgt beispielsweise etwa 50 nm oder weniger, und in dem Ausführungsbeispiel wird bevorzugt, die oben erwähnte Höhendifferenz kleiner als den mittleren Teilchendurchmesser zu haben.
Sodann werden, wie in Fig. 14B gezeigt ist, die untere Elektrodenschicht 71, die dielektrische Filmschicht 72 und die obere Elektrodenschicht 73 mit Ausnahme der Zone der Gräben 17a und 17b selektiv mit dem Zwischenpegelisolator 17 als einer Endpunkt-Erfassungsschicht entfernt, und gleichzeitig wird die Oberfläche flach gemacht. Wenn die die Elektrode bildenden Materialien, wie beispielsweise Pt, eine Dehnbarkeit haben, wie bereits erwähnt wurde, ist bei dem dielektri­ schen Kondensator 70B die Oberfläche der oberen Elektrodenschicht 73 gering­ fügig gegenüber jedem der beiden Ränder der unteren Elektrodenschicht 71 und des dielektrischen Filmes 72 eingedrückt, oder der dielektrische Kondensator 70B mit einer abgeflachten Oberfläche, die aus jedem Rand der unteren Elektro­ denschicht 71 und des dielektrischen Films 72 zusammen mit der Oberfläche der oberen Elektrodenschicht 73 besteht, ist jeweils in den Gräben 17a und 17b des Zwischenpegelisolators 17 gebildet.
In dem oben beschriebenen Ausführungsbeispiel ist der dielektrische Kondensa­ tor 70B, der einen konkav größeren oder etwa den mittleren Durchmesser der Teilchen der Poliermaterialien hat, wie beispielsweise Al2O3, das für CMP verwendet wird, wenn dieses durchgeführt wird, in den Gräben 17a und 17b vor­ gesehen, so daß eine Zerstörung des dielektrischen Filmes 72 durch Spannungs­ konzentration, wie oben erwähnt wurde, wirksam verhindert werden kann.
Die vorliegende Erfindung wurde anhand der Ausführungsbeispiele insoweit beschrieben; sie ist jedoch nicht auf die vorangehenden Ausführungsbeispiele begrenzt, und einige andere Alternativen können ebenfalls herangezogen werden. Beispielsweise werden in den vorangehenden Ausführungsbeispielen die untere Elektrodenschicht, der dielektrische Film und die obere Elektrodenschicht usw. des dielektrischen Kondensators durch ein CVD-Verfahren gebildet; jedoch können MOCVD (metallorganische chemische Dampfabscheidung), ein Sputter­ verfahren usw. ebenfalls verwendet werden.
Weiterhin wurde in dem vorangehenden Ausführungsbeispiel ein Verfahren beschrieben, bei dem die untere Elektrodenschicht, die dielektrische Schicht und die obere Elektrodenschicht, die den dielektrischen Kondensator bilden, kollektiv durch ein CMP-Verfahren verarbeitet werden; jedoch kann für den gleichen Zweck auch ein anderes Verfahren, wie beispielsweise ein mechanisches Polieren, eingesetzt werden.
Außerdem werden bei dem obigen sechsten Ausführungsbeispiel die konvexen Zonen 18' und 20a durch RIE entfernt; jedoch kann ein Sputterätzen ebenfalls eingesetzt werden.
Weiterhin sind in jedem der vorangehenden Ausführungsbeispiele Verfahren und Kondensatoren beschrieben, bei welchen Formmaterialien, wie beispiels­ weise Pt und Ir für die untere Elektrodenschicht und für die obere Elektroden­ schicht verwendet werden; jedoch können Edelmetallelemente, wie beispiels­ weise Pt, Ir, Ru, Rh oder Pd und ein Edelmetall, das Übergangsmetalle und Sauerstoff enthält, welche Übergangsmetallelemente, wie beispielsweise Hf (Hafnium), Zr (Zirkonium) oder Ti und Sauerstoff umfassen, für die Formmetalle eingesetzt werden. Weiterhin braucht jede Elektrodenschicht nicht nur eine Einzelschichtstruktur zu haben, sondern kann eine Mehrschichtstruktur auf­ weisen, die aus diesen Materialien hergestellt ist.
Weiterhin ist in dem obigen siebenten Ausführungsbeispiel ein Verfahren zum Herstellen eines dielektrischen Kondensators mit einer Gestalt nach dem ersten Ausführungsbeispiel beschrieben; jedoch kann es angewandt werden, wenn die­ lektrische Kondensatoren nach den zweiten bis fünften Ausführungsbeispielen hergestellt werden.
Bei dem dielektrischen Kondensator oder dem dielektrischen Speicher nach der vorliegenden Erfindung, wie diese oben beschrieben ist, wird ein Effekt einer gesteigerten Sammelkapazität erhalten, indem die erste Elektrodenschicht und der dielektrische Film längs des Bodens und der Seite der Gräben gestapelt werden, da der dielektrische Kondensator und der dielektrische Speicher gemäß der Erfindung eine Struktur haben, bei welcher eine Stapelstruktur aus der ersten Elektrodenschicht, dem dielektrischen Film und der zweiten Elektroden­ schicht in dem Graben des Zwischenpegelisolators vergraben ist.
Mit dem erfindungsgemäßen dielektrischen Kondensator können die Über­ zugeigenschaften der ersten Elektrodenschicht, des dielektrischen Filmes und der zweiten Elektrodenschicht verbessert werden, was zu einer Abnahme in der Kennlinienschwankung führt, indem insbesondere eine Krümmungszone oder eine Zone mit spitz zulaufendem Winkel in dem Graben vorgesehen werden.
Weiterhin kann bei dem erfindungsgemäßen dielektrischen Kondensator ein Kurzschluß der nebeneinander gebildeten ersten Elektrodenschichten verhindert werden, indem eine eine wechselseitige Diffusion verhindernde Zone in einer benachbarten Zone des Grabens vorgesehen wird. Weiterhin kann bei dem erfin­ dungsgemäßen dielektrischen Kondensator ein Abblättern der ersten Elektro­ denschicht vermieden werden, da eine Pufferschicht zwischen dem Graben und der ersten Elektrodenschicht vorgesehen wird.
Bei dem erfindungsgemäßen dielektrischen Kondensator kann eine elektrisch angeschlossene Zone schmaler als die Mindestleitungsbreite gemacht werden, indem ein Seitenwandfilm in der elektrisch angeschlossenen Zone der Ver­ drahtungsschicht und der zweiten Elektrodenschicht des dielektrischen Kondensators gebildet wird. Demgemäß kann beim Anschließen der zweiten Elektrodenschicht und der Verdrahtungsschicht ein Kurzschluß der ersten Elektrodenschicht und der zweiten Elektrodenschicht verhindert werden.
Weiterhin wird bei dem erfindungsgemäßen Verfahren zum Herstellen eines dielektrischen Kondensators die Oberfläche des Grabens entsprechend der Oberfläche des Zwischenpegelisolators nach Stapeln der ersten Elektroden­ schicht, des dielektrischen Filmes und der zweiten Elektrodenschicht in dieser Reihenfolge im Graben des Zwischenpegelisolators abgeflacht, so daß ein Ätzen einfach selbst in einem Fall vorgenommen werden kann, in welchem ein stabiles Material, wie beispielsweise Platin, als Elektrodenmaterial verwendet wird.
Bei dem erfindungsgemäßen Verfahren zum Herstellen eines dielektrischen Kondensators kann ein Ätzen einfach angewandt werden, und der Herstellungs­ prozeß kann gleichzeitig vereinfacht werden, indem kollektiv die erste Elektro­ denschicht, der dielektrische Film und die zweite Elektrodenschicht durch che­ misch-maschinelles Polieren verarbeitet werden.
Außerdem werden bei dem erfindungsgemäßen Verfahren zum Herstellen eines dielektrischen Kondensators die Oberfläche des Grabens und die Oberfläche des Zwischenpegelisolators vollständig selbst in einem Fall abgeflacht, in welchem eine Unebenheit auf der Oberfläche auftritt, während ein chemisch-maschinelles Polieren einwirkt, indem die Oberflächen des Grabens und des Zwischenpegelisolators durch Einwirken einer Ätzbehandlung auf die Oberfläche nach Verarbeiten der ersten Elektrodenschicht, des dielektrischen Filmes und der zweiten Elektrodenschicht durch chemisch-maschinelles Polieren abgeflacht werden. Als ein Ergebnis wird die isolierende Eigenschaft des dielektrischen Kondensators verbessert, und der dielektrische Kondensator kann mit hoher Zuverlässigkeit hergestellt werden.
Schließlich werden bei dem erfindungsgemäßen Verfahren zum Herstellen eines dielektrischen Konensators die erste Elektrodenschicht, der dielektrische Film und die zweite Elektrodenschicht gestapelt, wobei die Höhe der Oberfläche des Zwischenpegelisolators höher ist als die Höhe der Oberfläche der zweiten Elektrodenschicht; sodann werden die erste Elektrodenschicht, der dielektrische Film und die zweite Elektrodenschicht verarbeitet. Als ein Ergebnis kann ein Zerstören der in dem Graben gebildeten Zonen wirksam selbst in einem Fall verhindert werden, in welchem die Spannung in dem Graben des Zwischenpegelisolators durch Druck konzentriert ist, der von der Oberseite einwirkt, wenn ein chemisch-maschinelles Polieren durchgeführt wird.

Claims (27)

1. Dielektrischer Kondensator mit einer Struktur, bei welcher eine erste Elektrodenschicht (18), ein dielektrischer Film (19) und eine zweite Elektroden­ schicht (20) in dieser Reihenfolge gestapelt sind, dadurch gekennzeichnet, daß der dielektrische Kondensator, bei dem ein Zwischenpegelisolator (17) mit einem Graben (17a, 17b) vorgesehen ist, und eine Stapelstruktur mit der ersten Elek­ trodenschicht (18), dem dielektrischen Film (19) und der zweiten Elektroden­ schicht (20) in dem Graben (17a, 17b) vergraben ist.
2. Dielektrischer Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß die erste Elektrodenschicht (18) und der dielektrische Film (19) jeweils eine Gestalt entsprechend der Konfiguration des Bodens und der Seite des Grabens (17a, 17b) des Zwischenpegelisolators (17) annehmen und beide Ränder der ersten Elektrodenschicht (18) und des Zwischenpegelisolators (17) die gleiche Oberfläche zusammen mit jeder Oberfläche der zweiten Elektrodenschicht (20) und des Zwischenpegelisolators (17) bilden.
3. Dielektrischer Kondensator nach Anspruch 2, dadurch gekennzeichnet, daß beide Ränder der ersten Elektrodenschicht (18) und des Zwischenpegeliso­ lators (17) jeweils eine flache Oberfläche zusammen mit jeder Oberfläche der zweiten Elektrodenschicht (20) und des Zwischenpegelisolators (17) bilden.
4. Dielektrischer Kondensator nach Anspruch 2, dadurch gekennzeichnet, daß der Graben (17a, 17b) die Form einer Krümmung im Boden und in der Seite annimmt, und beide Ränder der ersten Elektrodenschicht (18) und des dielektri­ schen Filmes (19) zusammen hiermit eine Form einer Krümmung entsprechend der Form der Gräben (17a, 17b) annehmen.
5. Dielektrischer Kondensator nach Anspruch 2, dadurch gekennzeichnet, daß eine Zone mit einem spitz zulaufenden Winkel in der Seite des Grabens (17a, 17b) vorgesehen ist und beide Ränder der ersten Elektrodenschicht (18) und des dielektrischen Filmes (19) jeweils eine Form mit einem spitz zulaufen­ den Winkel entsprechend der spitz zulaufenden Zone des Grabens (17a, 17b) annehmen.
6. Dielektrischer Kondensator nach Anspruch 2, dadurch gekennzeichnet, daß ein Querschnitt des Grabens (17a, 17b) eine Form eines Rechteckes oder eines Quadrates annimmt, und daß die erste Elektrodenschicht (18) und der dielektrische Film (19) jeweils eine konkave Form annehmen.
7. Dielektrischer Kondensator nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine eine wechselseitige Diffusion verhindernde Zone, die mit Nitrid behandelt ist, in der Nähe des Grabens (17a, 17b) vorgesehen ist.
8. Dielektrischer Kondensator nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß eine Pufferschicht zwischen dem Graben (17a, 17b) und der ersten Elektrodenschicht (18) vorgesehen ist.
9. Dielektrischer Kondensator nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der dielektrische Film (19) ferroelektrische Eigenschaften hat.
10. Dielektrischer Kondensator nach Anspruch 9, dadurch gekennzeichnet, daß der dielektrische Film mit den ferroelektrischen Eigenschaften mit SBT (Bi2SrTa2O9), SBTN (Bi2SrTa2-xNbxO9), PZT (Pb(Zr, Ti)O3) oder PLZT ((Pb, La) (Zr, Ti)O3) gebildet ist.
11. Dielektrischer Kondensator nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der dielektrische Film (19) die Eigenschaften einer hohen Dielektrizitätskonstanten hat.
12. Dielektrischer Kondensator nach Anspruch 11, dadurch gekennzeichnet, daß der dielektrische Film mit den Eigenschaften einer hohen Dielektrizitäts­ konstanten mit Ta2O5, BST ((Ba, Sr) TiO3) oder STO (SrTiO3) gebildet ist.
13. Dielektrischer Kondensator umfassend:
einen ersten Zwischenpegelisolator (17) mit einem Graben (17a, 17b) und einer Stapelstruktur, bei der eine erste Elektrodenschicht (18), ein dielektri­ scher Film (19) und eine zweite Elektrodenschicht (20) in dieser Reihenfolge gestapelt sind und die in dem Graben (17a, 17b) vergraben ist,
einen zweiten Zwischenpegelisolator (16) mit einem Kontaktloch (16a, 16b), das der zweiten Elektrodenschicht (20) gegenüberliegt, die in dem ersten Zwischenpegelisolator (17) ausgebildet ist, und mit einer Seitenwand, die aus isolierenden Materialien hergestellt ist, die auf einer Wand des Kontaktloches gebildet sind und
eine Verdrahtungsschicht, die auf dem zweiten Zwischenpegelisolator (16) elektrisch verbunden mit der zweiten Elektrodenschicht durch eine Zone zwischen Seitenwandfilmen ausgebildet ist.
14. Verfahren zum Herstellen eines dielektrischen Kondensators, umfassend die folgenden Schritte:
Erzeugen eines Zwischenpegelisolators (17) mit einer Oberfläche, die abgeflacht ist, auf einem Substrat, in welchem eine Schaltvorrichtung ausgebil­ det ist, und Erzeugen des Grabens (17a, 17b) in dem Zwischenpegelisolator (17) gegenüber zu der Schaltvorrichtung, und
Abflachen der Oberfläche des Grabens (17a, 17b) entsprechend der Ober­ fläche des Zwischenpegelisolators (17) nach Stapeln einer ersten Elektroden­ schicht (18), eines dielektrischen Filmes (19) und einer zweiten Elektroden­ schicht (20) in dem Graben (17a, 17b) des Zwischenpegelisolators (17) in dieser Reihenfolge.
15. Verfahren zum Herstellen eines dielektrischen Kondensators nach Anspruch 14, dadurch gekennzeichnet, daß nach dem Erzeugen des Grabens (17a, 17b) in dem Zwischenpegelisolator (17) die erste Elektrodenschicht (18), der dielektrische Film (19) und die zweite Elektrodenschicht (20) in dieser Reihenfolge auf dem Zwischenpegelisolator (17) einschließlich des Grabens (17a, 17b) gestapelt werden, daß die erste Elektrodenschicht (18), der dielektrische Film (19) und die zweite Elektrodenschicht (20) durch ein chemisches und me­ chanisches Polierverfahren mit dem Zwischenpegelisolator als einer Endpunkt- Erfassungsschicht verarbeitet werden, und daß eine Oberfläche des Grabens ge­ mäß der Oberfläche des Zwischenpegelisolators (17) abgeflacht wird.
16. Verfahren zum Herstellen eines dielektrischen Kondensators nach Anspruch 15, dadurch gekennzeichnet, daß die erste Elektrodenschicht (18), der dielektrische Film (19) und die zweite Elektrodenschicht (20) durch chemisch-maschinelles Polieren verarbeitet werden und daß sodann die polier­ ten Oberflächen weiter durch Anwenden einer Ätzbehandlung auf die Oberflächen des Grabens und des Zwischenpegelisolators (17) abgeflacht werden.
17. Verfahren zum Herstellen eines dielektrischen Kondensators nach Anspruch 15, dadurch gekennzeichnet, daß die erste Elektrodenschicht (17), der dielektrische Film (19) und die zweite Elektrodenschicht (20) in dieser Reihenfolge gestapelt werden, wobei die Höhe der Oberfläche des Zwischenpegelisolators (17) höher ist als die Höhe der Oberfläche der zweiten Elektrodenschicht (20), und daß sodann die erste Elektrodenschicht (18), der dielektrische Film (19) und die zweite Elektrodenschicht (20) verarbeitet werden.
18. Verfahren zum Herstellen eines dielektrischen Kondensators nach Anspruch 17, dadurch gekennzeichnet, daß die erste Elektrodenschicht (18), der dielektrische Film (19) und die zweite Elektrodenschicht (20) in dieser Reihenfolge gestapelt werden, wobei die Höhe der Oberfläche des Zwischenpegelisolators (17) in einem Bereich von weniger als 50 nm höher ist als die Höhe der Oberfläche der zweiten Elektrodenschicht (20).
19. Verfahren zum Herstellen eines dielektrischen Kondensators nach Anspruch 15, dadurch gekennzeichnet, daß die erste Elektrodenschicht (18), der dielektrische Film (19) und die zweite Elektrodenschicht (20) jeweils durch chemische Dampfabscheidung gebildet werden.
20. Verfahren zum Herstellen eines dielektrischen Kondensators nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, daß der Zwischenpegelisolator (17) selektiv durch isotropes Ätzen bearbeitet wird, um die Gräben (17a, 17b) mit einer Krümmungsform im Boden und auf der Seite zu bilden.
21. Verfahren zum Herstellen eines dielektrischen Kondensators nach Anspruch 20. dadurch gekennzeichnet, daß das Ätzen, das zum Bilden des Grabens dient, angewandt wird, bis der Abstand zwischen dem Graben und einem Graben des daneben gebildeten Kondensators die Mindestleitungsbreite annimmt oder weniger.
22. Verfahren zum Herstellen eines dielektrischen Kondensators nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, daß der Zwischenpegeliso­ lator (17) selektiv durch anisotropes Ätzen bearbeitet wird, um den Graben (17a, 17b) mit einem Querschnitt zu bilden, der die Form eines Rechteckes oder Quadrates annimmt.
23. Verfahren zum Herstellen eines dielektrischen Kondensators nach Anspruch 22, dadurch gekennzeichnet, daß die Ränder des Grabens (17a, 17b) durch Einwirken von Wärme auf den Zwischenpegelisolator (17) geglättet werden, nachdem der die Gestalt eines Rechteckes oder Quadrates annehmende Graben (17a, 17b) in dem Zwischenpegelisolator (17) gebildet ist.
24. Dielektrischer Speicher, umfassend:
eine Schaltvorrichtung, die in einem Substrat (16) gebildet ist,
einen Zwischenpegelisolator (17) mit einem Graben (17a, 17b), der auf der Schaltvorrichtung vorgesehen ist, und
einen dielektrischen Kondensator mit einer Struktur, bei welcher eine erste Elektrodenschicht (18), ein dielektrischer Film (19) und eine zweite Elektrodenschicht (20) in dieser Reihenfolge gestapelt, elektrisch mit der Schalt- Vorrichtung verbunden und in dem Graben (17a, 17b) des Zwischenpegeliso­ lators (17) vergraben sind.
25. Dielektrischer Speicher, umfassend:
eine in einem Substrat (16) ausgebildete Schaltvorrichtung,
einen ersten Zwischenpegelisolator (17) mit einem Graben (17a, 17b), der auf der Schaltvorrichtung vorgesehen ist,
einen dielektrischen Kondensator mit einer Struktur, bei welcher eine erste Elektrodenschicht (18), ein dielektrischer Film (19) und eine zweite Elektrodenschicht (20) in dieser Reihenfolge gestapelt, elektrisch mit der Schalt- Vorrichtung verbunden und in dem Graben (17a, 17b) des ersten Zwischenpegelisolators (17) vergraben sind,
einen zweiten Zwischenpegelisolator (16) mit einem der zweiten Elektro­ denschicht (20) gegenüberliegenden Kontaktloch, der auf dem ersten Zwischenpegelisolator (17) ausgebildet ist, und mit einem Seitenwandfilm aus isolierenden Materialien, der auf einer Wand des Kontaktloches gebildet ist, und
eine Verdrahtungsschicht, die auf dem zweiten Zwischenpegelisolator ausgebildet und elektrisch mit der zweiten Elektrodenschicht (20) durch eine Zone zwischen Seitenwandfilmen verbunden ist.
26. Dielektrischer Speicher nach Anspruch 25, dadurch gekennzeichnet, daß die Dicke der ersten Elektrodenschicht (18) in einem Bereich von 30 bis 150 nm liegt.
27. Dielektrischer Speicher nach Anspruch 25 oder 26, dadurch gekenn­ zeichnet, daß die Dicke des dielektrischen Filmes (19) in einem Bereich von 50 bis 120 nm liegt.
DE19904781A 1998-02-06 1999-02-05 Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem Withdrawn DE19904781A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2609298 1998-02-06

Publications (1)

Publication Number Publication Date
DE19904781A1 true DE19904781A1 (de) 1999-08-12

Family

ID=12183970

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904781A Withdrawn DE19904781A1 (de) 1998-02-06 1999-02-05 Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem

Country Status (4)

Country Link
US (2) US6215646B1 (de)
KR (1) KR19990072456A (de)
DE (1) DE19904781A1 (de)
TW (1) TW410402B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001013428A1 (en) * 1999-08-16 2001-02-22 Infineon Technologies North America Corp. Method for fabrication of enlarged stacked dram capacitors
FR2800199A1 (fr) * 1999-10-21 2001-04-27 St Microelectronics Sa Fabrication de memoire dram
DE19959711A1 (de) * 1999-12-10 2001-06-21 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht
DE10042235A1 (de) * 2000-08-28 2002-04-18 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitenden Verbindung

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6600185B1 (en) * 1999-03-10 2003-07-29 Oki Electric Industry Co., Ltd. Ferroelectric capacitor with dielectric lining, semiconductor memory device employing same, and fabrication methods thereof
US6277687B1 (en) * 1999-06-01 2001-08-21 Micron Technology, Inc. Method of forming a pair of capacitors having a common capacitor electrode, method of forming DRAM circuitry, integrated circuitry and DRAM circuitry
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
KR100747369B1 (ko) * 1999-09-30 2007-08-07 로무 가부시키가이샤 불휘발성 메모리
KR20010059548A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 제조방법
JP2001308287A (ja) * 2000-04-26 2001-11-02 Sharp Corp 半導体装置、及びその製造方法
KR100403611B1 (ko) * 2000-06-07 2003-11-01 삼성전자주식회사 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US20050191765A1 (en) * 2000-08-04 2005-09-01 Cem Basceri Thin film capacitor with substantially homogenous stoichiometry
JP4963750B2 (ja) * 2000-08-10 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US6787833B1 (en) * 2000-08-31 2004-09-07 Micron Technology, Inc. Integrated circuit having a barrier structure
JP3627640B2 (ja) * 2000-09-22 2005-03-09 松下電器産業株式会社 半導体メモリ素子
US6653193B2 (en) * 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
FR2824423B1 (fr) 2001-05-02 2003-09-05 St Microelectronics Sa Procede de fabrication d'un composant tel qu'une capacite dans un circuit integre et composant de circuit integre
KR100414873B1 (ko) * 2001-05-11 2004-01-13 주식회사 하이닉스반도체 강유전체 메모리소자의 제조 방법
US6844583B2 (en) * 2001-06-26 2005-01-18 Samsung Electronics Co., Ltd. Ferroelectric memory devices having expanded plate lines
DE10131237B8 (de) * 2001-06-28 2006-08-10 Infineon Technologies Ag Feldeffekttransistor und Verfahren zu seiner Herstellung
JP3553535B2 (ja) * 2001-09-28 2004-08-11 ユーディナデバイス株式会社 容量素子及びその製造方法
US6661053B2 (en) * 2001-12-18 2003-12-09 Infineon Technologies Ag Memory cell with trench transistor
KR100448237B1 (ko) * 2001-12-29 2004-09-13 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
JP3894554B2 (ja) * 2002-08-07 2007-03-22 松下電器産業株式会社 容量素子及びその製造方法
US6639784B1 (en) * 2002-10-30 2003-10-28 National Semiconductor Corporation Wedge-shaped high density capacitor and method of making the capacitor
US6984860B2 (en) 2002-11-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device with high frequency parallel plate trench capacitor structure
KR100562499B1 (ko) * 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
KR100487558B1 (ko) * 2003-03-03 2005-05-03 삼성전자주식회사 반실린더형 캐패시터를 갖는 강유전체 메모리 소자 및 그제조방법
KR100590536B1 (ko) * 2004-01-26 2006-06-15 삼성전자주식회사 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법
WO2005104198A1 (ja) * 2004-04-22 2005-11-03 Fujitsu Limited 半導体基板およびその製造方法
US7534693B2 (en) * 2006-01-04 2009-05-19 Freescale Semiconductor, Inc. Thin-film capacitor with a field modification layer and methods for forming the same
JP2007188961A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 半導体記憶装置及びその製造方法
US7365412B2 (en) * 2006-04-12 2008-04-29 International Business Machines Corporation Vertical parallel plate capacitor using spacer shaped electrodes and method for fabrication thereof
US8089113B2 (en) * 2006-12-05 2012-01-03 Spansion Llc Damascene metal-insulator-metal (MIM) device
KR100779263B1 (ko) * 2007-02-06 2007-11-27 오영주 무극성 금속 전해 커패시터 및 그의 제조방법
KR100954909B1 (ko) * 2007-12-26 2010-04-27 주식회사 동부하이텍 Mim 커패시터 및 mim 커패시터 제조 방법
WO2010032456A1 (ja) 2008-09-16 2010-03-25 ローム株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR101095724B1 (ko) * 2010-02-05 2011-12-21 주식회사 하이닉스반도체 저장 캐패시터를 포함하는 반도체 장치 및 그의 형성 방법
US20120258502A1 (en) * 2011-04-08 2012-10-11 Vinod Pandiripally Method of producing recombinant plasmid dna using substantially solid growth medium
US10282108B2 (en) 2016-08-31 2019-05-07 Micron Technology, Inc. Hybrid memory device using different types of capacitors
US10079277B2 (en) * 2016-11-28 2018-09-18 United Microelectronics Corp. Method of fabricating metal-insulator-metal capacitor
US11183503B2 (en) * 2019-07-31 2021-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having top and bottom electrodes defining recesses
TWI720886B (zh) 2020-05-08 2021-03-01 力晶積成電子製造股份有限公司 多層電容元件以及多層電容元件的設計方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2932540B2 (ja) * 1989-11-28 1999-08-09 ソニー株式会社 半導体メモリ装置
US5275974A (en) * 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5691219A (en) * 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
JPH08139293A (ja) * 1994-09-17 1996-05-31 Toshiba Corp 半導体基板
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
JPH1079478A (ja) * 1996-09-04 1998-03-24 Hitachi Ltd ダイナミックram装置及びその製造方法
JPH10173148A (ja) * 1996-12-13 1998-06-26 Hitachi Ltd 半導体記憶装置
US6218297B1 (en) * 1998-09-03 2001-04-17 Micron Technology, Inc. Patterning conductive metal layers and methods using same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001013428A1 (en) * 1999-08-16 2001-02-22 Infineon Technologies North America Corp. Method for fabrication of enlarged stacked dram capacitors
US6294436B1 (en) 1999-08-16 2001-09-25 Infineon Technologies Ag Method for fabrication of enlarged stacked capacitors using isotropic etching
FR2800199A1 (fr) * 1999-10-21 2001-04-27 St Microelectronics Sa Fabrication de memoire dram
DE19959711A1 (de) * 1999-12-10 2001-06-21 Infineon Technologies Ag Verfahren zur Herstellung einer strukturierten Metallschicht
US7078309B2 (en) 1999-12-10 2006-07-18 Infineon Technologies Ag Methods for producing a structured metal layer
DE10042235A1 (de) * 2000-08-28 2002-04-18 Infineon Technologies Ag Verfahren zur Herstellung einer elektrisch leitenden Verbindung
US6708405B2 (en) 2000-08-28 2004-03-23 Infineon Technologies Ag Method for producing an electrically conducting connection

Also Published As

Publication number Publication date
KR19990072456A (ko) 1999-09-27
TW410402B (en) 2000-11-01
US6215646B1 (en) 2001-04-10
US6410397B1 (en) 2002-06-25

Similar Documents

Publication Publication Date Title
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
EP0931355B1 (de) Halbleiteranordnung mit geschützter barriere für eine stapelzelle
DE19603288B4 (de) Halbleitervorrichtung
DE10000005C1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
DE19518044C2 (de) Verfahren zur Herstellung und Anordnung von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante
DE10227346B4 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE10228118A1 (de) Ferroelektrische Speichervorrichtungen mit erweiterten Plattenleitungen und Herstellungsverfahren dafür
DE10100695A1 (de) Halbleitervorrichtung
EP1005090B1 (de) Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE10120302B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauteils
EP0931341B1 (de) Verfahren zur herstellung barrierenfreier halbleiterspeicheranordnungen
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE10053171C2 (de) Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
DE10262115B4 (de) Integrierte Schaltungsvorrichtung mit einer Vielzahl an gestapelten Kondensatoren, Metall-Isolator-Metall-Kondensator sowie Herstellungsverfahren dafür
DE10022655C2 (de) Verfahren zur Herstellung von Kondensatorstrukturen
DE19620833C2 (de) Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
DE19926106C1 (de) Halbleiterspeicherbauelement mit Speicherzellen, Logikbereichen und Füllstrukturen
EP1202332B1 (de) Kontaktierungsstruktur für einen ferroelektrischen Speicherkondensator und Verfahren zu ihrer Herstellung
DE10248704A1 (de) Platin-Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs und Verfahren zur Herstellung einer solchen Struktur

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee