DE19916073A1 - Dünnfilmtransistor und Verfahren zu seiner Herstellung - Google Patents

Dünnfilmtransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE19916073A1
DE19916073A1 DE19916073A DE19916073A DE19916073A1 DE 19916073 A1 DE19916073 A1 DE 19916073A1 DE 19916073 A DE19916073 A DE 19916073A DE 19916073 A DE19916073 A DE 19916073A DE 19916073 A1 DE19916073 A1 DE 19916073A1
Authority
DE
Germany
Prior art keywords
conductive material
layer
film transistor
thin film
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19916073A
Other languages
English (en)
Other versions
DE19916073B4 (de
Inventor
Sung Gu Kang
Young Jun Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19916073A1 publication Critical patent/DE19916073A1/de
Application granted granted Critical
Publication of DE19916073B4 publication Critical patent/DE19916073B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Abstract

Ein erfindungsgemäßer Dünnfilmtransistor enthält ein Substrat (61), eine Gateelektrode (64) auf dem Substrat (61), eine Gateisolationsschicht (65) auf dem Substrat einschließlich der Gateelektrode, eine erste Halbleiterschicht (66) auf der Gateisolationsschicht (65), eine zweite Halbleiterschicht (67) auf der ersten Halbleiterschicht (66) und Source- und Drainelektroden (71a, 71b), getrennt ausgebildet auf der zweiten Halbleiterschicht (67) zur Freilegung einer Oberfläche der zweiten Halbleiterschicht (67) oberhalb der Gateelektrode (64), wobei die Source- und Drainelektroden (71a, 71b) benachbart zur freigelegten Oberfläche der zweiten Halbleiterschicht (67) an ihren Kanten nichtlinear geneigt sind.

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung und insbe­ sondere auf einen Dünnfilmtransistor sowie auf ein Verfahren zu seiner Herstel­ lung.
Dünnfilmtransistoren können als Schalteinrichtungen zum Schalten von Bildda­ tensignalen in jeweiligen Pixelbereichen dienen oder verwendet werden anstelle von CMOS-Lasttransistoren oder Lastwiderständen in einem statischen Speicher mit wahlfreiem Zugriff (SRAM) mit mehr als 1 M Bit. Eine herkömmliche Flüssig­ kristallanzeige (LCD) enthält ein oberes Glas, ein unteres Glas und einen zwi­ schen oberem und unterem Glas liegenden Flüssigkristall. Das obere Glas trägt eine schwarze Matrixschicht, eine gemeinsame Elektrode sowie Farbfilterschich­ ten für Rot, Grün und Blau. Das untere Glas trägt dagegen Datenleitungen und Gateleitungen, die sich kreuzen, sowie Pixel- bzw. Bildbereiche, die in Matrixform angeordnet sind.
Eine Pixelelektrode befindet sich in jedem Pixel- bzw. Bildbereich, und ein amor­ pher Dünnfilmtransistor arbeitet ähnlich einem analogen Schalter und dient da­ zu, die in seinem Kondensator gespeicherte Ladung zu steuern.
Die Fig. 1 zeigt den Aufbau einer herkömmlichen Flüssigkristallanzeige.
Bei der Flüssigkristallanzeige nach Fig. 1 weist das untere Glas eine Mehrzahl von Abtast- bzw. Scanleitungen 11 auf, die sich in einer Richtung erstrecken, wobei von jeder der Abtastleitungen 11 eine Gateelektrode 11a ausgeht. Ferner sind auf dem unteren Glas Datenleitungen 12 vorhanden, die die Abtastleitungen 11 kreu­ zen, sowie jeweils ein Dünnfilmtransistor mit einer Sourceelektrode 12a und ei­ ner Drainelektrode 12b, die sich von der jeweiligen Datenleitung 12 weg er­ strecken. Die Sourcelektrode 12a ist dabei mit der Datenleitung 12 unmittelbar verbunden.
Nicht dargestellte schwarze Matrixschichten befinden sich jeweils auf dem oberen Glas in Form einer Gaze. Dadurch wird Licht aus denjenigen Bereichen ausge­ schlossen, wo sich keine Pixelelektroden (nicht dargestellt) auf dem unteren Glas befinden. Nicht dargestellte Farbfilterschichten für Rot, Grün und Blau liegen zwischen den schwarzen Matrixschichten. Eine ebenfalls nicht dargestellte ge­ meinsame Elektrode befindet sich oberhalb der Farbfilterschichten und der schwarzen Matrixschichten.
Der herkömmliche Dünnfilmtransistor enthält eine Gateelektrode 11a auf einem isolierenden Substrat 21, eine Gateisolationsschicht 22 auf der Gateelektrode 11a sowie eine amorphe Siliciumschicht 23 auf der Gateisolationsschicht 22, die auch die Gateelektrode 11a vollständig überdeckt, wie in Fig. 2 gezeigt. Eine n+ Siliciumschicht dient als ohmsche Schicht 24 und läßt einen Teil der amorphen Siliciumschicht 23 auf der Gateelektrode 11a frei. Die Sourceelektrode 12a und die Drainelektrode 12b liegen auf der ohmschen Schicht 24. Das Material für die Sourceelektrode 12a und Drainelektrode 12b ist Molybdän.
Nachfolgend wird der Prozeß zur Herstellung des herkömmlichen Dünnfilmtran­ sistors näher erläutert.
Die Fig. 3A bis 3D zeigen die jeweiligen Verfahrensschritte bei der Herstellung des herkömmlichen Dünnfilmtransistors.
Gemäß Fig. 3A wird zunächst eine Gateelektrode 11a in einem vorbestimmten Be­ reich auf einem isolierenden Substrat 21 gebildet. Sodann wird eine Isolations­ schicht, z. B. aus Siliciumnitrid (SiN), auf dem Substrat 21 sowie auf der Gate­ elektrode 11a hergestellt, um auf diese Weise eine Gateisolationsschicht 22 zu er­ halten. Das zur Bildung der Gateisolationsschicht 22 verwendete Isolationsmate­ rial dient als Kondensatordielektrikum in einem Speicherkondensatorbereich.
Wie die Fig. 3B erkennen läßt, werden dann der Reihe nach aufeinander liegend zunächst eine amorphe Siliciumschicht 32 und anschließend eine n+ Silicium­ schicht 33 auf der Gateisolationsschicht 22 gebildet. In Fig. 3C ist zu erkennen, daß die n+ Siliciumschicht 33 und die amorphe Siliciumschicht 22 anschließend selektiv entfernt werden, derart, daß sie nur noch oberhalb der Gateelektrode 11a und im Randbereich zu dieser verbleiben. Sodann wird Molybdän (Mo) auf die ge­ samte Oberfläche des Substrats 21 aufgebracht, also auch auf die n+ Silicium­ schicht 33, wobei das Molybdän zur Bildung von Source- und Drainelektroden dient. Das Material zur Bildung von Source- und Drainelektroden und die n+ Sili­ ciumschicht 33 werden anschließend seriell geätzt, um die amorphe Silicium­ schicht 32 freizulegen, und zwar dort, wo ein Kanalbereich entstehen soll. Auf die­ se Weise werden die Sourceelektrode 12a und die Drainelektrode 12b erhalten. Nicht dargestelltes Molybdän, also das Material zur Bildung der Source- und Drainelektroden, wird in einem anschließenden Herstellungsprozeß auf der Gate­ isolationsschicht 22 strukturiert, und zwar im Speicherkondensatorbereich des Pixel- bzw. Bildpunktbereichs, um auf diese Weise eine Pixelelektrode zu kontak­ tieren.
Gemäß Fig. 3D wird dann eine Passivierungsschicht 34 auf der gesamten Oberflä­ che des Substrats 21 einschließlich Source- und Drainelektroden 12a und 12b ge­ bildet, wonach die Herstellung des Dünnfilmtransistors beendet ist.
Bei der Herstellung dieses Dünnfilmtransistors wird Fluor(F)gas als Ätzgas ver­ wendet, und zwar im Ätzprozeß zur Bildung der Source- und Drainelektroden. Al­ lerdings kann dabei ein Ätzselektionsverhältnis von n+ Siliciumschicht 33 und amorpher Siliciumschicht 32 nicht eingehalten werden.
Statt dessen wird Cl-Gas anstelle von Fluorgas verwendet, um dieses Problem zu überwinden. Bei der Verwendung von Chlor(Cl)gas gibt es jedoch kein Ätzselek­ tionsverhältnis mit der Gateisolationsschicht 22 des Speicherkondensatorbe­ reichs, was zu einem exzessiven Ätzen der Gateisolationsschicht 22 führt. Es be­ steht daher die Gefahr, daß die Gateisolationsschicht 22 geöffnet werden kann.
Es wurde daher ein konventioneller Dünnfilmtransistor nach einem Verfahren hergestellt, das nachfolgend näher beschrieben wird.
Die Fig. 4A bis 4J zeigen Herstellungsschritte zur Bildung des konventionellen Dünnfilmtransistors.
Gemäß Fig. 4A wird zunächst ein Gatematerial 44 aus Chrom 42 und Molybdän 43 in einem vorbestimmten Bereich auf einem Substrat 41 gebildet. Das Gatemateri­ al 44 besteht aus entweder zwei Schichten 42 und 43 oder aus nur einer Schicht. Im vorliegenden Fall liegt die Molybdänschicht 43 auf der Chromschicht 42.
Danach wird entsprechend Fig. 4B das Gatematerial 44 strukturiert, und zwar durch einen herkömmlichen Musterungsprozeß, um eine Gateelektrode 44a zu erhalten. Die Seiten der Gateelektrode 44a sind geneigt, und zwar durch Anwen­ dung eines reaktiven Ionenätzverfahrens (RIE-Verfahren), das zur Strukturie­ rung der aus zwei Schichten bestehenden Gateelektrode 44a, gebildet aus Molyb­ dän 43 und Chrom 42, ausgeführt wird.
Entsprechend Fig. 4C wird nach Strukturierung der Gateelektrode 44a eine Gate­ isolationsschicht 45 auf die gesamte Oberfläche des Substrats 41 einschließlich der Gateelektrode 44a aufgebracht. Die Gateelektrode 44a ist, wie bereits er­ wähnt, an ihren Seiten abgeschrägt, um die Abdeckung durch die Gateisolations­ schicht 45 in den entsprechenden Bereichen zu verbessern. Eine Gateelektrode mit geneigten bzw. abgeschrägten Rändern sowie eine Technik zur Verbesserung der Abdeckung ist bereits in dem US-Patent Nr. 7,593.421 beschrieben.
Entsprechend Fig. 4D wird anschließend auf die Gateisolationsschicht 45 eine amorphe Siliciumschicht 46 innerhalb einer Vakuumkammer aufgebracht. Da­ nach wird auf die amorphe Siliciumschicht 46 eine n+ amorphe Siliciumschicht 47 aufgebracht.
In einem sich anschließenden Schritt werden gemäß Fig. 4E die n+ amorphe Silici­ umschicht 47 und die amorphe Siliciumschicht 46 selektiv entfernt, ausgenom­ men in einem Bereich, wo ein Dünnfilmtransistor auf dem Substrat 41 entstehen soll.
Wie in Fig. 4F gezeigt, wird im Anschluß daran ein erstes leitendes Material 48 mit einer Dicke von 0,01 µm bis 0,1 µm auf die Gateisolationsschicht 45 aufgebracht sowie auch auf die strukturierte n+ amorphe Siliciumschicht 47 und die amorphe Siliciumschicht 46. Das erste leitende Material 48 besteht aus Chrom (Cr), kann aber auch aus einem anderen Material bestehen, etwa aus Nichrom (Nickel und Chrom) und/oder aus Tantal. Dabe steht das erste leitende Material 48 in ohm­ schem Kontakt mit der amorphen n+ Siliciumschicht 47.
Sodann wird eine zweite leitende Schicht 49 mit einer Dicke von 0,1 µm bis 1 µm auf die erste leitende Schicht 48 aufgebracht, wobei die zweite leitende Schicht 49 vergleichsweise größer ist als die erste leitende Schicht 48. Sie ist also dicker als die erste leitende Schicht. Die zweite leitende Schicht 49 besteht aus Molybdän, kann aber auch aus einem anderen Material bestehen, etwa aus Aluminium oder Wolfram. Die Verwendung von Molybdän zur Bildung der zweiten leitenden Schicht 49 führt zu einem besseren Leitfähigkeitsvermögen als das von Source­ elektrode und Drainelektrode, die aus Chrom (Cr) bestehen. Beim zuletzt genann­ ten Material Cr handelt es sich um das erste leitende Material 48. Die Verwendung von Molybdän führt darüber hinaus zu einem guten ohmschen Kontakt mit den Source- und Drainelektroden sowie mit der amorphen n+ Siliciumschicht 47.
Wie in Fig. 4G gezeigt, wird anschließend ein Photoresist 50 auf das leitende Mate­ rial 49 aufgebracht. Danach wird der Photoresist 50 in demjenigen Bereich ent­ fernt, wo später der Kanalbereich des Dünnfilmtransistors entstehen soll. Der Photoresist 50 wird dabei so strukturiert, daß seine Kanten etwa um 45° gegen­ über der Substratoberfläche geneigt sind.
Entsprechend der Fig. 4H wird sodann das zweite leitende Material 49 unter Ver­ wendung des Photoresists 50 als Maske geätzt, unter der Bedingung, daß das er­ ste leitende Material 48 durch diesen Ätzvorgang nicht beeinflußt wird. Da der ho­ toresist 50 an seinen Kanten geneigt ist, wird auch das zweite leitende Material 49 so strukturiert, daß seine Kanten geneigt sind bzw. unter einem schrägen Winkel zur Substratoberfläche verlaufen. Unter den Bedingungen des oben beschriebe­ nen Ätzprozesses werden dann SF6-Gas mit 37,5 sccm, Cl2-Gas mit 6,5 sccm und O2-Gas mit 16 sccm verwendet, und zwar bei einem aufrechterhaltenen Druck von 6,5 mTorr. Dabei erfolgt der Ätzprozeß unter Verwendung eines Rf-Plasmas.
Sodann wird gemäß Fig. 4I nach Freilegen des ersten leitenden Materials 48, also nach Freilegen des Chroms, dieses selektiv geätzt, und zwar nach Änderung der zum Ätzen des zweiten leitenden Materials 49 erforderlichen Bedingungen, so daß eine Sourceelektrode 51 und eine Drainelektrode 51a erhalten werden, die jeweils aus dem ersten leitenden Material 48 und dem zweiten leitenden Material 49 be­ stehen.
Das erste leitende Material 48 wird weg- bzw. zurückgeätzt durch Einsatz von Chlorgas Cl2 mit 70 sccm und O2-Gas mit 30 sccm als Quellengas, und zwar bei einem Druck von 100 mTorr. Dabei weisen das erste leitende Material 48 und der Photoresist ein Ätzverhältnis von 1 : 1 auf. Das erste leitende Material 48, also Chrom, wird als Ätzstopper für das zweite leitende Material 49 verwendet, und die Ätzgeschwindigkeit des Molybdäns, also des zweiten leitenden Materials 49, ist höher als die des ersten leitenden Material 48, also höher als die des Chroms. Nach dem Ätzen dienen das Molybdän und das Chrom als Source- und Drainelektroden 51 und 51a, wobei das Molybdän und das Chrom an ihren jeweiligen Rändern ge­ neigt sind.
Entsprechend der Fig. 4J wird die freigelegte amorphe n+ Siliciumschicht 47 weg­ geätzt, um einen Teil der amorphen Siliciumschicht 46 freizulegen. Sodann wird der Photoresist entfernt. Danach wird eine Passivierungsschicht 60 auf die ge­ samte Substratoberfläche 41 einschließlich der Sourceelektrode 51 und der Drainelektrode 51a aufgebracht, so daß die Herstellung des konventionellen Dünnfilmtransistor damit beendet ist.
Das konventionelle Verfahren zur Herstellung des Dünnfilmtransistors weist je­ doch einige Probleme auf.
Sollen Molybdän, also das erste leitende Material, und Chrom, also das zweite lei­ tende Material, geätzt werden, so ist ein zweistufiger Ätzprozeß erforderlich, wo­ durch sich die Zeit zur Durchführung des Ätzprozesses verlängert.
Andererseits tritt die Gefahr auf, daß beim Ätzen von Molybdän, also beim Ätzen des ersten leitenden Materials, das Ätzgas zum Ätzen von Molybdän auch das amorphe n+ Silicium durch Löcher hindurch ätzt, wenn bei Verwendung von Chrom als Ätzstopper dieses nicht gleichförmig aufgebracht wird und Löcher auf­ weist, so daß es zu Kurzschlüssen in einer Signalleitung kommen kann oder zu Verschlechterungen bei der Steuerung des Dünnfilmtransistors.
Der Erfindung liegt die Aufgabe zugrunde, einen Dünnfilmtransistor und ein Ver­ fahren zu seiner Herstellung anzugeben, bei dem die oben beschriebenen Proble­ me nicht mehr auftreten. Ziel der Erfindung ist es, einen Dünnfilmtransistor zu schaffen, der durch einen einzigen Ätzprozeß gebildete Source- und Drainelektro­ den aufweist, und ein hierzu geeignetes Verfahren anzugeben, das vereinfachte Verfahrensschritte umfaßt.
Vorrichtungsseitige Lösungen der gestellten Aufgabe sind in den nebengeordne­ ten Ansprüchen 1 und 6 angegeben. Dagegen findet sich eine verfahrensseitige Lösung der gestellten Aufgabe im Anspruch 12.
Vorteilhafte Ausgestaltungen der Erfindung sind den jeweils nachgeordneten Un­ teransprüchen zu entnehmen.
In Übereinstimmung mit der Erfindung enthält ein Dünnfilmtransistor: ein Sub­ strat; eine Gateelektrode auf dem Substrat; eine Gateisolationsschicht auf der ge­ samten Substratoberfläche einschließlich der Gateelektrode; eine erste halblei­ tende Schicht auf der Gateisolationsschicht; eine zweite halbleitende Schicht auf der ersten halbleitenden Schicht; und eine Source- und eine Drainelektrode, ge­ trennt voneinander ausgebildet auf der zweiten halbleitenden Schicht zwecks Freilegung der Oberfläche der zweiten halbleitenden Schicht auf der Gateelektro­ de, wobei die Source- und die Drainelektroden, benachbart zur freigelegten Ober­ fläche der zweiten halbleitenden Schicht, nichtlinear geneigte bzw. abgeschrägte Kanten aufweisen.
In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung ent­ hält ein Dünnfilmtransistor folgendes: ein Substrat; eine inselförmige Gateelek­ trode auf dem Substrat; eine Gateisolationsschicht auf dem Substrat einschließ­ lich der Gateelektrode; eine erste halbleitende Schicht auf der Gateisolations­ schicht; eine zweite halbleitende Schicht, separat ausgebildet auf der ersten halbleitenden Schicht auf der Gateelektrode; ein erstes leitendes Material, gebil­ det auf der zweiten halbleitenden Schicht; und ein zweites leitendes Material, ge­ bildet auf dem ersten leitenden Material, um eine Kante des ersten leitenden Ma­ terials freizulegen.
Nach einem noch weiteren Aspekt der vorliegenden Erfindung umfaßt ein Verfah­ ren zur Herstellung eines Dünnfilmtransistors folgende Schritte: Bildung einer inselförmigen Gateelektrode auf einem Substrat; Bildung einer Gateisolations­ schicht auf dem Substrat einschließlich der Gateelektrode; Bildung einer ersten halbleitenden Schicht auf der Gateisolationsschicht; Bildung einer zweiten halb­ leitenden Schicht auf der ersten halbleitenden Schicht; Aufbringen eines ersten leitenden Materials und darauf eines zweiten leitenden Materials auf die zweite halbleitende Schicht; und Durchführung eines Ätzprozesses auf dem ersten lei­ tenden Material und dem zweiten leitenden Material unter Verwendung desselben Ätzgases, um einen vorbestimmten Teil der zweiten halbleitenden Schicht ober­ halb der Gateelektrode so freizulegen, daß die geätzten ersten und zweiten Materi­ alien an ihren Kanten nichtlinear abgeschrägt bzw. stufenförmig gegeneinander versetzt sind.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 ein Layout einer herkömmlichen Flüssigkristallanzeige;
Fig. 2 einen Querschnitt entlang der Linie I-I' von Fig. 1;
Fig. 3A bis 3D Querschnittsansichten eines herkömmlichen Dünnfilmtransis­ tors in verschiedenen Herstellungsstufen;
Fig. 4A bis 4 J weitere Querschnittsansichten eines konventionellen Dünnfilm­ transistors in verschiedenen Herstellungsstufen;
Fig. 5 einen Querschnitt durch einen Dünnfilmtransistor nach einem Ausfüh­ rungsbeispiel der vorliegenden Erfindung; und
Fig. 6A bis 6H den erfindungsgemäßen Dünnfilmtransistor in verschiedenen Herstellungsstufen.
Gemäß Fig. 5 enthält der Dünnfilmtransistor nach der vorliegenden Erfindung ein Substrat 61, eine inselförmige Gateelektrode 64 auf dem Substrat 61, eine Gate­ isolationsschicht 65 auf der gesamten Oberfläche des Substrats 61 einschließlich der Gateelektrode 64, eine amorphe Siliciumschicht 66 auf der Gateisolations­ schicht 65, eine amorphe n+ Silciumschicht 67, separat gebildet auf der amor­ phen Siliciumschicht 66, derart, daß sie die amorphe Siliciumschicht 66 in einem Bereich freilegt, wo ein Kanalbereich vorhanden ist, Source- und Drainelektroden 71a und 72b auf der amorphen n+ Siliciumschicht 67, wobei die Source- und Drainelektroden 71a und 71b an ihren Kanten geneigt sind, und eine Passivie­ rungsschicht 72 auf dem Substrat 61 einschließlich der Source- und Drainelek­ troden 71a und 71b. Die Source- und Drainelektroden 71a und 71b bestehen aus jeweils zwei aufeinander liegenden Schichten aus elektrisch leitendem Material. Das erste leitende Material ist Chrom (Cr), während das zweite leitende Material Molybdän (Mo) ist. Der Rand des ersten leitenden Materials (Cr), der benachbart zum Kanalbereich liegt, stimmt dabei lagemäßig nicht mit dem entsprechenden Rand des zweiten leitenden Materials (Mo) überein.
Nachfolgend wird die Herstellung des erfindungsgemäßen Dünnfilmtransistors unter Bezugnahme auf die Fig. 6A bis 6H näher erläutert.
Gemäß Fig. 6A wird zunächst eine Chrom(Cr)-Schicht 62 auf ein isolierendes Sub­ strat 61 aufgebracht, wobei das Chrom ein Gateelektrodenmaterial ist. Anschlie­ ßend wird eine Molybdänschlcht 63 auf der Chromschicht 62 gebildet. Das Gate­ elektrodenmaterial, also das Molybdän und das Chrom, werden anschließend se­ lektiv entfernt, und zwar durch einen gemeinsamen Ätzprozeß, um auf diese Wei­ se eine Gateelektrode 64 zu erhalten. Die Gateelektrode 64 besteht somit aus Chrom und Molybdän, kann aber auch nur aus Molybdän hergestellt werden.
Wie die Fig. 6A außerdem zeigt, sind die Ränder der Gateelektrode 64 derart ge­ neigt, daß die Gateelektrode 64 an ihrer dem Substrat 61 zu weisenden Seite brei­ ter ist als an ihrer vom Substrat 61 weg weisenden Seite.
Entsprechend der Fig. 6B wird sodann eine Gateisolationsschicht 65 auf die ge­ samte Substratoberfläche 61 einschließlich der Gateelektrode 64 aufgebracht. Sodann wird amorphes Silicium 66 in Form einer Schicht auf die Gateisolations­ schicht 65 aufgebracht, und zwar in einer Vakuumkammer, die auch schon zur Aufbringung der Gateisolationsschicht 65 gedient hat. Sodann wird eine amorphe n+ Siliciumschicht 67 seriell auf die amorphe Siliciumschicht 66 aufgebracht.
Entsprechend der Fig. 6C werden in einem weiteren Schritt die amorphe n+ Silici­ umschicht 67 und die amorphe Siliciumschicht 66 auf dem Substrat 61 selektiv entfernt, ausgenommen jedoch in einem Bereich für einen Dünnfilmtransistor.
Sodann wird gemäß Fig. 6D ein erstes leitendes Material 68, das ein Material zur Bildung von Source- und Drainelektroden ist, auf die Gateisolationsschicht 65 sowie auf die amorphe n+ Siliciumschicht 67 und die amorphe Siliciumschicht 66 aufgebracht. Als erstes leitendes Material 68 wird Chrom verwendet, wobei es sich bei diesem ersten leitenden Material 68 aber auch um Nichrom (Legierung aus Nickel und Chrom) oder um Tantal handeln kann. Das erste leitende Material 68 steht in einem guten ohmschen Kontakt mit der amorphen n+ Siliciumschicht 67.
Sodann wird ein zweites leitendes Material 69 auf das erste leitende Material 68 aufgebracht, und zwar mit einer größeren Dicke als das erste leitende Material 68. Das zweite leitende Material 69 ist im allgemeinen Molybdän, kann aber auch Alu­ minium oder Wolfram sein.
Gemäß Fig. 6E wird sodann Photoresist 70 auf das zweite leitende Material 69 auf­ gebracht. Dieser Photoresist 70 wird im Kanalbereich des Dünnfilmtransistors durch ein photolithographisches Verfahren entfernt.
Entsprechend der Fig. 6F werden das zweite leitende Material 69 und das erste lei­ tende Material 68 der Reihe nach (seriell) geätzt, und zwar durch dasselbe Ätzgas. Das zweite leitende Material 69 wird also durch dasselbe Gas geätzt, mit dem auch das erste leitende Material 68 geätzt wurde. Dabei erfolgt der Ätzprozeß unter Ver­ wendung des strukturierten Photoresists 70 als Ätzmaske.
Als Ätzgas werden Cl2-Gas + O2-Gas verwendet, wobei die Menge an Cl2-Gas im Bereich von 400 bis 600 sccm (Standard cm3) liegt, vorzugsweise im Bereich von 500 sccm. Die Menge an O2-Gas liegt im Bereich von 300 bis 500 sccm (Standard cm3), und vorzugsweise bei 400 sccm. Der Druck während des Ätzens liegt im Be­ reich von 100 bis 200 mTorr, während die RF-Leistung im Bereich von 0,5 bis 0,8 Watt/cm2 liegt, vorzugsweise im Bereich von 0,66 bis 0,8 Watt/cm2. Das Ätzen ist ein reaktives Ionenätzen oder Plasmaätzen. Hierbei werden das erste leitende Ma­ terial 68 und das zweite leitende Material 69, das zur Bildung der Source- und Drainelektroden dient, seriell geätzt, und zwar in derselben Kammer und ohne Änderung der Ätzbedingungen, wodurch Source- und Drainelektroden 71a und 71b entsprechend strukturiert erhalten werden.
Bei Verwendung von Cl2-Gas + O2-Gas als Ätzgas weisen Chrom, also das erste leitende Material 68, und Molybdän, also das zweite leitende Material 69, unter­ schiedliche Ätzverhältnisse auf. Das hat zur Folge, daß die Kanten der Source- und Drainelektroden geschichtet bzw. gestuft sind. Oberhalb des Kanalbereichs liegen also die einander gegenüberliegenden Kanten der Schicht 68 näher beein­ ander als die einander gegenüberliegenden Kanten der Schicht 69. Chrom und Molybdän, die auf Cl2-Gas + O2-Gas reagieren, haben ein Verhältnis von 10 : 1 zu­ einander. Chrom als erstes leitendes Material 68 und amorphes n+ Silicium, das in Form der Schicht 67 unterhalb der Chromschicht liegt, weisen ein entspre­ chendes Verhältnis von 4 : 1 zueinander auf.
Werden beim Aufbringen des ersten leitenden Materials 68 Löcher durch Partikel gebildet, so wird die unterhalb des ersten leitenden Materials 68 liegende amor­ phe n+ Siliciumschicht 67 dennoch nicht überätzt, da Molybdän und die amorphe n+ Siliciumschicht 67 ein Ätzverhältnis von etwa 40 : 1 besitzen. Das Ätzselek­ tionsverhältnis mit der Gateisolationsschicht 65 im Pixelbereich benachbart zur Kante der Drainelektrode 71b kann außerdem gesichert werden, so daß verhin­ dert wird, daß die Gateisolationsschicht 65 überätzt wird.
Entsprechend der Fig. 6G wird jetzt die freigelegte amorphe n+ Siliciumschicht 67 geätzt, um die amorphe Siliciumschicht 66 freizulegen. Danach wird der Photore­ sist 70 entfernt.
Im Anschluß daran wird gemäß Fig. 6H eine Passivierungsschicht 72 auf die ge­ samte Oberfläche des Substrats 61 aufgebracht und auch auf die Source- und Drainelektroden 71a und 71b, wonach die Herstellung des erfindungsgemäßen Dünnfilmtransistors beendet ist.
Dieser Dünnfilmtransistor und das Verfahren zu seiner Herstellung weisen einige Vorteile auf. So kommt nur ein einziger Ätzprozeß zur Strukturierung der zweige­ schichteten Source- und Drainelektroden zum Einsatz, was die Herstellungsko­ sten reduziert und das Herstellungsverfahren vereinfacht. Darüber hinaus wird durch die vorliegende Erfindung das Abdeckverhalten an der Kante der Drain­ elektrode in Richtung zum Speicherkondensator verbessert, also in diesem Be­ reich die Haftfähigkeit einer Abdeckschicht an der darunterliegenden Struktur, so daß sich die Betriebszuverlässigkeit der Halbleitereinrichtung erhöht. Auch in diesem Bereich ragt nämlich die erste Materialschicht 68 über die zweite Materi­ alschicht 69 hinaus.

Claims (18)

1. Dünnfilmtransistor mit:
  • 1. einem Substrat (61);
  • 2. einer Gateelektrode (64) auf dem Substrat (61);
  • 3. einer Gateisolationsschicht (65) auf dem gesamten Substrat (61) einschließlich der Gateelektrode (64);
  • 4. einer ersten halbleitenden Schicht (66) auf der Gateisolationsschicht (65);
  • 5. einer zweiten halbleitenden Schicht (67) auf der ersten halbleitenden Schicht (66); und
  • 6. Source- und Drainelektroden (71a, 71b), die getrennt voneinander auf der zwei­ ten halbleitenden Schicht (67) angeordnet sind und die Oberfläche der zweiten halbleitenden Schicht (67) oberhalb der Gateelektrode (64) freilassen, wobei die Source- und die Drainelektrode (71a, 71b) jeweils benachbart zur freigelassenen Oberfläche der zweiten halbleitenden Schicht (67) Kanten aufweisen, die nichtli­ near geneigt sind.
2. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die erste halbleitende Schicht (66) eine amorphe Siliciumschicht ist und daß die zwei­ te halbleitende Schicht (67) eine amorphe n+ Siliciumschicht ist.
3. Dünnfilmtransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Source- und Drainelektroden (71a, 71b) jeweils aus einer Stapelstruktur beste­ hen, gebildet aus einem ersten leitenden Material (68), wie Chrom, und aus einem zweiten leitenden Material (69), wie Molybdän.
4. Dünnfilmtransistor nach Anspruch 3, dadurch gekennzeichnet, daß das erste leitende Material (68) und das zweite leitende Material (69) an ihren Kanten nicht einander entsprechen.
5. Dünnfilmtransistor nach Anspruch 3, dadurch gekennzeichnet, daß das zweite leitende Material (69) dicker ist als das erste leitende Material (68).
6. Dünnfilmtransistor mit:
  • 1. einem Substrat (61);
  • 2. einer inselförmigen Gateelektrode (64) auf dem Substrat (61);
  • 3. einer Gateisolationsschicht (65) auf dem Substrat (61) einschließlich der Gate­ elektrode (64);
  • 4. einer ersten halbleitenden Schicht (66) auf der Gateisolationsschicht (65);
  • 5. einer zweiten halbleitenden Schicht (67), separat gebildet auf der ersten halblei­ tenden Schicht (66) oberhalb der Gateelektrode (64);
  • 6. einem ersten leitenden Material (68) auf der zweiten halbleitenden Schicht (67); und
  • 7. einem zweiten leitenden Material (69) auf dem ersten leitenden Material (68), welches die Kante des ersten leitenden Materials (68) freiläßt bzw. gegenüber die­ ser zurückgesetzt ist.
7. Dünnfilmtransistor nach Anspruch 6, dadurch gekennzeichnet, daß das erste leitende Material (68) und das zweite leitende Material (69) aufeinander ge­ stapelt sind und Source- und Drainelektroden (71a, 71b) bilden.
8. Dünnfilmtransistor nach Anspruch 6, dadurch gekennzeichnet, daß das erste leitende Material (68) und das zweite leitende Material (69) aufeinander ge­ stapelt sind und als Source- und Drainelektroden (71a, 71b) verwendet werden.
9. Dünnfilmtransistor nach Anspruch 6, dadurch gekennzeichnet, daß das erste leitende Material (68) und das zweite leitende Material (69) an ihren Kanten einander nicht entsprechen bzw. lagemäßig nicht übereinstimmen.
10. Dünnfilmtransistor nach Anspruch 6, dadurch gekennzeichnet, daß das zweite leitende Material (69) eine höhere Ätzgeschwindigkeit als das erste leitende Material (68) aufweist und daß das erste leitende Material (68) eine höhere Ätzge­ schwindigkeit als das zweite halbleitende Material (67) aufweist.
11. Dünnfilmtransistor nach Anspruch 6, dadurch gekennzeichnet, daß die erste leitende Schicht (66) eine amorphe Siliciumschicht ist und daß die zweite leitende Schicht (67) eine amorphe n+ Siliciumschicht ist.
12. Verfahren zur Herstellung eines Dünnfilmtransistors mit folgenden Schrit­ ten:
  • 1. Bildung einer inselförmigen Gateelektrode (64) auf einem Substrat (61);
  • 2. Bildung einer Gateisolationsschicht (65) auf dem Substrat (61) einschließlich der Gateelektrode (64);
  • 3. Bildung einer ersten halbleitenden Schicht (66) auf der Gateisolationsschicht (65);
  • 4. Bildung einer zweiten halbleitenden Schicht (67) auf der ersten halbleitenden Schicht (66);
  • 5. Aufbringen eines ersten leitenden Materials (68) und darauf eines zweiten lei­ tenden Materials (69), und zwar auf die zweite halbleitende Schicht (67); und
  • 6. Ätzen des ersten leitenden Materials (68) und des zweiten leitenden Materials (69) unter Verwendung desselben Ätzgases zwecks Freilegung eines vorbestimm­ ten Teils der zweiten halbleitenden Schicht (67) oberhalb der Gateelektrode (64), derart, daß die geätzten ersten und zweiten leitenden Materialien (68, 69) an ihren Kanten nichtlinear geneigt bzw. stufenförmig ausgebildet sind.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß das Ätzgas ein Cl2 + O2-Gas ist.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Ätzpro­ zeß reaktives Ionenätzen oder Plasmaätzen umfaßt.
15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Menge an Cl2-Gas im Bereich von 400 bis 600 sccm liegt, während die Menge an O2-Gas im Bereich von 300 bis 500 sccm liegt.
16. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß der Ätzpro­ zeß ausgeführt wird unter einem Druck von 100 bis 200 mTorr sowie bei einer RF- Leistung von 0,5 bis 0,8 Watt/cm2.
17. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß ein Ätzselek­ tionsverhältnis des ersten leitenden Materials (68) und der Gateisolationsschicht (65) im Hinblick auf das Ätzgas hoch ist.
18. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die zweiten und die ersten leitenden Materialien (69, 68) zur Bildung von Source- und Drain­ elektroden (71a, 71b) geätzt werden und daß die zweite halbleitende Schicht (67) selektiv geätzt wird.
DE19916073A 1998-06-05 1999-04-09 Dünnfilmtransistor und Verfahren zu seiner Herstellung Expired - Lifetime DE19916073B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20848/98 1998-06-05
KR1019980020848A KR100301803B1 (ko) 1998-06-05 1998-06-05 박막트랜지스터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
DE19916073A1 true DE19916073A1 (de) 1999-12-16
DE19916073B4 DE19916073B4 (de) 2006-07-27

Family

ID=19538443

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19916073A Expired - Lifetime DE19916073B4 (de) 1998-06-05 1999-04-09 Dünnfilmtransistor und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (2) US6255668B1 (de)
JP (1) JP3133987B2 (de)
KR (1) KR100301803B1 (de)
DE (1) DE19916073B4 (de)
TW (1) TW571443B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001091172A2 (en) * 2000-05-23 2001-11-29 Koninklijke Philips Electronics N.V. A semiconductor device and a method for forming patterns

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413949B1 (en) 1995-06-07 2002-07-02 D-Pharm, Ltd. Prodrugs with enhanced penetration into cells
US6313106B1 (en) 1995-06-07 2001-11-06 D-Pharm Ltd. Phospholipid derivatives of valproic acid and mixtures thereof
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
KR100301803B1 (ko) * 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7369296B2 (en) 2004-09-27 2008-05-06 Idc, Llc Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator
US7373026B2 (en) * 2004-09-27 2008-05-13 Idc, Llc MEMS device fabricated on a pre-patterned substrate
US7327510B2 (en) * 2004-09-27 2008-02-05 Idc, Llc Process for modifying offset voltage characteristics of an interferometric modulator
US7417783B2 (en) 2004-09-27 2008-08-26 Idc, Llc Mirror and mirror layer for optical modulator and method
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
TW200628877A (en) * 2005-02-04 2006-08-16 Prime View Int Co Ltd Method of manufacturing optical interference type color display
EP2495212A3 (de) 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. MEMS-Vorrichtungen mit Stützstrukturen und Herstellungsverfahren dafür
US7382515B2 (en) 2006-01-18 2008-06-03 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US7652814B2 (en) 2006-01-27 2010-01-26 Qualcomm Mems Technologies, Inc. MEMS device with integrated optical element
US7643203B2 (en) 2006-04-10 2010-01-05 Qualcomm Mems Technologies, Inc. Interferometric optical display system with broadband characteristics
US7711239B2 (en) 2006-04-19 2010-05-04 Qualcomm Mems Technologies, Inc. Microelectromechanical device and method utilizing nanoparticles
US7369292B2 (en) 2006-05-03 2008-05-06 Qualcomm Mems Technologies, Inc. Electrode and interconnect materials for MEMS devices
US7706042B2 (en) 2006-12-20 2010-04-27 Qualcomm Mems Technologies, Inc. MEMS device and interconnects for same
US7733552B2 (en) 2007-03-21 2010-06-08 Qualcomm Mems Technologies, Inc MEMS cavity-coating layers and methods
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US8068268B2 (en) 2007-07-03 2011-11-29 Qualcomm Mems Technologies, Inc. MEMS devices having improved uniformity and methods for making them
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US7863079B2 (en) 2008-02-05 2011-01-04 Qualcomm Mems Technologies, Inc. Methods of reducing CD loss in a microelectromechanical device
TWI597850B (zh) 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
CN101599497B (zh) * 2009-05-19 2011-07-06 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其形成方法
KR101952555B1 (ko) * 2010-01-22 2019-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012102314A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same
KR20130139438A (ko) * 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR102039102B1 (ko) * 2012-12-24 2019-11-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0236629B1 (de) * 1986-03-06 1994-05-18 Kabushiki Kaisha Toshiba Steuerschaltung einer Flüssigkristallanzeige
US5320979A (en) * 1987-07-20 1994-06-14 Nippon Telegraph And Telephone Corporation Method of connecting wirings through connection hole
JP2590938B2 (ja) * 1987-10-02 1997-03-19 旭硝子株式会社 薄膜トランジスタ基板
JPH0224631A (ja) * 1988-07-13 1990-01-26 Seikosha Co Ltd 薄膜トランジスタアレイ
US5198694A (en) * 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
JPH04198923A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 表示装置の製造方法
US5318667A (en) * 1991-04-04 1994-06-07 Hitachi, Ltd. Method and apparatus for dry etching
US5273920A (en) * 1992-09-02 1993-12-28 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer interface
US5650358A (en) 1995-08-28 1997-07-22 Ois Optical Imaging Systems, Inc. Method of making a TFT having a reduced channel length
KR100301803B1 (ko) * 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001091172A2 (en) * 2000-05-23 2001-11-29 Koninklijke Philips Electronics N.V. A semiconductor device and a method for forming patterns
WO2001091172A3 (en) * 2000-05-23 2002-03-21 Koninkl Philips Electronics Nv A semiconductor device and a method for forming patterns
US6693000B2 (en) 2000-05-23 2004-02-17 Koninklijke Philips Electronics N.V. Semiconductor device and a method for forming patterns
US6768134B2 (en) 2000-05-23 2004-07-27 Koninklijke Philips Electronics N.V. Semiconductor device and a method for forming patterns

Also Published As

Publication number Publication date
KR20000000907A (ko) 2000-01-15
DE19916073B4 (de) 2006-07-27
US20010010953A1 (en) 2001-08-02
US6255668B1 (en) 2001-07-03
US6455357B2 (en) 2002-09-24
TW571443B (en) 2004-01-11
KR100301803B1 (ko) 2001-09-22
JPH11354812A (ja) 1999-12-24
JP3133987B2 (ja) 2001-02-13

Similar Documents

Publication Publication Date Title
DE19916073A1 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE10360870B4 (de) Aktivmatrix-OELD und Verfahren zu dessen Herstellung
DE19808989B4 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE3348083C2 (de)
DE19808990C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE10007018B4 (de) Halbleiterbauelement mit Kondensator und Herstellungsverfahren hierfür
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE10361010B4 (de) Organische Elektrolumineszenz-Anzeigevorrichtung und Verfahren zu deren Herstellung
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE4125221C2 (de)
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE10317628B4 (de) Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10361006B4 (de) Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung
DE102008050200B4 (de) Flüssigkristallanzeige und Verfahren zum Herstellen derselben
DE19650787C2 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE10352404B4 (de) Matrixsubstrat für eine Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstellung
DE102004031109A1 (de) Organisches Lumineszenzdisplay vom Doppeltafeltyp sowie Verfahren zum Herstellen desselben
DE102004048723A1 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE60124704T2 (de) Verfahren zur musterbildung
DE102007057089A1 (de) Flüssigkristallanzeige mit Photosensor und Herstellungsverfahren derselben
DE102006060734A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102020209672A1 (de) Leuchtdioden-anzeigevorrichtung
DE4222584C2 (de) Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen
DE4321590A1 (de) Dünnschicht-Transistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8364 No opposition during term of opposition
R071 Expiry of right