DE19919367A1 - Code-multiplex signal transmission - Google Patents

Code-multiplex signal transmission

Info

Publication number
DE19919367A1
DE19919367A1 DE1999119367 DE19919367A DE19919367A1 DE 19919367 A1 DE19919367 A1 DE 19919367A1 DE 1999119367 DE1999119367 DE 1999119367 DE 19919367 A DE19919367 A DE 19919367A DE 19919367 A1 DE19919367 A1 DE 19919367A1
Authority
DE
Germany
Prior art keywords
data
filter
memory
individual
coding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1999119367
Other languages
German (de)
Inventor
Christoph Rohe
Ulf Niemeyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1999119367 priority Critical patent/DE19919367A1/en
Publication of DE19919367A1 publication Critical patent/DE19919367A1/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems

Abstract

The method includes the steps of encoding binary data to be transmitted with a predetermined spread code and a predetermined shuffling code, and filtering the thereby encoded data. The filtered data are weighed with a predetermined power weight factor, the weighed data are converted to an analogue signal, and the analogue signal is transmitted to a receiver. The binary data are especially complex data of a complex signal, which are preferably multiplied with a complex shuffling code, whereby produced individual components of the data are separately filtered and weighed, and are subsequently combined to form data of an in-phase component and a quadrature component.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Übertragen von Codemultiplexsignalen, insbe­ sondere von WCDMA-Signalen (Wideband Code Division Multiple Access).The present invention relates to a method and a Device for transmitting code division multiplex signals, esp special of WCDMA signals (Wideband Code Division Multiple Access).

Bei Anwendung eines Codemultiplexverfahrens beispielsweise in einem digitalen (Mobil-)Funksystem teilen sich sämtliche Teilnehmer gleichzeitig die gesamte zur Verfügung stehende Systembandbreite. Um Kollisionen zwischen den einzelnen Teil­ nehmern zu vermeiden, werden die binären Daten der einzelnen Teilnehmer mit unterschiedlichen Codesequenzen versehen, was zu einer Spreizung des jeweiligen Sendesignals führt, so daß die Codesequenzen auch als Spreizcode bezeichnet werden. Der Empfänger arbeitet synchron mit der Codesequenz des Senders und macht die sendeseitige Spreizung wieder rückgängig. Durch den Entspreizvorgang im Empfänger wird nur dasjenige Signal wieder entspreizt und somit in der Bandbreite wieder verrin­ gert, welches den gleichen und synchronen Spreizcode wie der Sender verwendet.When using code division multiplexing, for example in a digital (mobile) radio system all share Participants simultaneously the entire available System bandwidth. To avoid collisions between the individual parts To avoid participants, the binary data of each Provide participants with different code sequences, what leads to a spread of the respective transmission signal, so that the code sequences are also referred to as spreading code. The Receiver works synchronously with the code sequence of the transmitter and reverses the spread on the transmission side. By the despreading process in the receiver becomes only that signal relaxed again and thus reduced again in the range which has the same and synchronous spreading code as the Transmitter used.

Bei digitalen Funkübertragungen, insbesondere bei Anwendung des WCDMA-Verfahrens, müssen die Sendesignale in der Daten­ verarbeitungskette des Senders durch ein Impulsformfilter ge­ führt werden, ehe sie in das Hochfrequenzband gemischt und an einen Empfänger übertragen werden. Dieses Impulsformfilter kann sowohl analog hinter einem Digital/Analog-Wandler der Datenverarbeitungskette des Senders als auch digital vor dem Digital/Analog-Wandler angeordnet sein.For digital radio transmissions, especially when used the WCDMA method, the transmission signals must be in the data processing chain of the transmitter through a pulse shape filter before being mixed into the high frequency band and on be transmitted to a recipient. This pulse shape filter can be both analog behind a digital / analog converter Data processing chain of the sender as well as digital before Digital / analog converter can be arranged.

Zur Vermeidung von Phasenfehlern und wegen der problemati­ schen Fertigungstoleranzen von Analogbauteilen wird das oben beschriebene Impulsformfilter jedoch bevorzugt digital ausge­ führt, wobei in der Regel digitale FIR-Filter (Finite Impulse Response) verwendet werden. Diese digitalen FIR-Filter weisen den Nachteil auf, daß sie eine große Zahl von Addierern und Multiplizierern benötigen, welche mit einer großen Datenwort­ breite zu betreiben sind. Zudem werden derartige Filter bei der im vorliegenden Fall bevorzugten Anwendung in digitalen Mobilfunksystemen mit sehr hohen Taktfrequenzen betrieben. Ein typisches FIR-Filter besitzt bei dieser Anwendung bei­ spielsweise 33 Multiplizierer (die jeweils 8 Bit-Datenworte mit 9 Bit-Datenworten multiplizieren) sowie 32 Addierer (8 Bit + 8 Bit) und wird mit einer Frequenz von 32 MHz be­ trieben. Die zuvor beschriebene Tatsache hat zur Folge, daß für derartige digitale FIR-Filter einerseits eine Vielzahl von Gattern benötigt wird und andererseits der Stromverbrauch hoch ist.To avoid phase errors and because of the problemati The manufacturing tolerances of analog components are shown above described pulse shape filter, however, preferably digitally  leads, as a rule digital FIR filters (Finite Impulse Response) can be used. These digital FIR filters have the disadvantage that they have a large number of adders and Multipliers need those with a large data word are wide to operate. In addition, such filters are used the preferred application in the present case in digital Mobile radio systems operated with very high clock frequencies. A typical FIR filter is used in this application for example 33 multipliers (each 8 bit data words multiply by 9 bit data words) and 32 adders (8 bit + 8 bit) and is loaded with a frequency of 32 MHz drove. The fact described above has the consequence that on the one hand, a large number of such digital FIR filters of gates and on the other hand the power consumption is high.

Ein Beispiel für einen bekannten WCDMA-Sender ist in Fig. 7 gezeigt, wobei die derzeit bekannten Lösungen davon ausgehen, daß die binären Daten der einzelnen Datenströme A, B zunächst mit Hilfe von Multiplizierern 1 mit einem kanalspezifischen Spreizcode gespreizt und anschließend mit Hilfe weiterer Mul­ tiplizierer 2 mit einem ebenfalls kanalspezifischen Lei­ stungsfaktor gewichtet, d. h. bewertet werden. Anschließend werden die Daten weiterer Kanäle zeitgleich mit Hilfe von Ad­ dierern 3 hinzuaddiert und die Ergebnisse mit Hilfe eines Verwürfelungscodes (Scrambling Code) verwürfelt. Dabei han­ delt es sich in der Regel um einen komplexen Scrambling Code, der auf ebenfalls komplexe binäre Daten (A+jB) angewendet wird. Zum Multiplizieren mit dem Scrambling Code sind somit separat Multiplizierer 4 für die reelle Scrambling Code- Komponente und Multiplizierer 5 für die imaginäre Scrambling Code-Komponente sowie Addierer 6 vorgesehen.An example of a known WCDMA transmitter is shown in Fig. 7, wherein the currently known solutions assume that the binary data of the individual data streams A, B are first spread with the aid of multipliers 1 with a channel-specific spreading code and then with the aid of further Mul tiplier 2 weighted with an also channel-specific performance factor, ie evaluated. Subsequently, the data of further channels are added simultaneously with the aid of adders 3 and the results are scrambled with the aid of a scrambling code. This is usually a complex scrambling code that is applied to also complex binary data (A + jB). For multiplication with the scrambling code, multipliers 4 for the real scrambling code component and multipliers 5 for the imaginary scrambling code component and adders 6 are thus provided separately.

Die daraus resultierenden I- und Q-Komponenten werden an­ schließend entweder direkt über einen Digital/Analog-Wandler 8 (D/A-Wandler) geführt und anschließend gefiltert oder (wie in Fig. 7 gezeigt) zuerst mit Hilfe eines digitalen Filters 7 gefiltert und anschließend gewandelt. Darüber hinaus sind auch Verfahren bekannt, bei denen sowohl vor als auch nach dem D/A-Wandler 8 gefiltert wird.The resulting I and Q components are then either passed directly via a digital / analog converter 8 (D / A converter) and then filtered or (as shown in FIG. 7) first filtered using a digital filter 7 and then changed. In addition, methods are also known in which filtering takes place both before and after the D / A converter 8 .

Der vorliegenden Erfindung liegt ausgehend von diesem Stand der Technik die Aufgabe zugrunde, ein Verfahren und eine Vor­ richtung zum Übertragen von Codemultiplexsignalen zu schaf­ fen, wodurch ein einfacherer Aufbau des dabei verwendeten Im­ pulsformfilters ermöglicht wird.The present invention is based on this state the technology based the task, a method and a pre direction to transmit code multiplex signals fen, which simplifies the construction of the Im pulse shape filter is enabled.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruches 1 sowie eine Vorrichtung mit den Merkmalen des Anspruches 5 gelöst. Die Unteransprüche be­ schreiben jeweils bevorzugte und vorteilhafte Ausführungsfor­ men der Erfindung.This object is achieved by a method with the features of claim 1 and a device with the Features of claim 5 solved. The subclaims be write preferred and advantageous execution form men of the invention.

Gemäß der vorliegenden Erfindung werden die zu übertragenden binären Daten eines Kanals erst mit einem Spreizcode codiert, d. h. gespreizt, anschließend mit einem Verwürfelungscode (Scrambling Code) codiert, d. h. verwürfelt, und dann gefil­ tert. D. h. die binären Daten werden gefiltert, bevor sie mit dem jeweiligen Leistungsfaktor gewichtet und mit den Daten anderer Kanäle überlagert werden.According to the present invention, those to be transmitted binary data of a channel is only encoded with a spreading code, d. H. spread, then with a scrambling code (Scrambling Code) encoded, i.e. H. scrambled, and then filmed tert. That is, the binary data is filtered before using weighted according to the respective power factor and with the data other channels are overlaid.

Der Vorteil dieser Struktur besteht darin, daß das dabei ver­ wendete digitale Impulsformfilter einfach aufgebaut werden kann, da die dem Filter zugeführten Daten aufgrund des binä­ ren Übertragungsverfahrens nur zwei Werte (+1, -1) annehmen können.The advantage of this structure is that it ver applied digital pulse shape filter can be easily constructed can, because the data supplied to the filter due to the binary only two values (+1, -1) can.

Das Filter kann beispielsweise durch Kombination eines Spei­ chers, in dem einzelne Abtastwerte der Filter-Impulsantwort abgelegt sind, mit einem Schieberegister zur Adressierung des Speichers aufgebaut werden.The filter can, for example, by combining a Spei chers, in which individual samples of the filter impulse response are stored with a shift register for addressing the Memory.

Des weiteren besteht die Möglichkeit, das Filter durch mehre­ re parallele Filterzweige zu bilden, auf die einzelne Im­ pulsantwortteile des Filters aufgeteilt sind, welche an­ schließend zu der endgültigen Impulsantwort des Filters kom­ biniert werden.There is also the possibility of filtering through several re parallel filter branches to which individual Im  pulse response parts of the filter are divided, which on concluding the final impulse response of the filter be binated.

Gemäß einem weiteren bevorzugten Ausführungsbeispiel ist eine Logik für das Filter vorgesehen, welche dafür sorgt, daß die üblicherweise mit Einschwing- oder Ausschwingvorgängen ver­ bundenen Probleme der oben beschriebenen Filterstruktur ver­ mieden werden können.According to a further preferred exemplary embodiment, a Logic is provided for the filter, which ensures that the usually with transient or decay processes related problems of the filter structure described above ver can be avoided.

Die vorliegende Erfindung wird bevorzugt auf dem Gebiet des Mobilfunks, insbesondere in WCDMA-Sendeeinheiten von Mobil­ teilen oder Basisstationen eingesetzt. Darüber hinaus ist auch der Einsatz in anderen Anwendungsbereichen möglich, in denen Gebrauch von Spreizung/Verwürfelung und Impulsformung gemacht wird, wie z. B. bei der Powerline-Kommunikation.The present invention is preferred in the field of Mobile radio, in particular in WCDMA transmission units from Mobil share or base stations used. Beyond that use in other areas of application also possible those using spreading / scrambling and pulse shaping is made such. B. in Powerline communication.

Die Erfindung wird nachfolgend anhand bevorzugter Ausfüh­ rungsbeispiele unter Bezugnahme auf die Zeichnung erläutert.The invention is described below with the aid of a preferred embodiment Rungsbeispiele explained with reference to the drawing.

Fig. 1 zeigt einen beispielhaften Aufbau eines erfindungsge­ mäßen WCDMA-Senders zur Erläuterung des Prinzips der vorlie­ genden Erfindung, Fig. 1 shows an exemplary structure of a erfindungsge MAESSEN WCDMA transmitter for explaining the principle of the invention vorlie constricting,

Fig. 2 zeigt schematisch den Aufbau einer in Fig. 1 gezeigten Filteranordnung gemäß einem ersten Ausführungsbeispiel der Erfindung, Fig. 2 shows schematically the structure of a filter assembly shown in FIG. 1 according to a first embodiment of the invention,

Fig. 3 zeigt schematisch den Aufbau einer in Fig. 1 gezeigten Filteranordnung gemäß einem zweiten Ausführungsbeispiel der Erfindung, Fig. 3 shows schematically the structure of a filter assembly shown in FIG. 1 according to a second embodiment of the invention,

Fig. 4 zeigt schematisch den Aufbau einer in Fig. 1 gezeigten Filteranordnung gemäß einem dritten Ausführungsbeispiel der Erfindung, Fig. 4 schematically shows the structure of a filter assembly shown in FIG. 1 according to a third embodiment of the invention,

Fig. 5 zeigt schematisch den Aufbau einer in Fig. 1 gezeigten Filteranordnung gemäß einem vierten Ausführungsbeispiel der Erfindung, Fig. 5 shows schematically the structure of a filter assembly shown in FIG. 1 according to a fourth embodiment of the invention,

Fig. 6 zeigt schematisch den Aufbau einer in Fig. 1 gezeigten Filteranordnung gemäß einem fünften Ausführungsbeispiel der Erfindung, und FIG. 6 schematically shows the structure of a filter arrangement shown in FIG. 1 according to a fifth exemplary embodiment of the invention, and

Fig. 7 zeigt beispielhaft den Aufbau eines bekannten WCDMA- Senders. Fig. 7 shows an example of the structure of a known WCDMA transmitter.

Wie in Fig. 1 dargestellt ist, wird die in Fig. 7 gezeigte bekannte Struktur derart abgewandelt, daß die binären Daten A, B eines Kanals zuerst mit Hilfe von Multiplizierern 1 mit einem Spreizcode gespreizt und anschließend unmittelbar mit Hilfe von entsprechenden Multiplizierern 4, 5 mit einem Scrambling Code verwürfelt und mittels digitaler Filter 7 ge­ filtert werden. Erst danach werden die auf diese Art und Wei­ se verarbeiteten Daten mit dem jeweiligen Leistungsfaktor über Multiplizierer 2 gewichtet und in Addierern 3 mit den entsprechend zuvor verarbeiteten binären Daten weiterer Kanä­ le überlagert. Abschließend erfolgt in D/A-Wandlern 8 die Um­ wandlung in analoge Sendesignale, welche über die Luft­ schnittstelle bzw. das Hochfrequenzteil 9 des in Fig. 1 ge­ zeigten Senders an einen Empfänger, beispielsweise eine Ba­ sisstation eines Mobilfunk-Netzbetreibers, übertragen werden. Die vorliegende Erfindung unterscheidet sich somit von der in Fig. 7 gezeigten bekannten Struktur im wesentlichen in der Reihenfolge der Verarbeitung der binären Daten der einzelnen Kanäle, wobei die Verwürfelung und die Filterung gegenüber der Gewichtung mit dem Leistungsfaktor erfindungsgemäß vorge­ zogen worden sind. Der Vorteil dieser Struktur liegt darin, daß die den einzelnen Filtern 7 zugeführten Daten aufgrund des binären Übertragungsverfahrens nur zwei Werte (+1, -1) annehmen können, so daß ein Filter 7 sehr einfach aufgebaut und beispielsweise durch einen ROM-Speicher oder einen ande­ ren sehr einfachen Speicher ersetzt werden kann, was nachfol­ gend noch näher beschrieben wird.As shown in FIG. 1, the known structure shown in FIG. 7 is modified in such a way that the binary data A, B of a channel are first spread using a multiplier 1 using a spreading code and then immediately using corresponding multipliers 4 , 5 scrambled with a scrambling code and filtered using digital filter 7 . Only then are the data processed in this way weighted with the respective power factor via multiplier 2 and superimposed in adders 3 with the corresponding previously processed binary data of further channels. Finally, in D / A converters 8, the conversion into analogue transmission signals takes place, which are transmitted via the air interface or the high-frequency part 9 of the transmitter shown in FIG. 1 to a receiver, for example a base station of a mobile radio network operator. The present invention thus differs from the known structure shown in FIG. 7 essentially in the order of processing the binary data of the individual channels, the scrambling and the filtering being preferred over the weighting with the power factor according to the invention. The advantage of this structure is that the data supplied to the individual filters 7 can only assume two values (+1, -1) due to the binary transmission method, so that a filter 7 is constructed very simply and, for example, by means of a ROM memory or another Ren very simple memory can be replaced, which will be described in more detail below.

Bei der in Fig. 1 gezeigten Struktur handelt es sich um einen komplexen WCDMA-Sender, d. h. nach der Spreizung mit dem Spreizcode werden die komplexen binären Daten A, B eines Ka­ nals separat mit einem Scrambling Code-Anteil multipliziert, separat gefiltert und separat gewichtet, wobei der Leistungs­ faktor für die A-Komponentendaten und B-Komponentendaten ei­ nes Kanals identisch ist. Mit Hilfe der Addierer 3 werden die I-Komponentendaten bzw. Q-Komponentendaten der einzelnen Ka­ näle addiert und schließlich separat digitalanalog-gewan­ delt.The structure shown in FIG. 1 is a complex WCDMA transmitter, ie after the spreading with the spreading code, the complex binary data A, B of a channel are multiplied separately by a scrambling code component, filtered separately and weighted separately , wherein the power factor for the A component data and B component data of a channel is identical. With the help of the adders 3 , the I-component data or Q-component data of the individual channels are added and finally converted to digital analog separately.

Bei den in Fig. 1 gezeigten Filtern 7 handelt es sich insbe­ sondere um sogenannte digitale RRC-Filter. Die Gewichtung der einzelnen Daten erfolgt vorteilhaft mit Hilfe eines Multiple­ xers oder kann fest-verdrahtet ausgestaltet sein, falls sich der Gewichtungswert bzw. Leistungsfaktor nicht verändert. Ge­ gebenenfalls kann die Gewichtung auch durch einen digitalen Multiplizierer (z. B. 4 × 8 Bit) erfolgen.The filters 7 shown in FIG. 1 are in particular so-called digital RRC filters. The weighting of the individual data is advantageously carried out with the aid of a multiple xer or can be configured as hard-wired if the weighting value or power factor does not change. If necessary, the weighting can also be carried out by a digital multiplier (e.g. 4 × 8 bits).

Ein beispielhafter Aufbau eines in Fig. 1 gezeigten Filters 7 ist in Fig. 2 dargestellt. In diesem Fall besteht das Filter 7 aus einem Schieberegister 11, in welches die zu übertragen­ den binären Daten mit einer bestimmten Datenfrequenz ft ge­ schoben werden, einem mit einer bestimmten Überabtastfrequenz fs des Senders synchron laufenden Zähler 10 und einem ROM- Speicher 12. Die Überabtastfrequenz fs beträgt beispielsweise 32 MHz, während die Datenfrequenz ft beispielsweise 4 MHz be­ trägt, wobei die binären Daten eines Kanals gespreizt und verwürfelt dem Schieberegister 11 beispielsweise mit einer Datenwortlänge von 1 Bit zugeführt werden.An exemplary construction of a filter 7 shown in FIG. 1 is shown in FIG. 2. In this case, the filter 7 consists of a shift register 11 , into which the binary data to be transmitted are shifted with a certain data frequency ft, a counter 10 running synchronously with a certain oversampling frequency fs of the transmitter and a ROM memory 12 . The oversampling frequency fs is, for example, 32 MHz, while the data frequency ft is, for example, 4 MHz, the binary data of a channel being spread and scrambled and supplied to the shift register 11, for example with a data word length of 1 bit.

Bei dem in Fig. 2 gezeigten Ausführungsbeispiel ist der Zäh­ ler 10 in Form eines 3 Bit-Zählers und das Schieberegister 11 in Form eines 8 Bit-Schieberegisters ausgestaltet, so daß das Schieberegister 11 ständig acht aufeinanderfolgende Datenwer­ te hält. Entsprechend wird der nachgeschaltete ROM-Speicher 12 stets von einem 3 Bit-Datenwort des Zählers 10 und einem 8 Bit-Datenwort des Schieberegisters 11 angesteuert. Zu sämt­ lichen möglichen Datenwert-Kombinationen des Schieberegisters 11 sind in dem ROM-Speicher 12 für alle Überabtastzeitpunkte entsprechende Ergebnis- oder Auslesewerte abgelegt. Diese ab­ zuspeichernden Ergebniswerte errechnen sich als die additive Überlagerung der zu den Einzelwerten einer Datenwertfolge ge­ hörenden Filter-Impulsantworten und werden synchron zu dem Überabtasttakt fs aus dem ROM-Speicher 12 ausgelesen.In the embodiment shown in FIG. 2, the counter 10 is in the form of a 3-bit counter and the shift register 11 is in the form of an 8-bit shift register, so that the shift register 11 keeps eight consecutive data values. Correspondingly, the downstream ROM memory 12 is always driven by a 3-bit data word from the counter 10 and an 8-bit data word from the shift register 11 . Corresponding result or readout values for all possible data value combinations of the shift register 11 are stored in the ROM memory 12 for all oversampling times. These result values to be stored are calculated as the additive superimposition of the filter impulse responses belonging to the individual values of a data value sequence and are read out from the ROM memory 12 in synchronism with the oversampling clock fs.

Die aus dem ROM-Speicher 12 ausgelesenen beispielsweise 8 Bit-Ergebniswerte werden einem Multiplexer bzw. Multipli­ zierer 2 zugeführt, welcher die Ergebniswerte mit dem jewei­ ligen Leistungsfaktor gewichtet. Dabei können nicht genutzte Kanäle dadurch berücksichtigt werden, daß für sie der Lei­ stungsfaktor auf den Wert "0" gelegt wird. Die nachgeschalte­ ten Elemente 3, 6 und 8 entsprechen den in Fig. 1 gezeigten Addierern 3 und 6 bzw. dem D/A-Wandler 8 und arbeiten jeweils mit der Überabtastfrequenz fs.The, for example, 8-bit result values read from the ROM memory 12 are fed to a multiplexer or multiplier 2 , which weights the result values with the respective power factor. Channels that are not used can be taken into account in that the power factor is set to the value "0" for them. The downstream elements 3 , 6 and 8 correspond to the adders 3 and 6 or the D / A converter 8 shown in FIG. 1 and each operate at the oversampling frequency fs.

Die Länge der abzuspeichernden Impulsantworten bzw. die Über­ abtastfrequenz sowie die Datenwortbreite gehen linear in die Komplexität des ROM-Speichers 12 ein, während die Anzahl der Einzelimpulsantworten entsprechend der Schieberegisterlänge exponentiell in die Komplexität des ROM-Speichers 12 eingeht.The length of the impulse responses to be stored or the sampling frequency and the data word width are linearly involved in the complexity of the ROM memory 12 , while the number of individual impulse responses exponentially enters the complexity of the ROM memory 12 in accordance with the shift register length.

Bei einem Mehrcode-Sender, der beispielsweise zwei Datenkanä­ le und einen Steuerkanal besitzt, muß die in Fig. 2 gezeigte Filterstruktur 10-12 mit dem anschließenden Multiplexer 2 sechsmal integriert werden. Erlaubt die tatsächliche Chip­ technologie entsprechend höhere Taktraten, ist anstelle der Realisierung mehrerer paralleler Datenpfade auch eine Zeit­ multiplex-Aktivierung einer geringeren Anzahl von Filteran­ ordnungen 7 möglich, wobei in diesem Fall minimal eine Fil­ teranordnung 7 benötigt wird. In the case of a multi-code transmitter which has, for example, two data channels and one control channel, the filter structure 10-12 shown in FIG. 2 must be integrated six times with the subsequent multiplexer 2 . Allows the actual chip technology correspondingly higher clock rates, instead of the implementation of multiple parallel data paths also a time-division multiplex-activation of a smaller number of assemblies 7 Filteran possible, in which case a minimal Fil teranordnung is required. 7

Wird bei der Darstellung von Filtern 7 höherer Ordnung die Überlagerung einer großen Zahl von Einzelimpulsantworten not­ wendig, können mehrere Filteranordnungen 7 mit entsprechendem Versatz des Abtastzeitpunkts parallel betrieben werden. (Dar­ über hinaus besteht auch in diesem Fall die Möglichkeit einer Zeitmultiplex-Aktivierung der Filteranordnungen.) Dabei kann in jedem Filterblock bzw. in jeder Filteranordnung sowohl die Überlagerung mehrerer kompletter Kurvenzüge (oder lediglich ein kompletter Kurvenzug) als auch lediglich ein Teilkurven­ zug abgelegt werden. Anschließend werden die Ausgangssignale der einzelnen Filterblöcke mit Hilfe eines nachgeschalteten Addierers überlagert.If the superposition of a large number of individual impulse responses is neces sary when displaying filters 7 of higher order, several filter arrangements 7 can be operated in parallel with a corresponding offset of the sampling time. (In addition, there is also the possibility of time-division multiplex activation of the filter arrangements in this case.) Both the superposition of several complete curves (or only one complete curve) and only one partial curve can be stored in each filter block or in each filter arrangement . The output signals of the individual filter blocks are then superimposed with the aid of a downstream adder.

Ein Beispiel für dieses Prinzip ist in Fig. 3 für den Fall lediglich einer Einzelimpulsantwort pro Filterblock darge­ stellt. Bei diesem Ausführungsbeispiel wird nur die Filter­ kurvenform für die beiden Zustände eines binären Zeichens in einem ROM-Speicher abgelegt. Die Überlagerung der verschiede­ nen Augenblickswerte der einzelnen Zeichen erfolgt durch ein externes Summierglied.An example of this principle is shown in FIG. 3 for the case of only one single impulse response per filter block. In this exemplary embodiment, only the filter is stored in the form of a curve for the two states of a binary character in a ROM memory. The superimposition of the various instantaneous values of the individual characters is carried out by an external summing element.

Wie in Fig. 3 gezeigt ist, umfaßt die Filterstruktur bzw. Filteranordnung 7 eingangsseitig einen Multiplexer 13, bei dem dargestellten Beispiel einen 1 : 8-Multiplexer, mehrere über jeweils ein Bit des Multiplexers 13 angesteuerte Kurven­ generatoren 14, die jeweils ausgangsseitig ein 8 Bit-Daten­ wort mit der Überabtastfrequenz fs ausgeben, und ein bereits zuvor erwähntes Summierglied 17. Die der Filteranordnung 7 mit der Datenfrequenz ft (beispielsweise 4 MHz) bitweise zu­ geführten gespreizten und verwürfelten binären Daten werden über den Multiplexer 13 den Kurvengeneratoren 14 in einem rundlaufenden Modus zugeführt, d. h. den einzelnen Kurvengene­ ratoren 14 wird nacheinander jeweils ein Ausgangsbit des Mul­ tiplexers 13 zugeführt und in einem 1 Bit-Speicher 15 des entsprechenden Kurvengenerators 14 (mit einer Bitfrequenz von beispielsweise 4 MHz ÷ 8) gespeichert. Nach acht Zyklen wird der in dem entsprechenden Speicher 15 gespeicherte Datenwert wieder durch ein neues Bit des Multiplexers 13 ersetzt. Jeder Kurvengenerator 14 umfaßt darüber hinaus einen Zähler 20, beispielsweise einen 6 Bit-Zähler, welcher mit der Überab­ tastfrequenz fs sämtliche Positionen des Kurvenverlaufs durchzählt. Der 1 Bit-Speicher 15 zeigt auf die den Daten entsprechende positive oder negative Kurvenform und liefert zusammen mit dem entsprechenden Zähler 20 zu jedem Abtast­ zeitpunkt eine Adresse (beispielsweise eine 7 Bit-Adresse) für einen ROM-Speicher 16, der mit dem in Fig. 2 gezeigten ROM-Speicher 12 vergleichbar ist. Der ROM-Speicher 16 gibt somit zu jedem Abtastzeitpunkt der Überabtastfrequenz fs den entsprechenden Wert der ausgewählten Kurvenform beispielswei­ se in Form eines 8 Bit-Datenworts aus. Jeder der in Fig. 3 gezeigten Kurvengeneratoren 14 ist identisch aufgebaut, so daß in Fig. 3 lediglich exemplarisch der Aufbau des ersten Kurvengenerators 14 gezeigt ist. Die von den einzelnen Kur­ vengeneratoren 14 gelieferten Abtastwerte werden in dem Sum­ mierglied 17 addiert und mit der Überabtastfrequenz fs dem bereits anhand Fig. 2 erläuterten Multiplexer 2 zur Lei­ stungsfaktorbewertung zugeführt. Nach geringen Modifikationen ist ein Zeitmultiplexbetrieb der Kurvengeneratoren 14 mög­ lich.As shown in Fig. 3, the filter structure or filter arrangement 7 comprises on the input side a multiplexer 13 , in the example shown a 1: 8 multiplexer, several curve generators 14 controlled via one bit of the multiplexer 13 , each of which has an 8 bit on the output side Output data word with the oversampling frequency fs, and a summing element 17 already mentioned. The filter arrangement 7 ft to the data frequency (eg, 4 MHz) bitwise to guided spread and scrambled binary data is supplied via the multiplexer 13 the curve generators 14 in a round-running mode, that is, the individual curve genes generators 14 provide an output of Mul successively each tiplexers 13 supplied and stored in a 1 bit memory 15 of the corresponding curve generator 14 (with a bit frequency of, for example, 4 MHz ÷ 8). After eight cycles, the data value stored in the corresponding memory 15 is replaced by a new bit of the multiplexer 13 . Each curve generator 14 also includes a counter 20 , for example a 6-bit counter, which counts all the positions of the curve with the oversampling frequency fs. The 1-bit memory 15 points to the positive or negative curve shape corresponding to the data and, together with the corresponding counter 20, supplies an address (for example a 7-bit address) for a ROM memory 16 at each sampling point in time, which is identical to that shown in FIG . shown ROM 2 is comparable to the 12th The ROM 16 thus outputs the corresponding value of the selected waveform, for example in the form of an 8-bit data word, at each sampling time of the oversampling frequency fs. Each of the curve generators 14 shown in FIG. 3 has an identical structure, so that the structure of the first curve generator 14 is only shown as an example in FIG. 3. The sampled values provided by the individual curve generators 14 are added in the summing element 17 and supplied with the oversampling frequency fs to the multiplexer 2 already explained with reference to FIG. 2 for power factor evaluation. After minor modifications, time division multiplexing of the curve generators 14 is possible.

In Fig. 4 ist ein weiteres Ausführungsbeispiel für die Ausge­ staltung der in Fig. 1 gezeigten Filter 7 dargestellt. Jeder Filterzweig oder Filterblock umfaßt einen bereits anhand Fig. 2 erläuterten ROM-Speicher 12, der jeweils von einem Aus­ gangs-Teilwert des Schieberegisters 11 und dem Zähler 10 (vgl. Fig. 2) angesteuert wird. Jeder Filterblock liefert ei­ nen Zeitabschnitt der Filter-Impulsantwort, wobei ähnlich zu dem in Fig. 3 gezeigten Ausführungsbeispiel auch hier mehrere Impulsantwortteile auf parallele Filterzweige aufgeteilt sind.In Fig. 4, another embodiment for the configuration of the filter 7 shown in Fig. 1 is shown. Each filter branch or filter block comprises a ROM memory 12 which has already been explained with reference to FIG. 2 and which is controlled in each case by an output partial value of the shift register 11 and the counter 10 (cf. FIG. 2). Each filter block provides a time period of the filter impulse response, similar to the exemplary embodiment shown in FIG. 3 here, too, a plurality of impulse response parts being divided into parallel filter branches.

Mit dem in Fig. 4 gezeigten Beispiel ist exemplarisch ein Filter der Länge 32 mit achtfacher Überabtastung (fs = 32 MHz) bei einer Datenfrequenz von ft = 4 MHz darge­ stellt. Das in Fig. 4 gezeigte Filter entspricht somit einem 256 Tap FIR-Filter. Der kontinuierliche gespreizte und ver­ würfelte Datenstrom wird dem Schieberegister 11, welches im vorliegenden Fall ein 32 Bit-Schieberegister ist, zugeführt, dessen 4 × 8 Bit-Ausgangssignale zusammen mit dem 3 Bit-Aus­ gangssignal des 3 Bit-Zählers 10 die einzelnen ROM-Speicher 12 adressieren. Wie bei dem in Fig. 2 gezeigten Ausführungs­ beispiel werden dabei von dem Schieberegister 11 aus die da­ tenabhängigen Teile der ROM-Speicheradressierung vorgenommen, während der Zähler 10 den verbleibenden Part der ROM-Spei­ cheradressierung hinsichtlich der Überabtastung übernimmt. In jedem ROM-Speicher 12 sind die überlagerten Impulsantworttei­ le der möglichen Kombinationen von beispielsweise acht be­ nachbarten Eingangsdaten für einen Zeitabschnitt der gesamten Filter-Impulsantwort abgelegt, so daß die endgültige 8 Bit- Filter-Impulsantwort durch Kombination der einzelnen Impuls­ antworteile mit Hilfe des Summierglieds 17 erhalten werden kann.The example shown in FIG. 4 is an example of a filter of length 32 with eight times oversampling (fs = 32 MHz) at a data frequency of ft = 4 MHz. The filter shown in FIG. 4 thus corresponds to a 256 tap FIR filter. The continuously spread and scrambled data stream is supplied to the shift register 11 , which in the present case is a 32-bit shift register, the 4 × 8 bit output signals of which, together with the 3-bit output signal of the 3-bit counter 10, the individual ROM Address memory 12 . As in the embodiment shown in FIG. 2, the data-dependent parts of the ROM memory addressing are made by the shift register 11 , while the counter 10 takes over the remaining part of the ROM memory addressing with respect to oversampling. In each ROM memory 12 , the superimposed impulse response parts of the possible combinations of, for example, eight adjacent input data are stored for a period of the total filter impulse response, so that the final 8-bit filter impulse response by combining the individual impulse responses with the aid of the summing element 17 can be obtained.

In Fig. 5 ist ein weiteres Ausführungsbeispiel für die Ausge­ staltung des Filters 7 dargestellt, wobei dieses Ausführungs­ beispiel eine Weiterbildung der in Fig. 2 gezeigten Anordnung darstellt. Bei diesem Ausführungsbeispiel ist der gemäß Fig. 2 benötigte Multiplexer 2 in den ROM-Speicher 12 integriert. Zu diesem Zweck sind in dem ROM-Speicher 12 zusätzlich die zu den einzelnen Leistungs- oder Gewichtungsfaktoren zugehörigen Kurvenverläufe der Filter-Impulsantowrt bzw. die entsprechen­ den Abtastwerte abgelegt, so daß abhängig von dem beispiels­ weise über ein 4 Bit-Datenwort definierten Leistungsfaktor der dem von dem Zähler 10 und dem Schieberegister 11 gelie­ ferten Adressensignal entsprechende Abtastwert des passenden Kurvenverlaufs ausgelesen werden kann. Ansonsten entspricht die Funktionsweise dieses Ausführungsbeispiels derjenigen des in Fig. 2 gezeigten Ausführungsbeispiels, wobei sich aller­ dings zwangsläufig der Speicherbedarf des ROM-Speichers 12 entsprechend der Auflösung der Gewichtung erhöht. In Fig. 5, another embodiment for the configuration of the filter 7 is shown, this embodiment example representing a development of the arrangement shown in Fig. 2. In this exemplary embodiment, the multiplexer 2 required according to FIG. 2 is integrated in the ROM memory 12 . For this purpose, the curve profiles of the filter impulse response associated with the individual power or weighting factors or the corresponding sample values are additionally stored in the ROM memory 12 , so that depending on the power factor defined, for example, via a 4-bit data word, the from the counter 10 and the shift register 11 delivered address signal corresponding sample of the matching curve can be read out. Otherwise, the functioning of this exemplary embodiment corresponds to that of the exemplary embodiment shown in FIG. 2, although the memory requirement of the ROM memory 12 inevitably increases in accordance with the resolution of the weighting.

Die zuvor beschriebenen Ausführungsbeispiele für die in Fig. 1 gezeigten Filter 7 gehen davon aus, daß den einzelnen Fil­ tern 7 ein kontinuierlicher Datenstrom zugeführt wird. Sollte der Datenstrom jedoch ein- oder ausgeschaltet werden, ergeben sich Ein- bzw. Ausschwingprobleme, die auf der Tatsache beru­ hen, daß zum Speichern der Zustände "+1" und "-1" nur 1 Bit- Speicher verwendet werden. Im Einschaltaugenblick eines Ka­ nals müssen jedoch die Datenwerte der ersten noch nicht gül­ tigen Zeichen und im Ausschaltzeitpunkt die Datenwerte der nachfolgenden Zeichen dem definierten Wert "0" entsprechen.The previously described embodiments for the filter 7 shown in Fig. 1 assume that the individual Fil tern 7 a continuous data stream is supplied. However, should the data stream be switched on or off, swing-in or swing-out problems arise which are based on the fact that only 1-bit memory is used to store the states "+1" and "-1". However, at the moment a channel is switched on, the data values of the first characters that are not yet valid and at the time of switching off the data values of the subsequent characters must correspond to the defined value "0".

Dieses Problem kann dadurch gelöst werden, daß ein größerer Speicher verwendet wird. Dementsprechend sind in dem ROM- Speicher 12 die Überlagerungen weiterer Kurvenverläufe zur Ermittlung der Filter-Impulsantwort abzulegen, wobei bei die­ sen zusätzlichen Kurvenzügen berücksichtigt wird, daß die zu filternden Symbole oder Zeichen unterschiedliche Pegel auf­ weisen.This problem can be solved by using a larger memory. Accordingly, the superimposition of further curves for determining the filter impulse response are to be stored in the ROM memory 12 , with these additional curves taking into account that the symbols or characters to be filtered have different levels.

In Fig. 6 ist eine Weiterbildung des in Fig. 2 gezeigten Aus­ führungsbeispiels mit einer Logik zum Ein- und Ausschwingen dargestellt, wobei die Logik einen zusätzlichen Speicher 18 und einen zusätzlichen Einmal-Zähler 19 umfaßt. Der Speicher 18 kann durch einen 1 Bit-Speicher realisiert sein, während der Einmal-Zähler 19 beispielsweise ein 3 Bit-Ausgangssignal liefern kann, welches zusammen mit dem Ausgangssignal des Speichers 18 den ROM-Speicher 12 ansteuert. Wie bereits er­ wähnt worden ist, sind in dem ROM-Speicher 12 zusätzliche Ab­ tastwerte abgelegt, so daß der ROM-Speicher 12 gegenüber Fig. 2 einen erhöhten Speicherbedarf besitzt. Sowohl der Speicher 18 als auch der Einmal-Zähler 19 werden durch ein Startsignal aktiviert, wobei der Speicher 18 zudem ein den Ein- bzw. Aus­ schwingzustand anzeigendes Steuersignal erhält, während der Einmal-Zähler 19 mit der Datenfrequenz ft (beispielsweise 4 MHz) betrieben wird. Der Einmal-Zähler 19 dient in Kombina­ tion mit dem Speicher 18 zum Generieren zusätzlicher Adressen für den ROM-Speicher 12, unter denen Abtastwerte für die Im­ pulsantwort abgelegt sind, welche die ein- oder auslaufenden Nullen beim Einschwingen bzw. Ausschwingen berücksichtigen, so daß bei Auftreten dieser speziellen Adressen von dem ROM- Speicher 12 im Falle eines Einschwingvorgangs zwangsläufig Imuplsantworten für einlaufende Nullen und im Falle eines Ausschwingvorgangs Impulsantworten für auslaufende Nullen ausgegeben werden.In FIG. 6, a development of off shown in Fig. 2 is shown with a guide example logic for turning on and decay, wherein the logic comprises an additional memory 18 and an additional one-time counter 19. The memory 18 can be implemented by a 1-bit memory, while the one-time counter 19 can, for example, deliver a 3-bit output signal which, together with the output signal of the memory 18, drives the ROM memory 12 . As he already mentioned, additional sample values are stored in the ROM memory 12 , so that the ROM memory 12 has an increased memory requirement compared to FIG . Both the memory 18 and the one-time counter 19 are activated by a start signal, the memory 18 also receiving a control signal indicating the on or off oscillation state, while the one-time counter 19 operates at the data frequency ft (for example 4 MHz) becomes. The one-time counter 19 is used in combination with the memory 18 to generate additional addresses for the ROM memory 12 , among which samples for the pulse response are stored, which take the incoming or outgoing zeros into account when settling in or out, so that when these special addresses occur, the ROM memory 12 inevitably outputs imupl responses for incoming zeros in the event of a settling process and impulse responses for leading zeros in the case of a decaying process.

Claims (22)

1. Verfahren zum Übertragen von Codemultiplexsignalen, umfassend die Schritte:
  • a) Codieren von zu übertragenden binären Daten mit einem be­ stimmten Spreizcode und einem bestimmten Verwürfelungscode,
  • b) Filtern der somit codierten Daten,
  • c) Gewichten der gefilterten Daten mit einem bestimmten Lei­ stungsfaktor,
  • d) Umwandeln der mit dem Leistungsfaktor gewichteten Daten in ein analoges Signal, und
  • e) Übertragen des analogen Signals an einen Empfänger.
1. A method for transmitting code division multiplex signals, comprising the steps:
  • a) coding of binary data to be transmitted with a certain spreading code and a certain scrambling code,
  • b) filtering the data thus encoded,
  • c) weighting of the filtered data with a certain power factor,
  • d) converting the data weighted by the power factor into an analog signal, and
  • e) transmitting the analog signal to a receiver.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei den binären Daten um komplexe Daten eines komplexen Signals handelt, welche in dem Schritt a) mit einem komplexen Verwürfelungscode multipliziert werden.2. The method according to claim 1, characterized, that the binary data is complex data of a complex signal, which in step a) with a complex scrambling code are multiplied. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß in den Schritten b) und c) einzelne im Schritt a) erhal­ tene Bestandteile der komplexen Multiplikation mit dem kom­ plexen Verwürfelungscode separat gefiltert, separat mit einem Leistungsfaktor gewichtet und anschließend zu Daten einer In- Phase-Komponente und Daten einer Quadratur-Komponente kombi­ niert werden, die jeweils den Schritten d) und e) unterzogen werden.3. The method according to claim 2, characterized, that in steps b) and c) get individual in step a) components of the complex multiplication with the com complex scrambling code filtered separately, separately with a Power factor weighted and then to data of an in- Phase component and data of a quadrature component combi be kidneyed, each subjected to steps d) and e) become. 4. Verfahren nach Anspruch 3, d ä durch gekennzeichnet, daß den Daten der In-Phase-Komponente und den Daten der Qua­ dratur-Komponente nach dem Schritt c) entsprechende und zu übertragende Daten mindestens eines weiteren Kanals hinzuge­ fügt und den Schritten d) und e) unterzogen werden, wobei die hinzugefügten Daten zuvor ebenfalls den Schritten a)-c) un­ terzogen worden sind. 4. The method according to claim 3, d ä marked by that the data of the in-phase component and the data of the Qua dratur component after step c) corresponding and transmit data to at least one other channel adds and subjected to steps d) and e), the previously added data also steps a) -c) un have been trained.   5. Vorrichtung zum Übertragen von Codemultiplexsignalen, mit einer Codiereinrichtung (1, 4, 5) zum Codieren von zu übertragenden binären Daten mit einem bestimmten Spreizcode und einem bestimmten Verwürfelungscode,
mit einer Filtereinrichtung (7) zum Filtern der somit codier­ ten Daten,
mit einer Gewichtungseinrichtung (2) zum Gewichten der gefil­ terten Daten mit einem bestimmten Leistungsfaktor,
mit einer Digital/Analog-Wandlereinrichtung (8) zum Umwandeln der mit dem bestimmten Leistungsfaktor gewichteten Daten in ein analoges Signal, und
mit einer Sendeeinrichtung (9) zum Übertragen des analogen Signals an einen Empfänger.
5. Device for transmitting code multiplex signals, with a coding device ( 1 , 4 , 5 ) for coding binary data to be transmitted with a specific spreading code and a specific scrambling code,
with a filter device ( 7 ) for filtering the thus coded data,
with a weighting device ( 2 ) for weighting the filtered data with a specific power factor,
with a digital / analog converter device ( 8 ) for converting the data weighted with the determined power factor into an analog signal, and
with a transmitting device ( 9 ) for transmitting the analog signal to a receiver.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die binären Daten in komplexer Form vorliegen, und daß die komplexen binären Daten von der Codiereinrichtung (1, 4, 5) mit einem komplexen Verwürfelungscode multipliziert werden.6. The device according to claim 5, characterized in that the binary data are in complex form, and that the complex binary data from the coding device ( 1 , 4 , 5 ) are multiplied by a complex scrambling code. 7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet,
daß für einzelne Bestandteile der von der Codiereinrichtung (1, 4, 5) durchgeführten komplexen Multiplikation jeweils ei­ ne Filtereinrichtung (7) und eine Gewichtungseinrichtung (2) vorgesehen ist, und
daß Addiereinrichtungen (6) vorgesehen sind, welche die von den einzelnen Gewichtungseinrichtungen (2) gelieferten Daten zu Daten einer In-Phase-Komponente und Daten einer Quadratur- Komponente addieren, welche jeweils einer entsprechenden Di­ gital/Analog-Wandlereinrichtung (8) und einer entsprechenden Sendeeinrichtung (9) zugeführt sind.
7. The device according to claim 6, characterized in that
that a filter device ( 7 ) and a weighting device ( 2 ) is provided for individual components of the complex multiplication performed by the coding device ( 1 , 4 , 5 ), and
that adding devices ( 6 ) are provided which add the data supplied by the individual weighting devices ( 2 ) to data of an in-phase component and data of a quadrature component, each of which has a corresponding digital / analog converter device ( 8 ) and one corresponding transmission device ( 9 ) are supplied.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß für den Zweig der in-Phase-Komponente und den Zweig der Quadratur-Komponente jeweils eine weitere Addiereinrichtung (3) vorgesehen ist, welche die Daten der In-Phase-Komponente bzw. der Quadratur-Komponente mit entsprechenden Daten der In-Phase-Komponente und der Quadratur-Komponente mindestens eines weiteren Kanals addiert.8. The device according to claim 7, characterized in that for the branch of the in-phase component and the branch of the quadrature component each a further adding device ( 3 ) is provided, which the data of the in-phase component or the quadrature Component added with corresponding data of the in-phase component and the quadrature component of at least one further channel. 9. Vorrichtung nach einem der Ansprüche 5-8, dadurch gekennzeichnet, daß die Gewichtungseinrichtung (2) durch einen Multiplexer zum Multiplizieren der von der Filteranordnung (7) ausgegebe­ nen gefilterten Daten mit dem bestimmten Leistungsfaktor ge­ bildet ist.9. Device according to one of claims 5-8, characterized in that the weighting device ( 2 ) is formed by a multiplexer for multiplying the filtered data output by the filter arrangement ( 7 ) with the determined power factor. 10. Vorrichtung nach einem der Ansprüche 5-9, dadurch gekennzeichnet,
daß die Filteranordnung (7) ein Schieberegister (11) und eine Speicheranordnung (12) umfaßt,
daß dem Schieberegister (11) die von der Codiereinrichtung (1, 4, 5) ausgegebenen binären Daten mit einer bestimmten Da­ tenfrequenz (ft) zugeführt werden, und
daß in der Speicheranordnung (12) für jede Kombination der in dem Schieberegister (11) gehaltenen Datenwerte eine Filter- Impulsantwort gespeichert ist,
wobei aus der Speicheranordnung (12) abhängig von den augen­ blicklich in dem Schieberegister (11) gehaltenen Datenwerten mit einer bestimmten Betriebsfrequenz (fs) die diesen Daten­ werten zugeordnete Filter-Impulsantwort als gefilterte Daten ausgelesen wird.
10. Device according to one of claims 5-9, characterized in
that the filter arrangement ( 7 ) comprises a shift register ( 11 ) and a memory arrangement ( 12 ),
that the shift register ( 11 ), the binary data output by the encoder ( 1 , 4 , 5 ) with a certain data frequency (ft) are supplied, and
that a filter impulse response is stored in the memory arrangement ( 12 ) for each combination of the data values held in the shift register ( 11 ),
wherein the filter impulse response associated with these data values is read out as filtered data from the memory arrangement ( 12 ) depending on the data values currently held in the shift register ( 11 ) with a specific operating frequency (fs).
11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Filtereinrichtung (7) einen mit der Betriebsfrequenz (fs) getakteten Zähler (10) zur Erzeugung eines Steuersignals für die Speicheranordnung (12) umfaßt. 11. The device according to claim 10, characterized in that the filter device ( 7 ) comprises a with the operating frequency (fs) clocked counter ( 10 ) for generating a control signal for the memory arrangement ( 12 ). 12. Vorrichtung nach einem der Ansprüche 5-8 und nach An­ spruch 10 oder 11, dadurch gekennzeichnet, daß die Gewichtungseinrichtung in die Speicheranordnung (12) derart integriert ist, daß in der Speicheranordnung (12) für jede Kombination der in dem Schieberegister (11) gehaltenen Datenwerte und für jeden Leistungsfaktor eine Filter-Impuls­ antwort gespeichert ist, wobei aus der Speicheranordnung (12) abhängig von den augenblicklich in dem Schieberegister (11) gehaltenen Datenwerten und dem der Speicheranordnung (12) zu­ geführten Leistungsfaktor mit einer bestimmten Betriebsfre­ quenz (fs) die diesen Datenwerten und diesem Leistungsfaktor zugeordnete Filter-Impulsantwort als gefilterte und gewichte­ te Daten ausgelesen wird.12. The device according to any one of claims 5-8 and according to claim 10 or 11, characterized in that the weighting device is integrated in the memory arrangement ( 12 ) such that in the memory arrangement ( 12 ) for each combination of those in the shift register ( 11th ) held data values and for each power factor a filter impulse response is stored, with the memory arrangement ( 12 ) depending on the data values currently held in the shift register ( 11 ) and the power factor to be fed to the memory arrangement ( 12 ) with a specific operating frequency ( fs) the filter impulse response assigned to these data values and this power factor is read out as filtered and weighted data. 13. Vorrichtung nach einem der Ansprüche 10-12, dadurch gekennzeichnet,
daß in der Speicheranordnung (12) für Einschwing- und Aus­ schwingfälle spezielle Abtastwerte zur Ermittlung der Filter- Impulsantwort gespeichert sind, und
daß eine Logik (18, 19) vorgesehen ist, welche ein Steuersi­ gnal empfängt, welches anzeigt, ob ein Einschwing- oder Aus­ schwingfall vorliegt, und in diesem Fall ein die speziellen Abtastwerte der Speicheranordnung (12) adressierendes Adres­ sensignal für die Speicheranordnung (12) erzeugt.
13. Device according to one of claims 10-12, characterized in that
that special samples for determining the filter impulse response are stored in the memory arrangement ( 12 ) for transient and oscillation cases, and
that a logic (18, 19) is provided which receives a Steuersi gnal, which indicates whether a transient or off exists oscillating fall, and in this case, the specific samples of the memory array (12) adressierendes Adres sensignal for the memory array (12 ) generated.
14. Vorrichtung nach Anspruch 13, dadurch gekennzeichnet, daß die in der Speicheranordnung (12) gespeicherten speziel­ len Abtastwerte für den Einschwingfall der Impulsantwort für vorauslaufende Nullen und für den Ausschwingfall der Impuls­ antwort für nachlaufende Nullen entsprechen.14. The apparatus according to claim 13, characterized in that the special len sample values stored in the memory arrangement ( 12 ) for the transient response of the impulse response for leading zeros and for the decay case correspond to the pulse response for trailing zeros. 15. Vorrichtung nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die Logik einen mit der Datenfrequenz (ft) getakteten Einmal-Zähler (19) und einen das Steuersignal empfangenden Speicher (18) umfaßt.15. The apparatus of claim 13 or 14, characterized in that the logic comprises a one-time counter ( 19 ) clocked with the data frequency (ft) and a memory ( 18 ) receiving the control signal. 16. Vorrichtung nach einem der Ansprüche 5-9, dadurch gekennzeichnet, daß die Filtereinrichtung (7) mehrere parallel betriebene Filterblöcke und eine Addiereinrichtung (17) zum Addieren der einzelnen Ausgangssignale der einzelnen Filterblöcke umfaßt, wobei jeder Filterblock eine Teilimpulsantwort für die der Filtereinrichtung (7) zugeführten binären Daten liefert.16. Device according to one of claims 5-9, characterized in that the filter device ( 7 ) comprises a plurality of filter blocks operated in parallel and an adding device ( 17 ) for adding the individual output signals of the individual filter blocks, each filter block having a partial impulse response for that of the filter device ( 7 ) supplies binary data. 17. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet,
daß die Filtereinrichtung (7) eingangsseitig einen Multiple­ xer (13) umfaßt, dem die binären Daten der Codiereinrichtung (4, 5) mit einer bestimmten Datenfrequenz (ft) zugeführt sind, und
daß jeder Filterblock (14) in Form eines Kurvengenerators mit einem ersten Speicher (15), einem Zähler (20) und einem zwei­ ten Speicher (16) ausgestaltet ist,
wobei in jedem zweiten Speicher (16) Abtastwerte einer kom­ pletten Impulsantwort eines positiven und eines negativen Im­ pulses gespeichert sind, welche über ein Ausgangssignal des Zählers (20) und des ersten Speichers (15) desselben Filter­ blocks (14) adressiert werden, und
wobei der Multiplexer (13) abhängig von dem ihm zugeführten binären Datenwert zyklisch die ersten Speicher (15) der ein­ zelnen Filterblöcke (14) anspricht und jeweils der Zähler (20) der einzelnen Filterblöcke (14) mit einer bestimmten Be­ triebsfrequenz (fs) die in dem entsprechenden zweiten Spei­ cher (16) gespeicherten Abtastwerte durchzählt.
17. The apparatus according to claim 16, characterized in
that the filter device ( 7 ) on the input side comprises a multiple xer ( 13 ) to which the binary data of the coding device ( 4 , 5 ) are supplied with a certain data frequency (ft), and
that each filter block ( 14 ) is designed in the form of a curve generator with a first memory ( 15 ), a counter ( 20 ) and a second memory ( 16 ),
wherein in every second memory ( 16 ) samples of a complete impulse response of a positive and a negative pulse are stored, which are addressed via an output signal of the counter ( 20 ) and the first memory ( 15 ) of the same filter block ( 14 ), and
wherein the multiplexer ( 13 ) cyclically addresses the first memories ( 15 ) of the individual filter blocks ( 14 ) and the counter ( 20 ) of the individual filter blocks ( 14 ) with a certain operating frequency (fs) depending on the binary data value supplied to it samples stored in the corresponding second memory ( 16 ) are counted.
18. Vorrichtung nach Anspruch 17, dadurch gekennzeichnet, daß in den zweiten Speichern (16) der einzelnen Filterblöcke (14) die Abtastwerte gleicher Kurvenverläufe gespeichert sind.18. The apparatus according to claim 17, characterized in that the samples of the same curve profiles are stored in the second memories ( 16 ) of the individual filter blocks ( 14 ). 19. Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß jeder Filterblock eine Speicheranordnung (12) umfaßt, welche von einem Schieberegister (11) adressiert wird,
wobei dem Schieberegister (11) die von der Codiereinrichtung (1, 4, 5) ausgegebenen binären Daten zur Erzeugung entspre­ chender Adressensignale für die einzelnen Speicheranordnungen (12) zugeführt sind, und
wobei aus jeder Speicheranordnung (12) abhängig von dem ent­ sprechenden Adressensignal ein darin gespeicherter Abtastwert mit einer bestimmten Betriebsfrequenz (fs) als Teilimpulsant­ wort ausgelesen und der Addiereinrichtung (17) zugeführt wird.
19. The apparatus according to claim 18, characterized in that each filter block comprises a memory arrangement ( 12 ) which is addressed by a shift register ( 11 ),
wherein the shift register ( 11 ) from the coding device ( 1 , 4 , 5 ) output binary data for generating corre sponding address signals for the individual memory arrays ( 12 ) are supplied, and
wherein from each memory arrangement ( 12 ), depending on the corresponding address signal, a sample value stored therein with a specific operating frequency (fs) is read out as a partial impulse response and supplied to the adding device ( 17 ).
20. Vorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß die Speicheranordnungen (12) der einzelnen Filterblöcke gemeinsam von einem mit der Betriebsfrequenz getakteten Zäh­ ler (10) angesteuert sind.20. The apparatus according to claim 19, characterized in that the memory arrangements ( 12 ) of the individual filter blocks are controlled jointly by a counter clocked with the operating frequency ( 10 ). 21. Vorrichtung nach einem der Ansprüche 5-20, dadurch gekennzeichnet, daß die Codiereinrichtung eine erste Codiereinheit (1) zum Codieren der zu übertragenden binären Daten mit dem bestimm­ ten Spreizcode und eine zweite Codiereinheit (4, 5) zum Co­ dieren der mit dem Spreizcode codierten Daten mit dem Verwür­ felungscode umfaßt.21. Device according to one of claims 5-20, characterized in that the coding device comprises a first coding unit ( 1 ) for coding the binary data to be transmitted with the determined spreading code and a second coding unit ( 4 , 5 ) for coding the with Spread code encoded data with the scrambling code includes. 22. Verwendung einer Vorrichtung nach einem der Ansprüche 5- 21 in einer WCDMA-Sendeanordnung eines Mobilfunksystems.22. Use of a device according to one of claims 5- 21 in a WCDMA transmission arrangement of a mobile radio system.
DE1999119367 1999-04-28 1999-04-28 Code-multiplex signal transmission Ceased DE19919367A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999119367 DE19919367A1 (en) 1999-04-28 1999-04-28 Code-multiplex signal transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999119367 DE19919367A1 (en) 1999-04-28 1999-04-28 Code-multiplex signal transmission

Publications (1)

Publication Number Publication Date
DE19919367A1 true DE19919367A1 (en) 2000-12-07

Family

ID=7906198

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999119367 Ceased DE19919367A1 (en) 1999-04-28 1999-04-28 Code-multiplex signal transmission

Country Status (1)

Country Link
DE (1) DE19919367A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1282228A2 (en) * 2001-08-03 2003-02-05 Nec Corporation Digital filter circuit
DE10300329A1 (en) * 2002-12-16 2004-07-22 Daimlerchrysler Ag Direct sequence spread spectrum collision detection multiple access transmission involves associating pseudorandom sequence code states to signal depending on counter, pseudorandom sequence modulation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0637143A2 (en) * 1993-07-30 1995-02-01 Matsushita Communication Industrial Co., Ltd. Decorrelator for CDMA base station transmitter
WO1996019883A1 (en) * 1994-12-19 1996-06-27 Stanford Telecommunications, Inc. A practical means for digital generation and combination of a multiplicity of cdma/fdma signals
EP0809364A2 (en) * 1996-05-20 1997-11-26 Mitsubishi Denki Kabushiki Kaisha Spread spectrum communication system
US5715236A (en) * 1990-06-25 1998-02-03 Qualcomm Incorporated System and method for generating signal waveforms in a CDMA cellular telephone system
WO1998025343A2 (en) * 1996-12-06 1998-06-11 Koninklijke Philips Electronics N.V. Floating point digital transversal filter
DE69129361T2 (en) * 1990-12-28 1998-11-05 Advantest Corp Digital filter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715236A (en) * 1990-06-25 1998-02-03 Qualcomm Incorporated System and method for generating signal waveforms in a CDMA cellular telephone system
DE69129361T2 (en) * 1990-12-28 1998-11-05 Advantest Corp Digital filter
EP0637143A2 (en) * 1993-07-30 1995-02-01 Matsushita Communication Industrial Co., Ltd. Decorrelator for CDMA base station transmitter
DE69421130T2 (en) * 1993-07-30 2000-02-03 Matsushita Communication Ind Decorrelator for a CDMA base station transmitter
WO1996019883A1 (en) * 1994-12-19 1996-06-27 Stanford Telecommunications, Inc. A practical means for digital generation and combination of a multiplicity of cdma/fdma signals
EP0809364A2 (en) * 1996-05-20 1997-11-26 Mitsubishi Denki Kabushiki Kaisha Spread spectrum communication system
WO1998025343A2 (en) * 1996-12-06 1998-06-11 Koninklijke Philips Electronics N.V. Floating point digital transversal filter

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Tietze, Schenk "Halbleiter-Schaltungstechnik, Springer-verlag ISBN 3-540-19475-4, 9. Aufl., S. 225-227, 601-603, 842-843 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1282228A2 (en) * 2001-08-03 2003-02-05 Nec Corporation Digital filter circuit
EP1282228A3 (en) * 2001-08-03 2005-08-10 Nec Corporation Digital filter circuit
US7068713B2 (en) 2001-08-03 2006-06-27 Nec Corporation Digital filter circuit
DE10300329A1 (en) * 2002-12-16 2004-07-22 Daimlerchrysler Ag Direct sequence spread spectrum collision detection multiple access transmission involves associating pseudorandom sequence code states to signal depending on counter, pseudorandom sequence modulation

Similar Documents

Publication Publication Date Title
DE2124320C1 (en) Electrical circuit for generating a large number of different codes
DE4480172C2 (en) Device and method for digitally processing signals in a radio frequency communication system
EP1216516B1 (en) Method and device for producing spread coded signals
DE2146752B2 (en) Message transmission method with selectable coding and transmitter for carrying out this method
DE10124782A1 (en) Transmission and detection of the type of modulation in digital communication systems by means of a phase rotation factor imprinted on the training sequence
DE3919530C2 (en)
DE19919367A1 (en) Code-multiplex signal transmission
DE60126580T2 (en) Waveform generator
EP1221194B1 (en) Device and method for spectral shaping of a transmission signal in a radio transmitter
DE10250939B4 (en) DSSS and CCK baseband encoding device and method
EP1232599B1 (en) Device for generating a digitally modulated test signal
DE102006007716B4 (en) GMSK modulator and method, apparatus and method for generating waveform data, digital wireless communication device and corresponding communication method
DE3526051A1 (en) Digital communication system with an nB/(n+1)B line code
DE2622660C3 (en) Arrangement for the transmission of binary signal streams
DE2633516C3 (en) Digital messaging system
DE69831149T2 (en) Apparatus and method for universal PSK modulation
DE4320930C2 (en) Method for digital signal transmission
DE3526052A1 (en) Digital communication system with an nB/(n+1)B line code
AT390703B (en) CONVERTER CIRCUIT FOR INTERMEDIATING BETWEEN DIGITAL AND PULSAMPLITUDE-MODULATED SIGNALS AND FOR SELECTING MODIFICATION OF THE DIGITAL SIGNALS
DE2905080A1 (en) DIGITAL TIME MULTIPLEX MESSAGE TRANSMISSION SYSTEM WITH SINGLE CHANNEL ENCODING / DECODING
EP0503413B1 (en) Method and apparatus for coding and decoding of an analog low frequency signal into a PCM format, especially for transmitting speech information in intercom apparatus
DE60026636T2 (en) PN code generator, communication device using the PN code generator, communication system and method for generating a PN code
DE4225181C1 (en) Frame structuring device for digital transmission system - uses temporary memories of equal depth on transmission and reception side with multiplexer-demultiplexer control
DE2329649C3 (en) Methods and circuits for transmitting pulse trains over radio links
DE3435032A1 (en) Device for filtering or correlating bandpass signal forms

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection