DE19940035A1 - Spule und Verfahren zum Herstellen einer Spule - Google Patents

Spule und Verfahren zum Herstellen einer Spule

Info

Publication number
DE19940035A1
DE19940035A1 DE19940035A DE19940035A DE19940035A1 DE 19940035 A1 DE19940035 A1 DE 19940035A1 DE 19940035 A DE19940035 A DE 19940035A DE 19940035 A DE19940035 A DE 19940035A DE 19940035 A1 DE19940035 A1 DE 19940035A1
Authority
DE
Germany
Prior art keywords
substrate
conductivity type
spiral
conductive layer
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19940035A
Other languages
English (en)
Inventor
Chewnpu Jou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to GB9919091A priority Critical patent/GB2353139B/en
Priority to US09/375,672 priority patent/US6201289B1/en
Priority to US09/375,688 priority patent/US6242791B1/en
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to DE19940035A priority patent/DE19940035A1/de
Priority to NL1012960A priority patent/NL1012960C2/nl
Priority to FR9911186A priority patent/FR2798219B1/fr
Priority to FR9914756A priority patent/FR2798220B1/fr
Publication of DE19940035A1 publication Critical patent/DE19940035A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Abstract

Es wird eine Spule und ein Verfahren zum Herstellen derselben offenbart. Zunächst wird ein Siliziumsubstrat eines ersten Leitfähigkeitstyps vorgesehen. Dann wird eine spiralförmige leitfähige Schicht über dem Siliziumsubstrat ausgebildet. Ein dotierter Bereich eines zweiten Leitfähigkeitstyps wird in dem Substrat unter der spiralförmigen leitfähigen Schicht ausgebildet. Ein dotierter Bereich des ersten Leitfähigkeitstyps wird anschließend in dem Substrat um den dotierten Bereich des zweiten Leitfähigkeitstyps herum ausgebildet. Eine Rückwärtsspannung wird an den dotierten Bereich des ersten Leitfähigkeitstyps und den dotierten Bereich des zweiten Leitfähigkeitstyps angelegt. Das Anlegen der Rückwärtsspannung erzeugt einen Verarmungsbereich unter dem dotierten Bereich des zweiten Leitfähigkeitstyps und dem Raum zwischen den dotierten Bereichen.

Description

Die Erfindung betrifft eine Spule (Induktor) und ein Verfahren zum Herstellen derselben. Spezieller betrifft die Erfindung eine Hochfrequenz (HF)-Halbleiterspule mit geringerem Substratverlust und ein Verfahren zum Herstellen derselben.
Im allgemeinen wird eine Spule über einem verlustlosen Substrat, wie einem Galliumarse­ nidsubstrat oder einem Saphirsubstrat, hergestellt, das einen günstigen Isolationseffekt hat, um einen niedrigen, induzierten Substratstrom zu erhalten. Dadurch kann eine Spule hoher Qualität erhalten werden, die einen Betrieb mit Hochfrequenz (HF) ermöglicht. Da Gallium­ arsenidsubstrate oder Saphirkristalle jedoch teuer sind, wird üblicherweise ein Siliziumsub­ strat verwendet, um die Kosten zu reduzieren. Der Einsatz der Siliziumtechnologie zum Her­ stellen der Spule auf einem Siliziumsubstrat führt zu einem höheren Energieverbrauch, auch wenn niedrigere Herstellungskosten erreicht werden. Es wurden Verfahren zur Überwindung des Problems des hohen Energieverbrauchs durch die Verwendung des Siliziumsubstrats ent­ wickelt. Die lokale Substratentfernung oder eine geschlitzte Masseebene sind Beispiele hier­ für. Diese Verfahren sind jedoch nicht sehr praktisch, und ihre Wirkung ist beschränkt.
Die Erfindung sieht eine Spule vor, die auf einem Siliziumsubstrat hergestellt ist und indu­ zierte Ströme in dem Substrat wirksam reduzieren kann, wodurch Substratverluste reduziert werden.
Zusätzlich sieht die Erfindung eine Spule vor, die eine höhere Induktivität und einen niedrige­ ren Widerstandswert hat. Weiterhin kann die parasitäre Kapazität der Spule minimiert wer­ den, während die Resonanzschwingungsfrequenz der Spule auf einen optimalen Wert ange­ hoben werden kann.
Zur Erreichung dieser und weiterer Vorteile und gemäß der Aufgabe der Erfindung sieht die vorliegende Erfindung eine Halbleiterspule vor. Es wird ein Siliziumsubstrat eines ersten Leitfähigkeitstyps vorgesehen. Eine spiralförmige, leitfähige Schicht wird über dem Silizium­ substrat ausgebildet. Die spiralförmige, leitfähige Schicht hat mehrere Spiralwindungen mit einem Anschluß an jedem Ende. Ein Ende der spiralförmigen, leitfähigen Schicht ist mit ei­ nem Eingangsanschluß verbunden, während das andere Ende mit einem Ausgangsanschluß verbunden ist. Die spiralförmige, leitfähige Schicht kann aus Aluminium oder Kupfer herge­ stellt werden. Ein dotierter Bereich eines zweiten Leitfähigkeitstyps wird in dem Substrat un­ ter der Substratoberfläche ausgebildet. Ein dotierter Bereich des ersten Leitfähigkeitstyps wird danach in dem Substrat ausgebildet, das den dotierten Bereich des zweiten Leitfähigkeitstyps umgibt. Der dotierte Bereich des ersten Leitfähigkeitstyps ist von dem dotierten Bereich des zweiten Leitfähigkeitstyps durch einen Zwischenraum getrennt und hat keinen direkten Kon­ takt. Eine Rückwärtsspannung wird vorgesehen, um den dotierten Bereich des ersten Leitfä­ higkeitstyps und den dotierten Bereich des zweiten Leitfähigkeitstyps elektrisch zu verbinden. So wird ein Verarmungsbereich zwischen den dotierten Bereichen des ersten und des zweiten Leitfähigkeitstyps hergestellt. Eine Draufsicht auf den dotierten Bereich des zweiten Leitfä­ higkeitstyps hat eine Blattform, während der dotierte Bereich des ersten Leitfähigkeitstyps eine Ringform hat, die den dotierten Bereich des zweiten Leitfähigkeitstyps umgibt.
Die Erfindung sieht ferner ein Verfahren zum Herstellen einer Halbleiterspule vor. Ein Silizi­ umsubstrat eines ersten Leitfähigkeitstyps wird vorgesehen. Eine spiralförmige, leitfähige Schicht wird auf dem Siliziumsubstrat ausgebildet. Die spiralförmige, leitfähige Schicht hat mehrere Spiralwindungen mit einem Anschluß an jedem Ende. Ein Ende der spiralförmigen, leitfähigen Schicht ist mit einem Eingangsanschluß verbunden, während das andere Ende mit einem Ausgangsanschluß verbunden ist. Die spiralförmige, leitfähige Schicht kann aus Alu­ minium oder Kupfer bestehen. Ein dotierter Bereich eines zweiten Leitfähigkeitstyps wird in dem Substrat unter der Substratoberfläche ausgebildet. Ein dotierter Bereich des ersten Leit­ fähigkeitstyps wird danach in dem Substrat ausgebildet und umgibt den dotierten Bereich des zweiten Leitfähigkeitstyps. Der dotierte Bereich des ersten Leitfähigkeitstyps ist von dem dotierten Bereichs des zweiten Leitfähigkeitstyps durch einen Abstand getrennt, ohne direkt in Kontakt zu sein. Eine Rückwärtsspannung wird vorgesehen, um den dotierten Bereich des ersten Leitfähigkeitstyps und den dotierten Bereich des zweiten Leitfähigkeitstyps elektrisch zu verbinden. So wird ein Verarmungsbereich zwischen den dotierten Bereichen des ersten und des zweiten Leitfähigkeitstyps gebildet. In Draufsicht erscheint der dotierte Bereich des zweiten Leitfähigkeitstyps als Blattform, während der dotierte Bereich des ersten Leitfähig­ keitstyps eine Ringform hat, welche den dotierten Bereich des zweiten Leitfähigkeitstyps um­ gibt.
Die Erfindung sieht auch ein Verfahren zum Herstellen einer Spule vor. Hierzu wird ein Silis­ ziumsubstrat eines ersten Leitfähigkeitstyps vorgesehen. Eine spiralförmige, leitfähige Schicht wird auf dem Siliziumsubstrat ausgebildet. Die spiralförmige, leitfähige Schicht hat mehrere Spiralwindungen mit einem Anschluß an jedem Ende. Ein Ende der spiralförmigen, leitfähigen Schicht ist mit einem Eingangsanschluß verbunden, während das andere Ende mit einem Ausgangsanschluß verbunden ist. Die spiralförmige, leitfähige Schicht kann aus Alu­ minium oder Kupfer bestehen. Eine dotierte Schicht des ersten Leitfähigkeitstyps wird in dem Substrat unter der spiralförmigen, leitfähigen Schicht ausgebildet. Die Konzentration der Do­ tierungssubstanzen in der dotierten Schicht ist höher als die Konzentration in dem Silizium­ substrat. Die dotierte Schicht hat vorzugsweise eine Tiefe von wenigen Mikrometern (µm) und eine Dotierungskonzentration von etwa 5 × 1019 Atome/cm3.
Sowohl die vorstehende allgemeine Beschreibung als auch die nachfolgende spezielle Be­ schreibung dienen als Beispiele und zur Erläuterung der beanspruchten Erfindung.
Die Erfindung ist im folgenden anhand bevorzugter Ausführungsformen mit Bezug auf die Zeichnung näher erläutert, wobei die Zeichnungen Ausführungsbeispiele der Erfindung zei­ gen und zusammen mit der Beschreibung dazu dienen, die Grundsätze der Erfindung zu er­ läutern. In den Figuren zeigen:
Fig. 1A eine schematische Draufsicht auf eine Spule gemäß einer ersten Ausführungsform der Erfindung;
Fig. 1B eine schematische Schnittdarstellung entlang der Linie I-I in Fig. 1A;
Fig. 2A eine schematische Draufsicht auf eine Spule gemäß einer zweiten Ausführungs­ form der Erfindung; und
Fig. 2B eine schematische Schnittdarstellung entlang der Linie II-II in Fig. 2A.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung beschrieben, wobei in den Zeichnungen Beispiele dargestellt sind. Wo möglich, wurden die gleichen Bezugszeichen in den Zeichnung und der Beschreibung verwendet, um gleiche oder ähnliche Teile zu bezeich­ nen.
Fig. 1 A zeigt eine schematische Draufsicht auf eine Spule gemäß einer ersten Ausführungs­ form der Erfindung. Fig. 1B zeigt eine schematische Schnittdarstellung entlang der Linie I-I in Fig. 1A. Wie in den Fig. 1A und 1B gezeigt, wird ein Substrat 10 vorgesehen, das ein Sili­ ziumsubstrat vom p-Typ oder n-Typ sein kann. Eine Isolationsschicht 12, vorzugsweise eine Schicht aus Siliziumdioxid (SiO2) wird auf dem Substrat 10 ausgebildet. Eine spiralförmige, leitfähige Schicht 14, die aus einem Aluminium- oder Kupfermaterial hergestellt wird, wird auf der Isolationsschicht 12 ausgebildet. Die spiralförmige, leitfähige Schicht 14 umfaßt fer­ ner mehrere spiralförmige Windungen, die eine Spiralstruktur 14a mit einem ersten Ende 14b und einem zweiten Ende 14c bilden. Das erste Ende 14b der spiralförmigen Struktur 14a ist mit einem Eingangsanschluß 16 über eine untere leitfähige Schicht 20 und ein Anschlußele­ ment 14d verbunden. Das zweite Ende 14c ist mit einem Ausgangsanschluß 18 über ein wei­ teres Anschlußelement 14e verbunden. Alternativ kann das erste Ende 14b mit dem Aus­ gangsanschluß 18 über die untere leitfähige Schicht 20 und das Anschlußelement 14d verbun­ den werden, und das zweite Ende 14c kann mit dem Eingangsanschluß 16 über das An­ schlußelement 14e verbunden werden. Die untere leitfähige Schicht 20 ist in der Isolations­ schicht 12 ausgebildet.
Wie in Fig. 1B gezeigt, wird in dem Siliziumsubstrat 10 in einem Oberflächenbereich ein im­ plantierter oder dotierter Bereich 22 ausgebildet. Der Leitfähigkeitstyp des dotierten Bereichs 22 ist zu dem des Siliziumssubstrats 10 entgegengesetzt. Der dotierte Bereich 22 kann z. B. ein N+ dotierter Bereich sein, wenn ein P-Substrat 10 verwendet wird, oder ein P+ dotierter Bereich, wenn ein N-Substrat 10 verwendet wird. Ein zweiter dotierter Bereich 24 mit dem gleichen Leitfähigkeitstyp wie das Siliziumsubstrat 10, z. B. ein P+ dotierter Bereich oder ein N+ dotierter Bereich, wird in dem Substrat 10 unter der freiliegenden Substratoberfläche um den ersten dotierten Bereich 22 herum ausgebildet. Wie gesagt ist die Dotierungskonzentrati­ on des ersten und des zweiten dotierten Bereichs 22 und 24 höher als die des Siliziumsub­ strats 10. Zusätzlich wird der zweite dotierte Bereich 24 von dem ersten dotierten Bereich 22 durch einen Zwischenraum getrennt. Wenn er von oben betrachtet wird, bildet der erste do­ tierte Bereich 22 eine blattartige Struktur, während der zweite dotierte Bereich 24 eine ring­ ähnliche Struktur bildet, welche den ersten dotierten Bereich 22 umgibt. Eine Rückwärtsspan­ nung Vs wird zwischen dem ersten dotierten Bereich 22 und dem zweiten dotierten Bereich 24 angelegt. Es wird z. B. eine positive Spannung an den ersten dotierten Bereich 22 und eine negative Spannung an den zweiten dotierten Bereich 24 angelegt. Alternativ kann der zweite dotierte Bereich 24 geerdet werden, wie in Fig. 1B gezeigt. Das Anlegen einer Rückwärts­ spannung erzeugt einen Verarmungsbereich 26 unter dem ersten dotierten Bereich 22 und in dem Zwischenraum zwischen den dotierten Bereichen 22 und 24. Der Teil der Verarmung 26 unter dem ersten Dotierungsbereich 22 hat eine Tiefe, die vorzugsweise zwischen 0,5 und 18 µm beträgt. Der Verarmungsbereich 26 ist für die Erfindung besonders wichtig, weil der Ver­ armungsbereich 26 eine wirksame Schicht zur Abschirmung der spiralförmigen Spule 14 von dem Siliziumsubstrat 10 ist. Der in dem Siliziumsubstrat 10 induzierte Strom wird dadurch reduziert, und weniger Energie wird verbraucht.
Die Tabellen 1 bis 4 zeigen die Ergebnisse der Simulation einer Spule, die gemäß der ersten Ausführungsform dieser Erfindung aufgebaut ist. Die Ergebnisse werden mit einer dreidimen­ sionalen elektromagnetischen Simulationssoftware erhalten, die von dem US-Unternehmen SONNET EM Corporation geschrieben wurde. Die Spule wird einer Reihe Arbeitsfrequenzen unterworfen, und der Verarmungsbereich 26 hat verschiedene Tiefen. Die Werte des resultie­ renden Wirkwiderstands Reff sind in den Tabellen ebenfalls angegeben. Ein kleinerer Wirk­ widerstand Reff bedeutet, daß der Verlust aufgrund der Spule in dem Substrat kleiner und die Leistung der Spule größer ist. Aus den Tabellen 1 bis 4 kann man leicht erkennen, daß der Wert des Wirkwiderstands Reff um so kleiner wird, je dicker der Verarmungsbereich 26 ist.
Tabelle 1
Werte des Wirkwiderstands für eine Spule von 0,15 nH, die bei verschiedenen Frequenzen und Tiefen der Verarmungsschicht arbeitet, wobei die spiralförmige, leitfähige Schicht der Spule aus einem idealen, verlustlosen Metall hergestellt ist.
Tabelle 2
Werte des Wirkwiderstands für eine Spule, die bei verschiedenen Frequenzen und Tiefen der Verarmungsschicht arbeitet, wobei die spiralförmige, leitfähige Schicht der Spule aus Aluminium mit einer Dicke von 0,6 µm hergestellt ist.
Tabelle 3
Werte des Wirkwiderstand für eine Spule, die bei verschiedenen Frequenzen und Tiefen der Verarmungsschicht arbeitet, wobei die spiralförmige, leitfähige Schicht der Spule aus Kupfer mit einer Dicke von 1,0 µm hergestellt ist.
Tabelle 4
Werte des Wirkwiderstands für eine Spule, die mit verschiedenen Frequenzen und Tiefen der Verarmungsschicht arbeitet, wobei die spiralförmige, leitfähige Schicht der Spule aus Kupfer mit einer Dicke von 2,0 µm hergestellt ist.
Fig. 2A ist eine schematische Draufsicht einer weiteren Spule gemäß einer zweiten Ausführungsform der Erfindung. Fig. 2B ist eine schematische Schnittdarstellung entlang der Linie II-II in Fig. 2A. Wie in den Fig. 2A und 2B gezeigt, wird ein Substrat 30 vorgesehen, z. B. ein p-Siliziumsubstrat. Eine Isolationsschicht 32, vorzugsweise eine Schicht aus Siliziumdioxid, wird über dem Substrat 30 ausgebildet. Eine spiralförmige, leitfähige Schicht 34, die aus ei­ nem Aluminium- oder Kupfermaterial hergestellt wird, wird über der Isolationsschicht 32 ausgebildet. Die spiralförmige, leitfähige Schicht 34 umfaßt mehrere Spiralwindungen, die eine Spiralstruktur 34a mit einem ersten Ende 34b und einem zweiten Ende 34c bilden. Das erste Ende 34b der spiralförmigen Struktur 34a ist mit einem Eingangsanschluß 36 über eine untere leitfähige Schicht 40 und ein Anschlußelement 34d verbunden. Das zweite Ende 34c ist mit einem Ausgangsanschluß 38 über ein weiteres Anschlußelement 34e verbunden. Alter­ nativ kann das erste Ende 34b mit dem Ausgangsanschluß 38 verbunden sein, und das zweite Ende 34c wird dann mit dem Eingangsanschluß 36 verbunden. Die untere leitfähige Schicht 40 ist in der Isolationsschicht 32 ausgebildet.
Wie in Fig. 2B gezeigt, wird eine dotierte Schicht 42, wie ein P+ dotierter Bereich, in dem Substrat unter der freiliegenden Substratoberfläche unter der spiralförmigen, leitfähigen Schicht 34 mittels Ionenimplantation ausgebildet. Der Leitfähigkeitstyp der dotierten Schicht 42 ist identisch zu dem des Siliziumsubstrats 30, die Dotierungskonzentration des dotierten Bereichs 42 ist jedoch höher als die des Siliziumsubstrats 30. Die dotierte Schicht 42 hat vor­ zugsweise eine Dotierungskonzentration von etwa 5 × 1019 Atome/cm3 und eine Tiefe von ei­ nigen Mikrometern. Der Zweck der dotierten Schicht 42 ist die Isolation der spiralförmigen Spule 34 von dem Siliziumsubstrat 30, so daß der in dem Substrat 30 induzierte Strom und somit die Größe der beim Betrieb verschwendeten Energie reduziert wird. Wenn die dotierte Schicht 42 z. B. eine Tiefe von ungefähr 2,0 µm hat, ist der Wirkwiderstand Reff ungefähr gleich wie bei einer Dicke der Verarmungsschicht von 6,0 µm bei der ersten Ausführungs­ form. In der Tabelle 5 sind die Ergebnisse der Simulation für eine Spule zusammengefaßt, die gemäß der zweiten Ausführungsform dieser Erfindung hergestellt wurde.
Tabelle 5
Werte des Wirkwiderstands für eine Spule von 0,15 nH, die bei verschiedenen Frequenzen und Tiefen der Verarmungsschicht arbeitet, wobei die spiralförmige, leitfähige Schicht der Spule aus Kupfer mit einer Dicke von 2,0 µm hergestellt ist
Der Fachmann wird erkennen, daß zahlreiche Modifikationen und Abänderungen an der er­ findungsgemäßen Struktur vorgenommen werden können, ohne den Bereich der Erfindung zu verlassen. Die Erfindung soll somit alle Modifikationen und Abänderungen umfassen, die in den Bereich der folgenden Ansprüche und ihrer Äquivalente fallen. Die in der vorstehenden Beschreibung, den Ansprüchen und der Zeichnung offenbarten Merkmale können sowohl einzeln als auch in unterschiedlicher Kombination für die Verwirklichung der Erfindung in ihren verschiedenen Ausgestaltungen von Bedeutung sein.

Claims (47)

1. Verfahren zum Herstellen einer Spule, welche den Energieverlust durch ein darunterlie­ gendes Substrat reduzieren kann, mit folgenden Verfahrensschritten:
Vorsehen eines Substrats (10) eines ersten Leitfähigkeitstyps;
Ausbilden einer spiralförmigen leitfähigen Schicht (14) über dem Substrat, wobei die spi­ ralförmige leitfähige Schicht (14) mehrere Spiralwindungen mit einem ersten Ende (14b) und einem zweiten Ende (14c) aufweist, wobei das erste Ende mit einem Eingangsan­ schluß (16) und das zweite Ende mit einem Ausgangsanschluß (18) verbunden ist;
Ausbilden eines dotierten Bereichs (22) eines zweiten Leitfähigkeitstyps in dem Substrat (10) unter der spiralförmigen leitfähigen Schicht (14);
Ausbilden eines dotierten Bereichs (24) des ersten Leitfähigkeitstyps in dem Substrat (10) unter der freiliegenden Oberfläche, wobei der dotierte Bereich (24) des ersten Leitfähig­ keitstyps den dotierten Bereich (22) des zweiten Leitfähigkeitstyps umgibt, jedoch durch einen Zwischenraum von diesem getrennt ist; und
Anlegen einer Rückwärtsspannung zwischen dem dotierten Bereich (24) des ersten Leit­ fähigkeitstyps und dem dotierten Bereich (22) des zweiten Leitfähigkeitstyps, um einen Verarmungsbereich (26) unter dem dotierten Bereich (22) des zweiten Leitfähigkeitstyps und in dem Zwischenraum zwischen dem dotierten Bereich (24) des ersten Leitfähig­ keitstyps und dem dotierten Bereich (22) des zweiten Leitfähigkeitstyps zu bilden.
2. Verfahren nach Anspruch 1, bei dem das Substrat (10) ein Siliziumsubstrat umfaßt.
3. Verfahren nach Anspruch 1 oder 2, bei dem vor dem Ausbilden der spiralförmigen leitfä­ higen Schicht (14) über dem Substrat (10) ein Isolationsmaterial über dem Substrat (10) aufgebracht wird, um eine Isolationsschicht (12) zu bilden.
4. Verfahren nach Anspruch 3, bei dem das Ausbilden der Isolationsschicht (12) das Auf­ bringen von Siliziumdioxid umfaßt.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die spiralförmig leitfähige Schicht (14) unter Verwendung von Aluminium ausgebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, bei dem die spiralförmig leitfähige Schicht (14) unter Verwendung von Kupfer ausgebildet wird.
7. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Verarmungsbereich (26) unter dem dotierten Bereich (22) des zweiten Leitfähigkeitstyps eine Tiefe zwischen 0,5 und 18 µm hat.
8. Verfahren nach einem der vorangehenden Ansprüche, bei dem das Substrat (10) des ersten Leitfähigkeitstyps ein P--Substrat ist, der dotierte Bereich (22) des zweiten Leitfähig­ keitstyps ein N+-Bereich ist, und der dotierte Bereich (24) des ersten Leitfähigkeitstyps ein P+-Bereich ist.
9. Verfahren nach einem der vorangehenden Ansprüche, bei dem der dotierte Bereich (22) des zweiten Leitfähigkeitstyps eine blattähnliche Struktur in dem Substrat (10) unter der freiliegenden Substratoberfläche bildet.
10. Verfahren nach einem der vorangehenden Ansprüche, bei dem der dotierte Bereich (24) des ersten Leitfähigkeitstyps eine ringähnliche Struktur in dem Substrat (10) um den do­ tierten Bereich (22) des zweiten Leitfähigkeitstyps herum bildet.
11. Spule, welche den Energieverlust durch ein darunterliegendes Substrat reduzieren kann, mit folgenden Merkmalen:
ein Substrat (30) eines ersten Leitfähigkeitstyps;
eine spiralförmige leitfähige Schicht (34), die über dem Substrat ausgebildet ist, wobei die spiralförmige leitfähige Schicht mehrere spiralförmige Windungen mit einem ersten Ende (34b) und einem zweiten Ende (34c) aufweist, wobei das erste Ende mit einem Eingangs­ anschluß (36) und das zweite Ende mit einem Ausgangsanschluß (38) verbunden ist; und
eine dotierte Schicht (42) des ersten Leitfähigkeitstyps unter einer freiliegenden Substrat­ oberfläche unter der spiralförmigen leitfähigen Schicht (34), wobei die Konzentration der Dotierungssubstanzen in der dotierten Schicht (42) höher als die Konzentration der Dotie­ rungssubstanzen in dem Substrat (30) ist.
12. Spule nach Anspruch 11, bei der das Material zum Ausbilden des Substrats (30) Silizium umfaßt.
13. Spule nach Anspruch 11 oder 12, bei der eine zusätzliche Isolationsschicht (32) zwischen dem Substrat (30) und der spiralförmigen leitfähigen Schicht (34) ausgebildet ist.
14. Spule nach Anspruch 13, bei der das Material zum Ausbilden der Isolationsschicht (34) Siliziumdioxid umfaßt.
15. Spule nach einem der Ansprüche 11 bis 14, bei der das Material zum Ausbilden der spiral­ förmigen leitfähigen Schicht (34) Aluminium umfaßt.
16. Spule nach einem der Ansprüche 11 bis 14, bei der das Material zum Ausbilden der spiral­ förmigen leitfähigen Schicht (34) Kupfer umfaßt.
17. Spule nach einem der Ansprüche 11 bis 16, bei der die dotierte Schicht (42) in dem Sub­ strat eine Dicke von einigen Mikrometern (µm) aufweist.
18. Spule nach einem der Ansprüche 11 bis 17, bei der die dotierte Schicht (42) eine Dotie­ rungskonzentration von etwa 5 × 1019 Atome/cm3 aufweist.
19. Spule nach einem der Ansprüche 11 bis 18, bei der das Substrat (10) des ersten Leitfähig­ keitstyps ein P--Substrat ist und die dotierte Schicht (42) des ersten Leitfähigkeitstyps ein P+-Bereich ist.
20. Verfahren zum Herstellen einer Spule, welche den Energieverlust durch ein darunter lie­ gendes Substrat reduzieren kann, mit folgenden Verfahrensschritten:
Vorsehen eines Substrats (30) eines ersten Leitfähigkeitstyps;
Ausbilden einer spiralförmigen leitfähigen Schicht (34) über dem Substrat (30), wobei die spiralförmige leitfähige Schicht (34) mehrere Spiralwindungen mit einem ersten Ende (34b) und einem zweiten Ende (34c) aufweist, wobei das erste Ende mit einem Eingangs­ anschluß (36) und das zweite Ende mit einem Ausgangsanschluß (38) verbunden ist;
Implantieren von Ionen zum Ausbilden einer dotierten Schicht (42) des ersten Leitfähig­ keitstyps in dem Substrat (30) unter der freiliegenden Substratoberfläche unter der spiral­ förmigen leitfähigen Schicht (34), wobei die Dotierungskonzentration in der dotierten Schicht (42) höher ist als die Dotierungskonzentration in dem Substrat (30).
21. Verfahren nach Anspruch 20, bei dem das Substrat (30) ein Siliziumsubstrat umfaßt.
22. Verfahren nach Anspruchs 20 oder 21, bei dem vor dem Ausbilden der spiralförmigen leitfähigen Schicht (34) über dem Substrat (30) ein Isolationsmaterial über das Substrat (34) aufgebracht wird, um eine Isolationsschicht (32) auszubilden.
23. Verfahren nach Anspruch 22; bei dem das Ausbilden der Isolationsschicht (32) das Auf­ bringen von Siliziumdioxid umfaßt.
24. Verfahren nach einem der Ansprüche 20 bis 23, bei dem die spiralförmige leitfähige Schicht (34) unter Verwendung von Aluminium ausgebildet wird.
25. Verfahren nach einem der Ansprüche 20 bis 23, bei dem die spiralförmige leitfähige Schicht (34) unter Verwendung von Kupfer ausgebildet wird.
26. Verfahren nach einem der Ansprüche 20 bis 25, bei dem die dotierte Schicht (42) in dem Substrat eine Dicke von einigen Mikrometern (µm) aufweist.
27. Verfahren nach einem der Ansprüche 20 bis 26, bei dem die dotierte Schicht (42) eine Dotierungskonzentration von ungefähr 5 × 1019 Atome/cm3 aufweist.
28. Verfahren nach einem der Ansprüche 20 bis 27, bei dem das Substrat (30) des ersten Leit­ fähigkeitstyps ein P--Substrat ist und die dotierte Schicht (42) des ersten Leitfähigkeits­ typs ein P+-Bereich ist.
29. Halbleiterspule, welche den Energieverlust durch ein darunter liegendes Substrat reduzie­ ren kann, mit folgenden Merkmalen:
ein Substrat (10) eines ersten Leitfähigkeitstyps;
eine spiralförmige leitfähige Schicht (14), die über dem Substrat (10) ausgebildet ist, wo­ bei die spiralförmige leitfähige Schicht mehrere Spiralwindungen mit einem ersten Ende (14b) und einem zweiten Ende (14c) aufweist, wobei das erste Ende (14b) mit einem Ein­ gangsanschluß (16) und das zweite Ende (14c) mit einem Ausgangsanschluß (18) verbun­ den ist;
ein dotierter Bereich (22) eines zweiten Leitfähigkeitstyps in dem Substrat (10) in der Nä­ he einer Oberfläche des Substrats unter der spiralförmigen leitfähigen Schicht (14);
ein dotierter Bereich (24) des ersten Leitfähigkeitstyps in dem Substrat (10), wobei der dotierte Bereich (24) des ersten Leitfähigkeitstyps den dotierten Bereich (22) des zweiten Leitfähigkeitstyps umgibt und durch einen Zwischenraum von diesem getrennt ist.
30. Spule nach Anspruch 29, bei der das Material zum Herstellen des Substrats Silizium um­ faßt.
31. Spule nach Anspruch 29 oder 30, bei der eine zusätzlich Isolationsschicht (12) zwischen dem Substrat (10) und der spiralförmigen leitfähigen Schicht (14) ausgebildet ist.
32. Spule nach Anspruch 31 bei der das Material zum Herstellen der Isolationsschicht (12) Siliziumdioxid umfaßt.
33. Spule nach einem der Ansprüche 29 bis 32, bei der das Material zum Ausbilden der spiral­ förmigen leitfähigen Schicht (14) Aluminium umfaßt.
34. Spule nach einem der Ansprüche 29 bis 32, bei der das Material zum Ausbilden der spiral­ förmigen leitfähigen Schicht (14) Kupfer umfaßt.
35. Spule nach einem der Ansprüche 29 bis 34, bei der die Tiefe des Verarmungsbereiches (26) unter dem dotierten Bereich (22) des zweiten Leitfähigkeitstyps etwa 0,5 bis 18 µm beträgt.
36. Spule nach einem der Ansprüche 29 bis 35, bei der das Substrat (10) des ersten Leitfähig­ keitstyps ein P--Substrat ist, der dotierte Bereich (22) des zweiten Leitfähigkeitstyps ein N+-Bereich ist, und der dotierte Bereich (24) des ersten Leitfähigkeitstyps ein P+-Bereich ist.
37. Spule nach einem der Ansprüche 29 bis 36, bei der der dotierte Bereich (22) des zweiten Leitfähigkeitstyps eine blattähnliche Struktur gerade unter der freiliegenden Oberfläche des Substrats (10) bildet.
38. Spule nach einem der Ansprüche 29 bis 37, bei der der dotierte Bereich (22) des ersten Leitfähigkeitstyps eine ringähnliche Struktur um den dotierten Bereich (22) des zweiten Leitfähigkeitstypes herum bildet.
39. Spule, die den Energieverlust durch ein darunter liegendes Substrat reduzieren kann, mit folgenden Merkmalen:
ein Substrat (30) eines ersten Leitfähigkeitstyps;
eine spiralförmige leitfähige Schicht (34), die über dem Substrat (30) ausgebildet ist, wo­ bei die spiralförmige leitfähige Schicht (34) mehrere Spiralwindungen mit einem ersten Ende (34b) und einem zweiten Ende (34c) aufweist, wobei das erste Ende mit einem Ein­ gangsanschluß (36) und das zweite Ende mit einem Ausgangsanschluß (38) verbunden ist; und
eine dotierte Schicht (42) des ersten Leitfähigkeitstyps unter einer freiliegenden Oberflä­ che unter der spiralförmigen leitfähigen Schicht (34), wobei die Konzentration der Dotie­ rungssubstanzen in der dotierten Schicht (42) höher ist als die Konzentration der Dotie­ rungssubstanzen in dem Substrat (30).
40. Spule nach Anspruch 39, bei der das Material zum Herstellen des Substrats (30) Silizium umfaßt.
41. Spule nach Anspruch 39 oder 40, bei der eine zusätzliche Isolationsschicht (32) zwischen dem Substrat (30) und der spiralförmigen leitfähigen Schicht (34) ausgebildet ist.
42. Spule nach Anspruch 41, bei der das Material zum Herstellen der Isolationsschicht (32) Siliziumdioxid umfaßt.
43. Spule nach einem der Ansprüche 39 bis 42, bei der das Material zum Herstellen der spiral­ förmigen leitfähigen Schicht (34) Aluminium umfaßt.
44. Spule nach einem der Ansprüche 39 bis 42, bei der das Material zum Herstellen der spiral­ förmigen leitfähigen Schicht (34) Kupfer umfaßt.
45. Spule nach einem der Ansprüche 39 bis 44, bei der die dotierte Schicht (42) in dem Sub­ strat (30) eine Dicke von einigen Mikrometer (µm) hat.
46. Spule nach einem der Ansprüche 39 bis 45, bei der die dotierte Schicht (42) eine Dotie­ rungskonzentration von ungefähr 5 × 1019 Atome/cm3 aufweist.
47. Spule nach einem der Ansprüche 39 bis 46, bei der das Substrat (30) des ersten Leitfähig­ keitstyps ein P--Substrat ist und die dotierte Schicht (42) des ersten Leitfähigkeitstyps ein P+-Bereich ist.
DE19940035A 1999-08-12 1999-08-24 Spule und Verfahren zum Herstellen einer Spule Ceased DE19940035A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
GB9919091A GB2353139B (en) 1999-08-12 1999-08-12 Inductor and method of manufacturing the same
US09/375,672 US6201289B1 (en) 1999-08-12 1999-08-17 Method of manufacturing an inductor
US09/375,688 US6242791B1 (en) 1999-08-12 1999-08-17 Semiconductor inductor
DE19940035A DE19940035A1 (de) 1999-08-12 1999-08-24 Spule und Verfahren zum Herstellen einer Spule
NL1012960A NL1012960C2 (nl) 1999-08-12 1999-09-02 Inductor en werkwijze voor het vervaardigen daarvan.
FR9911186A FR2798219B1 (fr) 1999-08-12 1999-09-07 Inductance et procede de fabrication
FR9914756A FR2798220B1 (fr) 1999-08-12 1999-11-23 Inductance et procede de fabrication

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
GB9919091A GB2353139B (en) 1999-08-12 1999-08-12 Inductor and method of manufacturing the same
US09/375,672 US6201289B1 (en) 1999-08-12 1999-08-17 Method of manufacturing an inductor
US09/375,688 US6242791B1 (en) 1999-08-12 1999-08-17 Semiconductor inductor
DE19940035A DE19940035A1 (de) 1999-08-12 1999-08-24 Spule und Verfahren zum Herstellen einer Spule
NL1012960A NL1012960C2 (nl) 1999-08-12 1999-09-02 Inductor en werkwijze voor het vervaardigen daarvan.
FR9911186A FR2798219B1 (fr) 1999-08-12 1999-09-07 Inductance et procede de fabrication
FR9914756A FR2798220B1 (fr) 1999-08-12 1999-11-23 Inductance et procede de fabrication

Publications (1)

Publication Number Publication Date
DE19940035A1 true DE19940035A1 (de) 2001-03-01

Family

ID=27561767

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19940035A Ceased DE19940035A1 (de) 1999-08-12 1999-08-24 Spule und Verfahren zum Herstellen einer Spule

Country Status (5)

Country Link
US (2) US6242791B1 (de)
DE (1) DE19940035A1 (de)
FR (2) FR2798219B1 (de)
GB (1) GB2353139B (de)
NL (1) NL1012960C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552829B2 (en) 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US8178435B2 (en) 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6356183B1 (en) * 1999-08-17 2002-03-12 United Microelectronics Corp. Method of manufacturing an inductor
SG98398A1 (en) 2000-05-25 2003-09-19 Inst Of Microelectronics Integrated circuit inductor
US6441442B1 (en) * 2000-05-30 2002-08-27 Programmable Silicon Solutions Integrated inductive circuits
US6917095B1 (en) 2000-05-30 2005-07-12 Altera Corporation Integrated radio frequency circuits
US6420773B1 (en) * 2000-10-04 2002-07-16 Winbond Electronics Corp. Multi-level spiral inductor structure having high inductance (L) and high quality factor (Q)
US6373121B1 (en) * 2001-03-23 2002-04-16 United Microelectronics Corp. Silicon chip built-in inductor structure
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6833781B1 (en) 2002-06-27 2004-12-21 National Semiconductor Corporation High Q inductor in multi-level interconnect
US7492463B2 (en) * 2004-04-15 2009-02-17 Davidson Instruments Inc. Method and apparatus for continuous readout of Fabry-Perot fiber optic sensor
US20050251234A1 (en) 2004-05-07 2005-11-10 John Kanzius Systems and methods for RF-induced hyperthermia using biological cells and nanoparticles as RF enhancer carriers
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
EP1681540A1 (de) * 2004-12-21 2006-07-19 Davidson Instruments, Inc. Mehrkanalarrayprozessor
US7864329B2 (en) 2004-12-21 2011-01-04 Halliburton Energy Services, Inc. Fiber optic sensor system having circulators, Bragg gratings and couplers
US20060274323A1 (en) * 2005-03-16 2006-12-07 Gibler William N High intensity fabry-perot sensor
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
CN1901161B (zh) 2005-07-22 2010-10-27 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7705421B1 (en) 2005-11-18 2010-04-27 National Semiconductor Corporation Semiconductor die with an integrated inductor
WO2007109336A2 (en) * 2006-03-22 2007-09-27 Davidson Instruments, Inc. Apparatus for continuous readout of fabry-perot fiber optic sensor
US7684051B2 (en) * 2006-04-18 2010-03-23 Halliburton Energy Services, Inc. Fiber optic seismic sensor based on MEMS cantilever
US7743661B2 (en) 2006-04-26 2010-06-29 Halliburton Energy Services, Inc. Fiber optic MEMS seismic sensor with mass supported by hinged beams
JP4878502B2 (ja) * 2006-05-29 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
US8115937B2 (en) 2006-08-16 2012-02-14 Davidson Instruments Methods and apparatus for measuring multiple Fabry-Perot gaps
WO2008091645A1 (en) * 2007-01-24 2008-07-31 Davidson Energy Transducer for measuring environmental parameters
US20080186123A1 (en) * 2007-02-07 2008-08-07 Industrial Technology Research Institute Inductor devices
US8129817B2 (en) * 2008-12-31 2012-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Reducing high-frequency signal loss in substrates
US8546907B2 (en) * 2009-04-15 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced transmission lines for radio frequency applications

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272660A (ja) * 1988-09-07 1990-03-12 Kawasaki Steel Corp 半導体装置
US5500552A (en) * 1993-07-26 1996-03-19 T.I.F. Co., Ltd. LC element, semiconductor device and LC element manufacturing method
TW275152B (de) * 1993-11-01 1996-05-01 Ikeda Takeshi
US5497028A (en) * 1993-11-10 1996-03-05 Ikeda; Takeshi LC element and semiconductor device having a signal transmission line and LC element manufacturing method
TW267260B (de) * 1993-12-29 1996-01-01 Tif Kk
GB2301706A (en) * 1995-06-01 1996-12-11 Plessey Semiconductors Ltd Intergrated inductor arrangement
US5760456A (en) * 1995-12-21 1998-06-02 Grzegorek; Andrew Z. Integrated circuit compatible planar inductors with increased Q
US6008713A (en) * 1996-02-29 1999-12-28 Texas Instruments Incorporated Monolithic inductor
US5736749A (en) * 1996-11-19 1998-04-07 Lucent Technologies Inc. Integrated circuit device with inductor incorporated therein
KR100243658B1 (ko) * 1996-12-06 2000-02-01 정선종 기판 변환기술을 이용한 인덕터 소자 및 그 제조 방법
US5936299A (en) * 1997-03-13 1999-08-10 International Business Machines Corporation Substrate contact for integrated spiral inductors
EP0940849A1 (de) * 1998-03-05 1999-09-08 Interuniversitair Micro-Elektronica Centrum Vzw Verlustarmes elektrisch-leitendes Muster auf einem Substrat und dessen Herstellungsverfahren
JP3942264B2 (ja) * 1998-03-11 2007-07-11 富士通株式会社 半導体基板上に形成されるインダクタンス素子
US6133079A (en) * 1999-07-22 2000-10-17 Chartered Semiconductor Manufacturing Ltd. Method for reducing substrate capacitive coupling of a thin film inductor by reverse P/N junctions

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8552829B2 (en) 2010-11-19 2013-10-08 Infineon Technologies Austria Ag Transformer device and method for manufacturing a transformer device
US9245684B2 (en) 2010-11-19 2016-01-26 Infineon Technologies Austria Ag Method for manufacturing a transformer device on a glass substrate

Also Published As

Publication number Publication date
GB2353139B (en) 2001-08-29
US6201289B1 (en) 2001-03-13
US6242791B1 (en) 2001-06-05
FR2798220B1 (fr) 2001-11-16
GB2353139A9 (en) 2001-06-21
GB2353139A (en) 2001-02-14
FR2798219A1 (fr) 2001-03-09
FR2798219B1 (fr) 2002-06-28
FR2798220A1 (fr) 2001-03-09
GB9919091D0 (en) 1999-10-13
NL1012960C2 (nl) 2001-03-05

Similar Documents

Publication Publication Date Title
DE19940035A1 (de) Spule und Verfahren zum Herstellen einer Spule
DE2721397C3 (de) Verfahren zur Herstellung eines mindestens eine Planardiode enthaltenden HF-Halbleiterbauelementes
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
EP0000384A1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE2541548A1 (de) Isolierschicht-feldeffekttransistor und verfahren zu dessen herstellung
DE19951993A1 (de) Halbleiter-Isolator-Struktur mit reduzierter Störkapazität und ein Verfahren zu deren Herstellung
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2928923A1 (de) Halbleitervorrichtung
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
DE3021042C2 (de) Widerstandselement mit hoher Durchbruchsspannung für integrierte Schaltungen
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE602005005189T2 (de) Elektronische einrichtung
DE19953620A1 (de) Niederspannungs-MOSFET und Verfahren zu seiner Herstellung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE2541651C2 (de) Verfahren zur Herstellung einer Ladungsübertragungsanordnung
DE102007056741B4 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2250918A1 (de) Leistungstransistor-chiptraeger
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE19537375A1 (de) Dünnschichtfilter für akustische Oberflächenwellen und Verfahren zu dessen Herstellung
DE19709007A1 (de) Halbleitereinrichtung mit MOS-Kondensator und Herstellungsverfahren derselben
DE19609449C2 (de) Hochfrequenz-Schaltungseinrichtung und Verfahren zum Herstellen einer Hochfrequenz-Schaltungseinrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection