DE19951491B4

DE19951491B4 - Verringerung der Leistungsaufnahme bei medizinischen Vorrichtungen, bei denen mehrere digitale Signalprozessoren verwendet werden und zugehörige Verfahren

Info

Publication number: DE19951491B4
Application number: DE19951491A
Authority: DE
Inventors: David L. Fridley Thompson
Original assignee: Medtronic Inc
Current assignee: Medtronic Inc
Priority date: 1998-10-28
Filing date: 1999-10-26
Publication date: 2006-04-20
Anticipated expiration: 2019-10-27
Also published as: FR2788897B1; US6023641A; DE19951491A1; FR2788897A1; US6185460B1

Abstract

Medizinische Vorrichtung, aufweisend:
ein erstes digitales Signalverarbeitungssystem, das mindestens eine erste analoge Eingabe empfängt, wobei das erste digitale Signalverarbeitungssystem einen ersten digitalen Signalprozessor aufweist, der bei einer ersten Taktfrequenz Daten verarbeitet, die mindestens die erste analoge Eingabe repräsentieren, um während eines vorgegebenen Zeitraums mindestens eine erste Funktion auszuführen, und
ein zweites digitales Signalverarbeitungssystem, das mindestens eine zweite analoge Eingabe empfängt, wobei das zweite digitale Signalverarbeitungssystem einen zweiten digitalen Signalprozessor aufweist, der bei einer zweiten Taktfrequenz Daten verarbeitet, die mindestens die zweite analoge Eingabe repräsentieren, um während des vorgegebenen Zeitraums mindestens eine zweite Funktion auszuführen,
wobei die erste und die zweite Taktfrequenz derart sind, daß die vom ersten und vom zweiten digitalen Signalprozessor beim Ausführen der ersten und der zweiten Funktion aufgenommene Leistung geringer ist als die Leistung, die aufgenommen werden würde, falls nur einer von dem ersten und dem zweiten digitalen Signalprozessor sowohl die erste als auch...

Description

Gebiet der Erfindung
Die vorliegende Erfindung bezieht sich auf die Leistungsaufnahme von Anordnungen integrierter Schaltungen in der Art von in medizinischen Vorrichtungen, insbesondere implantierbaren Vorrichtungen, verwendeten Schaltungen. Die vorliegende Erfindung betrifft insbesondere die Verwendung mehrerer digitaler Signalprozessoren bei solchen Schaltungsanordnungen, um die Leistungsaufnahme zu verringern.
Hintergrund der Erfindung
Bei verschiedenen Vorrichtungen ist ein Betrieb mit einer niedrigen Leistungsaufnahme erforderlich. Beispielsweise ist bei tragbaren Kommunikationsvorrichtungen eine solche niedrige Leistungsaufnahme erforderlich, und es ist insbesondere bei implantierbaren medizinischen Vorrichtungen die Fähigkeit zu einem Betrieb bei niedriger Leistungsaufnahme erforderlich. Hinsichtlich implantierbarer medizinischer Vorrichtungen, beispielsweise Mikroprozessor-gestützter implantierbarer kardialer Vorrichtungen, wie implantierbarer Schrittmacher und Defibrillatoren, sei bemerkt, daß sie bei niedrigerer Leistungsaufnahme arbeiten müssen, um die Batterielebensdauer und die Langlebigkeit der Vorrichtung zu erhöhen.
Solche Vorrichtungen mit niedriger Leistungsaufnahme sind im allgemeinen unter Verwendung der Technologie komplementärer Metalloxidhalbleiter (CMOS-Technologie) ausgelegt. Die CMOS-Technologie wird im allgemeinen verwendet, weil diese Technologie die Eigenschaft einer im wesentlichen verschwindenden "statischen" Leistungsaufnahme aufweist.
Die Leistungsaufnahme von CMOS-Schaltungen besteht im wesentlichen aus zwei Faktoren, nämlich der "dynamischen" Leistungsaufnahme und der statischen Leistungsaufnahme. Die statische Leistungsaufnahme ist ausschließlich auf Leckströme zurückzuführen, weil der Ruhestrom dieser Schaltungen null ist. Die dynamische Leistungsaufnahme ist der dominante Faktor der Leistungsaufnahme bei der CMOS-Technologie. Die dynamische Leistungsaufnahme ist im wesentlichen auf den Strom zurückzuführen, der zum Laden interner Kapazitäten und von Lastkapazitäten während des Schaltens, also zum Laden und Entladen dieser Kapazitäten, erforderlich ist. Die dynamische Leistung (P) ist äquivalent zu 1/2CV_DD ²F, wobei C eine Knotenkapazität ist, F die Takt- oder Schaltfrequenz ist und V_DD die Versorgungsspannung für die CMOS-Schaltung ist. Wie anhand der Formel zum Berechnen der dynamischen Leistung (P) ersichtlich ist, ist diese dynamische Leistungsaufnahme von CMOS-Schaltungen zum Quadrat der Versorgungsspannung (V_DD) proportional. Weiterhin ist die dynamische Leistung (P) zur Schalt- oder Taktfrequenz (F) proportional.
Es war nach der Formel für die dynamische Leistungsaufnahme bei integrierten CMOS-Schaltungsanordnungen herkömmlicherweise wirksam, die Versorgungsspannung für eine ganze Vorrichtung (beispielsweise eine Hybridvorrichtung) oder eine integrierte Schaltung (IC) zu vermindern, also die Schaltung bei niedrigen Versorgungsspannungen zu betreiben, um die Leistungsaufnahme für solche Anordnungen zu verringern. Beispielsweise wurde bei einer Vorrichtung von etwa 1979 eine IC-Schaltungsanordnung durch eine Lithiumiodzelle und nicht durch die zwei Zellen gespeist, die typischerweise bei Vorrichtungen aus dem Stand der Technik verwendet werden. Hierdurch wurde die Versorgungsspannung von 5,6 Volt auf 2,8 Volt verringert, wodurch der zusätzliche Strom verringert wurde. Spannungen, die größer als 2,8 Volt sein mußten, wurden durch einen Spannungsverdoppler oder alternativ durch eine Ladungspumpe erzeugt (beispielsweise Ausgangsstimulierimpulse). Weiterhin wurde beispielsweise bei einer Vorrichtung von etwa 1983 eine Logikschaltungsanordnung durch einen Spannungsregler gespeist, der die IC-Versorgungsspannung als eine Versorgungsspannung in Form einer "Summe von Schwellenwerten" steuerte. Dieser Regler lieferte der IC eine Versorgungsspannung (d.h. V_DD), die um einige Hundert Millivolt über der Summe der n-Kanal- und der p-Kanal-Schwellenwerte der die IC bildenden CMOS-Transistoren lag. Dieser Regler war hinsichtlich Herstellungsschwankungen der Transistorschwellenwerte selbstkalibrierend.
Andere Vorrichtungen weisen auf verschiedene andere Arten eine verringerte Leistungsaufnahme auf. Beispielsweise weisen verschiedene Vorrichtungsanordnungen abschaltbare Analogblöcke und/oder ausschaltbare Taktgeber für Logikblöcke, die zu bestimmten Zeiten nicht verwendet werden, auf, wodurch die Leistungsaufnahme verringert wird. Weiterhin wurde beispielsweise bei Mikroprozessor-gestützten Vorrichtungen in der Vergangenheit eine "Bursttakt"-Anord nung zum Betreiben eines Mikroprozessors bei einer sehr hohen Taktrate (beispielsweise in etwa 500–1000 Kilohertz (kHz)) für relativ kurze Zeiträume verwendet, um den Vorteil eines "Tastgrads" zum Verringern der durchschnittlichen Stromentnahme zu gewinnen. Ein viel niederfrequenterer Takt (beispielsweise in etwa 32 kHz) wird für andere Schaltungsanordnungen und/oder den Prozessor verwendet, wenn er sich nicht im Modus der hohen Taktrate, also im Burst-Taktmodus befindet. Bei vielen bekannten Prozessor-gestützten implantierten Vorrichtungen werden die Burst-Takttechniken verwendet.

Einige der Veranschaulichung dienende Beispiele, die die Verwendung eines Bursttakts beschreiben, sind im am 31. Dezember 1985 Vollmann u.a. erteilten US-Patent 4 561 442 mit dem Titel "Implantable Cardiac Pacer With Discontinuous Microprocessor Programmable Anti Tachycardia Mechanisms and Patient Data Telemetry", im am 11. Juni 1991 Russie erteilten US-Patent 5 022 395 mit dem Titel "Implantable Cardiac Device With Dual Clock Control of Microprocessor", im am 14. Februar 1995 Yomtov u.a. erteilten US-Patent 5 388 578 mit dem Titel "improved Electrode System For Use With An Implantable Cardiac Patient Monitor" und im am 13. Oktober 1992 Bennet u.a. erteilten US-Patent 5 154 170 mit dem Titel "Optimization for Rate Responsive Cardiac Pacemaker" gegeben.

1 ist eine graphische Darstellung der Energie-/Verzögerung gegenüber der Versorgungsspannung für CMOS-Schaltungen, wie einen in 2 zur Veranschaulichung dargestellten CMOS-Invertierer 10. Der Invertierer 10 ist mit einer Versorgungsspannung V_DD versehen, die an die Source-Elektrode eines PMOS-Feldeffekttransistors (FET) 12 angeschlossen ist. Die Drain-Elektrode des PMOS-FETs 12 ist an die Drain-Elektrode eines NMOS-FETs 14 angeschlossen, dessen Source-Elektrode an Masse gelegt ist. In dieser Konfiguration wird eine an beide Gate-Elektroden der FETs 12, 14 angelegte Eingangsspannung V_i invertiert, und es wird eine Ausgangsspannung V₀ erzeugt. Einfach ausgedrückt wird ein Taktzyklus oder eine Logikpegeländerung zum Invertieren der Eingabe V_i zu V₀ verwendet.

Wie in 1 dargestellt ist, wird die logische Verzögerung der Schaltung drastisch erhöht, wenn die Versorgungsspannung auf nahezu ein Volt verringert wird, wie durch eine Verzögerungslinie 16 und eine Energie/Verzögerung-Linie 18 dargestellt ist. Dabei ist ein kontinuierliches Verringern der Versorgungsspannung (V_DD) auf niedrigere Pegel praktisch nicht durchführbar, weil höhere Versorgungsspannungen erforderlich sind, wenn ein Betrieb mit höherer Frequenz notwendig ist. Beispielsweise müssen CMOS-Logikschaltungen im allgemeinen periodisch Funktionen bei einer höheren Frequenz, beispielsweise einer Burst-Taktfrequenz, bereitstellen. Wenn die Versorgungsspannung (V_DD) jedoch vermindert wird, wird dieser Energieverbrauch um das Quadrat der Versorgungsspannung (V_DD) verringert, wie durch eine Energieverbrauchslinie 20 dargestellt ist. Daher ist zum Erreichen einer höheren Geschwindigkeit eine höhere Versorgungsspannung (V_DD) erforderlich, was einer niedrigen Leistungsaufnahme direkt entgegensteht.

Auch andere Probleme sind bei Verwendung niedrigerer Versorgungsspannungen (V_DD) für CMOS-Schaltungsanordnungen offensichtlich. Wenn eine niedrigere Versorgungsspannung ausgewählt wird, können insbesondere bei niedrigeren Frequenzen erhöhte statische Leckstromverluste auftreten.

Verschiedene Techniken zum Verringern der Leistungsaufnahme von Vorrichtungen sind im Stand der Technik bekannt, wobei einige Beispiele dazu zumindest in einigen der in der weiter unten angegebenen Tabelle 1 angeführten Entgegenhaltungen gefunden werden können.

Tabelle 1

Auf alle in der oben angegebenen Tabelle 1 angeführten Entgegenhaltungen sei hiermit in ihrer jeweiligen Gesamtheit verwiesen. Wie für Durchschnittsfachleute beim Lesen der Zusammenfassung der Erfindung, der detaillierten Beschreibung der Ausführungsformen und der Ansprüche, die weiter unten aufgeführt sind, leicht verständlich sein wird, können zumindest einige der Vorrichtungen und Verfahren, die in den in der vorliegenden Anmeldung erwähnten Veröffentlichungen, Patenten oder Patentanmeldungen unter Einschluß derjenigen, die in den in der oben angegebenen Tabelle 1 angeführten Entgegenhaltungen offenbart sind, dargelegt sind, gemäß den Lehren der vorliegenden Erfindung vorteilhaft modifiziert werden.

Aus der DE 199 18 590 A1 ist eine implantierbare medizinische Vorrichtung bekannt. Diese weist eine oder mehrere Schaltungen auf, die so betreibbar sind, dass sie wenigstens eine Funktion während einer vorbestimmten Zeitspanne erfüllen, wobei sich die vorbestimmte Zeitspanne zwischen einer früheren Zeitspanne und einer späteren Zeitspanne erstreckt, und wobei sich weiter wenigstens eine der Schaltungen betreiben läßt, um die wenigstens eine Funktion in einer vorbestimmten Zahl von Taktzyklen zu vollenden. Diese Vorrichtung weist ferner eine Taktquelle zum Liefern von Taktsignalen mit einer Vielzahl von Taktfrequenzen auf, wobei die Taktquelle operativ angeschlossen ist, um die wenigstens eine Schaltung mit einer Taktfrequenz zu steuern, so dass im wesentlichen die gesamte vorbestimmte Zeitspanne verwendet wird, um die wenigstens eine Funktion zu erfüllen, wobei die Funktion unmittelbar vor der nächsten Zeitspanne vollendet wird. Diese Druckschrift ist bezüglich dem Prioritätstag der vorliegenden Anmeldung nachveröffentlicht. Die Druckschrift offenbart lediglich die Verwendung eines einzigen Prozessors. Eine Verwendung zweier digitaler Bearbeitungssysteme ist aus dieser Druckschrift nicht bekannt.

Die US 5 350 407 A beschreibt ein Verfahren und eine Vorrichtung zur wahlweisen Steuerung eines Oszillator-angetriebenen implantierbaren Stimulators zur Wirkung in einem Ruhezustand oder einem aktiven Zustand. Die in dieser Druckschrift beschriebene Vorrichtung weist ein erstes digitales Signalverarbeitungssystem auf, das mindestens eine erste analoge Eingabe empfängt, wobei das erste digitale Signalverarbeitungssystem einen ersten digitalen Signalprozessor aufweist, der bei einer ersten Taktfrequenz Daten verarbeitet, die mindestens die erste analoge Eingabe repräsentieren, um während eines vorgegebenen Zeitraums mindestens eine erste Funktion auszuführen, und ein zweites digitales Signalverarbeitungssystem, das mindestens eine zweite analoge Eingabe empfängt, wobei das zweite digitale Signalverarbeitungssystem einen zweiten digitalen Signalprozessor aufweist, der bei einer zweiten Taktfrequenz Daten verarbeitet, die mindestens die zweite analoge Eingabe repräsentieren, um während des vorgegebenen Zeitraums mindestens eine zweite Funktion auszuführen.

Schließlich offenbart die US 4404972 eine Körperfunktionsunterstützungsvorrichtung, bei der ein Mikroprozessor die Antwort der Vorrichtung auf verschiedene externe physiologische Ereignisse und interne Zeitgeberereignisse steuert. Der Mikroprozessor ist zur Verwendung mit einer beschränkten Energiezufuhr, die aus einer Batterie bereitstellbar ist, eingerichtet.

Zusammenfassung der Erfindung

Die vorliegende Erfindung hat bestimmte Aufgaben. Dabei liefern verschiedene Ausführungsformen der vorliegenden Erfindung Lösungen für ein oder mehrere Probleme, die im Stand der Technik im Hinblick auf die Auslegung von Schaltungsanordnungen mit einer niedrigeren Leistungsaufnahme, insbesondere in bezug auf implantierbare medizinische Vorrichtungen, auftreten. Diese Probleme umfassen CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungen mit einer sehr hohen dynamischen Leistungsaufnahme, wodurch die Batterielebensdauer verringert wird, die Unfähigkeit, niedrige Versorgungsspannungspegel wirksam zu verwenden, das Fehlen der Möglichkeit, angemessene Verarbeitungsfähigkeiten, wie hochentwickelte Verarbeitungsfähigkeiten unter Einschluß einer Aufwärts/Abwärts-Telemetrie, einer Morphologieerfassung und einer Initialisierung von Vorrichtungen, während weiterhin einfache Verarbeitungsfähigkeiten, wie das Wahrnehmen natürlicher Herzschläge, eine Stimulation und eine langsame Telemetrie bei der gewünschten Leistungsaufnahme bereitgestellt werden, bereitzustellen, und die Unfähigkeit, Schaltungsanordnungen bereitzustellen, die bei niedrigeren Frequenzen und dementsprechend einer niedrigeren Leistungsaufnahme arbeiten, was im Gegensatz zur Verwendung schnellerer Takte in der Art von Bursttakten steht.

Die erfindungsgemäßen Lösungen zeichnen sich dadurch aus, dass die erste Taktfrequenz des ersten verwendeten Signalverarbeitungssystems und/oder die zweite Taktfrequenz des zweiten verwendeten Signalverarbeitungssystems derart sind, dass die mindestens eine erste Funktion, die das erste digitale Signalverarbeitungssystem durchführt, bzw. die mindestens eine zweite Funktion, die das zweite digitale Signalverarbeitungssystem durchführt, in der maximalen Zeit abgeschlossen werden, die zum Ausführen der jeweiligen Funktion verfügbar ist.

Mit den somit erfindungsgemäß verwirklichten möglichst niedrigen Taktfrequenzen sind geringe Versorgungsspannungen und somit ein verringerter Leistungsbedarf realisierbar.

Im Vergleich zu bekannten Techniken zum Verringern der Leistungsaufnahme bei Schaltungsanordnungen können verschiedene Ausführungsformen der vorliegenden Erfindung einen oder mehrere der folgenden Vorteile bieten, nämlich eine verringerte Leistungsaufnahme durch die Verwendung mehrerer digitaler Signalverarbeitungssysteme (DSP-Systeme), eine verringerte Leistungsaufnahme durch die Verwendung einer niedrigeren Versorgungsspannung (V_DD), eine verringerte Leistungsaufnahme durch Verringern der Taktfrequenz für Schaltungsanordnungen, eine erhöhte Langlebigkeit der Schaltungen, insbesondere von Schaltungsanordnungen implantierbarer Vorrichtungen, das Bereitstellen einer möglichen Verringerung der Produktgröße und das Bereitstellen von Hochleistungs-Verarbeitungsanordnungen mit zusätzlichen Merkmalen und funktionellen Möglichkeiten durch die Fähigkeit zum Verringern der Leistungsaufnahme im Hinblick auf andere "erforderliche" Merkmale und Funktionen.

Einige Ausführungsformen der Erfindung beinhalten eines oder mehrere der folgenden Merkmale, nämlich zwei oder mehr digitale Signalverarbeitungssysteme, mehrere Prozessoren, wobei jeder von ihnen zum Verringern der Leistungsaufnahme Funktionen bei niedrigeren Taktfrequenzen ausführt, einen ersten und einen zweiten digitalen Signalprozessor, die analoge Eingaben repräsentierende Daten verarbeiten, um während eines vorgegebenen Zeitraums eine erste bzw. eine zweite Funktion bei einer ersten bzw. einer zweiten Taktfrequenz auszuführen, wobei die erste und die zweite Taktfrequenz derart sind, daß die vom ersten und vom zweiten digitalen Signalprozessor während des Ausführens dieser Funktionen aufgenommene Leistung geringer ist als die Leistung, die aufgenommen werden würde, falls nur einer der Prozessoren die Funktionen innerhalb des Zeitraums ausführen müßte, mehrere digitale Signalprozessoren, deren Versorgungsspannungen auf der Grundlage der Verringerung der Taktfrequenz für diese Prozessoren verringert sind, das Bereitstellen analoger Eingaben, beispielsweise von Herzwahrnehmungssignalen, für die mehreren Prozessoren, wobei diese dem Ausführen von Funktionen in der Art einer T-Zacken-, P-Zacken- und R-Zacken-Erfassung dienen, sowie das Verwenden verschiedener der vorhergehenden Merkmale oder Kombinationen von diesen bei CMOS-, CML-(Strommoduslogik)-, SOS-(Silicium-auf-Saphir)-, SOI-(Silicium-auf-Isolator)-, BICMOS-, PMOS- und/oder NMOS-Schaltungsanordnungen.

Kurzbeschreibung der Zeichnung
1 ist eine graphische Darstellung der Energie/Verzögerung gegenüber der Versorgungsspannung für einen CMOS-Schaltungsbetrieb.
2 zeigt einen CMOS-Invertierer aus dem Stand der Technik, der bei vielen CMOS-Schaltungsanordnungen als ein Baustein verwendet wird.
3 ist ein Blockdiagramm eines Zeitgerecht-Taktsystems gemäß der vorliegenden Erfindung.
Die 4A–4C zeigen Darstellungen von Zeitsteuerungen, die beim Beschreiben des Zeitgerecht-Taktsystems aus 3 verwendet werden.
5 ist ein Blockdiagramm eines Systems mit mehreren Versorgungsspannungen gemäß der vorliegenden Erfindung.
6 ist ein Blockdiagramm, in dem ein System mit einer veränderlichen Versorgungsspannung gemäß der vorliegenden Erfindung dargestellt ist.
7 ist ein Blockdiagramm einer taktgesteuerten Verarbeitungsschaltungsanordnung gemäß der vorliegenden Erfindung.
8 ist ein Diagramm, in dem eine implantierbare medizinische Vorrichtung in einem Körper dargestellt ist.
9 ist ein Blockdiagramm der Schaltungsanordnung eines Schrittmachers, das beim Veranschaulichen von einer oder mehreren Ausführungsformen der vorliegenden Erfindung verwendet wird.
10 ist ein schematisches Blockdiagramm eines implantierbaren Schrittmachers/Kardioverters/Defibrillators (PCD), das beim Veranschaulichen von einer oder mehreren Ausführungsformen der vorliegenden Erfindung verwendet wird.
11 ist ein schematisches Blockdiagramm eines digitalen Signalverarbeitungssystems mit einem veränderlichen Takt und einer veränderlichen Versorgungsspannung gemäß der vorliegenden Erfindung.
12 ist ein schematisches Blockdiagramm, in dem das System aus 11 allgemein dargestellt ist.
13 ist ein schematisches Blockdiagramm, in dem die Verringerung der Leistungsaufnahme bei Verwendung mehrerer digitaler Signalverarbeitungssysteme gemäß der vorliegenden Erfindung allgemein dargestellt ist.
14 ist ein schematisches Blockdiagramm eines Abschnitts eines Herzschrittmachers, der Meßverstärker zum Empfangen von Herzwahrnehmungssignalen aufweist.
15 zeigt eine Ausführungsform mit zwei digitalen Signalverarbeitungssystemen bei einem System gemäß 13, wobei darin eine Verwirklichung der in 14 dargestellten Meßverstärkerfunktionen gemäß der vorliegenden Erfindung dargestellt ist.
Detaillierte Beschreibung der Ausführungsformen
Die vorliegende Erfindung wird zuerst allgemein mit Bezug auf die 3–15 beschrieben. Insbesondere ist in diesen Figuren wenigstens teilweise die Verwendung mehrerer DSP-Systeme zum Verringern der Leistungsaufnahme dargestellt.
3 zeigt ein allgemeines Blockdiagramm eines Zeitgerecht-Taktsystems 30. Das Zeitgerecht-Taktsystem 30 beinhaltet eine integrierte Schaltung 32 und eine Taktquelle 34. Die integrierte Schaltung 32 beinhaltet eine Vielzahl von Schaltungen C1–Cn. Jede Schaltung kann, wenn sie arbeitsfähig ist, eine oder mehrere Schaltungsfunktionen ausführen. Eine Funktion ist hier als eine beliebige Operation definiert, die an einer oder mehreren Eingaben in einer Vielzahl von Zyklen ausgeführt wird und die zu einer Ausgabe führt. Allgemein gesagt werden die durch die verschiedenen Schaltungen C1–Cn ausgeführten Funktionen gewöhnlich, wenn auch nicht notwendigerweise immer in einer vorgegebenen Anzahl von Taktzyklen ausgeführt. Die Taktquelle 34 ist in der Lage, bei einer Vielzahl von allgemein als clock1–clockn dargestellten Taktfrequenzen Taktsignale bereitzustellen.
Die Schaltungen C1–Cn der integrierten Schaltung 32 können diskrete Funktionsschaltungen (beispielsweise eine bestimmte Funktion verwirklichende Logikschaltungen, die eine oder mehrere Eingaben bearbeiten und anhand dieser eine oder mehrere Ausgaben liefern), wie beispielsweise Schaltungen, die eine Eingabe eines Sensors bearbeiten und anhand von dieser weiteren Funktionsschaltungsanordnungen Sende-Empfangsschaltungsanordnungen, Konversionsschaltungsanordnungen und dergleichen ein entsprechendes Signal liefern. Weiterhin können die Schaltungen C1–Cn Datenverarbeitungsschaltungsanordnungen aufweisen, die unter einer Programmsteuerung mehrere Funktionen ausführen können. Alternativ können diese Schaltungen C1–Cn Firmware-(Software)-Funktionen/Routinen realisieren, die vor einem nachfolgenden Ereignis oder vor Beginn der nächsten Funktion abgeschlossen sein müssen. Wie hier beispielsweise weiter mit Bezug auf der Veranschaulichung dienende Ausführungsformen implantierbarer medizinischer Vorrichtungen beschrieben wird, können diese Schaltungen digitale Signalverarbeitungsschaltungen, Telemetrie-Aufwärts/Abwärts-Schaltungsanordnungen, Morphologieerfassungsschaltungsanordnungen, Arrythmieerfassungsschaltungsanordnungen, Überwachungsschaltungsanordnungen, Schrittmacherschaltungsanordnungen, Mikroprozessoren und dergleichen umfassen.
Die von jeder der Schaltungen C1–Cn ausgeführten Funktionen müssen typischerweise einen bestimmten Zeitraum vor Ausführung eines nächsten Funktionsprozesses abgeschlossen sein. Beispielsweise kann eine Logikschaltung eine Funktion in einem vorgegebenen Zeitraum ausführen, um eine von einer anderen Schaltung benötigte Ausgabe bereitzustellen, oder es kann beispielsweise erforderlich sein, eine Funktion während eines bestimmten Zeitraums durch eine Verarbeitungsschaltungsanordnung auszuführen, weil diese Verarbeitungsschaltungsanordnung andere Verarbeitungen ausführen muß. Bei einem anderen Beispiel, das insbesondere eine implantierbare medizinische Vorrichtung betrifft, muß eine Verarbeitung zum Abschließen einer bestimmten Funktion möglicherweise in einem Teil eines bestimmten Zeitintervalls, wie eines Austastintervalls, eines oberen Ratenintervalls, eines Escapeintervalls oder eines Refraktärintervalls eines Herzzyklus oder weiter beispielsweise während eines Quittungsaustausches zwischen einem Impulsgenerator und einer Programmiereinrichtung ausgeführt werden.
Die Taktquelle 34 kann in irgendeiner Weise zum Bereitstellen von Taktsignalen bei einer Vielzahl von Frequenzen konfiguriert sein. Diese Taktquelle kann irgendeine Anzahl von Taktschaltungen beinhalten, wobei jede von ihnen bei einer bestimmten Frequenz ein einziges Taktsignal bereitstellt, die Taktquelle 34 kann eine oder mehrere einstellbare Taktschaltungen zum Bereitstellen von Taktsignalen über einen zusammenhängenden Bereich von Taktfrequenzen beinhalten, und/oder sie kann eine Taktschaltung beinhalten, die so arbeiten kann, daß Taktsignale bei diskreten Taktfrequenzen und nicht über einen zusammenhängenden Bereich bereitgestellt werden. Die Taktquelle 34 kann beispielsweise Oszillatoren, Taktteiler, Zeitgeber, Taktsteuer-Schaltungsanordnungen oder irgendwelche andere Schaltungselemente aufweisen, die zum Bereitstellen von Taktsignalen gemäß der vorliegenden Erfindung erforderlich sind. Die Taktquelle 34 ist vorzugsweise als ein kontinuierlich oszillierender Niederfrequenz-Taktgeber und als ein steuerbarer ein-/ausschaltbarer Taktgeber mit höherer Frequenz konfiguriert.
Ein zeitgerecht steuerbarer Taktbetrieb des Zeitgerecht-Taktsystems 30 aus 3 wird hier mit Bezug auf die 4A–4C beschrieben. Wie in 4A dargestellt ist, repräsentiert der Zeitraum (x) den Zeitraum, in dem eine Schaltung, beispielsweise eine der Schaltungen C1–Cn, eine oder mehrere Funktionen ausführen muß. Der gleiche Zeitraum (x) ist in 4B dargestellt. Der Zeitraum x kann jeder beliebigen Anzahl unterschiedlicher Zeiträume gleichgesetzt werden. Beispielsweise kann der Zeitraum der Zeitbetrag, in der eine Verarbeitungsschaltung eine bestimmte Erfassungsfunktion ausführen muß, weil eine Erfassungsausgabe zu einem bestimmten Zeitpunkt erforderlich ist, ein Zeitraum, den eine bestimmte Logikschaltung zum Abschließen einer bestimmten Funktion benötigt, um einer digitalen Signalverarbeitungsschaltung pünktlich eine Ausgabe zu liefern, ein Zeitraum zum Abschließen einer Firmware-(Software)-Routine und dergleichen sein. Weiterhin kann der Zeitraum x einem Herzzyklus oder einem Teil davon entsprechen.
Wie in 4B dargestellt ist und gemäß der herkömmlichen Verarbeitung wurden Schaltungsfunktionen typischerweise bei einer Burst-Zyklusfrequenz ausgeführt, und die ausgeführte Funktion benötigte dabei einen Zeitraum 60. Daher wurde nur ein kleiner Zeitbetrag (beispielsweise der Zeitraum 60) des ganzen Zeitraums x zum Ausführen der einen oder mehreren Funktionen verwendet, die bis zum Abschluß n Zeitzyklen benötigen. In diesem Fall traten diese Bursttakte herkömm licherweise bei einer beträchtlichen Taktrate von beispielsweise 500–1000 kHz für so kurze Zeiträume auf, daß der Vorteil eines "Tastgrads" erhalten wurde, wodurch die durchschnittliche Stromentnahme verringert wurde. Solche hohen Taktraten sind jedoch zum Ausführen solcher Funktionen oder aller Funktionen möglicherweise nicht erforderlich.
Bei der zeitgerechten Takterzeugung gemäß der vorliegenden Erfindung wird, wie in 4A dargestellt ist, im wesentlichen der ganze Zeitraum x zum Ausführen der einen oder mehreren Funktionen, die in n Zyklen abgeschlossen werden, verwendet. Mit anderen Worten wird die Taktfrequenz, beispielsweise eine von clock1–clockn, für die die eine oder die mehreren Funktionen während des Zeitraums x ausführende Schaltung so festgelegt, daß die eine oder die mehreren Funktionen in der maximalen Zeit abgeschlossen werden, die zum Ausführen dieser Funktionen verfügbar ist, was bedeutet, daß sich die Taktfrequenz bei ihrem niedrigstmöglichen Wert befindet. Anders ausgedrückt wird eine niedrigere Taktfrequenz verwendet, so daß die eine oder die mehreren Funktionen für andere auszuführende Schaltungs- oder Routinenfunktionsweisen zeitgerecht ausgeführt werden.
Bei dieser zeitgerechten Art ist die zum Steuern der Wirkungsweise dieser Funktionen durch die jeweilige CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungsanordnung verwendete Taktfrequenz verringert, was zu einer verringerten Leistungsaufnahme dieser Schaltungsanordnung führt. Nach Berechnungen der dynamischen Leistung führt die niedrigere Frequenz zu einer proportionalen Verringerung der Leistungsaufnahme. Beim Verringern der Taktfrequenz kann die integrierte Schaltung 32 mit den verschiedenen Schaltungen C1–Cn so ausgelegt sein, daß sie bei einer niedrigeren Frequenz, beispielsweise im Gegensatz zu einer Burst-Frequenz, und nach Bedarf auch bei verschiedenen anderen Frequenzen arbeitet.
Es ist bevorzugt, daß die Verwendung im wesentlichen des ganzen vorgegebenen Zeitraums zum Abschluß der einen oder mehreren Funktionen vor dem Ende des Zeitraums x führt, wie in 4A durch Restzeiträume 55 dargestellt ist. Dieser Restzeitraum 55 liegt beispielsweise vorzugsweise in der Nähe von 0 Sekunden.
In 4C ist ein der Veranschaulichung dienendes Zeitsteuerungsbeispiel für eine mehrere Funktionen ausführende Verarbeitungsschaltungsanordnung dargestellt. Beispielsweise ist der Herzzyklus eines Patienten in 4C als Zeitraum x dargestellt. Während eines Zeitraums 71, also während eines QRS-Komplexes des Herzzyklus, wird bei einer bezüglich einer niedrigeren Taktfrequenz, die zum Steuern des Betriebs der Verarbeitungsschaltungsanordnung während des Zeitraums y verwendet wird, hohen Taktfrequenz eine schnelle Verarbeitung ausgeführt. Wenn die Verarbeitungsschaltungsanordnung während des Zeitraums y bei einer niedrigeren Taktfrequenz betrieben wird, kann diese niedrigere Taktfrequenz so festgelegt werden, daß die während z Zyklen ausgeführten Funktionen im wesentlichen im ganzen für diese Verarbeitung verfügbaren maximalen Zeitraum, also dem Zeitraum y, ausgeführt werden. Wiederum kann ein kleiner restlicher Zeitraum 75 des Herzzykluszeitraums x existieren. Dieser Zeitraum kann beispielsweise im Bereich von etwa 1,0 bis etwa 10,0 Millisekunden liegen, wenn der Herzzyklus im Bereich von etwa 400 bis etwa 1200 Millisekunden liegt.
5 zeigt ein allgemeines Blockdiagramm eines Systems 100 mit mehreren Versorgungsspannungen, bei dem eine oder mehrere Versorgungsspannungen verfügbar und zum Anlegen an verschiedene Schaltungen in einem IC speziell angepaßt sind. Das System 100 mit mehreren Versorgungsspannungen beinhaltet eine integrierte Schaltung 102 und eine Versorgungsspannungsquelle 106. Die integrierte Schaltung 102 weist Schaltungen C1–Cn auf. Die Versorgungsspannungsquelle 106 kann mehrere Versorgungsspannungen V1–Vn bereitstellen. Jede Versorgungsspannung von der Versorgungsspannungsquelle 106 ist speziell für das Anlegen an eine oder mehrere der Schaltungen C1–Cn angepaßt. Wie dargestellt ist, wird die Versorgungsspannung V1 an die Schaltung C1 angelegt, wird die Versorgungsspannung V2 an die Schaltungen C2 und C3 angelegt usw.
Das spezielle Anpassen der Versorgungsspannungen V1–Vn an die jeweiligen Schaltungen C1–Cn hängt von der Frequenz ab, bei der die Schaltungen C1–Cn arbeiten müssen. Beispielsweise erhöht sich die logische Verzögerung solcher Schaltungen C1–Cn in Form von CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungsanordnungen drastisch, wenn die Versorgungsspannung auf nahezu 1 Volt verringert wird. Falls diese logische Verzögerung zulässig ist, verringert die einer bestimmten Schaltung zugeführte Versorgungsspannung drastisch die Leistungsaufnahme für diese bestimmte Schaltung, wenn die Energie proportional zum Quadrat der Versorgungsspannung (V_DD) verringert wird. Falls diese logische Verzögerung jedoch nicht zulässig ist, beispielsweise falls die Logikschaltung eine Funktion ausführt, die innerhalb eines bestimmten Zeitraums abgeschlossen sein muß, ist die Verringerung der an diese Schaltung angelegten Versorgungsspannung (V_DD) abhängig von der annehmbaren logischen Verzögerung begrenzt. Die Versorgungsspannung V_DD für eine bestimmte Schaltung kann jedoch so weit wie möglich verringert werden und dennoch die Anforderungen einer angemessenen Geschwindigkeit erfüllen.
Die integrierte Schaltung 102 kann mehrere verschiedene Schaltungen C1–Cn in der Art der mit Bezug auf 3 beschriebenen aufweisen. Die Versorgungsspannungsquelle 106 kann unter Verwendung einer Vielzahl von Komponenten verwirklicht sein und eine beliebige Anzahl von Spannungsquellen, von denen jede einen einzigen Versorgungsspannungspegel liefert, eine oder mehrere einstellbare Spannungsquellen zum Bereitstellen von Versorgungsspannungspegeln über einen zusammenhängenden Bereich von Pegeln und/oder eine Spannungsquelle, die im Gegensatz zu sich über einen zusammenhängenden Bereich erstreckenden Pegeln diskrete Versorgungsspannungspegel bereitstellen kann, aufweisen. Die Versorgungsspannungsquelle kann einen Spannungsteiler, einen Spannungsregler, eine Ladungspumpe oder irgendwelche anderen Elemente zum Bereitstellen der Versorgungsspannungen V1–Vn aufweisen. Die Versorgungsspannungsquelle 106 ist vorzugsweise als eine Ladungspumpe konfiguriert.
Im typischen Fall liegt die Versorgungsspannung (V_DD) im allgemeinen im Bereich von etwa 3 Volt bis etwa 6 Volt. Vorzugsweise und gemäß der vorliegenden Erfindung liegen die Versorgungsspannungen V1–Vn abhängig von der jeweiligen verwendeten CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Technologie im Bereich von etwa 1 Volt bis etwa 3 Volt.
Bei einer Verringerung der Versorgungsspannung (V_DD) verringert sich auch die Schwellenspannung (V_T) für die Schaltungen. Wenn die Versorgungsspannungen beispielsweise im Bereich von etwa 3 bis etwa 6 Volt liegen, liegt die Schwellenspannung für CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Bauelemente im allgemeinen im Bereich von etwa 0,8 Volt bis etwa 1,0 Volt. Bei implantierbaren medizinischen Vorrichtungen werden für implantierbare Batterien vorzugsweise chemische Lithiumverbindungen verwendet. Diese chemischen Lithiumverbindungen liegen im allgemeinen im Bereich von etwa 2,8 Volt bis etwa 3,3 Volt und die CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungsanordnung weist im allgemeinen eine zugeordnete Schwellenspannung von etwa 0,75 Volt auf.
Durch Verringern der Versorgungsspannungen unter etwa 2,8 Volt können die Spannungsschwellen für CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Bauelemente auf lediglich etwa 0,2 Volt bis etwa 0,3 Volt verringert werden. Es gibt gegenwärtig verschiedene Logikentwürfe mit äußerst niedriger Leistungsaufnahme, die bei einer Versorgungsspannung von lediglich etwa 1,1 Volt arbeiten, wie es beispielsweise bei Logikschaltungsanordnungen für Mikroprozessoren der Fall ist, die für Laptops und andere Anwendungen tragbarer Computer verwendet werden. Unter Verwendung der speziell angepaßten Versorgungsspannungen V1–Vn können zumindest für einige der verschiedenen Schaltungen C1–Cn der integrierten Schaltung 102 Logikentwürfe mit niedriger oder äußerst niedriger Leistungsaufnahme verwendet werden. Andere Schaltungen erfordern möglicherweise höhere Versorgungsspannungen. Bei Verwendung niedrigerer Schwellenpegel infolge niedrigerer Versorgungsspannungen sind die Verluste durch die statische Leistungsaufnahme um mehrere Größenordnungen erhöht, was unerwünscht ist.
Das System 100 mit mehreren Versorgungsspannungen kann daher weiterhin wahlweise eine Substratvorspannungsquelle 130 zum Bereitstellen von Substratvorspannungen BV1–BVn für die Schaltungen C1–Cn der integrierten Schaltung 102 aufweisen. Im allgemeinen hängen die Substratvorspannungen BV1–BVn von den an die Schaltungen C1–Cn angelegten Versorgungsspannungen V1–Vn ab, die dem Einstellen der Schwellenspannungen für Bauelemente der Schaltungen C1–Cn dienen. Beispielsweise kann die Schwellenspannung (V_T) für die CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Bauelemente der Schaltung auf einem niedrigeren Wert liegen, wenn für die jeweiligen Schaltungen, denen die niedrigere Versorgungsspannung zugeführt wird, eine Substratvorspannung bereitgestellt wird. Falls der Schaltung C1 überdies eine niedrigere Versorgungsspannung V1 zugeführt wird, kann eine Substratvorspannung BV1 wahlweise an die Schaltung C1 angelegt werden, um die Schwellenspannung (V_T) für die CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Bauelemente auf einen höheren Schwellenspannungswert (höheren V_T-Wert) zu legen. Auf diese Weise können statische Leckstromverluste minimiert werden, weil die gleichwertige höhere Schwellenspannung wiederhergestellt wurde. Überdies ist ein breiterer Versorgungsspannungsbereich möglich, weil die Einstellung der Substratvorspannung das spezielle Anpassen der Schwellenspannung ermöglicht, was einen schnellen/langsamen Betrieb ermöglicht und den statischen Stromentnahmeverlust beseitigt.
Die Substratvorspannung kann beispielsweise durch eine Festspannungsquelle (beispielsweise eine Ladungspumpe) bereitgestellt werden, die über einen Kontakt an das rückseitige Gate angeschlossen ist. Alternativ kann ein aktives Substratvorspannungsschema verwendet werden, bei dem die Spannungsquelle über einen geeigneten Bereich auswählbar oder einstellbar ist.
Substratvorspannungen können in auf dem Fachgebiet bekannten Arten verwendet werden. Das Anwenden von Substratvorspannungen ist beispielsweise in verschiedenen Patentbezügen einschließlich des Lewis u.a. erteilten US-Patents 4 791 318, des Masuoka erteilten US-Patents 4 460 835, des Chan u.a. erteilten US-Patents 5 610 083 und des Farb u.a. erteilten US-Patents 5 185 535 beschrieben, auf die hier alle in ihrer jeweiligen Gesamtheit verwiesen sei.
In 6 ist ein allgemeines Blockdiagramm eines Systems 150 mit einer veränderlichen Versorgungsspannung und einem veränderlichen Takt gemäß der vorliegenden Erfindung dargestellt. Das System 150 beinhaltet eine integrierte Schaltung 152, eine Taktquelle 156, eine Versorgungsspannungsquelle 154 und eine Takt/Versorgungsspannungs-Schnittstelle 155. Die Versorgungsspannungsquelle 154 liefert einer Vielzahl von Schaltungen C1–Cn der integrierten Schaltung 152 eine Vielzahl von Versorgungsspannungen V1–Vn. Die Taktquelle 156 des Systems 150 liefert bei einer Vielzahl von Frequenzen clock1–clockn Taktsignale. Die Schaltungen C1–Cn ähneln den mit Bezug auf 3 beschriebenen. Die Taktquelle 156 ähnelt der Taktquelle 34, die mit Bezug auf 3 beschrieben wurde. Die Versorgungsspannungsquelle 154 ähnelt der mit Bezug auf 5 beschriebenen Versorgungsspannungsquelle 106. Im System 150 mit einer veränderlichen Versorgungsspannung und einem veränderlichen Takt wird jedoch die Takt/Spannung-Schnittstelle 155 zum "fliegenden" Einstellen der an die Schaltungen C1–Cn angelegten Versorgungsspannungen V1–Vn verwendet, wie es für die speziellen Zeitsteuerfunktionen erforderlich ist, die von den Schaltungen C1–Cn benötigt werden oder in diesen vorhanden sind.
Die Schaltung C1 kann bei einem der Veranschaulichung dienenden Beispiel eine bestimmte Logikschaltung zum Ausführen von einer oder mehreren bestimmten Funktionen sein. Es ist jedoch möglicherweise erforderlich, diese Funktionen in einem ersten Zeitraum bei einer ersten Taktfrequenz und während eines davon verschiedenen zweiten Zeitraums bei einer zweiten Taktfrequenz auszuführen, so daß diese Funktionen innerhalb der zulässigen Zeit des ersten bzw. des zweiten Zeitraums ausgeführt werden können. Das heißt, daß ein Zeitraum kürzer ist als der andere und daß die Funktionen, die über eine gewisse Anzahl von Zyklen ablaufen müssen, daher bei einer höheren Taktfrequenz ausgeführt werden müssen, falls sie innerhalb eines Zeitraums abgeschlossen werden müssen, der kürzer ist als ein anderer Zeitraum.
Bei einem solchen Beispiel und gemäß der vorliegenden Erfindung erfaßt die Takt/Spannung-Schnittstelle 155 das an die Schaltung C1 angelegte Taktsignal während des ersten Zeitraums, in dem das höherfrequente Taktsignal verwendet wird, und führt der Versorgungsspannungsquelle 154 daher ein Signal zu, das dazu dient, entsprechend der höheren Taktfrequenz eine gewisse Versorgungsspannung auszuwählen und anzulegen. Wenn die niedrigere Taktfrequenz daher während des zweiten Zeitraums an die Schaltung C1 angelegt wird, nimmt die Takt/Spannung-Schnittstelle 155 die Verwendung der niedrigeren Taktfrequenz wahr, und legt ein Signal an die Spannungsversorgungsquelle 154 an, um eine gewisse Versorgungsspannung anzulegen, die der an die Schaltung C1 anzulegenden niedrigeren Taktfrequenz entspricht.
Bei einem anderen Beispiel kann die Schaltung C2 ein CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Prozessor sein, bei dem auch Einstellungen der Taktfrequenz und der entsprechenden Versorgungsspannung "fliegend" vorgenommen werden können. Ein solches System wird für Fachleute beim Lesen der folgenden Erörterung mit Bezug auf 7 leicht verständlich werden.
7 ist ein allgemeines Blockdiagramm eines taktgesteuerten Verarbeitungssystems 200 gemäß der vorliegenden Erfindung. Das taktgesteuerte Verarbeitungssystem 200 beinhaltet einen Prozessor 202 (beispielsweise einen CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Mikroprozessor oder einen digitalen CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Signalprozessor), eine Taktquelle 204, eine Versorgungsspannungsquelle 206, einen Spannungsregler 212, eine Reglerschnittstelle 210, eine Taktsteuerung 208 und wahlweise eine Substratvorspannungsquelle 214. In ähnlicher Weise wie mit Bezug auf 6 beschrieben wurde, wird die an den Prozessor 202 angelegte Versorgungsspannung 206 "fliegend" geändert, wie es bei bestimmten Schaltungszeitsteuerungsanforderungen erforderlich ist.
Im allgemeinen wird der Prozessor 202 durch die Taktquelle 204 gesteuert betrieben. Abhängig von der erforderlichen Verarbeitungsfähigkeit kann die Taktquelle 204 den Prozessor 202 bei jeder beliebigen einer Vielzahl von Taktfrequenzen betreiben. Diese Taktfrequenzen können durch die Taktsteuerung 208 gesteuert ausgewählt werden. Die Taktsteuerung 208 kann Teil irgendeiner Zeitablauf- und Steuerhardware und/oder Zeitablauf- und Steuersoftware sein, die zum Steuern des Betriebs des Prozessors 202 als Teil eines größeren Systems verwendet wird. Diese Taktsteuerung kann beispielsweise die Form einer digitalen Steuerungs-/Zeitgeberschaltung zum Ausführen einer Zeitsteuerung einer implantierbaren medizinischen Vorrichtung annehmen.
Der Prozessor 202 kann eine Anzahl von Funktionen ausführen, die für die Vorrichtung, in der er verwendet wird, geeignet sind. Hochfrequenz-Verarbeitungsfähigkeiten (also bei etwa 250 kHz bis etwa 10 MHz), Niederfrequenz-Verarbeitungsfähigkeiten (also bei etwa 1 Hz bis etwa 32 kHz) und Verarbeitungsfähigkeiten hinsichtlich Frequenzen zwischen diesen Grenzen werden gemäß der vorliegenden Erfindung erwogen. Der Einfachheit halber wird die Arbeitsweise des Taktsteuerungs-Verarbeitungssystems 200 mit Bezug auf den Prozessor 202 beschrieben, der nur zwei unterschiedliche Funktionen ausführt, wobei jede von ihnen während eines vorgegebenen jeweiligen Zeitraums ausgeführt wird. Beispielsweise sei mit Bezug auf eine implantierbare medizinische Vorrichtung in der Art eines Schrittmachers bemerkt, daß während des ersten Zeitraums eine hochentwickelte Verarbeitungsfunktion, die eine relativ hohe Taktfrequenz benötigt, eine Funktion in der Art einer Aufwärts/Abwärts-Telemetrie, einer Morphologieerfassung, einer Initialisierung, einer Arrhythmieerfassung, einer Fernfeld-R-Zacken-Erfassung, einer EMI-Erfassung, einer retrograden Leitung und dergleichen aufweisen kann. Andererseits können Nieder frequenz-Verarbeitungsfunktionen eine Funktion, wie das Messen von natürlichen Herzschlägen, eine Stimulation, eine langsame Telemetrie, eine Datenübertragung über eine Telefonleitung, eine Fernüberwachung, Batterieprüfungen und dergleichen, aufweisen.
Wenn der Prozessor 202 während eines vorgegebenen Zeitraums Hochfrequenz-Verarbeitungsfunktionen ausführt, kann durch die Taktquelle 204 zum Betrieb des Prozessors 202 eine relativ hohe Taktfrequenz (beispielsweise etwa 250 kHz bis etwa 10 MHz) zugeführt werden. Die Reglerschnittstelle 210 erfaßt die zum Betrieb während der hochentwickelten Verarbeitungsfunktion an den Prozessor 202 angelegte höhere Taktfrequenz und legt an den Spannungsregler 212 ein Steuersignal zum Regeln der Versorgungsspannungsquelle 206 an. Die Versorgungsspannungsquelle 206 kann durch den Spannungsregler 212 gesteuert arbeiten und eine Versorgungsspannung innerhalb eines vorgegebenen Bereichs, vorzugsweise zwischen etwa 1,1 Volt und etwa 3 Volt, liefern. Wenn eine hohe Taktfrequenz verwendet wird, um den Prozessor 202 in bezug auf Hochfrequenz-Verarbeitungsfunktionen zu betreiben, legt die Versorgungsspannungsquelle 206 im allgemeinen eine Versorgungsspannung, die im oberen Bereich der bevorzugten Versorgungsspannungen liegt, an die CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Bauelemente des Prozessors 202 an.
Wenn der Prozessor 202 andererseits während vorgegebener Zeiträume Niederfrequenz-Verarbeitungsfunktionen ausführt, signalisiert die Taktsteuerung 208 der Taktquelle 204, eine niedrigere Frequenz zum Betrieb des Prozessors 202 anzulegen. Dabei erfaßt die Reglerschnittstelle 210 die zum Betreiben des Prozessors 202 verwendete niedrigere Frequenz und gibt ein Steuersignal an den Spannungsregler 212 aus, um die Versorgungsspannungsquelle 206 so zu regeln, daß eine niedrigere Versorgungsspannung im unteren Ende des bevorzugten Bereichs von Versorgungsspannungen an die CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Bauelemente des Prozessors 202 angelegt wird.
Es wird Fachleuten verständlich sein, daß zwischen den oben beschriebenen Fähigkeiten bei einer höheren Frequenz und denjenigen bei einer niedrigeren Frequenz eine Verarbeitungsfähigkeit bei einer mittleren Frequenz erreicht werden kann und daß der Schutzumfang der vorliegenden Erfindung nicht auf die Verarbeitung bei nur zwei Taktfrequenzen und bei zwei entsprechenden Versorgungsspannungen beschränkt ist. Statt dessen können gemäß der vorliegenden Erfindung mit zugeordneten Taktfrequenzen und entsprechenden an den Prozessor 202 angelegten Versorgungsspannungen mehrere Ebenen der Verarbeitungsfähigkeit erreicht werden.
4C zeigt eine Ausführungsform des Taktsteuerungs-Verarbeitungssystems 200 gemäß der vorliegenden Erfindung. Wie in 4C dargestellt ist, wird während des ganzen Herzzyklus mit einem vorgegebenen Zeitraum x eine hohe Frequenz zum Steuern des Betriebs des Prozessors 202 während des Zeitraums 71 des Herzzykluszeitraums x (beispielsweise während der Verarbeitung des QRS-Komplexes) verwendet. Danach wird während des Zeitraums y zum Steuern des Betriebs des Prozessors 202 eine niedrigere Taktfrequenz verwendet, um irgendwelche einer Anzahl verschiedener Funktionen, wie Herzereignis/EMI-Unterscheidungsfunktionen, auszuführen. Während des Betriebs des Prozessors 202 bei der höheren Taktfrequenz während des Zeitraums 71 wird eine höhere Versorgungsspannung von der Versorgungsspannungs quelle 206 an die als CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungsanordnungen ausgebildeten Bauelemente des Prozessors 202 angelegt. Ebenso wird während des Betriebs des Prozessors 202 bei der niedrigeren Taktfrequenz und während des Zeitraums y des ganzen Herzzyklus-Zeitraums x eine niedrigere Versorgungsspannung von der Versorgungsspannungsquelle 206 an die CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Bauelemente des Prozessors 202 angelegt.
Weiterhin kann, wie in 7 dargestellt ist, eine optionale Substratvorspannung 214 zum dynamischen Einstellen der Schwellenspannung (V_T) der als CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungsanordnungen ausgebildeten Bauelemente des Prozessors 202 als Funktion der von der Taktquelle 204 an den Prozessor 202 angelegten Taktfrequenz verwendet werden. Die Reglerschnittstelle 202 erfaßt die zum Steuern des Betriebs des Prozessors 202 verwendete Taktfrequenz und steuert den Spannungspegel der an die CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Bauelemente des Prozessors 202 anzulegenden Substratvorspannung 214. Die dynamische Einstellung der Schwellenspannung kann durch eine einstellbare oder wählbare Spannungsquelle verwirklicht werden, bei der beispielsweise eine Ladungspumpe und ein Regler verwendet werden. Die Substratvorspannung und die "normale" Gate-Spannung bilden eine Gate-Vorspannung oder eine Spannung für den Transistor. Durch Einstellen der Substratvorspannung wird die "auftretende" Spannung bei einer resultierenden Verringerung des Leckstroms erhöht.
8 ist ein vereinfachtes Diagramm einer implantierbaren medizinischen Vorrichtung 260, auf die die vorlie gende Erfindung besonders wirkungsvoll angewendet werden kann. Die implantierbare medizinische Vorrichtung 260 ist in der Nähe des menschlichen Herzens 264 in einen Körper 250 implantiert. Die implantierbare medizinische Vorrichtung 260 ist über Leitungen 262 mit dem Herzen 264 verbunden. Wenn die Vorrichtung 260 ein Schrittmacher ist, können die Leitungen 262 Stimulations- und Wahrnehmungsleitungen zum Wahrnehmen elektrischer Signale, die mit der Depolarisation und Repolarisation des Herzens 264 einhergehen, und zum Bereitstellen von Stimulationsimpulsen in der Umgebung ihrer distalen Enden sein.
Die implantierbare medizinische Vorrichtung 260 kann ein implantierbarer Herzschrittmacher in der Art derjenigen sein, die im Bennett u.a. erteilten US-Patent 5 158 078, im Shelton erteilten US-Patent 5 387 228, im Shelton u.a. erteilten US-Patent 5 312 453 oder im Olson erteilten US-Patent 5 144 949 offenbart sind, auf die hier alle in ihrer jeweiligen Gesamtheit verwiesen sei und die alle gemäß der vorliegenden Erfindung modifiziert werden können.
Die implantierbare medizinische Vorrichtung 260 kann auch ein Schrittmacher/Kardioverter/Defibrillator (PCD) entsprechend einem der verschiedenen kommerziell erhältlichen implantierbaren PCDs sein, wobei einer von ihnen hier mit Bezug auf 10 beschrieben wird und detailliert im US-Patent 5 447 519 beschrieben ist. Zusätzlich zum im US-Patent 5 447 519 beschriebenen PCD kann die vorliegende Erfindung in Zusammenhang mit PCDs in der Art derjenigen verwirklicht werden, die im Olson u.a. erteilten US-Patent 5 545 186, im Keimel erteilten US-Patent 5 354 316, im Bardy erteilten US-Patent 5 314 430, im Pless erteilten US-Patent 5 131 388 oder im Baker u.a. erteilten US-Patent 4 821 723 offenbart sind, auf die hier alle in ihrer jeweiligen Gesamtheit verwiesen sei. Diese Vorrichtungen können in der Hinsicht unter Verwendung der vorliegenden Erfindung verwendet werden, daß bei ihnen Schaltungsanordnungen und/oder Systeme gemäß der vorliegenden Erfindung verwendet werden können oder sie durch diese modifiziert werden können.
Alternativ kann die implantierbare medizinische Vorrichtung 260 ein implantierbarer Nervenstimulator oder Muskelstimulator in der Art derjenigen sein, die im Obel u.a. erteilten US-Patent 5 199 428, im Carpentier u.a. erteilten US-Patent 5 207 218 oder im Schwartz erteilten US-Patent 5 330 507 offenbart sind, oder sie kann eine implantierbare Überwachungsvorrichtung in der Art derjenigen sein, die im Bennett u.a. erteilten US-Patent 5 331 966 offenbart ist, auf die hier alle in ihrer jeweiligen Gesamtheit verwiesen sei.
Schließlich kann die implantierbare medizinische Vorrichtung 260 ein Kardioverter, ein implantierbarer Impulsgenerator (IPG) oder ein implantierbarer Kardioverter-Defibrillator (ICD) sein.
Es sei jedoch bemerkt, daß der Schutzumfang der vorliegenden Erfindung nicht nur auf implantierbare medizinische Vorrichtungen oder andere medizinische Vorrichtungen beschränkt ist sondern jeden beliebigen Typ elektrischer Vorrichtungen einschließt, bei dem CMOS-, CML-(Strommoduslogik)-, SOS-(Silicium-auf-Saphir)-, SOI-(Silicium-auf-Isolator)-, BICMOS-, PMOS- und/oder NMOS-Schaltungsanordnungen oder Schaltungsentwürfe verwendet werden, bei denen eine niedrige Leistungsaufnahme erwünscht ist.
Im allgemeinen weist die implantierbare medizinische Vorrichtung 260 ein luftdicht abgeschlossenes Gehäuse auf, das eine elektrochemische Zelle in der Art einer Lithiumbatterie, eine CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungsanordnung, die den Betrieb der Vorrichtung steuert, und eine Antenne und eine Schaltung eines Telemetrie-Sende-Empfangs-Geräts, worüber Abwärts-Telemetriebefehle von einer externen Programmiereinrichtung empfangen und gespeicherte Daten in einer Telemetrie-Aufwärtsverbindung zu diesem gesendet werden, aufweist. Die Schaltungsanordnung kann als diskrete Logik verwirklicht sein und/oder ein Mikrocomputer-gestütztes System mit einer A/D-Umwandlung beinhalten.
Es sei bemerkt, daß der Schutzumfang der vorliegenden Erfindung nicht auf spezielle elektronische Eigenschaften und Operationen spezieller implantierbarer medizinischer Vorrichtungen beschränkt ist und daß die vorliegende Erfindung in Zusammenhang mit verschiedenen implantierbaren Vorrichtungen nützlich sein kann. Weiterhin ist der Schutzumfang der vorliegenden Erfindung nicht auf implantierbare medizinische Vorrichtungen beschränkt, die nur einen einzigen Prozessor aufweisen, sondern sie kann auch auf Mehrfachprozessorvorrichtungen angewendet werden.
In 9 ist ein Blockdiagramm dargestellt, in dem die Bauteile des Schrittmachers 300 gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt sind. Der Schrittmacher 300 weist eine Mikroprozessor-gestützte Architektur auf. Der in 9 veranschaulichte Schrittmacher 300 ist nur eine als Beispiel dienende Ausführungsform solcher Vorrichtungen, es sei jedoch bemerkt, daß die vorliegende Erfin dung in jeder Logik-gestützten, kundenspezifisch integrierten Schaltungsarchitektur oder in jedem Mikroprozessor-gestützten System verwendet werden kann.
Bei der in 9 dargestellten der Veranschaulichung dienenden Ausführungsform ist der Schrittmacher 300 vorzugsweise durch eine externe Programmiereinheit (in den Figuren nicht dargestellt) programmierbar. Eine solche für die Zwecke der vorliegenden Erfindung geeignete Programmiereinrichtung ist die im Handel erhältliche Programmiereinrichtung vom Modell 9790 von Medtronic. Die Programmiereinrichtung ist eine Mikroprozessor-gestützte Vorrichtung, die dem Schrittmacher 300 durch einen Programmierkopf, der codierte Hochfrequenzsignale (HF-Signale) zur Antenne 334 des Schrittmachers 300 sendet, eine Reihe codierter Signale zuführt, wobei dies nach einem Telemetriesystem geschieht, wie es beispielsweise im Wyborny u.a. erteilten US-Patent 5 127 404 beschrieben ist, auf das hiermit in seiner Gesamtheit verwiesen sei. Es sei jedoch bemerkt, daß jede Programmiermethode verwendet werden kann, solange die gewünschten Informationen zum Schrittmacher und von diesem übertragen werden.
Die in 9 veranschaulichend dargestellte Schrittmachervorrichtung 300 ist über Leitungen 302 elektrisch mit dem Herzen 264 eines Patienten gekoppelt. Eine Leitung 302a weist eine Elektrode 306 auf, die über einen Eingangskondensator 308 mit einem Knoten 310 in der Schaltungsanordnung des Schrittmachers 300 gekoppelt ist. Eine Leitung 302b ist mit einer Druckschaltungsanordnung 354 der Ein-/Ausgabeschaltung 312 gekoppelt, um der Schaltung 354 ein Drucksignal vom Sensor 309 zuzuführen. Das Drucksignal wird verwendet, um Stoffwechselanforderungen und/oder die Herzausgangsleistung eines Patienten sicherzustellen. Weiterhin liefert ein Aktivitätssensor 351 in der Art eines piezokeramischen Beschleunigungsmessers eine Sensorausgabe zur Aktivitätsschaltung 352 der Ein-/Ausgabeschaltung 312. Die Sensorausgabe ändert sich als Funktion eines gemessenen Parameters, der Stoffwechselanforderungen eines Patienten betrifft. Die Ein-/Ausgabeschaltung 312 enthält Schaltungen zum Koppeln mit dem Herzen 264, dem Aktivitätssensor 351, der Antenne 334, dem Drucksensor 309 und Schaltungen zum Anlegen von Stimulationsimpulsen an das Herz 264, um seine Rate durch unter Verwendung von Software realisierte Algorithmen in der Mikrocomputereinheit 314 als Funktion von ihnen zu steuern.
Die Mikrocomputereinheit 314 beinhaltet vorzugsweise eine auf der Platine angeordnete Schaltung 316, die einen Mikroprozessor 320, eine Systemtaktschaltung 322 und einen auf der Platine angeordneten Direktzugriffsspeicher (RAM) 324 sowie einen auf der Platine angeordneten Nurlesespeicher (ROM) 326 aufweist. Bei dieser der Veranschaulichung dienenden Ausführungsform beinhaltet eine außerhalb der Platine angeordnete Schaltung 328 eine RAM/ROM-Einheit. Die auf der Platine angeordnete Schaltung 316 und die außerhalb der Platine angeordnete Schaltung 328 sind jeweils durch einen Kommunikationsbus 330 mit der digitalen Steuerungs-/Zeitgeberschaltung 332 gekoppelt.
Die in 9 dargestellten Schaltungen werden gemäß der vorliegenden Erfindung durch eine geeignete implantierbare Batterie-Versorgungsspannungsquelle 301 (beispielsweise eine in den 1–7 allgemein dargestellte Spannungsquelle) gespeist. Der Klarheit wegen ist die Kopplung der Versorgungsspannungsquelle 301 mit verschiedenen Schaltun gen des Schrittmachers 300 in den Figuren nicht dargestellt. Weiterhin werden die durch ein in 9 dargestelltes Taktsignal gesteuert arbeitenden Schaltungen gemäß der vorliegenden Erfindung durch eine Taktquelle 338 betrieben. Der Klarheit wegen ist die Kopplung dieser Taktsignale von der Taktquelle 338 (beispielsweise einer in den 1–7 allgemein dargestellten Taktquelle) mit solchen CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungen des Schrittmachers 300 in den Figuren nicht dargestellt.
Die Antenne 334 ist an die Ein-/Ausgabeschaltung 312 angeschlossen, um eine Aufwärts/Abwärts-Telemetrie über eine HF-Sender- und Empfängereinheit 336 zu ermöglichen. Die Einheit 336 kann der Telemetrie- und Programmlogik, die im Thompson u.a. erteilten US-Patent 4 556 063 offenbart ist, auf das hiermit in seiner Gesamtheit verwiesen sei oder derjenigen, die im oben erwähnten Wyborny u.a. erteilten Patent offenbart ist, entsprechen.
Eine Bezugsspannungs-(VREF)- und Vorspannungsschaltung 340 erzeugt eine stabile Bezugsspannung und Vorspannungsströme für Schaltungen der Ein-/Ausgabeschaltung 312. Eine Analog-Digital-Wandler-(ADC)- und Multiplexereinheit 342 digitalisiert Analogsignale und Spannungen zum Bereitstellen von intrakardialen "Echtzeit"-Telemetriesignalen und einer Batterielebensdauerende-(EOL)-Austauschfunktion. Eine Einschalt-Rücksetz-Schaltung 341 wirkt als Einrichtung zum Rücksetzen von Schaltungsanordnungen.
Betriebsbefehle zur Zeitsteuerung des Schrittmachers 300 werden über den Bus 330 mit der digitalen Steuerungs-/Zeitgeberschaltung 332 gekoppelt, in der digitale Zeit geber und Zähler das ganze Escapeintervall des Schrittmachers 300 sowie verschiedene Refraktär-, Austast- und andere Zeitfenster zum Steuern des Betriebs der in der Ein-/Ausgabeschaltung 312 angeordneten Peripheriebauteile einrichten.
Die digitale Steuerungs-/Zeitgeberschaltung 332 ist vorzugsweise mit einer Wahrnehmungsschaltungsanordnung 345 und mit einem Elektrogramm-(EGM)-Verstärker 348 zum Empfangen verstärkter und verarbeiteter Signale, die von der an der Leitung 302a angeordneten Elektrode 306 wahrgenommen werden, gekoppelt. Diese Signale repräsentieren die elektrische Aktivität des Herzens 264 des Patienten. Ein Meßverstärker 346 der Schaltungsanordnung 345 verstärkt die wahrgenommenen elektrokardialen Signale und führt einer Spitzenwertwahrnehmungs- und Schwellenwert-Meßschaltungsanordnung 347 ein verstärktes Signal zu. Die Schaltung 347 liefert der digitalen Steuerungs-/Zeitgeberschaltung 332 wiederum auf einem Weg 357 einen Hinweis auf wahrgenommene Spitzenspannungen und gemessene Meßverstärker-Schwellenspannungen. Weiterhin wird einem Vergleicher/Schwellenwertdetektor 349 ein verstärktes Meßverstärkersignal zugeführt. Der Meßverstärker kann demjenigen entsprechen, der im Stein erteilten US-Patent 4 379 459 offenbart ist, auf das hiermit in seiner Gesamtheit verwiesen sei.
Das vom EGM-Verstärker 348 bereitgestellte Elektrogrammsignal wird verwendet, wenn die implantierte Vorrichtung 300 durch eine externe Programmiereinrichtung (nicht dargestellt) aufgefordert wird, durch Aufwärts-Telemetrie eine Darstellung eines analogen Elektrogramms der elektrischen Herzaktivität des Patienten zu übertragen. Diese Funktionsweise ist beispielsweise im Thompson u.a. erteilten US-Patent 4 556 063, auf das zuvor verwiesen wurde, dargestellt.
Ein Ausgangsimpulsgenerator und Verstärker 350 führt in Reaktion auf ein von der digitalen Steuerungs-/Zeitgeberschaltung 332 bereitgestelltes Stimulationsauslösesignal dem Herz 264 des Patienten über einen Kopplungskondensator 305 und die Elektrode 306 Schrittmacher-Stimulationsimpulse zu. Der Ausgangsverstärker 350 kann im wesentlichen dem im Thompson erteilten US-Patent 4 476 868, auf das hier ebenfalls in seiner Gesamtheit verwiesen sei, offenbarten Ausgangsverstärker entsprechen. Die Schaltungen aus 9 umfassen CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungsanordnungen, die gemäß der vorliegenden Erfindung arbeiten können und den Prozessor 320, die digitale Steuerungs-/Zeitgeberschaltung 332, den RAM 324, den ROM 326, die RAM-/ROM-Einheit 328 und den Analog-Digital-Wandler/Multiplexer (ADC/Mux) 342 einschließen.
10 ist ein schematisches Funktionsdiagramm aus dem Peterson erteilten US-Patent 5 447 519, in dem ein implantierbarer PCD 400 dargestellt ist, bei dem die vorliegende Erfindung nützlich angewendet werden kann. Dieses Diagramm zeigt lediglich einen als Beispiel dienenden Typ einer Vorrichtung, bei der die Erfindung verwirklicht werden kann, und es sollte nicht als den Schutzumfang der vorliegenden Erfindung einschränkend angesehen werden. Andere implantierbare medizinische Vorrichtungen in der Art der zuvor beschriebenen, die Funktionsorganisationen aufweisen, bei denen die vorliegende Erfindung nützlich sein kann, können auch gemäß der vorliegenden Erfindung modifiziert werden. Die vorliegende Erfindung wird beispielsweise auch als in Zusammenhang mit implantierbaren PCDs nützlich angesehen, wie sie im Wielders u.a. erteilten US-Patent 4 548 209, im Adams u.a. erteilten US-Patent 4 693 253, im Haluska u.a. erteilten US-Patent 4 830 006 und im Pless u.a. erteilten US-Patent 4 949 730 offenbart sind, auf die hier alle in ihrer jeweiligen Gesamtheit verwiesen sei.
Der der Veranschaulichung dienende PCD 400 ist mit sechs Elektroden 401, 402, 404, 406, 408 und 410 versehen. Die Elektroden 401 und 402 können ein Paar dicht benachbarter Elektroden sein, die beispielsweise im Ventrikel des Herzens 264 angeordnet sind. Die Elektrode 404 kann einer fernen Blindelektrode entsprechen, die sich am Gehäuse des implantierbaren PCDs 400 befindet. Die Elektroden 406, 408 und 410 können großflächigen Defibrillationselektroden, die sich an Leitungen zum Herzen 264 befinden, oder epikardialen Elektroden entsprechen.
Die Elektroden 401 und 402 sind als mit der Nahfeld-R-Zacken-Detektorschaltung 419 festverdrahtet dargestellt (sie sind also in geringem Abstand angeordnete Elektroden), wobei die Nahfeld-R-Zacken-Detektorschaltung 419 einen mit einem Bandpaßfilter versehenen Verstärker 414, eine selbsttätige Schwellenwertschaltung 416 (zum Bereitstellen einer einstellbaren Wahrnehmungsschwelle als Funktion der gemessenen R-Zacken-Amplitude) und einen Vergleicher 418 aufweist. Ein Rout-Signal 464 wird immer dann erzeugt, wenn das zwischen den Elektroden 401 und 402 gemessene Signal eine von der selbsttätigen Schwellenwertschaltung 416 festgelegte Wahrnehmungsschwelle übersteigt. Weiterhin wird die Verstärkung am Verstärker 414 durch eine Zeitablauf- und Steuerschaltungsanordnung 420 des Schrittmachers eingestellt. Das Wahrnehmungssignal wird beispielsweise verwen det, um die Zeitfenster festzulegen und aufeinanderfolgende Wellenformdaten für Morphologieerfassungszwecke anzuordnen. Beispielsweise kann das Wahrnehmungsereignissignal 464 über die Schrittmacher/Zeitgeber-Steuerschaltung 420 auf einem Bus 440 zu einem Prozessor 424 geleitet werden und als ein Unterbrechungssignal für den Prozessor 424 wirken, so daß vom Prozessor 424 eine bestimmte Operationsroutine, wie beispielsweise eine Morphologieerfassung oder Unterscheidungsfunktionen, eingeleitet wird.
Eine Schaltmatrix 412 wird verwendet, um durch den Prozessor 424 gesteuert über den Daten-/Adreßbus 440 verfügbare Elektroden derart auszuwählen, daß die Auswahl zwei Elektroden beinhaltet, die in Zusammenhang mit einer Tachykardie/Fibrillations-Unterscheidungsfunktion (beispielsweise eine Funktion zum Unterscheiden zwischen einer Tachykardie, also einer abnorm schnellen Herzrate, und einer Fibrillation, also unkoordinierten und unregelmäßigen Herzschlägen, um eine geeignete Behandlung anzuwenden) als ein Paar von Fernfeldelektroden (also in einem weiten Abstand angeordneten Elektroden) verwendet werden. Fernfeld-EGM-Signale von den ausgewählten Elektroden werden über einen Bandpaßverstärker 434 und zu einem Multiplexer 432 übertragen, wo sie durch einen Analog-Digital-Wandler (ADC) 430 in digitale Datensignale umgewandelt werden, um durch eine Direktspeicherzugriffs-Schaltungsanordnung 428 gesteuert in einem Direktzugriffsspeicher 426 gespeichert zu werden. Beispielsweise kann eine Reihe von EGM-Komplexen für mehrere Sekunden ausgeführt werden.
Die in 10 dargestellten Schaltungen werden gemäß der vorliegenden Erfindung durch eine geeignete implantierbare Batterie-Versorgungsspannungsquelle 490 (beispielsweise eine in den 1–7 allgemein dargestellte Spannungsquelle) gespeist. Der Klarheit wegen ist die Kopplung der Versorgungsspannungsquelle 490 mit verschiedenen Schaltungen des PCDs 400 in den Figuren nicht dargestellt. Weiterhin werden die durch ein in 10 dargestelltes Taktsignal gesteuert arbeitenden Schaltungen gemäß der vorliegenden Erfindung durch eine Taktquelle 491 betrieben. Der Klarheit wegen ist die Kopplung dieser Taktsignale von der Taktquelle 491 (beispielsweise einer in den 1–7 allgemein dargestellten Taktquelle) mit solchen CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungen des PCDs 400 in den Figuren nicht dargestellt.
Das Auftreten eines R-Zacken-Wahrnehmungsereignisses oder des Meßsignals Rout 464 wird dem Prozessor 424 mitgeteilt, um eine vom Prozessor 424 durchgeführte Morphologieanalyse der Wellenformen einzuleiten, die bei einer Auswahl einer Behandlung für das Herz 264 nützlich ist. Der Prozessor kann beispielsweise die summierte von Schlag zu Schlag betrachtete Veränderlichkeit des Herzens 264, R-Zacken-Wahrnehmungsereignisse trennende Zeitintervalle und verschiedene andere Funktionen berechnen, wie in zahlreichen Entgegenhaltungen unter Einschluß der hier bereits angeführten und in verschiedenen anderen Entgegenhaltungen, die implantierbare PCDs betreffen, dargelegt ist.
Andere Teile des PCDs 400 aus 10 dienen dem Bereitstellen von Herzstimulations-, Kardioversions- und Defibrillationsbehandlungen. Hinsichtlich der Herzstimulation beinhaltet die Zeitablauf-/Steuerschaltung 420 des Schrittmachers programmierbare Digitalzähler, die die grundlegenden Zeitintervalle, die der Herzstimulation zugeordnet sind, steuern, wobei diese die Stimulations- Escapeintervalle, die Refraktärperioden, während derer wahrgenommene R-Zacken die Zeitsteuerung der Escapeintervalle nicht neu starten können, und dergleichen einschließen. Die Dauern dieser Intervalle werden typischerweise durch den Prozessor 424 festgelegt und über den Adreß-/Datenbus 440 zur Zeitgeber/Steuerschaltung 420 des Schrittmachers übertragen. Weiterhin bestimmt die Zeitablauf-/Steuerschaltung des Schrittmachers durch den Prozessor 424 gesteuert auch die Amplitude dieser Herzstimulationsimpulse, und eine Stimulations-Ausgangsschaltung 421 führt diese Impulse dem Herzen zu.
Wenn eine Tachyarrhythmie (also eine Tachykardie) erfaßt wird und eine Antitachyarrhythmie-Stimulationstherapie erwünscht ist, werden geeignete Zeitintervalle zum Steuern der Erzeugung von Antitachykardie-Stimulationsbehandlungen vom Prozessor 424 in die Zeitablauf- und Steuerschaltungsanordnung 420 geladen. Wenn in ähnlicher Weise die Erzeugung eines Kardioversions- oder Defibrillationsimpulses erforderlich ist, verwendet der Prozessor 424 die Zähler und die Zeitablauf- und Steuerschaltungsanordnung 420 zum Steuern des Zeitablaufs dieser Kardioversions- und Defibrillationsimpulse.
Auf die Erfassung einer Fibrillation oder einer Tachykardie hin, die einen Kardioversionsimpuls erforderlich macht, aktiviert der Prozessor 424 eine Kardioversions-/Defibrillations-Steuerschaltungsanordnung 454, die durch eine Hochspannungs-Ladeleitung 452 gesteuert das Aufladen der Hochspannngskondensatoren 456, 458, 460 und 462 über eine Ladeschaltung 450 einleitet. Danach wird die Zuführung der Zeitsteuerung des Defibrillations- oder Kardioversionsimpulses durch die Zeitablauf-/Steuerschaltungs anordnung 420 des Schrittmachers gesteuert. Verschiedene Ausführungsformen eines geeigneten Systems zum Zuführen und Synchronisieren von Kardioversions- und Defibrillationsimpulsen und zum Steuern der sie betreffenden Zeitsteuerungsfunktionen sind in näheren Einzelheiten im Keimel erteilten US-Patent 5 188 105 offenbart, auf das hiermit in seiner Gesamtheit verwiesen sei. Eine andere solche Schaltungsanordnung zum Steuern des Zeitablaufs und der Erzeugung von Kardioversions- und Defibrillationsimpulsen ist im Zipes erteilten US-Patent 4 384 585, im Pless u.a. erteilten US-Patent 4 949 719 und im Engle u.a. erteilten US-Patent 4 375 817 offenbart, auf die hier alle in ihrer Gesamtheit verwiesen sei. Weiterhin ist eine bekannte Schaltungsanordnung zum Steuern des Zeitablaufs und der Erzeugung von Antitachykardie-Stimulationsimpulsen im Berkovits u.a. erteilten US-Patent 4 577 633, im Pless u.a. erteilten US-Patent 4 880 005, im Vollmann u.a. erteilten US-Patent 4 726 380 und im Holley u.a. erteilten US-Patent 4 587 970, auf die hier alle in ihrer Gesamtheit verwiesen sei, beschrieben.
Die Auswahl einer bestimmten Elektrodenkonfiguration zum Zuführen der Kardioversions- oder Defibrillationsimpulse wird über eine Ausgangsschaltung 448 unter der Steuerung durch die Kardioversions/Defibrillations-Steuerschaltung 454 über einen Steuerbus 446 gesteuert. Die Ausgangsschaltung 448 bestimmt, welche der Hochspannungselektroden 406, 408 und 410 beim Zuführen der Defibrillations- oder Kardioversionsimpulsbehandlungen verwendet wird.
Die Bauteile des PCDs 400 aus 10 umfassen CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungsanordnungen, die gemäß der vorliegenden Erfindung arbeiten können und den Prozessor 424, die Steuerschaltungen 420 und 454, den RAM 426, die DMA 428, den ADC 430 und den Multiplexer 432 einschließen.
Gemäß der vorliegenden Erfindung können der in 9 dargestellte Schrittmacher 300 und der in 10 dargestellte PCD 400 beide gemäß den hier zuvor mit Bezug auf die 1–7 verallgemeinerten Ausführungsformen verwirklicht werden. Zuerst sei beispielsweise mit Bezug auf den in 9 dargestellten Schrittmacher 300 bemerkt, daß die Spannungsversorgungsquelle 301 des Schrittmachers 300 in einer zuvor mit Bezug auf die 1–7 beschriebenen Weise verwirklicht werden kann. Ebenso kann die Taktquelle 338 des Schrittmachers 300 in einer mit Bezug auf die 1–7 beschriebenen Weise verwirklicht werden. Die Taktquelle 491 des in 10 dargestellten PCDs 400 und die Spannungsversorgungsquelle 490 des in 10 dargestellten PCDs 400 können gemäß den hier zuvor mit Bezug auf die 1–7 beschriebenen verallgemeinerten Ausführungsformen verwirklicht werden.
Bei einem der Veranschaulichung dienenden Beispiel können der ADC/Mux 342, der HF-Sender/Empfänger 336, die digitale Steuerungs-Zeitgeber-Schaltung 332 und verschiedene andere CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungen bei von der Taktquelle 338 verfügbaren unterschiedlichen Taktfrequenzen individuell betrieben werden. Ebenso können diese Schaltungen bei entsprechenden Versorgungsspannungen betrieben werden, die für jede der Schaltungen verschieden sein können. Weiterhin kann der HF-Sender/Empfänger 336 während eines bestimmten Zeitraums (beispielsweise bei einer Aufwärtsverbindung) bei einer von der Taktquelle 338 erhältlichen bestimmten Taktfrequenz und bei einer von der Versorgungsspannungsquelle 301 erhältlichen bestimmten Versorgungsspannung, die der bestimmten Taktfrequenz entspricht, betrieben werden. Andererseits kann die Schaltung 336 während eines anderen Zeitraums (beispielsweise während einer Abwärtsverbindung) bei einer völlig verschiedenen Taktfrequenz und Versorgungsspannung betrieben werden. Die automatische Einstellung von Telemetrieparametern unter bestimmten Umständen ist im Goedeke u.a. erteilten US-Patent 5 683 432 beschrieben, auf das hier in seiner Gesamtheit verwiesen sei.
Mit Bezug auf 10 sei bemerkt, daß die A/D-Wandlerschaltung 430, die Kardioverter/Defibrillator-Steuerschaltung 454 und verschiedene andere Schaltungen, wie der RAM 426, die DMA 428 und der Multiplexer 432, auch bei von der Taktquelle 491 erhältlichen unterschiedlichen Taktfrequenzen und bei von der Versorgungsspannungsquelle 490 erhältlichen entsprechenden unterschiedlichen Versorgungsspannungen betrieben werden können. Eine Telemetrieschaltung (in den Figuren nicht dargestellt) kann mit dem PCD 400 aus 10 verwendet werden und auch bei von der Taktquelle 491 erhältlichen unterschiedlichen Taktfrequenzen und bei von der Versorgungsspannungsquelle 490 erhältlichen entsprechenden unterschiedlichen Versorgungsspannungen betrieben werden. Weiterhin kann der Prozessor 424 abhängig von der vom Prozessor 424 ausgeführten Funktion (wie mit Bezug auf 7 beschrieben) bei unterschiedlichen Taktgeschwindigkeiten betrieben werden. Eine Morphologieerfassung bei typischen physiologischen Raten (d.h. 50 bis 150 Schlägen je Minute) kann beispielsweise bei einer ersten Taktfrequenz und einer entsprechenden Versorgungsspannung vorgenommen werden, während eine Arrythmieerfassung bei einer anderen Taktfrequenz und entsprechenden Versorgungsspannung vorgenommen werden kann.
In 11 ist ein digitales Signalverarbeitungssystem (DSP-System) 500 mit veränderlichem Takt und veränderlicher Versorgungsspannung dargestellt, das in Zusammenhang mit bestimmten in den 9 und 10 dargestellten Schaltungen und/oder alternativ zu diesen verwendet werden kann. Das DSP-System 500 gemäß 11 kann beispielsweise an Stelle der Aktivitätsschaltung 352, der Druckschaltung 354, der Meßverstärkerschaltung 346 (für P-Zacken-, R-Zacken- und/oder T-Zacken-Meßverstärker) verwendet werden, und es kann unter Verwendung eines Pseudo-EKG-Signals 502 weiter mit zusätzlichen Funktionen versehen werden. Im allgemeinen wird eine Anzahl von Analogsignalen 499, wie beispielsweise Pseudo-EKG-Signale 502, ein Aktivitätssensorsignal 503 und ein Druck- und Einsetzsensorsignal 504, über jeweilige Verstärker 505–507 bereitgestellt. Die verstärkten Signale werden an einen Multiplexer 510 übergeben, der sie in zyklischer Weise einem Analog-Digital-Wandler (ADC) 516 des digitalen Signalverarbeitungssystems 500 zuführt.
Die Signale 502–504 können durch zyklisches Abfragen der Ausgänge der mehreren Verstärker/Vorverstärker 505–507 zyklisch wiederholt werden, wie in der anhängigen US-Patentanmeldung 08/801 335 mit der Aktennummer P-4521 von Medtronic mit dem Titel "Method for Compressing Digitized Cardiac Signals Combining Lossless Compression and Non-linear Sampling", in der eine veränderliche Kompression durch ADC-Abtastung beschrieben ist und auf die hier in ihrer Gesamtheit verwiesen sei, beschrieben ist. Der ADC kann auch veränderliche Umwandlungsraten aufweisen, wie im US-Patent 5 263 486 und im US-Patent 5 312 446 beschrieben ist, auf die hiermit in ihrer jeweiligen Gesamtheit verwiesen sei.
Eine Ein-/Ausgabeschnittstelle 514 und Programmregister 512 werden durch eine Zeitsteuerungsschaltung (nicht dargestellt) gesteuert verwendet, um das Anlegen der Analogsignale vom Multiplexer 510 an den ADC 516 des DSP-Systems 500 zu steuern, der diese umgewandelten Digitalsignale einem Digitalfilter 518 zuführt, um einem Wellenformanalyseprozessor 520 (also einem digitalen Signalprozessor (DSP)) des Systems 500 eine Wellenform zur Analyse zuzuführen. Der Wellenformanalyseprozessor (DSP-Prozessor) 520 wird zum Verringern der Leistungsaufnahme gemäß der vorliegenden Erfindung entsprechend den Verarbeitungsanforderungen bei unterschiedlichen Geschwindigkeiten getaktet, also "fliegend" gesteuert.
Beispielsweise arbeitet der Wellenformanalyseprozessor 520 nur während eines QRS-Komplexes in einem schnellen Verarbeitungsmodus bei einer relativ hohen Frequenz. Während des restlichen Herzzyklus kann der DSP-Prozessor 520 bei einer viel niedrigeren Taktfrequenz "im Leerlauf arbeiten". Dieser Verarbeitungszyklus wurde zuvor mit Bezug auf 4C beschrieben. Ein Fachmann wird erkennen, daß gemäß den anderen Erscheinungsformen der vorliegenden Erfindung zusätzlich zur für verschiedene Abschnitte des Herzzyklus verwendeten niedrigeren Taktgeschwindigkeit dann, wenn die Geschwindigkeit verringert wird, auch der Versorgungsspannungspegel (V_DD) entsprechend verringert werden kann. Auf diese Weise wird die Aufgabe der verringerten Leistungsaufnahme verwirklicht.
Das DSP-System 500 aus 11 ist in 12 allgemein dargestellt. DSP-Systeme in der Art des DSP-Systems 500 können allgemein ein Eingangsfilter, einen ADC, eine Abtast- und Halteschaltung (die manchmal in den ADC eingebaut ist) und einen digitalen Signalprozessor zum Bereitstellen einer Ausgabe aufweisen. Das Eingangsfilter, der ADC und die Abtast- und Halteschaltung liefern dem Prozessor eine Analogeingabe repräsentierende Daten. Der digitale Signalprozessor kann dann zum Verwirklichen von einem von verschiedenen Algorithmen, wie beispielsweise zur Digitalfilterung, zum Abbilden der Eingabe, zum Ausführen einer Morphologieerfassung, zum Erreichen einer Funktionsweise als Meßverstärker (P-Zacke, R-Zacke oder T-Zacke) und dergleichen verwendet werden, um eine gewünschte Ausgabe bereitzustellen.
Die Ausgabe des DSP-Systems 500 wird bei der Verwendung in einer hier beschriebenen medizinischen Vorrichtung im allgemeinen in digitaler Form einer Steuereinrichtung zugeführt. Eine solche sich aus der Digitalverarbeitung ergebende digitale Ausgabe kann jedoch unter Verwendung von bei DSP-Systemen üblichen Bauteilen, wie Digital-Analog-Wandlern (DAC), Ausgangsfiltern und dergleichen, wieder in eine analoge Ausgabe umgewandelt werden. Ein Fachmann wird erkennen, daß die Bauteile des DSP-Systems 500 abhängig von der Anwendung der vorliegenden Erfindung variieren können. Beispielsweise kann ein DSP-System einen DAC zum Bereitstellen einer analogen Ausgabe aufweisen, während dies bei einem anderen solchen System möglicherweise nicht der Fall ist.
Wie in 12 dargestellt ist, werden zwei oder mehr analoge Eingangssignale 499 durch den Multiplexer 510 multiplexiert und in diese repräsentierende digitale Daten umgewandelt, die durch den digitalen Signalprozessor des DSP-Systems 500 zu verarbeiten sind. Die die Eingangssignale repräsentierenden Daten werden dann durch den digitalen Signalprozessor des DSP-Systems 500 verarbeitet, um in bezug auf diese während eines vorgegebenen Zeitraums Funktionen auszuführen. Es können beispielsweise R-Zacken-Erfassungsalgorithmen und P-Zacken-Erfassungsalgorithmen durch denselben digitalen Signalprozessor während des vorgegebenen Zeitraums unter Verwendung von dem Multiplexer 510 zugeführten Daten, die ventrikuläre bzw. atrielle analoge Eingangssignale repräsentieren, ausgeführt werden.
Für dieses Multiplexieren der Eingangssignale und die Verwendung eines in den 11 und 12 dargestellten einzigen digitalen Signalprozessors zum Ausführen mehrerer Funktionen in einem vorgegebenen Zeitraum ist es erforderlich, daß der digitale Signalprozessor des DSP-Systems 500 bei einer relativ hohen Taktfrequenz betrieben wird. Die Taktfrequenz ist im Vergleich zu den Taktfrequenzen, die erforderlich wären, wenn mehrere digitale Signalprozessoren zum Ausführen der Funktionen im gleichen Zeitraum verwendet würden, relativ hoch. Beim Betrieb bei einer relativ hohen Frequenz zum Erreichen der mehreren Funktionen während dieses vorgegebenen Zeitraums muß zum Betrieb auch eine relativ hohe Versorgungsspannung an den Prozessor angelegt werden.
Die Versorgungsspannung ist im Vergleich zur Versorgungsspannung, die erforderlich wäre, falls mehrere digitale Signalprozessoren zum Ausführen der Funktionen im gleichen Zeitraum verwendet würden, relativ hoch. Daher ist die vom einzigen digitalen Signalprozessor aufgenommene dynamische Leistung (P) ziemlich hoch ((P) = 1/2CV_DD ²F, wobei C die Knotenkapazität ist, F die Takt- oder Schaltfrequenz ist und V_DD die Versorgungsspannung des Prozessors ist). Die Formel zum Berechnen der dynamischen Leistung (P) gibt an, daß die dynamische Leistungsaufnahme von CMOS-, CML-, SOS-, SOI-, BICMOS-, PMOS- und/oder NMOS-Schaltungen proportional zum Quadrat der Versorgungsspannung (V_DD) ist. Weiterhin ist die dynamische Leistung (P) proportional zur Schalt- oder Taktfrequenz (F). wie weiter unten beschrieben wird, können die gleichen Mehrfachfunktionen, die oben bei Verwendung eines einzigen DSP-Systems beschrieben wurden, auch bei Verwendung von mehreren DSP-Systemen erreicht werden, die zum Verringern der Leistungsaufnahme bei niedrigeren Taktfrequenzen und niedrigeren Versorgungsspannungen arbeiten.
13 ist eine verallgemeinerte schematische Darstellung eines solchen Mehrfachprozessorsystems 600 mit mehreren DSP-Systemen 602–604 zum Verringern der Leistungsaufnahme gemäß der vorliegenden Erfindung. Dem DSP-System 602 wird ein erstes analoges Eingangssignal 612 zugeführt, und es beinhaltet eine Umwandlungsschaltungsanordnung zum Umwandeln des analogen Eingangssignals 612 in es repräsentierende digitale Daten. Ein digitaler Signalprozessor 622 des DSP-Systems 602 verarbeitet dann die Daten zum Ausführen einer Funktion und stellt eine Ausgabe 632 bereit (die, falls gewünscht, wieder in ein analoges Signal umgewandelt werden kann). Der digitale Signalprozessor 622 wird bei einer ersten Taktfrequenz Clk1 betrieben, und es wird an ihn eine erste Versorgungsspannung SV1 angelegt.
Dem DSP-System 603 wird ein zweites analoges Eingangssignal 613 zugeführt, und es beinhaltet eine Umwandlungs schaltungsanordnung zum Umwandeln des analogen Eingangssignals 613 in es repräsentierende digitale Daten. Ein digitaler Signalprozessor 623 des DSP-Systems 603 verarbeitet dann die Daten zum Ausführen einer Funktion und stellt eine Ausgabe 633 bereit (die, falls gewünscht, wieder in ein analoges Signal umgewandelt werden kann). Der digitale Signalprozessor 623 wird bei einer zweiten Taktfrequenz Clk2 betrieben, und es wird an ihn eine zweite Versorgungsspannung SV2 angelegt. Im allgemeinen sind die erste Taktfrequenz Clk1 und die zweite Taktfrequenz Clk2, bei denen der erste und der zweite digitale Signalprozessor arbeiten, um ihre jeweiligen Funktionen in einem vorgegebenen Zeitraum auszuführen, niedriger als die Taktfrequenz, die ein einziger Prozessor benötigt, um dieselben Funktionen im gleichen vorgegebenen Zeitraum auszuführen. Die erste Taktfrequenz Clk2 und die zweite Taktfrequenz Clk2 sind derart, daß die vom ersten und vom zweiten digitalen Signalprozessor beim Ausführen der jeweiligen Funktionen während des vorgegebenen Zeitraums aufgenommene Leistung geringer ist als die Leistung, die aufgenommen werden würde, falls nur einer von ihnen die beiden jeweiligen Funktionen innerhalb des vorgegebenen Zeitraums ausführen müßte.
Ebenso können auch die Versorgungsspannungen SV1 und SV2 verringert werden, weil die digitalen Signalprozessoren 622 und 623 bei einer niedrigeren Geschwindigkeit arbeiten und eine Verringerung der Taktfrequenz die Verwendung niedrigerer Versorgungsspannungen ermöglicht, wie hier zuvor beschrieben wurde. Falls beispielsweise die Taktfrequenz Clk1 verringert wird, kann die an den digitalen Signalprozessor 622 angelegte Versorgungsspannung SV1 ebenfalls verringert werden.
Es sei als Beispiel der Fall betrachtet, in dem das System 600 nur das DSP-System 602 und das DSP-System 603 aufweist. Jedes der DSP-Systeme 602 und 603 empfängt eine einzige analoge Eingabe 612 bzw. 613. Der digitale Signalprozessor 622 bearbeitet die die analoge Eingabe 612 repräsentierenden Daten bei der Taktfrequenz Clk1, um eine erste Funktion auszuführen. Der digitale Signalprozessor 623 bearbeitet die die analoge Eingabe 613 repräsentierenden Daten bei der Taktfrequenz Clk2, um eine zweite Funktion auszuführen. Im Vergleich zu der von einem System in der Art des in 12 dargestellten aufgenommenen Leistung (wo ein einziger Prozessor zum Ausführen der beiden Funktionen innerhalb des vorgegebenen Zeitraums unter Verwendung multiplexierter Eingaben verwendet wird) können mehrere digitale Signalprozessoren die gleichen Funktionen ausführen, wobei sie jedoch erheblich weniger Leistung aufnehmen.
Insbesondere kann bei Verwendung zweier digitaler Signalprozessoren gemäß der vorliegenden Erfindung die so aufgenommene dynamische Leistung (P2) nach der Formel (P2) = ½(2C)(VDD/2)2(F/2)berechnet werden, wobei C das Zweifache der Knotenkapazität ist, weil es zwei digitale Signalprozessoren gibt, F/2 die verringerte Takt- oder Schaltfrequenz ist, weil die beiden digitalen Signalprozessoren bei der Hälfte der Geschwindigkeit eines einzelnen Prozessors arbeiten können, wenn versucht wird, beide Funktionen im vorgegebenen Zeitraum abzuschließen, und wobei V_DD/2 die Versorgungsspannung ist, weil die digitalen Signalprozessoren bei der Hälfte der Geschwindigkeit des einzelnen Prozessors arbeiten, wenn versucht wird, beide Funktionen im vorgegebenen Zeitraum abzuschließen.
Die von den zwei digitalen Signalprozessoren aufgenommene Leistung ist durch die Formel P2 = ½C(VDD 2/4)Fgegeben, wobei dies ¼ der vom einzelnen Prozessor bei Verwendung multiplexierter Eingänge aufgenommenen Leistung ist, wie oben mit Bezug auf 12 beschrieben wurde. Ein Fachmann wird nun erkennen, daß die vorhergehend erwähnte Ausführungsform mit zwei digitalen Signalprozessoren gemäß der vorliegenden Erfindung mehr Chipfläche der integrierten Schaltung belegt als ein einzelner Prozessor mit multiplexierten Eingängen. Die Leistungsaufnahme ist jedoch stark verringert.
Bei der oben beschriebenen der Veranschaulichung dienenden Ausführungsform sind die Taktfrequenzen, bei denen der erste und der zweite digitale Signalprozessor arbeiten, im wesentlichen gleich. Diese Taktfrequenzen brauchen jedoch zum Verringern der Leistungsaufnahme nicht gleich oder im wesentlichen gleich zu sein, und sie können tatsächlich unterschiedlich sein. Die erste Taktfrequenz Clk1 und die zweite Taktfrequenz Clk2, bei denen der erste und der zweite digitale Signalprozessor arbeiten, um die jeweiligen Funktionen auszuführen, sind bevorzugt Frequenzen, die so ausgewählt sind, daß die vom ersten und vom zweiten digitalen Signalprozessor beim Ausführen der jeweiligen Funktionen während des vorgegebenen Zeitraums aufgenommene Leistung geringer ist als die Leistung, die aufgenommen werden würde, wenn nur einer von ihnen die beiden Funktionen innerhalb des vorgegebenen Zeitraums ausführen würde.
Weiterhin können, wie in 13 dargestellt ist, mehr als zwei DSP-Systeme, wie ein zusätzliches DSP-System 604, zum Verringern der Leistungsaufnahme verwendet werden. Zusätzlich kann jeder der digitalen Signalprozessoren unter Einschluß der DSP-Systeme 602–604 mit einem oder mehreren analogen Eingängen versehen sein, die allgemein durch Eingänge 618 dargestellt sind, die so multiplexiert werden können, wie mit Bezug auf 11 beschrieben wurde, oder jeder von ihnen kann alternativ mit einem einzigen Eingang versehen sein, wie oben mit Bezug auf die DSP-Systeme 602 und 603 dargestellt wurde.
Die Verwendung von mehreren DSP-Systemen ist besonders vorteilhaft, wenn höherfrequente analoge Signale verarbeitet werden, wenngleich diese Systeme auch mit jedem beliebigen analogen Signal verwendet werden können. Solche Mehrfach-DSP-Konfigurationen können beispielsweise dann, wenn sie für das Wahrnehmen von P-Zacken, R-Zacken und T-Zacken, für eine EMI-Erfassung, für eine Sensorsignalverarbeitung solcher Signale, wie Druck-, Sauerstoffsättigungs-, Blutströmungs- und Herzkontraktionssignalen, für Telemetriefunktionen und dergleichen verwendet werden, besonders vorteilhaft sein. Diese Funktionen können allgemein durch die Bandbreite der zum Ausführen dieser Funktionen verarbeiteten analogen Signale gekennzeichnet werden. Im allgemeinen liegt die Bandbreite analoger Signale, wie Herzwahrnehmungssignale, im Bereich zwischen etwa 10 Hz und etwa 100 Hz (im Gegensatz zu einigen Sensorsignalen, wie Drucksignalen, die eine Bandbreite zwischen etwa 1 Hz und etwa 10 Hz aufweisen).
In den 14 und 15 ist die Verwendung mehrerer DSP-Systeme zum Ausführen mehrerer zum Betrieb eines Herzschrittmachers erforderlicher Funktionen veranschaulicht. In 14 sind einige Bauteile dargestellt, die herkömmlich in einem Herzschrittmacher verwendet werden, wie er im am 7. Februar 1995 Shelton erteilten US-Patent 5 387 228 mit dem Titel "Cardiac Pacemaker With Programmable Output Pulse Amplitude and Method" beschrieben ist. Der Einfachheit wegen werden andere Bauteile des Schrittmachers, wie die, die hier zuvor beschrieben wurden und die auch in anderen hier erwähnten Dokumenten, wie im US-Patent 5 387 228 angesprochen wurden, nicht in weiteren Einzelheiten beschrieben.
Wiederum mit Bezug auf 14 sei bemerkt, daß eine digitale Steuerungs-/Zeitgeberschaltung 731 mit einer Wahrnehmungsschaltungsanordnung unter Einschluß einer Meßverstärkerschaltung 738 und einer Empfindlichkeitssteuerschaltung 739 gekoppelt ist. Insbesondere empfängt die digitale Steuerungs-/Zeitgeberschaltung 731 auf einer Leitung 740 ein A-Ereignis-(atrielles Ereignis)-Signal und auf einer Leitung 741 ein V-Ereignis-(ventrikuläres Ereignis)-Signal. Die Meßverstärkerschaltung 738 ist mit Leitungen 714 und 715 gekoppelt und empfängt V-Wahrnehmungs-(ventrikuläre Wahrnehmung)- und A-Wahrnehmungs-(atrielle Wahrnehmung)-Signale vom Herzen 764. Die Meßverstärkerschaltung 738 gibt das A-Ereignis-Signal auf die Leitung 40, wenn ein atrielles Ereignis (also ein stimuliertes oder natürliches atrielles Ereignis) erfaßt wird und gibt das V-Ereignis-Signal auf die Leitung 741, wenn ein ventrikuläres Ereignis (stimuliert oder natürlich) erfaßt wird. Die Meßverstärkerschaltung 738 weist einen oder mehrere Meßverstärker auf, die beispielsweise demjenigen entsprechen, der im Stein erteilten US-Patent 4 379 459 offenbart ist. Die Empfindlichkeitssteuerschaltung 739 ist zum Einstellen der Verstärkung der Meßverstärkerschaltung 738 entsprechend den programmierten Empfindlichkeitseinstellungen vorgesehen, wie Fachleuten auf dem Gebiet der Schrittmacher verständlich sein wird.
Ein ventrikulärer Elektrokardiogrammverstärker 742 ist mit einem Leiter in der Leitung 714 gekoppelt, um ein V-Wahrnehmungssignal vom Herzen 764 zu empfangen. In ähnlicher Weise ist der atrielle Elektrokardiogrammverstärker 743 mit einem Leiter der Leitung 715 gekoppelt, um ein A-Wahrnehmungssignal vom Herzen 764 zu empfangen. Die von den Verstärkern 742 und 743 erzeugten Elektrokardiogrammsignale werden dann verwendet, wenn die implantierte Vorrichtung durch eine externe Programmiereinrichtung zur Aufwärts-Telemetrie abgefragt wird.
In 15 ist eine Ausführungsform eines Mehrfach-DSP-Systems 800 gemäß der vorliegenden Erfindung zum Ersetzen der in 14 dargestellten Wahrnehmungsschaltungsanordnung 738 dargestellt. Das Mehrfach-DSP-System 800 weist zwei DSP-Systeme 801 und 803 auf. Das DSP-System 801 weist einen digitalen Signalprozessor 841 auf, der Daten verarbeitet, die das vom Atrium des Herzens ausgehende A-Wahrnehmungssignal 805 repräsentieren. Weiterhin weist das DSP-System 803 einen digitalen Signalprozessor 842 auf, der Daten verarbeitet, die das vom Ventrikel des Herzens ausgehende V-Wahrnehmungssignal 807 repräsentieren. Als Beispiel der vorliegenden Erfindung erkennt es der digitale Signalprozessor 841 unter Verwendung der das A-Wahrnehmungssignal während eines vorgegebenen Zeitraums repräsentierenden Daten, wenn ein atrielles Ereignis (eine P-Zacken-Erfassung) auftritt. Bei einem anderen Beispiel der vorliegenden Erfindung erkennt es der digitale Signalprozessor 843 unter Verwendung der das V-Wahrnehmungssignal während des vorgegebenen Zeitraums repräsentierenden Daten, wenn ein ventrikuläres Ereignis (eine R-Zacken-Erfassung) auftritt.
Wie in 15 dargestellt ist, arbeiten die digitalen Signalprozessoren bei Taktfrequenzen, die halb so groß sind wie die zum Betrieb eines einzelnen digitalen Signalprozessors erforderliche Taktfrequenz (wobei angenommen wird, daß der entsprechende einzelne digitale Signalprozessor über einen Multiplexer sowohl A- als auch V-Wahrnehmungssignale empfängt und während des vorgegebenen Zeitraums sowohl die atriellen als auch die ventrikulären Erfassungsfunktionen ausführt). Auf diese Weise und wie oben beim allgemeinen Beispiel mit zwei digitalen Signalprozessoren beschrieben wurde, ist die so aufgenommene Leistung bei Verwendung der zwei digitalen Signalprozessoren zum Ausführen der jeweiligen Funktionen innerhalb des vorgegebenen Zeitraums gegenüber der Leistung, die ansonsten ein einzelner Prozessor benötigen würde, um die gleichen Funktionen während desselben Zeitraums auszuführen, erheblich verringert.
Weiterhin kann, wie oben beschrieben wurde, auch die Versorgungsspannung verringert werden, weil die digitalen Signalprozessoren bei halber Geschwindigkeit arbeiten und eine Verringerung der Taktfrequenz die Verwendung niedrigerer Versorgungsspannungen ermöglicht. Die Leistungsaufnahme ist verringert, weil die aufgenommene Leistung direkt zum Quadrat der Versorgungsspannung proportional ist. Falls die Taktfrequenz der digitalen Signalprozessoren beispielsweise in bezug auf eine Ausführungsform mit einem einzigen Pro zessor, bei der multiplexierte Eingaben verwendet werden, halbiert wird, kann auch die Versorgungsspannung in bezug auf die bei einer Ausführungsform mit einem einzigen Prozessor verwendete Versorgungsspannung halbiert werden.
Nach dem Erfassen eines atriellen Ereignisses erzeugt das DSP-System 801 an einem Ausgang 811 ein A-Ereignis-Signal. Nach dem Erfassen eines ventrikulären Ereignisses erzeugt das DSP-System 803 an einem Ausgang 813 ein V-Ereignis-Signal. Die in 14 dargestellten Meßverstärkerfunktionen werden daher unter Verwendung der in 15 dargestellten Ausführungsform mit zwei DSP-Systemen gemäß der vorliegenden Erfindung verwirklicht, wobei in bezug auf die Verwendung eines einzelnen DSP-Systems eine entsprechende Verringerung der Leistungsaufnahme unter Erreichen der gleichen Funktionen (wie der in 12 dargestellten) auftritt.
Fachleute werden erkennen, daß gemäß der vorliegenden Erfindung mit den gleichen oder zusätzlichen digitalen Signalprozessoren und/oder Systemen auch andere Signale verarbeitet werden können. Solche DSP-Systeme können beispielsweise zur T-Zacken-Erfassung, zur Sauerstoffsensor-Datenanalyse, zur Drucksensor-Datenanalyse, zur Herzkontraktions-Datenanalyse, zur EMI-Erfassung oder zum Verarbeiten und Analysieren irgendwelcher anderer Signale oder Datensätze verwendet werden, bei denen eine digitale Signalverarbeitung nützlich ist.
Die vorliegende Erfindung ist mit verschiedenen Herstellungstechnologien verträglich, wobei diese Silicium-auf-Isolator-(SOI)-, Silicium-auf-Saphir-(SOS)-, Strommoduslogik-(CML)-, BICMOS-, PMOS-, und NMOS-Technologien, sowie herkömmliche Silicium-CMOS-Technologien einschließen, jedoch nicht auf diese beschränkt sind. Im Takamasa erteilten US-Patent 4 359 653, im Burgener u.a. erteilten US-Patent 5 416 043, im Kim erteilten US-Patent 5 538 908 sowie im Matsushita u.a. erteilten US-Patent 5 705 421, auf die hier alle in ihrer jeweiligen Gesamtheit verwiesen sei, sind Prozesse und Verfahren zur Herstellung integrierter Schaltungen beschrieben, die zumindest für einige der vorhergehend erwähnten Typen integrierter Schaltungen verwendbar sind.
Die vorliegende Erfindung ermöglicht eine Technologie zur Verwendung von Mehrfach-DSP-Systemen zum Ausführen mehrerer Funktionen und Berechnungen durch die Art, in der die Leistungsaufnahme für diese Mehrfach-DSP-Systeme verringert werden kann. Weiterhin können gemäß der vorliegenden Erfindung wegen der verringerten Leistungsaufnahme, die sich aus dem Verringern der Versorgungsspannungen und Taktfrequenzen für verschiedene von den Prozessoren ausgeführte Funktionen und Berechnungen ergibt, auch auf mehreren Prozessoren beruhende Anordnungen verwirklicht werden.
Zusätzlich können bei verringerter Leistungsaufnahme Vorrichtungen gemäß der vorliegenden Erfindung weitere Funktionen hinzugefügt werden, um eine Vorrichtung mit einem erweiterten Funktionsumfang bereitzustellen, die jedoch eine niedrigere oder die gleiche Leistungsaufnahme aufweist wie herkömmliche Vorrichtungen aus dem Stand der Technik. Ein Prozessor gemäß der vorliegenden Erfindung kann beispielsweise verschiedene Morphologieerfassungsfunktionen, wie ein Unterscheiden von retrograden P-Zacken und antegraden P-Zacken von EGM-Wellenformen, ein Unterscheiden von P-Zacken von Fernfeld-R-Zacken, ein Unterscheiden einer AF- A-Flimmer-AT von einer Sinustachykardie, ein Unterscheiden eines VT-VF-V-Flimmerns von einer SVT, ein Unterscheiden von Herzsignalen von einer elektromagnetischen Störung und dergleichen, ausführen. Weiterhin können beispielsweise auch verschiedene Ausführungsformen der vorliegenden Erfindung zum Erfassen oder Herausfiltern einer elektromagnetischen Störung (EMI) verwendet werden, die von Einbruchsdetektoren, Leitungssignalen, HF-Rauschen, Myopotentialen und dergleichen ausgehen oder von diesen erzeugt werden.
Die vorliegende Erfindung ist beispielsweise nicht auf die Verwendung von nur zwei DSP-Systemen beschränkt, und DSP-Systeme gemäß der vorliegenden Erfindung können zusammen mit anderen hier beschriebenen Taktfrequenz-Behandlungstechniken (wie mehreren Taktfrequenzen für mehr als eine von einem der mehreren Prozessoren ausgeführte Funktion) verwendet werden. Weiterhin kann die für die mehreren DSP-Systeme gemäß der vorliegenden Erfindung verwendete Versorgungsspannungsquelle nicht nur diskrete Versorgungsspannungen sondern auch eine Quelle aufweisen, die beispielsweise durch einen Spannungsregler über einen bestimmten Spannungsbereich kontinuierlich variiert wird, wobei diese Spannungen bei entsprechenden Taktfrequenzen "fliegend" geändert werden. Die vorliegende Erfindung ist auch nicht auf eine Verwendung in Zusammenhang mit Schrittmachern oder PCDs beschränkt, sondern sie kann in anderen relevanten Bereichen weitere Anwendungen finden, in denen eine niedrige Leistungsaufnahme erwünscht ist, wie beispielsweise auf den Gebieten der Telekommunikation oder tragbarer Computer. Der Schutzumfang der vorliegenden Erfindung umfaßt weiterhin Verfahren zum Herstellen und Verwenden der oben beschriebenen Merkmale, Konzepte und Schaltungsanordnungen.

Claims

Medizinische Vorrichtung, aufweisend: ein erstes digitales Signalverarbeitungssystem, das mindestens eine erste analoge Eingabe empfängt, wobei das erste digitale Signalverarbeitungssystem einen ersten digitalen Signalprozessor aufweist, der bei einer ersten Taktfrequenz Daten verarbeitet, die mindestens die erste analoge Eingabe repräsentieren, um während eines vorgegebenen Zeitraums mindestens eine erste Funktion auszuführen, und ein zweites digitales Signalverarbeitungssystem, das mindestens eine zweite analoge Eingabe empfängt, wobei das zweite digitale Signalverarbeitungssystem einen zweiten digitalen Signalprozessor aufweist, der bei einer zweiten Taktfrequenz Daten verarbeitet, die mindestens die zweite analoge Eingabe repräsentieren, um während des vorgegebenen Zeitraums mindestens eine zweite Funktion auszuführen, wobei die erste und die zweite Taktfrequenz derart sind, daß die vom ersten und vom zweiten digitalen Signalprozessor beim Ausführen der ersten und der zweiten Funktion aufgenommene Leistung geringer ist als die Leistung, die aufgenommen werden würde, falls nur einer von dem ersten und dem zweiten digitalen Signalprozessor sowohl die erste als auch die zweite Funktion innerhalb des vorgegebenen Zeitraums ausführen müßte, und daß die erste und/oder die zweite Taktfrequenz derart ist bzw. sind, daß die mindestens eine erste Funktion bzw. die mindestens eine zweite Funktion in der maximalen Zeit abgeschlossen werden, die zum Ausführen der jeweiligen Funktion verfügbar ist.
Vorrichtung nach Anspruch 1, bei welcher die erste und die zweite Taktfrequenz in etwa gleich sind.
Vorrichtung nach Anspruch 1, bei welcher die erste und die zweite Taktfrequenz unterschiedlich sind.
Vorrichtung nach Anspruch 1, bei welcher der vorgegebene Zeitraum ein auf physiologischen Ereignissen beruhender Zeitraum ist.
Vorrichtung nach Anspruch 1, bei welcher mindestens eine von der ersten und der zweiten analogen Eingabe ein Herzwahrnehmungssignal ist.
Vorrichtung nach Anspruch 1, welche ferner eine Versorgungsspannungsquelle aufweist, die zum Anlegen einer ersten Versorgungsspannung an den ersten digitalen Signalprozessor auf der Grundlage der ersten Taktfrequenz und zum Anlegen einer zweiten Versorgungsspannung an den zweiten digitalen Signalprozessor auf der Grundlage der zweiten Taktfrequenz geschaltet ist.
Vorrichtung nach Anspruch 6, bei welcher das erste und das zweite Taktsignal in etwa gleich sind und die erste und die zweite Versorgungsspannung weiterhin in etwa gleich sind.
Vorrichtung nach Anspruch 1, welche ferner eines oder mehrere zusätzliche digitale Signalverarbeitungssysteme aufweist, wobei jedes zusätzliche digitale Signalverarbeitungssystem mindestens eine analoge Eingabe empfängt und einen digitalen Signalprozessor aufweist, der bei einer zusätzlichen Taktfrequenz Daten verarbeitet, die die mindestens eine analoge Eingabe repräsentieren, um während des vorgegebenen Zeitraums mindestens eine zusätzliche Funktion auszuführen.
Vorrichtung nach Anspruch 1, bei welcher mindestens eine von der ersten und der zweiten Funktion aus der aus einer Mitnahmeerfassung, einer R-Zacken-Erfassung, einer P-Zacken-Erfassung, einer T-Zacken-Erfassung, einer Erfassung einer elektromagnetischen Störung, einer Sauerstoffsättigungsbestimmung, einer Druckbestimmung, einer Sensor-Herzkontraktionsbestimmung, einer Herzströmungsbestimmung, eines Telemetrieempfangs und einer Telemetrieübertragung bestehenden Gruppe ausgewählt ist.
Vorrichtung nach Anspruch 1, welche eine luftdicht abgeschlossene implantierbare medizinische Vorrichtung ist.
Vorrichtung nach Anspruch 10, bei welcher die implantierbare medizinische Vorrichtung aus der aus einem implantierbaren Stimulator, einem implantierbaren Nervenstimulator, einem implantierbaren Schrittmacher, einem IPG, einem implantierbaren Kardioverter, einem implantierbaren PCD, einem implantierbaren Defibrillator, einem implantierbaren ICD und einer implantierbaren Medikamentenpumpe bestehenden Gruppe ausgewählt ist.
Vorrichtung nach Anspruch 1, bei welcher mindestens eines von dem ersten und dem zweiten digitalen Verarbeitungssystem Schaltungen eines Typs aufweist, der aus der aus CMOS-Schaltungen, CML-Schaltungen, SOS-Schaltungen, SOI-Schaltungen, BICMOS-Schaltungen, PMOS-Schaltungen und NMOS-Schaltungen bestehenden Gruppe ausgewählt ist.
Medizinische Vorrichtung, aufweisend: ein erstes digitales Signalverarbeitungssystem, das mindestens eine erste analoge Eingabe empfängt, wobei das erste digitale Signalverarbeitungssystem einen ersten digitalen Signalprozessor aufweist, der bei einer ersten Taktfrequenz Daten verarbeitet, die mindestens die erste analoge Eingabe repräsentieren, um während eines vorgegebenen Zeitraums mindestens eine erste Funktion auszuführen, ein zweites digitales Signalverarbeitungssystem, das mindestens eine zweite analoge Eingabe empfängt, wobei das zweite digitale Signalverarbeitungssystem einen zweiten digitalen Signalprozessor aufweist, der bei einer zweiten Taktfrequenz Daten verarbeitet, die mindestens die zweite analoge Eingabe repräsentieren, um während des vorgegebenen Zeitraums mindestens eine zweite Funktion auszuführen, und eine Versorgungsspannungsquelle, die wirkungsmäßig so angeschlossen ist, daß dem ersten digitalen Signalprozessor eine erste Versorgungsspannung und dem zweiten digitalen Signalprozessor eine zweite Versorgungsspannung zugeführt wird, wobei die erste und die zweite Versorgungsspannung derart sind, daß die vom ersten und vom zweiten digitalen Signalprozessor beim Ausführen der ersten und der zweiten Funktion im vorgegebenen Zeitraum aufgenommene Leistung geringer ist als die Leistung, die aufgenommen werden würde, falls nur einer von dem ersten und dem zweiten digitalen Signalprozessor sowohl die erste als auch die zweite Funktion innerhalb des vorgegebenen Zeitraums ausführen müßte, und wobei die erste und/oder die zweite Taktfrequenz derart ist bzw. sind, daß die mindestens eine erste Funktion bzw. die mindestens eine zweite Funktion in der maximalen Zeit abgeschlossen wird, die zum Ausführen der jeweiligen Funktion verfügbar ist.
Vorrichtung nach Anspruch 13, welche ferner eine Taktschaltung zum Bereitstellen einer ersten und einer zweiten Taktfrequenz zum Steuern des Betriebs des ersten und des zweiten digitalen Signalprozessors während der Ausführung der ersten bzw. der zweiten Funktion aufweist, wobei die erste und die zweite Taktfrequenz ferner derart sind, daß die vom ersten und vom zweiten digitalen Signalprozessor beim Ausführen der ersten und der zweiten Funktion im vorgegebenen Zeitraum aufgenommene Leistung geringer ist als die Leistung, die aufgenommen werden würde, falls nur einer von dem ersten und dem zweiten digitalen Signalprozessor sowohl die erste als auch die zweite Funktion innerhalb des vorgegebenen Zeitraums ausführen müßte.
Vorrichtung nach Anspruch 14, bei welcher die Pegel der ersten und der zweiten Versorgungsspannung auf der Grundlage der ersten bzw. der zweiten Taktfrequenz angelegt werden.
Vorrichtung nach Anspruch 15, bei welcher die erste Funktion bei einer Taktfrequenz ausgeführt wird, die in etwa der zum Ausführen der zweiten Funktion verwendeten Taktfrequenz gleicht, und die erste und die zweite Versorgungsspannung in etwa gleich sind.
Vorrichtung nach Anspruch 13, bei welcher mindestens eine von der ersten und der zweiten Funktion aus der aus einer Mitnahmeerfassung, einer R-Zacken-Erfassung, einer P-Zacken-Erfassung, einer T-Zacken-Erfassung, einer Erfassung einer elektromagnetischen Störung, einer Sauerstoffsättigungsbestimmung, einer Druckbestimmung, einer Sensor-Herzkontraktionsbestimmung, einer Herzströmungsbestimmung, eines Telemetrieempfangs und einer Telemetrieübertragung bestehenden Gruppe ausgewählt ist.
Vorrichtung nach Anspruch 13, welche eine luftdicht abgeschlossene implantierbare medizinische Vorrichtung ist.
Vorrichtung nach Anspruch 18, bei welcher die implantierbare medizinische Vorrichtung aus der aus einem implantierbaren Stimulator, einem implantierbaren Nervenstimulator, einem implantierbaren Schrittmacher, einem IPG, einem implantierbaren Kardioverter, einem implantierbaren PCD, einem implantierbaren Defibrillator, einem implantierbaren ICD und einer implantierbaren Medikamentenpumpe bestehenden Gruppe ausgewählt ist.
Vorrichtung nach Anspruch 13, bei welcher mindestens eines von dem ersten und dem zweiten digitalen Verarbeitungssystem Schaltungen eines Typs aufweist, der aus der aus CMOS-Schaltungen, CML-Schaltungen, SOS-Schaltungen, SOI-Schaltungen, BICMOS-Schaltungen, PMOS-Schaltungen und NMOS-Schaltungen bestehenden Gruppe ausgewählt ist.
Verfahren zum Sparen von elektrischer Leistung, die von einer medizinischen Vorrichtung aufgenommen wird, mit den Schritten: Bereitstellen eines ersten digitalen Signalprozessors der medizinischen Vorrichtung, der Daten empfängt, die mindestens eine erste analoge Eingabe repräsentieren, Verarbeiten der die erste analoge Eingabe repräsentierenden Daten unter Verwendung des ersten digitalen Signalprozessors zum Ausführen mindestens einer ersten Funktion während eines vorgegebenen Zeitraums, wobei der erste digitale Signalprozessor zum Ausführen der ersten Funktion bei einer ersten Taktfrequenz arbeitet, Bereitstellen eines zweiten digitalen Signalprozessors der medizinischen Vorrichtung, der Daten empfängt, die mindestens eine zweite analoge Eingabe repräsentieren, und Verarbeiten der die zweite analoge Eingabe repräsentierenden Daten unter Verwendung des zweiten digitalen Signalprozessors zum Ausführen mindestens einer zweiten Funktion während eines vorgegebenen Zeitraums, wobei der zweite digitale Signalprozessor zum Ausführen der zweiten Funktion bei einer zweiten Taktfrequenz arbeitet, wobei die erste und die zweite Taktfrequenz derart sind, daß die vom ersten und vom zweiten digitalen Signalprozessor beim Ausführen der ersten und der zweiten Funktion im vorgegebenen Zeitraum aufgenommene Leistung geringer ist als die Leistung, die aufgenommen werden würde, falls nur einer von dem ersten und dem zweiten digitalen Signalprozessor sowohl die erste als auch die zweite Funktion innerhalb des vorgegebenen Zeitraums ausführen müßte, und daß die erste und/oder die zweite Taktfrequenz derart ist bzw. sind, daß die mindestens eine erste Funktion bzw. die mindestens eine zweite Funktion in der maximalen Zeit abgeschlossen wird, die zum Ausführen der jeweiligen Funktion verfügbar ist.
Verfahren nach Anspruch 21, bei welchem die erste und die zweite Taktfrequenz in etwa gleich sind.
Verfahren nach Anspruch 21, bei welchem der vorgegebene Zeitraum ein auf physiologischen Ereignissen beruhender Zeitraum ist.
Verfahren nach Anspruch 21, bei welchem die erste und die zweite analoge Eingabe Herzwahrnehmungssignale sind.
Verfahren nach Anspruch 21, welches ferner das Anlegen einer ersten Versorgungsspannung an den ersten digitalen Signalprozessor auf der Grundlage der ersten Taktfrequenz und weiter das Anlegen einer zweiten Versorgungsspannung an den zweiten digitalen Signalprozessor auf der Grundlage der zweiten Taktfrequenz beinhaltet.
Verfahren nach Anspruch 25, bei welchem die erste und die zweite Taktfrequenz in etwa gleich sind und ferner die erste und die zweite Versorgungsspannung in etwa gleich sind.
Verfahren nach Anspruch 21, welches ferner die Schritte des Bereitstellens von einem oder mehreren zusätzlichen digitalen Signalprozessoren beinhaltet, wobei jeder zusätzliche digitale Signalprozessor dem Empfang von Daten dient, die mindestens eine analoge Eingabe repräsentieren.
Verfahren nach Anspruch 27, welches ferner den Schritt des Verarbeitens der das mindestens eine analoge Signal repräsentierenden Daten unter Verwendung des zusätzlichen digitalen Signalprozessors bei einer zusätzlichen Taktfrequenz zum Ausführen mindestens einer zusätzlichen Funktion während des vorgegebenen Zeitraums beinhaltet.
Verfahren nach Anspruch 28, bei welchem mindestens eine von der ersten und der zweiten Funktion aus der aus einer Mitnahmeerfassung, einer R-Zacken-Erfassung, einer P-Zacken-Erfassung, einer T-Zacken-Erfassung, einer Erfassung einer elektromagnetischen Störung, einer Sauerstoffsättigungsbestimmung, einer Druckbestimmung, einer Sensor-Herzkontraktionsbestimmung, einer Herzströmungsbestimmung, eines Telemetrieempfangs und einer Telemetrieübertragung bestehenden Gruppe ausgewählt wird.
Verfahren nach Anspruch 21, welches weiter den Schritt des Bereitstellens einer luftdicht abgeschlossenen implantierbaren medizinischen Vorrichtung beinhaltet.
Verfahren nach Anspruch 30, bei welchem der Schritt des Bereitstellens der implantierbaren medizinischen Vorrichtung weiter den Schritt des Bereitstellens einer implantierbaren medizinischen Vorrichtung beinhaltet, die aus der aus einem implantierbaren Stimulator, einem implantierbaren Nervenstimulator, einem implantierbaren Schrittmacher, einem IPG, einem implantierbaren Kardioverter, einem implantierbaren PCD, einem implantierbaren Defibrillator, einem implantierbaren ICD und einer implan tierbaren Medikamentenpumpe bestehenden Gruppe ausgewählt wird.
Verfahren nach Anspruch 21, bei welchem die Schritte des Bereitstellens des ersten und des zweiten digitalen Verarbeitungssystems weiter die Schritte des Bereitstellens einer Schaltungsanordnung für mindestens eines von dem ersten und dem zweiten digitalen Verarbeitungssystem von einem Typ, der aus der aus CMOS-Schaltungen, CML-Schaltungen, SOS-Schaltungen, SOI-Schaltungen, BICMOS-Schaltungen und NMOS-Schaltungen bestehenden Gruppe ausgewählt wird, beinhalten.
Verfahren zum Sparen von elektrischer Leistung bei einer medizinischen Vorrichtung mit den Schritten: Bereitstellen eines ersten digitalen Signalprozessors der medizinischen Vorrichtung, der Daten empfängt, die mindestens eine erste analoge Eingabe repräsentieren, Anlegen einer ersten Versorgungsspannung an den ersten digitalen Signalprozessor zum Verarbeiten der mindestens die erste analoge Eingabe repräsentierenden Daten bei einer ersten Taktfrequenz, um während eines vorgegebenen Zeitraums mindestens eine erste Funktion auszuführen, Bereitstellen eines zweiten digitalen Signalprozessors der medizinischen Vorrichtung, der Daten empfängt, die mindestens eine zweite analoge Eingabe repräsentieren, und Anlegen einer zweiten Versorgungsspannung an den zweiten digitalen Signalprozessor zum Verarbeiten der mindestens die zweite analoge Eingabe repräsentierenden Daten bei einer zweiten Taktfrequenz, um während des vorgegebenen Zeitraums mindestens eine zweite Funktion auszuführen, wobei die erste und die zweite Versorgungsspannung derart sind, daß die vom ersten und vom zweiten digitalen Signalprozessor beim Ausführen der ersten und der zweiten Funktion aufgenommene Leistung geringer ist als die Leistung, die aufgenommen werden würde, falls nur einer von dem ersten und dem zweiten digitalen Signalprozessor sowohl die erste als auch die zweite Funktion innerhalb des vorgegebenen Zeitraums ausführen müßte, und wobei die erste und/oder die zweite Taktfrequenz derart ist bzw. sind, daß die mindestens eine erste Funktion bzw. die mindestens eine zweite Funktion in der maximalen Zeit abgeschlossen werden, die zum Ausführen der jeweiligen Funktion verfügbar ist.
Verfahren nach Anspruch 33, welches ferner das Betreiben des ersten und des zweiten digitalen Signalprozessors bei einer ersten bzw. einer zweiten Taktfrequenz, um den Betrieb des ersten und des zweiten digitalen Signalprozessors während des Ausführens der ersten bzw. der zweiten Funktion zu steuern, beinhaltet, und ferner die erste und die zweite Taktfrequenz weiter derart sind, daß die vom ersten und vom zweiten digitalen Signalprozessor beim Ausführen der ersten und der zweiten Funktion im vorgegebenen Zeitraum aufgenommene Leistung geringer ist als die Leistung, die aufgenommen werden würde, falls nur einer von dem ersten und dem zweiten digitalen Signalprozessor sowohl die erste als auch die zweite Funktion innerhalb des vorgegebenen Zeitraums ausführen müßte.
Verfahren nach Anspruch 33, bei welchem der Pegel der ersten und der zweiten Versorgungsspannung auf der ersten bzw. der zweiten Taktfrequenz beruht.
Verfahren nach Anspruch 35, bei welchem die erste Taktfrequenz in etwa der zweiten Taktfrequenz gleicht und ferner die erste Versorgungsspannung weiter in etwa der zweiten Versorgungsspannung gleicht.
Verfahren nach Anspruch 33, bei welchem wenigstens eine von der ersten und der zweiten Funktion aus der aus einer Mitnahmeerfassung, einer R-Zacken-Erfassung, einer P-Zacken-Erfassung, einer T-Zacken-Erfassung, einer Erfassung einer elektromagnetischen Störung, einer Sauerstoffsättigungsbestimmung, einer Druckbestimmung, einer Sensor-Herzkontraktionsbestimmung, einer Herzströmungsbestimmung, eines Telemetrieempfangs und einer Telemetrieübertragung bestehenden Gruppe ausgewählt ist.
Verfahren nach Anspruch 33, bei dem die medizinische Vorrichtung eine luftdicht abgeschlossene implantierbare medizinische Vorrichtung ist.
Verfahren nach Anspruch 38, bei welchem die implantierbare medizinische Vorrichtung aus der aus einem implantierbaren Stimulator, einem implantierbaren Nervenstimulator, einem implantierbaren Schrittmacher, einem IPG, einem implantierbaren Kardioverter, einem implantierbaren PCD, einem implantierbaren Defibrillator, einem implantierbaren ICD und einer implantierbaren Medikamentenpumpe bestehenden Gruppe ausgewählt ist.
Verfahren nach Anspruch 33, bei welchem mindestens eines von dem ersten und dem zweiten digitalen Verarbeitungssystem Schaltungen eines Typs aufweist, der aus der aus CMOS-Schaltungen, CML-Schaltungen, SOS-Schaltungen, SOI-Schaltungen, BICMOS-Schaltungen, PMOS-Schaltungen und NMOS-Schaltungen bestehenden Gruppe ausgewählt ist.