DE19961148C1 - Integrated electronic module for influencing external functions - Google Patents
Integrated electronic module for influencing external functionsInfo
- Publication number
- DE19961148C1 DE19961148C1 DE1999161148 DE19961148A DE19961148C1 DE 19961148 C1 DE19961148 C1 DE 19961148C1 DE 1999161148 DE1999161148 DE 1999161148 DE 19961148 A DE19961148 A DE 19961148A DE 19961148 C1 DE19961148 C1 DE 19961148C1
- Authority
- DE
- Germany
- Prior art keywords
- boundary scan
- bshz
- control unit
- auxiliary cell
- integrated electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
- H04Q1/22—Automatic arrangements
- H04Q1/24—Automatic arrangements for connection devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
- H04M2201/06—Integrated circuits
Abstract
Description
Die vorliegende Erfindung bezieht sich auf einen integrierten elektronischen Baustein zur externen Funktionsbeeinflussung sowie ein dazugehöriges Verfahren und insbesondere auf einen integrierten elektronischen Baustein sowie ein dazugehöriges Verfahren zur Fehlererzeugung in einer Baugruppe eines Koppelnetzwerkes in einer Telekommunikations- Vermittlungsanlage.The present invention relates to an integrated electronic component for external function influencing as well as an associated method and in particular on one integrated electronic component as well as an associated one Procedure for generating errors in an assembly Coupling network in a telecommunications Switching system.
Ein derartiger den Oberbegriff des Patentanspruchs 1 bildender elektronischer Baustein ist beispielsweise aus der Literaturstelle "The Institute of Electrical and Electronics Engineers: IEEE Standard Test Access Port and Boundary-Scan Architecture, IEEE Standard 1149.1-1990, New-York, 1990, S. 1-1 bis 1-5; S. 4-1 bis 4-3; S. 10-1 bis 10-6" bekannt.Such an electronic component forming the preamble of claim 1 is, for example, from the literature reference "The Institute of Electrical and Electronics Engineers: IEEE Standard Test Access Port and Boundary-Scan Architecture, IEEE Standard 1149.1-1990 , New-York, 1990, p. 1 -1 to 1-5; p. 4-1 to 4-3; p. 10-1 to 10-6 ".
Für Testzwecke von elektronischen Geräten und deren Baugruppen, insbesondere bei der Abnahme vom Hersteller durch den Kunden, werden unter anderem bewußt Hardwarefehler simuliert, um das Verhalten des Geräts beim Auftreten eines solchen Fehlers zu überprüfen. Insbesondere in Koppelnetzwerken von Telekommunikations-Vermittlungsanlagen ist eine derartigen Fehleranalyse von besonderer Bedeutung, da sie die Zuverlässigkeit des elektronischen Geräts bzw. Gesamtsystems wiedergibt. Hierbei werden die unterschiedlichsten Fehler wie z. B. Unterbrechung von Leitungen, Kurzschlüsse, Bausteinausfall und dergleichen simuliert. Gewöhnlich richtet sich der Test dahin, ob und inwieweit in dem Gesamtsystem ein solcher Fehler zuverlässig erkannt, lokalisiert, auf seine möglichen Ursachen zurückgeführt und schließlich gemeldet wird. For testing purposes of electronic devices and their Assemblies, especially during acceptance by the manufacturer among other things, customers become aware of hardware errors simulates the behavior of the device when a to check such error. Especially in Coupling networks of telecommunications switching systems such an error analysis is of particular importance, because it affects the reliability of the electronic device or Reproduces overall system. Here, the various errors such as B. Interruption of Lines, short circuits, block failure and the like simulated. Usually the test is directed to whether and to what extent such an error is reliable in the overall system recognized, localized, for its possible causes is returned and finally reported.
Die Fig. 1 zeigt eine vereinfachte Darstellung eines Moduls M mit einer Vielzahl von integrierten elektronischen Baustei nen 1 und 1', die beispielsweise einen Teil eines Koppelnetzwerks einer Telekommunikations-Vermittlungsanlage darstellen. Das Modul M besitzt beispielsweise eine Vielzahl von integrierten elektronischen Bausteinen 1 mit Grenzprüfungs- bzw. Boundary-Scan-Testvorrichtungen sowie elektronische Bausteine 1', die keine derartige Testmöglichkeit aufweisen. Fig. 1 shows a simplified representation of a module M with a plurality of integrated electronic components NEN 1 and 1 ', which for example form part of a switching network of a telecommunications switching system. The module M has, for example, a multiplicity of integrated electronic components 1 with border checking or boundary scan test devices as well as electronic components 1 'which do not have such a test possibility.
Die Grenzprüfungs- bzw. Boundary-Scan-Testvorrichtung dient als eine im Baustein integrierte, standardisierte Testlogik für den Baustein- und Baugruppentest. Er beruht auf dem IEEE- Standard 1149.1 bzw. 1149.1a. Die primären Ziele einer derartigen Boundary-Scan-Testvorrichtung sind der Test der Verbindungen zwischen den jeweiligen Bausteinen, die Beobachtung von Signalen an den IC-Anschlüssen während der normalen Betriebsfunktion sowie die Steuerung eines Selbsttests des Bausteins bzw. ICs. Bei heutzutage erhältlichen ICs und insbesondere ASICS (application specific integrated circuits) ist die Boundary-Scan-Testvorrichtung üblicherweise bereits implementiert.The boundary test or boundary scan test device serves as a standardized test logic integrated in the module for the module and module test. It is based on the IEEE standard 1149.1 and 1149.1 a. The primary objectives of such a boundary scan test device are the testing of the connections between the respective components, the observation of signals at the IC connections during normal operating function and the control of a self-test of the component or ICs. With ICs available today and in particular ASICS (application specific integrated circuits), the boundary scan test device is usually already implemented.
Fig. 2 zeigt eine vereinfachte Blockdarstellung eines integrierten elektronischen Bausteins mit einer derartigen Boundary-Scan-Testvorrichtung. Der IEEE-Standard 1149.1 sieht gemäß Fig. 2 eine serielle Schnittstelle vor, die im wesentlichen aus den vier Anschlußleitungen TDI (test data input), TMS (test mode selection), TCK (test clock) und TDO (test data output) sowie einem (nicht dargestellten) optionalen Reset-Eingang besteht. Diese serielle Schnittstelle wird einer Boundary-Scan-Steuereinheit 2 (boundary scan controller) zugeführt, welche eine Boundary- Scan-Kette 3 zum Testen eines integrierten Schaltungskerns 4 ansteuert. Genauer gesagt besteht die Boundary-Scan-Kette 3 aus einer Vielzahl von Boundary-Scan-Zellen BSZ, welche seriell miteinander bzw. mit den Anschlüssen TDI und TDO verbunden sind. Ferner ist jede Boundary-Scan-Zelle BSZ (boundary scan cell) mit einem vorbestimmten Abschnitt des integrierten Schaltungskerns 4 über Kernleitungen KL verbunden, wodurch ein Test der eigentlichen integrierten Schaltung des Bausteins 1 durchführbar ist. Andererseits ist jede Boundary-Scan-Zelle BSZ über eine Anschlußpinleitung AL mit einem dazugehörigen Anschlußpin 5 verbunden, wodurch ein Test von externen Elementen ermöglicht wird. Die Boundary-Scan-Steuereinheit 2 kann hierbei schreibend und/oder lesend auf die Vielzahl von Boundary- Scan-zellen BSZ zugreifen, wodurch sich die verschiedensten Tests realisieren lassen. FIG. 2 shows a simplified block diagram of an integrated electronic component with such a boundary scan test device. According to FIG. 2, the IEEE standard 1149.1 provides for a serial interface which essentially consists of the four connecting lines TDI (test data input), TMS (test mode selection), TCK (test clock) and TDO (test data output) and one (not shown) there is an optional reset input. This serial interface is fed to a boundary scan controller 2 (boundary scan controller), which controls a boundary scan chain 3 for testing an integrated circuit core 4 . More specifically, the boundary scan chain 3 consists of a plurality of boundary scan cells BSZ, which are connected in series with one another or with the connections TDI and TDO. Furthermore, each boundary scan cell BSZ (boundary scan cell) is connected to a predetermined section of the integrated circuit core 4 via core lines KL, whereby a test of the actual integrated circuit of the module 1 can be carried out. On the other hand, each boundary scan cell BSZ is connected via a connecting pin line AL to an associated connecting pin 5 , which enables external elements to be tested. The boundary scan control unit 2 can have write and / or read access to the large number of boundary scan cells BSZ, as a result of which the most varied of tests can be implemented.
Durch geschickte Modifikation der Boundary-Scan-Steuereinheit 2 lassen sich erweiterte Testmöglichkeiten realisieren, bei denen beispielsweise auch eine Fehlereinspeisung in die integrierte Schaltung bzw. das System ermöglicht wird. Derartige Fehlereinspeisungsschaltungen sind beispielsweise aus der Druckschrift US 5,130,988 oder DE 197 35 163 A1 bekannt.By cleverly modifying the boundary scan control unit 2 , extended test options can be realized, in which, for example, an error feed into the integrated circuit or the system is made possible. Such fault feed circuits are known, for example, from US Pat. No. 5,130,988 or DE 197 35 163 A1.
Nachteilig ist jedoch bei derartigen Fehlereinspeisungsschaltungen die Tatsache, daß lediglich integrierte elektronische Bausteine 1 mit einer bereits vorhandenen Boundary-Scan-Testvorrichtung durch Einfügen eines Fehlers getestet werden können. Demgegenüber müssen Module M bzw. Baugruppen, welche darüber hinaus integrierte Schaltungen 1' aufweisen, die keine Boundary-Scan- Testvorrichtung besitzen, weiterhin über beispielsweise zusätzliche Jumper J1 und J2 (siehe Fig. 1) oder nicht dargestellte Spezialbaugruppen, Extra-Busse und andere Methoden hinsichtlich der Verarbeitung von Fehlern getestet werden.However, a disadvantage of such error feeder circuits is the fact that only integrated electronic modules 1 can be tested with an existing boundary scan test device by inserting an error. In contrast, modules M or assemblies, which also have integrated circuits 1 'which do not have a boundary scan test device, must also have, for example, additional jumpers J1 and J2 (see FIG. 1) or special assemblies (not shown), extra buses and others Methods to handle errors are tested.
Der Erfindung liegt daher die Aufgabe zugrunde einen integrierten elektronischen Baustein sowie ein dazugehöriges Verfahren zur externen Funktionsbeeinflussung zu schaffen, mit dem eine gezielte und flexible externe Funktionsbeeinflussung von Systembaugruppen und Modulen ermöglicht wird.The invention is therefore based on the object integrated electronic component as well as an associated one To create procedures for external function influencing, with which a targeted and flexible external Functional influence of system assemblies and modules is made possible.
Erfindungsgemäß wird diese Aufgabe hinsichtlich des Bausteins durch die Merkmale des Patentanspruchs 1 und hinsichtlich des Verfahrens durch die Maßnahmen des Patentanspruchs 7 gelöst.According to the invention, this task is performed with regard to the building block by the features of claim 1 and in terms of Process solved by the measures of claim 7.
Insbesondere durch die Verwendung von zumindest einer zusätzlichen Boundary-Scan-Hilfszelle innerhalb einer Boundary-Scan-Kette der Boundary-Scan-Testvorrichtung, die nur mit einem dazugehörigen Anschlußpin verbunden ist, wobei eine Boundary-Scan-Steuereinheit die zumindest eine Boundary- Scan-Hilfszelle derart ansteuert, daß ihr Wert als Funktionsbeeinflussungswert über den zugehörigen Anschlußpin an eine externe zu testende Schaltung ausgegeben wird erhält man einen Baustein, der über eine bereits vorhandene und oftmals standardisierte Schnittstelle (Boundary Scan) eine gezielte und flexible externe Funktionsbeeinflussung ermöglicht.In particular through the use of at least one additional boundary scan auxiliary cell within one Boundary scan chain of the boundary scan test device, the is only connected to an associated connection pin, whereby a boundary scan control unit which has at least one boundary Control auxiliary cell so that its value as Function influencing value via the associated connection pin is output to an external circuit to be tested one a building block that over an already existing and often standardized interface (boundary scan) targeted and flexible external function control enables.
Vorzugsweise ist die zumindest eine zusätzliche Boundary- Scan-Hilfszelle unabhängig von der Vielzahl von Boundary- Scan-Zellen der Boundary-Scan-Kette ansteuerbar, wodurch sich eine Funktionsbeeinflussung in einem Normalbetrieb einer Baugruppe realisieren läßt und somit eine realistische Fehlerstimulation in einem Gesamtsystem ermöglicht wird. Auf das zusätzliche Vorsehen von Schaltern, Testbussen usw. kann somit verzichtet werden.The at least one additional boundary is preferably Auxiliary scan cell regardless of the variety of boundary Scan cells of the boundary scan chain can be controlled, which means a functional influence in a normal operation of a Realize assembly and thus a realistic Fault stimulation in an overall system is made possible. On the additional provision of switches, test buses, etc. thus be dispensed with.
Vorzugsweise stellt der zur zumindest einen Boundary-Scan- Hilfszelle dazugehörige Anschlußpin einen normalerweise nicht benutzten Anschlußpin des Bausteins dar, weshalb ohne zusätzliche Vergrößerung des Bausteins auf einfache und kostengünstige Weise eine Fehlererzeugung bzw. externe Funktionsbeeinflussung realisierbar wird.Preferably, the at least one boundary scan Auxiliary cell associated pin usually does not used connector pin of the block, which is why without additional enlargement of the block on simple and cost-effective way to generate errors or external Functional influence is realizable.
Durch die Verwendung insbesondere einer Boundary-Scan-Steuer einheit gemäß IEEE-Standard 1149.1 erhält man ohne zusätzlichen Aufwand die Möglichkeit einer Funktionsbeeinflussung in einem Gesamtsystem unter Verwendung von ohnehin bereits vor handenen Standard-Schnittstellen bzw. -Steuereinheiten. Sowohl der Entwicklungsaufwand als auch der Testaufwand werden dadurch weiter verringert.By using, in particular, a boundary scan control unit in accordance with IEEE standard 1149.1 , the possibility of influencing the function in an overall system is obtained without additional effort using standard interfaces or control units which are already present. This further reduces both the development effort and the test effort.
In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.In the further subclaims there are further advantageous ones Characterized embodiments of the invention.
Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben. The invention is based on a Embodiment with reference to the drawing described.
Es zeigen:Show it:
Fig. 1 eine vereinfachte Blockdarstellung eines Moduls mit einer Vielzahl von integrierten elektronischen Bau steinen gemäß dem Stand der Technik; Figure 1 is a simplified block diagram of a module with a plurality of integrated electronic building blocks according to the prior art.
Fig. 2 eine vereinfachte Blockdarstellung eines integrier ten elektronischen Bausteins gemäß dem Stand der Technik; Fig. 2 is a simplified block diagram of an integrated electronic module according to the prior art;
Fig. 3 eine vereinfachte Blockdarstellung eines integrier ten elektronischen Bausteins gemäß der vorliegenden Erfindung; und Fig. 3 is a simplified block diagram of an integrated electronic device according to the present invention; and
Fig. 4 eine vereinfachte Blockdarstellung eines Moduls mit einer Vielzahl von integrierten elektronischen Bau steinen gemäß der vorliegenden Erfindung. Fig. 4 is a simplified block diagram of a module with a plurality of integrated electronic components according to the present invention.
Fig. 3 zeigt eine vereinfachte Blockdarstellung eines integ rierten elektronischen Bausteins gemäß der vorliegenden Er findung, wobei gleiche Bezugszeichen gleiche oder ähnliche Bauteile bzw. Elemente wie in Fig. 2 darstellen und zur Ver meidung von Wiederholungen auf eine detaillierte Beschreibung nachfolgend verzichtet wird. Fig. 3 shows a simplified block diagram of an integrated electronic component according to the present invention, the same reference numerals representing the same or similar components or elements as in Fig. 2 and a detailed description to avoid repetition is avoided in the following.
Gemäß Fig. 3 weist der integrierte elektronische Baustein 1* gemäß der vorliegenden Erfindung wiederum eine Boundary-Scan- Testvorrichtung auf, die im wesentlichen aus einer Boundary- Scan-Steuereinheit 2 und einer dazugehörigen Boundary-Scan- Kette 3 besteht. Die Boundary-Scan-Steuereinheit 2 wird hier bei wiederum über einen Testbus TB angesteuert, der sich aus den Anschlußleitungen TDI, TMS, TCK und TDO mit einer eventu ell zusätzlichen optionalen Resetleitung TRST besteht. Die Boundary-Scan-Steuereinheit 2 sowie die dazugehörige Schnitt stelle erfüllt vorzugsweise den IEEE-Standard 1149.1 bzw. den seit 1993 geltenden IEEE-Standard 1149.1a. Auf eine detaillierte Beschreibung dieses Standards wird nachfolgend ver zichtet.Referring to FIG. 3, the integrated electronic component 1 to * according to the present invention, in turn, a boundary scan test device that essentially consists of a boundary scan control unit 2 and an associated boundary scan chain is 3. The boundary scan control unit 2 is here in turn controlled by a test bus TB, which consists of the connecting lines TDI, TMS, TCK and TDO with a possibly additional optional reset line TRST. The boundary scan control unit 2 and the associated interface preferably meet the IEEE standard 1149.1 or the IEEE standard 1149.1 a, which has been in force since 1993. A detailed description of this standard is not given below.
Wesentlich für die vorliegende Erfindung ist nunmehr das Ein fügen von zumindest einer zusätzlichen Boundary-Scan-Hilfs zelle BSHZ in der Boundary-Scan-Kette 3, die üblicherweise nur aus herkömmlichen Boundary-Scan-Zellen BSZ besteht. Im Gegensatz zu den herkömmlichen Boundary-Scan-Zellen BSZ der Boundary-Scan-Kette 3, die sowohl über Kernleitungen KL mit dem integrierten Schaltungskern 4 als auch über Anschlußpin leitungen AL mit den dazugehörigen Anschlußpins 5 verbunden sind, besitzt die zumindest eine zusätzlich eingefügte Boun dary-Scan-Hilfszelle BSHZ lediglich eine Verbindungsleitung AL zu ihrem dazugehörigen Anschlußpin FB. Sie besitzt demzu folge keine Verbindung zum integrierten Schaltungskern 4 und ermöglicht keinerlei Einflußnahme auf die im Schaltungskern 4 durchgeführten logischen Operationen. Ferner erfolgt im Ge gensatz zu den herkömmlichen Boundary-Scan-Zellen BSZ, auf die wahlweise schreibend und/oder lesend zugegriffen kann, lediglich ein schreibender Zugriff auf die Boundary-Scan- Hilfszelle BSHZ.It is now essential for the present invention to insert at least one additional boundary scan auxiliary cell BSHZ in the boundary scan chain 3 , which usually consists only of conventional boundary scan cells BSZ. In contrast to the conventional boundary scan cells BSZ of the boundary scan chain 3 , which are connected to the integrated circuit core 4 via core lines KL as well as to the associated connection pins 5 via connection pin lines AL, which has at least one additionally inserted boun dary-scan auxiliary cell BSHZ only one connection line AL to its associated connection pin FB. It consequently has no connection to the integrated circuit core 4 and does not allow any influence on the logic operations carried out in the circuit core 4 . Furthermore, in contrast to the conventional boundary scan cells BSZ, which can be accessed with either write and / or read access, only write access to the boundary scan auxiliary cell BSHZ.
Unter Verwendung eines freien Befehls in der von IEEE 1149.1 festgelegten Befehlsliste kann die Boundary-Scan-Hilfszelle BSHZ auf eine vom Benutzer definierte Art und Weise angesteu ert und beispielsweise ein vorbestimmter logischer Wert 0 o der 1 eingeschrieben werden, der gleichzeitig auch am dazuge hörigen Anschlußpin FB anliegt. Bei geeigneter Verdrahtung dieses Anschlußpins FB mit den weiteren Elementen einer Bau gruppe bzw. eines Moduls M kann somit benutzerdefiniert eine Funktionsbeeinflussung (z. B. Fehler) im Gesamtsystem unter Verwendung der Boundary-Scan-Testvorrichtung herbeigeführt werden.Using a free command in the command list defined by IEEE 1149.1 , the boundary scan auxiliary cell BSHZ can be controlled in a manner defined by the user and, for example, a predetermined logical value 0 or 1 can be written, which at the same time also on the associated connection pin FB is present. With suitable wiring of this connection pin FB with the other elements of a component group or a module M, a user-defined function influencing (e.g. error) in the overall system can thus be brought about using the boundary scan test device.
Fig. 4 zeigt eine vereinfachte Blockdarstellung eines derar tigen Moduls M unter Verwendung des erfindungsgemäßen integ rierten elektronischen Bausteins 1*. Gemäß Fig. 4 besteht die Baugruppe bzw. das Modul M aus einer Vielzahl von erfin dungsgemäßen integrierten elektronischen Bausteinen 1*, die seriell mittels ihres Boundary-Scan-Testbusses TB in Verbin dung stehen. Darüber hinaus sind weitere integrierte Schal tungen bzw. Bausteine 1', welche keine derartige Boundary- Scan-Testvorrichtung aufweisen, beispielsweise zur gezielten Fehlereinspeisung unmittelbar mit dem Anschlußpin FB einer jeweils dazugehörigen Boundary-Scan-Hilfszelle verbunden. Fig. 4 shows a simplified block diagram of a derar term module M using the integrated electronic module 1 * according to the invention. According to FIG. 4, the module or the module M of a plurality of electronic components integrated OF INVENTION to the invention 1, the series are dung * by means of its boundary scan test bus TB in Verbin. In addition, other integrated circuits or modules 1 ', which do not have such a boundary scan test device, are connected directly to the connection pin FB of an associated boundary scan auxiliary cell, for example for targeted fault injection.
Demzufolge kann mit einem der erfindungsgemäßen integrierten elektronischen Bausteine 1* über die Boundary-Scan-Schnitt stelle bzw. den Testbus TB ein einer Funktionsbeeinflussung entsprechender logischer Wert in einer vorbestimmten Bounda ry-Scan-Hilfszelle BSHZ erzeugt werden, wodurch ein an den dazugehörigen Anschlußpin FB angeschalteter Baustein 1' ge zielt beeinflußt werden kann und insbesondere in Koppelnetz werken von Telekommunikations-Vermittlungsanlagen eine ge zielte Fehlerstimulation realistisch, d. h. bei Betreiben des Gesamtsystems bzw. eines Moduls M in einem Normalbetriebsmo dus, durchgeführt werden kann.Accordingly, one of the integrated electronic modules 1 * according to the invention via the boundary scan interface or the test bus TB can be used to generate a logical value corresponding to an influencing function in a predetermined boundary scan auxiliary cell BSHZ, which results in a connection pin FB to the associated pin switched module 1 'ge can be influenced and in particular in switching networks of telecommunications switching systems a ge targeted error stimulation realistic, ie when operating the entire system or a module M in a normal operating mode can be performed.
Im einzelnen kann hierbei beispielsweise ein Testmodus ande rer ICs 1' über vorbestimmte Testpins durchgeführt werden. Dies sind beispielsweise Betriebsmodepins zum Einstellen ei nes vorbestimmten Betriebsmodes oder Haltepins zum Anhalten einer Programmabarbeitung beispielsweise in Mikroprozessoren oder Mikrocontrollern. Es kann jedoch auch der Ausfall von relativ einfachen logischen Gattern (AND, NAND, OR, NOR, . . .) realisiert werden, wobei einer ihrer Eingänge mit einem ent sprechenden Anschlußpin FB zur externen Funktionsbeeinflus sung verbunden wird. In gleicher Weise kann der Anschlußpin FB (Funktionsbeeinflussung) an Reset-Eingänge oder derglei chen von weiteren integrierten Schaltungen 1' angelegt wer den.Specifically, for example, a test mode of other ICs 1 'can be carried out using predetermined test pins. These are, for example, operating mode pins for setting a predetermined operating mode or holding pins for stopping program execution, for example in microprocessors or microcontrollers. However, the failure of relatively simple logic gates (AND, NAND, OR, NOR,...) Can also be realized, with one of its inputs being connected to a corresponding connection pin FB for external function influencing. In the same way, the connection pin FB (function control) can be applied to reset inputs or the like from other integrated circuits 1 '.
Vorzugsweise kann die Boundary-Scan-Hilfszelle BSHZ unabhän gig von der Vielzahl von Boundary-Scan-Zellen BSZ über die Boundary-Scan-Steuereinheit 2 angesteuert werden, wodurch beispielsweise eine Funktionsbeeinflussung in einem Gesamt system bzw. Modul M ermöglicht wird, bei dem die jeweiligen integrierten elektronischen Bausteine 1* in ihrem Normalbe triebsmodus arbeiten. Zusätzlich können die Boundary-Scan- Hilfszellen BSHZ jedoch auch gleichzeitig mit den weiteren Boundary-Scan-Zellen BSZ angesteuert werden, wodurch man bei geeigneter Anschaltung auch eine vereinfachte Funktionsbeein flussung des integrierten Schaltungskerns 4 in einem Test- Betriebsmode erhält.Preferably, the boundary scan auxiliary cell BSHZ can be controlled independently of the plurality of boundary scan cells BSZ via the boundary scan control unit 2 , which, for example, enables a function to be influenced in an overall system or module M, in which the respective integrated electronic modules 1 * work in their normal operating mode. In addition, the boundary scan auxiliary cells BSHZ can, however, also be controlled simultaneously with the other boundary scan cells BSZ, so that, with a suitable connection, a simplified function influencing of the integrated circuit core 4 is obtained in a test operating mode.
Insbesondere durch die Verwendung einer gemäß IEEE 1149.1 standardisierten Boundary-Scan-Steuereinheit 2, die ohnehin in den meisten der heute hergestellten ASICS (application specific integrated circuits) vorhanden ist, erhält man die Möglichkeit einer gezielten und flexiblen externen Systembe einflussung ohne die Verwendung von zusätzlicher Hardware wie z. B. Jumper, Schalter, Testbusse usw. Insbesondere bei der Verwendung derartiger integrierter elektronischer Bausteine als ASICS für ein Koppelnetzwerk in einer Telekommunikations- Vermittlungsanlage ergibt sich eine optimale Überwachungsmög lichkeit für Fehlerreaktions- sowie Fehlertoleranzmechanismen in einem Gesamtsystem.In particular, by using a boundary scan control unit 2 standardized according to IEEE 1149.1 , which is already present in most of the ASICS (application specific integrated circuits) manufactured today, the possibility of a targeted and flexible external system influence is obtained without the use of additional ones Hardware such as As jumpers, switches, test buses, etc. In particular when using such integrated electronic components as ASICS for a coupling network in a telecommunications switching system, there is an optimal monitoring possibility for error reaction and error tolerance mechanisms in an overall system.
Die Erfindung wurde vorstehend anhand eines integrierten e lektronischen Bausteins für ein Koppelnetzwerk in einer Tele kommunikations-Vermittlungsanlage beschrieben. Sie ist jedoch nicht darauf beschränkt und umfaßt vielmehr alle weiteren Einsatzgebiete, in denen integrierte elektronische Bausteine mit einer Boundary-Scan-Testvorrichtung verwendet werden und in denen eine gezielte externe Funktionsbeeinflussung (z. B. in Form einer Fehlereinspeisung) von Bedeutung ist.The invention has been described above using an integrated e electronic module for a coupling network in a tele communication switching system described. However, it is is not limited to this and includes all others Areas of application in which integrated electronic components can be used with a boundary scan test device and in which a targeted external function influence (e.g. in the form of a fault feed) is important.
Claims (9)
einem integrierten Schaltungskern (4) zum Ausführen von logischen Operationen;
einer Boundary-Scan-Kette (3), die zum Verbinden des integrierten Schaltungskerns (4) mit Anschlußpins (5) des Bausteins (1*) eine Vielzahl von Boundary-Scan-Zellen (BSZ) aufweist, die sowohl mit dem integrierten Schaltungskern (4) als auch mit einem zugehörigen Anschlußpin (5) verbunden sind; und
einer Boundary-Scan-Steuereinheit (2) zum Ansteuern der Boundary-Scan-Kette (3) zum Testen des integrierten Schaltungskerns (4),
dadurch gekennzeichnet, daß
die Boundary-Scan-Kette (3) ferner zumindest eine Boundary- Scan-Hilfszelle (BSHZ) aufweist, die nur mit einem zugehörigen Anschlußpin (FB) verbunden ist, und
die Boundary-Scan-Steuereinheit (2) die zumindest eine Boundary-Scan-Hilfszelle (BSHZ) derart ansteuert, daß ihr Wert als Funktionsbeeinflussungswert über den zugehörigen Anschlußpin (FB) an eine externe zu testende Schaltung (1') ausgegeben wird.1. Integrated electronic component for external function influencing with:
an integrated circuit core ( 4 ) for performing logic operations;
a boundary scan chain ( 3 ) which has a plurality of boundary scan cells (BSZ) for connecting the integrated circuit core ( 4 ) to connection pins ( 5 ) of the module ( 1 *), which are connected both to the integrated circuit core ( 4 ) and are connected to an associated connection pin ( 5 ); and
a boundary scan control unit ( 2 ) for controlling the boundary scan chain ( 3 ) for testing the integrated circuit core ( 4 ),
characterized in that
the boundary scan chain ( 3 ) also has at least one boundary scan auxiliary cell (BSHZ), which is only connected to an associated connection pin (FB), and
the boundary scan control unit ( 2 ) controls the at least one boundary scan auxiliary cell (BSHZ) in such a way that its value is output as a function influencing value via the associated connecting pin (FB) to an external circuit ( 1 ') to be tested.
- a) Ansteuern des elektronischen Bausteins (1*) über eine Boundary-Scan-Steuereinheit (2) in einem Beeinflussungs- Modus;
- b) Auswählen von zumindest einer zusätzlichen Boundary- Scan-Hilfszelle (BSHZ) innerhalb einer Boundary-Scan-Kette (3) als Funktionsbeeinflussungszelle, die keine Verbindung zu einem Schaltungskern (4) des elektronischen Bausteins (1*) aufweist;
- c) Einschreiben eines vorbestimmten logischen Wertes als Funktionsbeeinflussungswert in die Boundary-Scan-Hilfszelle (BSHZ); und
- d) Ausgeben des Funktionsbeeinflussungswerts über einen zur Boundary-Scan-Hilfszelle (BSHZ) zugehörigen Anschlußpin (FB) an eine externe zu testende Schaltung (1').
- a) control of the electronic component ( 1 *) via a boundary scan control unit ( 2 ) in an influencing mode;
- b) selecting at least one additional boundary scan auxiliary cell (BSHZ) within a boundary scan chain ( 3 ) as a function influencing cell which has no connection to a circuit core ( 4 ) of the electronic module ( 1 *);
- c) writing a predetermined logic value as a function influencing value into the boundary scan auxiliary cell (BSHZ); and
- d) Output of the function influencing value via a connection pin (FB) belonging to the boundary scan auxiliary cell (BSHZ) to an external circuit ( 1 ') to be tested.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999161148 DE19961148C1 (en) | 1999-12-17 | 1999-12-17 | Integrated electronic module for influencing external functions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1999161148 DE19961148C1 (en) | 1999-12-17 | 1999-12-17 | Integrated electronic module for influencing external functions |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19961148C1 true DE19961148C1 (en) | 2001-09-06 |
Family
ID=7933197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1999161148 Expired - Fee Related DE19961148C1 (en) | 1999-12-17 | 1999-12-17 | Integrated electronic module for influencing external functions |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19961148C1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10204885A1 (en) * | 2002-02-06 | 2003-08-14 | Siemens Ag | Testing of ASIC type circuits using design for test methods by use of a mode control cell that allows individual switching of component inputs and outputs both in normal and test modes |
DE102006011726A1 (en) * | 2006-03-14 | 2007-09-20 | Siemens Ag | Circuit arrangement with switchable functionality and electronic component |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5130988A (en) * | 1990-09-17 | 1992-07-14 | Northern Telecom Limited | Software verification by fault insertion |
DE19735163A1 (en) * | 1997-08-13 | 1999-03-11 | Siemens Ag | Integrated electronic component with hardware fault input for testing |
-
1999
- 1999-12-17 DE DE1999161148 patent/DE19961148C1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5130988A (en) * | 1990-09-17 | 1992-07-14 | Northern Telecom Limited | Software verification by fault insertion |
DE19735163A1 (en) * | 1997-08-13 | 1999-03-11 | Siemens Ag | Integrated electronic component with hardware fault input for testing |
Non-Patent Citations (1)
Title |
---|
The Institute of Electrical and Electronics Engi- neers: IEEE Standard Test Access Port and Boundary-Scan Architecture. IEEE Standard 1149.1-1990, New York, 1990, S.1-1 bis 1-5, S.4-1 bis 4-3, S.10-1 bis 10-6 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10204885A1 (en) * | 2002-02-06 | 2003-08-14 | Siemens Ag | Testing of ASIC type circuits using design for test methods by use of a mode control cell that allows individual switching of component inputs and outputs both in normal and test modes |
DE102006011726A1 (en) * | 2006-03-14 | 2007-09-20 | Siemens Ag | Circuit arrangement with switchable functionality and electronic component |
US7956626B2 (en) | 2006-03-14 | 2011-06-07 | Continental Automotive Gmbh | Circuit arrangement with switchable functionality and electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE602004007503T2 (en) | RECONFIGURABLE ARCHITECTURE FOR SOCs | |
DE60100754T2 (en) | SYSTEM AND METHOD FOR TESTING SIGNAL CONNECTIONS USING A BUILT-IN SELF-TEST FUNCTION | |
DE3709032C2 (en) | ||
DE10244757B3 (en) | Programming a memory module using a boundary scan register | |
DE3700251C2 (en) | ||
DE4434927C2 (en) | Method of testing a circuit board | |
DE3625462A1 (en) | COMPUTER-AIDED FAULT INSULATION WHEN TESTING PRINTED CIRCUITS | |
DE10145152A1 (en) | Semiconductor integrated circuit testers and methods for testing semiconductor integrated circuits | |
DE4243910A1 (en) | Split boundary scan testing to reduce the damage caused by testing | |
DE19950821A1 (en) | Evaluation system for large-scale integrated circuits uses a CAD logic process with the test circuit layout data to generate data for comparison with data arising from input of test data from a test data file | |
DE19700513C2 (en) | Semiconductor test system linked to CAD data | |
DE10150056A1 (en) | External inspection support device for use in testing a semiconductor device and method for testing a semiconductor device using the device | |
DE3702408C2 (en) | ||
DE10355116B4 (en) | Input and output circuit of an integrated circuit, method for testing an integrated circuit and integrated circuit with such input and output circuit | |
DE19743709B4 (en) | IC tester | |
DE19807237C2 (en) | Semiconductor device tester | |
DE10150058A1 (en) | Device and method for testing a semiconductor integrated circuit | |
DE2902375A1 (en) | LOGIC BLOCK FOR INTEGRATED DIGITAL CIRCUITS | |
DE10250875B4 (en) | Apparatus and method for configuring an embedded memory integrated circuit | |
EP1469320B1 (en) | Method for generating tester controls | |
DE19908882B4 (en) | Comparator circuit for a semiconductor test system | |
DE19961148C1 (en) | Integrated electronic module for influencing external functions | |
DE10052721B4 (en) | Integrated circuit and method for testing an integrated circuit | |
DE69433618T2 (en) | APPARATUS FOR CHECKING THE CONNECTION BETWEEN THE OUTPUT OF A CIRCUIT WITH A FIXED LOGICAL OUTPUT AND THE INPUT OF ANOTHER CIRCUIT | |
DE10112560B4 (en) | Method and device for testing circuit modules |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |