DE2007787B2 - Datenspeicher- und Datenspeicheransteuerschaltung - Google Patents

Datenspeicher- und Datenspeicheransteuerschaltung

Info

Publication number
DE2007787B2
DE2007787B2 DE2007787A DE2007787A DE2007787B2 DE 2007787 B2 DE2007787 B2 DE 2007787B2 DE 2007787 A DE2007787 A DE 2007787A DE 2007787 A DE2007787 A DE 2007787A DE 2007787 B2 DE2007787 B2 DE 2007787B2
Authority
DE
Germany
Prior art keywords
memory
storage
elements
unusable
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2007787A
Other languages
English (en)
Other versions
DE2007787A1 (de
DE2007787C3 (de
Inventor
Wolfgang Dr.-Ing. 7910 Neuulm Hilberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19691931524 external-priority patent/DE1931524C/de
Priority to DE19691931524 priority Critical patent/DE1931524C/de
Priority to DE1963895A priority patent/DE1963895C3/de
Priority to DE19702007050 priority patent/DE2007050C/de
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2007787A priority patent/DE2007787B2/de
Priority to DE2008663A priority patent/DE2008663C3/de
Priority to GB2939270A priority patent/GB1307418A/en
Priority to FR7022748A priority patent/FR2054586A1/fr
Priority to US48300A priority patent/US3693159A/en
Priority to JP45054314A priority patent/JPS4825251B1/ja
Priority to DE19702053260 priority patent/DE2053260A1/de
Priority to DE19702058641 priority patent/DE2058641B2/de
Priority to DE19702058698 priority patent/DE2058698A1/de
Priority to FR7138955A priority patent/FR2111957A6/fr
Priority to US00193949A priority patent/US3772652A/en
Priority to GB5071771A priority patent/GB1361009A/en
Publication of DE2007787A1 publication Critical patent/DE2007787A1/de
Publication of DE2007787B2 publication Critical patent/DE2007787B2/de
Publication of DE2007787C3 publication Critical patent/DE2007787C3/de
Application granted granted Critical
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Description

Probleme, die sich ergeben, wenn eine individuelle Halbleiterspeicher kann dies beispielsweise dadurch
Verdrahtung vorgesehen werden soll, die die un- erreicht werden, daß am Ausgang eines Speuherele-
brauchbaren Speicherelemente ausspart, nahezu un- mentes eine oder mehrere Verbindungen unterbro-
lösbar. chen werden, z, B, in der üblichen Foto-Ätztechnik
Das Hauptpatent zeigt einen Weg, beim normalen 5 oder durch gesteuerte scharf gebündelte Laserstrah-Speicherbetrieb, d, h. beim Betrieb als adireßgesteu- len. Detaillierte Beispiele hierfür werden weiter unerter Speicher, diese unbrauchbaren Speicherele- ten beschrieben,
mente auszusparen. Bei einem Dünnschichtspeicher kann man bei-
Neben den erwähnten adressgesteuerten Speichern spielsweise durch eine örtliche starke Erhitzung die
sind Assoziativspeicher bekannt geworden, Assozia- io magnetische Charakteristik zerstören, was sich wie-
tivspeicher werden praktisch in umgekehrtem Sinne derum z.B. durch einen Laserstrahl bewerkstelligen
wie adressgesteuerte Speicher betrieben: man gibt läßt. In diesem Fall wird beispielsweise beim Lesen
einen Wortinhalt vor und überprüft den Speicher da- statt eines positiven oder negativen Impulses gar kein
nach, ob und an welchen Stellen dieser Wortinhalt in Impuls auf der Leseleitung auftreten,
dem Speicher enthalten ist. Der vorgegebene Wortin- 15 Soll nun ein Wort, das im Speicher gespeichert
halt kann mit der maximal speicherbaren Wortlänge werden soll, wBits enthalten und ist auf Grund des
übereinstimmen; es ist aber auch möglich, Wortin- Fabrikationsprozesses mit einer mittleren Anzahl un-
halte vorzugeben, die kleiner sind als die maximal brauchbare Speicherelemente/ zu rechnen, so wird
speicherbare Wortlänge. Der zweite Fall ist der bei bei der Herstellung des Speichers die Anzahl der
weitem interessantere, weil mit diesem Suchp'organg 20 Speicherelemente für das Woii zu w + f gewählt. Im
nicht auf Identität, sondern auf Teilübernnstimmun- Prinzip kann jetzt das Wort vollständig gespeichert
gen geprüft wird. werden, jedoch ergeben sich beim Lesen und Schrei-
Besonders für einen Betrieb gemäß der zweiter- ben gewisse Schwierigkeiten, die sich aus der erforderwähnten Abfrageart ist es erforderlich, den Assozia- liclien Stellenverschiebung, die die unbrauchbaren tivspeicher auch als adressgesteuerter Speicher zu be- 25 Speicherelemente ausspart, ergeben,
treiben, da nach Feststellung der Adresse, an der der Im folgenden sollen der Einfachheit halber zuvorgegebene Wortinhalt gespeichert ist, der gesamte nächst die Maßnahmen erörtert werden, die beim Le-Speicherinhalt, der zu dieser Adresse gehört, ausgele- sen diese Schwierigkeiten meistern, wobei eine Schalsen wird. tung nach F i g. 2 verwendet wird.
Der vorliegenden Erfindung liegt die Aufgabe zu- 30 Es werde ein Wort mit fehlerhaften Speichereiegrunde, einen Weg anzugeben, wie ein gemäß dem menten aufgerufen. Die Lesesignale von funktions-Hauptpatent ausgebildeter integrierter Datenspeicher tüchtigen Speicherelementen werden einem Speichermit einfachen Mitteln zu einem Assoziativspeicher register SR I zugeführt, die Signale, die von den unausgebaut werden kann. brauchbaren Elementen abgegeben werden und ge-
Die Erfindung besteht darin, daß für ihre Ausbil- 35 maß den obigen Ausführungen als solche erkennbar
dung als Assoziativspeicher eine für jedes Exemplar sind, werden einem Speicherregiste,· SR II zugeführt,
andersgeartete Verdrahtung für den assoziativen Im Speicherregister SR I sind entsprechend den feh-
Suchvorgiing derart ausgebildet wird, daß die un- lerhaften Speicherelementen Leerstellen (*) enthalten,
brauchbaren Speicherelemente ausgespart werden. während das Speicherregister SR II an den gleichen
Im folgenden wird die Erfindung an Hand einiger 40 Stellen eine »L« zeigt. Wird das Speicherregister
Ausführungsbeispiele unter Zuhilfenahme von Abbil- SR I als Schieberegister ausgefühu, so kann durch
düngen näher erläutert. die erforderliche Anzahl von Verschiebungen das ge-
Der Einfachheit halber sei davon ausgegangen, wünschte Aufrücken zu einem in der richtigen Rei-
daß ein Halbleiterspeicher betrachtet werde, bei dem henfolge gespeicherten Wort erreicht werden,
die Speicherelemente als bistabile Kippstufen ausge- 45 Beim Einschreiben eines vorgegebenen Wortes
bildet sind. läuft der Vorgang umgekehrt ab. Zunächst wird die
Wie schon oben dargelegt, sind aber die angewen- Adresse aufgerufen. Im Speicherregister SR II erdeten Methoden aucL auf andere Typen von inte- scheinen die fehlerhaften Speicherelemente mit ihrem grierten Speichern anwendbar. Stellenwert. Das vorgegebene Wort wird in das
F i g. ί zeigt einen wortorganisierten adressenge- 50 Speicherregister SR I eingegeben und in diesem so
steuerten Speicher mitsamt seiner Verdrahtung. auseinandergerückt, daß entsprechend dem Inhalt
Als weiße Kreise sind funktionsfähige Speicherele- des Speicherregisters SR Il die fehlerhaften Speicher-
mente dargestellt, unbrauchbare Speicherelemente elemente ausgespart werden. Sodann wird das Wort
sind durch schwarze Kreise angedeutet. Jedes aus dem Speicherregister SR I in den Speicher über-Speicherelement ist über eine Bitleitung BL, die in 55 nommen. Es ist auch möglich, ein zusätzliches
Spaltenrichtung verläuft, und eine Wortleitung WL, Speicherregis..er SR III derart vorzusehen, daß beim
die in Zeilenrichtung verläuft, angesteuert. Lesen das eine, beim Einschreiben das andere der
Die Tatsache, daß einige Speicherelemente wegen Speicherregister SR II bzw. SRIII die Fehlerstellen-
ihrer Fehlerhaftigkeit unbrauchbar sind, läßt sich in anzeige übernimmt.
einem üblichen logischen Prüfungsprogramm feststel- 60 Im folgenden soll noch dargelegt werden, wie die
len, da ja die Verdrahtung bereits in der gezeigten geschilderten Schiebeoperationen bewerkstelligt wer-
Weise vollständig vorhanden ist und nicht mehr ver- den können,
ändert werden soll. F i g. 2 zeigt ein erstes Ausführungsbeispiel, mit
Der erste Schritt ist die Veränderung der un- dessen Hilfe der Auslesevorgang nochmals erläutert brauchbaren Speicherelemente in der Weise, daß sie 65 wird. SR I und SKII sind die schon erwähnten
bei der Abfrage (»Lesen«) Signale abgeben, die sich Speicherregister, wobei im Speicherregister SR II die
deutlich von den 0- bzw. L-Signalen der funktionsfä- mit fehlerhaften Speicherelementen bestückten Stel-
higen Speicherelemente unterscheiden. Bei einem len durch eine L vermerkt sind, während die Stellen,
die durch funktionsfähige Speicherelemente realisiert ist nach der eben beschriebenen Methode möglich,
sind, mit einer 0 erscheint. Im Speicherregister Si? I wenn in jedem Wort nur maximal ein einziges
sind die entsprechenden fehlerhaften Stellen mit * be- Speicherelement fehlerhaft ist. Unter Zugrundele-
zeichnet. Dort kann L oder 0 stehen, was jedoch völ- gung der genannten Werte führt das zu einer rtiaxi-
lig belanglos ist. Im Speicherregister SR I sind nun 5 mal zulässigen Ausfallrate von
von links nach rechts die Bits B1 bis S4 enthalten, die 1024
das Wort bilden. Jedes dieser Bits B, kann eine 0 „„,—— = 0,2%.
oder eine L sein. 1024-50
Zwischen den Speicherregistern SR I und SR II ist Dieser Wert ist heute bei großen Kapazitäten ein Netzwerk aus UND- und ODER-Schaltungen io kaum erreichbar. Es sei aber darauf hingewiesen, vorgesehen, die ein Verschieben der Bits innerhalb daß ohne Anwendung der erfindungsgemäßen Datendes Speicherregisters SÄ I nach links bewirken sol- speicheransteuerungsschaltung ein Speicher mit einer len. Die Ausgänge der Stufen des Speicherregisters derartigen Ausfallrate, bei dem in der bisher bekann-SÄII sind dabei (mit Ausnahme der ersten und der ten Weise fehlerhafte Worte ausgespart werden, beletzten Stufe) mit jeweils einem Eingang eines »5 reits als unbrauchbar anzusehen wäre.
ODER-Gatters verbunden, dessen Ausgang mit dem In vorteilhafter Weise kann die serielle Verschiezweiten Eingang des nächstfolgenden ODER-Gatters bung durch eine parallel verlaufende Operation erverbunden ist. Die Eingänge der Stufen des Speicher- setzt werden.
registers SÄ I (mit Ausnahme der ersten Stufe) sind F i g. 7 zeigt eine hierfür geeignete Schaltung, bei mit den Ausgängen von UND-Gattern verbunden, 20 der wiederum zwei Speicherregister SRI, SÄII vorderen Eingänge mit den Ausgängen der zugehörigen gesehen sind, die in gleicher Weise, wie oben be-ODER-Gatter verbunden sind (bzw. im Falle des er- schrieben, Informationen über die unbrauchbaren sten UND-Gatters mit dem Ausgang der ersten Stufe Speicherelemente bzw. die Bitfolge des Speicherwordes Speicherregisters SÄ II). Dem jeweils zweiten tes beinhalten. Jeder Stelle des Wortes ist ein AusEingang der UND-Gatter wird ein Schiebetakt züge- 25 wählschalter S1 bis S4 zugeordnet, der vier Stellungen führt. Dieser Schiebetakt wird über zwei Verzöge- einnehmen kann. Der hier dargestellte Schalter wird rungsglieder mit der Verzögerungszeit τ außerdem zweckmäßig in bekannter Weise aus elektronischen dem Speicherregister SÄ II zugeführt. Für die Funk- Elementen realisiert. Stehen alle Schalter S1 bis S4 in tion der in F i g. 2 gezeigten Anordnung gibt F i g. 3 einer ersten Stellung 0, se werden die einzelnen Stuein Beispiel, bei dem jeweils übereinander die Inhalte 3o fen des Speicherregisters SÄ I in der normalen Reider Speicherregister SÄ I und Sä II zu aufeinander- henfolge direkt mit den Eingangsklemmen bx bis f>4 folgenden Taktzeiten dargestellt sind. In diesem verbunden, die den Schalterarmen der Auswahlschal-Falle ist wiederum w — 4, / = 3. Im ersten Takt wer- ter S1 bis S4 zugeordnet sind. Steht ein Auswahlschalden alle Informationen im Speicherregister SÄ I, die ter in einer zweiten Stellung 1, so entspricht dies rechts von der ersten, von links her gezählten Fehl- 35 einem einmaligen Verschieben der betreffenden stelle liegen, um eine Stelle nach links gerückt. Dann Stelle nach rechts. Entsprechendes gilt für die übriwird im Speicherregister SÄ II die erste L von links gen Schalterstellungen.
gelöscht usf. Für die Funktion der Schaltung ist noch Für das Zusammenrücken der Informationen im eine Anordnung ELL erforderlich, die ein Kriterium Speicherregister SÄ I beim Lesen werden jedoch für »erste L von links« liefert und über ein Lösch- 4<> Verschiebungen benötigt, die von den im Speicherreglied LG die jeweils »erste L von links« löscht. gister SÄ II enthaltenden Informationen abhängigen, Solche Anordnungen sind bekannt und im Aufbau entlang des Speicherregisters Sä I also unterschiedeinfach, s. zum Beispiel F i g. 4 a oder 4 b. Nach ma- lieh sein können. In dem in F i g. 7 gezeigten Beispiel ximal / Schiebetakten steht die gelesene Information ist es erforderlich, daß die Auswahlschalter von links in gewohnter Weise im Speicherregister SÄ I an. 45 nach rechts in den Stellungen 0, 0, 2, 3 stehen, damit
Zum Einschreiben wird wiederum die Information die im Speicherregister SÄ I enthaltende Information über die fehlerhaften Speicherelemente benötigt. unter Aussparung der fehlerhaften Speiche" elemente Diese Information kann auf Grund der besonderen an den vier Ausgangsklemmen bx bis fe4 ansteht. Es Ausgangssignale der fehlerhaften Speicherelemente ist also erforderlich, aus den Informationen im durch einen nochmaligen Lesevorgang gewonnen Speicherregister SÄ Π Signale zur Einstellung der werden, oder wie in F i g. 5 gezeigt durch ein weite- Auswahlschalter S1 bis S4 abzuleiten. F i g. 8 zeigt ein res Speicherregister SRTIl, das die gleiche Informa- Schema, wie in mehreren aufeinanderfolgenden tion enthält wie das Speicherregister SÄ Π im oben Schritten der Inhalt des Speicherregisters SÄ Π auf 0 beschriebenen Fall. Zum Auseinanderrücken der Bits gebracht werden kann, wobei gleichzeitig die Einbraucht nun in der Schaltung nach F i g. 5 eine Ver- 55 Stellgrößen für die Auswahlschalter S, bis S4 gewonschiebung nur im Speicherregister SR I vorgenom- nen werden. Ausgehend von dem m F i g. 7 gezeigten men zu werden. Hierfür zeigt Fi g. 6 ein Beispiel, das Inhalt des Speicherregisters SÄ Π wird in einem erin der gleichen Weise aufgebaut ist wie das Beispiel sten Schritt eine »erste Verknüpfungsgröße« derart inFig.3. gebildet daß nach der »ersten L von links« nacli
Die beschriebenen Schaltungen liefern eine serielle 6o rechts hin alle Stellen mit einer L besetzt werden Verschiebung, so daß mehrere Schiebetakte ausge- Danach wird eine Verknoüfungsgröße »erste L vor nutzt werden müssen, was Zeit erfordert. Der links« gebildet (dritte Zeile in F i g. 8). Diese Ver-Speicherzyklus wird dadurch verlängert Zwar ist knüpfungsgröße wird negiert und mit der Ursprung-
diese Verlängerung deshalb verhältnismäßig gering, lieh vorgegebenen Verknüpfungsgröße, die dem Inweil Verschiebungen wesentlich rascher zu bewerk- 65 halt des Speicherregisters SAU entsoricht (erste
steffigen sind als Lese- oder Schreibvorgänge. Trotz- Zeile), konjunktiv verknüpft (vierte Zeile). Das Er· dem wäre es vorteilhift, die geschilderten Verschie- gebnis dieser Verknüpfung ist eine Verknüpfuags bungen in einem einzigen Takt durchzuführen. Dies größe, die der ursprünglichen Verknüpfungsgröß«
7 8
(erste Zeile) bis auf eine Stelle völlig entspricht. Le- zugehörigen Wortleiseleitung WL1 bzw. WL2 verbun·
diglich die erste L von links ist durch eine 0 ersetzt. den. Außerdem lieg: dieser Punkt über Widerstände an
Diese neugebildete Verknüpfungsgröße wird in einer Spannung von —3 V. Vorausgesetzt, daß jedes
einem zweiten Schritt zum Ausgangspunkt genom- Speicherelement die Spannungswerte — 1 oder 0 V ab-
men, und nach den entsprechenden Operationen 5 geben kann und dall· der Takt Γ den Wert OV für den
wird schließlich der Inhalt des Speicherregisters Ruhestand und den Wert — 2 V für die Abfrage auf-
SR Ii durch Nullen repräsentiert. weist, ergibt sich für das funktionstüchtige Element
Es läßt sich eine sehr vorteilhafte Schaltung fin- je nach seinem gespeicherten Inhalt eine Spannung
den, um die geschilderten Operationen zu realisieren, von —0,1 oder —IV in der Bit-Leseleitung, wäh-
Fig.9 zeigt sie für ein einziges SpeicherelementE io rend für das unbrauchbare Speicherelement durch
des Speicherregisters SRII. Dem einen Ausgang der Auftrennung der Verbindung zwischen der Diode
Stufe ist ein ODER-Gatterl nachgeschaltet, dessen D21 und dem Verbindungspunkt mit der Diode D22
zweiter Eingang mit dem ODER-Gatter der vorher- eine Spannung von — 2 V abgegeben wird, die als
gehenden Stufe des Speicherregisters verbunden ist. Kriterium für die Unbrauchbarkeit des Elementes
Am Ausgang dieses ODER-Gatters 1 ist die »erste 15 verwendet werden kann. Es sei darauf hingewiesen,
Verschiebungsgröße« abgreifbar. daß bei Speichern üblicher Bauart die Abtrennung
Der Ausgang des Speicherelementes ist weiterhin fehlerhafter Speicherelemente von der Bit-Leseleimit einem ersten Eingang eines UND-Gatters 2 ver- tung nicht dazu fühiit, daß sich fehlerhafte Elemente bunden, dessen zweiter Eingang negiert ebenfalls mit durch eine besondere Spannung zu erkennen geben, dem ODER-Gatter der vorhergehenden Stufe ver- ao Dies ergibt sich dariius, daß zur Bit-Leseleitung stets knüpft ist und dessen Ausgang mit einem negierten die Ausgänge sehr vieler Speicherelemente hinführen, Eingang eines weiteren UND-Gatters3 verbunden die normalerweise nach Art einer ODER-Schaltung ist. Der andere, nicht negierte Eingang des UND- funktionieren. Wenn die nicht aufgerufenen Gatters 3 ist ebc falls mit dem Ausgang des Speicherelemente ein O-Potential an die Bit-Leselei-Speicherelementes verbunden. Am Ausgang des as tung abgeben, ändert somit ein aufgerufenes UND-Gatters2 ist die Verschiebungsgröße »erste L Speicherelement dieses Potential nur dann, wenn es von links« abzugreifen. Am Ausgang des UND-Gat- eine L gespeichert hat. Ein abgetrenntes Speichereleters.* wird das Ergebnis der konjunktiven Verknüp- ment ist also von einem eine 0 speichernden fung des negierten Vektors »erste L von links« und Speicherelement nicht unterscheidbar. Es sind also des ursprünglichen Inhalts des Speicherregisters 30 besondere Schaltmai'nahmen erforderlich, damit ein SR II abgenommen. Vom Ausgang des UND-Gat- Signal eines ausgeru fenen fehlerhaften Speichereleters3 geht es direkt zum nächsten Schritt gemäß mentes allein das Potential an der Bit-Leseleitung Fig.8 weiter. bestimmt, wie dies :n Fig. 11 als Beispiel gezeigt
Sind für eine Stelle des Speicherregisters SR II alle wird. Eine weitere Möglichkeit besteht darin, daß die erforderlichen Verschiebungsgrößen abgeleitet wor- 35 0- und L-Signale aufgerufener funktionstüchtiger den, so muß die höchste Verschiebungsgröße Vor- Elemente durch andere Potentiale dargestellt werden, rang vor den anderen erhalten. Dies kann beispiels- als im Ruhezustand auf der Bit-Leseleitung vorrwnweise mittels einer Schaltung nach Fig. 10 gesche- den ist. Dann muß nur dafür gesorgt werden, daß hen, bei der von oben her die Verschiebungsgrößen aufgerufene fehlerhafte Speicherelemente das Ruhezugeführt werden und bei der unten die entspre- 40 potential der Bit-Lesi;leitung unverändert lassen. Da chende Schalterstellung abgegriffen wird. Diese bekannt ist, zu welchem Zeitpunkt eine Abfrage vor-Schalterstellung wird dem zugehörigen Auswahl- genommen wird, zei^t das Bestehenbleiben des Ruschalter nach Fig.7 zugeführt. Jeder dieser Aus- hepotentials dann sofort an, daß ein fehlerhaftes wählschalter S1 bis S4 erhält an der erforderlichen Speicherelement aufgerufen wurde.
Schalterklemme so ein ausgezeichnetes Potential, das 45 Fig. 12 zeigt ein Ausführungsbeispiel für diese die sofortige Durchschaltung für diese Registerstelle zweite Art der Kenntlichmachung fehlerhafter ermöglicht. Speicherelemente. Es; seien wiederum waagerechte
Wurde eben das Zusammenrücken der Informa- Wortleitungen WLx und WL, dargestellt, senkrecht
tion beim Lesen beschrieben, so kann beim Einschrei- seien Bit-Leseleitungen BL1 und BL2 dargestellt, die
ben das Prinzip entsprechend angewandt werden, 50 am oberen Ende aul! Widerstände jeweils an einer
wobei jedoch nach rechts statt nach links verschoben Spannung von - 2 V liegen. Die Speicherelemente E1
werden muß. bis E4 geben, wenn sii: funktionsfähig sind, die Span-
Im folgenden soll gezeigt werden, wie in einfacher nungswerte -IV odler OV ab. Dem Ausgang der
Weise die eingangs geforderte Kenntlichmachung un- Speicherelemente sind' jewels die Emitter von Transi-
brauchbarer Speicherelemente erreicht werden kann, 55 stören Ts1 bis Ts4 liachgeschaltet Die Basis der
wenn die Speicherelemente £ durch bistabile Kipp- Transistoren ist jeweils über Widerstände mit den
stufen realisiert sind. In Fig. 11 sei E1 ein funktions- Wortleitungen WL verbunden. Der Kollektor der
tüchtiges Element, E2 sei als unbrauchbar ermittelt Transistoren ist jeweils mit den Bit-Leseleitungen BL
worden. Waagerecht dargestellt sind Wortleitungen verbunden. Zusätzlich sind zn den Wortleitungen
WL, denen der Takt Γ zum Lesen des jeweiligen 60 WL Hilfsleitungen BL1 und HL2 vorgesehen, die
Wortes zugeführt wird. Senkrecht dazu ist eine über Dioden D1 bis D4 mit den Kollektoren der
Bitleseleitung BL angeordnet, die über einen Wider- Transistoren verbundiin sind. Auf der Wortleitung
stand mit einer Spannungsquelle von —0,1 V ver- WL liegt im Ruhezustand ein Potential von +1V,
bunden ist Jedes der Speicherelemente E1 und E2 ist das die Transistoren (vom pnp-Typus) im gesperrten
aber zwei gegeneinandergeschaltete Dioden D11, D12 65 Zustand hält. Für diese Abfrage erscheint an den
bzw. D21, D22 nrit der Bitleseleitung BL verbunden. WortKätungen WL eine Spannung von — 2 V. die die
Über jeweils eine Diode D13 bzw. D23 ist der Verbin- Transistoren durchsclialtet, so daß an den Bit-Lese-
iangspunkt der Diode D11, D12 bzw. D21, D22 mit der leitungen BL unten iJie Spanmmgswerte — 1 ode/
OV je nach dem Inhalt des abgefragten Speicherele- Die aus den Bits gebildeten Worte liegen jeweils unr
mentes E erscheinen. eine halbe Speicherbreite auseinander und werder
Wird eines der Speicherelemente E als unbrauch- parallel angesteuert» Die unbrauchbaren Speicherele-
bar erkannt, so stellt sich auch hier wieder die Frage, mente sollen dabei von der Leseleitung abgetrennt
wie eine der Leitungsverbindungen am besten unter- 5 sein, wofür eine der oben geschilderten Techniker
brachen werden kann, um eine eindeutige Kenn- geeignet ist, während die funktionstüchtiger
zeichnung dieses Speichßrelementes zu erhalten. Speicherelemente sämtlich angeschlossen bleiben
Die eingangs erwähnte Anwendung eines Lasers Unter diesen Umständen wird nur für den Fall, daC
erfordert wegen der erforderlichen Präzision des Zie- beide einem Bit zugeordneten Speicherelemente un-
lens dann, wenn eine große Anzahl von fehlerhaften io brauchbar sind, eine Aussparung gemäß dem ober
Elementen vorliegt, einen untragbaren Zeitaufwand. geschilderten System erforderlich. Im Mittel könner
Entsprechendes gilt für Foto-Ätztechnik, die die bei jeweils zwei Speicherelementen pro Bit 50 °/o dei
Herstellung einer jeweils individuellen Maske erfor- gleichmäßig statistisch verteilten Fehler kompensier
dert. Fig. 12 zeigt einen Weg, wie die genannten werden; der Prozentsatz der Fälle, bei denen beide
Schwierigkeiten umgangen werden können. In die 15 Speicherelemente eines Bits unbrauchbar sind, dürft«
Verbindung der Kollektoren der Transistoren zu den verhältnismäßig gering sein.
Bit-Leseleitungen BL sind »Schmelzsicherungen« F Im folgenden sei eine vorteilhafte Weiterbildung eingesetzt, die vom Transistor her gesehen hinter der beschrieben, bei der von einem Hilfsspeicher GeVerbindung mit der Diode D liegen. Diese Schmelz- brauch gemacht wird.
sicherungen können beispielsweise als besonders so Bei der Herstellung von integrierten Schaltunger
schmal ausgeführte Leiterzüge ausgebildet sein, die muß allgemein darauf geachtet werden, daß sich se
durch einen erhöhten Stromfluß zum »Durchbren- wenig Anschlüsse wie möglich ergeben, da die Her-
nen« veranlaßt werden können. stellung einer großen Zahl äußerer Verbindunger
Die Stromstöße können über die eingezeichneten technologisch schwierig ist. Es ist also vorteilhaft Hilfsleitungen HL zugeführt werden. Nach dieser 25 auf einer Speicherebene eines wortorganisierten Spei-Operation werden die Dioden durch eine genügend chers die Wortauswahlschaltung schon zusammer große negative Vorspannung auf der Hilfsleitung HL mit den Speicherelementen vorzusehen. Wird beidauernd gesperrt. spielsweise bei einem aus bistabilen Kippstufen auf-
Werden die Dioden ebenfalls gleich mitintegriert gebauten Halbleiterspeicher die Wortauswahlschal· hergestellt, so können sie natürlich auch ihrerseits 30 tung auf der gleichen Grundplatte realisiert, so kanr wieder Fehler aufweisen. Zwar ist es möglich, diese diese Wortauswahlschaltung wiederum Fehler auf-Dioden mit besonderer Sorgfalt herzustellen, etwa in- weisen, die einen ordnungsgemäßen Speicherbetriet dem man ihnen eine besonders große Fläche zuweist, durch fehlerhafte Dekodierung stört,
jedoch bleibt grundsätzlich die Schwierigkeit beste- Man könnte daran denken, diejenigen Worte, die hen, daß die Dioden möglichst ohne Fehler herge- 35 zu solchen Fehlstellen innerhalb der Wertauswahlstellt sein müssen. Ein Ausweg aus diesen Schwierig- schaltung gehören, als unbrauchbar anzusehen und keiten könnte darin bestehen, daß die Stromimpulse somit zur Speicherung nicht heranzuziehen, günstigei an die Schmelzsicherung F durch aufzusetzende Kon- jedoch ist der Einsatz eines HilfsSpeichers,
taktbürsten zugeführt werden. Eine andere Möglich- Der Einsatz eines solchen HiLsspeichers sei im folkeit, die besonders geeignet ist, wenn sehr viele und 40 genden an Hand der Fig. 14 kurz skizziert. Neben sehr kleine Speicherelemente vorhanden sind, besteht einem aus den beschriebenen Speicherelementen aufdarin, bei der Herstellung an der Stelle der Dioden D gebauten und als Hauptspeicher bezeichneten Speieine Leitungsunterbrechung vorzusehen. Nachdem eher Sp1 ist ein kleinerer Hilfsspeicher Sp2 vorgesedurch die Prüfung die Koordinaten der fehlerhaften hen. Nach der Herstellung der Speicherebene jeweils Speicherelemente festgestellt worden sind, werden in 45 beider Speicher wird zunächst überprüft, welche der üblichen Maskentechnik sämtliche Leitungen an Worte sich infolge Fehlern innerhalb der Wortausder Stelle der Dioden D durchverbunden. Durch wahlschaltung nicht oder falsch, beispielsweise dop-Strömstöße in den betreffenden Bit-Leseleitungen pelt einstellen lassen. Außerdem wird die obener- und Hilfsleitungen BL bzw. HL werden die zu den wähnte Prüfung auf unbrauchbare Speicherelemente als fehlerhaft festgestellten Koordinaten gehörenden Sp innerhalb der Worte vorgenommen. Die Adressen Schmelzsicherungen F durchgebrannt. Zum Schluß der Worte, die entsprechend der Prüfung nicht bewerden wieder in der üblichen Maskentechnik samt- nutzbar sind, da sie entweder fehlerhaft einstellbar liehe Leitungen an der Stelle der Diode D durch Ät- sind oder mehr unbrauchbare Speicherelemente entzung unterbrochen. Bei dieser Methode werden keine halten als zulässig, werden m einem Hilfsspeichei individuellen Masken benötigt. 55 notiert.
In der Praxis hat sich gezeigt, daß Fehler, die die Entsprechend der Notierung nicht benutzbarei
Speicherelemente unbrauchbar machen, meist ge- Adressen werfen jetzt die Adressen der nichi
häuft an gewissen Stellen der Speicherebene auftre- brauchbaren Worte des Hauptspeichers Sp1 in einem
ten. Der Grund für die Häufung ist in größeren Kri- Zuordner Z den Adressen der funktionstüchtigen Stallfehlern oder in Abbildungsfehlern am Rand zu 60 Worte des HilfsSpeichers Sp2 zugeordnet. Derartige
suchen. In solchen Fällen ist eine Abhilfe dadurch Zuordner sind bekannt und einfach zu realisieren,
möglich, daß jedem zu speichernden Bit mehr al*, ein beispielsweise als Diodenmatrizen. Bei der Abfrage
Speicherelement zugeordnet wird. Aus Sicherheits- wird nun dann, wenn der Adresse im Hauptspeicher
-gründen wird man die zu einem Bit gehörenden Sp1 mehr unbrauchbare Speicherelemente als zulässig Speicherelemente nicht dicht beieinander, sondern an 65 angehören, sowohl im Hauptspeicher Sp1 als auch im
verschiedenen Stellen der Speicherebene anordnen. Hilfsspeicher Sp2 em Speicherinhalt hinausgelesen.
Fig. 13 zeigt in schematischer Darstellung den Fall, Da nur der aus dem Hilfsspeicher Sp2 gelesene
daß pro Bit zwei Speicherelemente vorgesehen sind. Speicherinhalt als richtig anzusehen ist, wird ihm in
11 12
einer Vorrangsschaltung VS der Vorzug gegeben, so ebene aufgebaut. Die Lage der Leitungen wird für jedaß der richtige Speicherinhalt im Speicherregister des Exemplar eines Speichers neu entworfen, da ja SpR srscheint. Derartige Vorrangsschaltungen sind die Position der unbrauchbaren Speicherelemente einfach zu realisieren, beispielsweise entsprechend von Exemplar zu Exemplar wechselt.
Fig. 15, wo einem UND-Gatter ein ODER-Gatter 5 Da gemäß dem Hauptpatent die unbrauchbaren nachgeschaltet ist, wobei dem UND-Gatter der In- Speicherelemente in besonders einfacher Weise elekhalt des Hauptspeichers Sp1 und der negierte Ausle- tronisch auffindbar sind, entfällt das bisher bei assosebefehl für den Hilfsspeicher 2 zugeführt werden, ziativen Speichern mit Fehlern notwendige mechawährend dem ODER-Gatter neben der Ausgangs- nisch-elektrische Überprüfen separater Speioherelegröße des UND-Gatters der Speicherinhalt des Hilfs- io mente auf ihre Funktionstüchtigkeit. Gerade dieser Speichers 2 zugeführt wird. bisher erforderliche Prüfvorgang, der bei der Winzig-Der Vorteil der eben beschriebenen Weiterbildung keit der Speicherelemente in einem integrierten Speiliegt darin, daß neben dem großen Hauptspeicher Ie- eher technisch äußerst schwierig und bei der Vielzahl diglich ein wesentlich kleinerer Hilfsspeicher verwen- von Speicherelementen sehr zeitraubend ist, stellt aber det werden muß, dessen Größe sich nach der Anzahl 15 einen der wesentlichen Kostenfaktoren bei der Herder zu erwartenden unbrauchbaren Speicherelemente stellung assoziativer Speicher mit individueller Verdes Hauptspeichers richtet. drahtung dar. Die Einsparung dieser Kosten bei An-Mit Fig. 16 wird die erfindungsgemäße Ausbil- Wendung der Erfindung stellt ihren erheblichsten dung der vorbeschriebenen Datenspeicherschaltung Vorteil dar.
zu einem Assoziativspeicher erläutert. so Ein weiterer Vorteil, der sich aus der Erfindung Die Abbildung zeigt eine Reihe von Speicherte- ergibt, ist darin zu sehen, daß im Gegensatz zum bismenten 1 bis 8, von denen die Speicherelemente 2 herigen Assoziativspeicher die Suchleitungen von den und 7 als unbrauchbar anzusehen seien (schraffiert Bitleseleitungen getrennt sind. Diese Trennung verdargestellt). Es sei angenommen, daß die Speicher- einfacht die Auswerteschaltungen, da nun nicht mehl elemente hier als bistabile Kippstufen mit komple- 35 die auf nur einer Leitung eintreffenden Lese- und mentärem Aufbau ausgebildet seien, jedoch ist die Suchsignale voneinander separiert werden müssen. Anwendung der Erfindung auch auf andere Speicher- Wenn, wie in der Abbildung dargestellt, die Wortabarten, beispielsweise magnetische Dünnschichtspei- frageleitungen 91, 92 doppelt ausgeführt sind, ist es eher, ohne weiteres möglich. Jedes Speicherelement sogar möglich, den Such- und den Auslesevorgang ist in Zeilenrichtung mit Abfrageleitungen verbun- 30 gleichzeitig ablaufen zu lassen,
den. Diese Abfrageleitungen 91 bzw. 92 verbinden Die Tatsache, daß eine zusätzliche Leitungsebene jeweils so viele Speicherelemente miteinander, wie vorgesehen ist, ermöglicht eine besonders einfache die maximal vorgebbare Länge des abzufragenden Kenntlichmachung der unbrauchbaren Speicherele-Wortinhalts beträgt. Alle Abfrageleitungen sind mit mente im Sinne des Hauptpatents. Diese Kenntlicheiner Detektormatrix 10 verbunden, die die Auswer- 35 machung dient ja dazu, daß bei der Abfrage die unti'.ng der angesprochenen Adressen vornimmt, wie brauchbaren Speicherelemente gänzlich anders geares bekannt ist. tete Signale abgeben als die brauchbaren. Dies läßt Neben diesen Wortabfrageleitungen sind spalten- sich, wie im Hauptpatent beschrieben, durch entspreweise Leseleitungen 111, 112, 113 und 114 vorgese- chende Auftrennungen erreichen, jedoch ist es auch hen, die das Auslesen des Speicherinhalts ermögli- 40 möglich, durch die Einfügung von Kurzschlußbrükchen und insoweit keine Veränderung gegenüber ken den gleichen Effekt zu erzielen. Diese Kurz· dem Speicheraufbau entsprechend dem Hauptpatent schlußbrücken verbinden beispielsweise bei als bistadarstellen. Zusätzlich sind jedoch assoziative Suchlei- bile Kippstufe ausgebildeten Speicherelementen die tungen 21, 22, 23 ebenfalls spaltenweise vorgesehen, Kollektoren der Transistoren miteinander. Diese die den assoziativen Suchvorgang ermöglichen. 45 Kurzschlußbrücken können nun in der die Suchlei-Erfindungsgemäß sind diese Suchleitungen so ge- tungen enthaltenden Leitungsebene enthalten sein, se legt, daß sie die unbrauchbaren Speicherelemente, daß zugleich mit der Aufbringung der zusätzlicher die, wie angedeutet, von den Leitungen 112 bis 114 Verdrahtung die unbrauchbaren Speicherele «.ent( abgetrennt sind, umgehen. Diese Suchleitungen sind ausgeschaltet werden, ohne daß hierfür ein eigene zweckmäßigerweise in einer besonderen Leitungs- 50 Arbeitsgang erforderlich wäre.
Hierzu 3 Blatt Zeichnungen

Claims (3)

Kernspeicher, Dünnschichtspeicher und Halbleiter-Patentansprüche: speicher sind wege» der bei ihnen zu erreichenden kurzen Zugriffszeiten besonders interessant.
1. Datenspeicher- und Datenspeicheransteuer- Die Notwendigkeit, Massenspeicher auf kleinem schaltung, bei der eine sehr große Anzahl von 5 Raum unterzubringen, führte dazu, sogenannte integleichen Speicherelementen zu einem Speicher grierte Speicher anzustreben, für die in einem einziderart zusammengefaßt ist, daß Wörter mit je- gen Prozeß sehr viele Speicherelemente gleich an den weils vorgegebener Bitzahl gespeichert werden, Stellen erzeugt wenden, an denen sie nacriher Verwobei auf Grund des Herstellungsprozesses der wendung finden sollen.
Speicherelemente ein Teil desselben unbrauchbar io Bei Halbleiterspeichern sind die Speicherelemente, ist, bei der für jedes Wort über die vorgegebene die aus bistabilen Kippstufen gebildet sind, in einem Bitzahl hinaus zusätzliche Speicherelemente vor- regelmäßigen schachbrettartigen Muster auf der gesehen sind, deren Anzahl entsprechend der An- Oberfläche einer Halbleitergrundscheibe angeordnet, zahl der für das Wort zu erwartenden unbrauch- Bei Dünnschichtspeichern wird eine dünne ferromabaren Speicherelemente gewählt ist, wobei die 15 gnetische Schicht erzeugt, auf der einzelne in sich geunbrauchbaren Speicherelemente des Datenspei- schlossene Bitstellen gegeneinander abgegrenzt werchers derart verändert sind, daß sie bei der Ab- den, die jeweils ein Speicherelement bilden.
frage Signale abgeben, die die Unbrauchbarkeit Bei den üblichen Methoden des Lesens und
des Speichc-relementes kenntlich machen, und Schreibens wird nun den Speicherelementen ein Verwobei in der Ansteuerschaltung Mittel vorgese- 20 drahtungsschema zugeordnet, das sich kreuzende hen sind, die beim Einschreiben des Wortes die- Zeilen- und Spaltenleitungen vorsieht und nicht indijenigen Bits, die mittels eines unbrauchbaren vidueli auf den einzelnen Speicher abgestimmt ist, Speicherelementes gespeichert werden sollen, auf sondern entsprechend der Speichergröße festgelegt das nächstfolgende brauchbare Speicherelement wird und dann bei der Fertigung mehrerer Speicher verschieben, nach Patent 1931524, dadurch 25 immer wieder verwendet wird. Eine Reparatur eingekennzeichnet, daß für ihre Ausbildung zelner fehlerhafter und somit unbrauchbarer als Assoziativspeicher eine für jedes Exemplar Speicherelemente ist im allgemeinen nicht möglich,
andersgeartete zusätzliche Verdrahtung für den Unter diesen Umständen ist es erforderlich, für die
assoziativen Suchvorgang derart ausgebildet wird, einzelnen Speicherelemente eine wesentlich geringere daß die unbrauchbaren Speicherelemente ausge- 30 Ausfallrate anzustreben, als es bei nichtintegrierten spart werden. Speichern der Fall ist, bei denen aus der Gesamtzahl
2. Datenspeicher- und Da snspeicheransteuer- der produzierten Speicherlemente die brauchbaren schaltung nach Anspruch 1, dadurch gekenn- herausgesucht werden können, um dann zu dem Gezeichnet, daß die Verdrahtung als zusätzliche, samtspeicher zusammengesetzt zu werden.
durch Aufdampfen erzeugte Leitungsebene aus- 35 Da es bis heute noch nicht gelungen ist, die Ausgebildet ist. fallrate bei integrierten Speichern auf Null herabzu-
3. Datenspeicher- und Datenspeicheransteuer- setzen und da dies auch in abseubarer Zukunft nicht schaltung nach Anspruch 2, dadurch gekenn- zu erwarten ist. werden Überlegungen angestellt, wie zeichnet, daß die Leitungsebene zusätzlich Ver- integrierte Speicher mit verhältnismäßig wenig unbindungsleitungen aufweist, durch die die uii- 40 brauchbaren Speicherelementen doch noch verwendbrauchbaren Speicherelemente im gewünschten bar gemacht werden können. Diesbezügliche Vor-Sinne verändert werden. schlage sehen vor, die Prüfungen auf fehlerhafte
Speicherelemente mit Hilfe eines Computers durch-
zuführen, der dann auf Grund dieser Prüfung eine in-
45 dividuelle Verdrahtung für den Speicher entwirft, die die unbrauchbaien Speicherelemente oder gegebe-
Die Erfindung betrifft eine Datenspeicher- und nenfalls diejenigen Worte ausspart, die diese un-Datenspeicheransteuerschaltung, bei der eine sehr brauchbaren Speicherelemente enthalten,
große Anzahl von gleichen Speicherelementen zu Diese Methoden sind jedoch nur in Fällen an-
einem Speicher derart zusammengefaßt ist, daß Wör- 50 wendbar, bei denen die Ausfallrate relativ gering ist. ter mit jeweils vorgegebener Bitzahl gespeichert wer- Hierfür ein Zahlenbeispiel. In einer Speicherebene den, wobei auf Grund des Herstellungsprozesses der seien 1024 Worte zu je 50 Bits vorgesehen. Unter der Speicherelemente ein Teil desselben unbrauchbar ist, Annahme, daß in 10 °/o aller Worte mindestens ein bei der für jedes Wort über die vorgegebene Bitzahl unbrauchbares Speicherelement auftritt, ergibt sich hinaus zusätzliche Speicherelemente vorgesehen sind, 55 eine Zahl von 102 auszusparenden Worten. Wird anderen Anzahl entsprechend der Anzahl der für das genommen, daß die Fehler in der Ebene statistisch Wort zu erwartenden unbrauchbaren Speichereie- verteilt sind, so wird es nur wenige Worte mit mehr mente gewählt ist, wobei die unbrauchbaren als einem Fehler geben. Die maximal zulässige Aus-Speicherelemente des Datenspeichers derart verän- fallrate beträgt folglich etwa
dert sind, daß sie bei der Abfrage Signale abgeben, 60 202
die die Unbrauchbarkeit des Speicherelementes -—— ^0,2%.
kenntlich machen, und wobei in der Ansteuerschal- 1024 ' 50
tung Mittel vorgesehen sind, die beim Einschreiben Derartig niedrige Ausfallraten sind heute unrealides Wortes diejenigen Bits, die mittels eines un- stisch.
brauchbaren Speicherelementes gespeichert werden 65 Wird von einer Ausfallrate von 10 °/o ausgegangen, sollen, auf das nächstfolgende brauchbare Speicher- so ergibt sich für jedes Wort im Mittel, daß fünf element verschieben, nach Patent 1 931 524. Speicherelemente unbrauchbar sind. Bei statistischer
Die Rechnertechnik benötigt große Datenspeicher. Verteilung dieser Elemente über die Ebene sind die
DE2007787A 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung Granted DE2007787B2 (de)

Priority Applications (15)

Application Number Priority Date Filing Date Title
DE19691931524 DE1931524C (de) 1969-06-21 Datenspeicher und Datenspeichern steuerschaltung
DE1963895A DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung
DE19702007050 DE2007050C (de) 1970-02-17 Datenspeicherschaltung und Datenspeicheransteuerschaltung
DE2007787A DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
GB2939270A GB1307418A (en) 1969-06-21 1970-06-17 Data storage system
FR7022748A FR2054586A1 (de) 1969-06-21 1970-06-19
JP45054314A JPS4825251B1 (de) 1969-06-21 1970-06-22
US48300A US3693159A (en) 1969-06-21 1970-06-22 Data storage system with means for eliminating defective storage locations
DE19702053260 DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem
FR7138955A FR2111957A6 (de) 1969-06-21 1971-10-29
US00193949A US3772652A (en) 1969-06-21 1971-10-29 Data storage system with means for eliminating defective storage locations
GB5071771A GB1361009A (en) 1969-06-21 1971-11-01 Data storage system

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
DE19691931524 DE1931524C (de) 1969-06-21 Datenspeicher und Datenspeichern steuerschaltung
DE1963895A DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung
DE19702007050 DE2007050C (de) 1970-02-17 Datenspeicherschaltung und Datenspeicheransteuerschaltung
DE2007787A DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
DE19702053260 DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem

Publications (3)

Publication Number Publication Date
DE2007787A1 DE2007787A1 (de) 1971-11-18
DE2007787B2 true DE2007787B2 (de) 1974-07-04
DE2007787C3 DE2007787C3 (de) 1975-03-06

Family

ID=27570489

Family Applications (6)

Application Number Title Priority Date Filing Date
DE1963895A Expired DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung
DE2007787A Granted DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A Expired DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
DE19702053260 Pending DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 Granted DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 Pending DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE1963895A Expired DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung

Family Applications After (4)

Application Number Title Priority Date Filing Date
DE2008663A Expired DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
DE19702053260 Pending DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 Granted DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 Pending DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem

Country Status (4)

Country Link
US (2) US3693159A (de)
DE (6) DE1963895C3 (de)
FR (2) FR2054586A1 (de)
GB (2) GB1307418A (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE358755B (de) * 1972-06-09 1973-08-06 Ericsson Telefon Ab L M
US3898443A (en) * 1973-10-29 1975-08-05 Bell Telephone Labor Inc Memory fault correction system
US3872291A (en) * 1974-03-26 1975-03-18 Honeywell Inf Systems Field repairable memory subsystem
US4150428A (en) * 1974-11-18 1979-04-17 Northern Electric Company Limited Method for providing a substitute memory in a data processing system
FR2307332A1 (fr) * 1975-04-07 1976-11-05 Sperry Rand Corp Procede de stockage d'information dans une memoire comportant au moins une zone de memorisation defectueuse et dispositif pour l'execution de ce procede
US3986179A (en) * 1975-06-30 1976-10-12 Honeywell Information Systems, Inc. Fault-tolerant CCD memory chip
US4051354A (en) * 1975-07-03 1977-09-27 Texas Instruments Incorporated Fault-tolerant cell addressable array
US4066880A (en) * 1976-03-30 1978-01-03 Engineered Systems, Inc. System for pretesting electronic memory locations and automatically identifying faulty memory sections
US4198681A (en) * 1977-01-25 1980-04-15 International Business Machines Corporation Segmented storage logging and controlling for partial entity selection and condensing
US4450524A (en) * 1981-09-23 1984-05-22 Rca Corporation Single chip microcomputer with external decoder and memory and internal logic for disabling the ROM and relocating the RAM
EP0090331B1 (de) * 1982-03-25 1991-04-17 Kabushiki Kaisha Toshiba Halbleiterspeicheranordnung
US4493075A (en) * 1982-05-17 1985-01-08 National Semiconductor Corporation Self repairing bulk memory
US4584681A (en) * 1983-09-02 1986-04-22 International Business Machines Corporation Memory correction scheme using spare arrays
US4584682A (en) * 1983-09-02 1986-04-22 International Business Machines Corporation Reconfigurable memory using both address permutation and spare memory elements
US4581739A (en) * 1984-04-09 1986-04-08 International Business Machines Corporation Electronically selectable redundant array (ESRA)
US4744060A (en) * 1984-10-19 1988-05-10 Fujitsu Limited Bipolar-transistor type random access memory having redundancy configuration
US4759020A (en) * 1985-09-25 1988-07-19 Unisys Corporation Self-healing bubble memories
US4928022A (en) * 1987-07-17 1990-05-22 Trw Inc. Redundancy interconnection circuitry
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
EP0389203A3 (de) * 1989-03-20 1993-05-26 Fujitsu Limited Halbleiterspeichergerät beinhaltend Information, die die Anwesenheit mangelhafter Speicherzellen anzeigt
DE69034191T2 (de) 1989-04-13 2005-11-24 Sandisk Corp., Sunnyvale EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
US7190617B1 (en) * 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
US5146574A (en) * 1989-06-27 1992-09-08 Sf2 Corporation Method and circuit for programmable selecting a variable sequence of element using write-back
US5315708A (en) * 1990-02-28 1994-05-24 Micro Technology, Inc. Method and apparatus for transferring data through a staging memory
US5212785A (en) * 1990-04-06 1993-05-18 Micro Technology, Inc. Apparatus and method for controlling data flow between a computer and memory devices
US5134619A (en) * 1990-04-06 1992-07-28 Sf2 Corporation Failure-tolerant mass storage system
US5233618A (en) * 1990-03-02 1993-08-03 Micro Technology, Inc. Data correcting applicable to redundant arrays of independent disks
US5140592A (en) * 1990-03-02 1992-08-18 Sf2 Corporation Disk array system
US5388243A (en) * 1990-03-09 1995-02-07 Mti Technology Corporation Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
US5325497A (en) * 1990-03-29 1994-06-28 Micro Technology, Inc. Method and apparatus for assigning signatures to identify members of a set of mass of storage devices
US5202856A (en) * 1990-04-05 1993-04-13 Micro Technology, Inc. Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports
US5214778A (en) * 1990-04-06 1993-05-25 Micro Technology, Inc. Resource management in a multiple resource system
US5956524A (en) * 1990-04-06 1999-09-21 Micro Technology Inc. System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5414818A (en) * 1990-04-06 1995-05-09 Mti Technology Corporation Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol
US5233692A (en) * 1990-04-06 1993-08-03 Micro Technology, Inc. Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface
US5255227A (en) * 1991-02-06 1993-10-19 Hewlett-Packard Company Switched row/column memory redundancy
US5867640A (en) * 1993-06-01 1999-02-02 Mti Technology Corp. Apparatus and method for improving write-throughput in a redundant array of mass storage devices
US20030088611A1 (en) * 1994-01-19 2003-05-08 Mti Technology Corporation Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5841710A (en) * 1997-02-14 1998-11-24 Micron Electronics, Inc. Dynamic address remapping decoder
US6182239B1 (en) * 1998-02-06 2001-01-30 Stmicroelectronics, Inc. Fault-tolerant codes for multi-level memories
US6332183B1 (en) 1998-03-05 2001-12-18 Micron Technology, Inc. Method for recovery of useful areas of partially defective synchronous memory components
US6314527B1 (en) 1998-03-05 2001-11-06 Micron Technology, Inc. Recovery of useful areas of partially defective synchronous memory components
US6381708B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. Method for decoding addresses for a defective memory array
US6381707B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. System for decoding addresses for a defective memory array
US6496876B1 (en) 1998-12-21 2002-12-17 Micron Technology, Inc. System and method for storing a tag to identify a functional storage location in a memory device
US6578157B1 (en) 2000-03-06 2003-06-10 Micron Technology, Inc. Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
US7269765B1 (en) 2000-04-13 2007-09-11 Micron Technology, Inc. Method and apparatus for storing failing part locations in a module
US6724674B2 (en) * 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE620922A (de) * 1961-08-08
US3222653A (en) * 1961-09-18 1965-12-07 Ibm Memory system for using a memory despite the presence of defective bits therein
US3245049A (en) * 1963-12-24 1966-04-05 Ibm Means for correcting bad memory bits by bit address storage
US3350690A (en) * 1964-02-25 1967-10-31 Ibm Automatic data correction for batchfabricated memories
US3402399A (en) * 1964-12-16 1968-09-17 Gen Electric Word-organized associative cryotron memory
US3331058A (en) * 1964-12-24 1967-07-11 Fairchild Camera Instr Co Error free memory
US3422402A (en) * 1965-12-29 1969-01-14 Ibm Memory systems for using storage devices containing defective bits
US3444526A (en) * 1966-06-08 1969-05-13 Ibm Storage system using a storage device having defective storage locations
US3434116A (en) * 1966-06-15 1969-03-18 Ibm Scheme for circumventing bad memory cells
US3436734A (en) * 1966-06-21 1969-04-01 Ibm Error correcting and repairable data processing storage system
US3432812A (en) * 1966-07-15 1969-03-11 Ibm Memory system
US3588830A (en) * 1968-01-17 1971-06-28 Ibm System for using a memory having irremediable bad bits
GB1186704A (en) * 1968-03-01 1970-04-02 Ibm Selection Circuit
US3541525A (en) * 1968-04-19 1970-11-17 Rca Corp Memory system with defective storage locations
US3633175A (en) * 1969-05-15 1972-01-04 Honeywell Inc Defect-tolerant digital memory system
US3654610A (en) * 1970-09-28 1972-04-04 Fairchild Camera Instr Co Use of faulty storage circuits by position coding

Also Published As

Publication number Publication date
DE2007787A1 (de) 1971-11-18
GB1361009A (en) 1974-07-24
DE2007050B2 (de) 1973-02-08
DE2053260A1 (de) 1972-05-04
DE1931524A1 (de) 1971-01-21
DE1963895C3 (de) 1973-11-29
DE2008663C3 (de) 1973-10-31
DE2007050A1 (de) 1971-09-09
US3772652A (en) 1973-11-13
DE2008663A1 (de) 1971-09-09
FR2054586A1 (de) 1971-04-23
DE2058698A1 (de) 1972-05-31
DE2058641A1 (de) 1972-05-31
DE2007787C3 (de) 1975-03-06
US3693159A (en) 1972-09-19
FR2111957A6 (de) 1972-06-09
DE1963895A1 (de) 1971-07-15
DE1931524B2 (de) 1972-11-16
DE2008663B2 (de) 1973-03-22
GB1307418A (en) 1973-02-21
DE2058641B2 (de) 1972-12-14
DE1963895B2 (de) 1973-03-22

Similar Documents

Publication Publication Date Title
DE2007787B2 (de) Datenspeicher- und Datenspeicheransteuerschaltung
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
EP0038947B1 (de) Programmierbare logische Anordnung
DE2313917C3 (de) Speicher mit redundanten Speicherstellen
DE2828698C2 (de) Monolithische integrierte Schaltungsvorrichtung mit einem Speicher
DE2010366B2 (de) Verfahren und einrichtung zum einschreiben von informationen in einen nur zum ablesen bestimmten speicher
EP1141960B1 (de) Schreib-/lesearchitektur für mram
DE2151472A1 (de) Mikroprogrammspeicher fuer Elektronenrechner
DE2328869A1 (de) Verfahren zur pruefung eines digitalen speichersystems sowie zur durchfuehrung dieses verfahrens dienendes selbstpruefendes digitales speichersystem
DE1249926B (de) Einrichtung zum Umadressieren fehlerhafter Speicherstellen eines beliebig zuganglichen Hauptspeichers in einer Datenverarbeitungsanlage
DE2735742A1 (de) Verfahren und vorrichtung zur elektrischen identifizierung von integrierten schaltungen
DE2925925C2 (de) Informationsspeicher
DE2059598A1 (de) Halbleiterspeicher zur Speicherung einer voreingegebenen,nichtloeschbaren Grundinformation
DE1260532B (de) Speicher mit Kenn-Wert-Aufruf
DE2061674A1 (de) Prufschaitung zum Überprüfen von elektronischen Speichern
DE1295656B (de) Assoziativer Speicher
DE3828289C2 (de)
EP0034712B1 (de) Integrierte digitale Halbleiterschaltung
DE1931524C (de) Datenspeicher und Datenspeichern steuerschaltung
DE1280934B (de) Verfahren zum Abfragen eines assoziativen Speichers und Vorrichtung zur Durchfuehrung des Verfahrens
DE2942741C2 (de)
DE1474380A1 (de) Matrixspeicheranordnung
DE3202543C2 (de) Schaltungsanordnung zum Prüfen der Übereinstimmung von zwei Binärwörtern
DE2744490C2 (de) Bipolar-Halbleiterspeicher
DE1549054C3 (de) Schaltungsanordnung zur Ansteue rung von adressiert ansteuerbaren Speichern

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)