DE2007787C3 - - Google Patents

Description

Die Erfindung betrifft eine Datenspeicher- und Datenspeicheransteuerschaltung, bei der eine sehr große Anzahl von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß Wörter mit jeweils vorgegebener Bitzahl gespeichert werden, wobei auf Grund des Herstellungsprozesses der Speicherelemente ein Teil desselben unbrauchbar ist, bei der für jedes Wort über die vorgegebene Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzahl der für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt ist, wobei die unbrauchbaren Speicherelemente des Datenspeichers derart verändert sind, daß sie bei der Abfrage Signale abgeben, die die Unbrauchbarkeit aes Speicherelementes kenntlich machen, und wobei in der Ansteuerschaltung Mittel vorgesehen sind, die beim Einschreiben des Wortes diejenigen Bits, die mittels eines unbrauchbaren Speicherelementes gespeichert werden sollen, auf das nächstfolgende brauchbare Speicherelement verschieben, nach Patent 1 931 524.

Die Rechnertechnik benötigt große Datenspeicher.

Kernspeicher, Dünnschichtspeicher und Halbleiterspeicher sind wegen der bei ihnen zu erreichenden kurzen Zugriffszeiten besonders interessant.

Die Notwendigkeit, Massenspeicher auf kleinem Raum unterzubringen, führte dazu, sogenannte integrierte Speicher anzustreben, für die in einem einzigen Prozeß sehr viele Speicherelemente gleich an den Stellen erzeugt werden, an denen sie nachher Verwendung finden sollen.

ίο Bei Halbleiterspeichern sind die Speicherelemente, die aus bistabilen Kippstufen gebildet sind, in einem regelmäßigen schachbrettartigen Muster auf der Oberfläche einer Halbleitergrundscheibe angeordnet. Bei Dünnschichtspeichern wird eine dünne ferromagnetische Schicht erzeugt, auf der einzelne in sich geschlossene Bitstellen gegeneinander abgegrenzt werden, die jeweils ein Speicherelement bilden.

Bei den üblichen Methoden des Lesens und Schreibens wird nun den Speicherelementen ein Ver-

ao drahtungsschema zugeordnet, das sich kreuzende Zeilen- und Spaltenleitungen vorsieht und nicht individuell auf den einzelnen Speicher abgestimmt ist, sondern entsprechend der Speichergröße festgelegt wird und dann bei der Fertigung mehrerer Speicher immer wieder verwendet wird. Eine Reparatur einzelner fehlerhafter und somit unbrauchbarer Speicherelemente ist im allgemeinen nicht möglich.

Unter diesen Umständen ist es erforderlich, für die einzelnen Speicherelemente eine wesentlich geringere

3» Ausfallrate anzustreben, als es bei nichtintegrierten Speichern der Fall ist, bei denen aus der Gesamtzahl der produzierten Speicherlemente die brauchbaren herausgesucht werden können, um dann zu dem Gesamtspeicher zusammengesetzt zu werden.

Da es bis heute noch nicht gelungen ist, die Ausfallrate bei integrierten Speichern auf Null herabzusetzen und da dies auch in absehbarer Zukunft nicht ?u erwarten ist, werden Überlegungen angestellt, wie integrierte Speicher mit verhältnismäßig wenig unbrauchbaren Speicherelementen doch noch verwendbar gemacht werden können. Diesbezügliche Vorschläge sehen vor, die Prüfungen auf fehlerhafte Speicherelemente mit Hilfe eines Computers durchzuführen, der dann auf Grund dieser Prüfung eine individuelle Verdrahtung für den Speicher entwirft, die die unbrauchbaren Speicherelemente oder gegebenenfalls diejenigen Worte ausspart, die diese unbrauchbaren Speicherelemente enthalten.

Diese Methoden sind jedoch nur in Fällen anwendbar, bei denen die Ausfallrate relativ gering ist. Hierfür ein Zahlenbeispiel. In einer Speicherebene seien 1024 Worte zu je 50 Bits vorgesehen. Unter der Annahme, daß in lO°/o aller Worte mindestens ein unbrauchbares Speicherelement auftritt, ergibt sich eine Zahl von 102 auszusparenden Worten. Wird angenommen, daß die Fehler in der Ebene statistisch verteilt sind, so wird es nur wenige Worte mit mehr als einem Fehler geben. Die maximal zulässige Ausfallrate beträgt folglich etwa

102

-0,2%.
1024 · 50

Derartig niedrige Ausfallraten sind heute unrealistisch.

Wird von einer Ausfallrate von lO'Vn ausgegangen, so ergibt sich für jedes Wort im Mittel, daß fünf Speicherelemente unbrauchbar sind. Bei statistischer Verteilung dieser Elemente über die Ebene sind die

Probleme, die sich ergeben, wenn eine individuelle Verdrahtung vorgesehen werden soll, die die unbrauchbaren Speicherelemente ausspart, nahezu unlösbar.

Das Hauptpatent zeigt einen Weg, beim normalen Speicherbetrieb, d. h. beim Betrieb als adreßgesteucrter Speicher, diese unbrauchbaren Speicherelemente auszusparen.

Neben den erwähnten adressgesteuerten Speichern sind Assoziativspeicher bekannt geworden. Assoziativspeicher werden praktisch in umgekehrtem Sinne wie adressgesteuerte Speicher betrieben: man gibt einen Wortir.halt vor und überprüft den Speicher danach, ob und an welchen Stellen dieser Wortinhalt in dem Speicher enthalten ist. Der vorgegebene Worlinhalt kann mit der maximal speicherbaren Wortlänge übereinstimmen; es ist aber auch möglich, Wortinhalte vorzugeben, die kleiner sind als die maximal speicherbare Wortlänge. Der zweite Fall ist der bei weitem interessantere, weil mit diesem Sachvorgang nicht auf Identität, sondern auf Teilübereinstimmungen geprüft wird.

Besonders für einen Betrieb gemäß der zweiter wähnten Abfrageart ist es erforderlich, den Assoziativspeicher auch als adressgesteuerter Speicher zu betreiben, da nach Feststellung der Adresse, an der der vorgegebene Wortinhalt gespeichert ist, der gesamte Speicherinhalt, der zu dieser Adresse gehört, ausgelesen wird.

Der vorliegenden Erfindung liegt die Aufgabe 7ugründe, einen Weg anzugeben, wie ein gemäß liem Hauptpatent ausgebildeter integrierter Datenspeicher mit einfachen Mitteln zu einem Assoziativspeicher ausgebaut werden kann.

Die Erfindung besteht darin, daß für ihre Ausbildung als Assoziativspeicher eine für jedes Exemplar andersgeartete Verdrahtung für den assoziativen Suchvorgang derart ausgebildet wird, daß die unbrauchbaren Speicherelemente ausgespart werden.

Im folgenden wird die Erfindung an Hand einiger Ausführungsbeispiele unter Zuhilfenahme von Abbildungen näher erläutert.

Der Einfachheit halber sei davon ausgegangen, daß ein Halbleiterspeicher betrachtet werde, bei dem die Speicherelemente als bistabile Kippstufen ausgebildet sind.

Wie schon oben dargelegt, sind aber die angewendeten Methoden auch auf andere Typen von integrierten Speichern anwendbar.

F i g. 1 zeigt einen wortorganisierten adressengesteuerten Speicher mitsamt seiner Verdrahtung.

Als weiße Kreise sind funktionsfähige Speicherelemente dargestellt, unbrauchbare Speicherelemente sind durch schwarze Kreise angedeutet. Jedes Speicherelement ist über eine Bitleitung BL, die in Spaltenrichtung verläuft, und eine Wortleilung WL, die in Zeilenrichtung verläuft, angesteuert.

Die Tatsache, daß einige Speicherelemente wegen ihrer Fehlerhaftigkeit unbrauchbar sind, läßt sich in einem üblichen logischen Prüfungsprogramm feststel- ^fio len, da ja die Verdrahtung bereits in der gezeigten Weise vollständig vorhanden ist und nicht mehr verändert werden soll.

Der erste Schritt ist die Veränderung der unbrauchbaren Speicherelemente in der Weise, daß sie bei der Abfrage (»Lesen«) Signale abgeben, die sich deutlich von den 0- bzw. L-Signalen der funktionsfähigen Speicherelemente unterscheiden. Bei einem Halbleiterspeicher kann dies beispielsweise dadurch erreicht werden, daß am Ausgang eines Speicherelementes eine oder mehrere Verbindungen unterbrochen werden, z. B. in der üblichen Foto-Ätztechnik oder durch gesteuerte scharf gebündelte Laserstrahlen. Detaillierte Beispiele hierfür werden weiter unten beschrieben.

Bei einem Dünnschichtspeicher kann man beispielsweise durch eine örtliche starke Erhitzung die magnetische Charakteristik zerstören, was sich wiederum z. B. durch einen Laserstrahl bewerkstelligen läßt. In diesem Fall wird beispielsweise beim Lesen statt eines positiven oder negativen Impulses gar kein Impuls auf der Leseleitung auftreten.

Soll nun ein Wort, das im Speicher gespeichert werden soll, vvBits enthalten und ist auf Grund des Fabrikationsprozesses mit einer mittleren Anzahl unbrauchbare Speicherelemente/ zu rechnen, so wird bei der Herstellung des Speichers die Anzahl der Speicherelemente für das Wort zu w + / gewählt. Im Prinzip kann jetzt das Wort vollständig gespeichert werden, jedoch ergeben sich beim Lesen und Schreiben gewisse Schwierigkeiten, die sich aus der erforderlichen Stellenverschiebung, die die unbrauchbaren Speicherelemente ausspart, ergeben.

Im folgenden sollen der Einfachheit halber zunächst die Maßnahmen erörtert werden, die beim Le-'"■en diese Schwierigkeiten meistern, wobei eine Schaltung nach F i g. 2 verwendet wird.

Es werde ein Wort mit fehlerhaften Speicherelementen aufgerufen. Die Lesesignale von funktionstüchtigen Speicherelementen werden einem Speicherregister SR I zugeführt, die Signale, die von den unbrauchbaren Elementen abgegeben werden und gemäß den obigen Ausführungen als solche erkennbar sind, werden einem Speicherregister SR II zugeführt. Im Speicherregister SR I sind entsprechend den fehlerhaften Speicherelementen Leerstellen (*) enthalten, während das Speicherregister SR I! an den gleichen Stellen eine »I.« zeigt. Wird das Speicherregister SR I als Schieberegister ausgeführt, so kann durch die erforderliche Anzahl von Verschiebungen das gewünschte Aufrücken zu einem in der richtigen Reihenfolge gespeicherten Wort erreicht werden.

Beim Einschreiben eines vorgegebenen Wortes läuft der Vorgang umgekehrt ab. Zunächst wird die Adresse aufgerufen. Im Speicherregister SR II erscheinen die fehlerhaften Speicherelemente mit ihrem Stellenwert. Da.·, vorgegebene Wort wird in das Speicherregister SR I eingegeben und in diesem so auseinandergerückt, daß entsprechend dem Inhalt des Speicherregisters SR II die fehlerhaften Speicherelemente ausgespart werden. Sodann wird das Wort aus dem Speicherregister SR I in den Speicher übernommen. Es ist auch möglich, ein zusätzliches Speicherregister SR III derart vorzusehen, daß beim Lesen das eine, beim Einschreiben das andere der Speicherregister SKII bzw. SÄ III die Fehlerstellenanzeige übernimmt.

Im folgenden soll noch dargelegt werden, wie die geschilderten Schiebeoperationen bewerkstelligt werden können.

F i g. 2 zeigt ein erstes Ausführungsbeispiel, mit dessen Hilfe der Auslesevorgang nochmals erläutert wird. SR I und SR II sind die sch^n erwähnten Speicherregister, wobei im Speicherregister SR II die mit fehlerhaften Speicherelementen bestückten Stellen durch eine L vermerkt sind, während die Stellen,

die durch funktionsfähige Speicherelemente realisiert sind, mit einer 0 erscheint. Im Speicherregister SR I sind die entsprechenden fehlerhaften Stellen mit * bezeichnet. Dort kann L oder 0 stehen, was jedoch völlig belanglos ist. Im Speicherregister SR I sind nun von links nach rechts die Bits B_x bis B₄ enthalten, die das Wort, bilden. Jedes dieser Bits B_x kann eine 0 oder eine L sein.

Zwischen den Speicherregistern SR I und SR II ist ein Netzwerk aus UND- und ODER-Schaltungen vorgesehen, die ein Verschieben der Bits innerhalb des Speicherregisters SR I nach links bewirken sollen. Die Ausgänge der Stufen des Speicherregisters SR II sind dabei (mit Ausnahme der ersten und der letzten Stufe) mit jeweils einem Eingang eines ODER-Gatters verbunden, dessen Ausgang mit dem zweiten Eiingang des nächstfolgenden ODER-Gatters verbunden ist. Die Eingänge der Stufen des Speicherregisters SR I (mit Ausnahme der ersten Stufe) sind mit den Ausgängen von UND-Gattern verbunden, deren Eingänge mit den Ausgängen der zugehörigen ODER-Gatter verbunden sind (bzw. im Falle des ersten UND-Gatters mit dem Ausgang der ersten Stufe des Speicherregisters SRII). Dem jeweils zweiten Eingang der UND-Gatter wird ein Schiebetakt zugeführt. Dieser Schiebetakt wird über zwei Verzögeruriigsglieder mit der Verzögerungszeit τ außerdem dem Speicherregister SR II zugeführt. Für die Funktion der in F i g. 2 gezeigten Anordnung gibt F i g. 3 ein Beispiel, bei dem jeweils übereinander die Inhalte der Speicherregister SR I und ST? 11 zu aufeinanderfolgendem Taktzeiten dargestellt sind. In diesem Falle ist wiederum w = 4, / = 3. Im ersten Takt werden alle Informationen im Speicherregister SR I. die rechts von der ersten, von links her gezählten Fehlstelle liegen, um eine Stelle nach links gerückt. Dann wird im Speichen-egister SR II die erste L von links gelöscht usf. Für die Funktion der Schaltung ist noch eine Anordnung ELL erforderlich, die ein Kriterium für »erste L von links« liefert und über ein Löschglied LG die jeweils »erste L von links« löscht. Solche Anordnungen sind bekannt und im Aufbau einfach, s. zum Beispiel F i g. 4 a oder 4 b. Nach maximal/ Schiebetakten steht die gelesene Information in gewohnter Weise im Speicherregister SR I an.

2λιπι Einschreiben wird wiederum die Information über die fehlerhaften Speicherelemente benötigt. Diese Information kann auf Grund der besonderen Ausgangssignale der fehlerhaften Speicherelemente durch einen nochmaligen Lesevorgang gewonnen werden, oder wie in F i g. 5 gezeigt, durch ein weiteres Speicherregister SRIII, das die gleiche Information enthält wie das Speicherregister SR II im oben beschriebenen Fall. Zum Auseinandernicken der Bits braucht nun in der Schaltung nach F i g. 5 eine Verschiebung nur im Speicherregister SRI vorgenommen zu werden. Hierfür zeigt F i g. 6 ein Beispiel, das in der gleichen Weise aufgebaut ist wie das Beispiel in F i g. 3.

Die beschriebenen Schaltungen liefern eine serielle Verschiebung, so daß mehrere Schiebetakte ausgenutzt werden müssen, was Zeit erfordert. Der Speicherzyklus wird dadurch verlängert. Zwar ist diese Verlängerung deshalb verhältnismäßig gering, weil Verschiebungen wesentlich rascher zu bewerkstelligen sind als Lese- oder Schreibvorgänge. Trotzdem wäre es vorteilhaft, die geschilderten Verschiebungen in einem einzigen Takt durchzuführen. Dies ist nach der eben beschriebenen Methode möglich wenn in jedem Wort nur maximal ein einzige: Speicherelement fehlerhaft ist. Unter Zugrundelegung der genannten Werte führt das zu einer maxi mal zulässigen Ausfallrate von

¹⁰²⁴ ^ 0,2%.
1024 · 50

Dieser Wert ist heute bei großen Kapazitäter

ίο kaum erreichbar. Es sei aber darauf hingewiesen daß ohne Anwendung der erfindungsgemäßen Daten· speicheransteuerungsschaltung ein Speicher mit eine: derartigen Ausfallrate, bei dem in der bisher bekannten Weise fehlerhafte Worte ausgespart werden, bereits als unbrauchbar anzusehen wäre.

In vorteilhafter Weise kann die serielle Verschiebung durch eine parallel verlaufende Operation ersetzt werden.

Fig. 7 zeigt eine hierfür geeignete Schaltung, be

»ο der wiederum zwei Speicherregister SRI, SRW vorgesehen sind, die in gleicher Weise, wie oben beschrieben, Informationen über die unbrauchbarer Speicherelemente bzw. die Bitfolge des Speicherwortes beinhalten. Jeder Stelle des Wortes ist ein Auswählschalter S₁ bis S₄ zugeordnet, der vier Stellunger einnehmen kann. Der hier dargestellte Schalter wire zweckmäßig in bekannter Weise aus elektronischer Elementen realisiert. Stehen alle Schalter S₁ bis S₄ ir einer ersten Stellung 0, so werden die einzelnen Stufen des Speicherregisters SRI in der normalen Reihenfolge direkt mit den Eingangsklemmen b_t bis b_t verbunden, die den Schalterarmen der Auswahlschalter S₁ bis S₄ zugeordnet sind. Steht ein Auswahlschalter in einer zweiten Stellung 1, so entspricht dies einem einmaligen Verschieben der betreffender Stelle nach rechts. Entsprechendes gilt für die übrigen Schalterstellungen.

Für das Zusammenrücken der Informationen irr Speicherregister SjR I beim Lesen werden jedocli Verschiebungen benötigt, die von den im Speicherregister SR II enthaltenden Informationen abhängigen, entlang des Speicherregisters SRI also unterschiedlich sein können. In dem in F i g. 7 gezeigten Beispiel ist es erforderlich, daß die Auswahlschalter von links nach rechts in den Stellungen 0, 0, 2, 3 stehen, damit die im Speicherregister SR I enthaltende Information unter Aussparung der fehlerhaften Speicherelemente an den vier Ausgangsklemmen ft, bis b₄ ansteht. Es ist also erforderlich, aus den Informationen im Speicherregister SR II Signale zur Einstellung dei Auswahlschalter S₁ bis S₄ abzuleiten. F i g. 8 zeigt ein Schema, wie in mehreren aufeinanderfolgender Schritten der Inhalt des Speicherregisters SR II auf C gebracht werden kann, wobei gleichzeitig die Ein-Stellgrößen für die Auswahlschalter S, bis S₄ gewonnen werden. Ausgehend von dem in F i g. 7 gezeigter Inhalt des Speicherregisters SR II wird in einem ersten Schritt eine »erste Verknüpfungsgröße« derari gebildet, daß nach der »ersten L von links« nad rechts hin alle Stellen mit einer L besetzt werden Danach wird eine Verknpüfungsgröße »erste L vor links« gebildet (dritte Zeile in Fig.8). Diese Verknüpfungsgröße wird negiert und mit der ursprünglich vorgegebenen Verknüpfungsgröße, die dem In halt des Speicherregisters SR II entsnricht (erst« Zeile), konjunktiv verknüpft (vierte Zeile). Das Er gebnis dieser Verknüpfung ist eine Verknüpfungs größe, die der ursprünglichen Verknüpfungsgrößf

(erste Zeile) bis auf eine Stelle völlig entspricht. Le- zugehörigen Wortleseleitung WL₁ bzw. WL₂ verbundiglich die erste L von links ist durch eine 0 ersetzt. den. Außerdem liegt dieser Punkt über Widerstände an Diese neugebildete Verknüpfungsgröße wird in einer Spannung von — 3 V. Vorausgesetzt, daß jedes einem zweiten Schritt zum Ausgangspunkt genom- Speicherelement die Spannungswerte — 1 oder 0 V ahmen, und nach den entsprechenden Operationen 5 geben kann und daß der Takt Γ den Wert 0 V für den wird schließlich der Inhalt des Speicherregisters Ruhestand und den Wert — 2 V für die Abfrage auf- SR II durch Nullen repräsentiert. weist, ergibt sich für das funktionstüchtige Element

Es läßt sich eine sehr vorteilhafte Schaltung fin- je nach seinem gespeicherten Inhalt eine Spannung

den, um die geschilderten Operationen zu realisieren. von —0,1 oder — 1 V in der Bit-Leseleitung, wäh-

F i g. 9 zeigt sie für ein einziges Speicherelement E io rend für das unbrauchbare Speicherelement durch

des Speicherregistere SR II. Dem einen Ausgang dci Auftrennung der Verbindung zwischen der Diode

Stufe ist ein ODER-Gatter 1 nachgeschaltet, dessen D₂₁ und dem Verbindungspunkt mit der Diode D₂₂

zweiter Eingang mit dem ODER-Gatter der vorher- eine Spannung von — 2 V abgegeben wird, die als

gehenden Stufe des Speicherregisters verbunden ist. Kriterium für die Unbrauchbarkeit des Elementes

Am Ausgang dieses ODER-Gatters 1 ist die »erste 15 verwendet werden kann. Es sei darauf hingewiesen,

Verschiebungsgröße« abgreifbar. daß bei Speichern üblicher Bauart die Abtrennung

Der Ausgang des Speicherelementes ist weiterhin fehlerhafter Speicherelemente von der Bit-Leseleimit einem ersten Eingang eines UND-Gatters 2 ver- tung nicht dazu führt, daß sich fehlerhafte Elemente bunden, dessen zweiter Eingang negiert ebenfalls mit durch eine besondere Spannung zu erkennen geben, dem ODER-Gatter der vorhergehenden Stufe ver- 20 Dies ergibt sich daraus, daß zur Bit-Leseleitung stets knüpft ist und dessen Ausgang mit einem negierten die Ausgänge sehr vieler Speicherelemente hinführen, Eingang eines weiteren UND-Gatters3 verbunden die normalerweise nach Art einer ODER-Schaltung ist. Der andere, nicht negierte Eingang des UND- funktionieren. Wenn die nicht aufgerufenen Gatters 3 ist ebenfalls mit dem Ausgang des Speicherelemente ein O-Potential an die Bit-Leselei-Speicherelementes verbunden. Am Ausgang des _Λ$ tung abgeben, ändert somit ein aufgerufenes UND-Gatters 2 ist die Verschiebungsgröße »erste L Speicherelement dieses Potential nur dann, wenn es von links« abzugreifen. Am Ausgang des UND-Gat- eine L gespeichert hat. Ein abgetrenntes Speichereleters 3 wird das Ergebnis der konjunktiven Verknüp- ment ist also von einem eine 0 speichernden fung des negierten Vektors »erste L von links« und Speicherelement nicht unterscheidbar. Es sind also des ursprünglichen Inhalts des Speicherregisters 30 besondere Schaltmaßnahmen erforderlich, damit ein SR II abgenommen. Vom Ausgang des UND-Gat- Signal eines ausgerufenen fehlerhaften Speichereleters 3 geht es direkt zum nächsten Schritt gemäß mentes allein das Potential an der Bii-Leseleitung Fig. 8 weiter. bestimmt, wie dies in Fig. 11 als Beispiel gezeigt

Sind für eine Stelle des Speicherregisters SR II alle wird. Eine weitere Möglichkeit besteht darin, daß die erforderlichen Verschiebungsgrößen abgeleitet wor- 35 0- und L-Signale aufgerufener funktionstüchtiger den, so muß die höchste Verschiebungsgröße Vor- Elemente durch andere Potentiale dargestellt werden, rang vor den anderen erhalten. Dies kann beispiels- als im Ruhezustand auf der Bit-Leseleitung vorhanweise mittels einer Schaltung nach Fig. 10 gesche- den ist. Dann muß nur dafür gesorgt werden, daß hen, bei der von oben her die Verschiebungsgrößen aufgerufene fehlerhafte Speicherelemente das Ruhezugeführt werden und bei der unten die entspre- 40 potential der Bit-Leseleitung unverändert lassen. Da chende Schalterstellung abgegriffen wird. Diese bekannt ist, zu welchem Zeitpunkt eine Abfrage vor-Schalterstellung wird dem zugehörigen Auswahl- genommen wird, zeigt das Bestehenbleiben des Ruschalter nach Fig. 7 zugeführt. Jeder dieser Aus- hepotentials dann sofort an, daß ein fehlerhaftes wählschalter S_x bis S, erhält an der erforderlichen Speicherelement aufgerufen wurde.
Schalterklemme so ein ausgezeichnetes Potential, das 45 Fig. 12 zeigt ein Ausführungsbeispiel für diese die sofortige Durchschaltung für diese Registerstelle zweite Art der Kenntlichmachung fehlerhafter ermöglicht. Speicherelemente. Es seien wiederum waagerechte

Wurde eben das Zusammenrücken der Informa- Wortleitungen WL₁ und WL₂ dargestellt, senkrecht

tion beim Lesen beschrieben, so kann beim Einschrei- seien Bit-Leseleitungen BL. und BL₂ dargestellt, die

ben das Prinzip entsprechend angewandt werden, 50 am oberen Ende auf Widerstände jeweils an einer

wobei jedoch nach rechts statt nach links verschoben Spannung von - 2 V liegen. Die Speicherelemente E₁

werden muß. bis E₁ geben, wenn sie funktionsfähig sind, die Span-

Im folgenden soll gezeigt werden, wie in einfacher nungswerte - 1 V oder 0 V ab. Dem Ausgang der Weise die eingangs geforderte Kenntlichmachung un- Speicherelemente sind jewels die Emitter von Transibrauchbarer Speicherelemente erreicht werden kann, 55 stören Ts_x bis Ts_t nachgeschaltet. Die Basis der wenn die Speicherelemente E durch bistabile Kipp- Transistoren ist jeweils über Widerstände mit den stufen realisiert sind. In Fig. 11 sei E_x ein funktions- Wortleitungen WL verbunden. Der Kollektor der tüchtiges Element, E₂ sei als unbrauchbar ermittelt Transistoren ist jeweils mit den Bit-Leseleitungen BL worden. Waagerecht dargestellt sind Wortleitungen verbunden. Zusätzlich sind zu den Wortleitungen WL, denen der Takt Γ zum Lesen des jeweiligen 60 WL Hilfsleitungen HL_x und HL₂ vorgesehen, die Wortes zugeführt wird. Senkrecht dazu ist eine über Dioden D₁ bis D₄ mit den Kollektoren der Bitleseleitung BL angeordnet, die über einen Wider- Transistoren verbunden sind. Auf der Wortleitung stand mit einer Spannungsquelle von —0,1 V ver- WL liegt im Ruhezustand ein Potential von +1V, bunden ist. Jedes der Speicherelemente E₁ und E₂ ist das die Transistoren (vom pnp-Typus) im gesperrten über zwei gegeneinandergeschaltete Dioden D_n, D₁₂ 65 Zustand hält. Für diese Abfrage erscheint an den bzw. D₂₁, D₂₂ mit der Bitleseleitung BL verbunden. Wortleitungen WL eine Spannung von — 2 V, die die Über jeweils eine Diode D₁₃ bzw. D₂₃ ist der Verbin- Transistoren durchschaltet, so daß an den Bit-Lesedungspunkt der Diode D_n, D₁₂ brw*D_2V D₂₂ mit der leitungen BL unten die Spannungswerte -1 odei

713

ίο

^Speicherele- ^Die aus den Bits gebildeten Worte liegen jeweils un

W^mlf^peicherelemente. a,s unbraueh- ^^Z^IZS^L· ^uE bar erkannt, so stellt sich auch hier wieder die Frage, men.e sollen dabei von der LeseleitungSet

jss trsrrs-eiide^s¹ =:⁵ Sn^r-wir ττγ ^

ze^hnung dieses Speicherelementes zu erhalten. S^äLent te^mSth .^ÄTS Ξ

Die emgangs erwähnte Anwendung eines Lasers Unter diesen Umständen wird nur für den Fa I da

erfordert wegen der erforderlichen Präzision des Zie- beide einem Bit zugeordneten Speicherelemente un

lens dann, wenn eine große Anzahl von fehlerhaften .„ brauchbar sind, eine Ausspamng gS dem ober

Elementen vorhegt einen untragbaren Zeitaufwand. geschilderten System erfon erich Im M ttel könne

Entsprechendes gilt fur Foto-Atztechnik, die die bei jeweils zwei Speicherelementen pro B 50?. de"

Herstellung einer jeweHs individuellen Maske erfor- gleichmäßig statisiisch νStarFeEr kompe nsS

dert. Fi fr 12 zeigt einen Weg, wie die genannten werden; der Prozentsatz der Fälle be 2 beide

Schwierigkeiten umgangen werden können. In die .₅ Speicherelemente eines Bit unbrauchbar sind du:rft

Verbindung der Kollektoren der Transistoren zu den verhältnismäßig gering sein ^U"^{brdUChbdr S1}"^d' ^durfte

Bit-Lcseleitungen BL sind »Schmelzsicherungen« F Im folcenrlen «■>; t;„ , ,. r „, · n,

eingesetzt, die vom Transistor her gesehen hinter der be du eben S de, vo " 'e W_{eil b|Id}

Verbindung mit der Diode D liegen. Diese Schmelz- bSuch gemalt wird " ^H"^{fSSpC1Cher Ge}"

sicherungen können beispielsweise als besonders 20 Bei der Herstellung „„ ■, · . c 1 1

schmal ausgeführte Leiterzüge ausgebildet sein, die muß alleemein dSn f .',"^⁸"", " ^S,^ch _n ^{al u}?8^en

durch einen erhöhten Stromfluß L »Durchbren- wengAsSss_ew \™ if ^i ' f⁸,?"**⁰

nen« veranlaßt werden können. Sm* j££ « *⁸Ji ^crS^cben· ^{da die Her}"

Die Stromstöße können über d,e eingezeichneten c οLg se sKerW Is ' ^T , ^^ΓΙ"

Hilfsleitungen HL zugeführt werden. Nach dieser a₅ auf einer SoeicherS vorlclhf

Operation werden die Dioden durch eine genügend chers d e Wo taΐΐι ι Γ° Ύ™^ΐΜ

SjS^ ^{f d HiIfate}W ^S'rITS^ ™

Werde? Ttioden ebenfa.ls gleich mitintegnVr. Än^Ä^M Tw ^ ft

hergestellt, so können sie natürlich auch ihrefseks 30 lungt ϋ«5ίΚΑΛ ^Woi.^taus7^ah!f^al"

wieder Fehler aufweisen. Zwar ist es möglich, diese diese Wonauswilschn η ^P H r\ f° f"

Dioden mit besonderer Sorgfalt herzustellen, etwa I₅₁- weisen di^ "incS ΞS "'ΐ^Τ ^Ff^lle,^r Λ κ

dem man ihnen eine besonders große Fläche zuweist, durch fehle^D ZS ^T,f" ^SpCIChCltCt"^eb

jedoch bleibt grundsätzlich die Schwierigkeit beste- Man könnte d-irm Ho ι ■

hen. daß die Dioden möglichst ohne Fehler heroe- 35 xu solchen Fehi' V ^dle]em^^{ei1 Worte}' ^liie

stellt sein müssen. Ein Autweg aus diesen Schwierig- cha ύπΐ „eh ή als S 'V" ^Τ'^'Ή

keilen könnte darin bestehen, daß die Stromimpulse somit zur !She™ "ί ^r.^auchbar anzusehen und

an die Schmelzsicherung /·' durch aufzusetzende Kon- jedoch," dir F S" Hheranzuz.chcn. pünsl.gcr

taktbürsten zugeführt werden. Eine andere Möglich- Der Einsatz en T ΐ ,^ssP^eichcrs-

kcit. die besonders geeignet ist w,-nn ^r >,;„.„.,'!, .. ,„„,'^tins1l^{z 6ΙΠ}" ^S(llche" Hilfsspcichers sei im fol-

schr kleine SpeicluTelementc vorhanden'· "nd "besieh" " einem aus",)? *7 ^f''»·^{Η kllrz} ^^ki7ziert· Neben

darm, be, der Herstellung an der Stelle der Dioden D o'SteTu'd '.Γΐί Γ" S^™¹^"¹™ ^auf"

eine Leitunpsuntcrbrechung vorzusehen. Na, Ηί-m ^ ^u"ⁿ "ⁿ⁽J.^d« Hauptspeicher bczc.chneten Spe,-

durch die Prüfung die Koordinaten der fehlerhaften hen Nach der He" ηηΓ ^H _f ^llfs^P^ci.^cl?^cr '^ ™*™-

Speicherelemente festgestellt worden sind, werden in 45 beider Speichel wir ⁸ u ^S''^)Cll:'^hercbene J^cwc:^Is

der üblichen Maskentechnik sämtliche Leitung an \Vo te siS^ infolJ^^ ,^7unach-^SI ubcrprütt. welche

der Stelle der Dioden/) durchverbunden. Durch ^hlÜim f-?l η T ,^{Inncrhalb dcr Wortaus}-

Strömstöße in den betreffenden B,t-Lesele,tun_Ken p" ein ,en lassen A ?'"?' ^^¹^* ^doP"

und Hilfsleitungen BL bzw. HL werden die zu den vväl\-Z Prüfnnu f ^Außci^{em Wlrd die obcner}-

als fehlerhaft festgestellten Koordinaten gehörenden ₅c mnSalb der W^r^ ^ ^SP^{eicherclemt;ntc}

Schmelzsicherungen F durchebt Z Shl L °Z Z^T?^ ^D'^{C AdrCSSC}"

gtellten Koordinaten gehörenden ₅c mnSalb der W^r^ P

Schmelzsicherungen F durchgebrannt. Zum Schluß der Worte L °Z Z^T?^ ^D'^{C AdrCSSC}"

werden wieder in der üblichen Maskentechnik samt- nu zba" L·\ _Λ ^{entSprCchcnd der} Prüfung nicht be-

lih Li d S ^ T ^IT*" ^fehlhft itllbar

werden wieder in der üblichen Maskentechnik samt- nu zba L·\ _Λ g

liche Leitungen an der Stelle der DiodeD durch Λ - sind oder ^n T ^IT*" ^fehlerhaft einstellbar ζυη₈ unterbrochen. Bei dieser Methode werden keine halten als ^" °?⁸™ ^SP^{eichereIemente ent}" individuellen Masken benötigt. ₅₅ „„um ⁸' ^W " ^{In e}'^{nem HiIfss}P^eicher

In der Praxis hat sich gezeigt, daß Fehler, die die FnKr.rP,-h„„,i α ν, ·

Speicherelemente unbrauchbar machen, meist ee- Adwi™ S Notierung nicht benutzbarer

häuft an gewissen Stellen der Speicherebene auftre- brauchSiF^vSl T^ ^ ^{Adressen der nicht} ten. Der Grund für die Häufung ist in größeren Kri- Zuordner 7 λ λ!" ^HauP^tsP^e'chers 5p, in einem stallfehlern oder in Abbildunesfehlern am Rand zu 60 Worte def Hilf ^Adresse" ^der funktionstüchtigen suchen. In solchen Fällen ist eine Abhilfe dadurch Zuordner «i„H 1 ^Pf^{chers S}^· zugeordnet. Derartige möglich, daß jedem zu speichernden Bit mehr als ein beisSwe?^ »1 S"!? ^{Und einfa}°^{h ZU realisieren}' Speicherelement zugeordnet wird. Aus Sicherheits- wi dTnunTdann Ln'°ί^TJ"^" ^{Bei der Abfrage} gründen wird man die zu einem Bit gehörenden Λ, mehr unb™ Jhh ' ^Adf^{eSSC Im Hau}P^teP^eiche1· Speicherelemente nicht dicht beieinander, sondern an 65 angehörenΓ™«μ ^bare _J ^1>P^{eicherelemente} *** zulässig verschiedenen Stellen der Speicherebene anordnen HiffssSe^T ™ "^auP^tsP^eiche«" *i ** auch im Fig. 13 zeigt in schematischer Darstellung den Fafl Da nur Z'r * ü" ^SP^ei.^chennhalt hinausgelesen, daß pro Bit zwei Speicherelemente vorgesehen sind. Speichennhalt ^! -T- ^HnfssP^eicher Sp_a gelesene

opeicnennnalt als richtig anzusehen ist, wird ihm in

einer Vorrangsschaltung VS der Vorzug gegeben, so daß der richtige Speicherinhalt im Speicherregister SpR erscheint. Derartige Vorrangsschaltungen sind einfach zu realisieren, beispielsweise entsprechend Fig. 15, wo einem UND-Gatter ein ODER-Gatter nachgeschaltet ist, wobei dem UND-Gatter der Inhalt des Hauptspeichers Sp_t und der negierte Auslesebefehl für den Hilfsspeicher2 zugeführt weiden, während dem ODER-Gatter neben der Ausgangsgröße des UND-Gatters der Speichcrinnalt des Hilfsspeichers 2 zugeführt wird.

Der Vorteil der eben beschriebenen Weiterbildung liegt darin, daß neben dem großen Hauptspeicher lediglich ein wesentlich kleinerer Hilfsspeicher verwendet werden muß, dessen Größe sich nach der Anzahl der zu erwartenden unbrauchbaren Speicherelemente des Hauptspeichers richtet.

Mit F i g. 16 wird die erfindungsgemäße Ausbildung der vorbeschriebenen Datenspeicherschaltung zu einem Assoziativspeicher erläutert.

Die Abbildung zeigt eine Reihe von Speicherelementen 1 bis 8, von denen die Speicherelemente 2 und 7 als unbrauchbar anzusehen seien (schraffiert dargestellt). Es sei angenommen, daß die Speicherelemente hier als bistabile Kippstufen mit komplementärem Aufbau ausgebildet seien, jedoch ist die Anwendung der Erfindung auch auf andere Speicherarten, beispielsweise magnetische Dünnschichtspeicher, ohne weiteres möglich. Jedes Speicherelement ist in Zeilenrichtung mit Abfrageleitungcn verbunden. Diese Abfrageleitungcn 91 bzw 92 verbinden jeweils so viele Speicherelemente miteinander, wie die maximal vorgebbare Länge des abzufragenden Wortinhalts beträgt. Alle Abfrageleitungen sind mit einer Detektormalrix 10 verbunden, die die Auswertung der angesprochenen Adressen vornimmt, wie es bekannt ist.

Neben diesen Worlabfragelcitungeii sind spaltenweise Lcseleitunszen Hl. 112, 113 und 114 vorgesehen, die das Auslesen des Speicherinhalts ermöglichen und insoweit keine Veränderung gegenüber dem Speicheraulbau entsprechend dem Hauptpatent darstellen. Zusätzlich sind jedoch assoziative Suchleitungen 21. 22. 23 ebenfalls spaltenweise vorgesehen, die den assoziativen Suchvorgang ermöglichen.

Erfindunsisgemäß sind diese SuchleiUingen so gelegt, daß sie die unbrauchbaren Speicherelemente, die. wie angedeutet, von den Leitungen 112 bis 114 abgetrennt sind, umgehen. Diese Suchleitungcn sind zweckmäßigerweise in einer besonderen Leitungsebene aufgebaut. Die Lage der Leitungen wird für jedes Exemplar eines Speichers neu entworfen, da ja die Position der unbrauchbaren Speicherelemente von Exemplar zu Exemplar wechselt.
Da gemäß dem Hauptpatent die unbrauchbaren Speicherelemente in besonders einfacher Weise elektronisch auffindbar sind, entfällt das bisher bei assoziativen Speichern mit Fehlern notwendige mechanisch-elektrische Überprüfen separater Speicherele-

lu mente auf ihre Funktionstüchtigkeit. Gerade dieser bisher erforderliche Prüfvorgang, der bei der Winzigkeit der Speicherelemente in einem integrierten Speicher technisch äußerst schwierig und bei der Vielzahl von Speicherelementen sehr zeitraubend ist, stellt aber einen der wesentlichen Kostenfaktoren bei der Herstellung assoziativer Speicher mit individueller Verdrahtung dar. Die Einsparung dieser Kosten bei Anwendung der Erfindung stellt ihren erheblichste" Vorteil dar.

ao Ein weiterer Vorteil, der sich aus der Erfindung ergibt, ist darin zu sehen, daß im Gegensatz zum bisherigen Assoziativspeicher die Suchlcitungen von den Bitleseleitungen getrennt sind. Diese Trennung vereinfacht die Auswerteschaltungen, da nun nicht mehr die auf nur einer Leitung eintreffenden Lese- und Suchsignale voneinander separiert werden müssen. Wenn, wie in der Abbildung dargestellt, die Wortabfrageleilungen 91, 92 doppelt ausgeführt sind, ist es sogar möglich, den Such- und den Auslesevorgang gleichzeitig ablaufen zu lassen.

Die Tatsache, daß eine zusätzliche Leitungsebene vorgesehen ist, ermöglicht eine besonders einfache Kenntlichmachung der unbrauchbaren Speicherelemente im Sinne des Hauptpatents. Diese Kenntlichmachung dient ja dazu, daß bei der Abfrage die unbrauchbaren Speicherelemente gänzlich anders geartete Signale abgeben als die brauchbaren. Dies läßt sich, wie im Hauptpatent beschrieben, durch entsprechende Auftrennungen erreichen, jedoch ist es auch möglich, durch die Einfügung von Kurzschlußbrükken den gleichen Effekt zu erzielen. Diese Kurzschlußbrücken verbinden beispielsweise bei als bistabile Kippstufe ausgebildeten Speicherelementen die Kollektoren der Transistoren miteinander. Diese Kurzschlußbrücken können nun in der die Suchleitungen enthaltenden Leitungsebene enthalten sein, so daß zugleich mit der Aufbringung der zusätzlichen Verdrahtung die unbrauchbaren Speieherelemente ausgeschaltet werden, ohne daß hierfür ein eieenei Arbeitsgang erforderlich wäre.

Hierzu 3 Blatt Zeichnungen

713

Claims (3)

Patentansprüche:

1. Datenspeicher- und Datenspeicheransteuerschaltung, bei der eine sehr große Anzahl von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist. daß Wörter mit jeweils vorgegebener Bitzahl gespeichert werden, wobei auf Grund des Herstellungsprozesses der Speicherelemente ein Teil desselben unbrauchbar ist, bei der für jedes Wort über die vorgegebene Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzahl der für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt ist, wobei die unbrauchbaren Speicherelemente des Datenspeichers derart verändert sind, daß sie bei der Abfrage Signale abgeben, die die Unbrauchbarkeit des Speicherelementes kenntlich machen, und wobei in der Ansteuerschaltung Mittel vorgesehen sind, die beim Einschreiben des Wortes diejenigen Bits, die mittels eines unbrauchbaren Speicherelementes gespeichert werden sollen, auf das nächstfolgende brauchbare Speicherelement verschieben, nach Patent 1931524, dadurch gekennzeichnet, daß für ihre Ausbildung als Assoziativspeicher eine für jedes Exempiar andersgeartete zusätzliche Verdrahtung für den assoziativen Suchvorgang derart ausgebildet wird, daß die unbrauchbaren Speicherelemente ausgespart werden.

2. Datenspeicher- und Datenspeicheransteuerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Verdrahtung als zusätzliche, durch Aufdampfen erzeugte Leitungsebene ausgebildet ist.

3. Datenspeicher- und Datenspeicheransteuerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Leitungsebene zusätzlich Verbindungsleitungen aufweist, durch die die unbrauchbaren Speicherelemente im gewünschten Sinne verändert werden.