DE202007018730U1 - Inegrierte Schaltung mit abgestuftem Abschluss auf dem Chip - Google Patents

Inegrierte Schaltung mit abgestuftem Abschluss auf dem Chip Download PDF

Info

Publication number
DE202007018730U1
DE202007018730U1 DE202007018730U DE202007018730U DE202007018730U1 DE 202007018730 U1 DE202007018730 U1 DE 202007018730U1 DE 202007018730 U DE202007018730 U DE 202007018730U DE 202007018730 U DE202007018730 U DE 202007018730U DE 202007018730 U1 DE202007018730 U1 DE 202007018730U1
Authority
DE
Germany
Prior art keywords
memory
integrated circuit
termination
data
memory module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE202007018730U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rambus Inc
Original Assignee
Rambus Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rambus Inc filed Critical Rambus Inc
Publication of DE202007018730U1 publication Critical patent/DE202007018730U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits

Abstract

Integrierte Schaltungsvorrichtung mit:
einem Datensignaleingang zum Empfangen eines Datensignals;
einer ersten Abschlussschaltung mit einem ersten Lastelement und einem ersten Schaltelement zum schaltbaren Koppeln des ersten Lastelementes mit dem Datensignaleingang; und
einer zweiten Abschlussschaltung mit einem zweiten Lastelement und einem zweiten Schaltelement zum schaltbaren Koppeln des zweiten Lastelementes mit dem Datensignaleingang.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Hochgeschwindigkeitssignalsysteme und -komponenten.
  • HINTERGRUND
  • Hochgeschwindigkeitssignalleitungen werden üblicherweise durch Ohm'sche Lasten abgeschlossen, die ausgewählt sind, um mit der charakteristischen Impedanz der Signalleitungen übereinzustimmen und dadurch ungewünschte Reflexionen zu unterbinden. In der Vergangenheit wurden die Abschlusselemente durch diskrete Widerstände implementiert, die mit Metallwegen an einer Hauptplatine („motherboard") oder anderen Leiterplatte verbunden sind. Kürzlich wurden, insbesondere in dem Bereich von Speichersystemen hoher Bandbreite, Abschlussstrukturen auf dem Die bereitgestellt, beispielsweise, auf dem integrierten Schaltungs die einer Speichervorrichtung oder eines Speichercontroller.
  • 1 illustriert ein Stand-der-Technik-Speichersystem 100, welches ein Abschlussschema auf dem Die verwendet. Das Speichersystem 100 weist einen Speichercontroller 101 und Paare von Speichermodulen 103A und 103B auf, wobei jedes Speichermodul parallel mit einem geteilten Datenweg 102 (DATA) gekoppelt ist und jedes Speichermodul (103A, 103B) mit einer Abschlusssteuerungsleitung (jeweils TC1, TC2) gekoppelt ist, um einen Empfang eines entsprechenden Abschlusssteuerungssignals von dem Speichercontroller zu ermöglichen. Wie in Detailansicht 106 gezeigt ist, weist jede der Speichervorrichtungen 105 innerhalb eines gegebenen Speichermoduls 103 einen Satz von Dateneingabe/ausgabe(I/O)-Schaltungen 1071 –107N auf, die einen Datensignaltransceiver 109 (d. h. Ausgabetreiber und Signalempfänger, die zum Bereitstellen von Einwärtsdaten an und Empfangen von Auswärtsdaten von I/O-Logik/Speicherkernschaltung 115 gekoppelt sind) und eine geschaltete Abschlussstruktur 111 aufweisen, die parallel zu einer entsprechenden Datenleitung 1171 –117N von Datenweg 112 (DATA[N:1]) gekoppelt sind, wobei Datenleitungen 1171 –117N eines Datenweges 112 einen Untersatz der Datenleitungen innerhalb eines Datenweges 102 bilden. Die geschalteten Abschlussstrukturen 111 selbst weisen jeweils ein entsprechendes Lastelement (R) auf, welches mit der entsprechenden Datenleitung über ein Schaltungselement (X) gekoppelt ist, wobei jedes der Schaltungselemente innerhalb der Speichervorrichtungen eines gegebenen Speichermoduls 103 mit einem gemeinsamen Abschlusssteuerungseingang, TC, gekoppelt ist, um ein eingehendes Abschlusssteuerungssignal zu empfangen. Durch diese Anordnung kann der Speichercontroller 101 das Abschlusssteuerungssignal erklären, welches einem der Speichermodule 103 bereitgestellt wird (d. h. mittels Abschlusssteuerungsleitungen TC1 und TC2), um schaltbar die Lastelemente innerhalb der einzelnen Speichervorrichtungen des Speichermoduls mit entsprechenden Leitungen des Datenweges 102 zu verbinden. Während Schreiboperationen, in welchen Daten auf dem Datenweg 102 ausgegeben werden, die innerhalb von einem ausgewählten der Speichermodule (103A oder 103B) zu empfangen sind, erklärt der Speichercontroller 101 ein Abschlusssteuerungssignal an der Abschlusssteuerungsleitung, die mit dem nichtausgewählten Speichermodul gekoppelt ist, und schließt so den Datenwegrestteil ab, der mit jenem Speichermodul gekoppelt ist, und unterdrückt ungewünschte Reflexionen. Zu derselben Zeit nimmt der Speichercontroller 101 das Abschlusssteuerungssignal zurück, welches dem ausgewählten Speichermodul bereitgestellt ist, und isoliert dadurch den Datenweg 102 von den Abschlüs sen auf dem Die innerhalb der Speichenvorrichtungen 105 jenes Speichermoduls, um eine übermäßige Signalabschwächung zu vermeiden. Dieser Betrieb des Speichercontrollers ist bei 120 von 1 gezeigt.
  • Eine Analyse hat gezeigt, dass, wenigstens teilweise, wegen einer Impedanzdiskontinuität leider das Einfachabschlussschema von 1 eine suboptimale Signalleistung ergeben kann, die dazu neigt, sich an dem ausgewählten Speichermodul zu ergeben, wenn die Abschlüsse auf dem Die innerhalb jenes Moduls von dem Datenweg 102 entkoppelt werden. Andererseits neigt ein Erklären des Abschlusssteuerungssignals an dem ausgewählten Speichermodul zu einem übermäßigen Abschwächen der eingehenden Datensignale, einem Reduzieren von einem Signalrand und einem Steigern der Wahrscheinlichkeit von Signalfehlern.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die folgende Erfindung wird mittels eines Beispiels, und nicht mittels einer Begrenzung, in den Figuren der begleitenden Zeichnungen illustriert, in welchen gleiche Bezugszeichen sich auf ähnliche Elemente beziehen, und in welchen:
  • 1 ein Stand-der-Technik-Speichersystem illustriert, welches ein Abschlussschema auf dem Die verwendet;
  • 2 eine Ausführungsform eines Speichersystems mit mehreren, abgestuften Abschlüssen auf dem Die pro Hochgeschwindigkeitssignalleitung illustriert;
  • 3 einen beispielhaften Lösungsansatz zum Erreichen eines abgestuften Abschlusses innerhalb eines Speichersystems ohne Hinzufügen von zusätzlichen Abschlussstrukturen innerhalb der einzelnen Speichervorrichtungen illustriert;
  • 4 eine alternative Ausführungsform eines Speichersystems mit abgestuften Abschlüssen auf dem Die illustriert;
  • 5 eine weitere Ausführungsform eines Speichersystems mit abgestuften Abschlüssen auf dem Die illustriert; und
  • 6 ein beispielhaftes Zustandsdiagramm einer finiten Zustandsmaschine illustriert, welches innerhalb einer Speichervorrichtung in Verbindung mit einer expliziten oder impliziten Abschlusssteuerungsdetektionsschaltung angewendet werden kann, um einen gewünschten von mehreren, abgestuften Abschlüssen zu bilden.
  • DETAILLIERTE BESCHREIBUNG
  • Signalsysteme mit verbesserten Signalcharakteristiken, die sich aus mehreren, abgestuften Abschlüssen auf dem Die ergeben, sind in verschiedenen Ausführungsformen offenbart. In einer Ausführungsform weist jede Speichervorrichtung innerhalb eines Mehrfachmodulspeichersystems mehrere Abschlussstrukturen auf dem Die pro eingehende Hochgeschwindigkeitssignalleitung auf, um jeder von mehreren verschiedenen Abschlusslasten zu ermöglichen, schaltbar mit der Signalleitung gekoppelt zu sein in Übereinstimmung damit, ob das Speichermodul ein Ziel für eingehende Signale ist. Beispielsweise weist in einer besonderen Ausführungsform jede Speichervorrichtung innerhalb eines Zweimodul-Speichersystems zwei Abschlussstrukturen pro eingehende Datenleitung auf, wobei die zwei Lastelemente innerhalb der zwei Abschlussstrukturen durch verschiedene Impedanzwerte implementiert sind oder programmiert sind, unterschiedliche Impedanzwerte aufzuweisen, wodurch eine Auswahl zwischen einem relativ Hochlastabschluss und einem relativ Niedriglastabschluss innerhalb eines gegebenen Speichermoduls in Übereinstimmung ermöglicht damit wird, ob das Speichermodul das Ziel für Hochgeschwindigkeitssignale ist. So können während eines Schreibbetriebes die Hochlastabschlüsse, nachfolgend als harte Abschlüsse („hard terminations") bezeichnet, mit den Hochgeschwindigkeitssignalleitungen innerhalb der Speichervorrichtungen des nichtausgewählten (d. h. nichtadressierten) Speichermoduls schaltbar verbunden werden, um eine Übertragungsleitungslastübereinstimmung bereitzustellen, während der Niedriglastabschluss, nachfolgend als ein Weichabschluss („soft termination”) bezeichnet, mit den Hochgeschwindigkeitssignalleitungen innerhalb der ausgewählten innerhalb der Speichervorrichtungen des ausgewählten Speichermoduls schaltbar verbunden sein kann, um einen gewünschten Pegel einer Energieabsorption (d. h. um Reflexionen zu unterbrechen) ohne eine übermäßige Abschwächung der eingehenden Signale bereitzustellen. In einem nachfolgenden Schreibbetrieb, der an das alternierende Speichermodul gerichtet ist, können die Abschlussauswahlen schnell um gekehrt werden, um einen weichen Abschluss an dem alternierend ausgewählten Speichermodul und einen harten Abschluss an dem nichtausgewählten Speichermodul einzurichten.
  • In einer Ausführungsform sind mehrere Abschlusssteuerungsleitungen für jeden Rang von Speichervorrichtungen an einem Speichermodul bereitgestellt (ein Rang von Speichervorrichtungen ist ein Satz von einer oder mehreren Speichervorrichtungen, die ausgewählt werden, um Daten als eine parallele Gruppe zu empfangen oder auszugeben), um eine unabhängige Auswahl zwischen weichen und harten Abschlüssen darin zu ermöglichen. In einer alternativen Ausführungsform ist eine Schnüffellogikschaltung („snoop logic circuit") innerhalb jeder der Speichervorrichtungen bereitgestellt, um zu bestimmen, ob die Speichervorrichtung das Ziel einer bestimmten Signalübertragung ist, und um entsprechend entweder die weichen Abschlüsse oder die harten Abschlüsse mit den Datenleitungen und/oder anderen Hochgeschwindigkeitssignalleitungen schaltbar zu koppeln. In einer anderen Ausführungsform ist eine Zwischenspeicherintegrierte-Schaltung (IC) bereitgestellt, um eingehende Signale innerhalb eines Speichermoduls zu empfangen und die Signale zu einem von mehreren Rängen von Speichervorrichtungen in dem Speichermodul zu verteilen. In solch einer Ausführungsform können mehrere, abgestufte Abschlussstrukturen auf dem Die pro Hochgeschwindigkeitssignalleitung in dem Zwischenspeicher-IC anstelle von, oder zusätzlich zu, der Speichervorrichtungen bereitgestellt sein. Die Hochgeschwindigkeitssignalleitungen, die mit den mehreren, abgestuften Abschlussstrukturen auf dem Die gekoppelt sind, können Datensignalleitungen, Adresssignalleitungen, Befehlsignalleitungen (wobei eine oder alle von diesen zeitgemultiplext sein können und so einen einzigen Satz von Signalleitungen bilden können) oder eine Kombination davon aufweisen. Ferner kann ein nichtflüchtiger Speicher, so wie ein Serial Presence Detect(SPD)-Speicher, mit einer Information programmiert sein, die anzeigt, ob die Speichervorrichtungen innerhalb eines gegebenen Speichermoduls eine Unterstützung für abgestufte Abschlüsse aufweisen. Durch diese Anordnung kann ein Speichercontroller den SPD-Speicher (oder eine andere charakterisierende Schaltung oder Speicher) lesen, um zu bestimmen, ob abgestufte Abschlüsse unterstützt werden, und, falls dem so ist, ein entsprechendes Abschlusssteuerungssignal ausgeben, wodurch dem Speichercontroller ermöglicht wird, entweder in einem Altabschlussmodus oder einem abgestuften Abschlussmodus zu arbeiten. Auch können in einem System mit Dual-Rang Speichermodulen die Abschluss werte für jeden der zwei Ränge an einem gegebenen Speichermodul programmiert werden, um Niedriglast- und Hochlastwerte aufzuweisen, wodurch eine Auswahl zwischen Hart- und Weichabschlüssen in Übereinstimmung ermöglicht wird, ob das Modul das Ziel für Hochgeschwindigkeitssignale ist. Diese und andere Ausführungsformen werden in weiterem Detail nachfolgend beschrieben.
  • 2 illustriert eine Ausführungsform eines Speichersystems 150 mit mehreren, abgestuften Abschlüssen auf dem Die pro Hochgeschwindigkeitssignalleitung. Das Speichersystem 150 weist einen Speichercontroller 151 auf, der mit zwei Speichermodulen, 153A und 153B, mittels eines Multidropdatenweges 152 (d. h. die Speichermodule 153A und 153B sind parallel zu dem Datenweg 152 gekoppelt) gekoppelt ist, obwohl zusätzliche Speichermodule mit dem Multidropdatenweg 152 in alternativen Ausführungsformen gekoppelt sein können. Auch können ein oder mehrere zusätzliche Signalwege (nicht gezeigt) zum Übermitteln von Befehl-, Adress- und Timingsignalen zwischen dem Speichercontroller 151 und Speichermodulen 153 gekoppelt sein.
  • Jedes der Speichermodule 153 weist mehrere integrierte Schaltungsspeichervorrichtungen 155 auf, die mit entsprechenden Untersätzen von Signalleitungen des Datenweges gekoppelt sind (d. h. mit entsprechenden Teilen des Datenweges 152 gekoppelt sind), wodurch ein Speicherrang gebildet wird. Im Allgemeinen wird auf die Speichervorrichtungen innerhalb des Speicherranges als eine Gruppe zugegriffen, wodurch eine Übertragung von N×M-Bit breiten Lese- und Schreibdatenwörter ermöglicht wird, wobei N die Anzahl von Datenbits ist, die zu oder von einer gegebenen Speichervorrichtung in einem gegebenen Vorgang übermittelt werden (d. h. die Teilbreite), und M die Anzahl von Speichervorrichtungen innerhalb des Speicherranges ist (d. h. die Anzahl von Datenwegteilen).
  • Im Gegensatz zu den Speichervorrichtungen von 1, die oben beschrieben sind, weist jede der Speichervorrichtungen 155 innerhalb Speichermodulen 153 zwei Abschlusssteuerungseingänge zum Ermöglichen eines Empfangs von zwei unabhängigen Abschlusssteuerungssignalen und so Bereitstellen für eine Schaltverbindung von ein von zwei abgestuften Abschlusslasten (d. h. Abschlusslasten mit unterschiedlichen Impedanzwerten) zu jeder Datenleitung der eingehenden Datenteile auf. In dem bestimmten gezeigten Ausführungsbeispiel werden Abschlusssteuerungssignale von dem Spei chercontroller 151 an Abschlusssteuerungsleitungen, TC1 und TC2, ausgegeben, die jeweils mit Abschlusssteuerungseingängen, TCa und TCb, von Speichermodul 153A und in umgekehrter Reihenfolge mit Abschlusssteuerungseingängen TCb und TCa von Speichermodul 153B gekoppelt sind. Innerhalb jedes der Speichermodule 153 werden die TCa- und TCb-Abschlusssteuerungseingänge mit entsprechenden TCa- und TCb-Eingängen der individuellen Speichervorrichtungen 155 gekoppelt. Bezug nehmend auf Detailansicht 156 weist jede der Speichervorrichtungen 155 innerhalb eines gegebenen Moduls 153 einen Satz von Daten I/O-Schaltungen 1571 –157N auf, die eine Datentransceiverstruktur 159 (d. h. Ausgangstreiber 160a und Signalempfänger 160b, die gekoppelt sind, um Einwärtsdaten an I/O-Logik und Speicherkern 165 bereitzustellen und ausgehende Daten von I/O-Logik und Speicherkarten 165 zu empfangen) und ein Paar von Schaltabschlussstrukturen 161a und 161b auf, die alle parallel zu entsprechenden Datenleitungen 1611 –167N eines Datenweges 162 gekoppelt sind, wobei Datenleitungen 1611 –167N eines Datenweges 162 einen Untersatz von den Datenleitungen innerhalb des Gesamtdatenweges 152 bilden. Jede der Schaltabschlussstrukturen 161a, 161b weist ein entsprechendes Lastelement R1, R2 auf, welches mit der entsprechenden Datenleitung über ein entsprechendes Schaltelement X1, X2 gekoppelt ist. Wie gezeigt ist, sind die Schaltelemente X1 innerhalb jeder der Daten-I/O-Schaltungen 1571 –157N gemeinsam mit Abschlusssteuerungseingang TCa gekoppelt und die Schaltelemente X2 sind gemeinsam mit einem Abschlusssteuerungseingang TCb gekoppelt. Durch diese Anordnung sind, wenn ein Abschlusssteuerungssignal an Signalleitung TC1 erklärt wird, Lastelemente R1 schaltbar mit entsprechenden Leitungen des Datenweges 152 innerhalb von Modul 153A gekoppelt und Lastelemente R2 sind schaltbar mit den entsprechenden Leitungen des Datenweges innerhalb Moduls 153B gekoppelt (d. h. aufgrund der vertauschten Kopplung von Leitungen TC1/TC2 zu den TCa- und TCb-Eingängen der zwei Speichermodule 153A und 153B). So können durch Programmieren (oder Implementieren), dass Lastelemente R1 eine relativ hohe Last (d. h. eine relativ niedrige Impedanz) und Lastelemente R2 eine relativ niedrige Last (d. h. eine relativ hohe Impedanz) innerhalb jeder der Speichervorrichtungen 155 aufweisen, Lastelemente R1 schaltbar mit dem Datenweg gekoppelt sein, um einen harten Abschluss zu bewirken, und Lastelemente R2 schaltbar mit dem Datenweg gekoppelt sein, um einen weichen Abschluss zu bewirken. Demgemäß kann, wie durch den Controllerbetrieb bei 170 gezeigt ist, während eines Schreibbetriebes, der an Speichermodul 153A gerichtet ist, der Speichercontroller 151 ein Abschlusssteuerungssignal an Leitung TC2 erklären (und das Abschlusssteuerungssignal an Leitung TC1 zurücknehmen), um Lastelemente R1 schaltbar zu dem Datenweg 152 innerhalb Speichermodul 153B zu koppeln und Lastelemente R2 schaltbar zu dem Datenweg 152 innerhalb Speichermodul 153A zu koppeln, wodurch ein abgestufter Abschluss innerhalb der ausgewählten und nichtausgewählten Speichermodule bewirkt wird; d. h. ein weicher Abschluss in dem ausgewählten Speichermodul und ein harter Abschluss in dem nichtausgewählten Speichermodul (es ist zu bemerken, dass ein dritter Steuerungszustand durch Zurücknehmen von beiden Abschlusssteuerungssignalen erreicht werden kann, wodurch Abschlusslasten von dem Datenweg 102 innerhalb beider Speichermodule entkoppelt werden). Im Vergleich mit dem konventionellen An/Aus-Abschlussschema, welches oben unter Bezugnahme auf 1 beschrieben ist, ergeben die mehreren, abgestuften Abschlüsse generell größere Signalränder (d. h. mehr offene Datenaugen), wodurch eine reduzierte Bitfehlerrate und zusätzlicher Freiraum für gesteigerte Signalraten bereitgestellt wird.
  • Immer noch Bezug nehmend auf 2 sollte bemerkt werden, dass die Abschlussstrukturen 161a und 161b alternativ auch innerhalb des Ausgabetreibers 160a enthalten sein können, in welchem Fall der Ausgangstreiber 160a einen Untersatz der Elemente einschalten kann, die zum Betreiben der Signalleitung (d. h. ein schwächerer Untersatz von Antreibelementen, wobei der komplette Satz verwendet wird, wenn ein Signal tatsächlich betrieben wird) verwendet werden, und gleichzeitig Hebungs(Pull-Up)- und/oder Senkungs(Pull-Down)-Abschlusselemente mit der Signalleitung zu der gleichen Zeit koppeln kann, um den Abschluss einzurichten. Auch kann, während ein einzelnes Paar von Abschlusssteuerungsleitungen in 2 gezeigt ist und oben beschrieben ist (d. h. mit den Abschlusssteuerungseingängen TCa und TCb des Speichermoduls 153A und in umgekehrter Reihenfolge zu den Abschlusssteuerungseingängen des Speichermoduls 153B gekoppelt), ein separates Paar von Abschlusssteuerungsleitungen jedem Speichermodul in einer alternativen Ausführungsform bereitgestellt sein.
  • 3 illustriert einen beispielhaften Lösungsansatz zum Erreichen eines gestuften Abschlusses innerhalb eines Speichersystems 200 ohne ein Zufügen von zusätzlichen Abschlussstrukturen innerhalb der einzelnen Speichervorrichtungen. Wie gezeigt ist, weist das Speichersystem 200 einen Speichercontroller 201 auf, der mit zwei Dualrangspeichermodulen, 203A und 203B, über einen Multi-Dropdatenweg 152 gekoppelt ist (es können jedoch zusätzliche Dualrangspeichermodule 203 mit dem Multi-Dropdatenweg 152 in alternativen Ausführungsformen gekoppelt sein und zusätzliche Ränge können pro Speichermodul bereitgestellt sein), aber nur mit einer Abschlusssteuerungsleitung, die pro Speicherrang bereitgestellt ist, anstelle von mehreren Abschlusssteuerungsleitungen pro Speicherrang, wie in der Ausführungsform von 2. Weil die zwei Ränge (2071 und 2072 ) der Speichervorrichtungen 205 innerhalb eines gegebenen Speichermoduls 203 parallel zu dem Datenweg 152 gekoppelt sind und die Impedanz des relativ kurzen Weges zwischen ihnen (208) relativ klein im Vergleich zu dem Teil des Datenweges 152 ist, der entfernt von dem Modul ist, können die Abschlussstrukturen (oder Lastelemente davon) innerhalb entsprechender Speichervorrichtungen 205 innerhalb der zwei unterschiedlichen Ränge 2071 und 2072 programmiert werden, um unterschiedliche Impedanzwerte aufzuweisen (oder mit diesen implementiert zu sein), und so eine Auswahl zwischen abgestuften Abschlusslasten bereitstellen. Insbesondere kann, wie in Detailansichten 216a und 216b gezeigt ist, jede der Speichervorrichtungen 205A innerhalb von Speicherrang 2071 von Modul 203A programmiert sein, um eine relativ hohe Abschlusslast aufzuweisen, R1 (d. h. eine niedrige Impedanz), und jede der Speichervorrichtungen 205B innerhalb von Speicherrang 2 eines Speichermoduls 203A kann auf eine relativ niedrige Abschlusslast, R2, programmiert werden, wodurch ein welch abgeschlossener Speicherrang 2071 und ein hart abgeschlossener Speicherrang 2072 innerhalb desselben Speichermoduls eingerichtet wird. Es ist zu bemerken, dass diese Anordnung auch innerhalb von Speichervorrichtungen 205 möglich ist, die eine einzige Abschlussstruktur (d. h. mit Schalter X und Abschlusslast, die parallel zu Signaltransceiver 159 innerhalb einer I/O-Schaltung 211 gekoppelt sind) pro eingehende Datenleitung 214 aufweisen, und dass das Programmieren von harten und weichen Abschlusslasten (R1 und R2) innerhalb der Vorrichtungen der unterschiedlichen Speicherränge durch ein Registerprogrammieren (d. h. Speichern eines Wertes innerhalb von Register 221 innerhalb der I/O-Logik und Speicherkern 219), Produktionszeitkonfiguration (d. h. Sicherung, Gegensicherung, nichtflüchtiges Speicherelement, etc.) oder ein externes Kontaktüberbrücken erreicht werden kann. Die Speichervorrichtungen 205 innerhalb der zwei Speicherränge 2071 und 2072 des Speichermoduls 203B können in gleicher Weise programmiert werden, wie in Detailansichten 216c und 216d gezeigt ist. Durch diese Anordnung kann, anstelle eines Zurücknehmens eines Abschlusses der Steuerungssignale, die einem Speichermodul bereitgestellt sind, das ausgewählt ist, um Schreibdaten zu empfangen, das Abschlusssteuerungssignal, welches ein geschaltetes Koppeln des weich abgeschlossenen Speicherranges 2072 des ausgewählten Spei chermoduls 203 steuert, erklärt werden, und das Abschlusssteuersignal, welches ein geschaltetes Koppeln des hart abgeschlossenen Speicherranges 2071 steuert, zurückgenommen werden, um einen weichen Abschluss an dem ausgewählten Speichermodul 203 einzurichten, während die Abschlusssteuerungssignale, die dem nichtausgewählten Speichermodul bereitgestellt werden, gegenseitig erklärt und zurückgenommen werden (d. h. Erklären des Abschlusssteuersignals zum Einschalten des harten Abschlusses an Speicherrang 2071 und Zurücknehmen des Abschlusssteuerungssignals zum Ausschalten (Entkoppeln) des weichen Abschlusses an Speicherrang 2072 ), um einen harten Abschluss an dem nichtausgewählten Speichermodul einzurichten. Demgemäß werden, wie durch den Controllerbetrieb 230 gezeigt ist, in einen Schreibbetrieb, der sich an Speichermodul 203A (Speichermodul A) richtet, Abschlusssteuerungssignale an Abschlusssteuerungsleitungen TC1 und TC4 zurückgenommen (d. h. auf eine logische "0" eingestellt) und an Abschlusssteuerungsleitungen TC2 und TC3 erklärt (Einstellen auf eine logische "1"), um die R2-Abschlusslasten innerhalb von Speicherrang 2072 eines Speichermoduls 203A schaltbar mit dem Datenweg 152 zu koppeln (und die R1-Abschlusslasten innerhalb von Speicherrang 2071 schaltbar zu entkoppeln), um einen weichen Abschluss für das ausgewählte Speichermodul zu bewirken, und um die R1-Abschlusslasten innerhalb von Speicherrang 2071 eines Speichermoduls 203B schaltbar mit dem Datenweg 152 zu koppeln, um einen harten Abschluss für das nichtausgewählte Speichermodul zu bewirken. In einem Schreibbetrieb, der an Speichermodul 203B gerichtet ist, werden die Signalpegel an den Abschlusssteuerungsleitungen umgekehrt, um einen weichen Abschluss (TC3 = 0, TC4 = 1) in dem ausgewählten Speichermodul 203B und einen harten Abschluss (TC1 = 1, TC = 0) in dem nichtausgewählten Speichermodul 203A einzurichten.
  • In einem alternativen Lösungsansatz zu dem, der in 3 gezeigt ist, kann ein harter Abschluss durch Erklären von den beiden Abschlusssteuerungssignalen erreicht werden, die in einem gegebenen Speichermodul bereitgestellt sind, wobei im Ergebnis die Lastelemente innerhalb von gemeinsam gekoppelten Abschlussstrukturen der zwei Speicherränge 2071 und 2072 parallel zueinander schaltbar gekoppelt werden, um eine Impedanz R1 × R2/(R1 + R2) einzurichten, welche, wenn R1 und R2 auf denselben Wert programmiert (oder mit demselben Wert implementiert werden), R1/2 wird. So können in einem solchen Lösungsansatz beide Abschlusssteuerungssignale gleichzeitig erklärt werden, um einen harten Abschluss innerhalb eines nichtausgewählten Moduls zu be wirken, während ein einzelnes Abschlusssteuerungssignal erklärt wird, um einen weichen Abschluss (R1 oder R2 oder, wenn sie mit dem gleichen Wert programmiert werden, dann einer von beiden) innerhalb des ausgewählten Speichermoduls zu bewirken.
  • 4 illustriert eine alternative Ausführungsform eines Speichersystems 250 mit abgestuften Abschlüssen auf dem Die. Das Speichersystem 250 weist einen Speichercontroller 252 auf, der mit Speichermodulen 253A und 253B über einen Multi-Dropdatenweg 152 und Abschlusssteuerungsleitungen TC1 und TC2 gekoppelt ist, wie allgemein unter Bezugnahme auf 2 erklärt ist. Im Gegensatz zu 2 weist jedoch jedes der Speichermodule 253 einen Zwischenspeicher IC 261 auf, der als ein Mittler zwischen dem Speichercontroller 251 und einem oder mehreren Rängen von Speichervorrichtungen 2631 –263R arbeitet. Insbesondere weist der Zwischenspeicher IC 261 eine Controllerschnittstelle zum Empfangen von Signalen von und Ausgeben von Signalen an den Speichercontroller 251 (d. h. gekoppelt mit dem Datenweg, Abschlusssteuerungsleitungen ebenso wie andere Signalleitungen (nicht gezeigt) zum Übermitteln von Befehl-, Adress- und Timingsignalen an/von dem Speichercontroller 251), und mehrere Speicherschnittstellen zum Übertragen von Signalen an und von entsprechenden Speicherrängen 263 auf (es ist zu bemerken, dass in dieser Hinsicht der Zwischenspeicher IC 261 durch mehrere separate ICs implementiert sein kann, wobei jeder eine Schnittstelle mit einem entsprechenden der Speicherränge 263 oder einem entsprechenden Untersatz der Speicherränge bildet). Jeder der Datenwege (und/oder anderer Signalweg zum Übermitteln von Befehl-, Adress- und Timingsignalen), der zwischen einem Speicherrang 263 und einer gegebenen Speicherschnittstelle des Zwischenspeicher-ICs 261 gekoppelt ist, kann eine Punkt-zu-Punkt-Verbindung sein oder/und kann einfach oder doppelt (d. h. Abschlussstrukturen sind mit einem oder beiden Enden gekoppelt) entweder auf einem Die oder auf dem Speichermodul 253 abgeschlossen sein. In einer anderen Ausführungsform kann die Controllerschnittstelle innerhalb des Zwischenspeichers IC 261 in allgemeiner Weise implementiert sein, wie sie für die individuellen Speichervorrichtungen innerhalb der Ausführungsform von 2 beschrieben ist. Das heißt, jeder Zwischenspeicher IC 261 weist zwei Abschlusssteuerungseingänge, TCa und TCb, auf, um einen Empfang von zwei unabhängigen Abschlusssteuerungssignalen zu ermöglichen und so eine geschaltete Verbindung von einer der zwei abgestuften Abschlusslasten zu jeder Hochgeschwindigkeitssignalleitung des Datenweges 152 bereitzustellen. Wie in der Ausführungsform von 2 werden die Abschlusssteuerungsleitungsverbin dungen zwischen TC1/TC2 und TCa/TCb in einem Speichermodul 253A relativ zu einem Speichermodul 253B umgekehrt, so dass, wenn ein Abschlusssteuerungssignal auf Leitung TC1 erklärt wird, es über einen Abschlusssteuerungseingang TCa in einem Speichermodul 253A und über ein Abschlusssteuerungseingang TCb in Speichermodul 253 empfangen wird (wie oben diskutiert ist, kann ein separates Paar von Abschlusssteuerungsleitungen für ein Speichermodul anstelle eines geteilten Paares von polaritätsumgekehrten Steuerungsleitungen bereitgestellt sein). In ähnlicher Weise wird es, wenn ein Abschlusssteuerungssignal auf Leitung TC2 erklärt wird, über Abschlusssteuerungseingang TCb in Speichermodul 253a und über Abschlusssteuerungseingang TCa in Speichermodul 253b empfangen. Wie oben erwähnt ist, können mehrere Zwischenspeicher ICs bereitgestellt sein, um mit entsprechenden Rängen oder anderen Gruppierungen von Speicher-ICs innerhalb eines Speichermoduls als Schnittstelle zu wirken.
  • Bezugnehmend auf Detailansicht 256 kann die Controllerschnittstelle innerhalb jedes Zwischenspeicher-ICs 261 durch einen Satz von Daten-I/O-Schaltungen 157 implementiert sein, die im Allgemeinen konstruiert sind, wie oben unter Bezugnahme auf Detailansicht 156 von 2 beschrieben ist. Das heißt, jede I/O-Schaltung 157 weist eine Datentransceiverstruktur 159 (d. h. Ausgangstreiber und Signalempfänger) und ein Paar von geschalteten Abschlussstrukturen 161a und 161b auf, die alle parallel zu einer entsprechenden Datenleitung eines Datenweges 152 gekoppelt sind. Jede der geschalteten Abschlussstrukturen 161a und 161b weist ein entsprechendes Lastelement (R1, R2) auf, welches mit der Datenleitung über ein entsprechendes Schaltungselement (X1, X2) gekoppelt ist. Die Datentransceiver 159 sind mit einer Zwischenspeicherlogikschaltung 265 gekoppelt, welche ein Multiplexen (d. h. ein schaltendes Koppeln) von eingehenden Signalen, die über Transceiver 159 von dem Speichercontroller 251 empfangen sind, mit einem ausgewählten der Speicherränge 2631 –263R mittels einer entsprechenden von Speicherschnittstellen 2661 –2663 und ein Multiplexen von ausgehenden Signalen, die von einem der Speicherränge 2611 –263R empfangen sind, mit den Datentransceivern 159 und so den Speichercontroller 251 betreibt.
  • Wie in der Ausführungsform von 2 sind die Schaltungselemente X1 innerhalb jeder der I/O-Schaltungen 157 gemeinsam an einen Abschlusssteuerungseingang TCa gekoppelt und die Schaltungselemente X2 sind gemeinsam an einen Abschlusssteue rungseingang TCb gekoppelt. Durch diese Anordnung und aufgrund der umgekehrten Verbindung der TCa/TCb-Abschlusssteuerungseingänge der Speichermodule 253A und 253B mit Abschlussteuerungsleitungen TC1 und TC2 werden, wenn ein Abschlusssteuerungssignal an Abschlusssteuerungsleitung TC1 erklärt wird, Lastelemente R1 mit entsprechenden Leitungen des Datenweges 152 innerhalb von Speichermodul 253A schaltbar gekoppelt und Lastelemente R2 werden mit entsprechenden Leitungen des Datenweges 152 innerhalb von Speichermodul 253B schaltbar gekoppelt. In ähnlicher Weise werden, wenn ein Abschlusssteuerungssignal auf Abschlusssteuerungsleitung TC2 erklärt wird, Lastelemente R2 schaltbar mit dem Datenweg 152 innerhalb von Speichermodul 253A gekoppelt und Lastelemente R1 werden schaltbar mit dem Datenweg 152 innerhalb von Speichermodul 253B gekoppelt. Demgemäß können durch Programmieren (oder Implementieren) von Lastelementen R1, um eine relativ niedrige Impedanz (d. h. relativ hohe Last) aufzuweisen, und Lastelementen R2, um eine relativ hohe Impedanz (d. h. relativ niedrige Last) aufzuweisen, Lastelemente R1 schaltbar mit dem Datenweg 152 gekoppelt werden, um einen harten Abschluss zu bewirken, und Lastelemente R2 können schaltbar mit dem Datenweg gekoppelt werden, um einen weichen Abschluss zu bewirken. So kann, wie durch den Controllerbetrieb bei 272 gezeigt ist, während eines Schreibbetriebes, der an Speichermodul 253A (Speichermodul A) gerichtet ist, ein Abschlusssteuerungssignal auf Leitung TC2 erklärt werden, um Lastelemente R1 schaltbar mit dem Datenweg innerhalb von Speichermodul 253B zu koppeln, und um Lastelemente R1 schaltbar mit dem Datenweg innerhalb von Speichermodul 253A zu koppeln, wodurch ein abgestufter Abschluss innerhalb der ausgewählten und nichtausgewählten Speichermodule erreicht wird; ein weicher Abschluss innerhalb des ausgewählten Speichermoduls und ein harter Abschluss innerhalb des nichtausgewählten Speichermoduls.
  • 5 illustriert eine weitere Ausführungsform eines Speichersystems 300 mit abgestuften Abschlüssen auf dem Die. Das Speichersystem 300 weist einen Speichercontroller 301 auf, der mit Speichermodulen 303A und 303B über einen Multi-Dropdatenweg 152, wie in den oben beschriebenen Ausführungsformen, und auch mittels eines Multi-Dropbefehls/adressweges 302A (CA) gekoppelt ist, welcher nachfolgend auch als ein Anfrageweg bezeichnet werden kann (es ist zu bemerken, dass der Befehl/Adressweg auch in den Ausführungsformen von 2, 3 und 4 bereitgestellt sein kann, aber fortgelassen ist, um eine Verwirrung von anderen Merkmalen jener Ausführungsformen zu verhindern). Im Gegensatz zu den Ausführungsformen von 2, 3 und 4 sind jedoch Abschlusssteuerungsleitungen TC1/TC2 zugunsten einer Schnüffellogikschaltung innerhalb der Speichervorrichtungen 305 von Speichermodulen 303A und 303B fortgelassen. In einer Ausführungsform, die durch Detailansicht 306 einer Speichervorrichtung 305 gezeigt ist, ist die Schnüffellogik 315 in der I/O-Logik und Speicherkernschaltung 310 enthalten und mittels eines Signalempfängers 311 gekoppelt, um alle oder einen Untersatz von den Signalen zu empfangen, die auf Befehl/Adressweg 302 übermittelt werden. Die Schnüffellogik 315 weist eine Schaltung zum Bestimmen des Ursprungs eines angefragten Vorganges (d. h. Lese oder Schreib) und zum Vergleichen eines Modulauswählers (oder Moduladresse) auf, der auf dem Befehl/Adressweg 302 mit einem Modulidentifiziererwert übermittelt ist, der für das Modul eingerichtet ist, um zu bestimmen, ob ein gegebener Speicherzugriffsvorgang an die Host-Speichervorrichtung 305 (d. h. die Speichervorrichtung, in welcher sich die Schnüffellogik 315 befindet) oder an eine andere Speichervorrichtung 305 gerichtet ist, die mit demselben Datenanteil gekoppelt ist, und zum dementsprechenden Generieren von Steuerungssignalen C1 und C2 (dessen Steuerungssignale an entsprechende Schaltungselemente innerhalb von Daten-I/O-Schaltungen 157 bereitgestellt werden, die implementiert sind, wie oben unter Bezugnahme auf 2 beschrieben ist). Wie durch den Speicherbetrieb bei 320 gezeigt ist, wird, falls die Schnüffellogik 315 innerhalb der Speichervorrichtungen eines Speichermoduls 303A einen Speicherschreibvorgang detektiert, der an Speichermodul 303A gerichtet ist (d. h. ein erklärtes Schreibfreigabesignal (WE = 1) und Modulauswähler=Modulidentifizierer für Modul 303A), die Schnüffellogik ein Steuerungssignal C1 zurücknehmen und ein Steuerungssignal C2 erklären, um Lastelemente R2 (d. h. programmiert oder implementiert durch einen relativen Niedriglastwert, um einen weichen Abschluss innerhalb des ausgewählten Moduls einzurichten) mit den entsprechenden Leitungen eines Datenweges 152 schaltbar zu koppeln und Lastelemente R1 von dem Datenweg 152 schaltbar zu entkoppeln. Während desselben Vorganges wird die Schnüffellogik 315 innerhalb der Speichervorrichtungen eines Speichermoduls 303B bestimmen, dass der Speicherschreibvorgang an ein anderes Speichermodul (d. h. Speichermodul A) gerichtet ist und in Antwort eine Abschlusssteuerungsleitung C2 erklären und ein Steuerungssignal C1 zurücknehmen, um Lastelemente R1 schaltbar mit dem Datenweg 152 zu koppeln und Lastelemente R2 schaltbar von dem Datenweg 152 zu koppeln, wodurch ein harter Abschluss in dem nichtausgewählten Speichermodul 303B eingerichtet wird. Wenn der Speichercontroller einen Speicherschreibbefehl aus gibt, der an ein Speichermodul 303B gerichtet ist, werden die Schnüffellogikschaltungen 315 innerhalb Speichermodulen 303A uns 303B die umgekehrten Rollen der Speichermodule detektieren, wobei die Schnüffellogik 315 innerhalb der Speichervorrichtungen 305 des nichtausgewählten Speichermoduls 303A Lastelemente R1 mit dem Datenweg 152 schaltbar koppelt, um harte Abschlüsse zu bewirken, und die Schnüffellogik 315 innerhalb der Speichervorrichtungen 305 des ausgewählten Speichermoduls 303B Lastelemente R2 mit dem Datenweg 152 schaltbar koppelt, um weiche Abschlüsse zu bewirken.
  • Es ist zu bemerken, dass eine Moduladresse für das Speichermodul durch ein Konfigurationsregisterprogrammieren, Produktionszeitprogrammieren oder eine Konfiguration (d. h. ein Einrichten durch eine Sicherung, Gegensicherung oder anderes nichtflüchtiges Schaltungselement), Anschluss überbrücken, etc. eingerichtet werden kann. Auch kann, bezüglich der Signale, die tatsächlich durch Schnüffellogik 215 geschnüffelt werden, um zu bestimmen, ob die Host-Speichervorrichtung beabsichtigt, in einem gegebenen Vorgang teilzunehmen, die Schnüffellogik einen oder alle Bits eines eingehenden Adressfeldes, Chipauswählsignale und/oder irgendwelche andere Signale evaluieren, die darauf beruhen, ob die Speichervorrichtung auf den einkommenden Befehl zu antworten hat.
  • Immer noch Bezug nehmend auf 5 sollte bemerkt werden, dass Schnüffellogikschaltung 315 in alternativen Ausführungsformen mit einer expliziten Abschlusssteuerung kombiniert werden kann. Beispielsweise wird in einer solchen Ausführungsform eine einzelne Abschlusssteuerungsleitung pro Speichermodul bereitgestellt. Ein Abschlusssteuerungssignal wird auf der Abschlusssteuerungsleitung erklärt, um anzuzeigen, dass ein Abschluss ermöglicht werden soll, während die Schnüffellogik die Abstufung des Abschlusses anzeigt, der anzuwenden ist, d. h. weicher Abschluss oder harter Abschluss. In einer anderen alternativen Ausführungsform kann eine finite Zustandsmaschine (FSM) anstelle von oder in Kombination mit einer Schnüffellogikschaltung 315 bereitgestellt sein, um den Abschlusswert zu bestimmen. Beispielsweise kann, falls eine gegebene Speichervorrichtung (oder Gruppe von Speichervorrichtungen) oder Zwischenspeicher-IC erwartet wird, Daten zu einer Zeit zu empfangen, zu der ein Abschlusssteuerungssignal erklärt wird (d. h. basierend auf einem Befehl, Adresswert oder anderer Information, die innerhalb der Speichervorrichtung oder Zwischenspeicher-IC zu einem vorbestimmten Betrag an Zeit vor einer Übertragung der Daten oder Erklärung des Steuerungssignals empfangen ist), die FSM solch eine Erwartung signalisieren und so auswählen, einen geeigneten von mehreren Abschlusswerten anzuwenden. Wenn eine einzelne Abschlusssteuerungsleitung pro Modul bereitgestellt wird und die Abschlusssteuerungsleitung zu einem gegebenen Modul aktiviert wird, aber keine Daten erwartet werden, kann die FSM auswählen, einen unterschiedlichen (d. h. höhere Last) Abschlusswert anzuwenden. Eine Speichervorrichtung oder Zwischenspeicher-IC kann eine interne Zustandsmaschine für Anfrage/Befehlhandhabungszwecke (und andere Steuerungsfunktionen) aufweisen, in welchem Fall nur ein relativ kleiner Betrag einer zusätzlichen Logik innerhalb der Zustandsmaschine benötigt werden sollte, um zwischen mehreren abgestuften Abschlüssen auszuwählen. Es ist zu bemerken, dass eine Zustandsmaschinenimplementierung auch mit einer Schnüffellogik anstelle von oder zusätzlich zu einem Bereitstellen einer geeigneten Abschlusssteuerungsleitung kombiniert werden kann. Beispielsweise kann ein FSM innerhalb jedes Speichermoduls das Abschlusstiming und den Abschlusswert bestimmen, der innerhalb des Moduls anzuwenden ist, je nach dem, ob die Schnüffellogikschaltung anzeigt, dass das Speichermodul ein ausgewähltes oder nichtausgewähltes Speichermodul für einen gegebenen Vorgang zu sein hat. In all solchen Fällen kann die Kombination einer Zustandsmaschine, geeignete Steuerungsleitungseingang und/oder Schaltungslogikschaltung innerhalb eines Zwischenspeicher-ICs bereitgestellt sein, wie allgemein unter Bezugnahme auf 4 beschrieben ist, anstelle von innerhalb Speicher-ICs.
  • In einer Ausführungsform, in welcher eine finite Zustandsmaschine oder andere Steuerungsschaltung anstelle von oder in Kombination mit einer Schnüffellogikschaltung 315 verwendet wird, um den Abschlusswert zu bestimmen, der während eines gegebenen Vorgangs anzuwenden ist, kann jede individuelle Speichervorrichtung innerhalb jedes Speicherranges eine finite Zustandsmaschine aufweisen, die den Betriebzustand der Speichervorrichtung zu jeder gegebenen Zeit anzeigt, einschließlich, ob ein Schreib- oder Lesebetrieb momentan innerhalb der Speichervorrichtung durchgeführt wird. Dementsprechend kann jede Speichervorrichtung auf einer Erklärung eines Abschlusssteuerungssignals an einer geteilten oder geeigneten Abschlusssteuerungsleitung (d. h. Abschlussteuerungsleitung, die gemeinsam mit mehreren Speicherrängen gekoppelt ist, oder eine geeignete Abschlusssteuerungsleitung pro Speicherrang) durch Bewirken eines harten Abschlusses, weichen Abschlusses oder keines Abschlusses gemäß zu dem vorliegenden Vorrichtungsbetriebszustandes antworten. Alternativ kann jede Speichervorrichtung eine Schnüffellogikschaltung (d. h. wie unter Bezugnahme auf 5 allgemein beschrieben ist) zusätzlich zu der finiten Zustandsmaschine aufweisen und auf eine Detektion eines Vorganges, der ein Bedürfnis für eine Abschlusssteuerung anzeigt (d. h. die Schnüffellogik ersetzt tatsächlich geeignete Abschlusssteuerungsleitungen) durch Bewirken eines harten Abschlusses, weichen Abschlusses oder keines Abschlusses gemäß zu dem vorliegenden Betriebszustand antworten.
  • 6 illustriert ein beispielhaftes Zustandsdiagramm 350 einer finiten Zustandsmaschine, die innerhalb einer Speichervorrichtung in Kombination mit einer expliziten oder impliziten Abschlusssteuerungsdetektionsschaltung (d. h. Schaltung, die mit einer geteilten oder geeigneten Abschlusssteuerungsleitung gekoppelt ist, oder Schnüffellogikschaltung) angewendet werden kann, um einen gewünschten von mehreren abgestuften Abschlüssen zu bewirken. Wie gezeigt ist, können die Speichervorrichtungen eines gegebenen Ranges (die Zustandsmaschinen davon können generell in einem Regelschritt betrieben werden) anfangs in einem Leerlaufbetriebszustand 351 sein, in welchem keine Reihen der einzelnen Speicherränge aktiviert sind. Obwohl dies nicht spezifisch gezeigt ist, können die Speichervorrichtungen zwischen dem Leerlaufzustand (oder jedem anderen Zustand, der in 6 gezeigt ist) und verschiedenen Niedrigleistungszuständen, Initialisierungszuständen, Kalibrierungszuständen, Konfigurationszuständen (d. h. für Vorrichtungskonfigurationsbetriebe inklusive einem Einstellen von programmierbaren Registern), Aktualisierungszuständen, etc. übergehen, die nicht spezifisch in 6 gezeigt sind. Da kein Lese- oder Schreibbetrieb innerhalb der Speichervorrichtungen während des Leerlaufzustandes auftritt, kann geschlossen werden, dass die Detektion eines Abschlussbedarfes (d. h. einer Detektionserklärung eines geeigneten oder geteilten Abschlusssteuerungssignals oder einer Detektion einer Information an einem Steuerungs- und/oder Adressweg, der einen Speicherlese- oder Schreibvorgang anzeigt) auf einen anderen Speicherrang zu richten ist, so dass die Leerlaufzustandsspeichervorrichtungen einen harten Abschluss ("Hard T") ergeben. Wenn ein Aktivierungsbefehl innerhalb des Leerlaufspeicherranges empfangen wird (d. h. Speicherrang, in welchem die einzelnen Speichervorrichtungen in einem Leerlaufzustand 351 sind), führen die einzelnen Speichervorrichtungen entsprechende Reihenaktivierungen an spezifizierten Reihen- und Bankadressen aus (und können einen oder mehrere mittlere Betriebszustände annehmen) und gehen so in einen aktiven Zustand 353 über. Während des Überganges auf den aktiven Zustand und während sie in dem aktiven Zustand sind, kann immer noch angenommen werden, dass Abschlussbedürfnisse an die anderen Speicherränge zu richten sind (d. h. weil kein Lese- oder Schreibbetrieb innerhalb des betreffenden Speicherranges auftritt) zu richten ist, so dass ein harter Abschluss angewendet wird, wie gezeigt ist. Wenn ein Schreibbefehl innerhalb eines aktivierten Ranges empfangen wird, gehen die einzelnen Speichervorrichtungen in einen Schreibzustand 355 über, in welchem Schreibdaten an den Schreibzustandspeicherrang geliefert werden, und ein weicher Abschluss („Soft T") wird angewendet, um die Signalcharakteristiken über den Datenweg zu verbessern, wie oben beschrieben ist. Es ist zu bemerken, dass andere Speicherränge einen harten Abschluss während einer Übertragung der Schreibdaten gemäß ihrer Betriebszustände anwenden können. Nachdem der Schreibbetrieb vervollständigt ist (oder mehrere aufeinanderfolgende Schreibbetriebe vervollständig sind), können die Speichervorrichtungen des Speicherranges in einen Vorladungszustand (Precharge State, "Prchg") 359 (d. h. in einen Auto-Vorladungsmodus) oder zurück zu dem aktivierten Zustand 353 übergehen. In dem Vorladungszustand 359 führen die Speichervorrichtungen des Speicherranges Betriebe aus, um die offene Bank zu schließen und interne Signalleitungen in Vorbereitung für einen nachfolgenden Aktivierungsbetrieb vorzuladen. Demgemäß kann angenommen werden, dass Abschlussbedürfnisse, die während dem Vorladungszustand 359 detektiert sind, an andere Speicherränge gerichtet sind, so dass ein harter Abschluss angewendet wird, wie gezeigt ist. Wiederum Bezug nehmend auf aktiven Zustand 353, werden, wenn ein Speicherlesebefehl empfangen wird, die Speichervorrichtungen des Speicherranges in einen Lesezustand 357 übergehen, in welchem Lesedaten von den Speichervorrichtungen an Speichercontroller oder eine andere Vorrichtung ausgegeben werden. Demgemäß können die Speichervorrichtungen während des Lesezustandes alle Abschlusselemente von den Datenleitungen entkoppeln, auf welchen Lesedaten betrieben sind, um eine übermäßige Signalabschwächung zu vermeiden. Wie in dem Schreibzustand 355 können andere Speicherränge einen harten Abschluss während einer Übertragung der Lesedaten gemäß ihrer Betriebszustände anwenden.
  • Es sollte bemerkt werden, dass während Ausführungsformen und Lösungsansätze, die abgestufte Signalabschlüsse aufweisen oder unterstützen, primär in dem Zusammenhang mit Speichersystemen beschrieben worden sind, solche Ausführungsformen und Lösungsansätze leicht auf irgendein Signalsystem oder Komponenten davon angewen det werden können, in welchen dynamisch ausgewählte, abgestufte Abschlüsse von Vorteil sein können. Auch kann bezüglich Speichersystemen der Ursprung der Kernspeicherelemente gemäß der Anwendungsbedürfnisse variieren und beispielsweise und ohne Limitierung einen dynamischen Zufallszugriffsspeicher(Dynamic Random Access Memory, Dynamic RAM oder DRAM)-Speicherelemente, statische Zufallszugriffsspeicher(Static Random Access Memory, SRAM)-Speicherelemente, nichtflüchtige Speicherelemente, sowie Floating-Gatetransistoren innerhalb eines elektrisch löschbar programmierbaren Nurlesespeichers (EEPROM oder Flash-EEPROM) oder dergleichen, aufweisen. Bezüglich einer Implementierung von Abschlüssen selbst auf dem Die können die Lastelemente durch praktisch jeden Typ von passiven Komponenten (d. h. Widerstände), aktiven Komponenten (d. h. Transistoren oder Dioden) oder jede Kombination davon implementiert sein und die Schaltelemente können in gleicher Weise durch Transistorschalter oder alle anderen Strukturen auf dem Die implementiert sein, die verwendet werden können, um ein Lastelement von einem gegebenen Knoten zu verbinden oder zu trennen. Während die mehreren Abschlusselemente oder Schaltungen auf dem Die hierin als unterschiedliche Abschlussschaltungen im Allgemeinen dargestellt worden sind, können auch in all solchen Fällen zwei oder mehrere Abschlussschaltungen durch entsprechende Lastelemente implementiert werden, die geteilte Komponenten aufweisen. Beispielsweise kann ein erstes Lastelement innerhalb einer ersten Abschlussschaltung durch einen ersten Satz von Transistoren implementiert werden, die als eine Gruppe eingeschaltet oder ausgeschaltet werden, um eine erste Abschlussimpedanz zu bewirken, während ein zweites Lastelement innerhalb einer zweiten Abschlussschaltung einen Untersatz des ersten Satzes von Transistoren aufweisen kann, der als eine Gruppe ein- oder ausgeschaltet werden kann, um eine unterschiedliche Abschlussimpedanz zu bewirken.
  • Verschiedene Aspekte von Ausführungsformen, die hierin offenbart sind, sind beispielsweise und ohne Limitierung in den folgenden nummerierten Abschnitten ausgeführt:
    • 1. Speichermodul mit: einer Vielzahl von Dateneingängen zum Koppeln von Signalleitungen eines externen Datenweges; ersten und zweiten Abschlusssteuerungseingängen zum Empfangen von jeweils ersten und zweiten Abschlusssteuerungssignalen; einer Zwischenspeicher-integrierten Schaltung (IC) mit einer ersten Schnittstelle, die mit der Vielzahl von Dateneingängen und den ersten und zweiten Steuerungseingängen gekoppelt ist, und mit einer ersten Speicherschnittstelle, die eine Vielzahl von Eingangs/Ausgangs(I/O)-Knoten aufweist; und einer ersten Vielzahl von Speicher-ICs, wobei jeder Speicher-IC mit einem entsprechenden Untersatz der Vielzahl von I/O-Knoten gekoppelt ist.
    • 2. Speichermodul nach Abschnitt 1, wobei der Zwischenspeicher IC eine Vielzahl von Abschlussschaltungen aufweist, die jeweils mit dem Untersatz der Vielzahl von Dateneingängen gekoppelt sind, wobei jede Abschlussschaltung ein erstes Lastelement, welches schaltbar mit einem entsprechenden der Dateneingänge gekoppelt ist, und ein zweites Lastelement aufweist, welches schaltbar mit dem entsprechenden der Dateneingänge gekoppelt ist.
    • 3. Speichermodul nach Abschnitt 2, wobei jede der Vielzahl von Abschlussschaltungen ein erstes Schaltelement zum schaltbaren Koppeln des ersten Lastelementes mit oder schaltbaren Entkoppeln des ersten Lastelementes von dem entsprechenden der Dateneingänge gemäß dem Zustand eines Signals, welches über den ersten Abschlusssteuerungseingang empfangen ist, und ein zweites Schaltelement zum schaltbaren Koppeln des zweiten Lastelementes an oder schaltbaren Entkoppeln des zweiten Lastelementes von dem entsprechenden der Dateneingänge gemäß dem Zustand eines Signals aufweist, welches über den zweiten Abschlusssteuerungseingang empfangen ist.
    • 4. Speichermodul nach Abschnitt 1, wobei jeder Speicher-IC der ersten Vielzahl von Speicher-ICs eine Anordnung von dynamischen Zufallszugriffsspeicher(DRAM)-Speicherelementen aufweist.
    • 5. Speichermodul nach Abschnitt 1, wobei der Zwischenspeicher IC eine zweite Speicherschnittstelle aufweist, und wobei das Speichermodul eine zweite Vielzahl von Speicher-ICs aufweist, die mit der zweiten Speicherschnittstelle gekoppelt sind.
  • Es sollte auch bemerkt werden, dass die unterschiedlichen Schaltungen, die hierin offenbart sind, unter Verwendung von computergestützten Designwerkzeugen als Daten und/oder Instruktionen, die in verschiedenen computerlesbaren Medien ausgeführt sind, bezüglich ihres Verhaltens, Registerübertragung, Logikkomponente, Transistor, Layoutgeometrie und/oder anderer Charakteristiken beschrieben und ausgedrückt (oder repräsentiert) sein können. Formate von Dateien und anderen Objekten, in denen solche Schaltungsausdrücke implementiert sein können, weisen Formate auf, sind aber nicht auf diese begrenzt, die Verhaltenssprachen so wie C, Verilog und VHDL unterstützen, Formate, die Registerpegelbeschreibungssprachen wie RTL unterstützen, und Formate, die Geometriebeschreibungssprachen so wie GDSII, GDSIII, GDSIV, CIF, MEBES unterstützen und jedwede andere geeignete Formate und Sprachen. Computerlesbare Medien, in welchen solch formatierte Daten und/oder Anweisungen ausgeführt sein können, weisen nichtflüchtige Speichermedien in verschiedenen Formen (d. h. optische, magnetische oder Halbleiterspeichermedien) und Trägerwellen auf, die verwendet werden können, um solch formatierte Daten und/oder Anweisungen durch drahtlose, optische oder drahtgebundene Signalmedien oder andere Kombinationen davon zu übertragen. Beispiele von Übertragungen von solch formatierten Daten und/oder Anweisungen durch Trägerwellen weisen, sind aber nicht darauf beschränkt, Übertragungen (Hochladungen (Uploads), Runterladungen (Downloads), E-Mails, etc.) über das Internet und/oder andere Computernetzwerke mittels eines oder mehrerer Datenübertragungsprotokolle (d. h. HTTP, FTP, SMTP, etc.) auf.
  • Wenn solche Daten und/oder anweisungsbasierte Ausdrücke der oben beschriebenen Schaltungen innerhalb eines Computersystems über eines oder mehrere computerlesbare Medien empfangen sind, können sie durch eine Verarbeitungseinheit (d. h. einen oder mehrere Prozessoren) innerhalb des Computersystems in Verbindung mit einem oder mehreren anderen Computerprogrammen verarbeitet werden, die ohne Limitierung Netz-Listengenerierungsprogramme, Anordnungs- und Weiterleitungsprogramme und dergleichen aufweisen, um eine Repräsentation oder ein Bild einer physikalischen Erscheinungsform solcher Schaltungen zu generieren. Solche Repräsentation oder Bild kann danach bei einer Vorrichtungsherstellung verwendet werden, beispielsweise durch Ermöglichen einer Generierung von einer oder mehreren Masken, die verwendet werden, um unterschiedliche Komponenten der Schaltungen in einem Vorrichtungsherstellungsprozess zu bilden.
  • In der vorhergehenden Beschreibung und den begleitenden Figuren wurde eine spezifische Terminologie und Figursymbole ausgeführt, um ein gründliches Verständnis der vorliegenden Erfindung bereitzustellen. In einigen Fällen können die Terminologie und Symbole spezifische Details implizieren, die nicht erforderlich sind, um die Erfindung auszuführen. Beispielsweise kann die Verbindung zwischen Schaltungselementen oder Schaltungsblöcken als Mehrfachleiter- oder Einfachleitersignalleitungen gezeigt oder beschrieben sein. Jede der Mehrfachleitersignalleitungen können alternativ Einzelleitersignalleitungen sein und jede der Einzelleitersignalleitungen können alternativ Mehrfachleitersignalleitungen sein. Signale und Signalwege, die als unsymmetrisch („singleended") gezeigt oder beschrieben sind, können auch differentiell sein und umgekehrt. In gleicher Weise können Signale, die als einen aktiv hohen oder aktiv niedrigen Logikpegel aufweisend beschrieben oder dargestellt sind, entgegengesetzte Logikpegel in alternativen Ausführungsformen haben. Als ein anderes Beispiel können Schaltungen, die als Metalloxidhalbleiter(MOS)-Transistoren aufweisend beschrieben oder dargestellt sind, alternativ durch Verwenden einer Bipolartechnologie oder jeder anderen Technologie implementiert werden, in welcher Logikelemente implementiert werden können. Bezüglich einer Terminologie wird ein Signal als "erklärt" bezeichnet, wenn das Signal in einem niedrigen oder hohen Logikzustand betrieben wird (oder auf einen hohen Logikzustand geladen oder auf einen niedrigen Logikzustand entladen wird), um einen bestimmten Zustand anzuzeigen. Umgekehrt wird ein Signal als "zurückgenommen" bezeichnet, um anzuzeigen, dass das Signal zu einem anderen Zustand betrieben (oder geladen oder entladen) wird als der erklärte Zustand (inklusive einem hohen oder niedrigen Logikzustand oder dem Fließzustand, der auftreten kann, wenn die Signalantreibschaltung zu einer Hochimpedanzbedingung, so wie ein offener Drain- oder offener Kollektorzustand übergeht). Eine Signalantreibschaltung wird als ein Signal an eine Signalempfangsschaltung "ausgebend" bezeichnet, wenn die Signalantreibschaltung das Signal auf einer Signalleitung erklärt (oder zurücknimmt, falls dies explizit ausgedrückt oder durch den Kontext angezeigt wird), die zwischen den Signalantreib- und Signalempfangsschaltungen gekoppelt ist. Eine Signalleitung wird als "aktiviert" bezeichnet, wenn ein Signal auf der Signalleitung erklärt wird und als "deaktiviert" bezeichnet, wenn das Signal zurückgenommen wird. Zusätzlich zeigt das Präfix-Symbol "/", welches Signalnamen hinzugefügt ist, an, dass das Signal ein aktives Niedrigsignal ist (d. h. der erklärte Zustand ist ein logischer niedriger Zustand). Ein Strich über einem Signalnamen (d. h. „Signalname") wird auch verwendet, um ein aktives niedriges Signal anzuzeigen. Der Ausdruck "gekoppelt" wird hierin verwendet, um eine direkte Verbindung ebenso wie eine Verbindung durch eine oder mehrere Zwischenschaltungen oder Strukturen auszudrücken. Eine integrierte Schaltungsvorrichtung "programmieren" kann beispielsweise und ohne Limitierung ein Laden eines Steuerungswertes in ein Register oder andere Speicherschaltung innerhalb der Vorrichtung in Antwort auf eine Host-Anweisung und so ein Steuern eines Betriebsaspektes der Vorrichtung, Einrichten einer Vorrichtungskonfiguration oder Steuern eines Betriebsaspektes der Vorrichtung durch einen einmaligen Programmierungsbetrieb (d. h. Durchschlagen von Sicherungen innerhalb einer Konfigurationsschaltung während einer Vorrichtungsproduktion) und/oder Verbinden von einem oder mehreren ausgewählten Anschlüssen oder anderen Kontaktstrukturen der Vorrichtung mit Referenzspannungsleitungen (auch als ein Überbrücken bezeichnet) aufweisen, um eine bestimmte Vorrichtungskonfiguration oder Betriebsaspekt der Vorrichtung einzurichten. Der Ausdruck "beispielhaft" wird verwendet, um ein Beispiel, nicht aber eine Präferenz oder ein Erfordernis auszudrücken.
  • Während die Erfindung unter Bezugnahme auf spezifische Ausführungsformen davon beschrieben worden ist, wird es offensichtlich sein, dass verschiedene Modifikationen und Veränderungen daran gemacht werden können, ohne von dem breiteren Gedanken und Umfang der Erfindung abzuweichen. Beispielsweise können Merkmale oder Aspekte einer der Ausführungsformen, wenn wenigstens praktikabel, in Kombination mit irgendwelchen anderen der Ausführungsformen oder anstelle von entsprechenden Merkmalen oder Aspekten davon angewendet werden. Dementsprechend sind die Beschreibung und Zeichnungen eher in einem illustrativen als in einem beschränkenden Sinn zu verstehen.

Claims (31)

  1. Integrierte Schaltungsvorrichtung mit: einem Datensignaleingang zum Empfangen eines Datensignals; einer ersten Abschlussschaltung mit einem ersten Lastelement und einem ersten Schaltelement zum schaltbaren Koppeln des ersten Lastelementes mit dem Datensignaleingang; und einer zweiten Abschlussschaltung mit einem zweiten Lastelement und einem zweiten Schaltelement zum schaltbaren Koppeln des zweiten Lastelementes mit dem Datensignaleingang.
  2. Integrierte Schaltungsvorrichtung nach Anspruch 1, ferner mit einem Steuerungseingang zum Empfangen eines Steuerungssignals und wobei der Steuerungseingang mit den ersten und zweiten Schaltelementen gekoppelt ist.
  3. Integrierte Schaltungsvorrichtung nach Anspruch 2, wobei das erste Schaltelement zum Bilden eines Leitungsweges zwischen dem ersten Lastelement und dem Datensignaleingang konfiguriert ist, falls das Steuerungssignal in einem ersten Zustand ist, und wobei das zweite Schaltelement zum Bilden eines Leitungsweges zwischen dem zweiten Lastelement und dem Datensignal konfiguriert ist, falls das Steuerungssignal in einem zweiten Zustand ist.
  4. Integrierte Schaltungsvorrichtung nach Anspruch 3, wobei das Steuerungssignal erste und zweite Abschlusssteuersignale aufweist, und wobei das erste Abschlusssteuerungssignal in einem ersten logischen Zustand und das zweite Abschlusssteuerungssignal in einem zweiten logischen Zustand ist, um den ersten Zustand des Steuerungssignals einzurichten, und wobei das erste Abschlusssteuerungssignal in dem zweiten Logikzustand und das zweite Abschlusssteuerungssignal in dem ersten Logikzustand ist, um den zweiten Zustand des Steuerungssignals einzurichten.
  5. Integrierte Schaltungsvorrichtung nach Anspruch 4, wobei die ersten und zweiten Schaltelemente beide in einen im Wesentlichen nichtleitenden Zustand geschaltet sind, um die ersten und zweiten Lastelemente von dem Datensignaleingang zu entkoppeln, falls das Steuerungssignal in einem dritten Zustand ist, in welchem erste und zweite Abschlusssteuerungssignale beide in dem zweiten Logikzustand sind.
  6. Integrierte Schaltungsvorrichtung nach Anspruch 1, ferner mit einer Konfigurationsschaltung zum Speichern eines ersten digitalen Wertes, der der ersten Abschlussschaltung bereitgestellt wird, um eine Impedanz des ersten Lastelementes zu steuern.
  7. Integrierte Schaltungsvorrichtung nach Anspruch 6, ferner mit einer Konfigurationsschaltung zum Speichern eines zweiten digitalen Wertes, der der zweiten Abschlussschaltung bereitgestellt wird, um eine Impedanz des zweiten Lastelementes zu steuern.
  8. Integrierte Schaltungsvorrichtung nach Anspruch 1, ferner mit einer Empfangsschaltung, die mit dem Datensignaleingang parallel zu den ersten und zweiten Abschlussschaltungen gekoppelt ist.
  9. Integrierte Schaltungsvorrichtung nach Anspruch 8, ferner mit einem Speicherkern, der mit der Empfangsschaltung gekoppelt ist.
  10. Integrierte Schaltungsvorrichtung nach Anspruch 8, ferner mit: einer Vielzahl von Speicherschnittstellen zum Ausgeben von Datensignalen an und Empfangen von Datensignalen von entsprechenden Sätzen von Speichervorrichtungen; und einer Schaltung, die zwischen die Empfangsschaltung und die Vielzahl von Speicherschnittstellen gekoppelt ist, um die Empfangsschaltung schaltbar mit einer adressausgewählten der Vielzahl von Speicherschnittstellen zu koppeln.
  11. Integrierte Schaltungsvorrichtung nach Anspruch 1, ferner mit einer Schnüffellogikschaltung, die zum Empfangen wenigstens eines von einem Adresswert oder einem Steuerungswert gekoppelt ist, der anzeigt, ob ein Vorgang an die integrierte Schaltungsvorrichtung oder an eine andere integrierte Schaltungsvorrichtung gerichtet ist, wobei die Schnüffellogikschaltung mit den ersten und zweiten Schaltelementen gekoppelt ist, um dem ersten Schaltelement zu ermöglichen, einen Leitungsweg zwischen dem ersten Lastelement und dem Datensignaleingang zu bilden, falls der Vorgang an die integrierte Schaltungsvorrichtung gerichtet ist, und um dem zweiten Schaltungselement zu ermöglichen, einen Leitungsweg zwischen dem zweiten Lastelement und dem Datensignaleingang zu bilden, falls der Vorgang an die andere integrierte Schaltungsvorrichtung gerichtet ist.
  12. Integrierte Schaltungsvorrichtung nach Anspruch 1, ferner mit einer Steuerungsschaltung zum Bestimmen, ob ein Vorgang an die integrierte Schaltungsvorrichtung oder an eine andere integrierte Schaltungsvorrichtung gerichtet ist, basierend auf, wenigstens teilweise, einer Information, die zuvor innerhalb der integrierten Schaltungsvorrichtung empfangen ist, wobei die Steuerungsschaltung mit den ersten und zweiten Schaltelementen gekoppelt ist, um dem ersten Schaltelement zu ermöglichen, einen Leitungsweg zwischen dem ersten Lastelement und dem Datensignaleingang zu bilden, falls der Vorgang an die integrierte Schaltungsvorrichtung gerichtet ist, und um dem zweiten Schaltelement zu ermöglichen, einen Leitungsweg zwischen dem zweiten Lastelement und dem Datensignaleingang zu bilden, falls der Vorgang an die andere integrierte Schaltungsvorrichtung gerichtet ist.
  13. Speichermodul mit: einer Vielzahl von Dateneingängen zum Koppeln von Signalleitungen eines externen Datenweges; ersten und zweiten Abschlusssteuerungseingängen zum jeweiligen Empfangen von ersten und zweiten Abschlusssteuerungssignalen; und einer Vielzahl von Speichervorrichtungen, wobei jede Speichervorrichtung mit einem entsprechenden Untersatz der Vielzahl von Dateneingängen und mit den ersten und zweiten Abschlusssteuerungseingängen gekoppelt ist.
  14. Speichermodul nach Anspruch 13, wobei jede Speichervorrichtung eine Vielzahl von Abschlussschaltungen aufweist, die jeweils mit dem Untersatz der Vielzahl von Dateneingängen gekoppelt sind, wobei jede Abschlussschaltung eine erstes Lastelement, welches schaltbar mit einem entsprechenden der Dateneingänge gekoppelt ist, und ein zweites Lastelement aufweist, welches schaltbar mit dem entsprechenden der Dateneingänge gekoppelt ist.
  15. Speichermodul nach Anspruch 14, wobei jede der Vielzahl von Abschlussschaltungen ein erstes Schaltelement zum schaltbaren Koppeln des ersten Lastelementes an oder schaltbaren Entkoppeln des ersten Lastelementes von dem entsprechenden der Dateneingänge gemäß dem Zustand eines Signals, welches über den ersten Abschlusssteuerungseingang empfangen ist, und ein zweites Schaltelement zum schaltbaren Koppeln des zweiten Lastelementes an oder schaltbaren Entkoppeln des zweiten Lastelementes von dem entsprechenden der Dateneingänge gemäß dem Zustand eines Signals aufweist, welches über den zweiten Abschlusssteuerungseingang empfangen ist.
  16. Speichermodul nach Anspruch 13, wobei jede Speichervorrichtung eine Anordnung von dynamischen Direktzugriffsspeicher(DRAM)-Speicherelementen aufweist.
  17. Integrierte Schaltungsvorrichtung, die mit einer ersten externen Signalleitung gekoppelt ist, mit: einem ersten Abschlusslastelement, um schaltbar mit der ersten externen Signalleitung gekoppelt zu werden, falls ein Datensignal, welches auf der ersten externen Signalleitung zu übertragen ist, an die erste integrierte Schaltungsvorrichtung gerichtet ist; und einem zweiten Abschlusslastelement, um schaltbar mit der ersten externen Signalleitung gekoppelt zu werden, falls das Datensignal, welches auf der ersten externen Signalleitung zu übertragen ist, an eine andere integrierte Schaltungsvorrichtung gerichtet ist.
  18. Integrierte Schaltungsvorrichtung nach Anspruch 17, wobei die integrierte Schaltungsvorrichtung zum Empfangen einer Information innerhalb der integrierte Schaltungsvorrichtung ausgestaltet ist, die anzeigt, ob das Datensignal, welches auf der ersten externen Signalleitung zu übertragen ist, an die integrierte Schaltungsvorrichtung gerichtet ist.
  19. Integrierte Schaltungsvorrichtung nach Anspruch 18, wobei ein Empfangen einer Information ein Empfangen eines Abschlusssteuerungssignals von einem Speichercontroller aufweist, der eines der ersten und zweiten Abschlusslastelemente anzeigt.
  20. Integrierte Schaltungsvorrichtung nach Anspruch 18, wobei die integrierte Schaltungsvorrichtung zum Vergleichen der Information mit einer Information ausgestaltet ist, die der integrierten Schaltungsvorrichtung zugeordnet ist, zum Bestimmen, ob das Datensignal, welches auf der ersten Signalleitung zu übertragen ist, an die integrierte Schaltungsvorrichtung gerichtet ist.
  21. Integrierte Schaltungsvorrichtung nach Anspruch 17, wobei die integrierte Schaltungsvorrichtung zum Bestimmen ausgestaltet ist, ob das Datensignal, welches auf der ersten externen Signalleitung zu übertragen ist, an die integrierte Schaltungsvorrichtung gerichtet ist, basierend, wenigstens teilweise, auf einer Information, die an einem vorbestimmten Betrag einer Zeit vor einer Übertragung des ersten Datensignals auf der ersten externen Signalleitung empfangen ist.
  22. Speichercontroller, der ausgestaltet ist zum Ausgeben eines Steuerungssignals an ein erstes Speichermodul in einem ersten Zustand zum Ermöglichen einer Speichervorrichtung innerhalb des ersten Speichermoduls, eine erste Vielzahl von Abschlusslastelementen mit einem Datenweg zu koppeln, der zwischen dem Speichercont roller und dem ersten Speichermodul gekoppelt ist, falls Datensignale innerhalb des ersten Speichermoduls über den Datenweg zu empfangen sind; und der ausgestaltet ist zum Ausgeben des Steuerungssignals an das erste Speichermodul in einem zweiten Zustand zum Ermöglichen der Speichervorrichtung innerhalb des ersten Speichermoduls, eine zweite Vielzahl von Abschlusslastelementen mit dem Datenweg zu koppeln, falls die Datensignale innerhalb eines zweiten Speichermoduls über den Datenweg zu empfangen sind.
  23. Speichercontroller nach Anspruch 22, wobei das Steuerungssignal erste und zweite Komponentensignale aufweist und wobei ein Ausgeben des Steuerungssignals an das erste Speichermodul in dem ersten Zustand ein Ausgeben des ersten Komponentensignals an das erste Speichermodul in einem ersten Logikzustand und ein Ausgeben des zweiten Komponentensignals an das erste Speichermodul in einem zweiten Logikzustand aufweist.
  24. Speichercontroller nach Anspruch 22, wobei der Speichercontroller zum Bestimmen ausgestaltet ist, ob die Datensignale an das erste Speichermodul oder das zweite Speichermodul gemäß einem Adresswert zu übertragen sind, der von einer externen Vorrichtung empfangen ist.
  25. Speichercontroller nach Anspruch 22, wobei der Speichercontroller zum Empfangen einer Information von einer nichtflüchtigen Speichervorrichtung ausgestaltet ist, die an dem ersten Speichermodul angeordnet ist, wobei die Information anzeigt, dass die erste Speichervorrichtung die erste Vielzahl von Abschlusslastelementen und die zweite Vielzahl von Abschlusslastelementen aufweist.
  26. Speichercontroller nach Anspruch 22, wobei der Speichercontroller zum Ausgeben einer Anweisung an die erste Speichervorrichtung in Verbindung mit einem Impedanzauswählwert ausgestaltet ist, wobei die Anweisung die erste Speichervorrichtung anweist, den Impedanzauswählwert innerhalb einer Konfigurationsschaltung der ersten Speichervorrichtung zu speichern, um einen Impedanzwert für die ersten Abschlusselemente einzurichten.
  27. Speichercontroller, der ausgestaltet ist zum Ausgeben einer oder mehrerer Anweisungen an ein erstes Speichermodul zum Einrichten eines ersten Impedanzwertes für Abschlusselemente innerhalb eines ersten Satzes von Speichervorrichtungen, die an dem ersten Speichermodul angeordnet sind, und zum Einrichten eines zweiten Impedanzwertes für Abschlusselemente innerhalb eines zweiten Satzes von Speichervorrichtungen, die an dem ersten Speichermodul angeordnet sind; der ausgestaltet ist zum Ausgeben eines Steuerungssignals an das erste Speichermodul in einem ersten Zustand zum schaltbaren Koppeln der ersten Abschlusselemente an einen Datenweg, der zwischen den Speichercontroller und das erste Speichermodul gekoppelt ist, falls Datensignale innerhalb des ersten Speichermoduls über den Datenweg zu empfangen sind; und der ausgestaltet ist zum Ausgeben des Steuerungssignals an das erste Speichermodul in einem zweiten Zustand zum schaltbaren Koppeln der zweiten Abschlusselemente an den Datenweg, falls Datensignale innerhalb eines zweiten Speichermoduls über den Datenweg zu empfangen sind.
  28. Speichercontroller nach Anspruch 27, wobei das Steuerungssignal erste und zweite Komponentensignale aufweist und wobei ein Ausgeben des Steuerungssignals an das erste Speichermodul in dem ersten Zustand ein Ausgeben des ersten Komponentensignals an das erste Speichermodul in einem ersten Logikzustand und ein Ausgeben des zweiten Komponentensignals an das erste Speichermodul in einem zweiten Logikzustand aufweist.
  29. Speichercontroller nach Anspruch 27, wobei der Speichercontroller zum Bestimmen ausgestaltet ist, ob die Datensignale an das erste Speichermodul oder das zweite Speichermodul gemäß einem Adresswert zu übertragen sind, der von einer externen Vorrichtung empfangen ist.
  30. Computerlesbares Medium mit einer Information, die darin ausgeführt ist, die eine Beschreibung einer integrierten Schaltungsspeichervorrichtung aufweist, wobei die Information Beschreibungen aufweist von: einem Datensignaleingang zum Empfangen eines Datensignals; einer ersten Abschlussschaltung mit einem ersten Lastelement und einem ersten Schaltelement zum schaltbaren Koppeln des ersten Lastelementes mit dem Datensignaleingang; und einer zweiten Abschlussschaltung mit einem zweiten Lastelement und einem zweiten Schaltelement zum schaltbaren Koppeln des zweiten Lastelementes an den Datensignaleingang.
  31. Integrierte Schaltungsvorrichtung mit: einem ersten Mittel zum Belasten einer externen Signalleitung; einem zweiten Mittel zum Belasten der externen Signalleitung; einem Mittel zum schaltbaren Koppeln des ersten Mittels zum Belasten der externen Signalleitung, falls ein Datensignal, welches auf der externen Signalleitung zu übertragen ist, an die integrierte Schaltungsvorrichtung gerichtet ist; und einem Mittel zum schaltbaren Koppeln des zweiten Mittels zum Belasten der externen Signalleitung, falls das Datensignal, welches auf der externen Signalleitung zu übertragen ist, an eine andere integrierte Schaltungsvorrichtung gerichtet ist.
DE202007018730U 2006-06-02 2007-05-22 Inegrierte Schaltung mit abgestuftem Abschluss auf dem Chip Expired - Lifetime DE202007018730U1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/422,022 US7486104B2 (en) 2006-06-02 2006-06-02 Integrated circuit with graduated on-die termination
US11/422,022 2006-06-02
PCT/US2007/069471 WO2008030641A2 (en) 2006-06-02 2007-05-22 Integrated circuit with graduated on-die termination

Publications (1)

Publication Number Publication Date
DE202007018730U1 true DE202007018730U1 (de) 2009-04-09

Family

ID=38789378

Family Applications (1)

Application Number Title Priority Date Filing Date
DE202007018730U Expired - Lifetime DE202007018730U1 (de) 2006-06-02 2007-05-22 Inegrierte Schaltung mit abgestuftem Abschluss auf dem Chip

Country Status (6)

Country Link
US (25) US7486104B2 (de)
EP (7) EP2860641B1 (de)
JP (1) JP5113159B2 (de)
CN (2) CN101460936B (de)
DE (1) DE202007018730U1 (de)
WO (1) WO2008030641A2 (de)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8619452B2 (en) 2005-09-02 2013-12-31 Google Inc. Methods and apparatus of stacking DRAMs
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8335894B1 (en) * 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US7386656B2 (en) * 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US7439760B2 (en) 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7486104B2 (en) * 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
KR100844932B1 (ko) * 2006-09-27 2008-07-10 주식회사 하이닉스반도체 온 다이 터미네이션 회로를 갖는 반도체메모리소자
JP5019573B2 (ja) * 2006-10-18 2012-09-05 キヤノン株式会社 メモリ制御回路とメモリシステム、及びそのメモリ制御方法、及び集積回路
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
US7864604B2 (en) * 2007-09-27 2011-01-04 Intel Corporation Multiple address outputs for programming the memory register set differently for different DRAM devices
JP5603535B2 (ja) * 2007-11-29 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 信号伝送回路及びその特性調整方法、メモリモジュール、並びに、回路基板の製造方法
US8516185B2 (en) * 2009-07-16 2013-08-20 Netlist, Inc. System and method utilizing distributed byte-wise buffers on a memory module
US8041865B2 (en) * 2008-08-04 2011-10-18 Qimonda Ag Bus termination system and method
KR100974225B1 (ko) * 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
KR100980425B1 (ko) * 2008-12-30 2010-09-07 주식회사 하이닉스반도체 글로벌 입출력 라인 터미네이션 제어 회로
JP2010219751A (ja) 2009-03-16 2010-09-30 Elpida Memory Inc 半導体装置
US9608630B2 (en) * 2009-05-06 2017-03-28 Micron Technology, Inc. Reference voltage circuits and on-die termination circuits, methods for updating the same, and methods for tracking supply, temperature, and/or process variation
US7843213B1 (en) * 2009-05-21 2010-11-30 Nanya Technology Corp. Signal termination scheme for high speed memory modules
EP2441007A1 (de) 2009-06-09 2012-04-18 Google, Inc. Programmierung von dimm-abschlusswiderstandswerten
US9128632B2 (en) 2009-07-16 2015-09-08 Netlist, Inc. Memory module with distributed data buffers and method of operation
US7868651B1 (en) * 2009-12-08 2011-01-11 International Business Machines Corporation Off-die termination of memory module signal lines
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
US8588012B2 (en) * 2010-06-17 2013-11-19 Rambus, Inc. Balanced on-die termination
US8688955B2 (en) * 2010-08-13 2014-04-01 Micron Technology, Inc. Line termination methods and apparatus
WO2012106131A1 (en) 2011-02-02 2012-08-09 Rambus Inc. On-die termination
KR20130003551A (ko) * 2011-06-30 2013-01-09 삼성전자주식회사 온 다이 터미네이션을 포함하는 반도체 메모리 장치, 메모리 콘트롤러, 메모리 시스템 및 온 다이 터미네이션 제어방법
JP5653856B2 (ja) 2011-07-21 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置
CN103050147B (zh) * 2011-10-13 2016-03-02 澜起科技（上海）有限公司 端接器件系统
US9836428B2 (en) 2012-07-20 2017-12-05 Rambus Inc. Reducing unwanted reflections in source-terminated channels
US9286129B2 (en) * 2013-05-08 2016-03-15 International Business Machines Corporation Termination of requests in a distributed coprocessor system
US20150006826A1 (en) * 2013-06-28 2015-01-01 Yean Kee Yong Strap-based multiplexing scheme for memory control module
US9779039B2 (en) 2013-08-29 2017-10-03 Micron Technology, Inc. Impedance adjustment in a memory device
CN104063183A (zh) * 2013-10-30 2014-09-24 苏州天鸣信息科技有限公司 一种切换式储存装置
US9292391B2 (en) * 2014-02-12 2016-03-22 Apple Inc. Interface calibration using configurable on-die terminations
TWI561077B (en) 2014-05-08 2016-12-01 Novatek Microelectronics Corp Video transmission system
US9780782B2 (en) 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
US9571098B2 (en) 2014-08-11 2017-02-14 Samsung Electronics Co., Ltd. Signal receiving circuits including termination resistance having adjustable resistance value, operating methods thereof, and storage devices therewith
US10255220B2 (en) 2015-03-30 2019-04-09 Rambus Inc. Dynamic termination scheme for memory communication
US10423545B2 (en) * 2015-07-08 2019-09-24 International Business Machines Corporation Adjusting an optimization parameter to customize a signal eye for a target chip on a shared bus
US10114788B2 (en) 2015-07-08 2018-10-30 International Business Machines Corporation Adjusting an optimization parameter to customize a signal eye for a target chip on a shared bus
US10241937B2 (en) 2015-07-08 2019-03-26 International Business Machines Corporation Adjusting an optimization parameter to customize a signal eye for a target chip on a shared bus
KR102275812B1 (ko) 2015-09-04 2021-07-14 삼성전자주식회사 센터 패드 타입의 스택드 칩 구조에서 신호 완결성 이슈를 개선할 수 있는 온다이 터미네이션 스키마를 갖는 반도체 메모리 장치
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
KR20170064777A (ko) 2015-12-02 2017-06-12 삼성전자주식회사 Ｚｑ 핀 없이 캘리브레이션 동작을 수행하는 메모리 장치
KR20170112289A (ko) 2016-03-31 2017-10-12 삼성전자주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 구동 방법
RU2632956C1 (ru) * 2016-05-06 2017-10-11 Владимир Глебович Венгерцев Устройство и способ обезвреживания ртутьсодержащих отходов
CN109219848B (zh) 2016-06-27 2020-01-03 苹果公司 组合了高密度低带宽和低密度高带宽存储器的存储器系统
KR102554496B1 (ko) * 2016-07-14 2023-07-13 에스케이하이닉스 주식회사 복수개의 메모리 모듈을 포함하는 데이터 처리 시스템
US10679722B2 (en) 2016-08-26 2020-06-09 Sandisk Technologies Llc Storage system with several integrated components and method for use therewith
JP6753746B2 (ja) * 2016-09-15 2020-09-09 キオクシア株式会社 半導体記憶装置
US20180246643A1 (en) * 2017-02-28 2018-08-30 Dell Products, Lp System and Method to Perform Runtime Saves on Dual Data Rate NVDIMMs
US20180322914A1 (en) * 2017-05-03 2018-11-08 Mediatek Inc. Multi-rank topology of memory module and associated control method
US10496584B2 (en) 2017-05-11 2019-12-03 Samsung Electronics Co., Ltd. Memory system for supporting internal DQ termination of data buffer
KR102553266B1 (ko) 2017-11-03 2023-07-07 삼성전자 주식회사 온-다이-터미네이션 회로를 포함하는 메모리 장치
CN108682441B (zh) * 2018-04-25 2021-04-30 深圳市国微电子有限公司 一种静态sram的读写电路及集成电路
US11276443B2 (en) * 2018-10-16 2022-03-15 Micron Technology, Inc. Offset cancellation
JP2020102286A (ja) * 2018-12-21 2020-07-02 キオクシア株式会社 半導体記憶装置
KR20200078994A (ko) 2018-12-24 2020-07-02 에스케이하이닉스 주식회사 터미네이션을 수행하는 반도체 장치 및 이를 포함하는 반도체 시스템
JP7266698B2 (ja) * 2019-10-15 2023-04-28 株式会社ソニー・インタラクティブエンタテインメント 信号処理チップ、及び信号処理システム
KR20210057859A (ko) 2019-11-12 2021-05-24 삼성전자주식회사 위치 정보를 식별하여 셀프 캘리브레이션을 수행하는 메모리 장치 및 그것을 포함하는 메모리 모듈
US10998904B1 (en) * 2019-11-15 2021-05-04 Xilinx, Inc. Programmable termination circuits for programmable devices
US11210429B2 (en) * 2020-03-10 2021-12-28 Micron Technology, Inc. Memory access gate
DE102020108101A1 (de) * 2020-03-24 2021-09-30 Pilz Gmbh & Co. Kg Vorrichtung zur Speicherung von Daten in einem nichtflüchtigen Speicher
US11200190B2 (en) * 2020-04-21 2021-12-14 Innogrit Technologies Co., Ltd. Command based on-die termination for high-speed NAND interface
US20220043135A1 (en) * 2020-08-05 2022-02-10 Rockwell Automation Technologies, Inc. Automatic device ordering
KR20220126364A (ko) * 2021-03-09 2022-09-16 에스케이하이닉스 주식회사 컴퓨터 시스템 및 이를 위한 인터페이스 회로

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131942A (en) 1977-01-10 1978-12-26 Xerox Corporation Non-volatile storage module for a controller
DE4142081A1 (de) 1990-12-20 1992-07-23 Murata Manufacturing Co Abschlussschaltkreis zum abschluss einer datenbusleitung
US5272396B2 (en) * 1991-09-05 1996-11-26 Unitrode Corp Controllable bus terminator with voltage regulation
JPH0784863A (ja) 1993-09-20 1995-03-31 Hitachi Ltd 情報処理装置およびそれに適した半導体記憶装置
US5467455A (en) 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US5570037A (en) * 1994-07-20 1996-10-29 Methode Electronics Switchable differential terminator
US5541534A (en) 1995-02-13 1996-07-30 International Business Machines Corporation Mixed voltage interface converter
US5578940A (en) 1995-04-04 1996-11-26 Rambus, Inc. Modular bus with single or double parallel termination
US5546016A (en) 1995-07-03 1996-08-13 Intel Corporation MOS termination for low power signaling
US5666078A (en) 1996-02-07 1997-09-09 International Business Machines Corporation Programmable impedance output driver
US5726583A (en) 1996-07-19 1998-03-10 Kaplinsky; Cecil H. Programmable dynamic line-termination circuit
JP3439096B2 (ja) * 1996-11-18 2003-08-25 株式会社日立製作所 終端抵抗制御型バスシステム
US5995894A (en) 1997-05-27 1999-11-30 Case Corporation System for analyzing spatially-variable harvest data by pass
US5982191A (en) * 1997-06-25 1999-11-09 Sun Microsystems, Inc. Broadly distributed termination for buses using switched terminator logic
US6232792B1 (en) * 1997-06-25 2001-05-15 Sun Microsystems, Inc. Terminating transmission lines using on-chip terminator circuitry
US6060907A (en) 1997-06-25 2000-05-09 Sun Microsystems, Inc. Impedance control circuit
US6323672B1 (en) 1997-06-25 2001-11-27 Sun Microsystems, Inc. Apparatus for reducing reflections when using dynamic termination logic signaling
US6087847A (en) * 1997-07-29 2000-07-11 Intel Corporation Impedance control circuit
JPH11154852A (ja) * 1997-11-20 1999-06-08 Mitsubishi Electric Corp 反射抑制装置
US6198307B1 (en) 1998-10-26 2001-03-06 Rambus Inc. Output driver circuit with well-controlled output impedance
US6157206A (en) 1998-12-31 2000-12-05 Intel Corporation On-chip termination
US6069539A (en) * 1999-05-27 2000-05-30 Cisco Technology, Inc. VTT power distribution system
US6463543B1 (en) * 1999-08-03 2002-10-08 Btech, Inc. Serial bus communications system
US6308232B1 (en) 1999-09-01 2001-10-23 Rambus Inc. Electronically moveable terminator and method for using same in a memory system
US7572238B2 (en) * 1999-10-04 2009-08-11 Dermanew, Inc. Handheld sonic microdermabrasion porous applicator
US6560666B1 (en) * 1999-11-23 2003-05-06 Intel Corporation Hub link mechanism for impedance compensation update
US6424200B1 (en) 2000-06-12 2002-07-23 Lsi Logic Corporation Termination impedance trimming circuit
US6356105B1 (en) 2000-06-28 2002-03-12 Intel Corporation Impedance control system for a center tapped termination bus
US6356106B1 (en) * 2000-09-12 2002-03-12 Micron Technology, Inc. Active termination in a multidrop memory system
US6675272B2 (en) * 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US8391039B2 (en) 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
DE10124176B4 (de) * 2001-05-17 2005-10-06 Infineon Technologies Ag Vorrichtung und Verfahren zum Reduzieren von Reflexionen in einem Speicherbussystem
KR100410552B1 (ko) 2001-07-13 2003-12-18 삼성전자주식회사 반도체 메모리의 종단임피던스 정합부 제어장치 및 그 방법
US7102958B2 (en) * 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
KR100389928B1 (ko) * 2001-07-20 2003-07-04 삼성전자주식회사 액티브 터미네이션 제어를 위한 반도체 메모리 시스템
JP3799251B2 (ja) 2001-08-24 2006-07-19 エルピーダメモリ株式会社 メモリデバイス及びメモリシステム
US7102200B2 (en) * 2001-09-04 2006-09-05 Intel Corporation On-die termination resistor with analog compensation
JP4317353B2 (ja) * 2001-10-19 2009-08-19 三星電子株式会社 メモリシステムの能動終端抵抗の制御装置及び方法
US6981089B2 (en) * 2001-12-31 2005-12-27 Intel Corporation Memory bus termination with memory unit having termination control
KR100454126B1 (ko) * 2002-01-15 2004-10-26 삼성전자주식회사 분리된 클록 라인을 구비한 정보 처리 시스템
US6683472B2 (en) * 2002-02-19 2004-01-27 Rambus Inc. Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
US6639423B2 (en) 2002-03-12 2003-10-28 Intel Corporation Current mode driver with variable termination
JP2003283322A (ja) * 2002-03-27 2003-10-03 Mitsubishi Electric Corp インターフェイス回路および半導体装置
US6781405B2 (en) 2002-04-29 2004-08-24 Rambus Inc. Adaptive signal termination
US6894691B2 (en) 2002-05-01 2005-05-17 Dell Products L.P. Dynamic switching of parallel termination for power management with DDR memory
KR100422451B1 (ko) * 2002-05-24 2004-03-11 삼성전자주식회사 온-다이 터미네이션 제어방법 및 그에 따른 제어회로
JP2004021916A (ja) * 2002-06-20 2004-01-22 Renesas Technology Corp データバス
US6965529B2 (en) 2002-06-21 2005-11-15 Intel Coproration Memory bus termination
KR100448901B1 (ko) * 2002-08-23 2004-09-16 삼성전자주식회사 종결 회로를 갖는 반도체 집적 회로의 레이아웃
KR100860523B1 (ko) * 2002-10-11 2008-09-26 엘지디스플레이 주식회사 횡전계방식 액정 표시 소자 및 그 제조방법
JP3808026B2 (ja) * 2002-10-23 2006-08-09 株式会社ルネサステクノロジ 半導体装置
KR100464437B1 (ko) * 2002-11-20 2004-12-31 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
US6842035B2 (en) 2002-12-31 2005-01-11 Intel Corporation Apparatus and method for bus signal termination compensation during detected quiet cycle
US6856169B2 (en) 2003-05-09 2005-02-15 Rambus, Inc. Method and apparatus for signal reception using ground termination and/or non-ground termination
KR100541045B1 (ko) * 2003-05-13 2006-01-10 삼성전자주식회사 듀얼 뱅크 시스템, 이 시스템에 사용을 위한 메모리, 및이 메모리의 온 다이 종단 방법
KR100583636B1 (ko) 2003-08-19 2006-05-26 삼성전자주식회사 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
US7042859B2 (en) * 2003-09-02 2006-05-09 Santera Systems, Inc. Methods and systems for performing call handover in a media gateway
US6924660B2 (en) 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
JP2005119471A (ja) 2003-10-16 2005-05-12 Calsonic Kansei Corp 車両用表示装置
US6980020B2 (en) 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
US7532537B2 (en) 2004-03-05 2009-05-12 Netlist, Inc. Memory module with a circuit providing load isolation and memory domain translation
KR100539252B1 (ko) * 2004-03-08 2005-12-27 삼성전자주식회사 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템
KR100604843B1 (ko) * 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
US20050228912A1 (en) * 2004-03-30 2005-10-13 Walker Clinton F Memory address bus termination control
KR100541557B1 (ko) 2004-04-13 2006-01-10 삼성전자주식회사 메모리 모듈 및 이 모듈의 반도체 메모리 장치의 임피던스교정 방법
US7516281B2 (en) 2004-05-25 2009-04-07 Micron Technology, Inc. On-die termination snooping for 2T applications in a memory system implementing non-self-terminating ODT schemes
US7173450B2 (en) 2004-06-01 2007-02-06 Hewlett-Packard Development Company, L.P. Bus controller
CN100584654C (zh) * 2004-07-12 2010-01-27 天津大学 基于can总线的纯电动汽车主控制器装置及其控制方法
US7092312B2 (en) * 2004-08-03 2006-08-15 Micron Technology, Inc. Pre-emphasis for strobe signals in memory device
US7123047B2 (en) 2004-08-18 2006-10-17 Intel Corporation Dynamic on-die termination management
KR100555571B1 (ko) * 2004-09-07 2006-03-03 삼성전자주식회사 반도체 장치의 송신기
US7433992B2 (en) * 2004-11-18 2008-10-07 Intel Corporation Command controlling different operations in different chips
US8335115B2 (en) * 2004-12-30 2012-12-18 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US7996590B2 (en) * 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US7138823B2 (en) 2005-01-20 2006-11-21 Micron Technology, Inc. Apparatus and method for independent control of on-die termination for output buffers of a memory device
JP2005310153A (ja) * 2005-04-19 2005-11-04 Elpida Memory Inc メモリ装置
BRPI0609896A2 (pt) * 2005-05-30 2010-05-11 Seiko Epson Corp dispositivo de memória de semicondutor
US20060277355A1 (en) 2005-06-01 2006-12-07 Mark Ellsberry Capacity-expanding memory device
TWI264881B (en) 2005-06-13 2006-10-21 Airoha Technology Inc Method and apparatus for RF signal demodulation
US7432731B2 (en) 2005-06-30 2008-10-07 Intel Corporation Method and apparatus to calibrate DRAM on resistance (Ron) and on-die termination (ODT) values over process, voltage and temperature (PVT) variations
DE102005036528B4 (de) 2005-07-29 2012-01-26 Qimonda Ag Speicherbaustein und Verfahren zum Betreiben eines Speicherbausteins
KR100640158B1 (ko) 2005-09-27 2006-11-01 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7414426B2 (en) 2005-12-07 2008-08-19 Intel Corporation Time multiplexed dynamic on-die termination
US7342411B2 (en) 2005-12-07 2008-03-11 Intel Corporation Dynamic on-die termination launch latency reduction
US7372293B2 (en) 2005-12-07 2008-05-13 Intel Corporation Polarity driven dynamic on-die termination
US7439760B2 (en) 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
US20070247185A1 (en) * 2006-03-30 2007-10-25 Hideo Oie Memory system with dynamic termination
US7486104B2 (en) * 2006-06-02 2009-02-03 Rambus Inc. Integrated circuit with graduated on-die termination
JP5019573B2 (ja) * 2006-10-18 2012-09-05 キヤノン株式会社 メモリ制御回路とメモリシステム、及びそのメモリ制御方法、及び集積回路
US8599631B2 (en) * 2006-12-21 2013-12-03 Rambus Inc. On-die termination of address and command signals
KR100943861B1 (ko) 2008-06-12 2010-02-24 주식회사 하이닉스반도체 임피던스 매칭된 양방향 멀티 드롭 버스 시스템, 그를이용한 메모리 시스템 및 메모리 모듈
JP5346259B2 (ja) * 2009-09-08 2013-11-20 ルネサスエレクトロニクス株式会社 半導体集積回路
KR20110050923A (ko) * 2009-11-09 2011-05-17 삼성전자주식회사 반도체 메모리 장치, 반도체 메모리 모듈 및 이를 구비하는 반도체 메모리 시스템
US8531898B2 (en) * 2010-04-02 2013-09-10 Samsung Electronics Co., Ltd. On-die termination circuit, data output buffer and semiconductor memory device
US8588012B2 (en) * 2010-06-17 2013-11-19 Rambus, Inc. Balanced on-die termination
WO2012106131A1 (en) * 2011-02-02 2012-08-09 Rambus Inc. On-die termination
KR101858578B1 (ko) * 2011-12-21 2018-05-18 에스케이하이닉스 주식회사 이종 칩들을 포함하는 반도체 패키지 및 이를 포함하는 메모리 시스템
KR102098243B1 (ko) * 2013-07-19 2020-05-26 삼성전자주식회사 집적 회로 및 그것의 데이터 입력 방법
US9780782B2 (en) * 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
KR102656206B1 (ko) * 2016-12-08 2024-04-11 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
US9306567B2 (en) 2016-04-05
EP2133799A3 (de) 2010-03-03
US20150249451A1 (en) 2015-09-03
US20150042378A1 (en) 2015-02-12
US20150263733A1 (en) 2015-09-17
US11349478B2 (en) 2022-05-31
US8610459B2 (en) 2013-12-17
US9306565B2 (en) 2016-04-05
EP2442232B1 (de) 2014-02-26
US20090284281A1 (en) 2009-11-19
CN102279833A (zh) 2011-12-14
JP2009540633A (ja) 2009-11-19
US9337835B2 (en) 2016-05-10
EP2133799A2 (de) 2009-12-16
US20160005489A1 (en) 2016-01-07
US20110241727A1 (en) 2011-10-06
US7924048B2 (en) 2011-04-12
US20110267101A1 (en) 2011-11-03
US20150084672A1 (en) 2015-03-26
US20150244364A1 (en) 2015-08-27
US9225328B2 (en) 2015-12-29
US20190052269A1 (en) 2019-02-14
US7782082B2 (en) 2010-08-24
US20190348985A1 (en) 2019-11-14
US20220345131A1 (en) 2022-10-27
US20120265930A1 (en) 2012-10-18
US8610455B2 (en) 2013-12-17
US20080315916A1 (en) 2008-12-25
JP5113159B2 (ja) 2013-01-09
US9306566B2 (en) 2016-04-05
US8089298B2 (en) 2012-01-03
US10270442B2 (en) 2019-04-23
CN101460936A (zh) 2009-06-17
WO2008030641A2 (en) 2008-03-13
EP3761184C0 (de) 2023-07-05
US20070279084A1 (en) 2007-12-06
US7486104B2 (en) 2009-02-03
US20150229306A1 (en) 2015-08-13
US9135206B2 (en) 2015-09-15
US9306564B2 (en) 2016-04-05
US8981811B2 (en) 2015-03-17
EP2860641A1 (de) 2015-04-15
CN101460936B (zh) 2011-08-31
US9306568B2 (en) 2016-04-05
US20110156750A1 (en) 2011-06-30
US20100315122A1 (en) 2010-12-16
WO2008030641A3 (en) 2008-05-29
EP4235446A3 (de) 2023-10-25
CN102279833B (zh) 2016-01-06
US10056902B2 (en) 2018-08-21
EP2442232A2 (de) 2012-04-18
EP1999602A2 (de) 2008-12-10
US7602209B2 (en) 2009-10-13
US10651849B2 (en) 2020-05-12
US8188762B2 (en) 2012-05-29
US20160233863A1 (en) 2016-08-11
EP2442232A3 (de) 2013-01-16
EP2458508B1 (de) 2015-07-08
EP1999602B1 (de) 2012-11-21
US20150236694A1 (en) 2015-08-20
US20200358441A1 (en) 2020-11-12
EP2133799B1 (de) 2012-10-03
US20150244365A1 (en) 2015-08-27
EP2860641B1 (de) 2020-07-22
US9660648B2 (en) 2017-05-23
US10944400B2 (en) 2021-03-09
US20200287542A1 (en) 2020-09-10
US20170331477A1 (en) 2017-11-16
US20130307584A1 (en) 2013-11-21
EP2458508A1 (de) 2012-05-30
EP3761184B1 (de) 2023-07-05
EP4235446A2 (de) 2023-08-30
US9166583B2 (en) 2015-10-20
EP3761184A1 (de) 2021-01-06

Similar Documents

Publication Publication Date Title
DE202007018730U1 (de) Inegrierte Schaltung mit abgestuftem Abschluss auf dem Chip
DE102004041023B4 (de) Integrierte Schaltung und zugehöriger Halbleiterspeicherbaustein
DE10354535B4 (de) Chipintegrierte Abschlussschaltung, zugehörige Speicheranordnung und zugehöriges Abschlussverfahren
DE60016220T2 (de) Speichererweiterungsmodul mit einer vielzahl von speicherbanken und einer banksteuerungschaltung
DE4222273C2 (de) Zweikanalspeicher und Verfahren zur Datenübertragung in einem solchen
EP0908893B1 (de) Speicherarchitektur mit Mehrebenenhierarchie
DE112007000416T5 (de) Speichersystem mit dynamischem Abschluss
DE102016015773B3 (de) Mehrfachlese- Speichervorrichtung
DE4214970C2 (de) Halbleiterspeichereinrichtung und Betriebsverfahren dafür
DE4210857A1 (de) Halbleiterspeichereinrichtung und verfahren zum uebertragen von daten
DE102008005865A1 (de) Halbleiterspeicherbauelement, Verfahren zum Steuern eines Zugriffs auf eine Mailbox in einem Halbleiterspeicherbauelement und computerlesbares Speichermedium
DE102008019522A1 (de) Halbleiterspeicherbauelement und zugehöriges Treiberverfahren, Verfahren zum Schreiben von Daten in einen Flashspeicher und mobiles Kommunikationssystem
DE102005012099A1 (de) Inhaltsadressierbare Speicherzelle und zugehöriges Speicherzellenfeld
DE102006043311A1 (de) Speichersystem
DE19639972B4 (de) Hochgeschwindigkeitstestschaltkreis für eine Halbleiterspeichervorrichtung
DE202007019469U1 (de) Vorrichtung zum Kommunizieren von Befehls- und Adresssignalen
DE60037846T2 (de) Synchronhalbleiterspeicheranordnung
DE102006048972A1 (de) Gezieltes automatisches Auffrischen für einen dynamischen Direktzugriffsspeicher
DE10300715B4 (de) Halbleiterspeicherbauelement mit Signalverzögerung
DE102006009983A1 (de) Schnittstelle zwischen zwei Chips mit asymmetrischen Übertragungswiderständen
DE69835116T2 (de) Inhaltaddressierter Speicher
DE10238583A1 (de) Halbleiterspeichervorrichtung
DE102011081438A1 (de) Modifizierte Leseoperation für einen nichtflüchtigen Speicher
DE4226073C2 (de) Vorrichtung zur Erzeugung von Daten und Betriebsverfahren für die Vorrichtung
DE10211957B4 (de) Ternäre inhaltsadressierbare Speicherzelle

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20090514

R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20100618

R157 Lapse of ip right after 6 years

Effective date: 20131203