DE2031040B2 - Verfahren zur festlegung des zugangs von mehreren benutzern zu einer einheit einer datenverarbeitungsanlage und anordnung zur durchfuehrung des verfahrens - Google Patents

Verfahren zur festlegung des zugangs von mehreren benutzern zu einer einheit einer datenverarbeitungsanlage und anordnung zur durchfuehrung des verfahrens

Info

Publication number
DE2031040B2
DE2031040B2 DE19702031040 DE2031040A DE2031040B2 DE 2031040 B2 DE2031040 B2 DE 2031040B2 DE 19702031040 DE19702031040 DE 19702031040 DE 2031040 A DE2031040 A DE 2031040A DE 2031040 B2 DE2031040 B2 DE 2031040B2
Authority
DE
Germany
Prior art keywords
users
access
arrangement
unit
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702031040
Other languages
English (en)
Other versions
DE2031040A1 (de
Inventor
William Joseph; Best Dennis Randall; Austin Tex. Watson (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2031040A1 publication Critical patent/DE2031040A1/de
Publication of DE2031040B2 publication Critical patent/DE2031040B2/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18Handling requests for interconnection or transfer for access to memory bus based on priority control

Description

3 4
Die bei dem erfindungsgemäßen Verfahren fest- bis Ml besteht. Zu den acht Benutzern 10 bis 17 gelegte gleichbleibende Reihenfolge zwischen den gehört eine Datenkanaleinheit, eine periphere Daten-Benutzern bedeutet, daß die Benutzer, wenn sie einen Verarbeitungseinheit, ein Speicherpuffer einer zentra-Zugang zu einer bestimmten Einheit erhalten wollen, len Datenverarbeitungseinheit, eine Befehlsverarbeinacheinander in der festgelegten Reihenfolge den 5 tungseinheit der zentralen Datenverarbeitungseinheit Zugang erhalten. In einem Anfangszustand erhält für weitere Benutzer X-I bis X-4, die mit den Bezugsbeispielsweise zunächst der erste Benutzer, dann der zeichen 14 bis 17 gekennzeichnet sind, zweite Benutzer usw. Zugang zu der gewünschten Mit Hilfe des hier beschriebenen Verfahrens und Einheit. Wenn der erste Benutzer den Zugang zu der der hier beschriebenen Anordnung soll nun wahlweise Einheit erhalten hat, wird der Zählzyklus weiter- io eine feste oder eine zyklisch umlaufende Prioritätsgeschaltet, was infolge der Zuordnung jeweils eines Zuordnung zwischen den acht Benutzern und dem anderen Anfangspunktes in der Reihenfolge zu jedem Zentralspeicher erreicht werden. r-Stand des Zählzyklus zur Folge hat, daß nun zuerst Bei der zyklisch umlaufenden Prioritätszuordnung der zweite Benutzer, dann der dritte Benutzer usw. wird bei einer festen Priorität der einzelnen Benutzer den Zugang zu der gewünschten Einheit erhält. Die 15 die Reihenfolge, in der die Benutzer Zugang zu den Reihenfolge, in der die einzelnen Benutzer hinterein- Einheiten erhalten, zyklisch vertauscht. Dies wird ander angeordnet sind, bleibt dabei stets gleich; mit Hilfe von acht Steueranordnungen 20 bis 27 es ändert sich jeweils nur der Anfangspunkt, mit dem erreicht, die den acht Einheiten MO bis M7 vormit der Zuteilung des Zugangs eines Benutzers zu geschaltet sind und die über einen Verteilerkanal 28 einer gewünschten Einheit begonnen wird. Mit dem 20 mit den Benutzern 10 bis 17 verbunden sind. Weiterschalten des Zählzyklus ist also jeder einzelne In Fig. 1 ist eine sogenannte vertikale Adressen-Benutzer einmal im Verlauf der Weiterschaltung der organisation von Wortspeichern angedeutet. Bei dieser erste Benutzer, der Zugang zu der gewünschten Ein- Art der Adressenorganisation ist vorzugsweise die heit erhält; jeder Benutzer hat im Verlauf des Zähl- aufsteigende Wort-Adressenfolge so auf die acht zyklus somit mindestens einmal die höchste Priori- 25 Einheiten verteilt, daß sie sich zerst auf sämtliche tat. ' Wörter der Einheit MO bezieht, anschließend ebenso
Mit Hilfe der Erfindung wird erreicht, daß samt- auf jedes einzelne Wort in der Einheit Ml, dann auf liehen aktiven Benutzern ein durchschnittlich gleicher die Wörter der Einheit M2 usw. und schließlich auf Anteil an einer von diesen Benutzern gemeinschaft- sämtliche Wörter der Einheit M7. Eine vertikale lieh benutzten Einheit einer Datenverarbeitungsanlage 30 Adressenorganisation für mehrere Speichereinheiten zugeteilt wird. Es ist also nicht mehr möglich, daß hat den Vorteil der leichten Überschaubarkeit und einer der Benutzer zum Nachteil der anderen in zu somit der leichten Prüfbarkeit und der erhöhten großem Ausmaß oder gar ausschließlich Zugang zu Sicherheit. Da nun bei einer Datenverarbeitung einer gewünschten Einheit erhält. vorzugsweise innerhalb bestimmter Bereiche in aufin einer vorteilhaften Weiterbildung der Erfindung 35 oder absteigender Adressenfolge gearbeitet wird, diese enthält die in der erfindungsgemäßen Anordnung beieinanderliegenden Adressen aber bei der erwähnten vorgesehene Steueranordnung eine logische Schal- Adressenorganisation vorzugsweise derselben Einheit tungsanordnung zur Festlegung der gleichbleibenden des Speichers zugehören, die denselben Lese- und Reihenfolge. Schreibzyklus aufweist, resultiert der Nachteil langer
In einer weiteren Ausgestaltung der Erfindung sind 40 Zugriffszeiten, der insbesondere für Großrechner nicht
an die Eingänge der logischen Schaltungsanordnung erwünscht ist. Wenn auf die obenerwähnten Vorteile,
dem Zählerstand entsprechende Signale und von den insbesondere zugunsten einer Zyklenstaffelung paral-
Benutzern erzeugte Zugangsanforderungssignale an- lelgeschalteter Speichereinheiten bei überlappender
gelegt, und die logische Schaltungsanordnung erzeugt Arbeitsweise verzichtet wird, erweist sich bei Groß-
Freigabesignale für die Freigabe des Zugangs, abhän- 45 rechnern, die mit der hier beschriebenen Anordnung
gig von der festgelegten gleichbleibenden Reihenfolge ausgestattet sind, die sogenannte horizontale Adressen-
und den angelegten Signalen. organisation vorteilhaft, die in F i g. 2 dargestellt
Nachfolgend werden Anwendungsbeispiele der Er- ist. Bei dieser Adressenorganisation liegt ein erstes
findung an Hand der Zeichnung erläutert. Es zeigt Wort in der ersten Speicherstelle der Einheit MO,
Fig. 1 ein Blockschaltbild eines Anwendungs- 50 ein zweites Wort in der ersten Speicherstelle der beispiels der Erfindung mit acht Benutzern und acht Einheit Ml, ein drittes Wort in der ersten Speicher-Speichereinheiten, stelle der Einheit M2..., ein achtes Wort in der
F i g. 2 die Wortreihenfolge bei einer horizontalen ersten Speicherstelle der Einheit M7. Ein neuntes
Speicheradressenorganisation, Wort liegt dann in der zweiten Speicherstelle der
Fig. 3 ein Schaltbild einer der Steueranordnungen 55 Speichereinheit MO, bis schließlich ein #-Testwort in
von F i g. 1, der letzten Speicherstelle der Einheit M7 liegt.
F i g. 4 ein Schaltbild einer Schaltungsanordnung Die Zugangssteueranordnung mit wahlweiser fester
zur Ansteuerung der Steueranordnung von Fig. 3, oder zyklisch umlaufender Prioritätszuordnung eignet
F i g. 4 ein Blockschaltbild für alle Steueranord- sich besonders für Großrechner mit Simultanbenut-
nungen mit n-0 bis 7 bei modulo-H-Zählweise, 60 zung, die überdies vorzugsweise parallel organisiert
F i g. 6 ein Schaltbild einer der in F i g. 3 als Block und mit Hochgeschwindigkeits-Datenverarbeitungs-
dargestellten Flip-Flop-Schaltungen, vorrichtungen versehen sind. Während die in den
Fig. 7 ein Zeitdiagramm der Signale zu und F i g. 1 bis 7 dargestellten Anwendungsbeispiele fest
von der Fortschalteanordnung und verdrahtete Zugangssteueranordnungen enthalten, wird
F i g. 8 ein Flußdiagramm der Prioritätslogik. 65 an Hand des in Fi g. 8 dargestellten Flußdiagramms
Auf der linken Seite von Fig. 1 sind acht Benutzer gezeigt, wie eine Verwirklichung durch Programmie-
10 bis 17 dargestellt, die einen Zugang zu einem rung möglich ist. .
Zentralspsicher anstreben, der aus acht Einheiten MO Die hier beschriebene Zugangssteueranordnung
5 6
sieht N Zuordnungen vor. Diese liegen in einer festen anordnungen sind in verschiedener Weise an die Reihenfolge. Ist beispielsweise N — 8, dann kann Leitungen des Signalkanäls 39 sowie an die Leitungen die Reihenfolge der Zuordnungen 0,1... 6,7 oder auch . eines Steuerkanals 49 angeschlossen. In Fig. 3 ist 1,2... 7,0 oder schließlich 7,0... 5,6 sein; die erste das Schaltbild der Steueranordnung 20 im einzelnen Zuordnung dieser Reihenfolge wird vorzugsweise an 5 wiedergegeben. Ein am Ausgang der Steueranord-Hand eines modulo-TV-Zählers bestimmt. Bei fester. nung 20 auftretendes Ausgangssignal PO ist das Ein-Prioritätszuordnung verbleibt der Zählerstand dieses gangssignal für die Flip-Flop-Schaltung 47 des Flip-Zählers stets auf einem fest vorgewählten Wert, so Flop-Ausgangsregisters. In entsprechender Weise ist daß die Zugangssteueranordnung mit einer ganz ein Ausgangssignal P7, das am Ausgang der Steuerbestimmten, stets gleichen Reihenfolge der Zuord- io einheit 27 erscheint, an den Eingang der Flip-Flopnungen arbeitet, bei der stets derselbe Benutzer Schaltung 40 angelegt. Da die Flip-Flop-Schaltung 40 vorrangig gegenüber anderen, niedriger eingestuften die Zuordnungsziffer 7 trägt, ist auch das Ausgangs-Benutzern Zugang zu einer bestimmten Einheit des signal dieser Flip-Flop-Schaltung mit dem Signal-Zentralspeichers erhält. Bei zyklisch umlaufender namen QPl bezeichnet. Dieses Ausgangssignal ist Prioritätszuordnung wechselt dagegen die erste Zahl 15 nicht nur an die Einheit M7, sondern über eine der Reihenfolgen in zyklischer Vertauschung, indem Leitung 40a auch als Rückmeldesignal an den Benutder modulo-N-Zähler nach jeder Zugangsanforde- zer 10 angelegt. In entsprechender Weise . ist das rungsmeldung mindestens eines Benutzers und nach Ausgangssignal der Flip-Flop-Schaltung 47 mit dem erfolgtem Zugang dieses Benutzers vorzugsweise um 1 Signalnamen QPQ (Zuordnungsziffer 0) bezeichnet, erhöht wird. Wird beispielsweise als Anfangspunkt 20 und dieses Ausgangssignal. ist sowohl an die Einfür die Festlegung der Priorität in der Reihenfolge heit MO als auch an den Benutzer 17 als Rückmeldeder Benutzer 10 bestimmt, dann wird nach erfolgtem signal angelegt. Die Schaltung der Steueranordnungen Zugang des Benutzers 10 zu der gewünschten Einheit 20 bis 27 ist so ausgeführt, daß für die Dauer eines der Benutzer 11 als Anfangspunkt in der Reihenfolge Zugangsanforderungssignals nur eines der Signale PO festgelegt. Nach Zugang des Benutzers 11 zu der be- 25 bis Pl wirksam werden kann, wodurch für die Dauer stimmten Speichereinheit wird der Anfangspunkt in einer Speicherzugriffszeit nur eine Zuordnung zwider Reihenfolge auf den Benutzer 12 gelegt usw. Statt sehen dem Zentralspeicher und einem Benutzer durchdieser zyklisch umlaufenden Prioritätszuordnung kann geführt wird.
auch eine feste Prioritätszuordnung vorgesehen sein, Da die Steueranordnungen 20 bis 27 generell gleich
bei der stets der gleiche Anfangspunkt in der 30 aufgebaut sind und, von zyklischer Vertauschung Reihenfolge bestehenbleibt. Es sind außerdem zweier- abgesehen, in gleicher Weise an den Signalkanal 39 lei Betriebsarten zur zyklisch umlaufenden Prioritäts- und an den Steuerkanal 49 angeschlossen sind, ist Zuordnung zwischen den Benutzern 10 bis 13 einerseits in Fig. 3 nur die Steueranordnung 20 teilweise im und zwischen den Benutzern 10 bis 17 andererseits einzelnen genau dargestellt. Insgesamt acht der darvorgesehen. 35 gestellten Baugruppen mit zyklisch vertauschten An-F i g. 3 zeigt eine genauere Ausführung eines Teils Schlüssen an die Kanäle und an die verschiedenen des Blockschaltbilds von Fig. 1, während F i g. 4 Ausgänge bilden bei sonst gleichem Schaltungsaufbau eine Schaltung zur weiteren Aussteuerung der Steuer- je eine Steueranordnung. Die dargestellte Baugruppe anordnung wiedergibt, von denen eine in Fig. 3 der Steueranordnung20 wird für die Zuordnungsdargestellt ist. Wie in F i g. 1 sind die acht Benutzer 10 40 ziffer 0 dann wirksam, wenn beispielsweise eine bis 17 auf der linken Seite von F i g. 3 dargestellt; die Zuordnungsreihenfolge 0,1... 7, 8 festgelegt ist und EinheitMO ist auf der rechten Seite der Fig. 3 gleichzeitig eine Zugangsanforderung von Seiten des angegeben. Ausgänge der Benutzer 10 bis 17 sind Benutzers 17 über die Flip-Flop-Schaltung 37 (Zuordan Eingänge von Flip-Flop-Schaltungen 30 bis 37 nungsziffer 0) besteht. Die dargestellte Baugruppe der angeschlossen. Diese Flip-Flop-Schaltungen bilden 45 Steueranordnung 20 enthält logische Schaltungsariein benutzerseitiges Flip-Flop-Eingangsregister. Ein Ordnungen in Form von acht NAND-Gattern 50 bis Schaltsignal für dieses Eingangsregister gelangt über 57 sowie vier UND-Gattern 58 bis 61, wobei die eine Leitung 38 an die Eingänge der einzelnen Flip- UND-Gatter 58 bis 60 den NAND-Gattern 50 bis 57 Flop-Schaltungen, wenn in die entsprechende Flip- nachgeschaltet sind, während das UND-Gatter 61 den Flop-Schaltung von wenigstens einem der acht Benut- 50 NAND-Gattern 54 bis 57 vorgeschaltet ist.
zer 10 bis 17 eine neue Information eingegeben wer- Der Ausgang des UND-Gatters 60 gibt das Signal
den soll. PO ab, das am Eingang der Flip-Flop-Schaltung
Ein Signalkanal 39 ist über 16 Signalleitungen, die des Ausgangsregisters anliegt. Die zwei Eingänge des mit den acht Ja-Ausgängen und den acht Nein-Aus- UND-Gatters 60 sind mit den Ausgängen der UND-gängen der Flip-Flop-Schaltungen 30 bis 37 verbun- 55 Gatter 58 bzw. 59 verbunden. Die vier Eingänge des den sind. An der ersten Leitung des Signalkanals 39 UND-Gatters 58 sind mit den Ausgängen der NAND-liegt ein aus dem Ja-Ausgang der Flip-Flop-Schaltung Gatter 50 bis 53 verbunden, und die vier Eingänge 30 stammendes Signal QRl an, während das ent- des UND-Gatters 59 sind mit den Ausgängen der sprechende Signal QRl aus dem Nein-Ausgang der NAND-Gatter 54 bis 57 verbunden. Flip-Flop-Schaltung an der zweiten Leitung des 60 Die Eingänge der NAND-Gatter 50 bis 57 sind an Signalkanals 39 anliegt. Schließlich führt die 15. Lei- den Signalkanal 39 angeschlossen, dessen Leitungen tung das Signal QRO aus dem Ja-Ausgang der Flip- Signale QRO bis QRl führen. Ebenso sind die Flop-Schaltung 37, und die 16. Leitung führt das Si- Eingänge der NAND-Gatter 50 bis 57 an den Steuergnal QRO aus dem Nein-Ausgang der gleichen Flip- kanal 49 angeschlossen, dessen Leitungen Signale CO Flop-Schaltung. Zwischen dem Signalkanal 39 und 65 bis Cl führen, die Zählerstände eines modulo-8-Zäheinem speicherseitigen Flip-Flop-Ausgangsregister, das lers 70, 71, 72 von F i g. 4 kennzeichnen. Im einzelnen aus acht Flip-Flop-Schaltungen 40 bis 47 besteht, lie- sind an die NAND-Gatter 50 bis 57 die folgenden gen die Steueranordnungen 20 bis 27. Die Steuer- Eingangssignale angelegt:
NAND-Gatter 53:
Signale CO und QRO;
NAND-Gatter 52:
' Signale CT, QRl und QRO;
NAND-Gatter 51j_
Signale C6, QR6, QRl und QRO;
NAND-Gatter 50:
Signale CS, QRS, QR6, QRl und QRO;
NAND-Gatter 57:
Signal CA und Ausgangs signal des UND-Gatters 61;
NAND-Gatter 56j
Signale C3, QR3 und Ausgangssignal des UND-Gatters 61;
NAND-Gatter 55:
An den Eingängen des NAND-Gatters 93 liegen die Signale QCO, QCX und QCl; an den Eingängen des NAND-Gatters 94 liegen die Signale QCO und QCl; an den Eingängen des NAND-Gatters 95 liegen die Signale QCO und QCl; an den Eingängen des NAND-Gatters 96 liegen die Signale QCl und QCl; an den Eingängen des NAND-Gatters 97 liegen die Signale QCl, QCi; am Eingang des NAND-Gatters 92 liegt das Signal QCl. Das Signal QCO ist das Ausgangssignal
ίο der Flip-Flop-Schaltung 80, das Signal QCl ist das Ausgangssignal der Flip-Flop-Schaltung 87 und das Signal QCT ist das Ausgangssignal der Flip-Flop-Schaltung 88. Inverter 100, 101 und 102 bilden aus den zuletzt genannten Ausgangssignalen die komplementären Signale QCO, QCl und QCl.
Der Signalgeber 105 für die Betriebsweise mit fester Prioritätszuordnung ist mit seinem Ausgang an den Eingang eines zweiten Gatters jeder der Flip-Flop-Schaltungen 80, 87 und 88 angeschlossen. Der
Signale Cl, QRl, QR3 und Ausgangssignal 20 Ausgang eines UND-Gatters 106 ist mit dem Eingang des UND-Gatters 61; des ersten Gatters dieser Flip-Flop-Schaltungen ver-
NAND-Gatter 54· bunden. Eine zum Eingang des UND-Gatters 106
Signale Cl5 QM, QRl, QR3 und Ausgangs- führende erste Eingangsleitung 108 kommt vom Besignale des UND-Gatters 61, an dessen Ein- tnebsartwahJer 74 der bei der Betriebsweise mit gangen die Signale QR4, QRS, QR6, QM und 25 zyklisch umlaufender Pnoritatszuordnung ein Ja-OS 0 anliegen Signal über die Eingangsleitung 108 abgibt. Eme
zweite Eingangsleitung 152 am Eingang des UND-Gatters 106 führt ein Rücksetzsignal für das Flip-Flop-
In F i g. 5 ist in allgemeiner Form eine Baugruppe Eingangsregister, das aus der Fortschalteanordnung 73 dargestellt, wie sie in jeder Steueranordnung achtmal 3° bestand und über das UND-Gatter 106 eine Fortenthalten ist; dabei ist die Art des Anschlusses aller schaltung des Standes des Zählers 70 um +1 bewirkt, Baugruppen an die Kanäle 39 und 49 zu erkennen. wenn an der Eingangsleitung 108 ein Ja-Signal anliegt.
Die in F i g. 4 dargestellte Schaltung enthält einen Wenn dies nicht der Fall ist, arbeitet die Prioritäts-Zähler 70 aus Flip-Flop-Schaltungen 80, 87 und 88, Zuordnungsanordnung in der Betriebsweise mit fester eine Zähleransteuerschaltung 71, einen Decodierer 72, 35 Prioritätszuordnung. Am erwähnten zweiten Gattereine Fortschalteanordnung 73, einen Betriebsartwähler eingang jeder der Flip-Flop-Schaltungen 80, 87 und 88 74 für die Auswahl der Betriebsweise mit zyklisch des Zählers 70 hegen die Signale EXTO, EXTl bzw. umlaufender Prioritätszuordnung sowie einen Signal- EXTl an, die von einer Handeinstellvorrichtung 75 geber 105 für die Betriebsart mit Festpriorität. stammen, die bei der Betriebsweise mit fester Priori-
Von den drei Dual-Flip-Flop-Schaltungen 80, 87 40 tätszuordnung die Festlegung einer bestimmten Rei- und 88 des Zählers 70 ist nur die Flip-Flop-Schal- henfolge durch Festlegung der Zuordnungsziffer mit tung 80 im einzelnen genau dargestellt. Insbesondere der höchsten Priorität gestattet,
bei Fehlen des Signalgebers 74 und bei der alleinigen Den Flip-Flop-Schaltungen des Zählers 70 ist der
Betriebsweise mit zyklisch umlaufender Prioritäts- Decodierer 72 nachgeschaltet, der den Binärcode der Zuordnung können an Stelle der Flip-Flop-Schaltun- 45 Zählerausgangssignale in einen Oktalcode umsetzt, gen 80, 87 und 88 auch einfache Flip-Flop-Schaltungen Am Eingang des Decodierers 72 liegen NAND-(beispielsweise ÄS-Flip-Flop-Schaltungen) verwendet Gatter 110, 111 und 112 sowie UND-Gatter 113, 114 werden. Die Flip-Flop-Schaltung 80 besteht aus UND- und 115. An erste Eingänge des NAND-Gatters 110 Gattern 81 und 82, einem ODER-Gatter 83, einem und des UND-Gatters 113 wird über eine Leitung 116 NOR-Gatter 84 sowie zwei miteinander kreuzweise 5° ein Signal angelegt; bei Fehlen dieses Signals an der gekoppelten NAND-Gattern 85 und 86. Die Flip- Leitung 116 erfolgt innerhalb des Decodierers 72 eine
derartige Umschaltung, daß statt der oktalen Signale C4, C5, C6 und C7 die Signale CO, Cl, C2 bzw. C3 erscheinen, so daß das Auftreten der Signale C4 bis C7 verhindert wird und statt dessen die Signale CO bis C3 erscheinen. Durch diese Umschaltung kann also der Kreis der Benutzer auf vier Benutzer beschränkt werden, wobei die Prioritätszuordnung mit diesen vier
_, «_, o a r r o Benutzern ausgeführt wird. Bei Vorhandensein des
88 ist das Signal JVC2. Das Signal NCO ist das 6° Signals auf der Leitung 116 umfaßt ein Zählzyklus Ausgangssignal eines UND-Gatters 90, das Signal die Oktalzahlen CO bis C7, während der Zählzyklus iVCl ist das Ausgangssignal eines UND-Gatters 91, bei Fehlen des Signals an der Leitung 116 zweimal die und das Signal NCl ist das Ausgangssignal eines Oktalzahlen CO bis C3 umfaßt.
NAND-Gatters 92. Die Eingänge des UND-Gatters 90 Das Signal QCO am Ausgang der Flip-Flop-Schal-
sind mit den Ausgängen von NAND-Gattern 93, 94 65 tung 80 ist an zweite Eingänge des NAND-Gatters 110 bzw. 95 verbunden; die Eingänge des UND-Gatters 91 und des UND-Gatters 113 angelegt. Das Signal ßCl sind mit den Ausgängen von NAND-Gattern 96 und am Ausgang der Flip-Flop-Schaltung 87 ist mit den 97 verbunden. Eingängen des NAND-Gatters 111 und des UND-Gat-
309532/427
Flop-Schaltungen 87 und 88 sind i η entsprechender Weise aufgebaut. Die im Zähler 70 gezeigte herkömmliche Flip-Flop-Bauweise soll nicht näher erläutert werden; sie wird als bekannt vorausgesetzt.
An einem Eingang eines ersten Gatters der Flip-Flop-Schaltung 80 liegt das Signal TVCO; ein Eingangssignal der Flip-Flop-Schaltung 87 ist das Signal NCl, und das Eingangssignal der Flip-Flop-Schaltung
ίο
tersll4 verbunden. Das Signal QC2 am Ausgang der Flip-Flop-Schaltung 88 ist an den Eingang des NAND-Gatters 112 sowie an den Eingang des UND-Gatters 115 angelegt.
Die Ausgänge der Gatter 110 bis 115 sind mit Eingängen von ausgangsseitig liegenden UND-Gattern 120 bis 127 des Decodierers 72 verbunden. Die Ausgangsleitungen der UND-Gatter 120 bis 127, die die Ausgänge des Decodierers 72 bilden, bilden die Leitungen des Steuerkanals 49, der zusammen mit dem Signalkanal 39 zu den Eingängen der Steueranordnungen 20 bis 27 geführt ist.
Unter Vernachlässigung der Steuerung durch das Signal an der Leitung 116 genügen die UND-Gatter 120 bis 127 den folgenden schaltungsalgebraischen Beziehungen (wobei CO das Ausgangssignal des UND-Gatters 120 ist, während C7 das Ausgangssignal des UND-Gatters 127 ist):
CO = QCO ■ QCl Cl = QCQ-QCl Cl = QCQ-QCl C3 = QCQ■QCl C4 = QCQ-QCi C5 = QCO■QCl
C6 = QCQ·QCl C7 = QCO■QCl
QC2,
QCl,
QCl,
QCl,
QC2,
QC2,
"QCl und
QCl.
Durch das in F i g. 3 gezeigte Beispiel kann als die Prioritätsfolge 0, 1,... 7 realisiert werden, an die sich die weiteren Folgen 1, 2 ... 0 sowie 2, 3 ... 1 und schließlich 7, 0 ... 6 anschließen.
Das Flußdiagramm von F i g. 8 zeigt das Verhalten der Anordnung zur Festlegung des Zugangs mehrerer Benutzer zu einer Einheit einer Datenverarbeitungsanlage, die bei der Betriebsart mit fester Prioritätszuordnung eine feste Zuordnung dergestalt durchführt, daß infolge des auf einem bestimmten Stand bleibenden Zählers eine Prioritätsfolge der einzelnen Benutzer hinsichtlich des Zugangs zu der Einheit festgelegt ist, die so lange nicht verändert wird, bis entweder die Prioritätsfolge bei gleichbleibender Reihenfolge neu festgelegt wird, oder bis auf die Betriebsweise mit zyklisch umlaufender Prioritätszuordnung umgeschaltet wird. Bei dieser zuletzt genannten Betriebsweise liegt zwar die gleiche Prioritätsfolge vor, doch wird der Stand des Zählers jeweils nach der Abgabe
ίο eines Zugangsanforderungssignals von einem Benutzer und nach dem Auftreten des Signals, das den erfolgten Zugang anzeigt, um 1 erhöht. Wie aus dem Flußdiagramm von F i g. 8 leicht zu erkennen ist, muß nicht der Benutzer den Zugang erhalten, der bei dem entsprechenden Zählerstand innerhalb der Prioritätsfolge am höchsten eingestuft war. Wenn dieser Benutzer zu diesem Zeitpunkt kein Zugangsanforderungssignal abgibt, dann erhält der unmittelbar nach ihm eingestufte Benutzer Zugang zu der Einheit, falls er ein Zugangsanforderungssignal abgibt. Wenn auch dieser Benutzer kein Zugangsanforderungssignal abgibt, wird der Zugang dem in der Prioritätsfolge nachfolgenden Benutzer ermöglicht usw. Aus F i g. 8 ist also unmittelbar zu entnehmen, daß das hier beschriebene Verfahren und die Anordnung zur Durchführung des Verfahrens durch Programmierung verwirklicht werden kann, doch erfolgt die Verwirklichung zweckmäßigerweise zumindest teilweise durch fest verdrahtete Schaltungseinheiten aus Gründen einer optimalen zeitlichen Anpassung an den vorzugsweise eingesetzten Hochgeschwindigkeitsrechner.
Bei dem durch das Signal CO ausgeführten Zählerstand lautet die Prioritätsfolge PO, Pl... P7; bei dem durch das Signal Cl ausgedrückten Zählerstand lautet die Prioritätsfolge Pl, P2... PO; bei dem durch das Signal C2 ausgedrückten Zählerstand lautet die Prioritätsfolge P2, P3... Pl, und bei dem durch das Signal C7 ausgedrückten Zählerstand lautet die Prioritätsfolge P7, PO... P6.
Hieraus folgen die durch die F i g. 3, 5, 8 ausgewiesenen Zuordnungsgleichungen:
P(O)
P(I)
P(I) P(3) P(4)
PO[CO+ Cl R7 + C6R6R7 + C5 RS R6 Rl + C4 R4 RS R6 Rl + C3 R3 R4 RS R6 Rl + Cl Rl R3 R4 RS WE Wf+ Cl WJR2R3R4 R5R6R7] (Q)
Rl[Cl + CO RQ + C7 Wf RQ + C6R6R7RÖ + CSRSWEWfRQ + C4R4R5R6R7 RO
P(6)
P(7)
P2[C2 + ClPl + COPOPl + Cl Rl RO Rl + C6 R6 Rl RQ + CiWiRSREWfRORi+ C3 W5 R4 RS MWf RQRi] P3[C3+ C2P2+ C1P1P2+ C0PJ>PIpT2+ C7PTPÖP1 + CSRSREWf RQ WiRl+C4R4 RS WEWf Wd Ri Rl] R4[C4 + C3R3+ ClRl W3+ Cl RlWl W5 + CORQRiWl + CeWEWfWÖRiRlM+ CS RS R6 Wf RQ Rl Rl R3] PS[CS + C4P4 + C3P3P4 + C2 P2 P3P4 + Cl ΡΪΡ2 P3 + C7P7PÖPTP2P3P4+ C6 R6 Wf RQ Rl R2 R3 R4] P6[C6+ C5P3 + C4P4P5 + C3 P3 RA RS + Cl Rl R3 Wi + CO RORiWl R3 WiRS+ CTWfRQRl Rl R3R4 RS] R7[C7 + C6R6+ C5R5R6 + C4R4R5R6+ C3R3R4TS + Cl Rl R2R3 RiRS R6 +CO RQ RiR2R3R4R5R6]
Rl+C5R5R6R7RÖRi R2 + C6 R6R7 RQ RlRl
C7i?7J?0PlÄ2P3
R4 + CQ RQ Rl Rl A3 P4 P5 + ClPTpr2P3pr4P5 R6+ C2R2R3RÄR5R6
Die Fortschalteanordnung besitzt drei Eingangsleitungen und vier Ausgangsleitungen. Die erste Eingangsleitüng,· die mit dem Ausgang des ODER-Gatters 140 verbunden ist, führt dann ein den Besetztzustand des Flip-Flop-Eingangsregisters anzeigendes Signal, wenn mindestens eine der Flip-Flop-Schal-
tungen30 bis 37 von Fig. 3 gesetzt ist und somit eine Zugangsanforderung von Seiten mindestens eines der acht Benutzer anzeigt. Die Eingänge des ODER-Gatters 140 sind mit den Ausgängen von NAND-Gattern 143 und 144 verbunden, deren Eingänge wiederum mit den Signalen QRO bis QRl gespeist werden. Mit Hilfe der Gatter wird die Beziehung
QRO + QRl+ ... QRl = QRO QRl ... QR3
+ QR4QR5 ... QRf
realisiert. Eine zweite Eingangsleitung 145 führt dann ein die Beendigung des Speicherzugriffs anzeigendes Signal, wenn ein Speicherzügriffszyklus beendet ist. Diese zweite Eingangsleitung 145 kommt von einer nicht dargestellten Speichersteuereinheit. Die dritte Eingangsleitung 142 führt ein den Besetztzustand des Flip-Flop-Ausgangsregisters anzeigendes Signal, das ebenso wie das obenerwähnte, den Besetztzustand des Eingangsregisters anzeigende Signal dann vorhanden ist, wenn eine der Flip-Flop-Schaltungen 40 bis 47 des Ausgangsregisters von F i g. 3 besetzt ist und anzeigt, welche Steueranordnung Zugang zum Speicher erhält oder erhalten hat. Über ein ODER-Gatter 142 von F i g. 3 werden die Ausgangssignale QPO bis QPl der Flip-Flop-Schaltungen des Ausgangsregisters in einer ODER-Verknüpfung kombiniert, so daß sie das den Besetztzustand des Ausgangsregisters anzeigende Signal an der Leitung 142 bilden.
Die erste Ausgangsleitung 38 der Fortschalteanordnung 73, an der das Eingangsregister-Schaltsignal anliegt, ist. mit den Schalteingängen der Flip-Flop-Schaltungen 30 bis 37 des Eingangsregisters verbunden, wie oben bereits erwähnt wurde und wie am Beispiel der Flip-Flop-Schaltung 30 von F i g. 6 im einzelnen zu erkennen ist. Die zweite Ausgangsleitung führt das Eingangsregister-Rücksetzsignal, das als Zählerfortschaltesignal am Eingang des UND-Gatters 106 bereits bekannt ist; dieses Rücksetzsignal dient zur Lösung des Eingangsregisters, wie es am Beispiel von Fig. 4 zu erkennen ist.
Ein Ausgangsregister-Schaltsignal an der Ausgangsleitung 141 aus der Fortschalteanordnung 73 dient analog zum Eingangsregister-Schaltsignal als Schaltsignal an den Eingängen der Flip-Flop-Schaltungen 40 bis 47 des Ausgangsregisters. Schließlich bewirkt ein Ausgangsregister-Rücksetzsignal auf einer vierten Ausgangsleitung 151 die Löschung des Ausgangsregisters in der Weise, in der das Eingangsregister-Rücksetzsignal die Löschung des Eingangsregisters bewirkte.
Die Signalfolge von und zu der Fortschalteanordnung 73 ist im Zeitdiagramm von Fig. 7 wiedergegeben. Beim oder bereits vor dem Erscheinen eines Zugangsanforderungssignals von Seiten eines Benutzers erscheint an der Leitung 38 das Eingangsregister-Schaltsignal, wie dies bis zum Zeitpunkt 200 in F i g. 7 angegeben ist. Da das das Ende des Zugangs anzeigende Signal noch vorhanden ist, kann jedoch bis zum Zeitpunkt 201 keine Erfüllung dieser Zugangsanforderung durchgeführt werden. Im Zeitpunkt 201 endet das die Beendigung des Zugangs anzeigende Signal an der Leitung 145. Das den Besetztzustand des Ausgangsregisters anzeigende Signal an der Leitung 142 erscheint ebenfalls im Zeitpunkt 201. Entsprechend verschwindet das Eingangsregister-Schaltsignal am Zeitpunkt 200. Das den Besetztzustand des Eingangs-
registers anzeigende Signal am Ausgang des ODER-Gatters 140 hat zumindest ab dem Zeitpunkt 200 einen hohen Signalwert. Das Ausgangsregister-Schaltsignal an der Leitung 141 erscheint folgerichtig ab dem Zeitpunkt 200, damit ein entsprechendes Prioritätssignal P in das Ausgangsregister gelangen kann; das Ausgangsregister-Schaltsignal verschwindet im Zeitpunkt 201. Mit Hilfe eines kurzen Impulses 202 des Eingangsregister-Rücksetzsignals ab dem Zeitpunkt 201 an der Leitung 152 wird nun anschließend das Eingangsregister gelöscht. Eine Löschung des Ausgangsregisters mit Hilfe eines kurzen Impulses 203 des Ausgangsregister-Rücksetzsignals auf der Leitung 151 erfolgt erst nach Wiedererscheinen des die Beendigung des Zugangs anzeigenden Signals im Zeitpunkt
204. Nun erscheint an der Leitung 141 wieder das Ausgangsregister-Schaltsignal, während infolge der Löschung des Ausgangsregisters das den Besetztzustand des Ausgangsregisters anzeigende Signal verschwindet.
Infolge dieses zeitlichen Ablaufs und der zyklisch vertauschten Anschlüsse der Steueranordnungen nach F i g. 5 wird gewährleistet, daß jeweils nur eine der Ausgangsleitungen der Flip-Flop-Schaltungen 40 bis 47 des Ausgangsregisters ein Ja-Signal führt, das denjenigen Benutzer anzeigt, der den Zugang zum Speicher erhält. Wie oben bereits erwähnt wurde, dient dieses Signal gleichzeitig als Rückmeldesignal zum entsprechenden Benutzer, damit angezeigt wird, daß eine Datenübertragung zwischen ihm und dem Speicher nunmehr eingeleitet werden kann.
Zur Wirkungsweise der beschriebenen Anordnung ist noch hinzuzufügen, daß angenommen sei, es hätten sich bis zum Zeitpunkt 200 von F i g. 7 einige der Benutzer 10 bis 17 um einen Zugang zum Zentralspeicher bemüht, indem sie ein entsprechendes Zugangsanforderungssignal R zum Eingang der ihnen zugeordneten Flip-Flop-Schaltung des Eingangsregisters sandten. Im Zeitpunkt 200 erfolgt nun die Prioritätswahl mit Hilfe einer der Steueranordnungen 20 bis 27 von F i g. 3. Aus diesem Grund erhalten die Flip-Flop-Schaltungen des Ausgangsregisters ab dem Zeitpunkt 200 bis zum Zeitpunkt 201 das Ausgangsregister-Schaltsignal zum Setzen der Flip-Flop-Schaltung des Ausgangsregisters mit der Prioritätsziffer P.
Nach Erstellen der Prioritätsziffer und ihrer Speicherung im Ausgangsregister zur Auswahl der betreffenden Speichereinheit und/oder Zurückmeldung und Durchschaltung für den Datenfluß zwischen dem bevorzugten Benutzer und der gewünschten Einheit erfolgt der Impuls 202 zum Rücksetzen des Eingangsregisters, der gleichzeitig als Fortschalteimpuls für den Zähler 70 verwendet wird, falls die Anordnung auf die Betriebsart mit zyklisch umlaufender Prioritätszuordnung eingestellt ist. Demgemäß liefert der Zähler ab sofort über den Decodierer?? auf dem Steuerkanal 49 den um 1 erhöhten Zählerstand, der für die nächste Zuordnung verwendet werden soll. War die Prioritätsfolge vor der Zählerfortschaltung beispielsweise PO, Pl... P6, Pl, dann ist sie nach der Fortschaltung des Zählers Pl, P2... Pl, PO.
Hierzu 2 Blatt Zeichnungen

Claims (10)

11. Anordnung nach einem der Ansprüche 2 Patentansprüche: bis 10, gekennzeichnet durch eine Handeinstell vorrichtung (75) zur Einstellung des Zählers (70)
1. Verfahren zur Festlegung des Zugangs von auf einen bestimmten Anfangszustand,
mehreren Benutzern zu einer Einheit einer Daten- 5
Verarbeitungsanlage, insbesondere einem Speicher,
dadurch gekennzeichnet, daß eine
gleichbleibende Reihenfolge zwischen den Benutzern (10 bis 17) festgelegt wird, daß ein Zählzyklus
vorgesehen wird, der nach jedem Zugang eines io
Benutzers (10 bis 17) zu der Einheit (MO bis Ml) Die Erfindung bezieht sich auf ein Verfahren zur
weitergeschaltet wird, und daß jedem Stand des Festlegung des Zugangs von mehreren Benutzern zu
Zählzyklus ein anderer Anfangspunkt für die einer Einheit einer Datenverarbeitungsanlage, insbe-
Festlegung der Prioritäten in der Reihenfolge sondere einem Speicher, und auf eine Anordnung zur
zugeordnet wird. 15 Durchführung des Verfahrens.
2. Anordnung zur Durchführung des Verfahrens Bei digitalen Datenverarbeitungsanlagen ist es oft nach Anspruch 1, gekennzeichnet durch einen erwünscht, bestimmte Einheiten, beispielsweise beZähler (70) mit einem Fortschalteeingang, der stimmte Speicherbereiche oder Speichereinheiten, für von einer Fortschalteanordnung (73) gespeist wird, mehrere Benutzer zugänglich zu machen. Wenn nun die nach jedem Zugang eines Benutzers (10 bis 17) 20 mehrere Benutzer gleichzeitig einen Zugriff auf die zu der Einheit (MO bis M7) den Zähler weiter- bestimmte Einheit ausüben wollen, dann entsteht das schaltet und durch eine Steueranordnung (20 bis Problem, welche Benutzer zu welcher Zeit Zugang 27) zur Steuerung des Zugangs der Benutzer (10 zu der Einheit erhalten und in welcher Reihenfolge bis 17) zu der Einheit (MO bis M7) entsprechend den anderen Benutzern der Zugang ermöglicht wird, dem Zählerstand. 25 Es ist versucht worden, dieses Problem dadurch zu
3. Anordnung nach Anspruch 2, dadurch ge- lösen, daß den Benutzern eine bestimmte Priorität kennzeichnet, daß bei N Benutzern der Zähler (70) zugeordnet wurde, die entsprechend der Bedeutung die Zählkapazität N hat. des jeweiligen Benutzers festgelegt wurde. Die ein-
4. Anordnung nach Anspruch 2 oder 3, dadurch zelnen Benutzer stehen also in einem hierarchischen gekennzeichnet, daß die Steueranordnung (20 bis 3° Verhältnis zueinander, so daß Benutzer mit hoher 27) eine logische Schaltungsanordnung (50 bis 60) Priorität bevorzugt Zugang zu der bestimmten zur Festlegung der gleichbleibenden Reihenfolge Einheit erhalten, während Benutzer mit niedrigerer enthält. Priorität erst dann Zugang erhalten, wenn die von
5. Anordnung nach Anspruch 4, dadurch ge- den prioritätshöheren Benutzern kommenden Zukennzeichnet, daß an Eingänge der logischen 35 gangsanforderungen erfüllt worden sind. Die Benutzer Schaltungsanordnung (SO bis 60) dem Zählerstand stehen also in einer festen Rangordnung zueinander, entsprechende Signale und von den Benutzern (10 in der sie Zugang zu der bestimmten Einheit erhalten, bis 17) erzeugte Zugangsanforderungssignale [J? (0) Der Nachteil einer solchen festen Prioritätszuordnung bis R(T)] angelegt sind und daß die logische besteht jedoch darin, daß die prioritätsniedrigeren Schaltungsanordnung (50 bis 60) Freigabesignale 40 Benutzer nur sehr selten Zugang zu der gewünschten für die Freigabe des Zugangs, abhängig von der Einheit erhalten, weil die prioritätshöheren Benutzer festgelegten gleichbleibenden Reihenfolge und den stets bevorzugt behandelt werden; dies kann so weit angelegten Signalen, erzeugt. gehen, daß nur mehr die prioritätshöheren Benutzer
6. Anordnung nach Anspruch 5, gekennzeichnet behandelt werden und daß die prioritätsniedrigeren durch Ausgangsschaltungen (40 bis 47), die von 45 Benutzer nicht an die Reihe kommen.
den Freigabesignalen derart gesteuert werden, daß Der Erfindung liegt die Aufgabe zugrunde, ein
sie den Benutzern (10 bis 17) anzeigen, welchem Verfahren und eine Anordnung der eingangs angege-
Benutzer (10 bis 17) Zugang erteilt wird. benen Art anzugeben, mit deren Hilfe eine bessere
7. Anordnung nach Anspruch 6, dadurch ge- Aufteilung der Zugangszeiten mehrerer Benutzer zu kennzeichnet, daß die Ausgangsschaltungen (40 5° einer bestimmten Einheit einer Datenverarbeitungsbis 47) Flip-Flop-Schaltungen sind. anlage auf die einzelnen Benutzer erreicht wird.
8. Anordnung nach einem der Ansprüche 5 bis 7, Erfindungsgemäß wird diese Aufgabe dadurch gekennzeichnet durch Eingangsschaltungen (30 bis gelöst, daß eine gleichbleibende Reihenfolge zwischen 37) zur Übertragung der Zugangsanforderungs- den Benutzern festgelegt wird, daß ein Zählzyklus signale [R(O) bis R(7)] zu der logischen Schaltungs- 55 vorgesehen wird, der nach jedem Zugang eines anordnung (50 bis 60). Benutzers zu der Einheit weitergeschaltet wird, und
9. Anordnung nach Anspruch 8, dadurch ge- daß jedem Stand des Zählzyklus ein anderer Anfangskennzeichnet, daß die Eingangsschaltungen (30 punkt für die Festlegung der Prioritäten in der bis 37) Flip-Flop-Schaltungen sind. Reihenfolge zugeordnet wird.
10. Anordnung nach einem der Ansprüche 2 bis 9, 6o Eine erfindungsgemäße Anordnung zur Durchfühdadurch gekennzeichnet, daß mehrere Einheiten rung des genannten Verfahrens ist gekennzeichnet (MO bis M7) vorgesehen sind, daß für jede Einheit durch einen Zähler mit einem Fortschalteeingang, eine Steueranordnung (20 bis 27) vorhanden ist der von einer Fortschalteanordnung gespeist wird, und daß mehrere Benutzer (10 bis 17) mit jeder die nach jedem Zugang eines Benutzers zu der Steueranordnung (20 bis 27) derart in Verbindung 65 Einheit den Zähler weiterschaltet, und durch eine stehen, daß ein oder mehrere Benutzer (10 bis 17) Steueranordnung zur Steuerung des Zugangs der gleichzeitig Zugang zu mehreren Einheiten (MO Benutzer zu der Einheit entsprechend dem Zählerbis M7) haben können. stand.
DE19702031040 1969-06-24 1970-06-23 Verfahren zur festlegung des zugangs von mehreren benutzern zu einer einheit einer datenverarbeitungsanlage und anordnung zur durchfuehrung des verfahrens Pending DE2031040B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US83607169A 1969-06-24 1969-06-24

Publications (2)

Publication Number Publication Date
DE2031040A1 DE2031040A1 (de) 1971-01-21
DE2031040B2 true DE2031040B2 (de) 1973-08-09

Family

ID=25271165

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702031040 Pending DE2031040B2 (de) 1969-06-24 1970-06-23 Verfahren zur festlegung des zugangs von mehreren benutzern zu einer einheit einer datenverarbeitungsanlage und anordnung zur durchfuehrung des verfahrens

Country Status (8)

Country Link
US (1) US3573856A (de)
JP (1) JPS569740B1 (de)
BE (1) BE752244A (de)
DE (1) DE2031040B2 (de)
FR (1) FR2051247A5 (de)
GB (1) GB1315711A (de)
NL (1) NL7009276A (de)
ZA (1) ZA703649B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699524A (en) * 1970-08-10 1972-10-17 Control Data Corp Adaptive data priority generator
US3676860A (en) * 1970-12-28 1972-07-11 Ibm Interactive tie-breaking system
US3979727A (en) * 1972-06-29 1976-09-07 International Business Machines Corporation Memory access control circuit
JPS5014246A (de) * 1973-06-06 1975-02-14
GB1442078A (en) * 1973-07-21 1976-07-07 Ibm Data handling system
US4017841A (en) * 1973-11-23 1977-04-12 Honeywell Inc. Bus allocation control apparatus
JPS5434500B2 (de) * 1973-12-30 1979-10-27
JPS5439101B2 (de) * 1975-02-03 1979-11-26
US4009470A (en) * 1975-02-18 1977-02-22 Sperry Rand Corporation Pre-emptive, rotational priority system
US4130864A (en) * 1976-10-29 1978-12-19 Westinghouse Electric Corp. Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request
US4121285A (en) * 1977-04-01 1978-10-17 Ultronic Systems Corporation Automatic alternator for priority circuit
JPS54140845A (en) * 1978-04-24 1979-11-01 Nippon Telegr & Teleph Corp <Ntt> Priority selector circuit
US4229792A (en) * 1979-04-09 1980-10-21 Honeywell Inc. Bus allocation synchronization system
US4232294A (en) * 1979-04-30 1980-11-04 Control Data Corporation Method and apparatus for rotating priorities between stations sharing a communication channel
JPS56121126A (en) * 1980-02-26 1981-09-22 Toshiba Corp Priority level assigning circuit
US4322849C1 (en) * 1980-04-14 2002-03-05 Frank A Calabrese Data relay system
DE3107871C2 (de) * 1981-03-02 1982-11-18 Computer Gesellschaft Konstanz Mbh, 7750 Konstanz Verfahren und Schaltungsanordnung zur Steuerung des Datentransports zwischen einzelnen Funktionseinheiten einer Datenverarbeitungsanlage
US4554628A (en) * 1981-08-17 1985-11-19 Burroughs Corporation System in which multiple devices have a circuit that bids with a fixed priority, stores all losing bids if its bid wins, and doesn't bid again until all stored bids win
US4481583A (en) * 1981-10-30 1984-11-06 At&T Bell Laboratories Method for distributing resources in a time-shared system
WO1984000220A1 (en) * 1982-07-02 1984-01-19 Western Electric Co Programmable priority arbitration system
DE3340123A1 (de) * 1983-11-05 1985-05-15 Helmut Dipl.-Inform. 5860 Iserlohn Bähring Kommunikationseinheit zur kopplung von mikrorechnern
US5032984A (en) * 1988-09-19 1991-07-16 Unisys Corporation Data bank priority system
US5257382A (en) * 1988-09-19 1993-10-26 Unisys Corporation Data bank priority system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3333252A (en) * 1965-01-18 1967-07-25 Burroughs Corp Time-dependent priority system
US3377621A (en) * 1965-04-14 1968-04-09 Gen Electric Electronic data processing system with time sharing of memory
US3449722A (en) * 1966-05-02 1969-06-10 Honeywell Inc Electronic multiprocessing apparatus including common queueing technique
US3513445A (en) * 1966-09-29 1970-05-19 Gen Electric Program interrupt apparatus

Also Published As

Publication number Publication date
BE752244A (fr) 1970-12-01
NL7009276A (de) 1970-12-29
GB1315711A (en) 1973-05-02
DE2031040A1 (de) 1971-01-21
US3573856A (en) 1971-04-06
JPS569740B1 (de) 1981-03-03
ZA703649B (en) 1971-03-31
FR2051247A5 (de) 1971-04-02

Similar Documents

Publication Publication Date Title
DE2031040B2 (de) Verfahren zur festlegung des zugangs von mehreren benutzern zu einer einheit einer datenverarbeitungsanlage und anordnung zur durchfuehrung des verfahrens
DE2451008A1 (de) Datenuebertragungseinrichtung fuer digitale rechenanlagen
EP0031485B1 (de) Prioritätseinrichtung für eine Einheit einer Datenverarbeitungsanlage mit einer Daten-Sammelleitung
DE3209679C2 (de)
DE3015992A1 (de) Programmierbare logische anordnung
DE2928488A1 (de) Speicher-subsystem
DE2252279A1 (de) Verfahren und anordnung zur aenderung der relativen lage wenigstens eines informationsbits in einem datenstrom
DE2148956C3 (de) Datenübertragungssystem
DE1449544A1 (de) Datenverarbeitende Maschine mit ueberlappend abrufbarem Speicherwerk
DE2703559A1 (de) Rechnersystem
DE1805992C3 (de) Einrichtung zur Adressierung von Zwischenspeichern beim Sortieren/Mischen von vorsortierten Datenfolgen
DE2900586C2 (de) Anordnung zum Decodieren von Codewörtern variabler Länge
DE1115488B (de) Datenverarbeitungssystem
DE2210426B1 (de) Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktionseinheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens
DE1954202B2 (de) Elektronische digitale Datenverarbeitungsanordnung
DE2456540C2 (de) Inkrementalwertkodierer
DE1285218B (de) Datenverarbeitungsanlage
EP0012841B1 (de) Spalten- und zeilenadressierbarer Speicher in Serien-Parallel-Serien-Konfiguration
DE2146108A1 (de) Synchrone Pufferanordnung
DE2948340C2 (de) Informationsübertragungsanordnung für die Übertragung jeweils ausgewählter Informationseinheiten
EP0021084B1 (de) Monolithisch integrierter Halbleiterspeicher
DE1085357B (de) Stellenwertverschiebung in Informationswandlern
DE2017879C3 (de) Speicheranordnung mit freiem Zugriff
DE2142948A1 (de) Verfahren und Konverter zur Konvertierung von Daten
DE2325095C3 (de) Anordnung zum Einschreiben der Koordinaten von auf dem Bildschirm eines Sichtgerätes darzustellenden Punkten