DE2047697A1

DE2047697A1 - Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen

Info

Publication number: DE2047697A1
Application number: DE19702047697
Authority: DE
Inventors: Joachim 8190 Wolfratshausen. P Siglow
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1970-09-28
Filing date: 1970-09-28
Publication date: 1972-04-13
Also published as: SE362767B; FR2108044A1; CH538230A; IT938834B; DE2047697B2; BE773183A; NL7113256A; FR2108044B1; US3747003A

Description

SIEMENS AKTIENGESELLSCHAFT München 2, den 2 8.SER 197 Berlin und München nn i ne*nn Witteisbacherplatz

ZÜ4 /gy/

VPA70/2165

Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen

Gegenstand der Erfindung ist eine Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen, bei der die binär codierten Daten durch bestimmte, den einzelnen Schritten oder mehreren Schritten gemeinsam zugeordneten Phasensprünge in der ausgesendeten Trägerfrequenz übertragen werden.

Bei der Übertragung binärer Signale durch eine phasenzustandsmodulierte Trägerfrequenz zeigt sich ein grundsätzlicher Nachteil, nämlich der Empfang ist mehrdeutig. Dies " führt beispielsweise bei einem binären Signal dazu, daß der "O"-Zustand und der "1"-Zustand miteinander vertauscht sein können. Zur eindeutigen Demodulation des Signals auf der Empfangsseite wäre eine Hilfsträgerfrequenz in der Bezugsphase erforderlich. Zwar läßt sich in bestimmten Fällen, vorzugsweise bei der Übertragung binärer Signale der Phasenumkehrmodulation aus dem empfangenen Trägerfrequenzsignal eine HiIfsträgerfrequenz zurückgewinnen, jedoch ist deren Phasenlage um 180° unbestimmt. Diese Zweideutigkeit überträgt sich unmittelbar auch auf das demodulierte Signal. Bei Phasenmodulationen mit mehr al3 zwei Zuständen erhöht sich die Unbestimmtheit des Empfangs entsprechend, so daß sie z. B. bei vierwertiger Phasenmodulation vierdeutig ist. Dieser Nachteil kann bekanntermaßen durch Anwendung der Phasendifferenzmodulation vermieden werden. Bei der Phasendifferenzmodulation werden ei ie zu übertragenden

VPA 9/4-11/1350 Pö/Fdl -2-

209812/0474

Daten nicht durch die Phasenlage der Trägerfrequenzschwingung, sondern durch die Änderung der Phasenlage gekennzeichnet. Hierbei werden beispielsweise bei binärer Modulation die "Nullen" durch je eine Phasenänderung, die "Einsen" dagegen durch keine Phaaenänderung (oder umgekehrt) gekennzeichnet. Bei der vierwertigen Modulation werden je zwei binäre Schritte durch einen Modulationsvorgang ausgedrückt und es bedeutet beispielsweiae

ein Phasensprung um +90 das Schrittpaar (Dibit) "o1" ein Phasensprung um - 90 das Schrittpaar (Dibit) "10" ein Phasensprung um 180° das Schrittpaar (Dibit) "11" und keine Phasenänderung das Schrittpaar (Dibit) "00".

Die Demodulation auf der Empfangsseite erfolgt mit Hilfe eines Taktgenerators, der eine Frequenz erzeugt, die der unmodulierten Trägerschwingung entspricht und auf die empfangene Trägerfrequenz synchronisiert wird. Aus einem Vergleich wird der Phasensprung ermittelt und die entsprechend festgelegte Schrittkombination als Empfangsdaten ausgegeben.

Pur die Demodulation der phasendifferenzmodulierten Datensignale ist ein Demodulator bekannt, der die empfangene Trägerfrequenz an den einen Eingang von zwei Empfangemodulatoren und zwei Rückmodulationsstufen, insbesondere Ringmodulatoren, zuführt. Die Ausgänge der zwei Empfangsmodulatoren sind an den anderen Eingang der zwei Rückmodulationsstufen geschaltet und mit den Ausgangsklemmen der Demodulatoranordnung verbunden. Zwischen die Ausgänge der beiden Empfangsmodulatoren ist eine laufzeitbehaftete Trägergewinnungsschaltung eingeschaltet, die die beiden zugeführten Trägerschwingungen in zwei um ^45° phasenverschobene umsetzt. Die Trägergewinnungsschaltung enthält zwei MischBtufen, denen die Ausgangssignale der beiden Rückmodulationsstufen über phasendrehende Filter und Laufzeitnetzwerke zugeführt werden

VPA 9/411/1350 · - 3 -

209816/0474

(DBP 1198 869).

Die bekannten Schaltungen sind in Analogtechnik aufgebaut. Es sind "LC-Allpaßglieder erforderlich, die in Form von aufwendigen Filtern aufgebaut sind, damit die erforderliche Zeitverzögerung erreicht wird. Weiterhin sind exakt symmetrisch aufgebaute Modulatoren und Phasendrehglleder erforderlich, die für die geforderte Genauigkeit ebenfalls nur in LC-Technik ausgeführt werden.

Es wurde bereits ein digitaler Demodulator für phasendifferenzmodulierte Signale vorgeschlagen, der einen Referenzoszillator besitzt, der so viele Phasen der Referenzfrequenz abgibt, wie Phasenzustände für die Übertragung festgelegt sind. Ein Taktgenerator liefert in der Mitte zwischen zwei Phasensprüngen einen Abtastimpuls von einer zeitlichen Dauer einer Periode deyfempfaqgenen Trägerfrequenz und gibt für diese Zeitdauer einen ersten Speicher frei. Der erste Nulldurchgang der empfangenen Trägerfrequenz während der Dauer des Abtastimpulses bewirkt, daß die Bezugsphase des Referenzoszillators, die mit der Trägerfrequenz übereinstimmt, in den ersten statischen Speicher binär eingespeichert wird. Kurz vor dem nächsten Abtastimpuls wird der Inhalt des ersten Speichers in einen zweiten statischen Speicher übernommen. Ein Decodierer bildet die Differenz der Speicherinhalte und gibt die entsprechend der Codierung dem Differenzwert (Phasensprung) zugeordneten Schritte am Ausgang ab.

Aufgabe der Erfindung ist es, einen digitalen Demodulator für phasendifferenzmodulierte Datensignale aufzuzeigen, der im Aufbau besonders einfach ist und mit den im Handel erhältlichen digitalen Baustufen in einer integrierten Schaltkreistechnik aufgebaut werden kann.

Die Lösung der Aufgabe besteht darin, daß ein Referenzoszil-VPA 9/411/1350 - 4 -

209816/0474

lator angeordnet ist, der bei n-wertiger Phasendifferenzfflodulation eine Frequenz abgibt, die den η-fachen Wert der Trägerfrequenz aufweist, daß ein Frequenzteiler angeordnet ist, der die Referenzfrequenz mit Hilfe von binären Teilerstufen auf die Trägerfrequenz teilt, daß im mittleren Bereich eines Modulationsabschnittes vom Nulldurchgang der mit den Phasensprüngen modulierten Trägerschwingung ein Abfrageimpuls abgeleitet wird, daß der Abfrageimpuls die binären Zustände der Teilerstufen dem Decodierer eingibt, daß der Decodierer das binäre Datensignal zurückbildet, und daß nach Übernahme der binären Zustände in den Decodierer die abgefragten Teilerstufen des Frequenzteilers in die Stellung gesteuert werden, die gemäß der Codierung dem Phasenzuetand der Trägerschwingung zum Zeitpunkt des Abfrageimpulses entspricht.

Mit digitalen Baustufen läßt sich die Phase der empfangenen Trägerschwingung direkt ohne Umsetzung in das Basis-band auswerten. Der digitale Demodulator ersetzt die statischen Speicher durch einen einzigen dynamischen Speicher, in dem jeweils die Phasenlage des vorangegangenen Modulationsabschnittes gespeichert ist. Für den dynamischen Speicher wird ein Teil des Frequenzteilers verwendet, der dem Referenzoszillator nachgeschaltet ist. Der einfache Aufbau des Demodulators ermöglicht eine besonders einfa, ehe Schaltungsanordnung für den nachgeschalteten Decodierer. Der Demodulator läßt sich auf einfache Weise für den Empfang einer größeren Anzahl von Phasensprüngen erweitern. Der Demodulator ist kompatibel, so daß lediglich durch geringfügige Änderungen der Empfang von phasendifferenzmodulierten Signalen, die von anderen, nicht zum Übertragungssystem gehörenden Sendern ausgesendet werden, möglich ist.

Der digitale Demodulator ist gleichermaßen anwendbar für die VPA 9/411/1350 - 5 -

209818/0A7A

differenziell-kohärente Demodulation und die Mittelwertkohärente Demodulation.

Beim Demodulationsverfahren nach dem differentiell-kohärenten Prinzip wird die in einem phasendifferenzmodulierten Datensignal enthaltene Information aus dem Unterschied der Trägerschwingungsphasen in zwei aufeinanderfolgenden Modulationsabschnitten gewonnen, während beim Mittelwert-kohärenten Prinzip die Information aus dem Unterschied zwischen der innerhalb eines Modulationsabschnittes empfangenen Phase und der Phase, die für den vorangeganenen Modulationsabschnitt als Mittelwert aus den bis dahin empfangenen Phasen abgeleitet wurde, zurückgewonnen wird.

Einzelheiten der Erfindung werden anhand von vorteilhaften Ausführungsbeispielen und Zeitdiagrammen, die in den Figuren dargestellt sind, erläutert.

Figur 1 zeigt einen Demodulator nach dem Prinzip der Mittelwertkohärenten Demodulation.

Figur 2a zeigt die Arbeitsweise des dynamischen Speichers und die den Phasenwerten zugeordneten Zeitbereiche. Figur 2b zeigt in einer Tabelle den Zusammenhang zwischen der Stellung des dynamischen Speichers, dem zugehörigen Phasenwert und den vom Decodierer abgegebenen Daten. Figur 3 zeigt ein Zeitdiagramm zu Figur 1. Figur 4 zeigt den Demodulator nach dem Prinzip der differentiell-kohärenten Demodulation.

Figur 1 zeigt einen Demodulator nach dem Mittelwert-kohärenten Demodulationsprinzip für den Empfang eines achtwertig phasendifferenzmodulierten Trägerfrequenzsignals. Der Referenzoszillator RO besteht aus einem quarzstabilisierten Oszillator RG einer Synchroniaierschaltung SS und einem ersten Frequenz-

VPA 9/411/1350 - 6 -

2Q9816/Q474

teiler FT1, der die Frequenz des Oszillators auf die n-fache Trägerfrequenz teilt, wenn η die Anzahl der im Empfangssignal möglichen Phasensprünge ist. Der Oszillator RG gibt eine Rechteckschwingung ab, so daß auf einfache Weise die Phasenkorrektur durch die Synchronisierschaltung und die Frequabteilung mit bistabilen Kippstufen erfolgen kann. Der für die Demodulation unbedingt erforderliche zweite Frequenzteiler FT2 besteht aus den Kippstufen K1, K2 und K3. Am Ausgang der Kippstufe K3 entsteht die Trägerfrequenz. Die drei Kippstufen bilden einen dynamischen Speicher SP. Der Decodierer DC besteht aus den beiden Halbaddierern HA1 und HA2, die als Exklusiv-ODER-Gatter ausgeführt sein können. Über die Gatter G1, G2 und G 3 erfolgt die Abfrage des dynamischen Speichers, wobei die in den Parallel-Serien-Umsetzer PSIJ, der aus den Kippschaltungen K4 bis K7 aufgebaut ist, eingegebenen binären Daten bereits decodiert sind. Der Bit-Takt BT schiebt die eingegebenen binären Zustände weiter, so daß an der Ausgangsklemme A die übertragenen binären Daten entstehen.

Figur 2a zeigt die Arbeitsweise des dynamischen Speichers in einem Zeitdiagramm. Es sind jweils die Ausgänge der drei Kippstufen K1, K2 und K3 dargestellt, deren binäre Ausgangssignale am Decodierer anliegen. In der letzten Zeile ist die Flanke der Trägerschwingung am Ausgang des Gatters G dargestellt, die den Abfrageimpuls auslöst. Je nach der Stellung der drei Kippstufen wird der entsprechende Phasenwert eingespeichert. Die Zeitbereiche von ti bis t9 kennzeichnen die verschiedenen Phasenwerte. Die mit ti bis t9 bezeichneten Zeitpunkte zeigen die Eckpunkte des jeweiligen Empfangsspielraumes, dessen Mitte den Sollzeitpunkt angibt.

Die Tabelle in Figur 2b zeigt den Zusammenhang zwischen Phasenwert ^t, Zeitbereich t und Stellung der Kippstufen K1, K2 und K3.

VPA 9/411/1350 - 7 -

209816/0474

Die letzten drei Spalten auf der rechten Seite der Tabelle zeigen das Ausgangssignal des Decodierers. Die Spalten al a2 und a 3 zeigen die Bits, die einem Phasensprung zugeordnet sind. So ist beispielsweise den drei Bits (Tribit) "010" ein Phaaensprung von +45 zugeordnet, während dem Tribit "000" ein -90°-Phasensprung zugeordnet ist. Bei der Zuordnung der Bits zu den Phasensprüngen handelt es sich um einen sogenannten Gray-Code, bei dem jede nachfolgende Bitkombination nur in einem Bit sich von der vorhergehenden Bitkombination unterscheidet. Da bei starken Störungen meist ein Phasensprung in dem davorliegenden oder in dem nachfolgenden Phasensprungwert gefälscht wird, ergibt die Anwendung eines Gray-Codes den Vorteil, daß lediglich eines der drei Bit falsch sein&ann.

Zur Erzeugung der in den Spalten al, a2 und a3 angegebenen Bitkombinationen muß der Decodierer den binär im dynamischen Speicher enthaltenen Phasenwert nach folgenden Segeln verknüpfen :
al = K2 0 Κ3ϊ
a2 = K3j

a3 = KI@ K2;

Q ...bedeutet Addition modulo 2.

Pur andere Zuordnungen von Bitkombinationen und Phasensprüngen ergeben sich andere, ähnlich einfache Verknüpfungen.

Die Decodierung wird mit den in Figur 1 eingeordneten beiden Halbaddierern HA1 und HA2 gelöst. Der in Figur 2a zum Zeitpunkt der positiven Planke der Trägerschwingung auftretende Abfrageimpuls findet im Zeitbereich t4 bis t5 den dynamischen Speicher in der Stellung "001" vor; das entspricht einem Phasenwert von 135 . Der Decodierer gibt zum Zeitpunkt der Abfrage die binäre Bitkombination "111" in den Parallel Serien-Umsetzer ein. Die Referenzfrequenz oder die Träger-

VPA 9/411/1350 - 8 -

209816/0474

schwingung wird um einen konstanten Phasenwert von 22,5° verschoben, damit die Abfrage des dynamischen Speichers in der Mitte eines Zeitbereiches erfolgt und nicht mit einer Planke zusammenfällt.

In der Figur 1 wird die empfangene phasendi fferenzmodulierte Trägerschwingung am Eingang E einem Begrenzerverstärker BV zugeführt, der eine Rechteckschwingung bildet. Damit ist die Phasenmodulation am Ausgang des Begrenzers nur mehr in den Nulldurchgängen des trägerfrequenten Signals enthalten. Der Schritt-Takt der Modulationsabschnitte, Symboltakt ST genannt, öffnet etwa in der Mitte des Modulationabschnittes das Gatter G. Die nächstfolgende positive Planke des begrenzten Trägersignals, die der Phase O⁰ der Tragerschwingung entspricht, löst in der Impulsstufe AT einen Abfrageimpuls aus. Der Symboltakt ST und der Bit-Takt BT werden vom quarzstabilisierten Oszillator RG über Teilerstufen abgeleitet und in der Phase durch Synchronisiereinrichtungen korrigiert. Verglichen mit der Symboltaktfrequenz ist eine hohe Trägerfrequenz vorteilhaft, da dann der Abfragezeitpunkt des dynamischen Speichers nur wenig von der Mitte des Modulationsabschnittes abweicht. Es wird hier das Referenzsignal vom Empfangssignal abgetastet.

Der Abfrageimpuls öffnet die Gatter G1, G2 und G3 und steuert die Kippstufen K4, K5 und K6 dee Parallel-Serien-Umsetzers PStT in die vom Decodierer ausgegebenen binären Zustände. Erfolgt in die Kippstufe K4 keine Eingabe, so wird mit fest eingestellter Vorspannung eine binäre "1" eingegeben. Der Abfrageimpuls gelangt über die Verzögerungsstufen VS an die Kippatufen K1 bis K3 des dynamischen Speichers. Der Impuls

VPA 9/411/1350 - 9 -

20981

stellt die Kippstufen auf die Phase der Trägerschwingung zum Zeitpunkt des Abfrageimpulses, nämlich auf den Phasenwert 0° ein. Der Impuls für die Rückstellung des dynamischen Speichers auf die Trägerphase 0 kann auch von der Rüciflanke des Abfrageimpulses oder von der ersten negativen Planke der begrenzten Trägerschwingung während eines Symboltaktimpulses abgeleitet werden. Auch Zeitglieder, wie beispielsweise monostabile Kippschaltungen, sind für die Verzögerung des Rückstellimpulses ausreichend. Die Referenzfrequenz, deren Phasenlage vom vorhergehenden Abfragevorgang vorgegeben ist, beträgt ein ganzzahliges Vielfaches der Trägerfrequenz. Bei einem acht-wertigen System erhält die Referenzfrequenz den achtfachen Wert der Trägerfrequenz. Durch die drei Kippstufen K1 bis K3 sind die acht unterschiedlichen Phasenwerte, wie in Figur 2a und 2b gezeigt, definiert.

Der im Abfragezeitpunkt abgefragte Phasenwert ist gleich der Phasendifferenz, da der AbfrageZeitpunkt die Phase 0° des empfangenen Signals bedeutet. Nach dem Abfragevorgang wird die Phase der Trägerschwingung zwangsweise in den dynamischen Speicher eingegeben. Da der Frequenzteiler anschließend wieder von der Referenzfrequenz angesteuert wird, bleibt die eingespeicherte Phase erhalten und dient beim nächsten Abfragezeitpunkt als Referenzphase. Dieser Vorgang stellt eine dynamische Speicherung dar. Die zwangsweise Eingabe der Trägerphase in den dynamischen Speicher erfolgt über die bei bekannten Kippschaltungen vorgesehenen Reset- bzw. Clear-Eingänge. Das Verzögerungsglied VS erzeugt eine Verzögerung der Rückstellung um 1/8 Periode der Trägerfrequenz.

Figur 3 zeigt ein Impulsdiagramm zu Figur 1. Die Zeilen des Impulsdiagrammes sind mit Ziffern und Buchstaben

VPA 9/411/1350 - 10 -

209816/0474

versehen, die in der Figur 1 an den Stellen eingetragen sind, an denen diese Impulszüge auftreten. Das Zeitdiagramm zeigt einen AbfrageZeitpunkt und den Zeitpunkt der Einspeicherung der Trägerphase. Die Zeitbereiche ti bis t9, die in Figur 2a erläutert wurden, sind ebenfalls im Zeitdiagramm eingetragen. Die Abfrage erfolgt zuo Zeitpunkt t10, da dann eine positive Flanke der begrenzten Trägerschwingung (Zeile 6) auftritt. Der Sollzeitpunkt der Abfrage ist mit t11 bezeichnet. Es entsteht eine Ablage von d. Der-Empfangsspielraum hat die Zeitdauer von t4-t5.

Die ankommenden phasendifferenzmodulierten Trägerschwingungen sind infolge der Bandbegrenzung und durch Störeinflusse der übertragungsleitung mit Abwe ichungen tob Sollzeitpunkt ihres Eintreffens behaftet, ähnlich den Telegrafieverzerrungen von Datensignalen nach der Demodulation, die binär moduliert übetiagen worden sind. Die Ablage d im Abtastzeitpunkt ttO gemessen, kann als Regelgröße für eine der bekannten Synchronisierschaltungen dienen. Nach einer häufig angewendeten Methode geschieht die Korrektur fortlaufend in kleinen oder der Größe der Abweichung d proportionalen Schritten, lach einer anderen bekannten Synchronisiere chaltung erfolgt eine Korrektur erst dann, wenn während einer gewissen Zeitdauer eine einseitige Ablage festgestellt wurde. Die Größe der Korrekturschritte muß i,^nmer klein sein gegenüber der Größe der mit Hilfe der

VPA 9/411/1350 - 11 -

209816/0474

Referenzfrequenz festgelegten Zeitbereiche für die Phasenwerte (vergl. Figur 2a). Gleichzeitig lassen sich aus der Ablage Regelkriterien für den Anschluß eines adaptiven Entzerrers ableiten. Der phasensynchronisierte Referenzoszillator gibt somit eine quasi-kohärente Bezugsphase ab, die aus den Mittelwerten der vorhergehenden Abfragezeitpunkte entstanden ist. Zeile 1 in Figur 3 zeigt diese Bezugsphase, die den dynamischen Speicher steuert. Die Zeilen 2, 3 und 4 zeigen die Stellung der Kippstufen des Speichers. Zeile 5 zeigt den Symboltakt, der die Mitte des Modulationsabschnittes kennzeichnet und die nächste positive Flanke der Trägerschwingung (Zeile 6) für die Auslösung eines Abfrageimpulses (Zeile 7) freigibt. Der Abfrageimpuls zum Zeitpunkt t!O gibt den Zählerstand des dynamischen Speichers (Zeilen 2, 3, 4) über den Decodierer und die Abfragegatter G1 bis G3 in den Parallel-Serien-Umsetzer ein. Die eingegebene binäre Bitfolge "111" entspricht einem Phasensprung von 135 .

Die Einspeicherung der Trägerphase in den dynamischen Speicher findet mit Hilfe eines Rückstellimpulses (Zeile 8) der zeitlich verzögert nach der Abfrage zum Zeitpunkt t12 gebildet wird, statt. Die Einspeicherung erfolgt eine halbe Trägerschwingung nach dem Abfragezeitpunkt, so daß nicht der Phasenwert 0°, sondern der Phasenwert 180° eingespeichert werden muß, der dem zeitlichen Abstand zwischen Abfrageimpuls und Rückstellimpuls entspricht. In die beiden Kippstufen K1 und K2 wird zum Zeitpunkt t12 zwangsweise die binäre "1" und in die Kippstufe K3 die binäre "0" (vergleiche Figur 2b) eingegeben (Zeilen 2, 3 und 4). Diese Phase, die der Trägerphase 0° entspricht, dient bei der nächsten Abfrage als Referenzphase.

VPA 9/311/1350 - 12 -

209816/CU74

Figur 4 zeigt den Demodulator nach dem differentiell-kohärenten Modulationsprinzip für den Empfang eines achtwertigen phasendifferenzmodulierten Trägerfrequenzsignals. Die Referenzfrequenz wird mit Hilfe eines phasenstarren quarzstabilisierten Oszillators RG, der eine Rechteckschwingung abgibt, und mit Hilfe der Frequenzteilerstufen K8 bis K11 gebildet. Die Referenzfrequenz besitzt den η-fachen Wert der Trägerschwingung, wenn η -Phasenstufen möglich sind. Die dynamische Speicherung, die Decodierung und die Ausgabe der Bitkombinationen erfolgt in gleicher Weise wie in den Figuren 1, 2a, 2b und 3 erläutert. Beim Einspeichern besteht die Forderung, daß die Phase des ankommenden Signals möglichst genau in den dynamischen Speicher übergeben wird. Deshalb werden zum Zeitpunkt des Einspeicherns außer den Kippstufen K1, K2 und K3 auch die Kippstufen K8, K9, K1O und K11 durch Einspeichern einer binären "1" in den Ausgangszustand zurückgestellt. Die Phase wird bei jedem Modulationsabschnitt grundsätzlich neu eingestellt und somit nur für die Dauer eines Modulatioraabschnittes benötigt. Aus diesem Grunde haben die im praktischen Betrieb vorkommenden Frequenzfehler zwischen Referenzoszillator und ankommendem Datensignalträger praktisch keine Bedeutung. Bei einer Trägerfrequenz von 21 kHz, einer Frequenzverwerfung von ^6 Hz und einer Übertragungsgeschwindigkeit von 1200 Baud beträgt der resultierende Phasenfehler nur ungefähr 1,8°. Die beim Abfragevorgang zum Zeitpunkt t10 (Figur 3) vorhandene Ablage d ist in der Referenzphase für die nachfolgende Abfrage in der Mitte des nächsten Modulationsabschnittes enthalten, so daß dann der allgemein nutzbare Empfangsspielraum beeinträchtigt werden kann.

JsL Figuren
11 Patentansprüche

VPA 9/411/1350 - 13 -

209816/0474

Claims

20476

- 13 -

Patentansprüche

1. Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen, bei der die binär codierten Daten durch bestimmte, den einzelnen Schritten oder mehreren Schritten gemeinsam zugeordnete Phasensprünge in der ausgesendeten Trägerfrequenz übertragen werden, dadurch gekennzeichnet, daß ein Referenzoszillator angeordnet ist, der bei n-wertiger Phasendifferenzmodulation eine Frequenz abgibt, die den η-fachen Wert der Trägerfrequenz aufweist, daß ein Frequenzteiler angeordnet ist, der die Referenzfrequenz mit Hilfe von binären Teilerstufen auf die Trägerfrequenz teilt, daß im mittleren Bereich eines Modulationsabschnitts vom Nulldurchgang der mit den Phasensprüngen modulierten Trägerschwingung ein Abfrageimpuls abgeleitet wird, daß der Abfrageimpuls die binären Zustände der Teilerstufen dem Decodierer eingibt, daß der Decodierer das binäre Datensignal zurückbildet und daß nach Übernahme der binären Zustande in den Decodierer die abgefragten Teilerstufen des Frequenzteilers in die Stellung gesteuert werden, die gemäß der Codierung dem Phasenzustand der Trägerschwingung zum Zeitpunkt des Abfrageimpulses entspricht.

2.Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das phasendifferenzmodulierte Trägerfrequenzsignal an einem Begrenzerverstärker (BV) anliegt, daß dem Begrenzerverstärker ein Gatter (G) nachgeschaltet ist, daß das Gatter für die

VPA 9/411/1350 - 14 -

209816/0474

Dauer eines Synboltaktes geöffnet ist, daß von der ersten positiven Flanke des begrenzten Trägersignales in einer Impulsstufe (AT) ein Abfrageimpuls ausgelöst wird, der die Abfragegatter (G1, G2, G3) öffnet und die in den Kippstufen (K1_f K2, K3) des Frequenzteilers vorhandenen Zustände in den Parallel-Serien-Ümsetzer (PSU) übergibt und daß am Ausgang der Impulsstufe (AT) eine Verzögerungsstufe (VS) angeordnet ist, die einen Rückstellimpuls abgibt, der die Kippstufen des Frequenzteilers in die Lage steuert, die der Trägerphase zum Zeitpunkt des Abfrageimpulses entspricht.

3. Schaltungeanordnung nach Anspruch 2, dadurch g e kennze ichn et, daß die Ausgänge der Kippstufen (K1, K2, K3) des Frequenzteilers an die Eingänge von Halbaddierern führen, daß die Ausgangsleitungen der Halbaddierer, die dem Fhasensprung entsprechende Bitkombination parallel ausgeben, daß die Bitkombinationen in die Kippstufen (K4-K7) eines Parallel-Serien-Umsetzers eingegeben werden und daß die Kippstufen (K4-K7) des Parallel-Serien-Umsetzers mit dem Bit-Takt (BT) weitergeschaltet werden.

4. Schaltungsanordnung nach Anspruch 3,dadurch gekennzeichnet, daß die Verzögerungsstufe (VS) eine Verzögerung bewirkt, die der halben Periode einer Trägerschwingung entspricht und daß der Rückstellimpuls die Kippstufen (K1, K2, K3) des Frequenzteilers in die Stellung steuert, die einem Phasensprung von 180° entspricht.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Referenzoszillator

VPA 9/411/1350 - 15 -

209816/0474 original inspected

- · 15 -

einen Generator (RG) enthält, der eine Rechteckschwingung erzeugt, deren Frequenz ein ganzzahliges Vielfaches der n-fdenen Trägerfrequenz beträgt, daß ein zusätzlicher Frequenzteiler (FT1) angeordnet ist, der die vom Oszillator abgegebene Rechteclcschwingung auf die n-fache Trägerfrequenz teilt.

6. Schaltungsanordnung nach Anspruch 5, dadurch g e k e nnzei chnet, daß eine Synchronisiereinrichtung (SS) zwischen dem Generator (RG) und dem zusätzlichen Frequenzteiler (FT1) eingeschaltet ist, daß der Synchronisiereinrichtung die Referenzfrequenz und die Abfrageimpulse zugeführ^Werden, daß die Synchronisiereinrichtung die zeilliche Lage des Abfrageimpulses mit der Sollage vergleicht und bei einem zeitlichen Unterschied eine Phasenkorrektur auslöst und daß der von der Verzögerungsstufe abgegebene Rückstellimpuls den Frequenzteiler (K1, K2, K3) einstellt.

7. Schaltungsanordnung nach Anspruch 5» dadurch gekennzeichnet, daß der von der Verzögerungsstufe (VS) abgeleitete Rückstellimpuls den Frequenzteiler (K1, K2, K3) und den zusätzlichen Frequenzteiler (FT1) in den Auegangszustand steuert.

8. Schaltungsanordnung nach Anspruch 1, dadurch gekennze ichnet, daß bei einer n-wertigen Phasendifferenzmodulation die Phase der Referenzfrequenz am Eingang des Frequenzteilers (K1, K2, K3) um einen konstanten Phasenwert von 180/n in der Phase verschoben ist.

VPA 9/411/1350 " - 16 -

209816/0474

9· Schaltungsanordnung nach Anspruch 1, dadurch gekennze ichne t, daß bei einer n-wertigen Phasendifferenzmodulation die Phase der Trägerfrequenz am Ausgang des Gattere (G) um einen konstanten Phasenwert von 180/n in der Phase verschoben ist.

10. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichne t, daß vom Generator (RG) über binäre Teilerstufen der Symboltakt (ST) urü der Bit-Takt (BT) abgeleitet sind.

11. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichne t, daß bei einer n-wertigen Phasendifferenzmodulation für den Frequenzteiler (K1, Κ2, K3) Id η Kippstufen angeordnet sind.

VPA 9/411/13t»0

20.9816/047A

Leerseite