DE2053260A1 - Datenspeichersystem - Google Patents
DatenspeichersystemInfo
- Publication number
- DE2053260A1 DE2053260A1 DE19702053260 DE2053260A DE2053260A1 DE 2053260 A1 DE2053260 A1 DE 2053260A1 DE 19702053260 DE19702053260 DE 19702053260 DE 2053260 A DE2053260 A DE 2053260A DE 2053260 A1 DE2053260 A1 DE 2053260A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- elements
- word
- word selection
- selection pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 title claims description 6
- 230000015654 memory Effects 0.000 claims description 48
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000002950 deficient Effects 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
- G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
Description
Licentia
Patent-Verwaltungs-GmbH
6000 Frankfurt (Main) 70, Iheodor-Stern-Kai 1
Ulm (Donau), 21. Okt. 1970
PT-UL/Rl/mj
UL 70/119
"Datenspeichersystem"
Zusatz zu DBP .
(Patentanmeldung P 19 31 524.3)
Die Erfindung "betrifft ein Datenspeichersystem, bei dem
eine sehr große Anzahl von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß Wörter mit
jeweils vorgegebener Bitzahl gespeichert werden, wobei aufgrund
des Herstellungsprozesses der Speicherelemente ein Teil derselben unbrauchbar ist, "bei dem für jedes Wort über
die vorgegebene Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzahl der
für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt ist, bei dem die unbrauchbaren Speicherelemente
derart verändert werden, daß sie bei der Abfrage Signale
abgeben, die die Unbrauchbarkeit des Speicherelementes kenntlich machen und bei dem beim Einschreiben des Wortes
diejenigen Bits, die mittels eines unbrauchbaren Speicher-
~ 2 209819/0852
- 2 - UL 70/119
elementes gespeichert werden sollen, mit Hilfe eines"
logischen Netzwerkes, das die Position der fehlerhaften
Elemente erfaßt und auswertet, und einer vom Netzwerk angesteuerten
Schalteinrichtung in das nächstfolgende "brauchbare Speicherelement eingespeichert werden, nech DBP . ....
(Patentanmeldung P 19 31 524.3).
Die Notwendigkeit, Massenspeicher auf kleinem Raum unterzubringen,
führt dazu, sogenannte integrierte Speicher anzustreben,
für die in einem einzigen Herstellungsprozess sehr viele Speicherelemente gleich an den Stellen erzeugt
werden, an denen sie nachher Verwendung finden sollen*
Aus technologischen Gründen ist es nicht möglich, beim
Herstellungsprozess Ausfälle vollkommen zu vermeiden, so daß einige der erzeugten Speicherelemente zwangsläufig als
unbrauchb ar ange s ehe η werden müs s en.
Es war Aufgabe der Erfindung, eine Möglichkeit anzugeben, beim Einsatz von Speichern, die zerstörungsfrei ausgelesen
werden können, die Anordnung nach dem Hauptpatent zu vereinfachen. Die Erfindung besteht darin, daß der Speicher
zerstörungsfrei auslesbar ist, daß vor dem Einschreiben eines Wortes den betreffenden Speicherzellen zwecks vor-
209819/0852
lierigen Auslesens zur Feststellung fehlerhafter Elemente
ein Wortauswahlimpuls einer derartigen Länge zugeführt wird, daß während der Dauer des Wortauswahlimpulses sowohl
das mit mindestens einem Teil der Leseleitungen verbundene logische Netzwerk die erforderlichen Verknüpfungen vornehmen
kann, als auch die zum Einschreiben in die fehlerfreien Speicherelemente erforderlichen Durchschaltungen vorgenommen
werden können.
Die Erfindung wird im folgenden anhand der Zeichnung in einem Ausführungsbeispiel erläutert. Die Zeichnung zeigt
Speicherelemente E1 - E7 und E11 - E17» die zwei Zeilen in
einem größeren Speicher darstellen sollen, wobei in diesem Beispiel in jeder Zeile höchstens drei Speicherelemente
fehlerhaft sein können. Jede Zeile der Speicherelemente
ist über ehe Decodierschaltung D ansteuerbar, die Speicherelemente
E1 und E11, E2 und E12 usw. sind jeweils in Spalten
angeordnet. Die Ausgänge der Speicherelemente einer Spalte sind zusammengefaßt. Beim Auslesen eines Wortes kann es sich
nun ergeben, daß irgendwelche Speicherelemente fehlerhaft sind} dann ist es erforderlich, diese Speicherelemente bei
der Auswertung der Information auszusparen. Dies geschieht gemäß der in der Hauptanmeldung vorgeschlagenen Weise durch
ein Schaltwerk S, das es gestattet, die Ausgänge verschiedener
209819/085?
4 - ' TJL 70/119
Spalten der Speicherelemente auf insgesamt vier Registerzellen R1 - R4· durchzuschalten bzw, in den Registerzellen
R1 - R4 gespeicherte Werte in funktionsfähige Speicherelemente
zu übernehmen» Das Schaltwerk S. enthält vier Schalter
S1 - S4 mit jeweils vier Stellungen,, Die Schalter S1 - S4
werden von einem logischen Netzwerk gesteuert. Das logische Netzwerk besitzt sieben Eingänge, die jeweils mit dem Ausgang
einer Fehlerprüf schaltung F1 - F7 verbunden sind. Die
Fehlerprüfschaltung ist eingangsseitig mit den Spaltenleitungen
verbunden und besteht im Ausführungsbeispiel unter der Annahme, daß ein fehlerhaftes Speicherelement sich durch
eine von den logischen Werten 0 und 1 abweichende Spannung zu erkennen gibt, aus einer Schwellwertschaltung. Die Anordnung
könnte jedoch auch so getroffen sein, daß die einzelnen Speicherelemente, falls sie fehlerhaft sind, auf
einer getrennten Leitung ein Signal abgeben, das dann dem logischen Netzwerk zugeführt werden könnte» Hierbei wären
die Fehlerprüfschaltungen entbehrlich. Das logische Netzwerk
ist so aufgebaut, daß es dann, wenn das erste Element, z. B. E1 des abgefragten Wortes funktionsfähig ist, dessen
Wert in die Registerzelle 1 einspeichert bzw. den Inhalt
der Registerzelle 1 in das Speicherelement E1 einspeichert. Ist das erste Speicherelement E1 fehlerhaft und dafür das
- 5 -209819/0852
zweite Speicherelement E2 funktionsfähig, so erfolgt eine "Verbindung der Registerzelle H1 mit dem Speicherelement
E2. In ähnlicher Weise erfolgen andere Durchschaltungen, wenn andere Speieherelemente fehlerhaft sind«
Die Auswertung der Signale im logischen Netzwerk und de Betätigung der Schalter S1 - S4- "benötigt ehe gewisse Zeit}
um die in den Ausführungsbeispielen der Hauptanmeldung vorgesehenen
Register R1 und R2 in der vorliegenden Anmeldung nicht mehr vorsehen zu müssen, ist die De codier schaltung D
so ausgebildet, daß sie einen Wort-"uswahlimpuls einer derartigen
Länge liefert, daß während der Dauer dieses Wortauswahlimpulses die logischen Verknüpfungen im logischen
Netzwerk und die erforderlichen Durchschaltungen des Schaltwerks
S bewerkstelligt werden können. Während der Dauer des Wortauswahlimpulses steht an den Ausgängen der Speicherelemente
der angesteuerten Zeile die jeweils gespeicherte Information zur Verfügung. Hierdurch vereinfacht sich die
Schaltung, ohne daß sich hinsichtlich der Dauer der einzelnen
Speicherzyklen nennenswerte Nachteile ergeben.
Die Anordnung gemäß der Zeichnung sei so getroffen, daß dann, wenn die Speicherelemente E1 - EW- bzw, E11 - E14-fehlerfrei
sind, nur diese Elemente für Speieherzwecke be-
- 6 209819/0852
6 - IJL 70/119
".nutzt werden. Gemäß einer Weiterbildung der Erfindung, die
sich an einen bereits gemachten Vorschlag (Patentanmeldung P 20 08 663,9) anlehnt, sind nun Mittel vorgesehen, die
dann, wenn die genannten ersten vier Speicherzellen ,fehlerfrei sind, eine beschleunigte Durchschaltung der Information
von fen Speicherzellen zu den Registerzellen R1 - R4 bzw.
umgekehrt vornehmen. Für den Fall, daß bei einem Auslesen
bzw. bei einem Einsohreiben, zunächst die Registerzellen
R1 - R4· mit den jeweils ersten vier Speicherzellen verbunden
sind, und sich diese Verbindung erst in Abhängigkeit von den Ergebnissen der Fehlerprüfung .Indern kann, liegt also
bei fehlerfreien Speicherelementen E1 - E4- bereits sehr
kurz nach dem Wortauswahlimpuls die richtige Information in den Registerzellen R1 - R4- an; diese Information kann
jedoch noch nicht ausgewertet werden, da noch abgewartet werden muß, ob nicht, wie in einer Vielzahl anderer Fälle,
infolge von Fehlern andere Speicherzellen zu den Registerzellen durchgeschaltet werden» Durch zusätzliche erfindungsgemäße
Mittel, die in der Zeichnung durch ein ODER-Gatter angedeutet sind, dessen Eingänge mit den Ausgangsleitungen
der Fehlorprüfschaltungen F1 - FA- verbunden sind, wird nun
erreicht, daß unmittelbar nach Vorliegen des Wortauswahlimpulses bekannt ist, ob die ersten Speicherzellen fehler-
— 7 — 209819/0852
frei arbeiten (in diesem Fall ist der Ausgang der ODER-Schaltung O). Die Ausgangsgröße O der ODER-Schaltung während
eines Wortauswahlimpubes kann nun in nicht näher dargestellter
Weise benutzt werden, um eine sofortige Auswertung der in den ersten vier Speicherzellen enthaltenen Information
zu bewirken.
Gemäß einer weiteren Weiterbildung der Erfindung ist die Decodierschaltung D, die den Wortauswahlimpuls liefert, so
ausgebildet, daß sie in Abhängigkeit von einer Ansteuerung Wortauswahlimpulse verschiedener T"nge liefern kann, und
diese Decodierschaltung ist mit dem Ausgang des ODER-Gatters so verbunden, daß sie dann, wenn das ODER-Gatter während
eines Wortauswahlimpulsos O zeigt;, den Wortauswahlimpuls nur
verkürzt abgibt» Hierdurch kann die Zykluszeit des Speichers für fehlerfreie Worte abgekürzt werden, was im Mittel zu
einer Beschleunigung des Speicherbetriebs führt.
209819/0852
Claims (3)
- - 8 - UL 70/119PatentansprücheDatenspeicher syst em, bei dem eine sehr große Anzahl von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß.Wörter mit {jeweils vorgegebener Bitzahl gespeichert werden, wobei aufgrund des Herstellungsprozesses der Speicherelemente ein Teil derselben unbrauchbar ist, bei dem für jedes Wort über die vorgegebene Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzähl der für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt ist, bei dem die unbrauchbaren Speicherelemente derart verändert werden, daß sie bei der Abfrage Signale abgeben, die die Unbrauchbarkeit des Speicherelementes kenntlich machen und bei dem beim Einschreiben des Wortes diejenigen Bits, die mittels eines unbrauchbaren Speicherelementes gespeichert werden sollen, mit Hilfe eines logischen Netzwerkes, das die Position der fehlerhaften Elemente erfaßt und auswertet, und einer vom Netzwerk angesteuerten Schalteinrichtung in das nächstfolgende brauchbare Speicherelement eingespeichert werden, nach DBP . ... ... (Patentanmeldung P 19 31 524.3), dadurch gekennzeichnet, daß der Speicher zerstörungsfrei auslesbar ist, daß vor dem Einschreiben eines Wortes den- 9 -209819/085?- 9 - UL 7O/II9betreffenden Speicherzellen zwecks vorherigen Auslesens zur Feststellung fehlerhafter Elemente ein Wortauswahlimpuls einer derartigen Länge zugeführt wird, daß während der Dauer des Wortauswahlimpulses sowohl das mit mindestens einem Teil der Leseleitungen verbundene logische Netzwerk die erforderlichen Verknüpfungen vornehmen kann, als auch die zum Einschreiben in die fehlerfreien Speicherelemente erforderlichen Durchschaltungen vorgenommen werden können.
- 2. Datenspeichersystem nach Anspruch 1, dadurch gekennzeichnet, daß Mittel vorgesehen sind, die dann, .wenn vorbestimmte Speicherzellen fehlerfrei sind, eine beschleunigte Durchschaltung von bzw. zu diesen Speicherzellen bewirken, ·
- 3. Datenspeichersystem nach Anspruch 2, dadurch gekennzeichnet, daß die den Wortauswahlimpuls liefernde Einrichtung so ausgebildet ist, daß sie in Abhängigkeit von einem Steuersignal Wortauswahlimpulse mindestens zweier verschiedener Längen liefern kann, und daß die Mittel zusätzlich eine Verkürzung des Wortauswahlimpulses bei Fehlerfreiheit der vorbestimmten Speicherzellen bewirken.209819/0852L e e r s e i t e
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931524 DE1931524C (de) | 1969-06-21 | Datenspeicher und Datenspeichern steuerschaltung | |
DE1963895A DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE19702007050 DE2007050C (de) | 1970-02-17 | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE2007787A DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
GB2939270A GB1307418A (en) | 1969-06-21 | 1970-06-17 | Data storage system |
FR7022748A FR2054586A1 (de) | 1969-06-21 | 1970-06-19 | |
US48300A US3693159A (en) | 1969-06-21 | 1970-06-22 | Data storage system with means for eliminating defective storage locations |
DE19702053260 DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
IT3009671A IT969043B (it) | 1970-10-30 | 1971-10-20 | Sistema di immagazzinaggio di dati |
US00193949A US3772652A (en) | 1969-06-21 | 1971-10-29 | Data storage system with means for eliminating defective storage locations |
FR7138955A FR2111957A6 (de) | 1969-06-21 | 1971-10-29 | |
GB5071771A GB1361009A (en) | 1969-06-21 | 1971-11-01 | Data storage system |
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691931524 DE1931524C (de) | 1969-06-21 | Datenspeicher und Datenspeichern steuerschaltung | |
DE1963895A DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE19702007050 DE2007050C (de) | 1970-02-17 | Datenspeicherschaltung und Datenspeicheransteuerschaltung | |
DE2007787A DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE19702053260 DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2053260A1 true DE2053260A1 (de) | 1972-05-04 |
Family
ID=27570489
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1963895A Expired DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE2007787A Granted DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A Expired DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE19702053260 Pending DE2053260A1 (de) | 1969-06-21 | 1970-10-30 | Datenspeichersystem |
DE19702058698 Pending DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 Granted DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
Family Applications Before (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1963895A Expired DE1963895C3 (de) | 1969-06-21 | 1969-12-20 | Datenspeicher und Datenspeicher anste'uerschaltung |
DE2007787A Granted DE2007787B2 (de) | 1969-06-21 | 1970-02-20 | Datenspeicher- und Datenspeicheransteuerschaltung |
DE2008663A Expired DE2008663C3 (de) | 1969-06-21 | 1970-02-25 | Datenspeicher- und Datenspeicheransteuerschaltung |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702058698 Pending DE2058698A1 (de) | 1969-06-21 | 1970-11-28 | Datenspeichersystem |
DE19702058641 Granted DE2058641B2 (de) | 1969-06-21 | 1970-11-28 | Datenspeicher |
Country Status (4)
Country | Link |
---|---|
US (2) | US3693159A (de) |
DE (6) | DE1963895C3 (de) |
FR (2) | FR2054586A1 (de) |
GB (2) | GB1307418A (de) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE358755B (de) * | 1972-06-09 | 1973-08-06 | Ericsson Telefon Ab L M | |
US3898443A (en) * | 1973-10-29 | 1975-08-05 | Bell Telephone Labor Inc | Memory fault correction system |
US3872291A (en) * | 1974-03-26 | 1975-03-18 | Honeywell Inf Systems | Field repairable memory subsystem |
US4150428A (en) * | 1974-11-18 | 1979-04-17 | Northern Electric Company Limited | Method for providing a substitute memory in a data processing system |
FR2307332A1 (fr) * | 1975-04-07 | 1976-11-05 | Sperry Rand Corp | Procede de stockage d'information dans une memoire comportant au moins une zone de memorisation defectueuse et dispositif pour l'execution de ce procede |
US4024509A (en) * | 1975-06-30 | 1977-05-17 | Honeywell Information Systems, Inc. | CCD register array addressing system including apparatus for by-passing selected arrays |
US4051354A (en) * | 1975-07-03 | 1977-09-27 | Texas Instruments Incorporated | Fault-tolerant cell addressable array |
US4066880A (en) * | 1976-03-30 | 1978-01-03 | Engineered Systems, Inc. | System for pretesting electronic memory locations and automatically identifying faulty memory sections |
US4198681A (en) * | 1977-01-25 | 1980-04-15 | International Business Machines Corporation | Segmented storage logging and controlling for partial entity selection and condensing |
US4450524A (en) * | 1981-09-23 | 1984-05-22 | Rca Corporation | Single chip microcomputer with external decoder and memory and internal logic for disabling the ROM and relocating the RAM |
DE3382251D1 (de) * | 1982-03-25 | 1991-05-23 | Toshiba Kawasaki Kk | Halbleiterspeicheranordnung. |
US4493075A (en) * | 1982-05-17 | 1985-01-08 | National Semiconductor Corporation | Self repairing bulk memory |
US4584682A (en) * | 1983-09-02 | 1986-04-22 | International Business Machines Corporation | Reconfigurable memory using both address permutation and spare memory elements |
US4584681A (en) * | 1983-09-02 | 1986-04-22 | International Business Machines Corporation | Memory correction scheme using spare arrays |
US4581739A (en) * | 1984-04-09 | 1986-04-08 | International Business Machines Corporation | Electronically selectable redundant array (ESRA) |
US4744060A (en) * | 1984-10-19 | 1988-05-10 | Fujitsu Limited | Bipolar-transistor type random access memory having redundancy configuration |
US4759020A (en) * | 1985-09-25 | 1988-07-19 | Unisys Corporation | Self-healing bubble memories |
US4928022A (en) * | 1987-07-17 | 1990-05-22 | Trw Inc. | Redundancy interconnection circuitry |
US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
EP0389203A3 (de) * | 1989-03-20 | 1993-05-26 | Fujitsu Limited | Halbleiterspeichergerät beinhaltend Information, die die Anwesenheit mangelhafter Speicherzellen anzeigt |
US7190617B1 (en) * | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
DE69033438T2 (de) | 1989-04-13 | 2000-07-06 | Sandisk Corp | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
US5146574A (en) * | 1989-06-27 | 1992-09-08 | Sf2 Corporation | Method and circuit for programmable selecting a variable sequence of element using write-back |
US5315708A (en) * | 1990-02-28 | 1994-05-24 | Micro Technology, Inc. | Method and apparatus for transferring data through a staging memory |
US5134619A (en) * | 1990-04-06 | 1992-07-28 | Sf2 Corporation | Failure-tolerant mass storage system |
US5233618A (en) * | 1990-03-02 | 1993-08-03 | Micro Technology, Inc. | Data correcting applicable to redundant arrays of independent disks |
US5212785A (en) * | 1990-04-06 | 1993-05-18 | Micro Technology, Inc. | Apparatus and method for controlling data flow between a computer and memory devices |
US5140592A (en) * | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
US5388243A (en) * | 1990-03-09 | 1995-02-07 | Mti Technology Corporation | Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture |
US5325497A (en) * | 1990-03-29 | 1994-06-28 | Micro Technology, Inc. | Method and apparatus for assigning signatures to identify members of a set of mass of storage devices |
US5202856A (en) * | 1990-04-05 | 1993-04-13 | Micro Technology, Inc. | Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports |
US5214778A (en) * | 1990-04-06 | 1993-05-25 | Micro Technology, Inc. | Resource management in a multiple resource system |
US5956524A (en) * | 1990-04-06 | 1999-09-21 | Micro Technology Inc. | System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources |
US5233692A (en) * | 1990-04-06 | 1993-08-03 | Micro Technology, Inc. | Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface |
US5414818A (en) * | 1990-04-06 | 1995-05-09 | Mti Technology Corporation | Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol |
US5255227A (en) * | 1991-02-06 | 1993-10-19 | Hewlett-Packard Company | Switched row/column memory redundancy |
US5867640A (en) * | 1993-06-01 | 1999-02-02 | Mti Technology Corp. | Apparatus and method for improving write-throughput in a redundant array of mass storage devices |
US20030088611A1 (en) * | 1994-01-19 | 2003-05-08 | Mti Technology Corporation | Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources |
US5841710A (en) * | 1997-02-14 | 1998-11-24 | Micron Electronics, Inc. | Dynamic address remapping decoder |
US6182239B1 (en) * | 1998-02-06 | 2001-01-30 | Stmicroelectronics, Inc. | Fault-tolerant codes for multi-level memories |
US6332183B1 (en) | 1998-03-05 | 2001-12-18 | Micron Technology, Inc. | Method for recovery of useful areas of partially defective synchronous memory components |
US6314527B1 (en) | 1998-03-05 | 2001-11-06 | Micron Technology, Inc. | Recovery of useful areas of partially defective synchronous memory components |
US6381707B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | System for decoding addresses for a defective memory array |
US6381708B1 (en) | 1998-04-28 | 2002-04-30 | Micron Technology, Inc. | Method for decoding addresses for a defective memory array |
US6496876B1 (en) | 1998-12-21 | 2002-12-17 | Micron Technology, Inc. | System and method for storing a tag to identify a functional storage location in a memory device |
US6578157B1 (en) | 2000-03-06 | 2003-06-10 | Micron Technology, Inc. | Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components |
US7269765B1 (en) | 2000-04-13 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for storing failing part locations in a module |
US6724674B2 (en) * | 2000-11-08 | 2004-04-20 | International Business Machines Corporation | Memory storage device with heating element |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL281825A (de) * | 1961-08-08 | |||
US3222653A (en) * | 1961-09-18 | 1965-12-07 | Ibm | Memory system for using a memory despite the presence of defective bits therein |
US3245049A (en) * | 1963-12-24 | 1966-04-05 | Ibm | Means for correcting bad memory bits by bit address storage |
US3350690A (en) * | 1964-02-25 | 1967-10-31 | Ibm | Automatic data correction for batchfabricated memories |
US3402399A (en) * | 1964-12-16 | 1968-09-17 | Gen Electric | Word-organized associative cryotron memory |
US3331058A (en) * | 1964-12-24 | 1967-07-11 | Fairchild Camera Instr Co | Error free memory |
US3422402A (en) * | 1965-12-29 | 1969-01-14 | Ibm | Memory systems for using storage devices containing defective bits |
US3444526A (en) * | 1966-06-08 | 1969-05-13 | Ibm | Storage system using a storage device having defective storage locations |
US3434116A (en) * | 1966-06-15 | 1969-03-18 | Ibm | Scheme for circumventing bad memory cells |
US3436734A (en) * | 1966-06-21 | 1969-04-01 | Ibm | Error correcting and repairable data processing storage system |
US3432812A (en) * | 1966-07-15 | 1969-03-11 | Ibm | Memory system |
US3588830A (en) * | 1968-01-17 | 1971-06-28 | Ibm | System for using a memory having irremediable bad bits |
GB1186704A (en) * | 1968-03-01 | 1970-04-02 | Ibm | Selection Circuit |
US3541525A (en) * | 1968-04-19 | 1970-11-17 | Rca Corp | Memory system with defective storage locations |
US3633175A (en) * | 1969-05-15 | 1972-01-04 | Honeywell Inc | Defect-tolerant digital memory system |
US3654610A (en) * | 1970-09-28 | 1972-04-04 | Fairchild Camera Instr Co | Use of faulty storage circuits by position coding |
-
1969
- 1969-12-20 DE DE1963895A patent/DE1963895C3/de not_active Expired
-
1970
- 1970-02-20 DE DE2007787A patent/DE2007787B2/de active Granted
- 1970-02-25 DE DE2008663A patent/DE2008663C3/de not_active Expired
- 1970-06-17 GB GB2939270A patent/GB1307418A/en not_active Expired
- 1970-06-19 FR FR7022748A patent/FR2054586A1/fr not_active Withdrawn
- 1970-06-22 US US48300A patent/US3693159A/en not_active Expired - Lifetime
- 1970-10-30 DE DE19702053260 patent/DE2053260A1/de active Pending
- 1970-11-28 DE DE19702058698 patent/DE2058698A1/de active Pending
- 1970-11-28 DE DE19702058641 patent/DE2058641B2/de active Granted
-
1971
- 1971-10-29 FR FR7138955A patent/FR2111957A6/fr not_active Expired
- 1971-10-29 US US00193949A patent/US3772652A/en not_active Expired - Lifetime
- 1971-11-01 GB GB5071771A patent/GB1361009A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2007787A1 (de) | 1971-11-18 |
DE2058641B2 (de) | 1972-12-14 |
US3693159A (en) | 1972-09-19 |
DE2008663C3 (de) | 1973-10-31 |
DE2007050B2 (de) | 1973-02-08 |
US3772652A (en) | 1973-11-13 |
DE2007050A1 (de) | 1971-09-09 |
FR2111957A6 (de) | 1972-06-09 |
DE2008663B2 (de) | 1973-03-22 |
DE2058698A1 (de) | 1972-05-31 |
DE1963895B2 (de) | 1973-03-22 |
GB1361009A (en) | 1974-07-24 |
DE1931524A1 (de) | 1971-01-21 |
DE2007787B2 (de) | 1974-07-04 |
DE1963895C3 (de) | 1973-11-29 |
DE1963895A1 (de) | 1971-07-15 |
DE2058641A1 (de) | 1972-05-31 |
FR2054586A1 (de) | 1971-04-23 |
GB1307418A (en) | 1973-02-21 |
DE2008663A1 (de) | 1971-09-09 |
DE1931524B2 (de) | 1972-11-16 |
DE2007787C3 (de) | 1975-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2053260A1 (de) | Datenspeichersystem | |
DE3102799C2 (de) | Halbleiter-Speichervorrichtung | |
DE2948159C2 (de) | Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen | |
DE2442191C2 (de) | Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher und Anordnung zur Durchführung des Verfahrens | |
EP0197363A1 (de) | Verfahren zum Betreiben eines Halbleiterspeichers mit integrierter Paralleltestmöglichkeit und Auswerteschaltung zur Durchführung des Verfahrens | |
DE2527486B2 (de) | Verfahren zur Prüfung bistabiler Speicherzellen | |
DE2364408A1 (de) | System zur erstellung von schaltungsanordnungen aus hochintegrierten chips | |
EP0283907A1 (de) | Schaltungsanordnung und Verfahren zum Testen von Speicherzellen | |
DE2450528A1 (de) | Speichergesteuerte signalverteilungseinrichtung | |
DE2707456B2 (de) | Dynamischer RAM-Speicher | |
DE1619794A1 (de) | ||
DE2041959A1 (de) | Randomspeicher | |
EP0186051B1 (de) | Integrierter Halbleiterspeicher | |
EP0286852A1 (de) | Schaltungsanordnung und Verfahren zum Testen von Speicherzellen | |
DE2022256A1 (de) | Permanentspeicher | |
DE2101180B2 (de) | ||
DE2924526C2 (de) | ||
DE2233164B2 (de) | Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern | |
DE1805623B2 (de) | Prüfeinrichtung für Selbstwählämter mit zentraler elektronischer Steuerung durch einen Rechner | |
DE4223532A1 (de) | Schaltungsanordnung zum Prüfen der Adressierung wenigstens einer Matrix | |
DE3718182A1 (de) | Verfahren und anordnung zur ausfuehrung eines selbsttestes eines wortweise organisierten rams | |
DE10358026B3 (de) | Verfahren zur Verbesserung des Lesesignals in einem Speicher mit passiven Speicherelementen | |
DE2017879B2 (de) | Speicheranordnung mit freiem Zugriff | |
DE2844352A1 (de) | Speicher mit serienweisem zugriff | |
DE2226856A1 (de) | Stapelspeicher mit Anzeige der Überschreitung oder des Überlaufs für die Übertragung von Daten in der chronologischen Reihenfolge ihrer Eingabe |