DE2058698A1 - Datenspeichersystem - Google Patents

Datenspeichersystem

Info

Publication number
DE2058698A1
DE2058698A1 DE19702058698 DE2058698A DE2058698A1 DE 2058698 A1 DE2058698 A1 DE 2058698A1 DE 19702058698 DE19702058698 DE 19702058698 DE 2058698 A DE2058698 A DE 2058698A DE 2058698 A1 DE2058698 A1 DE 2058698A1
Authority
DE
Germany
Prior art keywords
memory
elements
unusable
word
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19702058698
Other languages
English (en)
Inventor
Wolfgang Dr-Ing Hilberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19691931524 external-priority patent/DE1931524C/de
Priority to DE19691931524 priority Critical patent/DE1931524C/de
Priority to DE1963895A priority patent/DE1963895C3/de
Priority to DE19702007050 priority patent/DE2007050C/de
Priority to DE2007787A priority patent/DE2007787B2/de
Priority to DE2008663A priority patent/DE2008663C3/de
Priority to GB2939270A priority patent/GB1307418A/en
Priority to FR7022748A priority patent/FR2054586A1/fr
Priority to US48300A priority patent/US3693159A/en
Priority to DE19702053260 priority patent/DE2053260A1/de
Priority to DE19702058641 priority patent/DE2058641B2/de
Priority to DE19702058698 priority patent/DE2058698A1/de
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to IT3009671A priority patent/IT969043B/it
Priority to FR7138955A priority patent/FR2111957A6/fr
Priority to US00193949A priority patent/US3772652A/en
Priority to GB5071771A priority patent/GB1361009A/en
Publication of DE2058698A1 publication Critical patent/DE2058698A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Description

Pstent-Verwaltungs-GmbH 6000 Frankfurt (Main) 70, Theodor-Stern-Eai1
Ulm (Donau), 17. November 1970
PT-UL/Rl/md
Ul 70/199
"Datenspeichersystem"
Zusatz zu DBP . . ^
(Patentanmeldung P 19 31 524,5)
Die Erfindung "betrifft ein Datenspeichersystem, "bei dem eine sehr große Anzahl von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß Wörter mit jeweils vorgegebener Bitzahl gespeichert werden, wobei aufgrund des Herstellungsprozesses der Speicherelemente ein Teil derselben unbrauchbar ist, bei dem für jedes Wort über die vorgegebene Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzahl der für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt ist, bei dem Maßnahmen getroffen sind, unbrauchbare Speicherelemente von der Benutzung auszuschließen, nach Patent „. (Patentanmeldung
P 19 31 524.3).
- 2
209 823/0 92 6 bad
- 2 - UL 70/199
Werden sehr große integrierte Speicher aufgebaut, so treten infolge einer nicht zu unterschreitenden bestimmten Fehlerhäufigkeit innerhalb der einzelnen Vorte des Speichers Fehler auf, deren Korrektur gemäß der im Hauptpatent vorgeschlagenen Lösung unter Umständen einen zu hohen Aufwand bedeuten könnte. Es war Aufgabe der Erfindung, einen Weg anzugeben, durch den dieser Aufwand verringert werden kann»
Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben«
Die Erfindung wird im folgenden in Ausführungsbeispielen anhand der Zeichnungen erläutert. Es zeigen Figur 1 eine Ausführungsform der Erfindung, Figur 2 eine weitere Ausführungsform der Erfindung.
Figur 1 zeigt einen Speicher Sp, der im dargestellten Beispiel aus insgesamt N Worten mit jeweils acht Bits Länge besteht«, (Zur Zeichnungsvereinfachung ist nur das erste, zweite und N-te Wort zeichnerisch dargestellt). Dor Speicher wird durch eine Docodier- und Ansteuerschaltung D wortweise angesteuert, das Auslesen erfolgt in der Weise, daß in
209823/0926 BAD
- 3 - XHi 70/199
nichtdargestellter Weise jeweils die Ausgangsleitungen dor ersten Bits jedes Worts (E11, E21, .... EN1) untereinander verbunden und zu einem Speicherausgang geführt sind .und in gleicher Weise auch die Ausgangsleitungen der zweiten, dritten usw. Bits jedes Worts zu jeweils einem. Ausgang geführt sind. Der Speicher Sp sei so aufgebaut, daß in einem Wort jeweils höchstens ein Fehler auftreten kann. Dies ist z. B. dadurch möglich, daß "bei einem integrierten Speicher die zum Aufbau des Speichers benutzten Halbleiterscheibchen entsprechend ausgesucht und orientiert sind. Jedem Wort des Speichers sind drei besondere Speicherzellen HE11 bis HE13, HE21 bis HE23, usw. zugeordnet, die jeweils gleichzeitig mit den anderen Speicherzellen angesteuert werden. In diesen besonderen Speicherzellen ist die Lage der unbrauchbaren Speicherzelle" des Wortteils eingespeichert, das die eigentliche Speicherinformation enthält; dies kann z. B. in der Weise erfolgen, daß nach der Fertigstellung des Speichers dieser mit einem Prüfprogramm geprüft und die dabei entdeckte fehlerhafte Stelle in den besonderen Speicherzellen eingespeichert wird. Die besonderen Speicherzollen können aus diesem Grunde auch derart ausgeführt sein, daß sie nach dem erstmaligen Einteilen nachfolgend nur noch unverändert ausgelesen werden.
20982 3/092 6 ßA0 ORIGINAL
- 4 - UL 70/199
Wird ein Wort des Speichers angesteuert, so geben die entsprechenden, besonderen Speicherzellen ein Ausgangssignal ab, das von einer Auswertesohaltung A entschlüsselt wird. Die Auswerteschaltung A steuert eine Schalteinrichtung S in der Weise, daß beim Ein- bzw. Ausspeichern in den Speicher Sp die fehlerhafte Speicherzelle umgangen wird. Hierzu enthält die Schalteinrichtung S Schalter Sl - S7j durch den Schalter Sl können wahlweise die Ausgänge der ersten oder der aveiten Speicherzelle im Jeweils angesteuerten Wort (von links gerechnet) des Speichers Sp zu einer Registerzelle Rl durchgeschaltet werden, durch den Schalter S2 können wahlweise die Ausgänge der zweiten oder der dritten Speicherzelle zu einer Registerzelle R2 durchgeschaltet werden usw. bis zum Schalter S7, durch den wahlweise die Ausgänge der siebten oder der achten Speicherzelle einer Registerzelle R7 eines Ein- bzw. Ausschreiberegisters R durchschaltet werden können. Die Schalteinrichtung S ist so aufgebaut, daß jeweils der Schalter, dessen Nummer dem fehlerhaften Bit eines ausgelesenen Speicherwortes und sämtliche Schalter mit einer höheren Nummer die Verbindung der ihnen zugeordneten Registerzelle mit der jeweils höheren der ihnen zugeordneten Speicherzellen aur.chschp.lten, während die Schalter, die mit einer niederigen Nummer versehen sind, die Verbindung der Registerzellen mit den jeweils niederigen Speicherzellen bewirken.
- 5 209823/0926
BAD ORIGINAL
- 5 ·· UL 70/199
Die Schalter Sl - SJ sind in der Figur 1 durch mechanische Schalter dargestellt, zweckmäßigerweise wird man hierfür jedoch elektronische Schalter einsetzen.
Figur 2 zeigt einen mit Figur 1 ähnlichen Speicher Sp, dessen einzelne Speicherworte diesmal jedoch nur sieben informationstragende Speicherzellen haben.Jedes Speioherwort enthält drei besondere Speicherzellen und stimmt hierin mit | der Anordnung nach Figur 1 überein. Ferner enthält jedes Speicherwort noch eine weitere Speicherzelle WEl usw. bis WEN. Die Ausgänge jeweils der ersten, zweiten usw. Speicherzellen sämtlicher Speichcrwor-te sind wieder untereinander verbunden und zu jeweils einem Ausgang geführt; jeder Ausgang der informationstragenden Bitstellen des Speichers Sp ist durch eine Schalteinrichtung B,(bestehend aus Schaltern B 1 bis B Ί), mit einer Zelle eines Registers R verbunden. Ein Steuereingang jeder der Schalter B 1 bis B 7 ist mit g
einer Auswerteschaltung A verbunden. Jede Registerzelle ist außerdem über eine weitere Schalteinrichtung C (bestehend aus Schaltern σ 1 bis C T) mit dem gemeinsamen Ausgang aller oben beschriebenen weiteren Speicherzellen verbunden, ein Steuereingang jeder der Schalter C 1 bis C J ist mit der Auswerteschaltung A verbunden.
- 6 209823/0926 ßAD ORIGINAL
2058693
- β - UL 70499
Für die Beschreibung der Punktion der Anordnung sei zunächst angenommen, daß die erste Speicherzelle (von links gerechnet) des ersten Speicherwortes unbrauchbar sei. Demzufolge enthalten die drei besonderen Speicherzellen, die diesem ersten Speicherwort zugeordnet sind, die Bitkombination 0 0 Das Einspeichern eines im Register R gespeicherten Wortes in den Speicher erfolgt nun in der Weise, daß das zweite bis siebte Bit über die entsprechenden Schalter B 1 bis B 7 in die zweite bis siebte Speicherzelle (E12 bis E17) des Speichers eingespeichert wird, und daß das in der ersten Registerzelle enthaltende Bit über cen Schalter C 1 in die weitere Speicherzelle WEl eingespeichert wird; hierfür steu~ ert die Auswerteschaltung A die einzelenen Schalter B 1 bis B 7 und C 1 bis C 7 in der Weise an, daß bei fehlerhafter erster Speicherzelle des Speichers der Schalter B 1 gesperrt und alle weiteren Schalter B 2 bis B 7 leitend gesteuert werden, und daß der Schalter C 1 leitend gesteuert und alle anderen Schalter C 2 - C 7 gesperrt werden. In analoger Weise erfolgt die Ansteuerung der SchalteinrichtungenB und C dann, wenn andere Speicherzellen des Speichers fehlerhaft sind. Beim Lesen wiederum erfolgen genau dieselben Steuerungsvorgänge mit den Datenübertragungen in der umgekehrten Richtung.
209823/0 9 26
BAD ORIGINAL
- 7 - ■ UL 70/199
Sowohl bei der Anordnung nach Figur 1, wie auch bei der Anordnung nach Figur 2 hat es sich als vorteilhaft erwiesen, für die Speicherelemente solche vorzusehen, deren Fehlerhäufigkeit sehr viel geringer als die Fehlerhäufigkett der informationstragenden Elemente im Speicher Sp ist; unter Umständen kann es zweckmäßig sein, hierfür sogar Speicherelemente vorzusehen, die keine Fehler aufweisen.
Bei Speichern, deren einzelne Worte sehr viele Stellen ent-» halten, kann es unter Umständen, d. h., bei gegebenen Herstellungsbedingungen schwierig sein, eine Gruppe von besonderen Speicherzellen zu realisieren, die fehlerfrei ist. Hier kann gemäß einer Weiterbildung der Erfindung diese Gruppe so ausgebildet sein, wie es gemäß dem Hauptpatent für den Speicher vorgesehen ist, d. h., es sind für Jedes Wort der Gruppe, über die an und für sich vorzusehende Bitzahl hinaus zusätzliche Speicherelemente vorgesehen, deren Anzahl entsprechend der Anzahl der für die besonderen Zellen zu erwartenden unbrauchbaren Speicherelemente gewählt ist, und es sind die unbrauchbaren Speicherelemente der Gruppe derart verändert, daß sie bei der Abfrage Signale abgeben, die die Unbrauchbarkeit des Speicherelementes kenntlich machen, und beim Auslesen sind Maßnahmen getroffen, die eine Auswertung der in den fehlerhaften Speicherelementen gespeicherteninformation verhindern.
209823/0926
- 8 - UL 70/199
Es ist möglich und vorteilhaft, zur Vornahme einer Paritätskontrolle für jedes Speicherwort eine weitere Speicherzelle vorzusehen, die es ermöglicht, eine Paritätsprüfung des ausgelesenen Worts vorzunehmen, um hierdurch zeitlich variierende Fehler des Speichers feststellen zu können. In den geschilderten Beispielen ist pro Speicherwort nur ein unbrauchbares Speicherelement zulässig,sollen mehr unbrauchbare Speicherelemente zulässig sein, so ist dementsprechend auch die Anzahl der für jedeB Wort vorgesehenen besonderen Speicherelemente zu vergrößern, damit für die Speicherung der Pehlerpositionen genügend Speicherelemente zur Verfügung stehen.
209823/0926

Claims (2)

  1. - 9 - UL 70/199
    Patentansprüche
    (1/ Datenspeichersystera, bei dem eine sehr große Anzahl von gleichen Speicherelementen zu einem Speicher derart zusammengefaßt ist, daß Wörter mit jeweils vorgegebener Bitzahl gespeichert werden, wobei aufgrund des Herste1lungsProzesses der Speicherelemente ein Teil derselben unbrauchbar ist, bei dem für jedes Wort über die vorgegebene Bitzahl hinaus zusätzliche Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzahl der für das Wort zu erwartenden unbrauchbaren Speicherelemente gewählt ist, bei dem Maßnahmen getroffen sind, unbrauchbare Speicherelemente von der Benutzung auszuschließen, nach (Patentanmeldung
    P 19 31 524.5), dadurch gekennzeichnet^ daß jedes Wort besondere Speicherzellen enthält, in die die Positionen der zu dem betreffenden Wort gehörigen unbrauchbaren Speicher- ™ elemente einschreibbar sind, daß Schaltmittel vorgesehen sind, die von den besonderen Speicherzellen angesteuert werden und die beim Ein- und/oder Ausspeichern bewirken, daß in die unbrauchbaren Speicherzellen nichts eingeschrieben wird bzw., daß die beim Auslesen aus unbrauchbaren Speicherzellen erhaltene Information nicht ausgewertet wird.
    209823/0926 BAD ORIGINAL
    - 10 - UL 70/199
  2. 2. Datenspeichersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltmittel bewirken, daß beim Einschreiben eines Wortes diejenigen Bits, die mittels eines unbrauchbaren Speicherelementes gespeichert werden sollen, auf das nächstfolgende brauchbare Speicherelement verschoben werden bzw. beim Auslesen aus dem nächstfolgenden brauchbaren Speicherelement ausgelesen werden.
    5. Datenspeichersystem nach Anspruch i, dadurch gekannzeichnet, daß die zusätzlichen Speicherelemente an eine? bestimmten Stelle des Speichers vorgesehen sind, und daß die Schaltmittel so ausgebildet sind, daß sie die hier für unbrauchbare Speicherelemente bestimmte und/oder von diesen stammende Information in die zusätzlichen Speicherzellen einspeichert bzw. aus diesen ausliest.
    4. Datenspeichersystem nach einem oder mehreren der vorher-™ gehenden Ansprüche, dadurch gekennzeichnk, daß die besonderen Speicherelemente eine geringere Fehlerhäufigkeit als diejenigen des Speichers haben, insbesondere die Fehlerhäufigkeit Null.
    - 11 -
    209823/0926
    - 11 - UL 70/199
    2058638
    5. Datenspeichersystem nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß für jedes Wort für die besonderen Speicherelemente über die vorgegebene Bitzahl hinaus weitere zusätzliche Speicherelemente vorgesehen sind, deren Anzahl entsprechend der Anzahl der für die besonderen Speicherelemente zu erwartenden unbrauchbaren Speicherelemente gewählt 1st, und daß Maßnahmen getroffen sind, diese unbrauchbaren Speicherelemente von der Benutzung auszuschließen.
    2 09 823/0926
DE19702058698 1969-06-21 1970-11-28 Datenspeichersystem Pending DE2058698A1 (de)

Priority Applications (15)

Application Number Priority Date Filing Date Title
DE19691931524 DE1931524C (de) 1969-06-21 Datenspeicher und Datenspeichern steuerschaltung
DE1963895A DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung
DE19702007050 DE2007050C (de) 1970-02-17 Datenspeicherschaltung und Datenspeicheransteuerschaltung
DE2007787A DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
GB2939270A GB1307418A (en) 1969-06-21 1970-06-17 Data storage system
FR7022748A FR2054586A1 (de) 1969-06-21 1970-06-19
US48300A US3693159A (en) 1969-06-21 1970-06-22 Data storage system with means for eliminating defective storage locations
DE19702053260 DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem
IT3009671A IT969043B (it) 1970-10-30 1971-10-20 Sistema di immagazzinaggio di dati
FR7138955A FR2111957A6 (de) 1969-06-21 1971-10-29
US00193949A US3772652A (en) 1969-06-21 1971-10-29 Data storage system with means for eliminating defective storage locations
GB5071771A GB1361009A (en) 1969-06-21 1971-11-01 Data storage system

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
DE19691931524 DE1931524C (de) 1969-06-21 Datenspeicher und Datenspeichern steuerschaltung
DE1963895A DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung
DE19702007050 DE2007050C (de) 1970-02-17 Datenspeicherschaltung und Datenspeicheransteuerschaltung
DE2007787A DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
DE19702053260 DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem

Publications (1)

Publication Number Publication Date
DE2058698A1 true DE2058698A1 (de) 1972-05-31

Family

ID=27570489

Family Applications (6)

Application Number Title Priority Date Filing Date
DE1963895A Expired DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung
DE2007787A Granted DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A Expired DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
DE19702053260 Pending DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 Granted DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher
DE19702058698 Pending DE2058698A1 (de) 1969-06-21 1970-11-28 Datenspeichersystem

Family Applications Before (5)

Application Number Title Priority Date Filing Date
DE1963895A Expired DE1963895C3 (de) 1969-06-21 1969-12-20 Datenspeicher und Datenspeicher anste'uerschaltung
DE2007787A Granted DE2007787B2 (de) 1969-06-21 1970-02-20 Datenspeicher- und Datenspeicheransteuerschaltung
DE2008663A Expired DE2008663C3 (de) 1969-06-21 1970-02-25 Datenspeicher- und Datenspeicheransteuerschaltung
DE19702053260 Pending DE2053260A1 (de) 1969-06-21 1970-10-30 Datenspeichersystem
DE19702058641 Granted DE2058641B2 (de) 1969-06-21 1970-11-28 Datenspeicher

Country Status (4)

Country Link
US (2) US3693159A (de)
DE (6) DE1963895C3 (de)
FR (2) FR2054586A1 (de)
GB (2) GB1307418A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2188241A1 (de) * 1972-06-09 1974-01-18 Ericsson Telefon Ab L M

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898443A (en) * 1973-10-29 1975-08-05 Bell Telephone Labor Inc Memory fault correction system
US3872291A (en) * 1974-03-26 1975-03-18 Honeywell Inf Systems Field repairable memory subsystem
US4150428A (en) * 1974-11-18 1979-04-17 Northern Electric Company Limited Method for providing a substitute memory in a data processing system
FR2307332A1 (fr) * 1975-04-07 1976-11-05 Sperry Rand Corp Procede de stockage d'information dans une memoire comportant au moins une zone de memorisation defectueuse et dispositif pour l'execution de ce procede
US3986179A (en) * 1975-06-30 1976-10-12 Honeywell Information Systems, Inc. Fault-tolerant CCD memory chip
US4051354A (en) * 1975-07-03 1977-09-27 Texas Instruments Incorporated Fault-tolerant cell addressable array
US4066880A (en) * 1976-03-30 1978-01-03 Engineered Systems, Inc. System for pretesting electronic memory locations and automatically identifying faulty memory sections
US4198681A (en) * 1977-01-25 1980-04-15 International Business Machines Corporation Segmented storage logging and controlling for partial entity selection and condensing
US4450524A (en) * 1981-09-23 1984-05-22 Rca Corporation Single chip microcomputer with external decoder and memory and internal logic for disabling the ROM and relocating the RAM
EP0090331B1 (de) * 1982-03-25 1991-04-17 Kabushiki Kaisha Toshiba Halbleiterspeicheranordnung
US4493075A (en) * 1982-05-17 1985-01-08 National Semiconductor Corporation Self repairing bulk memory
US4584681A (en) * 1983-09-02 1986-04-22 International Business Machines Corporation Memory correction scheme using spare arrays
US4584682A (en) * 1983-09-02 1986-04-22 International Business Machines Corporation Reconfigurable memory using both address permutation and spare memory elements
US4581739A (en) * 1984-04-09 1986-04-08 International Business Machines Corporation Electronically selectable redundant array (ESRA)
US4744060A (en) * 1984-10-19 1988-05-10 Fujitsu Limited Bipolar-transistor type random access memory having redundancy configuration
US4759020A (en) * 1985-09-25 1988-07-19 Unisys Corporation Self-healing bubble memories
US4928022A (en) * 1987-07-17 1990-05-22 Trw Inc. Redundancy interconnection circuitry
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
EP0389203A3 (de) * 1989-03-20 1993-05-26 Fujitsu Limited Halbleiterspeichergerät beinhaltend Information, die die Anwesenheit mangelhafter Speicherzellen anzeigt
DE69034191T2 (de) 1989-04-13 2005-11-24 Sandisk Corp., Sunnyvale EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
US7190617B1 (en) * 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
US5146574A (en) * 1989-06-27 1992-09-08 Sf2 Corporation Method and circuit for programmable selecting a variable sequence of element using write-back
US5315708A (en) * 1990-02-28 1994-05-24 Micro Technology, Inc. Method and apparatus for transferring data through a staging memory
US5212785A (en) * 1990-04-06 1993-05-18 Micro Technology, Inc. Apparatus and method for controlling data flow between a computer and memory devices
US5134619A (en) * 1990-04-06 1992-07-28 Sf2 Corporation Failure-tolerant mass storage system
US5233618A (en) * 1990-03-02 1993-08-03 Micro Technology, Inc. Data correcting applicable to redundant arrays of independent disks
US5140592A (en) * 1990-03-02 1992-08-18 Sf2 Corporation Disk array system
US5388243A (en) * 1990-03-09 1995-02-07 Mti Technology Corporation Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
US5325497A (en) * 1990-03-29 1994-06-28 Micro Technology, Inc. Method and apparatus for assigning signatures to identify members of a set of mass of storage devices
US5202856A (en) * 1990-04-05 1993-04-13 Micro Technology, Inc. Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports
US5214778A (en) * 1990-04-06 1993-05-25 Micro Technology, Inc. Resource management in a multiple resource system
US5956524A (en) * 1990-04-06 1999-09-21 Micro Technology Inc. System and method for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5414818A (en) * 1990-04-06 1995-05-09 Mti Technology Corporation Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol
US5233692A (en) * 1990-04-06 1993-08-03 Micro Technology, Inc. Enhanced interface permitting multiple-byte parallel transfers of control information and data on a small computer system interface (SCSI) communication bus and a mass storage system incorporating the enhanced interface
US5255227A (en) * 1991-02-06 1993-10-19 Hewlett-Packard Company Switched row/column memory redundancy
US5867640A (en) * 1993-06-01 1999-02-02 Mti Technology Corp. Apparatus and method for improving write-throughput in a redundant array of mass storage devices
US20030088611A1 (en) * 1994-01-19 2003-05-08 Mti Technology Corporation Systems and methods for dynamic alignment of associated portions of a code word from a plurality of asynchronous sources
US5841710A (en) * 1997-02-14 1998-11-24 Micron Electronics, Inc. Dynamic address remapping decoder
US6182239B1 (en) * 1998-02-06 2001-01-30 Stmicroelectronics, Inc. Fault-tolerant codes for multi-level memories
US6332183B1 (en) 1998-03-05 2001-12-18 Micron Technology, Inc. Method for recovery of useful areas of partially defective synchronous memory components
US6314527B1 (en) 1998-03-05 2001-11-06 Micron Technology, Inc. Recovery of useful areas of partially defective synchronous memory components
US6381708B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. Method for decoding addresses for a defective memory array
US6381707B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. System for decoding addresses for a defective memory array
US6496876B1 (en) 1998-12-21 2002-12-17 Micron Technology, Inc. System and method for storing a tag to identify a functional storage location in a memory device
US6578157B1 (en) 2000-03-06 2003-06-10 Micron Technology, Inc. Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
US7269765B1 (en) 2000-04-13 2007-09-11 Micron Technology, Inc. Method and apparatus for storing failing part locations in a module
US6724674B2 (en) * 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE620922A (de) * 1961-08-08
US3222653A (en) * 1961-09-18 1965-12-07 Ibm Memory system for using a memory despite the presence of defective bits therein
US3245049A (en) * 1963-12-24 1966-04-05 Ibm Means for correcting bad memory bits by bit address storage
US3350690A (en) * 1964-02-25 1967-10-31 Ibm Automatic data correction for batchfabricated memories
US3402399A (en) * 1964-12-16 1968-09-17 Gen Electric Word-organized associative cryotron memory
US3331058A (en) * 1964-12-24 1967-07-11 Fairchild Camera Instr Co Error free memory
US3422402A (en) * 1965-12-29 1969-01-14 Ibm Memory systems for using storage devices containing defective bits
US3444526A (en) * 1966-06-08 1969-05-13 Ibm Storage system using a storage device having defective storage locations
US3434116A (en) * 1966-06-15 1969-03-18 Ibm Scheme for circumventing bad memory cells
US3436734A (en) * 1966-06-21 1969-04-01 Ibm Error correcting and repairable data processing storage system
US3432812A (en) * 1966-07-15 1969-03-11 Ibm Memory system
US3588830A (en) * 1968-01-17 1971-06-28 Ibm System for using a memory having irremediable bad bits
GB1186704A (en) * 1968-03-01 1970-04-02 Ibm Selection Circuit
US3541525A (en) * 1968-04-19 1970-11-17 Rca Corp Memory system with defective storage locations
US3633175A (en) * 1969-05-15 1972-01-04 Honeywell Inc Defect-tolerant digital memory system
US3654610A (en) * 1970-09-28 1972-04-04 Fairchild Camera Instr Co Use of faulty storage circuits by position coding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2188241A1 (de) * 1972-06-09 1974-01-18 Ericsson Telefon Ab L M

Also Published As

Publication number Publication date
DE2007787B2 (de) 1974-07-04
DE2007787A1 (de) 1971-11-18
GB1361009A (en) 1974-07-24
DE2007050B2 (de) 1973-02-08
DE2053260A1 (de) 1972-05-04
DE1931524A1 (de) 1971-01-21
DE1963895C3 (de) 1973-11-29
DE2008663C3 (de) 1973-10-31
DE2007050A1 (de) 1971-09-09
US3772652A (en) 1973-11-13
DE2008663A1 (de) 1971-09-09
FR2054586A1 (de) 1971-04-23
DE2058641A1 (de) 1972-05-31
DE2007787C3 (de) 1975-03-06
US3693159A (en) 1972-09-19
FR2111957A6 (de) 1972-06-09
DE1963895A1 (de) 1971-07-15
DE1931524B2 (de) 1972-11-16
DE2008663B2 (de) 1973-03-22
GB1307418A (en) 1973-02-21
DE2058641B2 (de) 1972-12-14
DE1963895B2 (de) 1973-03-22

Similar Documents

Publication Publication Date Title
DE2058698A1 (de) Datenspeichersystem
DE3125048C2 (de)
DE2614000C2 (de) Diagnoseeinrichtung zur Prüfung von Funktionseinheiten
DE3032630C2 (de) Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen und Verfahren zu dessen Betrieb
DE2646163B2 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE2247704C3 (de) Aus monolithisch integrierten Schaltkreisen aufgebaute bit-unterteilte Datenverarbeitungsanlage
DE3906494C2 (de)
DE2556556A1 (de) Verfahren und anordnung zur speicherung von informationen ueber den ort eines oder mehrerer fehlerhafter bits in einem einzelne fehler korrigierenden halbleiter-hauptspeicher
DE3209679C2 (de)
DE2364408A1 (de) System zur erstellung von schaltungsanordnungen aus hochintegrierten chips
DE3709032A1 (de) Grossschaltkreis-halbleitervorrichtung
DE3618136C2 (de)
DE4006285A1 (de) Halbleiterspeichereinrichtung zur durchfuehrung von parallelschreibtests und zugehoeriges verfahren
EP1008993A2 (de) Schreib/Lesespeicher mit Selbsttestvorrichtung und zugehöriges Testverfahren
DE2946119C2 (de) Datenverarbeitungseinrichtung mit einer Vielzahl von Datenverarbeitungselementen, denen ein einziger Strom von Steuersignalen zugeführt wird
DE2823554A1 (de) Hochintegrierte schaltung
DE2006987A1 (de) Automatische Prüfvorrichtung für Rechenanlagen
EP1222545B1 (de) Verfahren und schaltungsanordnung zum speichern von datenworten in einem ram modul
DE2823457C2 (de) Schaltungsanordnung zur Fehlerüberwachung eines Speichers einer digitalen Rechenanlage
DE2153116C3 (de) Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher
DE19781328B4 (de) Speichertestgerät
DE10307027A1 (de) Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein
DE10011180A1 (de) Digitale Speicherschaltung
DE2739952C2 (de) Großintegrierter Halbleiter-Speicherbaustein in Form einer unzerteilten Halbleiterscheibe
DE3342208C2 (de)