DE2212373A1

DE2212373A1 - Schnelles Sperrgatter

Info

Publication number: DE2212373A1
Application number: DE19722212373
Authority: DE
Inventors: Kronies Reinhard Kurt; Coupland John Robert
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1971-03-15
Filing date: 1972-03-15
Publication date: 1972-10-05
Also published as: US3753014A; BE780709A; US3919692A; FR2178281A5; GB1366402A

Description

DIPL.-INQ. GÜNTHER EISENFÜHR

DIPL.-ING. Dl ETER K. SPEISER 2212373

PATENTANWÄLTE, AKTENZEicHEN:Neuanmeldung ₂e BREMEN 1

_π , _ , . ' . BQRGERMEISTER-SMIDT-STR. 56

Anmeldername: Burroughs Corporation (τ r ι ν ι d a d - η α υ s)

TELEFON: (04?t) 31 J· 77 TELEGRAMME: FERROPAT

BREMER BANK 100 9072 UNS. ZE(CHEN: B212 POSTSCHECK HAMBURG 255797

datum:14. März 1972

BURROUGHS CORPORATION, eine Gesellschaft nach den Gesetzen des Staates Michigan, Second Avenue at Burroughs, Detroit. Michigan 48232'(V.St.A.)

Schnelles Sperrgatter

Die Erfindung befaßt sich mit einer elektrischen · Schaltung mit zwei Eingangsklemmen, die auf drei Kombinationen von Binäreingangssignalen anspricht. Die Schaltung kann zweckmäßig als schnelles Sperrgatter verwendet werden, das insbesondere in einer Prioritätsschaltung eingesetzt werden kann. Das ist besonders dann zweckmäßig, wenn die Prioritätsschaltung in einer Datenverarbeitungsanlage eingesetzt ist, iri der mehrere aufrufende Einheiten, wie Rechner und Multiplexer gleichzeitig Zugriff zu einem gemeinsamen RA-Speicher (Random Access Memory) der Anlage wünschen.

Gegenwärtig in Datenverarbeitungsanlagen benutzte Sperrgatter verwenden ein UND-Gatter mit zwei Eingangsklemmen, wobei die durch das UND-Gatter zu übertragenden Daten mit einem Eingangsanschluß und eine Quelle von Verbotssignalen mit dem anderen Eingangsanschluß über einen

209841/1124

Inverter verbunden werden. Ein derartiges Sperrgatter arbeitet relativ langsam wegen der zeitlichen Verzögerung der Hindurchführung der Signale durch den Inverter und das UND-Gatter. Es hat sich ergeben, daß sich ein sehr viel schneller arbeitendes Sperrgatter aus der Verwendung einer elektronischen Schaltung ergibt, die als RS-Flip-Flop dadurch ausgelegt ist, daß das Verbotssignal direkt auf den Rückstellanschluß der Schaltung gegeben wird, während der "1" oder "Ein" Ausgangsanschluß der Schaltung als Ausgang der Schaltung benutzt wird. Die elektrische Schaltung, arbeitet als eine Kombinationslogik, wenn das Verbotssignal in der Form einer binären 1 vorliegt und die hindürchzuleitenden Daten in der Form einer binären 1 gegeben sind. Das resultierende Sperrgatter ist in Datenverarbeitungsanlagen mit besonderem Vorteil einsetzbar, wo die Arbeitsgeschwindigkeit von eminenter Bedeutung ist.

Man hat weiterhin gefunden, daß als RS-Flip-Flop arbeitende elektrische Schaltungen mit lediglich zwei Kombinationen an Eingangssignalen, nämlich 0, 1 und 1,0, eine sehr nützliche logische Schaltung darstellen, wenn eine dritte Kombination von Eingangssignalen, nämlich 1,1, auf die zwei Eingänge der elektronischen Schaltung gegeben werden. Dies ist in einer gleichlaufenden Patentanmeldung der Anmelderin im einzelnen beschrieben. Die elektronische Schaltung gemäß dieser Anmeldung ist als schnelles Sperrgatter insofern nützlich als sie richtig getaktet wird und Binärsignale aufgegeben werden. Die Erfindung befaßt sich daher mit einem Verfahren, nach dem eine elektronische Schaltung als schnelles Sperrgatter verwendet wird, das als RS-Flip-Flop arbeitet und einen Setz-Eingang, einen Zurücksetz-Eingang und einen einzigen Ausgangsanschluß hat. Das Verfahren sieht vor, daß eine durch die Schaltung zu übertragende binäre 1 auf den Setz-

209841/1 124

Eingang gegeben wird, das Komplement der binären 1 auf den Zurücksetz-Eingang gegeben wird und wahlweise eine binäre 1 auf den Zurücksetz-Eingang'gegeben .wird, um die Übertragung der binären 1 am Setz-Eingang zu dem Ausgang der elektronischen Schaltung zu verbieten.-

Die Erfindung umfaßt weiterhin die Verwendung eines schnellen Sperrgatters zwischen einer Quelle von binärkodierten Daten und einer Auswert-Einrichtung, wobei das Gatter eine elektrische Schaltung mit zwei Eingangsklemmen und mindestens einer Ausgangsklemme aufweist, die als RS-Flip-Flop für eine erste und eine zweite Kombination von binären Eingangssignalen arbeitet und als ein nach kombinierter Logik arbeitendes Element für eine dritte Kombination von binären Eingangssignalen funktioniert. Das schnelle Sperrtor weist eine Einrichtung zur Verbindung des Ausgangs der Quelle mit einem Eincangsanschluß und des binären Komplements des Ausgangs der Quelle mit dem anderen Eingangsanschluß auf. Das Gatter weist weiterhin eine Eingangsklemme für den gleichen Eingang auf, an den das Komplement gelegt ist, und zwar für eine Quelle eines binären Verbotssignals in der Form einer binären 1. Ein derartiges schnelles Sperrgatter wird mit besonderem Vorteil in einer Priotitatsbestimmungsschaltung verwendet, die vor allem in einer Datenverarbeitungsanlage eingesetzt wird. Somit befaßt sich die Erfindung weiterhin mit einer Einrichtung für die Verwertung binär kodierter Daten, wie etwa einen RA-Speicher,mehrere aufrufende Einheiten, wie Rechner und Multiplexer, von denen jede Zugriff zu dem Speicher wünscht, ein steuerbares Übertragungstor zwischen jeder aufrufenden Einheit und dem Speicher, und eine Prioritätsbestimmungsschaltung mit einem Eingang aus jeder aufrufenden Einheit und einem Ausgang für die Steuerunq jedes einzelnen mit einer bestimmten aufru-ίenden Einheit verbundenen bbertragunqsfores, sowie

209841 /1124

eine Aufrufleitung von jeder aufrufenden Einheit, die mit dem entsprechenden Eingang der Prioritätsbestimmungsschaltung verbunden ist. Der Prioritäts-Resolver weist einen ersten Piad für das Aufrufsignal aus der aufrufenden Einheit mit höchster Priorität zu dem der Einheit mit höchster Priorität zugeordneten Übertragungstor auf, sowie eine erste Schaltung mit zwei Eingangsklemmen und einem Ausgangsanschluß, die als ein RS-Flip-Flop für eine erste und eine zweite Kombination von binären Eingangssignalen und als ein Element von kombinierter Logik für eine dritte Kombination von binären Eingangssignalen wirkt. Die elektrische Schaltung ist in den Pfad des Aufrufsignales der aufrufenden Einheit mit der niedrigsten Priorität zu dem zugehörigen Übertragungstor eingeschaltet. Die Prioritätsbestimmungsschaltung (Prioritäts-Resolver) weist weiterhin Einrichtungen für die Kopplung des Aufrufsignales von der aufrufenden Einheit mit der höchsten Priorität zu einer Eingangsklemme der elektrischen Schaltung auf. Der Prioritatsresolver kann weiterhin zusätzliche elektrische Schaltungen aufweist, die mit der ersten, cwischen einer aufrufenden Einheit und ihrem zugehörigen Übertragungstor in den Pfad des Aufrufsignals für vede zusätzliche aufrufende Einheit niedrigerer Priorität eingeschaltete elektrische Schaltung identisch sind, Wobei jede elektrische Schaltung einen Einqangsanschluß aufweist, an den das Aufrufsignal für jede aufrufende Einheit von höherer Priorität angeschlossen ist.

Pie Erfindung wird nachfolgend unter Bezugnahme auf die beigefügte Zeichnung beschrieben. Im einzelnen zeigen:

Fig. 1 ein Blockschaltbild eines mit den Merkmalen der Erfindung ausgestatteten schinen en Sperrgatters ;

209841/1124

Fig.	4
Fig.	5
Fig.	6
Fig. bis	7A 7C

Fig. 2 eine Wahrheitstafel des schnellen Sperrgatters nach Fig. 1;

Fig. 3 das Blockschaltbild eines ,Prioritäts-

Resolvers, in dem der Einsatz des erfin— dungsgemäßen schnellen Sperrgatters nützlich ist;

ein Blockschaltbild und schematisches Diagramm des Prioritäts-Resolvers gemäß Fig. 3;

eine Wahrheitstafel des Prioritäts-Resolvers aus Fig. 4;

ein Blockschaltbild einer Datenverarbeitungsanlage, in der der Prioritatsresolver nach Fig. 4 eingesetzt werden kann; und

ein Blockschaltbild eines Teiles der Datenverarbeitungsanlage nach Fig. 6 im Detail..

Die in F=g. 1 schematisch dargestellte elektrische Schaltung 1 weist zwei Eingangsklemmen 2, 3 und eine Ausgangsklemme 4 auf. Die Schaltung 1 kann so ausgelegt sein, daß sie einerseits als RS-Flip-Flop und andererseits als kombiniertes logisches Element für eine Kombination von Einqangssignalen arbeitet, wie das in der bereits erwähnten gleichlaufenden Patentanmeldung der Anmelderin im einzelnen beschrieben ist. Die Begriffe "RS-Flip-Flop" und "Element mit kombinierter Logik" seien wie folgt definiert.

Das hier benutzte RS-Flip-Flop weist zwei mit R und S bezeichnete Eingänge auf und stellt im übrigen eine elektrische Schaltung mit zwei stabilen Zuständen und der Möglichkeit dar, vom einen Zustand in den anderen bei Empfang eines im einzelnen noch bezeichneten Signales überzugehen. Danach setzt eine binäre 1 am Setz-Etngang des KS-Flip-Flops dieses Flip-Flop in den "1" oder "Ein"-Zustand und das Aufgeben einer binären 1 aui den Rücksetz-Einqanq stellt das Flip-Flop in den "0" oder "Aus"-Zustand

209841/1124

zurück. Wie das im einzelnen in der Publikation "Reference Data for Radio Engineers", fünfte Auflage, veröffentlicht von Howard W. Sams & Co., auf Seite 20-5 ausgeführt ist, wird für ein RS-Flip-Flop angenommen, daß Einsen niemals gleichzeitig an beiden Eingängen auftreten. Es hat sich jedoch ergeben, daß beim Auftreten von binären Einsen an beiden Eingängen der elektrischen Schaltung gemäß Fig. 1 diese Schaltung als Element mit kombinierter Logik arbeitet, das in der Publikation "Computer Dictionary" von Charles J. Sippl, herausgegeben von Howard W. Sams & Co., erste Auflage, auf.Seite 41 definiert ist. Danach handelt es sich um eine Schaltung mit mindestens einem Ausgangskanal und einem oder mehreren Eingangskanälen, die sämtlich durch diskrete Zustände ausgezeichnet sind,' derart, daß der Zustand jedes Ausgangskanals vollständig bestimmt ist durch die gleichzeitigen Zustände der Eingangskanäle. Weiterhin werden für diese Beschreibung die Ausdrücke "logisch wahr" und "logisch falsch" synonym mit den Ausdrücken "binär 1" und "binär 0" benutzt, es sei denn, daß ausdrücklich eine andere Verabredung getroffen wird. Jedoch soll diese Verwendung nicht bedeuten, daß von der weiteren Definition der Ausdrücke "binär kodierte Daten" und "binäre Einsen" und "binäre Nullen" abgewichen werden soll, welche Ausdrücke selbst das logisch Wahre und logisch Falsche umgreifen, die selbst binär sind.

Die elektrische Schaltung 1 kann, wenn sie als RS-Flip-Flop ausgelegt ist, vorteilhafterweise ein ODER-Tor 6 und einen Inverter 7 aufweisen, die zwischen den Eingang*- anschluß 2 und den nicht benutzten Ausgangsanschluß eingeschaltet sind, wobei der nicht benutzte Ausgangsanschluß der "0" oder "Aus"-Ausgangsanschluß der Schaltung ist. Die elektrische Schaltung 1 kann weiterhin ein zweites ODER-Tor 8 und einen zweiten Inverter 9 aufweisen, die in Reihe

209841/1124

zwischen den Eingangsanschluß 3 und den Ausgangsanschluß 4 eingeschaltet sind, wobei der Ausgangsanschluß 4 der "1"- bzw. der "Ein"-Ausgang der Schaltung ist.. Der Ausgang des Inverters 9 wird auf.das ODER-Tor 6 als ein Eingang gegeben und der Ausgang des Inverters 7 wird auf ein ODER-Tor 8 als ein Eingang für dieses Tor gegeben. Logische ODER-Tore werden in den Figuren dieser Anmeldung durch hineingesetztes Pluszeichen repräsentiert, während logische UND-Tore einen eingesetzten Punkt aufweisen.

Die elektrische Schaltung nach Fig. 1 dient als schnelles Sperrgatter, wenn es wie Fig. 1 zeigt geschaltet ist. Das Verfahren, nach dem die elektrische Schaltung 1 als ein schnelles Sperrgatter verwendet wird, sieht vor, daß eine binäre 1 auf die Eingangsklemme 2 gegeben wird, um eine binäre 1 an der Ausgangsklemme 4 auftreten zu lassen, und daß auf Wunsch die Übertragung der binären 1 an der Eingangsklemme 2 durch die Schaltung 1 gesperrt werden kann, wenn eine binäre 1 auf die Eingangsklemme 3 gegeben wird, die die Übertragung der binären 1 an der Eingangsklemme 2 auf die Ausgangsklemme 4 sperrt. Eine Wahrheitstafel für die elektrische Schaltung 1 ist aus Fig. 2 zu entnehmen.

Eine Quelle 10 von binären Daten, die durch die Schaltung 1 zu einer Auswerteinrichtung 11 übertragen werden sollen, ist an den Eingangsanschluß 2 der Schaltung 1 angeschlossen. Das Komplement des Ausgangs der Quelle 10 wird auf die Einqangsklemme 3 über einen Inverter 12 gegeben. Das Komplement der Cuelle wird auf einen Eingang gegeben, so daß die verbotene Kombination von Eingangssignalen, d.h. 0,0 die unmittelbar der Kombination 1,1 folgt, verboten wird. Eine Quelle 13 von Sperr- oder Verbotssignalen ist mit der Eingangsklemme 3 der elektrischen Schaltung 1 verbunden. Eine binäre 1 aus der Quelle 13. an der Eingangs-.klemme 3 führt selbst bei einer binären 1 an der Eingangs-

209841/1 12i

klemme 2 zu dem Ergebnis, daß eine binäre O an der Ausgangsklemme 4 erscheint, die so lange stehenbleiben wird, wie das Sperrsignal in Form einer binären 1 aus der Quelle 13 an der Eingangsklemme 3 steht.

Ein Sperrgatter, daß gegenwärtig in der Rechnertechnik benutzt wird, ist ein UND-Tor mit zwei Eingängen. Ein Eingang nimmt die durch das UND-Tor zu übertragenden Daten auf und der andere Eingang ist über eine Inverterstufe an eine Quelle von Sperrsignalen angeschlossen. Wegen der Verwendung des Inverters ergibt sich eine wesentliche Verzögerung beim Durchgang des Sperrsignals zu dem UND-Tor, um die Übertragung der Daten aus der Quelle zu sperren. Die gesamte Verzögerung kann 40 Nanosekunden oder mehr betragen. Diese große Verzögerung wird gemäß der Erfindung vermieden, indem ein Sperrsignal direkt auf eine'n Eingang der elektrischen Schaltung 1 gegeben wird, was zu einem schnell arbeitenden Sperrgatter führt, dessen gesamte Verzögerung auf etwa 10 Nanosekunden herabgedrückt ist, so daß es etwa viermal schneller arbeitet als die gegenwärtig verwendeten Sperrgatter oder Sperrtore. Das erfindungsgemäße schnellarbeitende Sperrgatter gemäß Fig. 1 ist besonders nützlich in einem Prioritätsresolver in einer Anlage, die beispielsweise in Fig. 3 erläutert ist.

Eine Auswerteinrichtung 20 kann mit mehreren Quellen 21, 22 und 23 zusammenarbeiten. Die Auswerteinrichtung 20 kann beispielsweise ein RA-Speicher (Random Access-Memory) sein, während die Quellen 21, 22 und 23 aufrufende Einheiten sein können, beispielsweise Rechner oder Multiplexer, wobei jede Quelle die Fähigkeit hat, einen Zugriff auf den Speicher der Auswerteinrichtung 20 zu verlangen. Die Quelle 21 hat mindestens zwei Ausgangsleitungen, und zwar eine Leitung 34 für Daten, beispielsweise Speicheradressdaten,

209841/112Λ

die an die Auswerteinrichtung 20 übertragen werden sollen, sowie eine andere Ausgangsleitung 24 für ein Aufrufsignal. Die Quelle 22 weist eine Datenausgangsleitung 35 und eine Aufrufsignal-Ausgangsleitung 25 auf, während die' Quelle 23 eine Datenausgangsleitung 3'6 und eine Aufrufsignalausgangsleitung 26 hat. Die Datenausgangsleitung 34 aus der Quelle 21 ist mit einem Eingang eines UND-Tores 29, die Datenausgangsleitung 35 aus der Quelle 22 ist mit einem Eingang eines UND-Tores 31 und die Datenausgangsleitung 36 aus der Quelle 23 ist mit einem Eingang eines UND-Tores 33 verbunden. Jedes der UND-Tore 29, 31 und arbeitet als ein steuerbares Übertragungstor und weist einen Steuersignal eingang auf. Das UND-Tor 29 hat die Steuereingangsklemme 28,das UND-Tor.31 besitzt die Steuereingangsklemme 30 und das UND-Tor 33 hat eine Steuereingangsklemme 32. Wenn jede Cuelle Zugriff zur Auswerteinrichtung 20 beansprucht, dann ergibt sich ein Ausgang eines Aufrufsignals an der Ausgangsklemme 24 der Quelle 21 und entsprechend an der Ausgangsklemme 25 der Quelle 22 und der Ausgangsklemme 26 der Cuelle 23. Dabei können mehr als ein Aufrufsignal gleichzeitig auftreten* Wenn dies eintritt, dann muß der Vorrang bzw. die Priori- · tat zwischen den aufrufenden und widerstreitend Zugriff verlangenden Einheiten bestimmt werden dahingehend, welcher der Quellen Zugriff zur Auswerteinrichtung 20 gewährt werden soll. Dieser Vorrang wird bestimmt in einem Prioritätsresolver 27, dessen einer Eingang von jeder der ruellen 21, 22 und 23 kommt. Der Prioritätsresolver

27 weist einen Ausgang auf, der zu dem Steueranschluß

28 des UND-Tores 29, zu dem Steueranschluß 30 des UND-Tores 31 und zu dem Steueranschluß32 des UND-Tores 33 führt, wobei jedes UND-Tor der entsprechenden Quelle 21, 22 und 23 zugeordnet ist. Der Ausgang der UND-Tore 29, und 33 ist jeweils mit einem eigenen Eingangsanschluß eines ODER-Tores 37 verbunden. Der Ausgang des ODER-Tores

209841/1124

ist mit dem Eingang der Auswerteinrichtung 20 verbunden. Daten können durch die UND-Tore 29, 31 und 33 nur dann übertragen werden, wenn eine binäre 1 an den entsprechenden Steueranschlüssen 28, 30 und 32 steht. Eine derartige binäre 1 wird von dem Prioritätsresolver abgegeben, wenn ein oder mehrere Aufrufsignale auf den Eingang des Prioritätsresolvers 27 gegeben werden.

Die Priaritäts—Bestimmungsschaltung (eine für"Prioritäts-Resolver" synonyme Bezeichnung) ist schematisch in Fig. dargestellt und weist ein RS-Flip-Flop 40 auf, das zwischen den Ausgangsanschluß 24 der Quelle 21 und den Steueranschluß 28 des UND-Tores 29 im Wec des Aufrufsignales aus der Quelle 21 eingeschaltet ist. Das Komplement des Aufrufsignales aus der Quelle 21 erscheint an dem Eingang 41 des Flip-Flops 40 über eine Inverterstufe 42, deren Eingang mit der Ausgangsleitung 24 verbunden ist. Das Flip-Flop 40 kann durch ein einziges Trenn-Gatter ersetzt werden, oder die Ausgangsleitung 24 der Quelle 21 kann alternativ direkt zu dem Steueranschluß 28 des UND-Tores 29 führen. Auf jeden Fall wird der Cuelle 21 die höchste Priorität gegeben und ihr Aufrufsignal kann direkt auf das UND-Tor 29 gegeben werden, um es zu öffnen und die übertragung der Daten durch es zu ermöglichen. Der Prioritätsresolver weist ferner ein schnelles Sperr-Gatter auf, das der Quelle 22 mit niedrigerem Vorrang zugeordnet ist und eine elektrische Schaltung 43 umfaßt, die zwischen die Aufrufsignalausgangsleitung 25 der Quelle 22 und den Steueranschluß 30 des Tores 31 eingeschaltet ist. Die elektronische Schaltung 43 ist mit der elektronisehen Schaltung 1 aus Fig. 1 identisch. Der elektrischen Schaltung 43 ist ein ODER-Tor 44 mit zwei Eingängen und einem Ausgang zugeordnet. Der Ausgang des ODER-Tores 44 ist mit der Eingangsklemme 45 der elektronischen Schaltung 43 verbunden. Eine Eingangsklemme oder das ODER-Tor

209841/1124

ist mit der Aufrufsignalausganqsleitung'24 der Quelle 21 verbunden. Der andere Eingang zu dem ODER-Tor 44 ist über eine Inverterstufe 46 mit der AufrufSignalausgangsleitung 25 aus der Cuelle -22 verbunden, so daß das Komplement des Aufrufsignals aus der Quelle 22'an der Eingangsklemme 45 der elektrischen Schaltung 43 auftreten wird. Der Prioritätsresolver 27 kann weiterhin, bei zusätzlichen aufrufenden Einheiten wie die Quelle 23 notwendigerweise, eine zweite Schaltung 38 aufweisen, die zwischen die Aufrufsignalausgangsleitung 26 der Quelle 23 und den Steueranschluß 32 des UND-Tores 33 geschaltet ist. Die Schaltung 38 ist ebenfalls mit der elektrischen Schaltung 1 aus Fig. 1 identisch. Der Eingangsanschluß 39 der elektrischen Schaltung 38 ist mit dem Ausgang eines ODER-Tores verbunden, das drei Eingangsanschlüsse besitzt. Der oberste Eingangsanschluß des ODER-Tores 47 ist mit dem Ausgang 24 der Cuelle 21, der mittlere Eingangsanschluß des ODER-Tores 47 ist mit der Ausgangsklemme 25 der Cuelle 22 und der unterste Eingangsanschluß des ODER-Tores 47 ist mit der Ausgangsklemme 26 der Quelle 23 über eine Inverterstuf e 48 verbunden, so daß das Komplement des Aufrufsignals aus der Cuelle 23 an der Eingangsklemme 39 der Schaltung auftreten wird.

Eine Wahrheitstafel für den Prioritätsresolver gemäß Fig. 4 zeigt Fig. 5. In dem Prioritätsresolver 27 gemäß Fig. 4 wurde der Quelle 21 die höchste Priorität für einen Zugriff auf die Auswerteinrichtung 20 zugeteilt, während die Quelle 22 die nächsthöhere Priorität und die Quelle die niedrigste Priorität .zugewiesen erhielt. Dies wurde dadurch erreicht, daß das Aufrufsignal aus der Quelle 21 als ein Verbotseingang auf die Eingangsklemme 45 der elektrischen Schaltung 43 und als ein Verbotseingang auf die Eingangsklemme 39 der elektrischen Schaltung 38 gegeben wurde. Die nächsthöhere Priorität der Quelle 22 gegenüber

209841/1124

der Quelle 23 ist dadurch realisiert, daß das Aufrufsignal der Quelle 22 auf die Eingangsklemme 39 der Schaltung 38. gegeben wird, so daß bei Auftreten eines Aufrufsignals am Ausgang der Quelle 22 in Form einer binären 1 dieses an dem Eingang 39 als Sperrsignal auftritt und die Weiterleitung jedes Aufrufsignals aus der Quelle 23 durch die Schaltung 38 sperrt.

Ein Prioritätsresolver, der wie in Fig. 4 dargestellt schnelle Sperrqatter aufweist, ist besonders vorteilhaft einsetzbar in einer Datenverarbeitungsanlage, die mehrere RA-Speicher und mehrere aufrufende Einheiten wie etwa Rechner und Multiplexer aufweist, die in verschiedenen Entfernungen zu jedem Speicher lokalisiert sind und so ausgelegt sind, daß sie mit jedem Speicher in Verkehr treten können. Eine derartige Datenverarbeitungsanlage hat einen System-Takt bzw. eine Haupttaktquelle 49 (Fig. 6) und mehrere aufrufende Einheiten und mehrere Speichermoduln. In Fig. 6 sind die aufrufenden Einheiten 6 an der Zahl und bestehen aus den Rechnern 50, 51 und 52, jeweils mit PR*, PRg und PR_ bezeichnet, und den Multiplexern 53, 54 und 55, jeweils bezeichnet mit MPX , MPX und HPX . Die Datenverarbeitungsanlage kann natürlich mehr oder weniger aufrufende Einheiten umfassen und auch eine andere Kombination von Rechnern und/oder Multiplexern umgreifen.

Zur einfacheren Beschreibung wird angenommen, daß jede aufrufende Einheit zu jedem Speichermodul 56 bis 64 zugreifen kann. Der Zugriff zu jedem Speichermodul wird gesteuert durch eine Speichersteuereinheit, die in Fig. durch die Speichersteuereinheiten 65, 66 und 67 dargestellt ist. Jede Speichersteuereinheit, wie etwa die Speichersteuereinheit 66, steuert den Zugriff zu drei Speichermoduln, wie etwa die Speichermoduln 59, 60 und Das Zugreifen auf die Speichermoduln und die Bestimmung

£05 S H* IHZH

der Priorität kann besser verstanden werden, wenn die · Figuren 7A₁ 7B und 7C, in der in Fig. 7 gezeigten Weise aneinandergesetzt, herangezogen werden. Es werde angenommen, daß von den aufrufenden Einheiten 50 und 51 "ein Zugriff auf den Modul 61 verlangt wird und daß die aufrufende Einheit 50 die höhere Priorität gegenüber der aufrufenden Einheit 51 hat, so daß gleichzeitige Versuche, auf den gleichen Speichermodul zuzugreifen, zu einer Zugriffsgewährung an die aufrufende Einheit 50 führt. Ein Abschnitt der Speichersteuereinheit 66 ist in den Figuren 7A und 7C schematisch dargestellt und die Speichermoduln 59 und 60 sind in Blockform in Fig. 7B eingetragen, wobei der Speichermodul 61 in Fig. 7B mehr im Detail dargestellt ist.

In einer üblichen Datenverarbeitungsanlage dauert für gewöhnlich ein Zyklus, während dessen auf den Speicher · zugegriffen wird, 2000 Nanosekunden. Diese Zeitspanne ist durch 10 Taktperioden gegeben, wobei der Systemtakt 200 Nanosekunden Dauer hat, was einer Frequenz von 5 MHz entspricht. Vier von den 10 Taktperioden dienen zum Zugreifen auf einen ausgewählten Speichermodul und für den Abschluß und die Vervollständigung des Speicherzyklus. Es hat sich jedoch ergeben, daß bei Anwendung des Prioritätsresolvers gemäß der Erfindung diese Zeit in allen Fällen auf drei Taktperioden reduziert werden kann, was zu einer 10%igen Erhöhung der möglichen Arbeitsgeschwindigkeit der Datenverarbeitungsanlage führt.

Bei gewöhnlichen Datenverarbeitungsanlagen umfaßt die Verkabelung zwischen den aufrufenden Einheiten 50 bis und den Speichersteuereinheiten 65 bis 67 insgesamt 80 Leitungen mit der folgenden Zuordnung: Sechs Leitungen führen die Adresse für den Speicherfnodul, zu dem ein Zugriff verlangt wird. Vierzehn Leitungen führen die

209841/1124

Speicheradresse, d.h. die Stelle in dem Speicher, aus der Information ausgelesen oder in die Information eingelesen werden soll. Zweiundfünfzig Leitungen führen die Information. Sechs Leitungen führen Steuersignale von denen nur eine genauer betrachtet werden soll, soweit das für das Verständnis der Erfindung notwendig ist, und zwei Leitungen sind Reserve.

Die im ,einzelnen zu betrachtende Steuerleitung ist die von jeder aufrufenden Einheit kommende Leitung, deren Signal anzeigt, daß eine aufrufende Einheit einen Zugriff auf einen Speichermodul wünscht. Da jede aufrufende Einheit mit jedem Speichermodul in Informationsaustausch treten kann, sind die Speicheradressleitungen aus jeder aufrufenden Einheit an den Speicher über eine Adressen-Kreuzpunkt-Einheit geführt; in Fig. 7C ist eine einzelne Adressen-Kreuzpunkt-Einheit 70 dargestellt. In ähnlicher Weise sind die Informationsleitungen aus jeder aufrufenden Einheit mit jedem Speichermodul über eine Lese-Kreuzpunkt-Einheit und eine Schreib-Kreuzpunkt-Einheit verbunden, wie etwa die Lese-Kreuzpunkt-Einheit 71 und Schreib-Kreuzpunkt-Einheit 72 aus Fig. 7A, die dem Speichermodul 61 zugeordnet sind. In einer Speichersteuereinheit, wie etwa der Speichersteuereinheit 66, gibt es daher eine Lese-Kreuzpunkt-Einheit, wie etwa die Einheit 71, für jeden Speichermodul und eine Schreib-Kreuzpunkt-Einheit, wie etwa die Einheit 72, für jeden Speichermodul, der von der Speichersteuereinheit gesteuert wird. Die Lese- und Schreib-Kreuzpunkt-Einheiten haben 52 Leitungen aus jeder aufrufenden Einheit und 52 Leitungen führen zu dem ihnen zugeordneten Speichermodul.

In der Adressen-Kreuzpunkt-Einheit 70 ist die Steuereinheit einschließlich des Prioritätsresolvers gemäß der Erfindung für nur eine Adressenleitung von 14 Adressen-

■209841/1 124

Leitungen schentatisch dargestellt. Jedoch sind die Steuereinheiten für die anderen 13 Leitungen, die die anderen 13 Bits der Speicheradresse in der Adressen-Kreuzpunkt-Einheit 70 führen, identisch aufgebaut. Es gibt daher 14 Leitungen von jeder aufrufenden Einheit zur Adressen-Kreuzpunkt-Einheit für jeden Speichermodul und 14 Leitungen von jeder Adressen-Kreuzpunkt-Einheit zu dem Speichermodul, wie das durch die Leitung 73 in Fig. 7C repräsentiert ist. Die Übertragung von Daten durch die Kreuzpunkt-Einheiten 70, 71 und 72 wird durch eine Kreuzpunkt-Steuereinheit 75 gesteuert," die in Fig. 7A schematisch in Blockform dargestellt ist und einen Aufruf von der aufrufenden Einheit 50 steuert. Es gibt in der Speichersteuereinheit 66 für jede der anderen aufrufenden Einheiten 51 bis 55 eine identische Kreuzpunkt-Steuereinheit.

Die Kreuzpunkt-Steuereinheit 75 weist eine logische Schaltung 100 für den Vergleich oder das Decodieren der Moduladresse aus der aufrufenden Einheit 50 auf, um zu bestimmen, ob Zugriff von der aufrufenden Einheit 50 zu einem der drei Speichermoduln 59, 60 und .61 verlangt wird, die von der Speichersteuereinheit 66 gesteuert werden. Die Adressenvergleichsschaltung 100 weist einen Ausgangsanschluß für jeden der gesteuerten Speichermoduln auf. Jeder Ausgangsanschluß ist an einen Anschluß von zwei Eingangs-UND-Toren gekoppelt, die einem bestimmten Speichermodul zugeordnet sind. Am Ausgang der Adressenvergleichsschaltung 100 ist ein UND-Tor 101 vorgesehen, das dem Modul 61 zugeordnet ist, sowie ein UND-Tor 102, das dem Modul 60 zugeordnet ist und ein UND-Tor 103, das dem Modul 59 zugeordnet ist. Jedes der UND-Tore ist mit dem jeweiligen zweiten Eingang an die Steuerleitung aus der aufrufenden Einheit 50 angeschlossen, auf der das Aufrufsignal geführt wird. Eines der UND-Tore 101, 102 und 103 wird ein Ausgangssignal in Form eines Aufruf-

209841/1124

Feststellungssignals als binäre 1 führen, wenn auf seinen zugeordneten Speichermodul von der aufrufenden Einheit 50 zugegriffen worden ist.

Der einzelne Ausgang des UND-Tores 101 ist mit dem J- oder Setz-Eingang eines JK-Flip-Flops 104 verbunden. Der Ausgang des UND-Tores 101- ist weiterhin an einen der Eingänge der UND-Tore 105 und 108 mit jeweils zwei Eingängen angeschlossen. Der Ausgang des UND-Tores 101 ist schließlich direkt an den Speichermodul 61 über die Leitung 134 angeschlossen.

Die Kreuzpunkt-Steuereinheit 75 weist fernerhin eine Steuerleitung 77 auf, die zwischen den Ausgang des Flip-Flops 104, das als ein Schlange bildendes Flip-Flop wirkt, und den Speichermodul 61 eingeschaltet ist. Eine Steuerleitung 91 koppelt "die Zugriffsgewährnngssignale aus dem Speichermodul 61 zurück zur Kreuzpunkt-Steuereinheit 75.

Der Ausgang des Flip-Flops 104 ist mit einem Eingang eines UND-Tores 107 und einem Eingang eines UND-Tores 112 und eines UND-Tores 106 verbunden. Die UND-Tore 105, 106, und 108 sind mit ihren jeweiligen zweiten Eingängen an die Steuerleitung 91 angeschlossen. Der Ausgang des UND-Tores 107 und des UND-Tores 108 ist jeweils direkt an den J- oder Setz-Eingang eines JK-Flip-Flops 110 angeschlossen. Der einzelne Ausgang des Flip-Flops 110 ist mit dem K- oder Rücksetz-Eingang des Flip-Flops 104 und dem anderen Eingang des UND-Tores 112 verbunden. Der zweite Eingang des UND-Tores 112 steht, wie bereits dargestellt, mit dem einzelnen Ausgang des Flip-Flops 104 in Verbindung. Der Ausgang der UND-Tore 105, 106 und 112 ist jeweils an die Steuerleitung 109 gelegt, auf der ein Signal, das die kombinierten Aufruffeststellungs- und Aufrufgewährungssignale repräsentiert, auf die Schreib-Kreuzpunkteinheit

209841/1124

und die Adressen-Kreuzpunkt-Einheit 70 weitergegeben wird. Der einzige Ausgang des Flip-Flops 110 ist direkt mit der Lese-Kreuzpunkt-Einheit 71 verbunden.

Die Speichermoduln 56 bis 64 sind sämtlich gleichartig aufgebaut und sind repräsentativ durch die schematische Darstellung des Speichermoduls 61 in Fig. 7B dargestellt. Der Speichermodul 61 weist eine Prioritäts-Bestimmungsschaltung (Prioritätsresolver) 76 mit einem einzigen Eingang aus jeder aufrufenden Einheit (Leitungen 77 bis 82) auf, wobei die aufrufende Einheit 50 ihren Eingang auf der Leitung 77 führt. Zusätzlich ist der Eingang aus jeder aufrufenden Einheit auf den Leitungen 77 bis 82 über jeweils ein Trenn-Tor, von· denen nur die Tore 83 und 84 eingetragen sind, zu einem Eingangsanschluß eines UND-Tores 85 geführt. Der Speicher mit seinem Ausgang 86 ist als Block in Fig. 7B eingetragen. In dem Speicherausgang sitzt ein Detektor 87, der feststellt, wann der Speicher beschäftigungslos ist und ein Ausgangssignal in Form einer binären 1 liefert, wenn der Speicher ohne Beschäftigung ist. Der Speicherausgang weist fernerhin ein Register auf, und außerdem noch eine Speicherzyklus-Steuerung 89, die ebenfalls in Blockform dargestellt ist. Das Register 88 speichert die Speicheradresse aus der aufrufenden Einheit, der Zugriff gewährt wurde, die über die Adressen-Kreuzpunkteinheit 70 und die andere Adressenkreuzpunkt-Einheiten in der Speichersteuereinheit 66 übertragen worden ist.
Der

Der Ausgang des Speicherbeschäftigungsdetektors 87 ist mit dem zweiten Eingang des UND-Tores 85 und weiterhin über eine Umkehrstufe 90 mit dem Prioritätsresolver 76 verbunden. Der Ausgang der Umkehrstufe 90 bewirkt, daß Zugriffsgewährungssignale, die am Ausgang des Prioritätsresolvers 76 auftreten können,entfernt werden, wenn der

209841/1124

Speicher einen Speicherzyklus durchläuft und beschäftigt ist. Wenn der Speicher beschäftigungslos ist, ist der Ausgang des Detektors 87 eine binäre 0, .so daß der Ausgang der Umkehrstufe 90 eine binäre 1 führt, die als ein Verbotssignäl für den Prioritätsresolver 76 in noch zu beschreibender Weise wirkt.

Zusätzlich zu den Eingangsleitungen für den Speichermodul 61 für die Aufrufsignale von jeder aufrufenden Einheit ist eine Ausgangsleitung vorgesehen, die jeder aufrufenden Einheit zugeordnet ist und der Übertragung des Zugriff sgewährungssignales aus dem Prioritätsresolver 76 in dem Modul 61 vorgesehen ist.. Diese Leitungen sind mit 91 bis 96 bezeichnet, wobei die Leitung 91 das Zugriffsgewährungssignal für die aufrufende Einheit 50 führt. Für jede aufrufende Einheit gibt es zwei Umkehrstufen in dem Prioritätsresolver. Beispielsweise sind die Umkehrstufen 113 und 114 in Reihe zwischen die Eingangsleitung 77 und die Ausgangsleitung 91 geschaltet, die der aufrufenden Einheit 50 zugeordnet ist. In ähnlicher Weise sind die Inverter 115 und 116 in Reihe zwischen die Eingangsleitung 78 und die Ausgangsleitung 92 geschaltet, die der aufrufenden Einheit 51 zugeordnet sind. Die Inverter 117 und IIS sind in Reihe zwischen die Eingangsleitung und die Ausgangsleitung 96 geschaltet, die der aufrufenden Einheit 55 zugeordnet ist. Für die anderen aufrufenden Einheiten gibt es ähnliche Umkehrstufen, die zwischen die Eingangs- und Ausgangsleitungen des Prioritätsresolvers 76 geschaltet sind. Die aufrufende Einheit 50 besitzt die höchste Priorität und hat keinerlei Sperr-Verbindungen aus den anderen aus den aufrufenden Einheiten kommenden Leitungen. Die aufrufende Einheit 51 hat die zweithöchste Priorität und besitzt einen Sperreingang lediglich aus der aufrufenden Einheit 50, die aus der Leitung 77 über ein Trenn-Tor 119 stir Verbindung zwischen den Umkehrstufen und 116, die der aufrufenden Einheit 51 zugeordnet sind,

209841/1124

führt. Die aufrufende Einheit mit der niedrigsten Priorität, d.h. die aufrufende Einheit 55, hat einen ähnlichen Verbotssignaleingang von allen aufrufenden Einheiten mit höherer Priorität, was repräsentativ durch die Eingänge der Verbindung der Umkehrstufen 117 und 118 über das Trenn-Tor 132 aus der Leitung 77 aus der aufrufenden Einheit 50 und das Trenn-Tor 133 aus der Leitung 78 von der aufrufenden Einheit dargestellt ist. Das Aufruf-Feststellungssignal am Ausgang des UND-Tores 101 ist ebenfalls auf den Speichermodul 61 geführt, und zwar über die Leitung 134. Dieses Aufruf-Feststellungssignal wird auf einen Eingang eines UND-Tores 135 in dem Speichermodul 61 gegeben. Die Aufruffeststellungssignale von den anderen aufrufenden Einheiten sind in entsprechender Weise auf ihre entsprechenden UND-Tore 136 bis 140 in dem Speichermodul gegeben. Jedes dieser UND-Tore, besitzt einen zweiten Eingangsanschluß von einer Zugriffsgewährungsschaltung 141 (in Fig. 7B als Block dargestellt) Die Zugriffsgewährungsschaltung 141 gibt eine binäre 1 auf einen Eingangsanschluß von jedem der UND-Tore 135, 136 und 137 und ferner eine binäre 1 auf einen Eingangsanschluß von jeder der Umkehrstufen 113, 115 und 117.. Wenn die Zugriff soewährungsschaltung 141 verdrahtet ist, daß sie eine binäre 1 an ihrem Ausgang auftreten¹läßt, wird ein Zugriffsgewährungssignal auf jeder der Leitungen 91 bis 96 stehen, wenn der Speicher beschäftigungslos ist, was durch eine binäre 1 am Ausgang des Detektors 87 und eine binäre 0 am Ausgang der Umkehrstufe 90 angezeigt wird.

Der Ausgang eines UND-Tores 135 wird durch ein Trenn-Tor 120 auf einen Eingang des UND-Tores 85 gegeben. Dieser Ausgang ist weiterhin als ein Prioritäts-Feststellungssignal mit der Verbindung der Umkehrstufen 115 und 116, die der aufrufenden Einheit 51 zugeordnet sind, sowie

209841/1124

mit der Verbindung der Umkehrstufen verbunden, die mit den aufrufenden Einheiten von niedrigerer Priorität in dem Prioritätsresolver 76 zugeordnet sind. In ähnlicher Weise wird .der Ausgang der UND-Tore 136 bis 140 als Prioritätsfeststellungssignale auf den Prioritätsresolver gegeben, damit sie auf die Verbindung der Umkehrstufe für die aufrufenden Einheiten niedrigerer Priorität gegeben werden.

Obgleich die aufrufende Einheit 50 als diejenige mit der höchsten Priorität dargestellt wurde, könnte natürlich auch jede andere aufrufende Einheit die höchste Priorität in der gleichen Weise wie die aufrufende Einheit 50 zugewiesen erhalten. In der tatsächlichen praktischen Realisierung wird den Multipiexern gewöhnlich Priorität gegenüber den Rechnern gegeben, so daß die aufrufenden Einheiten 53, 54 und 55 wahrscheinlich die Priorität gegenüber den aufrufenden Einheiten 50, 51 und 52 haben wurden.

Eine Vfrzögerungseinheit 97 ist an den Ausgang des UND-Tores 85 angeschlossen, um den Start des Speicherzyklus¹ in Abhängigkeit vom gleichzeitigen Auftreten eines Zugriffs-Feststellungssignales und eines Speicher-Beschäftigungslos-Signales, beide in der Form von binären Einsen, zu steuern. Außerdem wird dann, wenn ein Aufruf-Feststellungssignal von der Kreuzpunkt-Steuereinheit an den Speichermodul 61 für die entsprechenden aufrufenden Einheiten übertragen wird, eine binäre 1 auf einen Eingang des UND-Tores 85 über das entsprechende Tor aus den Toren 135 is 140 gegeben, und wird nach Einstellen einer vorbe— · stimmten Verzögerung durch die VerzÖgerungseinheit 97 den Speicherzyklus über die Speichersteuereinheit 89 starten.

Für die bessere Darstellung werde angenommen, daß die aufrufende Einheit 50 auf den Speichermodul 61 zugreifen möchte und daß die richtige Speichermoduladresse

209841/1124

22Ί2373

in der Form einer binären 1 am Eingang der Adressenvergleichseinheit 100 erscheint, so' daß ein Aufrufsignal am Ausgang der Adressenvergleichseinheit 100 sowie an einem Eingangsanschluß des UND-Tores 101, -das dem Speichermodul 61 zugeordnet ist, auftritt. Das Zugriff ssignal, repräsentiert von einer binären 1, aus der aufrufenden Einheit 50 wird auf den anderen Eingangsanschluß des UND-Tores 101 gegeben, sowie auf einen Eingang der UND-Tore 102 und 103, die den von der Speichersteuereinheit 66 gesteuerten Speichermoduln 60 und 59 zugeordnet sind. Jedoch 'werden die UND-Tore 102 und 103 kein Aufrufsignal an ihren anderen Eingängen aus der Adressenvergleichseinheit 100 erhalten, da die aufrufende Einheit 50 einen Zugriff auf den Speichermodul 61 verlangt, der von der Adressenvergleichseinheit 100 identifiziert worden ist. Der Ausgang des UND-Tores 101 wird ein Aufruf-Feststellungssignal sein, das über das· UND-Tor 135 und das Trenn-Tor 120 auf das UND-Tor 85 gegeben wird, in der Annahme, daß die Zugriffsgewährungsschaltung 141 einen binären 1-Ausgang zeigt.

Wenn der Speicher in dem Speichermodul 61 beschäftigungslos ist, wird kein Verbotssignal am Ausgang des Inverters 90 erscheinen und das Zugriffsgewährungssignal in der Form einer binären 1 wird auf der Leitung 91 auftreten und zur Kreuzpunkt-Steuereinheit 75 zurückkehren. Das Zugriffsgewährungssignai auf der Leitung 91 wird auf einen Eingangsanschluß jedes der UND-Tore 105, 106, 107 und 108 in der Kreuzpunkt-Steuereinheit 75 gegeben. Der zweite Eingang zum UND-Tor 150 ist mit dem Ausgang des UND-Tores 101 verbunden und erhält das Aufruf-Feststellungssignal. Wenn somit ein Aufruf-Feststellungssignal und ein Zugriffsgewährungssignal an dem Eingang des UND-Tores 105 stehen, erscheint ein Ausgang auf der Steuerleitung 109 und ermöglicht die Übertragung der Daten durch die Schreib-Kreuz-

209841/1124

- 22 - - '■

punkt-Einheit 72. Außerdem wird dieses Signal auf die Adressen-Kreuzpunkt-Einheit 70 gegeben, um ihren Betrieb in der noch zu beschreibenden Weise zu steuern.

Der zweite Eingang zu dem UND-Tor 108 kommt aus dem Ausgang des UND-Tores 101 und ist som^t das Aufruf-Feststellungssignal. Wenn somit das Aufruf-Feststellungssignal und das Zugriff-Gewährungssignal an den Eingängen des UNDr-Tores 108 vorhanden sind, wird das JK-Flip-Flop 110, das mit dem Ausgang der UND-Tore 107 und 108 verbunden ist, einen Ausgang auf seine Ausgangsleitung zeigen. Dieses Ausgangssignal auf der Leitung 111 wird auf die Lese-Kreuzpunkt-Einheit 71 gekoppelt, um die Übertragung von Information an die aufrufende Einheit durch die Lese-Kreuzpunkt-Einheit 71 zu steuern.

Die Adressen-Kreuzpunkt-Einheit 70 für das erste Bit der Speicheradresse aus jeder aufrufenden Einheit weist den Prioritätsresolver und steuerbare Übertragungstore sowie ein Ausgangstor gemäß den Figuren 3 und 4 auf. Demzufolge sind bei der Adressen-Kreuzpunkt-Einheit 70 für den Prioritätsresolver, das steuerbare Übertragungstor und das Ausgangs-ODER-Tor die gleichen Bezugszeiohen benutzt worden. Die Quellen 21, 22 und 23 aus Fig. 3 sind durch die aufrufenden Einheiten 50, 51, und 52 aus den Figuren 6 und 7 für die Adressen-Kreuzpunkt-Einheit 70 und ihren Prioritätsresolver repräsentiert. Das Aufrufsignal für die Prioritätsbestimmung kommt von den entsprechenden Kreuzpunkt-Steuereinheiten in der Speichersteuereinheit 66, wie das repräsentativ anhand der Kreuzpunkt-Steuereinheit 75 für die aufrufende Einheit 50 dargestellt ist. Wenn die Zugriffsgewährungsschaltung 141 so verdrahtet ist, daß sie einen binären 1-Ausgang liefert, dann wird ein binärer !-Eingang an mindestens einer Eingangskiemme von jeder

209841/1124

Inverterstufe 113, 115 und 117 stehen. Der binäre 1-Eingang wird eine binäre O am Ausgang produzieren, die auf einen Eingangsanschluß jeder Inverterstufe 114, und 118 gegeben wird. Wemder Speicher arbeitslos ist, so daß eine binäre 1 an dem Ausgang der Inverterstufe erscheint, dann wird der andere Eingang für jeden Inverter 114, 116 und 118 ebenfalls eine binäre 0 sein. Wenn beide Eingänge eine binäre 0 sind, wird der Ausgang jedes Inverters 114, 116 und 118 eine binäre 1 sein. Somit ergibt sich also ein Zugriffs-Gewährungssignal in der Form einer binären 1 auf jeder der Leitungen 91 bis 96, die den aufrufenden Einheiten 50 bis 55 zugeordnet sind. Das Zugriffs-Gewährungssignal, das der aufrufenden Einheit 50 auf der Leitung 91 zugeordnet ist, wird in Verbindung mit einem Aufruf-Feststellungssignal am Ausgang des UND-Tores 101 einen Ausgang am UND-Tor 105 auf der Steuerleitung 109 erzeugen. Die binäre 1, die auf der Leitung 109 auftritt, wird auf die Aufrufleitung der Prioritäts-Feststellungsschaltung in der Adressen-Kreuzpunkt-Einheit 70 gegeben.

Unter der Annahme, daß beide aufrufenden Einheiten 50 und 51 Zugriff zu dem Speichermodul 61 wünschen, wird die Kreuzpunkt—Steuereinheit, die diesen aufrufenden Einheiten zugeordnet ist, wie etwa die Kreuzpunkt-Steuereinheit 75, eine binäre 1 auf ihren entsprechenden Eingang der Adressen—Kreuzpunkt—Einheit 70 geben. Die zwei aufrufenden Einheiten 50 und 51 können im wesentlichen verschiedene Speicheradressen haben, die durch die Adressen-Kreuzpunkt-Einheit 70 hindurchgeschleust werden sollen. Es ist jedoch geboten, daß nur eine dieser Adressen an den Speichermodul 61 weiterübertragen wird. Es wird also eine Prioritäts-Feststellung in dem Prioritätsresolver 76 ausgeführt. Jedoch wird diese Feststellung für das Aufruf-Feststellungssignal aus den entsprechenden aufrufenden Einheiten Zeit erfordern, damit

209841/1124

es auf den Eingangsleitungen zu dem Prioritatsresolver 76 erscheint und als Sperrsignal in diesem Resolver wirkt. Jedoch selbst nachdem die Aufruf-Feststellungssignale in dem Prioritatsresolver 76 erschienen sind, verstreicht eine gewisse Zeitspanne, ehe das Zugriffs-Gewährungssignal vom Eingang der UND-Tore 105 und 106 entfernt worden ist. Wegen dieser Verzögerung ist eine Prioritätsbestimmung auch in der Adressen-Kreuzpunkt-Einheit 70 vorgesehen. Wie bereits oben festgestellt, ist die Prioritäts-Feststellungsschaltung in der Adressen-Kreuzpunkteinheit 70 die gleiche wie der in den Figuren 3 und 4 beschriebene Resolver und wird folglich in der gleichen Weise arbeiten. Wenn somit ein Zugriffssignal von den beiden aufrufenden Einheiten 50 und 51 an den Eingängen des RS-Flip-Flops 40 und der Schaltung 43 auftritt, ergibt sich lediglich ein Ausgang, und zwar wegen der Kopplung des Zugriffssignals aus der aufrufenden Einheit 50 auf die Eingangsklemme 45 der Schaltung 43. Somit wird das schnelle Sperrgatter, das die Schaltung 43 umfaßt, eine binäre 0 an dem Steueranschluß 30 des UND-Tores 31 erzeugen, um das Hindurchschleusen der Adressendaten aus der aufrufenden Einheit 51 zu verhindern. Jedoch wird das UND-Tor 29 durch das Flip-Flop 40 aktiviert und wird die Adressendaten aus der aufrufenden Einheit" 50 passieren lassen.

Hinsichtlich der Arbeitsgeschwindigkeit des schnellen Sperrgatters in dem Resolver in den Adressen-Kreuzpunkt-Einheiten, so etwa wie in derEinheit 70, ist zu sagen, daß die Feststellung mit einer außerordentlich kleinen Verzögerung stattfindet. Insbesondere wird die Priorität innerhalb einer Taktperiode bestimmt, so daß bei dem nächsten Taktsignal aus dem Systemtakt 49 die Adresse und weitere Information aus der aufrufenden, Zugriff suchenden Einheit mit der höchsten Priorität zuverlässig in dem

209841/1124

tr

Speichermodul bearbeitet werden kann.

Insgesamt wurde also¹ eine elektrische Schaltung mit zwei Eingangsklemmen beschrieben, die auf drei Kombinationen binärer Eingangssignale anspricht und als schnelles Sperrgatter eingesetzt werden kann. Die elektronische Schaltung wirkt wie ein RS-Flip-Flop für zwei Kombinationen der binären Eingangssignale und wie ein Element von kombinierter Logik für die dritte Kombination, die durch eine binäre 1 an jedem Eingang gegeben ist. Binäre Daten, die durch die Schaltung übertragen werden sollen, werden auf einen Eingangsanschluß und ihr Komplement auf den anderen Eingangsanschluß gegeben. Ein Sperrsignal in der Form einer binären 1 wird auf den gleichen Anschluß gegeben,¹ an dem das Komplement der Daten erscheint. Auf diese Weise kann das Verbotssignal direkt der elektrischen Schaltung zugeführt werden, statt daß es zusätzliche logische Elemente außerdem noch passieren muß, die notwendigerweise zusätzliche zeitliche Verzögerungen bedingen. Das schnelle Sperrgatter ist besonders nützlich als Grundschaltung in einem Prioritätsresolver und insbesondere in einem solchen Prioritätsresolver, der in Datenverarbeitungsanlagen eingesetzt werden kann, in denen mehrere aufrufende Einheiten, wie etwa Datenrechner und Multiplexer, Zugriff zu einem RA-Speicher verlangen.

209841/1124

Claims

Patentansprüche

/Iy Verfahren zur Gewährung von Zugriff auf einen Random-AccesE-Speicher an eine von mehreren aufrufenden Einheiten in einer Datenverarbeitungsanlage mit mehreren Speichermoduln, mit denen die aufrufenden Einheiten in Verkehr treten können, mit einer Speichersteuerung für einen oder mehrere Speichermoduln, wobei die Speichersteuerung eine Adressen-Verteilerschaltung aufweist, die zwischen die aufrufenden Einheiten und einem bestimmten Speichermodul geschaltet ist, dadurch gekennzeichnet, daß der aufgerufene Speichermodul (56... 64) festgestellt wird, daß bestimmt wird, ob der aufgerufene Speichermodul beschäftigungslos ist, daß für jede aufrufende Einheit (50...55), die Zugriff zu, dem festgestellten Speichermodul zu haben wünscht, ein Aufruf-Feststellungssignal erzeugt wird, daß die Priorität der aufrufenden Einheiten in der Adressenverteilerschaltung (61) bestimmt wird, in dem jedes Aufruf-Feststellungssignal auf eine Prioritätsbestimmungsschaltung (76) in der Adressen-Verteilerschaltung* (61) gegeben wird, und daß die Information von der aufrufenden Einheit mit der höchsten Priorität an den festgestellten Speichermodul übertragen wird.
2. Schaltung in einer Datenverarbeitungsanlage zur Ausführung des Verfahrens nach Anspruch 1 mit mehreren Aufrufenden Einheiten, insbesondere in Form von Rechnern und/oder Multiplexern, mehreren RA-Speichern und mehreren Speichersteuereinheiten, die zur Steuerung des Zugriffs zu jedem Speicher in einer speziellen Gruppe von Speichern vorgesehen sind, sowie durch eine Einrichtung zur wahlweisen Kopplung einer aufrufenden Einheit an

209841/1124

einen ausgewählten Speicher mit einer Adressenverteilerschal tung, dadurch gekennzeichnet, daß die Adressenverteil erschal tung (61) eine Einrichtung zur Gewährung von Zugriff an eine bestimmte aufrufende Einheit und zur Erzeugung eines Zugriffs-Gewährungsssignals für jede auf einen bestimmten Speichermodul Zugriff verlangende aufrufende Einheit aufweist; daß die Adressenverteilereinrichtung weiterhin ein steuerbares Tor für jedes Bit der Speicheradresse aus jeder aufrufenden Einheit umfaßt; daß der Ausgang der steuerbaren Tore für die einzelnen Bits der Adressen zusammengeführt sind und daß eine Aktivierschaltung vorgesehen ist, die das UND-Tor nur der aufrufenden Einheit mit der höchsten Priorität aktiviert in Abhängigkeit vom Empfang von Adressengewährungssignalen aus der Adressenverteilerschaltung.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß ein steuerbares Übertragungstor mit einem Steueranschluß zwischen jeder aufrufenden Einheit und dem Speicher sowie ein Prioritätsresolver vorgesehen sind, der .für jede aufrufende Einheit einen eigenen Eingang und einen Ausgang besitzt, der jedes Übertragungstor, das einer bestimmten aufrufenden Einheit zugeordnet ist, einzeln steuert; daß eine Aufrufleitung von jeder aufrufenden Einheit an den entsprechenden Eingang des Prioritätsresolvers angeschlossen ist und daß der Prioritätsresolver (76) einen ersten Pfad für das Aufrufsignal von der aufrufenden Einheit mit der höchsten Priorität zu dem Steueranschluß des der aufrufenden "Einheit mit der höchsten Priorität zugeordneten Übertragungstores aufweist, sowie eine erste Schaltung mit zwei Eingangsklemmen und einer Ausgangsklemme umfaßt, die als ein RS-Flip-Flop für eine erste und zweite Kombination von binären Eingangssignalen und als ein Element von kombinierter Logik für eine dritte Kombination von binären Eingangssignalen wirkt und zwischen eine aufrufende

209841/1124

a?

Einheit und den Steueranschluß des ihr zugeordneten Übertragungstores in dem Pfad des Aufrufsignals der aufrufenden Einheit von geringerer Priorität eingeschaltet ist, wobei ein Eingangsanschluß direkt in den Pfad und der andere Eingangsanschluß über eine Umkehrstufe in den Pfad eingeschaltet ist; und daß eine Kopplungsschaltung das Aufrufsignal von der aufrufenden Einheit mit der höchsten Priorität an den anderen Eingangsanschluß der ersten Schaltung koppelt.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Prioritätsresolver weiterhin zusätzliche Schaltungen aufweist, die mit der ersten zwischen eine aufrufende Einheit und der Steuerklemme des ihr zugeordneten Übertragungstores eingeschalteten Schaltung identisch ist; und daß diese zusätzlichen Schaltungen in dem Weg des Aufrufsignal es für jede zusätzliche aufrufende Einheit von geringerer Priorität eingeschaltet und mit einem Eingangsanschluß das Aufrufsignal von jeder aufrufenden Einheit mit höherer Priorität aufnimmt.

2 0 9 8 U Ί / 1 1 Ί U
5. Schaltung insbesondere nach einem der Ansprüche 2-4 mit zwei Eingängen und mindestens einem Ausgang zur wahlweisen Übertragung von aus einer ersten Signalquelle abgegebenen binär codierten Signalen an eine an den Ausgang der Schaltung angeschlossene Auswerteinrichtung für die binär codierten Signale, mit einer zweiten Signalquelle, die wahlweise Sperrsignale abgibt, dadurch gekennzeichnet, daß an einen ersten Eingang (2) der Schaltung die erste Signalquelle (10) und an den zweiten Eingang (3) der Schaltung die zweite Signalquelle (13) sowie über eine das Komplement der binär codierten Si-" gnale bildende Umkehrstufe (12) die erste Signalquelle angeschlossen- ist.
6. Schaltung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß sie bei mindestens zwei Kombinationen von Eingangssignalen als ein RS-Flip-Flop mit einem Setzeingang, einem Rückse.tzeingang und einem Ausgang wirkt; daß die Sperrsignale binäre Einsen darstellen, und daß die Übertragung einer binären 1 aus der ersten Signalquelle durch die Schaltung bei Auftreten eines Sperrsignals verhindert wird.
7. Schaltung nach einem der vorstehenden Ansprüche mit mehreren ersten Signalquellen, gekennzeichnet durch ein mit zwei Eingängen versehenes UND-Tor, das zwischen jede erste Signalquelle und die Auswerteinrichtung geschaltet ist; durch einen Prioritätsresolver, an den ein Ausgang jeder ersten Signalquelle für die Übertragung eines Zugriff ssignals an die Auswerteinrichtung durch den Prioritätsresolver angeschlossen ist, wobei der Prioritätsresolver für jedes der entcprechenden.zweiten Signalquelle zugeordnetes UND-Tor einen Ausgang zur Aktivierung des UND-Tores aufweist, zur Übertragung der Daten aus einer zweiten Signalquelle an die Auswerteinrichtung; durch ei-

209841/1124

ne in dem Prioritätsresolver vorgesehene Einrichtung zur Kopplung des Aufruf-Signals aus der zweiten Signalquelle mit der höchsten Priorität direkt auf das dieser zweiten Signalquelle zugeordnete UND-Tor; durch eine Schaltung mit zwei Eingangsklemmen und mindestens einer Ausgangsklemme, die als RS-Flip-F'lop für eine erste und zweite . Kombination binärer Eingangssignale und als ein Element von kombinierter Logik für eine dritte Kombination von binären Eingangssignalen wirkt und in den Weg jedes Aufruf-Signals von allen zweiten Signalquellen geringerer Priorität eingeschaltet ist, wobei das Aufruf-Signal an einen Eingangs-Anschluß und das Komplement des Aufruf-Signals an den anderen Exngangsanschluß gegeben wird; sowie durch eine Kopplungseinrichtung für das Aufruf-Signal von jeder zweiten Signalquelle höherer Priorität an einen Eingangsanschluß der Schaltung, an den das Komplement

des Aufruf-Signals von der zugehörigen zweiten Signalquelle angeschlossen ist.

209841/1124