DE2303574B2 - Verfahren zum herstellen von feldeffekttransistoren mit isolierter gate- elektrode - Google Patents

Verfahren zum herstellen von feldeffekttransistoren mit isolierter gate- elektrode

Info

Publication number
DE2303574B2
DE2303574B2 DE19732303574 DE2303574A DE2303574B2 DE 2303574 B2 DE2303574 B2 DE 2303574B2 DE 19732303574 DE19732303574 DE 19732303574 DE 2303574 A DE2303574 A DE 2303574A DE 2303574 B2 DE2303574 B2 DE 2303574B2
Authority
DE
Germany
Prior art keywords
gate
source
semiconductor substrate
mask
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19732303574
Other languages
English (en)
Other versions
DE2303574A1 (de
Inventor
Norman Edmund Dayton Ohio Heyerdahl (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2303574A1 publication Critical patent/DE2303574A1/de
Publication of DE2303574B2 publication Critical patent/DE2303574B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Feldeffekttransistors mit isolierter Gate-Elektrode, bei dem ein Halbleitersubstrat zur Diffusion einem Dotierungsmaterial ausgesetzt wird, so daß durch eine Diffusionsmaske Source- und Drain-Bereiche und ein Gate-Bereich auf dem Halbleitersubstrat gebildet werden und bei dem eine Gate-Isolationsschicht aus anodisiertem Metall auf dem Halbleitersubstrat über dem Gate-Bereich erzeugt wird.
Ein Feldeffekttransistor mit isolierter Gate-Elektrode ist ein Halbleiterbauelement, das aus einem Halbleitersubstrat mit einer ersten Leitfähigkeit besteht, in dem ein erster und ein zweiter Bereich mit einer zweiten Leitfähigkeit erzeugt wurden, die als Source-Elektrode und als Drain-Elektrode dienen. Auf dem Kanalbereich zwischen den beiden genannten Bereichen ist eine Schicht aus elektrischem Isolationsmaterial angeordnet, auf der eine Gate-Elektrode erzeugt wird. Der zwischen der Source-Elektrode und der Drain-Elektrode fließende Strom kann durch ein Signal an der Gate-Elektrode gesteuert werden.
Die Verwendung von anodisiertem Aluminium bei der Herstellung von Feldeffekttransistoren n.-it Hilfe von Plasma-Anodisationsverfahren ist bereits aus der Schrift »RCA Review«, Bind 31,1970, Heft 2. Seite 334, bekannt.
Aus der US-Patentschrift 36 34 203 ist es auch bekannt bei der Halbleiterherstellung einen Metallfilm selektiv zu anodisieren. Nachteilig bei den bekannten Herste'Iungsverfahren ist es jedoch, daß zur Erzeugung der Diffusionsmasken relativ viele Verfahrehsschritte notwendig sind und daß durch starke Erwärmung während der Herstellung die Qualität der hergestellten Transistoren senr unterschiedlich ist.
Es ist die Aufgabe der Erfindung, ein Verfahren der eingangs genannten Art aufzuzeigen, das weniger Herstellungsschritte aufweist und mit dem Transistoren hergestellt werden können, die eine gleichmäßigere Qualität als die nach bekannten Verfahren hergestellien Transistoren aufweisen.
Die Erfindung ist dadurch gekennzeichnet, daß die Gate-Isolationsschicht vor der Diffusion der Source- und Drain-Bereiche erzeugt wird und als Diffusionsmaske dient.
Gegenüber den bekannten Verfahren weist das erfindungsgemäße Verfahren den Vorteil auf. daß das Halbleitersubstrat zur Erzeugung der Oxidschicht unterhalb der Gate-Elektrode nicht so stark erwärmt werden muß und daß keine separaten Schritte zur Erzeugung der Oxidschicht und einer Diffusionsmaske zum Dotieren der Source- und Drain-Bereiche notwendig sind, da festgestellt wurde, daß eine Schicht aus anodisch abgelagertem Metall, z. B. Aluminium, das sich als Isolationsschicht eignet, für das Dotierungsmaterial ausreichend undurchlässig ist und daß eine ausreichende chemische und mechanische Stabilität vorhanden ist, so daß diese als Diffusionsmaske wirken kann. Anschließend wird im einzelnen beschrieben, wie durch Vermeidung von starker Erwärmung zur Erzeugung der Oxidisolationsschicht die elektrischen Eigenschaften der nach dem erfindungsgemäßen Verfahren hergestellten Feldeffekttransistoren verbessert werden können. Weitere vorteilhafte Merkmale der Erfindung, insbesondere die Erzeugung der Elektrodenanschlüsse von Feldeffektransistoren sind in den Unteransprüchen enthalten.
Ein Ausführungsbeispiel der Erfindung wird anschließend anhand von Zeichnungen beschrieben. In den F ι g. i bis 14 sind die einzelnen Schritte zur Herstellung eines Feldeffekttransistors gemäß der Erfindung dargestellt.
In Fi g. 1 ist ein Halbleitersubstrat 10 gezeigt, das N leitfähig ist. Auf dieses wurde ein erster Aluminiumfilm aufgedampft. Die Unterseite und die Seitenbereiche des Halbleitersubstrats 10 wurden durch einen säurebeständigen Überzug 15 geschützt, der aus einem Fotoresistmaterial besteht. Der Aluminiumfilm 12 ist etwa 2000 Angström dick und wurde in einer Vakuumkammer auf das Halbleitersubstrat 10 aufgedampft. Wie aus Fig. 2 ersichtlich, wird auf den Aluminiumfilm 12 eine Maske 14 aufgebracht, die aus einer etwa 10 000 Angström dicken Fotoresistschicht besteht. Die Maske 14 wird auf
bestimmten Bereichen angeordnet, auf denen die Source- und Drain-Bereiche (Fig. fa.22. 24) entstehen sollen. Wie aus F i g. 3 ersichtlich ist. wird anschließend der Aluminiumfilm 12 durch ein galvanisches Verfahren an bestimmten Bereichen entfernt. In Pig. 3 wird eine Kathode 17 von einer konstanten Spannungsquelle, z. B. einer Batterie 16, mit einer Kathodenplatte 13 verbunden, die z. B. aus Aluminium besteht. Die Anode 19 der Batterie 16 wird mit dem Halbleitersubstrat 10 verbunden, das in einem Behälter 18 angeordnet ist. der ein Anodisierungsmittel 20 enthält Letzteres kann z. B. aus einer Mischung von Oxalsäure und Prophylenglycol bes'.chen. Das Anodisierungsmittel 20 sollte frei von Natrium-, Bor- und Phosphorverunreinigungen sein, um zu verhindern, daß diese Elemente zufällig in den zu erzeugenden MOS-Feldeffekttransistor gelangen Der Aluminiumfilm 12 wird unterhalb der Maske 14 nicht anodis'ert. Wie aber aus Fig. 3 ersichtlich, werden die nicht von der Maske 14 bedeckten Teile vollständig anodisiert. so daß Gate-Isolationsschichten 126 und 12c entstehen. Die Gate-Isolationsschicht 12c wirkt als exakt ausgerichteter Isolationsbereich fur die Gate-Elektrode in dem hergestellten Transistor.
Wie aus Fig. 4 hervorgeht, wird die Maske 14 mit Hilfe von geeigneten Fotoresistmateriahen von den Alumtntumfilmteilen 12<j entfernt. In K 1 g. 5 wurden anschließend die Aluminiumfilmteile I2<j von dem Halbleitersubstrat 10 mit Hilfe einer verdünnten Saure. z. B. verdünnte Salzsäure, entfernt, su daß als Aluminiumoxiddiffusionsmaske wirkende Gate-isolationsschichten 12i> und 12c ubng bleiben, die nicht von der verdünnten Salzsäure angegriffen wurden.
Wie aus F 1 g. b ersichtlich, wird Bor in die Bereiche eindiffundiert, an denen die Source· und Drain-Bereiche gebildet werden sollen. Die nicht von den Gate-Isolationsschichten 12f>und 12cbedeckten Bereiche werden somit P-leitfähig und bilden die Source-Bereiche 22 und die Drain-Bereiche 24. Das Bor kann z. B. mit Hilfe einer gasförmigen erwärmten Atmosphäre eindotiert werden. Die Dotierung kann ebenso mit Hilfe einer kolloidalen Siliziumdioxiddispersion mit einer niedrigen Temperatur vorgenommen werden. Das kolloidale Siliziumdioxid wird über dem Halbleitersubstrat in eine wirbelnde Bewegung gebracht. Die Gate-Isolationsschicht 12c für die Gate-Elektrode ist sehr exakt zwischen dem Source-Bereich 22 und dem Drain-Bereich 24 angeordnet, da sie als Diffusionsmaske dieme.
In Fig. 7 wurde ein zweiter Aluminiumfilm 26 aufgebiacht, durch den elektrischer Kontakt zwischen dem Source-Bereich 22 und dem Drain-Bereich 24 und der ausgerichteten Gate-lsolationsschicht 12c aus Aluminiumoxid hergestellt wird. Durch diesen Film wird später der Gate-Elektrodenanschluß erzeugt. Der Aluminiumfilm 26 ist etwa 20 000 Ar.gström dick.
Wie aus Fig.8 ersichtlich, wird nun der Aluminiumfilm 26 mit einer Fotoresistanodisierungsmaske 28 bedeckt, die visuell mit Hilfe von Ausrichtmarkierungen mit einer Toleranz von etwa 0,0025 mm in bekannter Art und Weise ausgerichtet wurde.
Wie aus Fig.9 ersichtlich, wird anschließend die Batterie 16 wieder mit dem Halbleitersubstrat 10 und der Kathodenplatte 13 verbunden, so daß die nicht
abgedeckten Teile des Aluminiumfilms 26 anodisierl werden. Dadurch entsteht eine Aluminiumoxidisolationsschicht 26a. Durch die Anodisierung erfolgt eine Unterhohlung der Maskenberciche an den Ecken der Gate-lsolationsschicht. an der Source-Elektrode 30 und an der Drain-Elektrode 32, die beide zwischen den Isolationsschichten I2i> und 12c gebildet wurden. Die Gatt-l lektrode 34 ist exakt mit dem Film 12c ausgerichtet und erstreckt sich nur geringfügig über die Source- und Drain-Bereiche 22 und 24. Durch die ausgerichtete exakt erzeugt? Gate-Elektrode 34 wird eine höhere Arbeitsgeschwindigkeit der nach dem erfindungsgemaßen Verfahren erzeugten MOS-Feldeffekttransistoren erreicht, da die Kapazität zwischen der Gate Elektrode 34 und den Source- und Drain-Bereichen 22 und 24 sehr klein ist. Außerdem ist es dadurch möglich, MOS-Feldeffekttransistoren auf äußerst kleinen Bereichen zu erzeugen, so daß auf einem Halbleitersubstrat von bestimmter Größe mehr MOS Feldeffekttransistoren erzeugt werden können.
In Fig. 10 wird die Maske 28 entfernt, wodurch ein Feldeffekttransistor 36 entsteht.
In Fig. 11 wird ein dritter Aluminiumfilm 40 auf die Schicht 26a aufgebracht, der in Kontakt mit den Source- und Drain-Elektroden 30 und 32 steht und der mit der Gate-Elektrode 34 ausgerichtet ist. Mit Hilfe des Aluminiumfilms 40 wird eine elektrische Verbindung zwischen den Elektroden des Transistors 36 und Elektroden und anderen auf dem Siliziumsubstrat 10 erzeugten Transistoren hergestellt.
In Fig. 12 ist eine Maske 42 über dem Aluminiumiilm 40 angeordnet, die als Verbindung zwischen den einzelnen Elektroden des Transistors 36 wirkt. Die nicht von der Maske 42 bedeckten Teile des Films 40 werden, wie aus F 1 g. 13 ersichtlich, in der bereits beschriebenen Weise an den Stellen 40a anodisiert. Die Teile 44,46 und 48 sind davon ausgenommen, da sie durch die Maske 48 abgedeckt werden. Die Stellen 40a bilden somit Isolationsbereiche, so daß nach Entfernen der Maske 48. wie aus F 1 g. 14 ersichtlich, ein kompletter MOS-Transi stör 36gebildet wird.
Wenn an einen Transistor 36 gemäß Fig. 14 an die Gate-Elektrode 34 eine Spannung angelegt wird, wird mit hoher Geschwindigkeit der zwischen der Source· Elektrode und Drain-Elektrode fließende Strom beeinflußt, da die Gate-Elektrode exakt zwischen der Source-Elektrode und der Drain-Elektrode ausgerichtet ist. Da der Transistor 36 gemäß F i g. 14 vorwiegend in niedrigen Temperaturbereichen hergestellt wurde, weist er hervorragende elektrische Werte auf. Wie vorangehend beschrieben wurde, erfolgte lediglich die Diffusion von Bor bei relativ hohen Temperaturen. Deshalb wurde das Halbleitersubstrat 10 nur geringfügig erwärmt, so daß die elektrischen Eigenschaften des Transistors wesentlich verbessert werden konnten. Der Transistor 36 besitzt außerdem eine sehr geringe Kapazität zwischen der Gate- und der Source-EIektrode und eine sehr geringe Kapazität zwischen der Gate- und der Drain-Elektrode, da die Gate-Elektrode sehr exakt und sehr genau auf der unter ihr liegenden Gate-lsolationsschicht angeordnet ist.
Hierzu 2 Blatt Zeichnungen

Claims (7)

Pa;;iuansprüche:
1. Verfahren zum Hersteilen eines Feldeffekttransistors mit isolierter Gate-Elektrode, bei dem ein Halbleitersubstrat zur Diffusion einem Dotierungsmaterial ausgesetzt wird, so daß durch eine Diffusionsmaske Source- und Drain-Bereiche und ein Gate-Bereich auf dem Halbleitersubstrat gebildet werden und bei dem eine Gate-Isolationsschicht «° an anodisiertem Metall auf dem Halbleitersubstrat über dem Gate-Bereich erzeugt wird, dadurch gekennzeichnet, daß die Gate-Isolationsschicht (Mb, 12c) vor der Diffusion der Source- und Drain-Bereiche (22, 24) erzeugt wird und als '5 Diffusionsmaske dient.
2. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß zur Erzeugung der Gate-Isolationsschicht (126. 12c) ein Mciallfilm (12) auf dem Halbleitersubstrat (10) abgelagert wird, daß eine *o Anodisationsmaske (14) auf dem Metallfilm (12) angeordnet wird, daß die von der Anodisationsmaske (14) nicht bedeckten Teile des Metallfilms (12) anodisiert werden, und daß nach Entfernen der Anodisationsmaske (14) die nicht anodisierten Teile (12a) des Metallfilms(12) weggeätzt werden.
3. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß die Elektroden (30, 32) auf der Oberfläche der Source- und Drain-Bereiche (22, 24) und die Gate-Elektrode (34) durch selektive Anodisierung eines Metallfilms (26) erzeugt werden.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß elektrische Verbindungen (44,46,48) zu der Source-, Drain- und Gate-Elektrode (30, 32, 34) durch selektive Anodisation eines auf den Source-, Drain- und Gate-Elektroden (30, 32, 34) angeordneten Metallfilms (40) erzeugt werden.
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß für mindestens einige der Elektroden (30, 32, 34) und elektrischen Verbindungen (44, 46, 48) und für den Metallfilm (12) Aluminium verwendet wird.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß für die Anodisation ein Mittel verwendet wird, das Oxalsäure und Propylenglykol enthält.
7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß für das Halbleitersubstrat (10) Silizium verwendet w ird.
DE19732303574 1972-02-09 1973-01-25 Verfahren zum herstellen von feldeffekttransistoren mit isolierter gate- elektrode Withdrawn DE2303574B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US22479672A 1972-02-09 1972-02-09

Publications (2)

Publication Number Publication Date
DE2303574A1 DE2303574A1 (de) 1973-08-23
DE2303574B2 true DE2303574B2 (de) 1976-07-29

Family

ID=22842251

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732303574 Withdrawn DE2303574B2 (de) 1972-02-09 1973-01-25 Verfahren zum herstellen von feldeffekttransistoren mit isolierter gate- elektrode

Country Status (5)

Country Link
US (1) US3775262A (de)
JP (1) JPS5147587B2 (de)
DE (1) DE2303574B2 (de)
FR (1) FR2171219B1 (de)
GB (1) GB1351923A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3226097A1 (de) * 1981-07-15 1983-02-17 Japan Electronic Industry Development Association, Tokyo Duennfilm-transistor und verfahren zu dessen herstellung

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3987538A (en) * 1973-12-26 1976-10-26 Texas Instruments Incorporated Method of making devices having closely spaced electrodes
US3929529A (en) * 1974-12-09 1975-12-30 Ibm Method for gettering contaminants in monocrystalline silicon
US4157610A (en) * 1976-12-20 1979-06-12 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing a field effect transistor
JPS5384460A (en) * 1976-12-29 1978-07-25 Fujitsu Ltd Munufacture of semiconductor device
US4136434A (en) * 1977-06-10 1979-01-30 Bell Telephone Laboratories, Incorporated Fabrication of small contact openings in large-scale-integrated devices
SE7803385L (sv) * 1978-03-23 1979-09-24 Olsson Kjell Ingvar Metod att meta vetskors ytspenning och anordning for genomforande av metoden ifraga
JPS617681Y2 (de) * 1980-05-15 1986-03-10
JPS5737322A (en) * 1980-08-15 1982-03-01 Olympus Optical Co Ltd Flexible endscope for industrial use
JPS5844033A (ja) * 1981-09-11 1983-03-14 富士写真光機株式会社 内視鏡用アダプタ−型処置具導入装置
DE3229205A1 (de) * 1982-08-05 1984-02-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiterbauelement und ein verfahren zu dessen herstellung
JPS6142140A (ja) * 1984-07-30 1986-02-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 自己整合構造の形成方法
JPH0410801Y2 (de) * 1986-04-10 1992-03-17
USRE36314E (en) * 1991-03-06 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect semiconductor devices having a LDD region and an anodic oxide film of a gate electrode
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
KR960001611B1 (ko) 1991-03-06 1996-02-02 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 절연 게이트형 전계 효과 반도체 장치 및 그 제작방법
JP2717237B2 (ja) 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5650338A (en) * 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5576225A (en) * 1992-05-09 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of forming electric circuit using anodic oxidation
US5441618A (en) * 1992-11-10 1995-08-15 Casio Computer Co., Ltd. Anodizing apparatus and an anodizing method
TW297142B (de) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
US5798281A (en) * 1995-11-08 1998-08-25 Texas Instruments Incorporated Method for stressing oxide in MOS devices during fabrication using first and second opposite potentials
US5780347A (en) * 1996-05-20 1998-07-14 Kapoor; Ashok K. Method of forming polysilicon local interconnects
US6370502B1 (en) * 1999-05-27 2002-04-09 America Online, Inc. Method and system for reduction of quantization-induced block-discontinuities and general purpose audio codec
KR100358056B1 (ko) * 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성방법
US7060622B2 (en) * 2002-09-27 2006-06-13 Oki Electric Industry Co., Ltd. Method of forming dummy wafer
EP2458037A1 (de) * 2010-11-30 2012-05-30 Imec Verfahren zur präzise gesteuerten maskierten Anodisierung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3351825A (en) * 1964-12-21 1967-11-07 Solitron Devices Semiconductor device having an anodized protective film thereon and method of manufacturing same
DE1919563A1 (de) * 1969-04-17 1970-10-29 Siemens Ag Verfahren zum Herstellen von mit Gallium diffundierten Zonen in Halbleiterkristallen
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
JPS4939873B1 (de) * 1969-10-15 1974-10-29

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3226097A1 (de) * 1981-07-15 1983-02-17 Japan Electronic Industry Development Association, Tokyo Duennfilm-transistor und verfahren zu dessen herstellung
DE3226097C2 (de) * 1981-07-15 1987-11-26 Sharp K.K., Osaka, Jp

Also Published As

Publication number Publication date
DE2303574A1 (de) 1973-08-23
FR2171219B1 (de) 1978-02-10
JPS4893276A (de) 1973-12-03
JPS5147587B2 (de) 1976-12-15
FR2171219A1 (de) 1973-09-21
GB1351923A (en) 1974-05-15
US3775262A (en) 1973-11-27

Similar Documents

Publication Publication Date Title
DE2303574B2 (de) Verfahren zum herstellen von feldeffekttransistoren mit isolierter gate- elektrode
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2311915B2 (de) Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE2928923C2 (de)
DE1614356A1 (de) Integrierte Halbleiterbaugruppe mit komplementaeren Feldeffekttransistoren
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE112014004469T5 (de) Elektropolieren und Porosierung
DE2213037A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung von Trockenätzte chniken
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2635369A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2422120A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2458410A1 (de) Herstellungsverfahren fuer einen leistungshalbleiter mit presskontakten

Legal Events

Date Code Title Description
8230 Patent withdrawn