DE2316095A1 - Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren - Google Patents

Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren

Info

Publication number
DE2316095A1
DE2316095A1 DE2316095A DE2316095A DE2316095A1 DE 2316095 A1 DE2316095 A1 DE 2316095A1 DE 2316095 A DE2316095 A DE 2316095A DE 2316095 A DE2316095 A DE 2316095A DE 2316095 A1 DE2316095 A1 DE 2316095A1
Authority
DE
Germany
Prior art keywords
layer
areas
gettering
semiconductor body
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2316095A
Other languages
English (en)
Inventor
Heinrich Dr Schloetterer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2316095A priority Critical patent/DE2316095A1/de
Priority to AT217274A priority patent/AT339377B/de
Priority to FR7409676A priority patent/FR2223838B1/fr
Priority to CH402674A priority patent/CH570042A5/xx
Priority to IT49644/74A priority patent/IT1011152B/it
Priority to GB1364974A priority patent/GB1443480A/en
Priority to US455590A priority patent/US3919765A/en
Priority to SE7404192A priority patent/SE386542B/xx
Priority to LU69729A priority patent/LU69729A1/xx
Priority to BE142638A priority patent/BE813051A/xx
Priority to NL7404337A priority patent/NL7404337A/xx
Priority to JP49035479A priority patent/JPS49131085A/ja
Priority to CA196,349A priority patent/CA1005175A/en
Publication of DE2316095A1 publication Critical patent/DE2316095A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering

Description

Verfahren zur Herstellung integrierter Schaltungen mit Komplementär-Kanal-Feldeffekttransistoren
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von integrierten Schaltungen mit Komplementär-Kanal-Feldeffekttransistoren.
Integrierte Schaltungen mit Komplentär-Kanal-Feldeffekttransistorer sind aus der sog. Komplementär-Kanal-MOS-Technik bekannt. Sie lassen sich beispielsweise unter Verwendung einer Wannen diffusion oder durch Ionenimplantation herstellen. Diese Prozesse stellen jedoch sehr hohe An&rderungen bezüglich der Toleranzen oder sind aufwendige Zusatzprozesse.
Eine Aufgabe der Erfindung liegt darin, ein Verfahren zur Herstellung von integrierten Schaltungen mit Komplementär-Kanal-Feldeffekttransistoren anzugeben, durch das die Herstellung dieser integrierten Schaltungen wesentlich vereinfacht wird.
Diese Aufgabe wird durch ein Verfahren gelöst, das erfindungsgemäß dadurch gekennzeichnet ist, daß in einen Halbleiterkörper zwei verschiedene Verunreinigungen unterschiedlichen Typs in vorgegebenen verschieden hohen Konzentrationen eingebracht werden, daß auf den Halbleiterkörper eine Schicht aufgebracht wird, wobei diese Schicht aus einem Material besteht, das die unter der Schicht angeordneten Bereiche gegen Ausgetterung schützt, daß mit Hilfe von an sich bekannten fotolithografischen Verfahrensschritten aus dieser Schicht eine Abdeckung einer vorgegebenen Form geätzt wird, daß in einem weiteren Verfahrensschritt auf die freien Oberflächenbereiche des Halbleiterkörpers, die nicht
409841/0561
VPA 9/712/115? b vP/LoC
mit der Abdeckschicht bedeckt sind» eine Getterungsschicht aufgebracht wird, daß in dem gleichen oder in einem weiteren Verfahrensschritt durch selektive Getterung die Bereiche, die unterhalb der Abdeckschicht liegen, geschützt, alsDnicht ge- . gettert werden, so daß in diesen Bereichen die Verunreinigungen unterschiedlichen Typs in den vorgegebenen Konzentrationen erhalten bleiben, und daß in weiteren Bereichen des Halbleiter-Jcörpers, die unterhalb der Getterungsschicht liegen, die Konzentra tion der Verunreinigungen eines oder beider Typen erheblich verändert wird, daß in einem weiteren Verfahrensschritt in Bereiche und in weitere Bereiche durch Diffusion Gebiete erzeugt werden, wobei diese Gebiete jeweils entgegengesetzt zu den Gebieten dotiert sind und die Source- bzw. Drain-Gebiete der Feldeffekttransistoren darstellen, daß mit Hilfe von an sich bekannten Verfahrensschritten auf Bereiche und auf weitere Bereiche Gateisolatoren aufgebracht werden, und daß die Gateisolatoren, die Source- und Drain-Gebiete mit Elektroden versehen werden.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß durch die selektive Getterung die Nachteile der bekannten Wannendiffusion oder Doppelepitaxie bzw. der zusätzliche Aufwand der Ionenimplantation bei integrierten Schaltungen mit Feldeffekttransistoren unterschiedlichen Leitungstyps dadurch vermieden wird, daß die Transistorstrukturen unterschiedlichen Leitungstyps durch einen relativ einfachen selektiven Getterungsschritt hergestellt werden.
Weitere Erläuterungen zur Erfindung und zu deren Ausgestaltungen gehen aus der Beschreibung und den Figuren eines bevorzugten Ausführungsbeispieles der Erfindung und ihrer Weiterbildungen hervor.
In den Figuren 1 bis 5 sind die einzelnen Verfahrensschritte zur Herstellung von Gebieten unterschiedlichen Leitungstyps in einer Halbleiterschicht dargestellt.
Figur 6 zeigt eine Anordnung mit Kompimentär-Eanal-Feldeffekttransistoren. 40984 1/0561
VPA 9/712/1152 b
O I
Zu der Erfindung führten die folgenden Überlegungen. Aus einer Halbleiterschicht, beispielsweise 'einer Siliziumschicht, die mit Donatoren und Akzeptoren als Verunreinigungen dotiert ist, wobei die Donatoren und die Akzeptoren in unterschiedlichen Konzentrationen in der Halbleiterschicht enthalten sind, lassen sich daher mit Hilfe von Getterungsschichten und mit Hilfe von Abdeckungen gegetterte und ungegetterte Bereiche in der HaIbleiterschicht herstellen. Dabei enthalten ungegetterte Bereiche die unter der Abdeckung liegen, Donatoren und Akzeptoren im wesentlichen in der ursprünglichen, vor dem Getterungsprozess bestehenden Konzentration. In den gegetterten Bereichen, das sind die Bereiche unterhalb der Getterungsschicht sind diejenigen eingebrachten Dotierstoffe, welche sich inder Getterungsschicht bevorzugt anreichern, in der Minderheit. Auf diese Weise lassen sich Bereiche verschiedenen Leitungstyps in der Halbleiterschicht herstellen.
In der Figur 1 ist der Halbleiterkörper mit 2 bezeichnet. Vorzugsweise befindet sich der Halbleiterkörper 2, der beispielsweise aus einer Siliziumschicht besteht, auf dem Substrat 1. Vorzugsweise besteht dieses Substrat aus Spinell oder Saphir. Die Halbleiterschicht 2 wird bei ihrer Herstellung mit Verunreinigungen zv/eierlei Typs, also mit Akzeptoren und Donatoren dotiert. Beispielsweise wird die Halbleiterschicht mit Aluminium-Akzeptoren der Konzentration N^ und Phosphor-Donatoren der Konzentration N^ dotiert, wobei die Konzentration der Akzeptoren N^ größer als die Konzentration der Donatoren ist. Es gilt also
np=NA-Nd und NA> ND
Gemäß einer weiteren Ausgestaltung des erfindungsgemäßen Verfahrens kann die Dotierung einer auf einem Substrat aus Spinell oder Saphir aufgebrachten Halbleiterschicht mit Aluminium-Akzeptoren mit dem Prozess, in dem die Halbleiterschicht 2 auf das Substrat 1 aufgebracht wird, verbunden werden. Dabei gelangen
409841/0561
VPA 9/712/1152 b
während des Wachstums Aluminium-Verunreinigungen aus dem Spinell oder Saphir-Substrat 1 in -.die Silizium-Schicht 2.
Wie in der Figur 2 dargestellt wird nun in einem weiteren Verfahrensschritt auf die Siliziumschicht 2 eine Schicht 3, die die Aufgabe hat, die unter Jhr liegenden Bereiche der Siliziumschicht gegen Getterung zu schützen, aufgebracht. Vorzugsweise besteht die Schicht 3 aus pyrolytisch abgeschiedenem Nitrid.
In·einem weiteren Verfahrensschritt, wird wie in der Figur 3 dargestellt, mit Hilfe von an sich bekannten fotolithografischen Verfahrensschritten aus der Schicht 3 die Abdeckung 33 einer vorgegebenen Form geätzt.
Auf die freiliegenden Oberflächenbereiche der Siliziumschicht 2 wird nun die Getterungsschicht 4 aufgebracht (Fig.4). Bei dieser Getterungsschicht 4 handelt es sich vorzugsweise um eine Schicht aus thermischem Siliziumoxid, wobei während der Oxydherstellung gegettert wird. Es kann auch noch eine zusätzliche Getterungsbehandlung z.B. durch Nachtemperung erfolgen. Durch den Getterungsprozess bedingt, wird nun die Konzentration des einen Typs der in Bereichen 44 unterhalb der Getterungsschicht enthaltenen Verunreinigungen stark erniedrigt, die Konzentration des anderen Typs bleibt dagegen erhalten oder wird erhöht. So entstehen beispielsweise bei der Getterung einer wie oben angegebenen Siliziumschicht, welche mit Aluminium-Akzeptoren und Phosphor-Donatoren dotiert ist, wobei die Konzentration der Akzeptoren größer als die Konzentration der Donatoren ist, unterhalb der Getterungsschichten 4 η-leitende Bereiche 44, da die Aluminium-Verunreinigungen sich aufgrund des Verteilungskoeffizienten bei Si/SiOp in der Getterungsschicht anreichern. Die Konzentration nach der Getterung sind NA bzw. N^. Für die gegetterten Bereiche 44 gilt: nn = N'D - N1^ , wobei N1^ größer als N'. ist. In den Bereichen 22 unterhalb der Abdeckungen 33, die diese Bereiche gegen Getterung schützt, bleibt die ursprüngliche Konzentration der Verunreinigungen, also der Akzeptoren und der Donatoren, annähernd erhalten.
4 0 9 84 1 /0561
VPA 9/712/1152 b
Für das angegebene Beispiel der Dotierung der Siliziumschicht 2 mit Aluminium und Phosphor ergibt sich, daß diese Bereiche p-leitend bleiben.
In der Halbleiterschicht 2 sind nun also, wie dies in der Figur dargestellt istf p-leitende Bereiche 22 und η-leitende Bereiche 44 enthalten. Mit an sich bekannten fotolithografischen Verfahrensschritten werden nun, beispielsweise nach Entfernen des nicht benötigten Siliziums zwischen den aktiven Bereich durch die Inselätzung und nach teilweisen Entfernen der Getterungsschicht 4 und der Abdeckungen 33, in die Bereiche 22 und 44 unterschiedlichen Leitungstyps Gebiete 221 und 223 bzw. 441 und 443 durch Diffusion erzeugt, wobei ein Teil der Getterungsschicht sowie ein Teil der Abdeckschicht als Maske bei der Diffusion verwendet werden kann. Dabei stellen diese Gebiete die Source- bzw. Drain-Gebiete der Feldeffekttransistoren unterschiedlichen Leitungstyps dar. Die Gebiete sind entgegengesetzt zu.den Bereichen 22 und den Bereichen 44 dotiert.
In an sich bekannten Verfahrensschritten werden auf Bereiche 44 bzw. 22 Gateisolatoren 5 aufgebracht.- Die Gebiete 221, 223, 441 und 443, welche die Source- bzw. Drain-Gebiete der Feldeffekttransistoren darstellen und die Gateisolatoren werden mit Elektroden 6 versehen.
Die aus den Bereichen 44 bzw. 22 hergestellten Feldeffekttransistoren unterscheiden sich durch die Vorzeichen der Ladungsträger im Kanal.
Figur 6 zeigt die fertige Anordnung der komplementären Transistoren, wobei beispielsweise in dieser Technik mit isolierendem · Substrat die beiden Gebiete 223 und 441 auch direkt aneinanderstoßen und zusätzlich durch eine Metallelektrode miteinander zu einem Komplementär-Inverter verbunden sein können.
Für die Herstellung von Komplementär-MOS-Anordnungen ist beispielsweise eine vor der Getterung in der Halbleiterschicht 2
409841/0561
bestehende Konzentration von η =1 bis 4.10 cm und eine in
P den gegetterten Bereichen entstehende Konzentration von nn=2 bis 4.1015cm~3 günstig.
Vorzugsweise wird der Getterungsprozess mit einer Oxydation verbunden, die auch im normalen Herstellungsprozess enthalten ist.
9 Patentansprüche
β Figuren
40984 1/0561

Claims (9)

Patentansprüche
1.) Verfahren zur Herstellung von integrierten Schaltungen mit Eomplementär-Kanal-Feldeffekttransistoren unterschiedlichen Leitungstyps, dadurch gekennzeichnet , daß in einem Halbleiterkörper (2.) zwei verschiedene Verunreinigungen unterschiedlichen Typs in vorgegebenen verschieden hohen Konzentrationen eingebracht werden, daß auf den Halbleiterkörper eine Schicht (3) aufgebracht wird, wobei diese Schicht aus einem Material besteht, das die unter der Schicht angeordneten Bereiche gegen Ausgetterung schützt, daß mit Hilfe von an sich bekannten fotolithografischen Verfahrensschritten aus dieser Schicht (3) eine Abdeckung (33) einer vorgegebenen Form geätzt wird, daß in einem weiteren Verfahrensschritt auf die freien Oberflächenbereiche des Halbleiterkörpern (2) die nicht mit der Abdeckschicht (33) bedeckt sind, eine Getterungsschicht (4) aufgebracht wird, daß in dem gleichen oder in einem weiteren Verfahrensschritt durch selektive Getterung die Bereiche, die unterhalb der Abdeckschicht liegen, geschützt, also nicht gegettert werden, so daß in diesen Bereichen die Verunreinigungen unterschiedlichen Typs in den vorgegebenen Konzentrationen erhalten bleiben, und daß in weiteren Bereichen des Halbleiterkörpers, die unterhalb der Getterungsschicht (4) liegen, die Konzentration der Verunreinigungen eines oder beider Typen erheblich verändert wird, daß in einem weiteren Verfahrensschritt in Bereiche und in weitere Bereiche durch Diffusion Gebiete (221, 223, 441, 443) erzeugt werden, wobei diese Gebiete jeweils ent-
den
gegengesetzt zu/Bereichen und den weiteren Bereichen dotiert sind und die Source- bzw. Drain-Gebiete der Feldeffekttransisto ren darstellen, und daß mit Hilfe von an sich bekannten Verfahrensschritten auf Bereiche und auf weitere Bereiche Gateisolatoren (5) aufgebracht werden, und daß die Gateisolatoren, die Source- und Drain-Gebiete mit Elektroden (6) versehen werden.
409841 /0561
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in dem Halbleiterkörper Aluminium-Akzeptoren und Phosphor-Donatoren enthalten sind, wobei die Konzentration der Akzeptoren größer ist als die Konzentration der Donatoren.
3. Verfahren nach Anspruch 1, dadurch gekennzeich-. η e t , daß der Halbleiterkörper aus einer epitaxialen auf Binem Silizium-Substrat (1) aufgewachsenen Silizium-Schicht (2) besteht.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich net, daß der Halbleiterkörper aus einer Silizium-rSchicht (2) besteht, die auf ein elektrisch isolierendes Substrat (1) aufgebracht ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als isolierendes Substrat Spinell oder Saphir verwendet wird.
6. Verfahren nach Anspruch 4 oder 5» dadurch g ek e η η ζ ei ch · net, daß in der Halbleiterschicht enthaltene Aluminium-Akzeptoren beim Aufbringen: der Halbleiterschicht auf das Substrat (1) aus dem Substrat indie Halbleiterschicht gelangen.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß als Schicht (3) eine pyrolytisch abgeschiedene Nitrid-Schicht verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 79 dadurch gekennzeichnet , daß als Getterungsschieht (4) eine Schicht aus Siliziumoxid verwendet wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch ge kennzeichnet , daß Teile der Abdeckschicht (33) und der Getterungsschieht (4) gleichzeitig als Haske für die Diffusion zur Herstellung der Gebiete £?21, 223» 441s 443) verwendet werden.
40 9 8 41/0581 ·
VPA 9/712/1152 b .· '
DE2316095A 1973-03-30 1973-03-30 Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren Pending DE2316095A1 (de)

Priority Applications (13)

Application Number Priority Date Filing Date Title
DE2316095A DE2316095A1 (de) 1973-03-30 1973-03-30 Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
AT217274A AT339377B (de) 1973-03-30 1974-03-15 Verfahren zur herstellung integrierter schaltungen mit komplementar-kanal-feldeffekttransistoren
FR7409676A FR2223838B1 (de) 1973-03-30 1974-03-21
CH402674A CH570042A5 (de) 1973-03-30 1974-03-22
IT49644/74A IT1011152B (it) 1973-03-30 1974-03-26 Procedimento per realizzare circui ti integrati con transistori ad ef fetto di campo con canali comple mentari
GB1364974A GB1443480A (en) 1973-03-30 1974-03-27 Production of integrated circuits with complementary channel field-effect transistors
US455590A US3919765A (en) 1973-03-30 1974-03-28 Method for the production of integrated circuits with complementary channel field effect transistors
SE7404192A SE386542B (sv) 1973-03-30 1974-03-28 Sett att tillverka integrerade kretsar med komplementer-kanal-felteffekttransistorer av olika konduktivitetstyp
LU69729A LU69729A1 (de) 1973-03-30 1974-03-28
BE142638A BE813051A (fr) 1973-03-30 1974-03-29 Procede pour fabriquer des circuits integres comportant des transistors a effet de champ a canaux complementaires
NL7404337A NL7404337A (de) 1973-03-30 1974-03-29
JP49035479A JPS49131085A (de) 1973-03-30 1974-03-29
CA196,349A CA1005175A (en) 1973-03-30 1974-03-29 Method for the production of integrated circuits with complementary channel field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2316095A DE2316095A1 (de) 1973-03-30 1973-03-30 Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren

Publications (1)

Publication Number Publication Date
DE2316095A1 true DE2316095A1 (de) 1974-10-10

Family

ID=5876571

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2316095A Pending DE2316095A1 (de) 1973-03-30 1973-03-30 Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren

Country Status (13)

Country Link
US (1) US3919765A (de)
JP (1) JPS49131085A (de)
AT (1) AT339377B (de)
BE (1) BE813051A (de)
CA (1) CA1005175A (de)
CH (1) CH570042A5 (de)
DE (1) DE2316095A1 (de)
FR (1) FR2223838B1 (de)
GB (1) GB1443480A (de)
IT (1) IT1011152B (de)
LU (1) LU69729A1 (de)
NL (1) NL7404337A (de)
SE (1) SE386542B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2450408A1 (de) * 1974-10-23 1976-04-29 Siemens Ag Schaltungsanordnung in einer komplementaer-chl-technik
US4043025A (en) * 1975-05-08 1977-08-23 National Semiconductor Corporation Self-aligned CMOS process for bulk silicon and insulating substrate device
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
KR100226730B1 (ko) * 1997-04-24 1999-10-15 구본준 씨모스펫 및 그 제조방법
US6068685A (en) * 1997-10-15 2000-05-30 Saes Pure Gas, Inc. Semiconductor manufacturing system with getter safety device
CN1112954C (zh) 1997-10-15 2003-07-02 赛斯纯净气体公司 具有安全设备的气体净化系统及净化气体的方法
US6236089B1 (en) 1998-01-07 2001-05-22 Lg Semicon Co., Ltd. CMOSFET and method for fabricating the same
US8481372B2 (en) * 2008-12-11 2013-07-09 Micron Technology, Inc. JFET device structures and methods for fabricating the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673679A (en) * 1970-12-01 1972-07-04 Texas Instruments Inc Complementary insulated gate field effect devices
US3783052A (en) * 1972-11-10 1974-01-01 Motorola Inc Process for manufacturing integrated circuits on an alumina substrate
US3837071A (en) * 1973-01-16 1974-09-24 Rca Corp Method of simultaneously making a sigfet and a mosfet

Also Published As

Publication number Publication date
NL7404337A (de) 1974-10-02
JPS49131085A (de) 1974-12-16
SE386542B (sv) 1976-08-09
US3919765A (en) 1975-11-18
CH570042A5 (de) 1975-11-28
CA1005175A (en) 1977-02-08
FR2223838B1 (de) 1978-11-10
ATA217274A (de) 1977-02-15
GB1443480A (en) 1976-07-21
LU69729A1 (de) 1974-07-17
BE813051A (fr) 1974-07-15
IT1011152B (it) 1977-01-20
AT339377B (de) 1977-10-10
FR2223838A1 (de) 1974-10-25

Similar Documents

Publication Publication Date Title
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2125303C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2745857C2 (de)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE2916364C2 (de)
DE3030385C2 (de) Verfahren zur Herstellung einer MOS-Halbleitervorrichtung
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
EP0049392A2 (de) Verfahren zum Herstellen einer monolithisch integrierten Zwei-Transistor-Speicherzelle in MOS-Technik
DE2719314A1 (de) Isolierschicht-feldeffekttransistor
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2615754A1 (de) Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2752335B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2930780C2 (de) Verfahren zur Herstellung eines VMOS-Transistors

Legal Events

Date Code Title Description
OHA Expiration of time for request for examination