DE2346493A1 - Verfahren und anordnung zur verarbeitung von digitalen daten - Google Patents

Description

Verfahren und Anordnung zur Verarbeitung von digitalen Daten

Eine wichtige Anwendung für Digitalrechner wurde seit langem in der Steuerung der übertragung und des Empfangs von Nachrichten und Daten über ubertragungsschaltungen gesehen. In letzter Zeit wurden spezielle Nachrichtenverarbeitungseinrichtungen entwickelt, um die für allgemeine Zwecke benutzten Computer von der starken Belastung durch eine derartige Nachrichtensteuerung zu befreien und um eine wirksamere Verarbeitung der Nachrichtendaten zu ermöglichen. Ein Beispiel für eine derartige Nachrichtenverarbeitungsanordnung, die die übertragung und den Empfang von Fernschreibnachrichten steuert, ist das von der Firma Action Communications Systems Inc., Dallas, Texas, hergestellte und vertriebene System TELECONTROLLER.

Kurs gesagt, enthält eine derartige Anordnung einen entsprechend programmierten Digitalrechner, der über ei.ne Sammelleitung zur schnellen übertragung von Daten mit einer Anzahl

40äÖ22/0696

von Steuereinrichtungen verbunden ist₃ die jeweils eine Nachrichtenleitung steuern, etwa eine Telefon- oder Fernschreibleitung. Vom Rechner können die Daten entweder im asynchronen oder im synchronen Betrieb empfangen₃ gespeichert und übertragen werden. Insbesondere hat sich gezeigt, daß zur wirksamen und genauen übertragung von digitalen Daten die Verwendung von binären, synchronen Bearbeitungsvorgängen vorteilhaft ist. In den bisherigen Datenverarbeitungsanordnungen hat jedoch die binäre synchrone Bearbeitung eine wesentliche, zusätzliche Belastung der zentralen Verarbeitungseinheit der Anordnung bewirkt. Außerdem war die Programmierung der Nachrichtenverarbeitungsanordnung zur Anpassung an eine binäre, synchrone Verarbeitung bisher verhältnismäßig kompliziert und teuer. Ferner wurden die zusätzlichen Rechnerbelastungen und die Programmierschwierigkeiten erhöht ₃ wenn weitere binäre, synchrone Steuereinrichtungen zugefügt wurden, wodurch sich Grenzen für die Erweiterung der Nachrichtenverarbeitungsanordnung ergaben.

Erfindungsgemäß wird eine Nachrichtenverarbeitungsanordnung vorgeschlagen, die die vorstehenden Nachteile sowie andere Nachteile der bisher bekannten binären, synchronen Nachrichtenverarbeitungsanordnungen vermeidet- Erfindungsgemäß werden verhältnismäßig billige Mikro-Zentralverarbeitungseinheiten und zugehörige Schaltungen benutzt ₃ die miteinander über

409822/069 6

einen Digitalschaltcomputer verbunden werden, um einen wirksamen, synchronen Binärbetrieb zu erhalten, ohne daß die Belastung des Rechners wesentlich erhöht wird und ohne daß eine umfangreiche, komplizierte und teure Programmierung des Rechners erforderlich wäre.

Eine Anordnung zur Nachrichtenverarbeitung gemäß der Erfindung enthält Schaltungen, die mit einer Nachrichtenleitung zur Umsetzung von Seriendaten auf einer Leitung in parallele digitale Daten verbunden ist. Eine Zentralverarbeitungseinheit ermittelt Steuerzeichen in den parallelen, digitalen Daten und entfernt diese, während eine Synchronisierung und eine Umformung der parallelen, digitalen Daten in Nachrichtenblöcke erfolgt. Ein Digital-Schaltcomputer empfängt die Nachrichtenblöcke von der Verarbeitungseinheit und steuert die Verteilung der digitalen Daten zu einer bezeichneten Station.

Gemäß einem anderen Ausführungsbeispiel der Erfindung ist ein Digitalrechner mit einer Sammelleitung zur schnellenDatenübertragung verbunden und zur Steuerung des Empfangs und der Verteilung von digitalen Nachrichten über die Sammelleitung programmiert . Eine Anzahl von Nachrichtensteuereinrichtungen sind entlang der Sammelleitung zur übertragung von Digitalnachrich ben zum Computer und zum Empfang von Digitalnachrichten vom Computer angeordnet. Mindestens eine der Nach-

409822/0696

richtensteuereinrichtungen ist eine binäre, synchrone Steuereinrichtung, die eine Schaltung zum Empfang von digitalen Daten von einer Nachrichtenleitung sowie zur Synchronisierung und Umformung der digitalen Daten in Nachrichtenblöcke in Abhängigkeit . von in den digitalen Daten enthaltenen Steuerzeichen aufweist. Die Schaltung entfernt vor der übertragung der Nachrichtenblöcke über die Sammelleitung zum Computer die Steuerzeichen aus den digitalen Daten.

Gemäß einem anderen Ausführungsbeispiel der Erfindung ist eine binäre, synchrone Nachrichtenverarbeitungseinheit vorgesehen, die Schaltungen zur Umsetzung von binär kodierten Tonsignalen, die von einer Nachrichtenverbindung empfangen werden, in elektrische, binär kodierte Signale aufweist, die Leitungssteuerzeichen aufweisen. Eine Mikro-Zentralverarbeitungseinheit arbeitet in Abhängigkeit von den Leitungssteuerzeichen und synchronisiert die elektrischen, binär kodierten Signale und entfernt die Leitungssteuerzeichen, während die elektrischen, binär kodierten Signale in Blöcke von parallelen Textsignalen umgesetzt werden. Eine Fehlerprüfschaltung überprüft die Genauigkeit der Textsignale. Eine Sammelleitung für eine schnelle Datenübertragung empfängt die Fehlerprüfsignale und überträgt die Signale zu einem digitalen Schaltcomputer, der die Verteilung der Textsignale zur bezeichneten Nachrichtenstation steuert.

409822/0696

Gemäß einem weiteren Ausführungsbeispiel der Erfindung ist eine Nachrichtenverarbeitungsanordnung vorgesehen, die einen digitalen Schaltcomputer enthält, der zum Empfang von binär kodierten Daten von einer Anzahl von Nachrichtenstationen programmiert ist, die mit Nachrichtenleitungen verbunden sind. Der Computer überträgt dann die binär kodierten Daten auf die bezeichnete Nachrichtenstation. Eine Umsetzschaltung ist mit einer der Nachrichtenleitungen'gekoppelt, um die digitalen Seriendaten, die von der Nachrichtenleitung empfangen werden, in digitale Paralleldaten umzuwandeln sowie die digitalen Paralleldaten zur übertragung auf die Nachrichtenleitung in digitale Seriendaten umzusetzen. Eine Mikro-Zentralverarbeitungseinheit ermittelt die Steuerzeichen in den digitalen, parallelen Ausgangsdaten der Umsetzerschaltung, um in Abhängigkeit von diesen die Daten zu synchronisieren und die digitalen Paralleldaten in Nachrichtenblöcke zur Übertragung zum Computer umzuwandeln. Die Verarbeitungseinheit kann ferner digitale Paralleldaten vom Computer aufnehmen und ihnen zur übertragung über die Umsetzerschaltung zur Nachrichtenleitung Steuerzeichen hinzufügen.

Die Erfindung wird im folgenden anhand der Figuren näher erläutert.

Fig. 1 zeigt in einem Blockschaltbild die Nachrichtensteueranordnung gemäß der Erfindung.

409822/069 6

Pig. 2 zeigt schematisch eine typische, asynchrone Steuereinrichtung zum Anschluß an die "schnelle" Sammelleitung der Anordnung gemäß Fig. 1.

Fig. 3 zeigt in einem Blockschaltbild die binäre, synchrone Nachrichtensteueranordnung gemäß der Erfindung.

Fig. 4 zeigt in einem Blockschaltbild den Synchronisierungsteil der Schaltung gemäß Fig. 3·

Fig. 5 zeigt schematisch die digitalen Multiplexer und die CRC-Fehlerprüfschaltung gemäß Fig. 3-

Fig. 6 zeigt schematisch die Eingangs- und Ausgangspuffer gemäß Fig. 3·

Fig. 7 zeigt schematisch das Ausgangsschieberegister und den Zeichentaktgeber gemäß Fig. 3.

Fig. 8 zeigt schematisch die automatische Rufsteuerung gemäß Fig. 1.

Fig. 9a bis c zeigen Flußdiagramme der Abläufe in der Anordnung gemäß Fig. 3·

Fig. i zeigt in einem Blockschaltbild eine typische Nachrichtenverarbeitungsanordnung gemäß der Erfindung. Die Anordnung enthält einen Computer 10, der aus irgendeinem programmierten,

409822/0696

für allgemeine Zwecke geeigneten Digitalrechner besteht. Ein Beispiel hierfür ist der von der Firma Data General Corporation, Southboro, Massachusetts, hergestellte Nova-Computer, der im einzelnen in der Veröffentlichung "How to Use the Nova and the Supernova" der Firma Data General Corporation vom Mai 1970 beschrieben ist.

Als Eingabe/Ausgabe-Station für den Computer 10 wird ein Fernschreiber 12 benutzt. Programmänderungen für den Computer können über den Fernschreiber 12 eingegeben werden, und es können mittels des Fernschreibers 12 Überprüfungen des Rechnerprogramme s vorgenommen werden. Ferner kann der Fernschreiber 12 statistische Informationen bezüglich der Arbeit der in Fig. 1 gezeigten Anordnung ausdrucken. Die Speicherung für den Computer 10 erfolgt mittels einer Scheibe lH und eines Magnetbandspeichers l6.

Der Computer 10 hat eine Sammelleitung 18 für schnelle Datenübertragung (im folgenden schnelle Sammelleitung genannt), um Daten mit hohen Geschwindigkeiten in den zweiten Mikrobereich einzugeben und aus ihm herauszuführen. Eine Vielzahl von Nachrichtensteuereinrichtungen sind entlang der Sammelleitung 18 angeschlossen und werden vom Computer 10 gesteuert. So ist beispielsweise eine fünfstufige, asynchrone Steuereinrichtung 20 mit der Sammelleitung 18 verbunden. Das Aus-

409822/0696

gangssignal der Steuereinrichtung 20 steuert einen Treiber 22, der mit üblichen Pernschreibschaltungen in Verbindung steht. Außerdem kann eine universale asynchrone Steuereinrichtung 24 an die Sammelleitung 18 angeschlossen sein. Die Steuereinrichtung 2k steuert einen Treiber 26, der mit einem Modem und einer Fernschreibleitung verbunden ist. Ein wesentliches Merkmal der Erfindung besteht darin, daß der Computer 10 den Eingang und den Ausgang von Daten zwischen einer Vielzahl verschiedener Steuereinrichtungen steuern kann, die unterschiedliche Arbeitsgeschwindigkeiten und Signaleigenschaften haben. Man erkennt, daß mit der Sammelleitung 18 eine \rerhältnismäßig große Zahl von Steuereinrichtungen verbunden sein kann und daß die Steuereinrichtungen unterschiedlichste Arten von Steuereinrichtungen umfassen können.

Eine detailliertere Beschreibung des Aufbaus und der Betriebsweise der fünfstufigen asynchronen Steuereinrichtung 20 und der universellen synchronen Steuereinrichtung 2k findet sich in der Veröffentlichung "Operation and Maintenance Instructions for the Telecontroller" der Firma Action Communication Systems, Dallas, Texas, vom April 1971.

Der Computer 10 stellt neben seiner Hauptaufgabe als Nachrichtensteuerung den Nachrichtenverkehr der Anordnung in zulässigem Format sowie eine richtige Funktionsweise aller

409822/0696

Hauptkomponenten der Anordnung sicher. Er ist so aufgebaut, daß er im Betrieb im wesentlichen speichert und weitergibt, d.h. er bewirkt automatisch, daß die einzelnen automatisch sendenden und empfangenden (ASR) Stationen übertragen. Dies wird dadurch erreicht, daß ein Übertragungsstartkode (TSC) ausgelöst wird, der für jede Station einer Nachrichtenschaltung eindeutig ist. Wenn eine ASR-Station Nachrichten zu übertragen hat, so erfolgt dieses automatisch zu anderen Stationen der gleichen Schaltung, zum Computer 10 für die Speicherung und die übertragung zu den Stationen an anderen Schaltungen oder in Kombination.

Der Nachrichtenverkehr wird mittels des Computers 10 zu den gewünschten Stellen der Basis der Rufrichtungskode (CDC) übertragen, die im Adressteil der Nachricht enthalten sind. Im "Einschalt-Betrieb" oder im "Quer-Betrieb" überträgt der Computer 10 die CDC-Signale einer empfangenden Station, empfängt eine positive Rückantwort, die anzeigt, daß die ASR-Station empfangsbereit ist und übermittelt dann die Nachricht.

Nachdem eine bestimmte ASR-Station zum Senden einer Nachricht ausgewählt wurde, überwacht der Computer 10 die gesendete Nachricht. Wird eine, ungültige Adresse oder ein fehlendes Ende eines Adresscodes (EOAC) festgestellt, so unterbricht

4 09822/069 6

der Computer die Nachricht und informiert die Bedienungsperson, daß sie versucht hat, eine Nachricht mit ungültigem Format zu senden. Fehlt das Ende des Nachrichtenkodes (EOMC)₃ so zerstört der Computer 10 die Nachricht und informiert den Verursacherj daß das EOMC-Signal fehlte. Auf diese Weise werden.nur vollständige Nachrichten zu gültigen Adressen übertragen.

Der Computer 10 stellt eine maximale Ausnutzung der Schaltun*- gen der Anordnungen sicher, indem er alle brauchbaren CDC-Signale vor dem Aussenden der Nachricht mit einer Schaltungsbasis verbindet. Es sei beispielsweise eine Nachricht betrachtet, die für drei Stationen AA, AB und AC adressiert ist. Der Computer 10 sendet AA und empfängt eine Rückantwort, sendet AB und empfängt eine Rückantwort und sendet dann AC und empfängt keine Rückantwort. Die Nachricht wird dann zu den Stationen AA und AB übertragen und für eine spätere übertragung zur Station AC im Computerspeicher zurückgehalten.

Bei Ausfall der Netzwechselspannung hält der Computer 10 alle in der Anordnung zum Zeitpunkt des Spannungsausfalles enthaltenen Nachrichten gespeichert. Ermittelt der Computer in der Schaltung eine Schaltungsunterbrechung, so schaltet er unverzüglich die Schaltung ab und sendet FIGS/H/LTRS. Danach wird

409822/0696

die Schaltung erneut abgefragt, um festzustellen, ob immernoch eine Unterbrechung vorliegt. Ist dies der Fall, wird der ASR-Steuerstation ein Fehlersignal zugeleitet, das dem Steuerüberwacher anzeigt, welche Station unterbrochen ist. Der Computer 10 versucht periodisch diese Schaltung wieder in Betrieb zu nehmen. Ist ein derartiger Versuch erfolgreich, so informiert der Computer die ASR-Steuerstation. War der Computer gerade beim Senden der Nachricht, als die Schaltung unterbrochen wurde, so sendet er die vollständige Nachricht nach der WiederInbetriebnahme der Schaltung erneut. Trat der Fehler während des Empfangs einer Nachricht durch den Computer ein, so informiert dieser nach Wiederaufnahme des Betriebes den Absender der Nachricht, damit diese erneut abgesendet werden kann.

Eine wichtige Aufgabe des Computers 10 ist die Erzeugung von Berichten bezüglich Nachrichten, die gleichzeitig mit dem Betrieb der Anordnung schalten. So werden beispielsweise über den Fernschreiber 12 Berichte bezüglich der Anzahl von Nachrichten, die auf die Übertragung warten, den Zustand jeder Schaltung, die Anzahl der gesendeten und empfangenen Nachrichten, die gesendeten und empfangenen Zeichen u.a. geliefert.

Eine automatische Rufeinheit (ACU)-Steuereinrichtung 28 ist mit der Sammelleitung 18 verbunden und steuert einen Treiber

409822/0696

für den Betrieb einer automatischen Rufeinheit (ACU) 32. Die automatische Rufeinheit 32 kann beispielsweise den Datenhilfssatz 801 A der Firma American Telephone & Telegraph Company enthalten. Bezüglich der Einzelheiten der automatischen Rufeinheit 32 wird auf die Veröffentlichung "Data Auxiliary Set 801 A (Automatic Calling Unit) Interface Specification" der Firma American Telephone & Telegraph Company vom März 1964 verwiesen.

Die automatische Rufeinheit 32 stellt im wesentlichen eine mit Gleichstromimpulsen arbeitende Wahleinheit dar, mit der eine kommerzielle Maschine irgendeine Telefonnummer in einem schaltenden Fernsprechnetz anwählen und für die automatische Übertragung von Daten die Schaltung auf den zugehörigen Modem übertragen kann. Eine in der Maschine gespeicherte Telefonnummer wird in Form von parallelen, binären 4 Bit-Signalen zur ACU-Einheit 32 übertragen, die gesteuert von der kommerziellen Maschine alle Funktionen ausführt, die üblicherweise von dem Benutzer durchgeführt werden, von dem der Ruf stammt. Im Betrieb gibt die ACU-Einheit 32 in Abhängigkeit von einem Befehl der kommerziellen Maschine eine "Hakenumschalte"-Anzeige an das Fernsprechzentralamt. Nach Empfang des Wahlfreigabesignals vom Zentralamt überträgt die ACU-Einheit 32 schrittweise die Telefonnummer an das Zentralamt· Nach Beendigung des Wahlvorganges wartet die

409822/0696

ACU-Einheit 32 auf die Beantwortung des Rufes. Wenn die gerufende Station antwortet, ermittelt die Einheit 32 das Antwortsignal und schaltet die Telefonleitung auf den Modem, so daß die Datenübertragung in üblicher Weise durchgeführt werden kann. Nach Beendigung der Datenübertragung unterbricht die kommerzielle Maschine die Verbindung,

Die ACU-Einheit 32 ist über eine Datenzugangsanordnung (DAA) 34, die die Einheit 32 und den Modem 36 verbinden kann, über Telefonleitungen mit einem Zentralamt verbunden. Die DAA-Anordnung 34 dient somit in bekannter Weise als Nahtstelle zwischen der vorstehend genannten Anordnung und der Fernsprechanlage.

Der Übrige Teil der Schaltung gemäß Fig. 1 enthält die binäre, synchrone Nachrichtensteuerung gemäß der Erfindung. Man erkennt, daß eine Anzahl von gleichartigen binären, synchronen Steuerungen gegebenenfalls mit der Sammelleitung 18 verbunden werden könnten. Zur Vereinfachung der Beschreibung wird jedoch nur eine einzige binäre synchrone Steuerung dargestellt und beschrieben.

Die DAA-Anordnung 34 ist mit dem Modem 36 verbunden, der beispielsweise einen 201 A Datensatz enthalten kann/ wie er von der Firma American Telephone & Telegraph Company hergestellt

409822/0696

wird. Zur Erläuterung eines derartigen Datensatzes wird auf die Veröffentlichung "Data Sets 201A and 201B" verwiesen, die im August 1969 von der American Telephone & Telegraph Company veröffentlicht wurde. Im wesentlichen überträgt der Datensatz 201A binäre Seriendaten über eine übliche im Tonfrequenzbereich arbeitende Fernsprechleitung unter Anwendung von Phasenumtastungsmodulation (PSK-Modulation). Ein Sender in dem Datensatz 201A· wandelt die binären Seriendaten in Bit-Paare, sogenannte Dibits um, die einen Träger modulieren. Jedes Dibit ist mit einer von vier möglichen Trägerphasenverschiebungen kodiert. Das Fernsprechleitungssignal enthält somit eine Folge von phasenverschobenen Signalelementen in einer Hälfte der Bit-Frequenz. Nach dem Filtern und Formen umfaßt das Fernsprechsignalspektrum eine Bandbreite, die gleich der Bit-Frequenz und um die Trägerfrequenz als Mittenfrequenz angeordnet ist.

Eine Modem-Treiberschaltung 38 liegt zwischen dem Modem 36 und einer Mikrosehaltsteuerung 40. Die Steuerung 40 ist an die Sammelleitung 18 angeschlossen und mit einer Mikro-Zentral' Verarbeitungseinheit (CPU) 42 verbunden. Die Einheit 42 steht in Verbindung mit einer CRC-Register- und -Steuereinheit 44.

Der Computer steuert die Ausgabedaten auf der Sammelleitung 18, indem er sie auf der Sammelleitung anordnet und Steuer-

409822/0896

signale erzeugt, die angeben, welche der verschiedenen Steuereinrichtungen 20, 24, 28 oder 40 die Daten annehmen soll. Dies wird durch unterschiedliche Adressen für jede der Steuereinrichtungen erreicht. Im Betrieb der binären, synchronen Anordnung gemäß Fig. 1 werden die Tondaten, die auf der Fernsprechleitung mit verhältnismäßig geringer Geschwindigkeit in Serie übertragen werden, über die DAA-Anordnung 34 zugeführt. Diese Tondaten werden von dem Modem 36 in elektrische Digitalsignale umgewandelt und der Mikroschaltsteuerung 40 über den Treiber 38 zugeführt. Der Treiber 38 verringert den Signalpegel auf den für den Betrieb der Mikroschaltsteuerung 40 gewünschten Wert. So liegt die Größe der vom Modem 36 erzeugten Digitalsignale im allgemeinen zwischen +3 bis +25 V und -3 bis -25 V. Der Ausgangswert des Treibers 38 für eine logische 1 oder für den Wert "richtig" beträgt +2,4 V und für eine logische 0 oder einen Wert "falsch" +0,4 V.

Die Mikroschaltsteuerung 40 setzt die digitalen Seriendaten in einen schnellen Strom aus parallelen Daten um, der der CPU-Einheit 42 zugeführt wird. Die Einheit 42 empfängt den synchronen Bit-Strom von der Mikroschaltsteuerung 40 und unterteilt ihn in Zeichen, die jeweils 8 Bit lang sind. Um eine Synchronisation zu erreichen, wird eines der Zeichen als Synchronisierzeichen ausgewählt und zu Anfang von der Einheit 42 empfangen. Wie später im einzelnen beschrieben

409822/0696

werden wird, überwacht eine Vergleicherschaltung das Synchronisierzeichen und triggert eine Flipflop-Schaltung, um die Schaltung im synchronisierten Zustand festzulegen. Der Vergleicher wird unwirksam gemacht, damit später empfangene Daten nicht versehentlich als Synchronisierzeichen angesehen werden. Befindet sich die Schaltung im synchronisierten Zustand, so liefert ein Schieberegister alle 8 Bit ein Taktzeichen, um das Lesen eines Zeichens zu ermöglichen. Die Einheit 42 arbeitet somit zur Bezeichnung von gültigen Zeichen, um die Erzeugung von falschen Daten infolge Rauschens o.a. zu verhindern. Die CPU-Schaltung unterteilt außerdem die Daten in Nachrichtenblöcke und überträgt die Nachrichtenblöcke über die Mikroschaltsteuerung zur Sammelleitung 18, um sie in den Computer 10 einzugeben.

Die Verwendung der CPU-Einheit 42 stellt ein wesentliches Merkmal der Erfindung dar, da eine Datenbearbeitung, etwa die Synchronisation und die Aufteilung in Blöcke sowie die Auflösung der Datenblöcke außerhalb des Computers 10 stattfinden kann. Wie später im einzelnen beschrieben wird, kann die CPU-Einheit 42 eine verhältnismäßig billige und einfache Schaltung aufweisen, so daß der Computer 10 in großem Umfang von Programmieranforderungen entlastet wird. Dadurch kann der Computer 10 auch als Nachrichtenschalter arbeiten, da er Nachrichten statt Datenblocks verarbeiten kann.

409822/0696

Die CRC-Register- und -Steuereinheit 44 führt zyklische Redundanzprüfungen (CRC) an den Nachrichtenblöcken innerhalb der Einheit 42 und vor der übertragung der Machrichtenblöcke zum Computer 10 durch. Die Einheit 44 erzeugt CRC-Fehleranzeigekodierungen , die eine sehr wertvolle Möglichkeit zur Überprüfung der Blöcke darstellen. Im wesentlichen besteht die Redundanzprüfung aus einer Division, die den numerischen Binärwert der Nachricht als Dividenden benutzt, der durch eine Konstante geteilt wird. Der Quotient wird außer acht gelassen, und der Rest dient als Prüfzeichen, das dann als Blockprüfzeichen (BCC) unmittelbar nach einem Prüfpunktzeichen übertragen wird. Die Einheit 44 vergleicht einen übertragenen Rest mit dem von ihr errechneten Rest und stellt keinen Fehler fest, wenn die beiden Reste gleich sind. Erst wenn die Einheit 44 keinen Fehler ermittelt hat, wird ein Nachrichtenblock zum Computer 10 übertragen.

Die CRC-Berechnung ist im einzelnen in der Veröffentlichung "General Information-Binary Synchronous Communication" der IBM Systems Development Division vom Dezember 1969 beschrieben.

Ein anderes wichtiges Merkmal der Erfindung besteht darin, daß die Anordnung im Klartextbetrieb arbeitet, wobei die Leitungssteuerzeichen entweder als Steuerbefehle oder als

409822/0696

Textdaten benutzt werden. So ist beispielsweise ein bestimmtes Leitungssteuerzeichen die Umschaltung von Text auf Steuerzeichen (DLE). Um Daten, die ein DLE-Zeichen enthalten, das nicht als Steuerzeichen benutzt wird, zu übertragen, wird dem Datenblock ein zweites DLE-Zeichen zugefügt. Wenn die CPU-Einheit 42 eine Folge DLE DLE feststellt, so wird eines dieser Zeichen unterdrückt und das zweite DLE-Zeichen angenommen. Dadurch werden die in der erfindungsgemäßen Anordnung verwendeten Daten vollständig erkennbar. Dieser Betrieb wird später im einzelnen erläutert.

Da die CPU-Einheit H2 und die CRC-Register- und -Steuereinheit 44 auf die Daten vor deren Eingabe in den Computer 10 arbeiten, braucht dieser keine Synchronisation, Aufteilung in Blöcke oder Pehlerüberprüfung vorzunehmen, sondern erhält nur eine Reihe von zulässigen Zeichen, die von der Sammelleitung 18 zugeführt werden. Die erfindungsgemäße binäre synchrone Anordnung ermöglicht somit eine erhebliche Verringerung der Kosten und des Aufwandes der Programmierung des Computers und gibt Computerkapazität für andere Aufgaben frei.

Die CPU-Einheit 42 nimmt auch Daten von der Sammelleitung ab, die vom Computer 10 abgegeben wurden. Während eines derartigen Vorganges füllt die Einheit 42 einen Puffer mit vom Computer 10 gesendeten Daten. Sind dem Puffer l60 Zeichen zu-

409822/0696

geführt worden, so ist er gefüllt, und dem Computer 10 wird eine Anzeige zugeführt, um die Datenübertragung zu unter- ' " brechen. Werden die Daten aus dem Puffer herausgeschoben, so wird angezeigt, daß zusätzliche Daten aufgenommen werden können. Die Daten werden in Blöcke unterteilt, und es werden den Nachrichtenblöcken geeignete Steuer- und CRC-Zeichen zugesetzt. Die Daten werden dann für den Empfang durch die richtige Station über die Mikroschaltsteuerung 40 den Fernsprechleitungen zugeführt.

Um den Anschluß der erfindungsgemäßen binären, synchronen Anordnung entlang der Sammelleitung 18 mit den asynchronen Steuereinrichtungen zu erläutern, ist in Fig. 2 im einzelnen die fünfstufige, asynchrone Steuereinrichtung 20 dargestellt. Die Sammelleitung 18 ist mit vier Nicht-Und-Gattern 50 und vier Nicht-Und-Gattern 52 verbunden, die 8 Bit-Daten auf die Sammelleitung 18 takten. Ein 4 Bit-Register 54 und ein 4 Bit-Register" 56 sind ebenfalls mit der Sammelleitung l8 verbunden, um 8 Bit-Daten auf diese zu takten. Der Ausgang des Registers 5²I liegt an einem 4 Bit-Schieberegister 58, während der Ausgang des Registers 56 mit einem 4 Bit-Schieberegister 60 verbunden ist. Der Ausgang des Schieberegisters 58 ist an ein 4 Bit-Halteregister 62 angeschlossen, während der Ausgang des Registers 60 an einem 4 -Bit-Halteregister 64 liegt. Der .Ausgang des Registers 62 steht in Verbindung mit Eingängen

409822/0696

"²⁰" 2348493

der Gatter 50» während der Ausgang des Registers 64 mit Eingängen der Gatter 52 verbunden ist.

Der Ausgang des Registers 58 ist über einen Inverter 66 und über Nicht-Und-Gatter 68, 70 und 72 in der in Pig. I gezeigten Weise an den Treiber und die Fernschreibleitungen angeschlossen, Taktsignale werden den Registern 62 und 64 über eine Leitung 74 zugeführt, die an ein Flipflop 76 angeschlossen ist, das seinerseits mit einem Flipflop 78 verbunden ist. Den Registern 54 und 56 werden Taktsignale zugeführt, und die Register 62 und 64 erhalten Taktsignale von einem Nicht-Und-Gatter 80.

Die Taktsignale für die Register 5*1 und 56 kommen von einem Flipflop 82 und einem Inverter 84. Drei Nicht-Und-Gatter 85 sind in der dargestellten Weise geschaltet, um die Ausgänge der Flipflops 76, 78 und 82 auf die Sammelleitung 18 zu tasten. Drei Inverter 86 liegen über ein Nicht-Und-Gatter 88 an einem Flipflop 90. Diese Schaltung dient zum Betrieb von Lampen (nicht dargestellt), die anzeigen, ob die Anordnung sich im Empfangsbetrieb befindet. Ein Nicht-Und-Gatter 92 liegt an den Eingängen des Nicht-Und-Gatters 80 und ist an den Ausgang des Flipflops 78 angeschlossen, um die Füllung der Eingangsregister in der zu beschreibenden Weise zu steuern. Ein Nicht-Und-Gatter 94 liegt über ein Nicht-Und-Gatter 96 an den Registern 58 und 60, um deren Füllung zu steuern. Drei

409822/0696

Inverter 98 sind über ein Nicht-Und-Gatter 100 an das Plipflop 90 angeschlossen, um eine Steuerung der Treiber für die den Sendebetrieb anzeigenden Lampen zu ergeben.

Der Betrieb eines Plipflops 102 wird von Taktsignalen gesteuert, die über ein Nicht-Und-Gatter 10Ί und Nicht-Und-Gatter 106 und 107 zugeführt werden. Das Q-Ausgangssignal des Flipflops 102 wird zur Steuerung der Betriebsweise der Register 58 und 60 benutzt, die entweder mit Reihendaten oder Paralleldaten gefüllt werden können. Der Betrieb des Plipflops 102 bestimmt, ob diese Register im Reihen- oder im Parallelbetrieb arbeiten. Ein Phasengenerator und ein Bit-Generator erzeugen Steuersignale für das Plipflop 102.

Der Phasengenerator enthält ein Flipflop IO8, dessen R-Anschluß mit der Q-Klemme eines Flipflops 109 verbunden ist. Der übrige Teil der Phasengeneratorschaltung enthält ein Nicht-Und-Gatter 110, das zwischen einem BCD-Dekodierer 111 und einem durch acht teilenden 3 Bit-Zähler 112 liegt. Die Ausgangssignale des Dekodierers 111 gelangen über sechs Inverter 113, die die Phasensteuersignale PHO-3 und 5-6 erzeugen. Ein siebtes Phasensignal PH4 gelangt über einen Inverter 11*1. Diese Phasensteuersignale werden zu verschiedenen Steuerungen in der Anordnung benutzt, insbesondere zur Steuerung des Betriebes des Flipflops 102. Der Phasengenerator erhält über Nicht-Und-Gatter 115 Taktgebersignale.

409822/0696

Der Bit-Generator enthält im allgemeinen einen BCD-Dekodierer 116 und einen durch 16 teilenden Binärzähler II7. Die Ausgangssignale des Dekodierers II6 gelangen über Inverter II8 und bilden fünf Bit-Signale BIT 0 und 6-9. über ein Nicht-Und-Gatter 119 und einen Inverter 120 wird ein Bit-Signal BIT 10 erzeugt. Diese Bit-Steuersignale werden für unterschiedlichste Steuerzwecke einschließlich der Steuerung des Flipflops 102 benutzt.

Ein Preigabesignal gelangt über einen Inverter 121 zum Gatter 72, um die Ausgangssignale zu den Fernschreibleitungen zu steuern. Die Taktgebersignale für die Anordnung werden über einen Inverter 122 zugeführt. Ein Befehl zur Wahl einer Einrichtung wird vom Computer 10 über ein Nicht-Und-Gatter 123 und über einen Inverter 12²I an fünf Nicht-Und-Gatter 125-129 gegeben. Dem Nicht-Und-Gatter 123 wird außerdem von einem Adressenregister ein XX-Adressensignal zugeführt. Das Ausgangssignal des Nicht-Und-Gatters 125 gelangt über einen Inverter 84 und zu einem Eingang eines Nicht-Und-Gatters 130, das zusammen mit dem Nicht-Und-Gatter 131 den Betrieb der Flipflops 76 und 78 steuert.

Das Ausgangssignal des Nicht-Und-Gatters 126 wird zur Steuerung der Taktung der Daten auf die Sammelleitung 18 den Eingängen der Nicht-Und-Gatter 50 und 52 zugeführt. Das Ausgansssignal

4 09822/0696

des· Gatters 126 gelangt außerdem an einen Eingang des Nicht-Und-Gatters 130 und an das Flipflop 90. Das Ausgangssignal des Nicht-Und-Gatter 127 wird über einen Inverter den Eingängen der Nicht-Und-Gatter 84 zugeleitet. Der Ausgang des Gatters 128 ist an ein Flipflop 133 angeschlossen, daß ein Signal für eine freie Leitung an das Nicht-Und-Gatter 70 geben kann, um die Fernschreibleitungen freizuhalten, wenn dies vom Computer gewünscht wird. Das Flipflop 133 ist außerdem mit einem Eingang des Nicht-Und-Gatters I30 und über ein Nicht-Und-Gatter 1J>H und einen Inverter 135 mit dem Flipflop 82 verbunden. Der Ausgang des Nicht-Und-Gatters 126 liegt an dem Flipflop 133 und außerdem an einem Eingang des Nicht-Und-Gatters 130, um dieses zu steuern. Die Nicht-Und-Gatter I36 und 137 empfangen ein Signal und Phasenschiebersignale zur Steuerung eines mit einem Zähler 139 verbundenen Nicht-Und-Gatters 138. Der Zähler 139 zählt die Phasen der Bits, die den Abstand (spacing) anzeigen, und er bewirkt keine Zählung, wenn die Bits eine Zeichengebung anzeigen. Die Signaleingänge des Nicht-Und-Gatters 137 sind über ein Nicht-Und-Gatter mit den Nicht-Und-Gattern l40 und l4l verbunden. Der Ausgang des Gatters 1*11 liegt ebenfalls am Zähler 139. Die Eingänge der Gatter I36 und 1*10 stehen in Verbindung mit den Eingängen eines Nicht-Und-Gatters 142, das an ein Schiebe-Steuer-Flipflop 143 und an ein Start-Flipflop 1*14 angeschlossen ist. Signale zur Phasenunterbrechung und zur Bit-Unterbrechung werden zur

409822/0696

Steuerung d&s Flipflops 1*13 über ein Nicht-Und-Gatter 145 zugeführt. Diese Signale gelangen zur Steuerung des Flipflops 144 auch über ein Nicht-Und-Gatter 146. Die die Phasenunterbrechung und die Bit-Unterbrechung anzeigenden Signale werden zur Steuerung des Flipflops 110 über ein Nicht-Und-Gatter 147 geführt.

Das Flipflop 144 wird mittels eines Tastimpulses vom Nicht-Und-Gatter 142 gesetzt. Ein Eingangssignal für das Gatter 142 wird vom Flipflop 82 geliefert, um anzuzeigen, daß im Ausgangsregister Daten zur Verschiebung bereitsstehen. Wenn das Start-Flipflop gesetzt ist, wird die Zustandssteuerung des Registers auf Parallelbetrieb geschaltet, so daß die Daten parallel heraus und auf die Sammelleitung 18 geschoben werden. Bei Empfang des nächsten Taktgeberimpulses durch das Ausgangsregister werden .die Daten auf die Sammelleitung gebracht.

Das Schiebe-Steuer-Flipflop wird von einem Signal, das ein Startbit auf der Leitung anzeigt und das über Nicht-Und-Gatter 136 und 138 dem Flipflop 139 zugeführt wird, gestartet. Normalerweise xvird von der Treiberkarte (nicht gezeigt) ein Eingangssignal mit niedrigem Wert empfangen und dem Nicht-Und-Gatter 136 zugeführt. Wenn das Signal für das Nicht-Und-Gatter I36 einen größeren Wert einnimmt, v/erden die Daten durch die Nicht-Und-Gatter 148, l40/ 141 zum Zähler 139 getaktet .

409822/0696

Der Zähler 139 zählt die Phasen der Bits, die den Abstand anzeigen und zählt nicht, wenn die Bits eine Zeichengebung anzeigen. Der Zähler liefert einen Zählerstand bis zu vier und gibt eine Anzeige, daß die Phase 4 des Impulses erreicht wurde. Der Zähler 139 liefert eine Anzeige auf der Leitung 149, um das Flipflop 109 einzuschalten, das dann ein Bit freigibt, und die Phasen-Zählerstände und Seriendaten dann durch die Anordnung taktet.

Nach dem Ende des fünften Datenbits wird die Zustandssteuerung auf Parallelbetrieb umgeschaltet, und es werden keine Daten mehr herausgeschoben. Das Unterbrechungsbit wird dann vom Flipflop 143 getaktet, und dieses durch ein Signal vom Nicht-Und-Gatter 142 über einen Inverter rückgestellt. Das Flipflop 143 hält die Leitung normalerweise in der Zeichenstellung (marking position). Die Rückstellung des Flipflops 143 gibt die Leitung für den Trennzustand (spacing position) frei, bis das 'fünfte Datenbit übertragen ist. Das Nicht-Und-Gatter 145 schaltet das Flipflop 143 zurück, um die Leitung wieder gesperrt zu halten. Da die Anordnung asynchron wird, wenn das Flipflop 143 gestoppt ist, ist die Leitung gesperrt, bis die Anordnung ein anderes Startbit von der Leitung oder einen Befehl zum Füllen des Ausgangsregisters vom Computer 10 erhält.

409822/0696

Das Flipflop 82 liefert eine Anzeige, wenn der Ausgangspuffer für zusätzliche Daten bereit ist. Es wird von einem vom Nicht-Und-Gatter 125 gelieferten Signal gesetzt und von einem Taktgebersignal gelöscht. Das Plipflop 76 liefert eine Fehleranzeige, wenn sich Daten im Eingangspuffer befinden und fälschlicherweise ein anderes Zeichen eingetaktet wird. Das Nicht-Und-Gatter 8¹I taktet die Ausgangssignale der Flipflops 70 und 82 auf die Sammelleitung.

Befindet sich die Anordnung im Betrieb im Sendezustand., so werden über die Sammelleitung 18 vom Computer 8 Bit-Paralleldaten empfangen und in die Register 5^ und 56 eingebracht. Sobald die richtigen Zustände erreicht sind, wie dies durch Stoppen des Schiebe-Steuer-Flipflops 143 angezeigt wird, werden die Daten in die Register 58 und 60 eingeschoben. Die Register 58 und 60 sind zu diesem Zeitpunkt von der entfernten Steuerung in den Serienzustand umgeschaltet worden, so daß die Daten in Serienform aus dem Register 58 und 60 herausgeschoben v/erden. Die Seriendaten können dann durch den Inverter 66 und durch die Nicht-Und-Gatter 68, 70 und 72 zur Treiberschaltung und zu den Fernschreibleitungen gelangen. Die Daten werden lesbar an dem angesteuerten Fernschreiber ausgedruckt.

Befindet sich die Anordnung im Empfangszustand, so werden von den Fernschreibleitungen über einen Inverter Seriendaten in

409822/0696

die Register 58 und 60 gebracht. Wenn die Daten vom Computer gewünscht werden, so empfangen die Register 62 und 64 diese in paralleler Form. Auf Befehl des Computers werden die parallelen Daten über die Nicht-Und-Gatter 50 und 52 zur übertragung zum Computer 10 auf die Sammelleitung 18 ausgelesen. Die Steuerung der Anordnung erfolgt durch den Phasengenerator, der Zeitgebersignale erzeugt, welche anzeigen, wann Daten ein- und ausgetaktet werden müssen und wann Stoppbits u.a. getaktet werden sollen.

Eine asynchrone Steueranordnung ähnlich der Schaltung gemäß Fig. 2 wird von der Firma Action Communication Systems, Inc., Dallas, Texas, hergestellt und vertrieben. Eine große Anzahl derartiger asynchroner Steuereinrichtungen 20 kann mit der Sammelleitung 18 gemäß Fig. 1 verbunden sein. Zusätzlich kann eine Anzahl von universellen asynchronen Steuerschaltungen, die im wesentlichen auf die gleichen Leitungen wie ih Fig. 2 gezeigt, arbeiten, mit der Sammelleitung 18 verbunden sein. Ein wichtiges Merkmal der Erfindung besteht in der Verbindung der neuen binären synchronen Steuereinrichtung mit der Sammelleitung 18 und deren Zusammenarbeit mit der Vielzahl von asynchronen Steuereinrichtungen, die ebenfalls an die Sammelleitung angeschlossen sind.

Es sei nun auf Fig. 3 Bezug genommen, in der gleiche oder entsprechende Elemente mit gleichen Bezugszeichen wie in Pig. I

409822/0696

bezeichnet sind. Eine gemietete oder bezeichnete Fernsprechleitung ist mit der Datenzugangsanordnung (DAA) 3^ verbunden, die. als Nahtstelle zwischen der Fernsprechleitung und der automatischen Rufeinheit (ACU) 32 und dem Modem 36 dient. Die Einheit 32 ist über den Treiber 30 mit der ACU-Steuerschaltung 38 verbunden, was später näher erläutert wird. Der Modem 36 liegt über einen Treiber 38 am Eingangsschieberegister 150.

Das Eingängsschieberegister I50 weist ein 8 Bit-Schieberegister zur Umsetzung der vom Treiber 38 zugeführten Seriendaten in 8 Bit-Paralleldaten auf. Der Treiber 38 liefert außerdem ein Taktgebersignal für das Register 150. Das Ausgangssignal des Registers I50 wird einem Synchronisiervergleicher 152 zugeführt, der ein vorbestimmtes Synchronisierzeichen ermittelt, das ein eindeutiges 8 Bit-Blockzeichen darstellt. Wenn der Vergleicher 152 das Synchronisierzeichen feststellt, wird die Synchronisierung erreicht und das Verriegelungsflipflop 154 betätigt. Ein Nicht-Und-Gatter 156 verriegelt ein Zeichenschieberegister 158 im Synchronbetrieb. Nach Erzielung der Synchronisierung wird für jede 8 Bits ein Taktgebersignal vom Zeichenschieberegister I58 erzeugt und über eine Leitung I60 einem digitalen Prüfmultiplexer I62 zugeführt, um die Anordnung im synchronen Zustand zu halten.

409822/0696

Die Paralleldaten vom Register I50 werden über den Synchronisiervergleicher 152 einem digitalen Multiplexer 164 zugeführt. Dieser Multiplexer 164 vervielfacht (multiplexes) die eingehenden Daten in zu beschreibender Weise mit den ausgehenden Daten. Der Ausgang des Multiplexers l64 ist mit den Eingangsleitungen von Festwertspeichern (ROM) I66 und 168 verbunden. Die Speicher I66 und 168 enthalten Halbleiter-Chips, die ein Mikroprogramm zum Betrieb der Mikro-Zentralbearbeitungseinheit (CPU) 170 speichern. Die Speicher I66 und 168 werden unter Verwendung einer speziellen Metallmaske programmiert. Ein geeigneter Speicher zur erfindungsgemäßen Verwendung ist der von der Firma Intel Corporation, Santa Clara, Californien, hergestellte 4001 ROM.

Das Ausgangssignal des digitalen Prüfmultiplexers 1β2 wird dem Eingang der Zentralbearbeitungseinheit 17O zugeführt. Diese Einheit 170 stellt das Herz der erfindungsgemäßen Anordnung dar und führt eine Vielzahl von Bearbeitungsschritten an den. Eingangsdaten aus, bevor diese dem Nachrichtenschaltcomputer 10 zugeführt werden. In einem bevorzugten Ausführungsbeispiel enthält die Einheit 170 einen einzigen Chip, der gleichzeitig vier parallele Bits bearbeitet. Eine geeignete CPU-Einheit zur Verwendung gemäß der Erfindung ist die von der Firma Intel Corporation-hergestellte und vertriebene 4004 CPU. Diese Einheit wird zusammen mit den zugehörigen Schaltun-

409822/0698

gen als komplette Anordnung unter der Bezeichnung "MCS-¹J Micro Computer Set" von der Firma Intel Corporation vertrieben.

Die vier Eingänge der Mikro-Zentralbearbeitungseinheit 170 sind mit Anschlüssen der Speicher 166 und 168 sowie mit jedem der Anschlüsse von 16 Speichern (RAM) 172-204 mit beliebigem Zugriff verbunden. Die Speicher 194 bis 204 sind zur Vereinfachung als einzelner elektrischer Block dargestellt. In dem bevorzugten Ausführungsbeispiel weisen die Speicher 172 bis 204 den 4002 RAM auf, der als Teil des "MCS-4-Systems" von der Firma Intel Corporation hergestellt und vertrieben wird. Jeder der Speicher 172 bis 204 kann 320 Bit speichern, wobei sie jeweils als vier Register von zwanzig 4 Bit-Zeichen angeordnet sind. Ferner enthält jeder dieser Speicher vier Ausgangsleitungen sowie zugehörige Steuerlogikschaltungen, um die Ausgangsoperationen durchzuführen.

Für den 'Aufbau und die Betriebsweise des "MCS-4 Micro Computer Set" wird auf die Veröffentlichung "MCS-4 Micro Computer Set User's Manual" der Firma Intel Corporation, Santa Clara, Kalifornien, vom März 1972 verwiesen.

Der Grundbetrieb des MCS-4-Systems erfordert acht Zyklen eines 750 kHz-Taktes. In einer typischen Folge sendet die Einheit. 170 zwölf Adressenbits (in drei 4 Bit-Bytes auf der Sammel-

409822/0696

leitung) während der ersten drei Zyklen des Vorganges an die ' Speicher 166 und 168. Durch diese Adressierung wird einer der ROM-Speicher und eines von zweihundertsechsundfünfzig 8 Bit-Worten in dem gewählten Speicher ausgewählt. Der gewählte Speicher überträgt in den nächsten beiden Zyklen des Vorgangs 8 Instruktionsbits an die Einheit 170 zurück. Diese Instruktion wird der Einheit 170 über die vier Datensammelleitungen zugeführt. Die Instruktion wird dann in den letzten drei Zyklen des Vorganges interpretiert und ausgeführt. Jede der vier Befehlssteuerleitungen der Einheit 170 steuert einen Satz von vier RAM-Speichern. Die Adresse eines RAM-Chips , -Registers und -Zeichens sind in zwei Indexregistern in der Einheit 170 gespeichert und werden dem RAM-Speicher während der Ausführung der Instruktion zugeführt. Wenn die ^: RAM-Ausgangsinstruktion von der Einheit 170 empfangen wird, -· wird der Inhalt des CPU-Akkumulators auf die vier RAM-Ausgangsleitungen übertragen.

Die Ausgänge der RAM-Speicher 186 und 188 sind mit einem CRC-Register 208 verbunden, das die zyklischen Redundanzprüfkodierungen des nächsten Nachrichtenblockes errechnet, bevor eine übertragung zum Computer 10 erfolgt, was im folgenden beschrieben werden wird. Die Einheit 170 vergleicht dann das errechnete CRC-Pehlersignal mit dem in den eingehenden Daten übertragenen CRC-Zeichen, um die Genauigkeit der einkommenden

409822/0696

Daten zu bestimmten. Das Ausgangssignal des CRC-Registers 208 wird dem Eingang des Multiplexers 164 zur Eingabe in die Einheit 170 zugeführt.

Der Computer 1-0, der in Zusammenhang mit Pig. I beschrieben wurde, ist an eine Sammelleitung 210 zur schnellen übertra-. gung von Eingangsdaten angeschlossen, die mit dem Ausgang eines Eingangspuffers 212 verbunden ist. Die Eingänge des Eingangspuffers liegen an den Speichern RAM 174 und I76. Der Computer ist außerdem an eine Sammelleitung 214 zur schnellen Übertragung von Ausgangsdaten angeschlossen, die mit dem Eingang eines Ausgangspuffers 216 verbunden ist. Die Sammelleitungen 210 und 214 umfassen die vorstehend beschriebene Sammelleitung 18. Eine Vielzahl anderer Nachrichtensteuereinrichtungen 218, etwa die in Pig. I beschriebenen asynchronen Steuereinrichtungen und automatischen Rufeinheiten sind an die Sammelleitung 214 angeschlossen. Ferner können an die Sammelleitung zusätzliche binäre synchrone Schaltungen angeschlossen werden, wie sie in Fig. 3 dargestellt sind.

Der Ausgang des Puffers 216 ist mit dem Multiplexer 164 verbunden. Der Computer 10 liegt über Nicht-Und-Gatter 220 und 222 an einer Flipflop-Schaltung 224, um ein Rückstellsignal für den Betrieb der Einheit I70 zu liefern.

409822/0636

Der digitale Prüfmultiplexer 162 empfängt Eingangssignale von einem Prüfschalter 226 und von verschiedenen anderen Eingängen, einschließlich dem Eingangspuffer 212, dem Zeichenschieberegister 158, dem Ausgangspuffer 216, dem Modem 36 u.a. Der Prüfmultiplexer 2l6 erzeugt somit ein Prüfanzeigesignal . für die Einheit 170, um eine Anzeige zu liefern, wenn Daten akzeptiert wurden, so daß die Bearbeitung zusätzlicher Daten durch die Einheit 170 ermöglicht wird.

Der Ausgang des Speichers 182 ist an einen Zustandspuffer 23O angeschlossen, dessen Ausgang mit der in Verbindung mit dem Computer 10 stehenden Sammelleitung 210 verbunden ist. Der Puffer 230 liefert eine Zustandsprüfung für eine Vielzahl von Eingangs- und Ausgangsdatenzuständen zur Steuerung des .Datenstroms durch die Anordnung mittels Taktsignalen.

An eine der Sammelleitungen der Einheit 170 ist eine Sichtanzeige 232 angeschlossen, um das Eingangssignal des Prüfmultiplexers und die ROM-Speicheradresse, die gerade ausgeführt wird, anzuzeigen. Zusätzlich sind Lampen an der Anzeige 232 vorgesehen, die den Zustand des Punktionseingangs für den Prüfmultiplexer anzeigen.

Die Ausgangssignale der Speicher I78 und l8ö werden einem Ausgangsschieberegister 236 zugeführt, dessen Betrieb von

409822/0698

einem Zeichentaktgeber 238 gesteuert wird. Der Taktgeber 238 liefert außerdem Taktgebersignale an den Prüfmultiplexer 162. Das Ausgangs signal des Schieberegisters 236 wird über einen Treiber 238 dem Modem 36 zugeführt, um die Datenübertragung auf die Fernsprechleitungen zu ermöglichen. Das Ausgangssignal eines der Speicher 194 bis 204 wird einem Steuersignalgenerator 240 für den Modem 36" zugeführt, um diesen zu steuern.

Der binäre, synchrone Betrieb der erfindungsgemäßen Anordnung wird gemäß den Konventionen in der Veröffentlichung "General

■ Information-Binary Synchronous Communications" der Firma IBM Systems Development Division, Research Triangle Park, Nord Karolina, vom Dezember 1969» erreicht. In dem bevorzugten Ausführungsbeispiel der Erfindung wird als Übertragungskodierung für die Leitungssteuerzeichen der erweiterte binärkodierte Dezimal-Austausch-Kode (EBCDIC) benutzt. Für die übertragung der Textdaten wird der bekannte USA-Norm-Kode für Informationsaustausch der Computer (USASCII) verwendet. Wie später be-

. schrieben wird, werden diese Kodes im transparenten Betrieb benutzt, um die Flexibilität der erfindungsgemäßen Anordnung · zu vergrößern, da alle möglichen Bit-Konfigurationen im transparenten Text als "Nur-Daten" behandelt werden.

Die Nachrichtenübertragung gemäß der Erfindung enthält einen oder mehrere Blöcke von Textdaten. Der Text wird in Blöcken

409822/0 69$

übertragen, um eine genauere und wirksamere Fehlerkontrolle zu erhalten. Die Textdaten sind der Kern der Nachricht und werden durch ein Leitungssteuerzeichen "Start des Textes" (STX) unmittelbar vor dem zugehörigen Textblock identifiziert, Außerdem folgt jedem Textblock, außer dem letzten, ein Leitungssteuerzeiehen "Ende der übertragung des Blockes" (ETB) oder ein Zwischenblock (ITB)-Zeichen. Dem letzten Takt der Textdaten in einer Nachricht folgt unmittelbar ein Zeichen "Ende des Textes" (ETX).

Dem Text der Nachricht geht im allgemeinen eine Überschrift voraus, die zusätzliche Informationen, etwa die Stationssteuerung, die Priorität und ähnliche den Textdaten zugeordnete Angaben enthält. Die Überschrift wird durch das ihr unmittelbar vorhergehende Zeichen "Beginn der Überschrift" (SOH) identifiziert. Wie vorstehend bereits erwähnt, wird bei Beendigung jedes Nachrichtenblockes dieser am Empfänger auf Übertragungsgenauigkeit geprüft, bevor die übertragung fortgesetzt wird. Obwohl eine Anzahl von Fehlerprüfverfahren bekannt sind, wird in dem bevorzugten Ausführungsbeispiel der Erfindung die zyklische Redundanzprüfung (CRC) angewendet.. Wie im einzelnen in der vorstehend erwähnten IBM-Veröffentlichung dargelegt, wird die Steuerung des vorliegenden übertragungssystems durch Verwendung von Leitungssteuerzeichen und -folgen aufrecht erhalten. Im folgenden wird eine Auf-

409822/0696

stellung der häufiger auftretenden Zeichen gegeben:

SYN - Synchroner Leerlauf

SOH - Beginn der Überschrift

STX - Beginn des Textes

ITB - Ende des Zwischenübertragungsblockes

ETB - Ende des Übertragungsblockes

ETX - Ende des Textes

EOT - Ende der Übertragung

ENQ - Anfrage

ACK O/ACK 1 - wechselnde positive Empfangsbestätigungen

WACK - vor der übertragung der positiven Empfangsbestätigung abwarten

NAK - negative Empfangsbestätigung DLE - Umschaltung von Text auf Steuerzeichen RVI - Umkehrunterbrechung TTD - zeitweise Textverzögerung

DLE EOT - Unterbrechung der Folge für eine geschaltete Leitung

Bezüglich einer weiteren Beschreibung der vorstehend erwähnten Leitungssteuerzeichen wird auf die vorgenannte IBM-Veröffentlichung Bezug genommen.

Ein wesentliches Merkmal der Erfindung besteht im Betrieb der Anordnung im Klartextzustand, wodurch ein weiter Anwendungs-

409822/0696

bereich für zu übertragende kodierte Daten gegeben ist. In diesem Zustand werden alle Daten einschließlich der normalerweise begrenzten "data-link" Leitungssteuerzeichen beim übertragen nur als spezielle' "Bit Muster" behandelt. Somit ist im Klartextbetrieb eine unbegrenzte Kodierung der Daten möglich. Alle Leitungssteuerzeichen können daher entweder zur Erzeugung von Steuerfunktionen oder als Klardaten übertragen werden, ohne daß sie eine Steuerbedeutung haben.

Um die Erkennung einer Steuerfunktion möglich zu machen, muß allen Leitungssteuerzeichen, die während des Klartextzustandes übertragen werden, ein DLE-Signal vorhergehen. Somit sind die nachstehenden Polgen zur Erzielung von Steuerfunktionen während des Klartextbetriebes wirksam:

DLE STX - leitet den Klartextzustand für den folgenden Text ein

DLE ETB - beendet einen Block eines Klartextes, läßt die Datenkopplung (data link) in den Normalzustand zurückkehren und fragt nach einer Antwort

DLE ETX - beendet den Klartext, läßt die Datenkopplung in den Normalzustand zurückkehren und fragt nach einer Antwort

DLE SYN - wird zur Aufrechterhaltung der Synchronisierung oder als eine zeitfüllende Folge für den Klartextbetrieb benutzt

DLE ENQ - veranlaßt "Nichtbeachtung dieses Blockes transparenter Daten" und läßt die Datenkopplung in den Normalzustand zurückkehren

409822/0696

DLE DLE - wird benutzt, um die übertragung von DLE als Daten zu ermöglichen, wenn ein DLE äquivalentes Bitmuster in den transparenten Daten auftritt. Ein DLE wird von der Anordnung nicht beachtet, das andere wird als Daten bearbeitet.

DLE ITB - beendet einen Zwischenblock der transparenten Daten, läßt die Datenkopplung in den Normalzustand zurückkehren und fragt nicht nach einer Antwort. Das Blockprüfungszeichen folgt DLE ITB.

Der Betrieb der Schaltung gemäß Fig. 3 wird zunächst in dem Betriebszustand erläutert, in dem binär kodierte Tonsignale von einer Station über die Pernsprechleitung zur Anordnung 34 übertragen werden. Diese Tonsignale gelangen von der Anordnung 34 zum Modem 36 ₃ wo die Töne in elektrische, binär kodierte Seriensignale umgesetzt werden. Diese Signale werden zusammen mit Taktgebersignalen über den Treiber 38 gegeben und stellen die Eingangssignale für das Eingangsschieberegister 150 dar.

Die binären Seriensignale werden vom Register 150 in digitale 8 Bit-Parallelsignale umgesetzt, die dem Synchronisiervergleicher 152 zugeführt werden. Das übertragene Anfangszeichen ist im allgemeinen ein vorbestimmtes Synchronisierzeichen, das vom Vergleicher 152 ermittelt wird. Bei einer derartigen Feststellung wird die Verriegelung 154 aktiviert, um das Register 158 im synchronisierten Zustand festzulegen. Der Vergleicher 152 wird danach unwirksam gemacht, und das Register 158 erzeugt für jede 8 Bits einen Zeichentakt, um die Anordnung im synchronen Zustand zu halten. Die Ausgangssignale

409822/0696

der Verriegelung 154 und des Registers 158 werden dem digitalen Prüfmultiplexer 162 zugeführt, um eine Anzeige für den Zustand des Betriebes zu liefern. Die synchronisierten digitalen Parallelsignale werden dann über den Multiplexer 144 der Einheit 170 zugeführt. Der Betrieb der Einheit 170 wird durch die gespeicherten Programme der ROM-Speicher 166 und 168 bestimmt.

Zu Beginn ermittelt die Einheit 170 das übertragene Synchronisierzeichen und trennt das Leitungssteuersynchronisierzeichen von den übrigen Daten. Die zentrale Bearbeitungseinheit sucht dann nach dem Beginn des Nachrichtenblockes, der durch das DLE-Zeichen und ein STX-Zeichen angegeben wird. Nach Feststellung dieser Leitungssteuerzeichen werden alle folgenden Zeichen in einem der RAM-Speicher 172 bis 204 gespeichert. In einem bevorzugten Betrieb gemäß der Erfindung hat ein Nachrichtenblock normalerweise l60 Zeichen, und es werden daher in jedem der Speicher 172 bis 204 zehn Zeichen gespeichert .

Am Ende eines Nachrichtenblockes wird von der Einheit 170 eine Folge eines DLE-Zeichens und eines ETB-Zeichens oder ETX-Zeichens ermittelt, um den Nachrichtenblock zu beenden. Die nächsten von der Einheit 170 empfangenen Zeichen sind CRC-Fehler zeichen. Diese CRC-Zeichen wurden von der entfernten,

409822/0696

sendenden Station errechnet und beschreiben den Inhalt der ' übertragenen Daten. Die in einem Nachrichtenblock enthaltenen

Zeichen v/erden in das CRC-Register 208 gegeben, und von

diesem wird ein resultierendes CRC-Fehlerprüfsignal errechnet. Die Einheit 170 vergleicht das übertragene CRC-Zeichen mit dem vom Register 208 erzeugten CRC-Fehlerprüfzeichen. Stimmen die beiden Zeichen überein, so ist der in den Speichern 172 bis 204 enthaltene Nachrichtenblock korrekt, und die Einheit 170 überträgt den Nachrichtenblock in den Eingangspuffer 212. Von dort gelangt er zur Eingabe in den Computer 10 auf die Sammelleitung 210. Der Computer 10 prüft dann- die Daten auf ihr Format und speichert sie zur nachfolgenden übertragung zur bezeichneten Station.

Ein wichtiges Merkmal der Erfindung besteht darin, daß die Einheit 170 und die zugehörigen Schaltungen die eingehenden digitalen Signale synchronisieren und die Textsignale vor Eingabe in den Computer 10 in einem Nachrichtenblock anordnen. Somit vermeidet die erfindungsgemäße Anordnung umfangreiche Programmierungen und Belastungen des Computers 10. Außerdem sind die Einheit 170 und die zugehörigen Schaltungen verhältnismäßig billig, und es kann daher eine Vielzahl zusätzlicher Stationen durch Anschluß an die Sammelleitung 214 mit der Gesamtanordnung verbunden werden, ohne daß die Kapazität des Computers überschritten und ohne daß umfangreiche Programmierungsänderungen erforderlich wären.

ÜO9822/0696

Sollen gespeicherte Daten vom Computer 10 an eine Station an der Fernsprechleitung übertragen werden, so bewirkt der Computer 10 eine automatische Wahl der Teilnehmernummer durch die automatische Wahleinheit 32 über die Anordnung Wenn eine Verbindung aufgebaut ist, wird der Modem 36 an die Anordnung 34 angeschlossen, um die erzeugten elektrischen digitalen Signale in Tonsignale für die übertragung über die Fernsprechleitung umzuwandeln.

Der Computer 10 bewirkt den Betrieb der Einheit 170 und ihrer zugehörigen Schaltungen und überträgt Paralleldaten auf die Sammelleitung 214. Diese Daten werden mittels des Ausgangspuffers 216 gepuffert und der Einheit 170 über den Multiplexer 164 zugeführt. Ist der Puffer 260 mit l60 Zeichen gefüllt, so wird die Eingabe durch Übersendung einer Anzeige von der Einheit 170 an den Computer unterbrochen. Wenn die Zeichen von der Einheit 170 ausgelesen werden, werden vom CRC-Register 208 CRC-Zeichen errechnet und in den RAM-Speichern gespeichert. Ist ein Nachrichtenblock vollständig gefüllt oder sendet der Computer 10 ein Signal, das eine Vervollständigung des Blockes anzeigt, 'so bringt die Einheit 170 den Nachrichtenblock aus den RAM-Speichern heraus und führt ihn dem Ausgangsschieberegister 236 zu. Die Einheit 17O setzt dem Nachrichtenblock vor der Abgabe aus dem Schieberegister 236 die gewünschten Leitungssteuerzeichen, etwa das Synchroni-

409822/0 6-9 6

sierzeichen und Zeichen für den Beginn und das Ende der Nachricht zu. Der Prüfmultiplexer 162 erzeugt ein Prüfsignal für die Einheit 170, um anzuzeigen, daß die Daten im Register 236 und die zusätzlichen Zeichen von der Einheit 170 angenommen und verarbeitet wurden. Die Daten im Schieberegister 236 werden in elektrische, digitale Seriendaten umgesetzt und über den Treiber 238 dem Modem 36 zugeführt. Die Daten werden in binär kodierte Tondaten umgewandelt und über die Anordnung 34 zur übertragung an die bezeichnete Station auf die Pernsprechleitung gegeben.

Fig. 4 zeigt schematisch Einzelheiten der Schaltung des Eingangsschieberegisters 150, des Synchronisiervergleichers und der zugehörigen Schaltung. Die vom Modem 36 und dem Treiber 38 zugeführten Eingangs-Seriensignale gelangen über einen Inverter 25O an den Eingang des 8 Bit-Schieberegisters I50, das die Seriendaten in 8 Bit-Paralleldaten umsetzt. Die Paralleldaten werden über die Klemmen 252 dem Multiplexer 164 zugeleitet. Die 8 Bit-Paralleldaten gelangen außerdem zu einer Vergleicherschaltung 152, die ein Paar digitaler Vergleichsschaltungen 254 und 256 enthält. Die Vergleichsschaltungen 254 und 256 sind so eingestellt, daß sie ein vorbestimmtes 8 Bit-Synchronisierzeichen ermitteln.

Bei Feststellung des Synchronisierzeichens wird von den Vergleichern ein Ausgangssignal an die Nicht-Und-Gatter 258

409822/0696

und 26O gegeben, die dem Zeichenschieberegister ein Verriegelungssignal zuführen. Die Verriegelung 144 arbeitet in Zusammenhang mit den Nicht-Und-Gattern 258 und 26O₃ um das Zeichenschieberegister im synchronisierten Zustand festzulegen. Danach erzeugt das Register I58 zur Synchronisierung der Zentralverarbeitungseinheit alle 8 Bit ein Zeichentaktgebersignal. Außerdem erzeugt das Flipflop 154 Verriegelungssignale, die dem digitalen Prüfmultiplexer zugeführt werden.

Die Inverter 262 sind an den Eingang des Nicht-Und-Gatters 258 und die Q-Klemme des Flipflops 154 angeschlossen. Sie sind über eine Klemme 264 miteinander verbunden, um ein Empfangssignal zu liefern. Das Zeichenschieberegister I58 erzeugt außerdem ein Serientaktempfangs- und ein Empfangstaktsignal .

Fig. 5 zeigt den digitalen Multiplexer 164 und das CRC-Register208. Der digitale Multiplexer 164 enthält vier Multiplexers chaltungen 28O bis 286, die mit der Schaltung verwendet werden können, die 74153 Multiplexer enthält. Die RAM- und ROM-Bitverbindungen für den Multiplexer sind an den entsprechenden Klemmen bezeichnet. Eingangssignale für den Multiplexer von den Klemmen 252 des Registers I50 sind als Klemmen 29O bezeichnet. Die mit dem Ausgangspuffer 216 verbundenen Klemmen tragen die Bezugszeichen 292.

409822/0696

Die Übrige in Pig. 5 gezeigte Schaltung enthält das CRC-Regieter 208. Die Übrigen Klemmen der Multiplexerschaltungen 200 bis 286 sind mit einem Paar Halteregistern 29²J und 296 verbunden. In dem bevorzugten Ausführungsbeispiel bestehen die Register 29¹I und 296 aus 8 Bit-Registern, etwa 7*1198 Parallel-Eingangsschieberegistern.

Eine Anzahl von Exklusiv-Oder-Gattern 300a-p sind zum Empfang der Ausgangssignale der RAM-Speicher 184 und 186 sowie des Ausgangssignals des Registers 296 vorgesehen. Dem Eingang des Gatters 30Oa wird das Bit 0 vom Speicher 186 zugeführt, wobei der zweite Eingang des Gatters 300a mit dem Register 296 verbunden ist. Der Ausgang des Exklusiv-Oder-Gatters 30Oa liegt am Eingang des Gatters 30Ob. Der zweite Eingang dieses Gatters ist an das Register 296 angeschlossen. Der Ausgang des Gatters 30Ob steht in Verbindung mit einem Eingang des Gatters 30Oc₃ dessen zweiter Eingang mit dem Speicher I86 verbunden ist, um das Bit 1 zu empfangen. Der Ausgang des Gatters 30Oc ist an einen Eingang dee Gatters 30Od angeschlossen, dessen zweiter Eingang mit dem Register 296 verbunden ist, während sein Ausgang in Verbindung mit einem Eingang des Gatters 30Oe steht. Der zweite Eingang des Gatters 30Oe ist zum Empfang des Bits 2 vom Speicher I86 mit diesem verbunden.

409822/0696

Der Ausgang des Gatters 30Oe liegt an einem Eingang des " Gatters 300f, dessen zweiter Eingang an das Register 296 angeschlossen ist, während sein Ausgang an einem Eingang des Gatters 300g liegt. Der zweite Eingang des Gatters 300g ist mit dem Ausgang des Speichers 186 verbunden, um das Bit zu empfangen. Der Ausgang des Gatters 300g liegt an einem Eingang des Gatters 300a, und der zweite Eingang dieses Gatters ist mit dem Register 296 verbunden, während sein Ausgang an einem Eingang des Gatters 30Oi liegt. Der zweite Eingang des Gatters 30Oi ist mit dem Speicher 188 zum Empfang des Bits 0 verbunden. Der Ausgang des Gatters 30Oi liegt an einem Eingang des Gatters 30Oj, dessen zweiter Eingang an das Register 296 und dessen Ausgang an einen Eingang des Gatters 300k angeschlossen ist. Der zweite Eingang des Gatters 300k ist mit dem Speicher 188 verbunden, um das Bit 1 zu empfangen, während der Ausgang des Gatters 300k an einem Eingang des Gatters 3001 liegt. Der- zweite Eingang des Gatters 3001 ist-mit dem Register 296 verbunden.

Der Ausgang des Gatters 3001 steht mit einem Eingang des Gatters 300m in Verbindung, dessen zweiter Eingang an den Speicher 188 angeschlossen ist, um von diesem das Bit 2 zu empfangen. Der Ausgang des Gatters 300m ist mit einem Eingang des Gatters 30On verbunden, und der zweite Eingang dieses Gatters liegt am Register 296. Der Ausgang des Gatters 30On

409822/0696·

ist an einen Eingang des Gatters 30Oo angeschlossen, während der zweite Eingang dieses Gatters zum Empfang des Bits 3 mit * dem Speicher 188 verbunden ist. Der Ausgang des Gatters 30Oo ist an einen Eingang des Gatters 300p angeschlossen. Der zweite Eingang dieses Gatters ist mit dem Register 294 und sein Ausgang mit einem Eingang des Registers 296 verbunden.

Der Ausgang des Gatters 300a liegt an einem Eingang der Exklusiv-Oder-Gatter 302a und 302c. Der zweite Ausgang des Gatters 302a ist mit dem Ausgang des Registers 29¹I verbunden. Ein Eingang des Gatters 302b ist an den Ausgang des '" ' Gatters 300c angeschlossen, während der zweite Eingang des Gatters 302c mit dem Ausgang des Gatters 30Oe verbunden ist. Die Eingänge des Gatters 3O2d stehen in Verbindung mit den Ausgängen der Gatter 300c und 300g. Die Eingänge des Gatters 3O2e sind an die Ausgänge der Gatter 30Oe und 30Oi angeschlossen. Die Eingänge des Gatters 3O2f sind mit den Ausgängen der Gatter 300g und 3Ö0k verbunden, während die Eingänge des Gatters 302g an die Ausgänge der Gatter 30Oi und 300m angeschlossen sind. Die Eingänge des Gatters 302h stehen in Verbindung mit den Ausgängen der Gatter 30Ok und 30ÖO.

Die Ausgänge der Gatter 302a und 302b sind mit den Eingängen des Registers 296 verbunden, und die Ausgänge der Gatter 3Ö2c-h liegen an den Eingängen des Registers 29*1. Die Ausgänge der

409822/069S-

Gatter 302a und 302b sind außerdem an den Multiplexer 280 - angeschlossen, während die Ausgänge der Gatter 302g und 302h an den Eingängen des Multiplexers 282, die Ausgänge der Gatter 3O2e und 3O2f an den Eingängen des Multiplexers 284 und die Ausgänge der Gatter 302c und 3O2d an den Eingängen des Multiplexers 286 liegen.

Auf diese Weise werden die Ausgangssignale der Speicher 186 und 188 (Fig. 3) über das CRC-Register 208 geführt, in dem das CRC-Zeichen für die Daten errechnet wird. Das CRC-Zeichen wird dann über den Multiplexer 164 zum Vergleich mittels der Einheit 170 geleitet.

Die Exklusiv-Oder-Gatter 300a-p und 3O2a-h sind mit den Registern 294 und 296 verbunden, um eine komplexe, polynomische, zyklische Redundanzprüfung zu errechnen. Bezüglich Einzelheiten der CRC-Berechnung wird auf die Veröffentlichung "General Information Binary Synchronous Communications" der IBM Systems Development Division, Triangle Park, Nord Carolina, vom l6. Dezember 1969, sowie auf weitere Veröffentlichungen verwiesen, die in "IBM SRL Bibliography Supplement - Teleprocessing", Veröffentlichung Nr. GA24-3O89, der IBM Systems Development Division aufgeführt sind.

Kurz gesagt, benutzt das in Fig. 5 gezeigte CRC-Register 208 den numerischen Binärwert des in den RAM-Speichern enthaltenen

409822/0696

- 1*8 -

Nachrichtenblocks als Dividenden, der durch eine Konstante -'■" geteilt wird. Der sich ergebende Teil der Division wird unterdrückt und der Rest dient als CRC-Prüfzeichen. Dieses Prüf- r",. zeichen wird über den Multiplexer 164 übertragen, um in der Einheit 170 mit dem für den Nachrichtenblock übertragenen CRC-Zeichen verglichen zu werden. Wenn die in Fig. 3 gezeigte ' Anordnung einen Nachrichtenblock überträgt, wird das CRC-Zeichen vom Register 208 errechnet und von der Einheit 170 an das Ende des Nachrichtenblockes angefügt, um an der entfernten Station einem Vergleich unterworfen zu werden. Sind die verglichenen CRC-Zeichen gleich, so besteht eine hohe Wahrscheinlichkeit für die Richtigkeit des Übertragungsergebnisses.

Fig. 6 zeigt die Eingangs- und Ausgangspuffer sowie die zuge^ hörige Taktgeberschaltung gemäß der Erfindung. Der Eingangspuffer 212 enthält eine Anzahl von Nicht-Und-Gattern 350, .-.~ deren Ausgänge mit der Sammelleitung 210 verbunden sind, die -■ an den Computer 10 angeschlossen ist. Die Ausgänge der Gatter 350 liegen an den Ausgängen eines 13 Zeichen-Puffers 352, dem zuerst Zeichen zugeführt und dann entnommen werden (FIFO). Die Gatter 350 takten bei Zufuhr eines DIB-Taktsignals, das in Abhängigkeit von einem Befehl des Computers erzeugt wird,-Daten vom Puffer 352 zum Computer 10. Der Puffer 352 kann aus einem Puffer SI709 bestehen, wie er von der Firma American

409822/0696

Micro Systems Corporation hergestellt und vertrieben wird. · D©r Eingang des Puffers 352 ist mit dem Ausgang eines 8 Bit-Halteregister-s; 55¹* verbunden, das. beispielsweise aus einem 74198 Regis-tea? feestenen kann.

Me Einging© des Halteregisters 35^ empfangen 8^: Bit-Eingangssignal© vöit <Mm. lÄM-Speiehern 11k und 176 (Pig. 3). Eine positive ¥ors?pann<ung wird der Klemme 356 zugeführt, um jede ä&r acht SatenllieituTigen am Eingang und Ausgang des Halteiregisters J5Ä vorzuspannen. Eine Zustandsanzeigelclemme des Pmffers 352 ist mit dem Eingang eines Nicht-Und-Gatters 358. verbunden, dessen Ausgang an einen Inverter 36O angesehilossem ist,, der das DÄTI-Signal erzeugt, das anzeigt,, daß die Dateneingängfi des fudTffers 352 für die Sammelleitung frei sind. Der zweite- Eingang des Gatters 358 ist mit der Q-Klemme des Flipflops 362 verbunden, dessen Löscheingang an der Q—Klemme eines IligflQgpa 3$& liegt.

Plipflops 364 ist mit einem Eingang des ificht-ünd-Gatters. 366 verbunden, dessen Ausgang an den Löscheingang eines Flipflops 368 angeschlossen ist. Die Q-Klemme d©s Flipflops 368 steht in Verbindung mit einem Eingang einas Kieht-Unxi-ßatters 370* dessen Ausgang über einen Inverter 372 an der ORE-Klemme des Puffers 352 liegt. Der Eingang

409822/0696

des Inverters 372 ist außerdem mit der CK-Klemme des Flipflops 364 und dem Ausgang des Gatters 374 verbunden. Die Eingänge des Gatters 374 sind zusammengeschaltet und über eine Leitung 375 an eine Klemme 376 zum Empfang eines Rückstellsignals gelegt. Zeitgebersignale φ-lTTL und <j>2TTL, die später beschrieben werden, werden den Eingängen der Gatter 366 und sowie der Flipflops 362 und 368 zugeführt.

Ein Signal zur Zuführung eines Zeichens zum Eingang wird der CK-Klemme eines Flipflops 38O zugeleitet, dessen Q-Klemme mit einem Eingang eines Nicht-Und-Gatters 382 verbunden ist. Der Ausgang des Gatters 382 liegt an der CLR-Klemme eines Flipflops 384, dessen Ö-Ausgang mit dem Eingang eines Nicht-Und-Gatters 386 verbunden ist. Der Ausgang dieses Gatters ist über einen inverter 388 an eine Klemme des Halteregisters 354 angeschlossen. Zeitgebersignale werden den Eingängen der Gatter 382 und 386 sowie dem Flipflop 384 zugeführt.

Ein Taktgeber zur Steuerung von Eingangs- und Ausgangspuffer enthält eine Frequenzquelle 390, die beispielsweise aus einer NE567V-Frequenzquelle bestehen kann. Der Ausgang der Quelle 390 ist an einen Eingang eines Nicht-Und-Gatters 392 und über Inverter 394 und 396 an die Basis eines Transistors 398 an-

geschlossen. Der Ausgang des Inverters 394 liegt außerdem am Eingang des Gatters 392. Das Ausgangssignal des Inverters

409 82 27 06 96

396 enthält ein Taktgebersignal φΙΤΤΙι, während das Ausgangssignal des Gatters 392 ein Taktgebersignal <|>2TTL enthält. Diese Taktgebersignale werden verschiedenen Bereichen der vorstehend beschriebenen Schaltung zugeführt, wie dies in den Fig. angedeutet ist«

Der Kollektor des Transistors 398 ist an den PIPO-Puffer 392 angeschlossen, um diesem ein Zeitgebersignal zuzuführen, während der Emitter dieses Transistors am Emitter eines Transistors *100 liegt. Ein Inverter *J02 ist mit dem Ausgang des Gatters 392 und über einen Widerstand mit der Basis des Transistors ^00 verbunden. Der Kollektor des Transistors IjOO liegt auch am PIPO-Puffer 352, um diesem ein Zeitgebersignal zu liefern. Die Klemme kO^ ist zur Erzeugung einer Anzeige, daß die Eingabe des Puffers 352 gefüllt ist, mit diesem Puffer verbunden. Im Betrieb des Eingangspuffers gemäß Fig. 6 werden Daten von den Speichern I?¹* bis 176 durch die Flipflops 38Ο und 384 bei Empfang eines Signals für die Zeicheneingabe am Flipflop 38Ο in das Halteregister 35^ getaktet. Die Taktgebersignale ^1TTL und <fr2TTL werden vom Taktgeber zugeführt, um die Datenübertragung in das Register 35^ zu steuern. Dieses Register nimmt die mit verhältnismäßig hoher Geschwindigkeit auftretenden Daten auf und speichert sie, bevor sie in den FIPO-Speicher 352 getaktet werden, der aus einer langsamen MOS-Schaltung mit einem 100 kHz-Takt besteht.

409822/0696

Durch den Betrieb der Flipflops 362 bis .368 werden Zeichen vom Register 35*1 in den Puffer 352 verschoben. Die Taktgebersignale φΙΤΤΙ, und <f>2TTL steuern Eingang und Ausgang des Puffers 352. Wenn Daten in diesem gespeichert sind, wird ein DATI-Signal für den Computer 10 erzeugt, durch das angezeigt wird, daß Eingangsdaten zur Verfügung stehen. Wenn der Computer Daten benötigt, wird das DIB-Signal erzeugt, um die Daten über die Gatter 350 auf die Sammelleitung 210 zu takten, um sie dann dem Computer 10 zuzuführen. Bei Empfang eines Rückstellsignals an der Klemme 376 kann der Puffer 352 geleert werden.

Fig. 6 zeigt auch den Ausgangspuffer 216 und die zugehörige Schaltung. Ein schnelles Halteregister 420 ist zum Empfang von Daten von der schnellen Datensammelleitung 214 vorgesehen. Der Ausgang des Registers 420 ist unmittelbar mit dem Eingang eines Halteregisters 422 verbunden, das die schnellen Daten zur Taktung in einen langsameren FIFO-Puffer 424 aufnimmt. Die Ausgangssignale des Puffers 424 werden dem Multiplexer 164 zugeführt. An der Klemme 426 wird ein Signal erzeugt, das anzeigt, daß sich ein Zeichen am Ausgang befindet.

Der Betrieb des Registers 422 wird mittels eines Paares von Flipflops 428 und 430 gesteuert. Die CK-Klemme des Registers 24 ist über einen Inverter 432 an den Ausgang eines Nicht-

409822/0696

ünd-Ga-tters 434 angeschlossen. Das Taktgebersignal φITTL gelangt an einen Eingang des Nicht-Und-Gatters 434., dessen, zweiter Eingang mit dear Q-Klemme des Flip-flaps. 428 verbunden ist. ßer~ Ausgang des Nicht-Und-Gatters 434 ist auch an die CLR-Klemme des Flipflaps- 4JG angeschlossen. Das DOB-Signal gelangt an dde? CK—Klesm© des Flip flops 430* dessen Q-Klemme am Eingang Ifiehfe-Und-GaJbters 436 liegt, dessen Ausgang mit der eiBmer d©s Flipflops, 428 verbunden ist. Der zweite Eingang; des Gatters 4^6 ist zum Empfang eines Takt geber signals mit dem Inverter- 402 verbunden.

£ur/ Steuerung des Buffers 424 dient ein Paar Flipflops 440 und 442» Di© ISO-Klemme des Puffers 424 ist über einen Inverter 444 tuasei ©te Nicht-Und-G at ter 446 an die Q-Klemme des Ilipflops 440 gelegt. Das Signal φΙΤ^ wird dem zweiten Eingangdes Nißht-lIad-Gafeters 446 zugeführt. Der Inverter 444 ist. aufiitrdeim mit. danr Ausgang eines Nicht-Und-Gatters 448 verbunden, um ein dt&T Klemme 376 zugeführtes RücJcstellsignal zu empfangen, damit der Puffer 424 gegebenenfalls gelöscht werden, kanu. Der Ausgang des Nicht-Und-Gatters 484 liegt an der Löschfclejam® des Flipflops 442, dessen Q-Klemrae mit einem Eingang des Nicht-Und-Gatters 450 verbunden ist, Der Ausgang dieses Gatters liegt an der Löschklemme des Flipflops 440, während sein zweiter Eingang das Taktgebersignal Φ2ΤΤΙ» empfängt.

4Q9822/0696

Iin Betrieb des in Pig. 6 gezeigten Ausgangspuffers werden die Signale DOB 1 und DOB 2 dem Register 420 zugeführt, um Daten vom Computer 10 über die Sammelleitung 2l4 in das Register 420 zu takten. Diese Register nimmt' die schnellen Paralleldaten auf und verschiebt sie ge steuert, von den Flipflops 428 und 430, die von den Taktgeber Signalen φΙΤΤΙι und φ2ΤΤΙι getaktet werden, in das Halteregister 422. Die im Halteregister 422 befindlichen Daten werden dann von den von den Taktgebersignalen φΙΤΤΕ und φ2Τ.ΤΙι gesteuerten Flipflops und 442 in den FIFÖ-Euffer 424 getaktet. Der CK-KIemme des Flipflops 442 wird ein Signal für die Abnahme eines Zeichens vora Ausgang zugeführt, wenn dem Multiplexer 164 Daten zugeleitet werden sollen. Die Daten gelangen dann in den Multiplexer 164, um an die Einheit 170 weitergegeben zu werden, die gesteuert vom Computer 10 Nachrichtenblöcke für die Übertragung herstellt.

Fig. 7 zeigt schematisch Einzelheiten des Ausgangsschieberegisters 236 und des Zeichentaktgebers 238» die in Fig. 3 dargestellt sind. Die 8 Bit Eingänge des Registers 236 sind mit den RAM-Speichern 178 und ISO verbunden, um von der Einheit 170 gebildete Nachriehtenblocke zu empfangen. Ein Sendetaktgebersignal erscheint an der Klemme 460* Die OH-Klemme des Registers 236 ist mit der Klemme 462 verbunden, der ein Signal für die Signaleingabe zugeführt wird. Die Ladeklemme

409822/Q696

des Registers 236 ist über einen Inverter 464 an die Klemme 466 angeschlossen, um eine Anzeige für das Laden des Ausgangspuffers 216 (Pig. 3) mit zusätzlichen Daten zu liefern. Die Klemmen des Taktgebers 238 sind an die Eingänge eines Nicht-Und-Gatters 468 angeschlossen, dessen Ausgang zur Steuerung des Ladens des Registers 236 dient. Ein Eingang des Gatters 468 wird von einem der Klemme 470 zugeführten Signal für die Löschung zur Eingabe eines Signals gesteuert. Dieses Eingangssignal wird auch einem Eingang eines Nicht-Und-Gatters 472 zugeführt, das ein Signal für das Löschen zur Abgabe an die Klemme 474 gibt. Das zweite Eingangssignal für das Gatter 472 ist das vorstehend erwähnte DIQ-Signal.

Im Betrieb der Schaltung gemäß Fig. 7 werden Paralleldaten von den Speichern 178 und 180 vom Taktgeber 238 gesteuert vom Register 236 empfangen. Die Paralleldaten werden dann an der Klemme 462 als binäre Seriendaten aus dem Register 236 getaktet, um dem Treiber 238 (Fig. 3) zugeführt zu werden. Die Seriendaten werden mittels des Modems 36 in Tondaten umgesetzt und in der vorstehend beschriebenen Weise auf die Fernsprechleitungen gegeben.

Fig. 8 zeigt schematisch Einzelheiten der Steuerung 28 für die automatische Rufeinheit (ACU) gemäß Fig. 3. Wie vorstehend bereits erwähnt, arbeitet die Steuerung 28 über einen Treiber

409822/0696

30 auf eine automatische. Rufeinheit, etwa eine 801A Bell Telephones ACU Einheit. Ein Register 480 empfängt Daten an der Klemme 482 von der schnellen Datensammelleitung 18. Die Daten werden durch das Register 480 getaktet und einem nicht gezeigten Treiber zugeführt, der an die Klemmen 484 des Registers 480 angeschlossen.ist. Der Treiber 30 setzt die Signale mit verhältnismäßig niedrigem logischem Pegel zur Zufuhr zur ACU-Einheit 32 in höhere EIA-Signale um. Ein PND-Signal wird der Klemme 486 und über einen Inverter 488 der Taktgeberklemme eines Flipflops 490 zugeführt. Ferner gelangt dieses Signal an die Taktgeberklemme eines Flipflops 492. Die PRE- und CLR-Klemmen der Flipflops 490 und 492 sind über einen Inverter 494 zusammengeschaltet, um eine Steuerung des Schieberegisters 480 zu ermöglichen. Die Q-Klemme des Flipflops 492 liegt an einem Nicht-Und-Gatter 496 und erzeugt ein DATI 14-Signal zur Anzeige für den Computer 10, daß der Einheit 32 eine weitere Ziffernstelle zugeführt werden kann.

An die Klemme 498 gelangt ein DATOB-Signal und wird als Eingangssignal einem Nicht-Und-Gatter 500 zugeführt, dessen Ausgang an den PRT- und CLR-Klemmen der Flipflops'490 und 492 liegt. Das DATOB-Signal wird vom Computer zur Rückstellung der Flipflops erzeugt.

Über drei Inverter 502 wird ein PND-Signal zugeführt, um ein Empfangssignal an der Klemme 504 zu erhalten. Ein Signal für

409822/0696

D&teE&e-tzztistand (DSS) gelangt an die Klemme 506 und wird-

Inverter 50*8 geleitet» um an der Klemme 510 ein Sendesigraal zm erz-etsge-n · Außerdem wird das DSS-Signal einem Ein- gaafrg des. Kieht-Üted-Gratters; 512 zugeleitet. Ein Signal für die Einrißt imgawahl (IDEV SEL) und ein XX-Ädres^;sensignal wertem aaa Mistgang© eines; Nieht-Und-Gätters 514 geleitet und über lansFeafter 516 d«aa: Eingängen der Nicht-Ünd-Gatter 5QQ, 518, 520 man 522 ziageffinrt. Das Nicht-und-Gatter 53.8^ liegt über eiraara lEfwserter 52k an äen Eingängen des Nicht-und-Gatters W und: Eingängen der Kicht-Ünd-Gatter 526, 512, 528 und 530. Eüraem Eingang dies ßatters 526 wird ein Signal für die tint er--. eines Eufes tand einen neuen Versuch (10R) zxigef i&hrt.

Das ACR-Signal staamnt M?on der Einheit 32 (Fig. 3) und stellt ein ZeitgpF&ersigiaal dar, das seine Steuerwirlcung entfaltet, sobald die* KumnBgi" gewählt ist. Nach Beendigung des Wählens tuwä; de®. Fehileas ein©r Antwort innerhalb einer vorbestimmten · Zeitsfraame, beispielsweise in einem Bereich zwischen etwa 7 und ^5 Sekunden,, wird ein DATI 15-Signal erzeugt,, um dem Computer 10 anzuzeigen, daß der Ruf abgeschaltet und ein anderer Waklv©rgamg begonnen werden, soll»

Nachdem die bestimmte ACÜ-Steuerung gemäß Fig. 8 durch Empfang des richtigen DEV SEL-Signals am Gatter 514 gewählt wurde, wird dem zweiten Eingang des Gatters 520 ein Start (STRT)-

4 0 9.8 2 Z/U 6 a-b

Signal zugeführt, und ein Flip flop 531 wird zur Erzeugung ^: eines Wahlanfrage(CRQ)-Signals gesetzt. Das CRQ-Signal bewirkt ein Abheben des Telefanhörers vom Hakenumschalter. Falls der Hörer auf den Hakenumschalter zurückgelegt werden soll, wird einem Eingang des Gatters 522 ein LosehCCLH)-Signal zugeführt, wodurch das Flipflop 531 zur Beendigung des Rufes geschaltet wird.

Die Figuren 9a-c zeigen Funktionsabläufe der Einheit 170 in Zusammenarbeit mit dem Computer 10. Um die Anordnung anlaufen zu lassen, muß ein Ruf gesendet werden. Die Einheit 170 wird" somit in den Sendesteuerzustand versetzt und die EOT-Folge wird auf Schritt 600 eingestellt, um die Einheit 170 in einen Anfangs zustand zu versetzen, in dem sie nach einer Anfrage sucht. Bei 600 stellt die Einheit I70 auch alle Anzeigen und Register der Anordnung, einschließlich der CRC-Register zurück. Bei 602 wird eine EÖT-Folge eingestellt und nach 6q4 übertragen. Bezüglich des Zustandes wird bei 6O6 eine Entscheidung getroffen.

Befindet sich die Anordnung im Sendezustand so erfolgt bei 608 eine Entscheidung, ob der Zustand ein Daten- oder ein Steuerzustand ist. Zu Beginn des Vorganges befindet sich

die Anordnung im Steuerzustand und wartet bei 60S auf ein Zeichen auf der Leitung. Wird am Ausgang bei 608 ein Zeichen

40.9822/0:696

ermittelt,,so wird es bei 610 zur Bildung eines Steuerblockes in den RAMrSpeicher plaziert. Bei 612 wird überprüft, ob das Zeichen ein Anfragezeichen (ENQ) ist. Bei Empfang eines An- ■-fragezeichens ist das Ende des Steuerblockes erreicht, und dieser wird bei 6IiI auf die Leitung gegeben. Befindet sich die Anordnung im Empfangssteuerzustand bei 6l6 und ist der Zeichenblock gelöscht, dann setzt das Programm seinen Ablauf fort.

Wird bei 612 festgestellt, daß es sich nicht um ein ENQ-Zeichen handelt, so erfolgt bei 6l8 eine Prüfung, ob ein EOT-Zeichen vorliegt. Ist dies der Fall, wird ein DLE-EOT-Zeichen bei 620 auf die Leitung gegeben und die bestimmte Station wird zum Aufhängen des Telefons veranlaßt. Nach dem Aussenden eines Rufes wartet die Anordnung, um festzustellen, welche Antwort empfangen wird. Somit wird die Anordnung bei 616 in den Empfangssteuerzustand versetzt.

Es sei nun Fig. 9b betrachtet, wobei bei 622 der Empfangssteuerzustand eingestellt ist und die Anordnung bei 624 nach einem Zeichen auf der Leitung von der gerufenen Station sucht. Sobald das Zeichen bei 624 empfangen ist, wird bei 626 geprüft, ob es sich um ein DLE-Zeichen handelt, das angibt, daß ein Steuerzeichen folgt.. Wie später beschrieben wird, kann die Station in einigen Fällen andere Zeichen aussenden, etwa

409822/069 6

ein EOT-Zeichen, welches angibt, daß die Station keine Nachrichten zu senden hat. Der Empfang eines EOC-Zeichens wird später beschrieben. Die Station kann auch ein NÄK-Zeichen liefern, das eine negative Bestätigung darstellt, daß die Station nicht empfangsbereit ist oder daß die falsche Einrichtung abgefragt wurde. Auch dieser Fall wird später beschrieben.

Handelt es sich um ein DLE-Zeichen, so wird bei .{{28 eine überprüfung des folgenden Zeichens vorgenommen. Bei .63O wird festgestellt, ob es sich bei dem folgenden Zeichen um ein STX-Zeichen handelt. Ist dies der Fall, so erfolgt bei 632 eine Bestimmung, ob ein falscher Zählerstand empfangen wurde. Wird dies festgestellt, so wird der ENQ-Zählerstand bei S^k gelöscht und die Anordnung bei 636 in den Empfangsdatenzustand versetzt. Wird bei 632 kein falscher Zählerstand ermittelt, so erfolgt keine Löschung des ENQ-Zählerstandes, und die Anordnung wird bei 636 in den Empfangsdatenzustand geschaltet und das Programm erneut durchgeführt.

Ist das bei 63O geprüfte Zeichen kein STX-Zeichen, so wird bei 638 (Fig. 9c) entschieden, ob es sich um die richtige Blockzahl handelt. Ist die Antwort von der Station richtig, so wird der Datenblock bei 6*10 geleert und die Anordnung in den Sendedatenzustand geschaltet. Ferner wird der NAK-Zähler

409822/0696

röokgestellt. Da jetzt die entfernte Station angezeigt hat, daß sie zum Empfang von Daten bereit ist, wird bei 642 eine MSS-Anzeige erzeugt» die angibt, daß es sich um eine Anfangs- · ajitwort auf die Anfrage handelte. Bei 644 wird geprüft, ob die MSS-te^eige angelaufen ist. Ist dies der Fall, so wird die Kaehriehtenajazeige bei 646 abgeschaltet und ein ACK-Signal bei 647 aas den Eingang gegeben. Das ACK-Signal zeigt dem Computer 10 an, daß eine richtige Antwort empfangen wurde, und daß die Einheit TQ sum Aussenden von Daten bereit ist UBd Daten erwartet. Die Anordnung wird dann in den Sendesteuer zustand gebracht, so daß die Einheit 170 die überprüfung eines der entfernten Station zuzusendenden Datenblocks beginnt.

Ist bei 6%2 iceine MSQ-Änzeige vorhanden, so wird bei 648 ein ACK-Signal an den Eingang gelegt und bei 649 ein EOT SEQ- ' Sigpal gesendet, um dem Computer anzuzeigen, daß von der Station eine positive Antwort empfangen wurde und daß die Station zum Empfang einer Kachricht bereit ist..

Es wird erneut auf Fig. 9c verwiesen. Wird bei 658 keine richtige &ahl gesendet,' so ist es erwünscht, erneut zu versuchen, die Station zu erreichen, so daß bei 650 ein anderes Anfragesignal (ENQ)-gesendet wird. Bei 652 erfolgt eine überprüfung, ob drei EN^-Sigifeif* gesendet wurden. Ist dies nicht der Fall,

4Q9822/Q698

wird; (tie ^Anordnung bei 65h in den Empfängers teuerzustand verf setzt_; und das Programm erneut durchgeführt» Sind bei 652- drei ENQ-Signale gesendet, so wird bei 656 an den Eingang ein NAK-Signal gelegt, das anzeigt, daß die Station nicht richtig geantwortet hat. Die Anordnung wird dann b^i 658 in den Sendest euer zustand gebracht, und bei 660 wird der Datenblock ge- · löscht, da die Stationsdaten nicht gesendet werden können.

Es sei erneut auf Fig. 9c verwiesen. Bei 662 erfolgt eine Entscheidung, ob das erste von der entfernten Station gesendete Zeichen ein EQT-Signal ist. Ist dies der Fall, so wird bei'" " ' 664 ein EOT SEQ-Signal erzeugt und .bei 666 ein EOT-Signal an den Eingang gebracht. Die Anordnung wird bei 668 in den Sendesteuerzustand versetzt. Der Computer wird dann infor-' Γ miert, daß die entfernte Station keine Kachrichten zu übertragen hat, und somit wird die Anordnung in den Sendesteuer- -zustand zurückversetzt, so daß sie zu einer erneuten Anfrage -^; in der vorstehend beschriebenen Weise bereit ist.

Wird bei 662 festgestellt _t daß das erste von der entfernten Station übertragene Zeichen kein EOT-Signal ist, erfolgt bei 67Ο eine Prüfung, ob es sich um ein NÄK-Signal handelt. Der Empfang eines NAK-Signals kann verschiedene Ursache haben, beispielsweise kann das errechnete CRC-Zeichen an der entfernten Station nicht mit dem übertragenen CRC-Zeichen über-

A09822/0696

.einstXmraen'y oder es kann· eine falsche Stationsabfrage erfolgt sein,,^Wird das erste Zeichen als NAK-Signal identifiziert, — . .wird der, NAK-Zähler bei 672 gelöst, und es wird bei 67¹I ent-¹-schieden, ob es sich bei dem Zeichen um das drittö empfangene NAK-Signal handelt. Ist dies der Pail, so wird der Datenblock bei 67-6-gelöscht, bei 678 an den Eingang des Computers ein NAK-Signal gelegt und das EOT SEQ-Signal erzeugt. Wurde das .. dritte NAK-Signal noch nicht übertragen, so folgt bei 682 eine Entscheidung, ob der Datenblock leer ist. Ist dies der Fall, so wird der Schritt 678 wiederholt. Ergibt sich bei der Entscheidung bei 682 ein nein, so wird der Block bei 68*1 (Fig. 9a) auf die Leitung gegeben und die Anordnung bei 686 in den Empfangssteuerzustand gebracht. Danach wartet die Anordnung .wieder auf die Feststellung einer Anfrage der ent- '-'-fernten Station.

. Es ,wirdvßrneut auf Fig. 9c Bezug genommen. Wird bei 67O festgestellt i daß es sich bei dem ersten Zeichen nicht um ein NAK-Signal handelt, so wird der ENQ-Zähler bei 688 gelöscht. Ist das erste von der entfernten Station übertragene Zeichen kein DLE-, EOT- oder NAK-Signal, so sollte es sich an dieser Stelle um ein ENQ-Signal handeln, wodurch angezeigt wird, daß die entfernte Station die Anfrage nicht versteht. Bei 69O wird entschieden, ob das erste übertragene Zeichen ein ENQ-Signal war. Ist dies der Fall, so «,rd bei 692 überprüft, ob

409822/0696

zum .dritten Mal ein ENQ-Signal festgestellt wurde. Bei posi- -· tiven Ergebnissen wird das EOT SEQ-Signal erzeugt und ein NAK-Signal bei 694 an den Eingang für den Computer gegeben. Die Anordnung wird bei 696 in den Sendesteuerzustand versetzt und das Programm wiederholt. Wurde bei 672 nicht zum dritten Mal ein ENQ-Signal festgestellt, so wird die Blockzahl bei 698 erneut auf die Leitung gesendet, und die Anordnung wird bei 699 in den Empfangssteuerzustand gebracht, um die nächste Anfrage von der entfernten Station zu empfangen.

Wird bei 69O festgestellt, daß das erste von der entfernten Station übertragene Zeichen kein ENQ-Signal ist, so handelt es sich um ein unbekanntes oder UNK-Zeichen, und es erfolgt bei 700 eine Entscheidung, ob das ÜNK-Signal dreimal ermittelt wurde. Ist dies nicht der Fall, so wird bei 702 entschieden, ob der Datenblock leer ist. Ist der Datenblock leer, so wird das Programm wiederholt. Ist das UNK-Signal dreimal empfangen · worden, so wird das Programm bei 694 wiederholt.

Es sei erneut auf Fig. 9a verwiesen. Nachdem eine entfernte Station abgefragt und richtig mit einer Blockzahl geantwortet hat, wird die Anordnung bei 6O8 in den Sendedatenzustand umgeschaltet. Bei 710 wird, wie vorstehend beschrieben, ein Zeichen aus dem Ausgangspuffer gewonnen. In diesem Sendedatenzustand ist die Anordnung "blind" für alles außer einem DLE-

4098 2 2/0698-

i, 234S433

, um im transparenten oder Klarzustand zu arbeiten. Bei 712 erfolgt eine Prüfung auf das Vorhandensein eines DLE-Zei$hens, Wird dieses festgestellt, so wird bei ?14 ein weiteres DLE-Zeichen in den Datenblock eingefügt, um das DLE-Zeiohen unwirksam zu machen und damit einen Betrieb im transparenten Zustand; zu ermöglichen. Das Zeichen wird bei TiS in den Batenblock eingefügt, und bei 718 wird geprüft, ob das Zeichen ein ETX-Zeiehen ist. Ist dies nicht der Pail, erfolgt bei 720 eine Überprüfung, ob der Datenblock gefüllt ist.

Ist dies nicht der Fall, so wird das Programm bei 710 wieder begonnen und weitere Zeichen vom Computerausgangspuffer erhalten. Zusätzliche Zeichen werden zugeführt, bis der Block gefüllt ist oder bis ein ETX-Zeichen empfangen wird. Ist der Block gefüllt, so wird zu dessen Beendigung bei 722 ein DLE-ETB Zeichen in den Block eingefügt und ein ETB-Zeichen wird in das (2KC-Z;eieheH eingesetzt. Die CRC-Zeichen werden bei 720 von HÜM-Speicher gelesen und in den Zeichenblock eingefügt. Der Block wird dann bei 684 auf die Leitung gegeben, und die Anordnung wird in den Empfangssteuerzustand geschaltet _t um die Antwort der entfernten Station abzuwarten.

Ist das Zeichen bei 7l8 ein ETX-Signal, so ist der Datenblock beendet u.pd bei 72.8 wird in ihn ein DLE-ETX~Zeichen eingefügt. Die CRC-Zeichen werden dann bei 730 in den Block eingesetzt.

40982276696

und der Block wird bei 732 auf die Leitung gegeben. Danach wird .die Anordnung bei 73^ in den Empfangssteuerzustand geschaltet, um die Antwort der entfernten Station abzuwarten. Bei 736 wird eine MSG-Anzeige erzeugt, um anzugeben, daß die Anordnung gerade eine Nachricht sendet.

Zu diesem Zeitpunkt des Betriebes hat die Anordnung somit eine gültige Antwort auf eine Anfrage empfangen und einen Datenblock übertragen. Die Anordnung wird dann bei 622 (Pig. 9b) in den Empfangsdatenzustand geschaltet. Bei 750 erfolgt eine überprüfung, ob der die Daten übertragende Träger abgesunken ist.

Ist der Datenträger in Ordnung, so wird bei 752 geprüft, ob sich ein Zeichen auf der Leitung befindet. Ist dies nicht der Fall, so wird die überprüfung bei 750 wiederholt. Befindet sich &in Zeichen auf der Leitung, so wird bei 75^ geprüft, ob es sich um ein DLE-Zeichen handelt. Handelt es sich nicht um ein solches Zeichen, so wird das Zeichen bei 756 in den Block eingefügt, und die Anordnung wartet auf den Empfang des nächsten Zeichens. Diese Schleife wird wiederholt, bis der vollständige Nachrichtenblock empfangen wurde. Das DLE ETX- oder das ETB-Zeichen zeigt an, daß der Block vollständig ist, so daß bei 75^ nach einem DLE-Zeichen gesucht wird. Bei dessen Peststellung wird dieses gemäß dem transparenten Zustand des

409822/0696

Vorganges unterdrückt, und bei 758 wird nach dem nächsten
Zeichen gesucht.

Bei 760 wird entschieden, ob das auf der Leitung befindliche Zeichen ein Synchronisierungszeichen ist. Ist dies der Fall, so werden die Schritte 750 wiederholt. Das DLE Synchronisierungszeichen wird alle halbe Sekunde o.a. zwischen den Daten übertragen, um den Modem der Anordnung synchron zu halten.
Der Modem muß die Kanten der Daten takten, und wenn man die
Genauigkeit des synchronen Taktgebers als ausreichend annimmt, kann der synchrone Zustand für eine halbe Sekunde aufrecht
erhalten werden. Wenn somit ein Synchronisierungszeichen bei 76O empfangen wird, wird kein Zeichen in einen Block eingefügt, sondern dieses Synchronisierungszeichen wird unterdrückt und das nächste Zeichen in den Datenblock eingesetzt.

Bei ;762 .wird entschieden, ob das Zeichen ein ETX-Zeichen und bei 764, ob das Zeichen ein ETB-Zeichen ist. Ist keines von
beiden der Fall, so wird das Zeichen nicht beachtet, und ein anderes Zeichen angefordert und in den Nachrichtenblock eingefügt. Handelte es sich bei dem Zeichen um ein ETX- oder
ETB-Zeichen, so wird dieses Zeichen bei 766 in das CRC-Signal eingefügt. Das nächste Zeichen auf der Leitung wird bei 768
geprüft. Dieses Zeichen sollte ein CRC-Zeichen sein und wird bei 77O geprüft, um festzustellen, c das CRC-Zeichen richtig

409822/0 69 6

..-.Das-nächste Zeichen, das ebenfalls ein CRC-Zeichen sein -S ο Ute ,,.wird bei 772 geprüft, und bei 774 erfolgt eine Be- · Stimmung, ob das zweite CRC-Zeichen richtig ist. · -'■■'

Sind die CRC-Zeichen zufriedenstellend, so wird der Block bei 776 zum Eingang übertragen,-und der Datenblock ist gelöscht. --Der Block wird bei 778 auf die Leitung gegeben, und die Anordnung wird bei 78O in den Empfangssteuerzustand versetzt. Außerdem wird bei 78O der falsche Zählerstand zurückgestellt, da die Anordnung zu diesem Zeitpunkt eine richtige Datenübertragung ausgeführt hat. Befindet sich die Anordnung im Empfangssteuerzustand, so wartet sie auf eine Antwort von der entfernten Station. Diese kann entweder einen anderen Datenblock oder ein EOT-Zeichen senden, das anzeigt, daß die Station ihre Datenübertragung beendet hat.

■Wenn-, einander CRC-Zeichen als ungültig bestimmt wurde, wird" - Z bei 782^ überprüft, ob die CRC-Zeichen zum dritten Mal als falsch bestimmt wurden. Ist dies nicht der Fall, so wird der Datenblock bei 784 gelöscht und bei 786 ein NAK-Zeichen auf die Leitung gegeben. Die Anordnung gelangt dann in den Empfangssteuerzustand, in dem sie auf die erneute übertragung der Daten von der entfernten Station wartet. Wurden die CRC-Zeichen zum dritten Mal als falsch festgestellt, so wird bei 790 eine Anzeige für einen falschen Block übertragen, und der Datenblock wird bei 792 geleert. Ein EOT SEQ-Signal wird bei 794

409822/0696

214649^3

$nöä?dhuüg wdrd' bei 796 in den Sendesteuer-

Ζΐΐΐ? Atiwe&ge_y da& der Computer einen
iadscheft> tö^ft^&hßeittbitocfe empfange» hat^ wird bei 796 an
Eäingpag: e?&i· Ö^Iif^Zeieilen gegeben. Die FernspreenverbiniM'i &ö*öf> iüWJö*Öa?OGlien^ düe Station wieder angerufen=
<ίί& itfeöä^Äöä* iaaSKiSiSiäai dreimal neu^; übertragen^ werden^

ist der in den Mg,.-. 9a-c

^ in- den ROM¹-Sp ei eher η ISS-- und l68

3?)) e^5ii»ftM£te«ii uwd? önieüört däe^! Einheit 17Ö-. Die Speicher ^. äwi_t die jeweils Gatter zur Steuerung der ' lS£e 6^frt«r^! können beilsptieiisweise Si;lieiJuin- £®; Säiildiunia^oxidisolierung enthältenv Beim ^Mt&a' Sgmnweg.. werden· die Gutter' WaHlWeISe" v \M> dte«? MOlä^rf' dte^ ^riograiiiöiS' der MÖSi-Zellen in- ge-¹^ ΙΜ1ί«?ο& lassen sich die Einheit

RÖl¥-Speiieher^T mit einem Binärp/r ogramiff Ld? besehriebenen Pünictionen

j> dfeeü* 4$t& Erfindung; eine neue Anordnung zur binären

g in Verbindung: mit einer
ermöglicht-,> die mit einem¹ digi-Goiftpi4eif t&fiiWV&ew ist,· d!&& zur gesteuerten Da-tenü&er-

&Oi von Datens tat ionen programmiert

- ψο -^:

1346493

ist. Durch Verwendung der Mikro-Zentralverarbeitungseinheit und^! der zugehörigen Schaltung kann eine Vielzahl von binären synchronen St euer schaltungen gemäß der Erfindung ohne nennenswerte Umprogrammierung des digitalen Computers und ohne nennenswerte Vergrößerung der Belastung, dieses Computers angeschlossen werden. Die erfindungsgemäße Anordnung ermöglicht somit auf wirksame und wirtschaftliche Weis«: eine binäre,, synchrone Nachrichtenübertragung.

Claims (1)

1. Ansprüche "·

   1. Anordnung zur Nachrichtenver- bzw. -bearbeitung, gekenn- · zeichnet durch mit einer Nachrichtenleitung gekoppelte Einrichtungen zur Umsetzung von Seriendaten auf der Leitung in digitale Paralleldaten, durch eine Verarbeitungseinrichtung zur Ermittlung von Steuerzeichen in den Paralleldaten und zur Entfernung der Steuerzeichen während der Synchronisierung der parallelen Daten in Nachrichtenblöcken, und durch einen digitalen Computer zur Aufnahme von Nachrichtenblöcken von der Bearbeitungseinrichtung und zur Steuerung der Verteilung der Nachrichtenblöcke auf eine bezeichnete Station.

   2. Anordnung nach Anspruch 1, gekennzeichnet durch eine Fehlerprüfeinrichtung zur Prüfung der Richtigkeit der Nachrichtenblöcke vor ihrer übertragung zum Computer.

   3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Fehlerprüfeinrichtung eine zyklisch arbeitende Redundanzprüfschaltung zur Berechnung eines Fehlerprüfkodes aus den Nachrichtenblöcken und zum Vergleich des errechneten Fehlerprüfkodes mit einem ursprünglich mit den Daten übertragenen Fehlerprüfkodes enthält.

   409822/0696

   ■4." .Anordnung nach einem der Ansprüche 1 bis 3» gekennzeichnet durch eine automatische Rufeinheit zwischen dem Computer ■·

   -. —und-der Nachrichtenleitung zur automatischen Herstellung ■ einer Nachrichtenverbindung zwischen dem Computer und einer gewählten Station an der Nachrichtenleitung.

   5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekenn-zeichnet, daß die Nachrichtenleitung eine schnelle Datensammelleitung ist, an die eine Vielzahl von Nachrichtensteuereinrichtungen zur Übertragung und zum Empfang von digitalen Nachrichten vom Computer angeschlossen ist, und daß mindestens eine der Nachrichtensteuereinrichtungen eine binäre, synchrone Steuereinrichtung zum Empfang von digitalen Daten von der Sammelleitung und zum Synchronisieren ■ der digitalen.Daten in Nachrichtenblöcke in Abhängigkeit von in den Daten enthaltenen Steuersignalen ist.

   6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Nachrichtensteuereinrichtungen sowohl asynchrone als a,uch binäre synchrone Steuereinrichtungen umfassen.

   7. Anordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Daten im Klar- oder Tränsparenttextzustand über die Nachrichtenleitung übertragen werden, wobei Leitungssteuerzeichen sowohl als Steuerzeichen als auch als

   409822/0696

   Tfext beiaufezbar sind, und daß die.· binäre, synchrone Steuer einrichtung die vcirbestinHiiten: Funktionen der Leitungs-

   8. AnordmHDS hscül· einem der Ansprüche 1 bis 7, dadurch ge--"

   , daß- die Yerarbeitungseinrichtung den vom Paralleldaten Steuerzeichen zusetzt

   9-. Ia3ioardiaaaa.g nach einem der Ansprüche 1 bis 8, gekennzeichnet Umsetzer einrichtung zur Umsetzung von digitalen auf der Nachrichtenleitung in digitale

   10. Aüiordniuag· nau33a eine-m der Ansprüche 1 bis 9, gekennzeichnet durcii I%s*wea?t.speictoer zur Speicherung des Programms für die "\feama?feeitim^e.inricht.ung und durch Speicher mit be-Zugriff zur Speicherung von Daten und Befehlen.'

   ; nach einem der Ansprüche 1 bis 10, gekennzeichnet durch ein-e ¥erg;le.ich:ereinrichtung zur Ermittlung eines vor~ l^estifflrateB Synchroni si erungs zeichens in den elektrischen, binär tectdie,iH;eiir Daten, durch eine, in Abhängigkeit -von der Vergleicitereiinrichtuiig arbeitende Verriegelungseinrichtung zur Festlegung.des- synchronisierten Zustandes und durch in Abhängigksit vein synchronisierten Zustand vor der über-

   40 98 22/0 696

   - 71 -

   tragung eines Blockes paralleler Daten zum Computer Textdaten empfangende Schieberegister. -· - -

   12. Anordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Verarbeitungseinricihfrung auf einem einzigen Halbleiter-Chip aufgebaut ist.

   IJ. Anordnung nach einem der Ansprüche 3 bis 12, dadurch gekennzeichnet, daß die zyklisch arbeitende Redundanzprüfschaltung einen Teiler zum Teilen des numerischen Binärwertes eines Blockes von Textdaten durch eine Konstante and eine Unterdrückungseinrichtung enthält, die den er-zeugten Quotienten unterdrückt und den bei der Teilung entstehenden Rest als Fehlerprüfkode abgibt.

   14. Anordnung nach einem der Ansprüche JQ bis 13, gekennzeichnet durch einen Eingangspuffer zwischen den Speichern mit will--· kürlichem Zugriff und der schnellen Datensammelleitung.

   15. Anordnung nach Anspruch 14, gekennzeichnet durch einen zur Aufnahme der Paralleldaten vom Computer mit der schnellen Datensammelleitunß sowie mit den Datenspeichern gekoppelten Ausgangspuffer.

   16. Verfahren zur binären, synchronen Nachrichtenübertragung zwischen einer Vielzahl von Anschlußst.ationen und einem

   4 0982270696

   - ..digitalen Computer, dadurch gekennzeichnet, daß binär ' ' kpdiert^e Signale, die Leitungssteuerzeichen und Textdaten * enthalten, von einer der Anschlußstationen abgegeben werden, daß die Leitungssteuerzeichen ermittelt und in Abhängigkeit von ihnen die Textdaten synchronisiert und zu Nachrichtenblöcken umgeformt werden, daß die Nachrichtenblöcke dem Computer zugeführt werden und daß die Nachrichtenblöcke vom Computer zur bezeichneten Anschlußstation übertragen werden. .

   17· Verfahren nach Anspruch 15» dadurch gekennzeichnet, daß die binär kodierten Signale ursprünglich in Serienform übertragen und danach in Parallelform umgewandelt werden.

   18. Verfahren nach Anspruch 16 oder 17» dadurch gekennzeichnety daß die binär kodierten-Signale Fehlerprüfzeichen enthal--

   ,-t-eji,.,und daß in Abhängigkeit von den Nachrichtenblöcken ^i:"^:' ein Fehlerprüfkode erzeugt und die Fehlerprüfzeichen zur Bestimmung der Richtigkeit der Nachrichtenblöcke mit dem Fehlerprüfkode verglichen werden.

   19. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, daß die binär kodierten Signale im Transparent- oder Klartextzustand übertragen werden, wobei die Leitungssteuerzeichen wahlweise *ür Steuerzwecke oder als Textdaten benutzt werden.

   su:kö 409822/0696

   Leerseite