DE2349377C2 - Schaltwerk zur Durchführung von Datenverarbeitungsoperationen - Google Patents

Description

Die Erfindung betrifft ein Schaltwerk zur Durchführung von Datenverarbeltungsoperattonen nach dem Oberbegriff des Anspruchs 1.

Schaltwerke, mit denen sich eine Vielzahl logischer Funktionen realisieren lassen, sind an sich bekannt. So sind beispielsweise (vgl. K. Steinbuch, »Taschenbuch der Nachrichtenverarbeitung«, 1967, Selten 990 bis 993, Springer Verlag sowie US-PS 36 19 583) Schaltwerke beschrieben, die aus logischen Verknüpfungsgliedern oder Netzwerken bestehen, denen die zu verknüpfenden Eingangsdaten zugeführt werden. Zwischenergebnisse, Insbesondere bei mehrstufiger Verarbeitung, oder auch

Resultatwerte, können auf andere Stufen weitergeleitet oder auf vorhergehende Stufen zurückgeführt werden, um die gewünschte logische oder arithmetische Funktion zu realisieren.

Werden solche Schaltwerke mittels Integr^tionstechnologien höchster Dichte hergestellt, dann ergeben sich für den Konstrukteur solcher Schaltnetzwerke, aus denen beispielsweise vollständige Datenverarbeitungsanlagen aufgebaut sein können, besondere Probleme.

Bisher hatte ein Konstrukteur von Datenverarbeitungsanlagen die volle Beweglichkeit beim Entwurf von Schaltwerken zur Verwirklichung von Funktionseinheiten für das Rechenwerk und andere Teile der Anlage. Daraus ergab sich eine beachtliche Vielfalt von Konstruktionen. Jede cieser Konstruktionen hat ihre eigene spezielle Abhängigkeit vom Umschaltverhalten (Impulsbetrieb-Charakterlstika) der einzelnen Im System verwendeten Schaltungen.

Diese Unabhängigkeit und Flexibilität führten oft zu unerwarteten System-Taktproblemen, Schwierigkeiten bei der Prüfung der Schaltungen und einer aufwendigen Schulung des Wartungspersonals für solche Datenverarbeitungsanlagen. Auf der anderen Seite lag der Vorteil darin, daß der Konstrukteur alle Techniken ausnutzen konnte, um die beste Leistung bei Verwendung der kleinstmögllchen Zahl von Schaltungen zu erzielen. Die Grenze zwischen der durch den Konstrukteur entworfenen Schaltungsstruktur und den zugrunde liegenden Bauelementen war einigermaßen gut festgelegt, und die beim Impulsbetrieb wichtigen Umschalteigenschaften wie Anstiegszeit, Abfallzeit, Verzögerung der einzelnen Teilschaltungen usw. konnten ziemlich leicht geprüft werden.

Bei fortschreitender Integration in immer größerem Ausmaß existiert diese wohldefinierte und zuverlässig prüfbare Grenze jedoch nicht mehr. Es wurde unmöglich oder unpraktisch, jede Schaltung für alle bekannten Umschaltparameter zu prüfen. Dadurch wurde eine Aufteilung der Schaltwerke In Untereinheiten notwendig, deren Charakteristik Im wesentlichen für diese Parameter unempfindlich ist. Die Integration in großem Maßstab liefert sowohl für den Schaltungskonstrukteur als auch für den Bauelementehersteller die Möglichkeit, Hunderte von Schaltungen auf ein einzelnes Plättchen aus Halbleitermaterial zu setzen. Mit dieser Möglichkeit ist eine Reduzierung des Energieverbrauchs, eine Erhöhung der Geschwindigkeit und eine wesentliche Reduzierung der Kosten digitaler Schaltungen verbunden.

Bevor dieses Ziel erreicht werden kann, muß man jedoch eine Anzahl weiterer Gesichtspunkte berückslchtlgen. In einer mittleren Rechenanlage mit etwa 40Ό00 einzelnen Schaltungen ist es z. B. durchaus nicht ungewöhnlich, während der Entwicklungsperiode des Produktes etwa 1500 oder mehr technische Änderungen durchzuführen. Die Verwirklichung einer solch beträchtlichen Anzahl technischer Änderungen nähert sich der Grenze des Möglichen, wenn die Baueinheiten einer Rechenanlage auf der untersten Stufe bereits Hunderte von Schaltungen enthalten.

Ein anderer Punkt, der bei der Herstellung von in großem Maßstab integrierten Funktionseinheiten zu berücksichtigen ist, ist die notwendige Prüfung der Schaltungskomplexe vor Ihrem Einbau In eine Rechenanlage. Auch die später einmal bei der Wartung durchgeführten Fehlersuchoperationen sowie die während der Konstruktion und Herstellung durchgeführte Simulation sind weitere Faktoren, die bei der Herstellung solcher Funktionseinheiten zu berücksichtigen sind

Bisher wurde jede elnzelns Schaltung auf bestimmte, für Gleichstrom- und Umschaltverhalten wesentliche Parameter geprüft. Zugriff zur Baueinheit zum Anlegen der Prüfsignale und zum Abnehmen der daraus resultierenden Signale erhielt man durch eine feste Anzahl von Eingsbe-ZAusgabe-Verblndungsstiften. Bei weltgehend integrierten Funktionseinheiten steht nur dieselbe Anzahl von Eingabe-/Ausgabestiften zur Verfügung, es sind jedoch wesentlich mehr Elementarschaltungen vorhanden.

So umfaßt z. B. ein typischer Baustein 100 Plättchen mit bis zu 600 Schaltungen, im Durchschnitt etwa 300 Schaltungen, und somit mindestens insgesamt 30Ό00 Schaltungen. Die Parameterprüfung aller Funktionen einer solchen Baueinheit 1st nicht möglich. Wenn die üblichen Funktionsprüfungen an einer solchen Einheit vereacht werden, die von der Konstruktion her eine herkömmliche Schaltungsanordnung hat, dann werden durch die Prüfungen gar nicht alle Funktionen abgedeckt, und die notwendige Zuverlässigkeit für die Benutzung in einer Rechenanlage 1st nicht garantiert. Deshalb müssen die bisher üblichen Schaltungsstrukturen vermieden und statt dessen neuartige Schaltwerks-Organisationen benutzt werden, wenn die Vorteile der Integration In großem Maßstab optimal ausgenutzt werden sollten. Die Prüfung der Funktionen dieser neuen Scnaltwerks-Elnheiten muß sowohl auf der Ebene eines Plättchens, eines Bausteines oder auf einer anderen Ebene durchgeführt werden können. Diese Prüfung erfolgt durch automatische Erzeugung von Tests, die die richtige Arbeitswelse eines jeden Elementes in der Einheit sicherstellen.

Die Aufgabe der Erfindung ist die Schaffung eines hochintegrlerbaren digitalen arithmetisch-logischen Schaltwerkes, das nur einer einseitigen, und zwar maximalen Schaltzeitbegrenzung unterworfen und weitgehend prüfbar ist, auch mit automatisch erzeugten Prüfmustern, sowie hinsichtlich der für seinen Aufbau verwendbaren Technologie außerordentlich flexibel und schließlich sehr betriebssicher 1st.

Diese Aufgabe löst die Erfindung mittels eines Schaltwerkes, dessen Merkmale im Patentanspruch 1 angegeben sind. Vorteilhafte Ausgestaltungen und Weiterbildungen sind in den Unteransprüchen angegeben.

Im Gegensatz zu bisherigen Organisationen und Schaltungsstrukturen hat das Schaltwerk nach dem Erfindungsgedanken mehrere Vorteile: eine allgemeine Struktur, und es ist für alle Stufen der Hierarchie von Baueinheiten anwendbar. Das Schaltwerk hat eine einseitige Schaltzeitbegrenzung (nur eine maximale, keine minimale Schaltzelt vorgeschrieben), vermeidet alle zufallsabhängigen Schaltsituationen und schließt die normalen und üblichen Abhängigkeiten vom Umschaltverhalten aus. Die Funktionseinheiten sind lediglich vom Auftreten der Taktimpulse mehrerer Systemtaktsignale abhängig. Erreicht wird dieses Ziel durch Verwendung von taktgesteuerten Speichergliedern für die Interne Speicherung in den Rechenwerken der Anlage. Die genannten Taktsignale haben gleiche Frequenz, aber keine überlappenden Taktimpulse und sind unabhängig. Gruppen von Speichergliedern sind durch Verknüpfungsnetzwerke mit anderen Gruppen von Speichergliedern gekoppelt, die durch andere Taktsignale oder Kombinationen solcher Taktstgnale gesteuert werden. Eine Möglichkeit zur Erreichung dieses Zieles 1st die Verwendung einer anderen Taktsignalquelle für jede Gruppe von Speichergliedern.

Neben der einseitigen Schaltzeitbegrenzung, die einen von zufällig entstehenden, ungewollten Schaltsituationen

freien Betrieb ermöglicht, enthält das neue Schaltwerk noch ein anderes Konzept. Wenn für jedes Speicherglied zusätzliche Schaltungstelle vorgesehen werden, die es zu einer Schieberegisterstufe machen, können alle diese Schieberegisterstufen miteinander verbunden werden und bilden dann eines oder mehrere Schieberegister. Jedes hat einen Eingang, einen Ausgang und Schiebesteuerungen.

Es können dann alle Systemtaktgeber abgeschaltet und Einschiebe-/Ausschiebeoperationen ausgeführt werden, ι ο Dadurch wird die Folgeschaltung auf eine Komblnationsschaltung reduziert, die auf die Ebene mehrstufiger Verknüpfungsnetzwerke aufgeteilt wird. Dieses Verfahren gestattet die automatische Prüfmustererzeugung zum Prüfen einer jeden Schaltung in der gesamten Schalteinheit.

Die Reduzierung von Folgeschaltungen auf Verknüpfungsnetzwerke erwies sich als notwendig, da sich mit letzteren Schaltungsarten das Problem der automatischen Prüfmustererzeugung leichter lösen läßt. Das Konzept der Erfindung ermöglicht die Umwandlung von Gruppen von Speichergliedern in Schieberegister. Wenn diese Umwandlung vorgenommen wird, werden in die Schleberegister-Speicherglleder dann gewünschte Prüfmuster binärer Einsen und Nullen eingeschoben, wo sie zur Ver-Wendung als Eingabedaten für die Verknüpfungsnetzwerke festgehalten werden. Die Ausgangssignalwerte der Verknüpfungsnetzwerke werden andererseits durch Taktsignale in die Speicherglieder eingegeben und dann zur Messung und zum Vergleich ausgeschoben, um die Funktionsfähigkeit des Schaltwerks zu bestimmen.

Die Verwendung dieser Speicherglieder ermöglicht die Gleichstromprüfung des Schaltwerks. Durch Steuerung und Messung der maximalen Verzögerung eines Schaltvorgangs in den Verknüpfungsnetzwerken der gesamten Einheit erhält man eine Vorstellung vom Umschaltverhalten der Einheit. In einem solchen Schaltwerk kann man den Zustand eines jeden Speichergliedes von Zyklus zu Zyklus überwachen, indem man alle Daten aus den Speichergliedern auf ein Bildanzeigegerät ausgibt. Dabei wird der Zustand der betreffenden Schaltungen nicht gestört, sofern die Daten in derselben Reihenfolge in die Speicherglieder zurückgeschoben werden, wie sie ausgeschoben wurden.

Bei einer derartigen Anordnung braucht man keine speziellen Prüfanschlüsse vorzusehen, und dadurch wird eine größere Packungsdichte der Schaltungen ermöglicht. Ein weiterer Vorteil eines solchen Systems besteht darin, daß eine einfache standardisierte Schnittstelle geschaffen wird, die eine größere Flexibilität bei der Schaffung von Bedienungs- oder Wartungskonsolen ergibt. Die Konsolen lassen sich leicht austauschen, ohne daß !n irgendeiner Weise das Schaltwerk geändert werden muß. Fehlersuchprüfungen können unter Steuerung eines anderen Prozessors oder Prüfgerätes durchgeführt und außerdem Funktionen wie Rückstellung, Initialisierung und Fehleraufzeichnung, ausgeführt werden. Einer der Hauptvorteile dieser Organisation und Schaltwerksstruktur besteht darin, daß man einfach die Frequenz ändert, mit welcher die Systemtaktgeber arbeiten. Aus den erhaltenen Prüfdaten läßt sich die Reaktionsgeschwindigkeit der Funktionseinheit und ihr möglicher künftiger Anwendungsbereich leicht bestimmen.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben. Es zeigen:

Fig. 1 eine schematische Darstellung der Struktur eines allgemeinen Schaltwerks gemäß der Erfindung;

Fig. 2 ein Zeltdiagramm der in dem In Flg. 1 dargestellten Schaltwerk verwendeten Taktsignale;

Flg. 3 ein Blockdiagramm einer Ausführungsform eines taktgesteuerten Speichergliedes, aufgebaut aus NAND-Gliedern, für das In Fig. 1 gezeigte Schaltwerk;

Flg.4 einen Schaltplan eines Speichergliedes, das die gleiche Funktion wie das Speicherglied von Flg. 3 ausführt, jedoch mit Invertiertem Ausgangssignal;

F1 g. 5 ein Zeitdiagramm für das in F1 g. 3 gezeigte Speicherglied;

F i g. 6 ein Blockdiagramm einer anderen Ausführungsform eines taktgesteuerten Speichergliedes, das in dem in F1 g. 1 gezeigten Schaltwerk verwendet werden kann;

FIg. 7 eine schematische Darstellung der Struktur des allgemeinen Schaltwerks, In dem außerdem das Einschieben und Ausschieben von Daten vorgesehen 1st;

F1 g. 8 in symbolischer Darstellung ein im allgemeinen Schaltwerk der Fl g. 7 zu verwendendes Speicherglied;

F1 g. 9 ein Blockdiagramm eines im Schaltwerk gemäß Fig. 7 zu verwendenden taktgesteuerten Speichergliedes, welches als Schieberegisterstufe geeignet 1st;

Fig. 10 in symbolischer Darstellung die Art der Verbindung mehrerer Speicherglieder der in Fi g. 7 gezeigten Art auf einem einzelnen Halblelterplättchen;

Flg. 11 in symbolischer Darstellung die Verbindung mehrerer solcher Halblelterplättchen-Anordnungen mit Speichergliedern, wie sie in Fig. 10 gezeigt sind, auf einem Modul;

Fig. 12 schematisch die Struktur des allgemeinen Schaltwerks in einer veränderten Form;

Fig. 13 schematisch eine einfachere Ausführungsform der in Fig. 12 gezeigten Struktur, und

Fig. 14 ein Zeitdiagramm der Taktimpulszüge für das in Fig. 13 gezeigte Schaltwerk.

Vor der Beschreibung der Ausführungsbeispiele selen noch einige verwendete Ausdrücke kurz erläutert. Ein »Schaltwerk« ist eine Anordnung, die sowohl verknüpfen als auch zwischenspeichern kann. Seine Ausgangswerte hängen also nicht nur von den momentanen, sondern auch von früheren Eingangswerten ab. Ein »Verknüpfungsnetzwerk« führt nur Verknüpfungen aus und speichert nicht (Kombinationsschaltung). Seine Ausgangswerte hängen also nur von den angelegten Eingangswerten ab. Ein »NAND-Glied« ist eine Verknüpfungsschaltung, welche das Komplement der UND-Funktion (Konjunktion) aller anliegenden Eingangswerte abgibt (Invertiertes UND).

Das in Fi g. 1 dargestellte allgemeine Schaltwerk besteht aus mehreren Verknüpfungsnetzwerken 10, 11 und 12, die parallel angeordnet sind. Jedes Verknüpfungsnetzwerk 1st mit einer Gruppe von Speichergliedern 13, 14 bzw. 15 gekoppelt. Das Schaltwerk ist effektiv in mehrere Segmente aufgeteilt, von denen jedes aus einem Verknüpfungsnetzwerk und einer Gruppe von Speichergliedern besteht. Drei solche Segmente sind dargestellt; es kann natürlich jede beliebige Zahl solcher Segmente kombiniert werden. Zum Schaltwerk gehört ein zusätzliches Verknüpfungsnetzwerk 16 zum Empfang der Ausgangssignale der Speicherglied-Gruppen und zur Erzeugung von Schaltwerks-Ausgangssignalen, die als Ergebnissignalsatz R bezeichnet sind. Das Verknüpfungsnetzwerk 16 reagiert sowohl auf den Eingangssignalsatz S als auch auf die Ausgangssignale/1,72,73 der Speicherglied-Gruppen 13, 14 und 15. Das Ergebnis R kann jede beliebige Verknüpfung der Ausgangssignale der Speicherglied-Gruppen (71, 72, 73) und der Eingangssignale (S) sein.
Jedes der Verknüpfungsnetzwerke 10, 11 und 12 ver-

fügt über mehrere Eingänge und Ausgänge und enthält eine oder mehrere Stufen von Verknüpfungsschaltungen, die z. B. übliche Halbleiterschaltungen sein können. Obwohl die Verknüpfungsnetzwerke In den meisten Fällen In einem solchen Schaltwerk komplex sind und eine Mehrzahl von Stufen umfassen, können sie auch einfach sein und nur aus durchgehenden Leitungen bestehen.

Jedes Verknüpfungsnetzwerk gibt aufgrund jeder bestimmten Kombination von Eingangssignalwerten S eine bestimmte Kombination von Ausgangssignalwerten ab Et. Die Ausgangssignale El, El, EZ sind eigentlich Sätze von Ausgangssignalen (ebenso wie die Eingangssignale S und die Ergebnissignale R jeweils Sätze von Signalen sind), so daß das Symbol El steht für eil, el2 ... el«. In ähnlicher Welse beziehen sich die Symbole Gl, G 2 und G3 auf Sätze von Durchschaltslgnalen, die von den Verknüpfungsnetzwerken geliefert werden. Die den Verknüpfungsnetzwerken zugeführten Eingangssignale sind einerseits die externen Eingangssignale, die als Signalsatz 5 bezeichnet werden, und andererseits Sätze von Rückkopplungssignalen (/1, II, /3) von anderen Verknüpfungsnetzwerken und deren Speichergliedgruppen. In der nachfolgenden Beschreibung bezeichnet der Ausdruck »Satz« jeweils eine Menge, die aus einem oder aus mehreren Elementen bestehen kann.

Zur zeltlichen Ablaufsteuerung sind im erfindungsgemäßen Schaltwerk zwei oder mehr unabhängige Taktsignale erforderlich. Die Ausgangssignale einer Speicherglied-Gruppe, welche durch ein bestimmtes Taktsignal gesteuert werden, können nichi über ein Verknüpfungsnetzwerk auf eine andere Speicherglied-Gruppe gekoppelt werden, die vom gleichen Taktsignal gesteuert wird. Die Ausgangssignaie der Spelcherglled-Gruppe 13 können also nicht In das Verknüpfungsnetzwerk 10 zurückgekoppelt werden. Sie können jedoch in die Verknüpfungsnetzwerke 11 und 12 gekoppelt werden, da bei beiden die angeschlossenen Spelcherglled-Gruppen nicht durch das Taktsignal C1 gesteuert werden.

Eine Möglichkeit zur Verwirklichung dieser Forderung besteht darin, für jedes Segment einen separaten Taktgeber gemäß Darstellung in Flg. 1 vorzusehen. Der Taktsignalzug Cl wird somit in die Spelcherglied-Gruppe 13, der Taktsignalzug C 2 in die Spelcherglled-Gruppe 14 und der Taktsignalzug C 3 in die Spelcherglied-Gruppe 15 geleitet. Jede Gruppe von Speichergliedern wird durch genau einen dieser Taktsignalzüge so gesteuert, daß jedes Speicherglied Lij einer Speichergliedgruppe Li außer dem steuernden Taktsignal Ci zwei weitere Signale empfängt: ein Erregungssignal Eij und ein Durchschaltsignal Gij. Diese drei Signale steuern das Speicherglied so, daß bei einem aktiven Durchschaltsignal und einem aktiven Taktsignal (wobei z. B. »aktiv« = binär 1) das Speicherglied auf den Wert des Erregungssignals geschaltet wird. Wenn entweder das Taktsignal oder das Durchschaltsignal inaktiv sind (d. h. = binär 0) kann das Speicherglied seinen Zustand nicht verändern. Die Taktierung kann auch durch Taktsignale erfolgen, die direkt auf die entsprechenden Speicherglied-Gruppen wirken ohne die Durchschaltsignale Gl, G2, G3 und die zwischengeschobenen UND-Glieder (vgl. Fig. 7).

Die Arbeitsweise des Schaltwerkes wird durch die Taktsignale bestimmt. Wenn das Signal Cl Im Zeltabschnitt 47 (Fig. 2) aktiv (= binär 1) 1st, sind die Signale C2 und C3 beide inaktiv (= binär 0), und die Eingangsund Ausgangssignaie des Verknüpfungsnetzwerkes 10 sind stationär. Es sei angenommen, daß sich die Werte des Satzes von Eingangssignalen S ebenfalls nicht ändern. Das Taktsignal Cl wird zu den Speichergliedern der Gruppe 13 durchgeleitet, wenn der entsprechende Satz von Durchschaltslgnalen G1 auf einem hohen Pegel (aktiv, binär 1) steht. Die Spelcherglleder der Gruppe 13 werden nun auf die Werte des Satzes von Erregungs-Signalen £1 gesetzt. Somit können Spelcherglleder In der Gruppe 13 während der Zelt umgeschaltet werden, In der Cl auf dem oberen Signalpegel steht (= aktiv, binär 1). Die Dauer des Zeitabschnittes 47 braucht nur zum Umschalten der Speicherglieder auszureichen. Die

ίο Signaländerungen In den Speichergliedern laufen durch die Verknüpfungsnetzwerke 11, 12 unmittelbar aufgrund der bestehenden Verbindungen welter. Sie laufen auch durch das Verknüpfungsnetzwerk 16.

Bevor das Taktsignal C2 sich zum oberen Pegel (= aktiv, binär 1) ändern kann, müssen die Ausgangssignale von der Speicherglied-Gruppe 13 die Verknüpfungsnetzwerke 11, 12 vollständig durchlaufen haben. Dieses Intervall zwischen den Impulsen der Taktsignale Cl und C2 Hegt Im Zeitabschnitt 48, der mindestens so lang sein muß wie die Durchlaufzelt durch das Netzwerk 11.

Wenn das Taktsignal C 2 vom unteren zum oberen Signalpegel wechselt, wird der Prozeß mit den Speichergliedern der Gruppe 14 fortgesetzt, und die Erregungssignale El vom Netzwerk 11 werden gespeichert. In ähnlieher Weise wird das Taktsignal C3 auf den hohen Signalpegel gebracht zwecks Einstellung der Speicherglieder in der Gruppe 15. Für den richtigen Betrieb des Schaltwerks müssen somit die Taktsignalimpulse solange dauern, daß die Speicherglieder einwandfrei umgeschaltet werden können, und es muß ein Zeltabschnitt zwischen den aufeinanderfolgenden Taktimpulsen verschiedener Taktsignale liegen, der ausreicht, damit alle Spelcherglled-Änderungsslgnale vollständig durch die betroffenen Verknüpfungsnetzwerke weitergeleitet werden können.

Ein solcher Betrieb erfüllt die Forderungen an ein signalpegelempfindliches System und stellt eine minimale Abhängigkeit vom Umschaltverhalten der Schaltwerks-Bestandteile sicher.
Information fließt in das slgnalpegelempfindllche Schaltwerk als ein Satz von Eingangssignalen 5. Diese Eingangssignale wirken im Schaltwerk aufeinander ein, und zwar über die mit ihnen synchronisierten Taktsignale. Die Taktzeit, in der die Eingangssignale wechseln dürfen, wird festgelegt. Dann werden die Eingangssignale auf die entsprechenden übrigen Verknüpfungsnetzwerke beschränkt. Wenn der Satz von Eingangssignalen 5 z. B. Immer zur Taktzeit Cl wechselt, dann kann er als Eingabe für die in Flg. 1 gezeigten Verknüpfungsnetzwerke 11 oder 12, jedoch nicht als Eingabe für das Netzwerk 10 verwendet werden.

Wenn die externen Eingangssignale insofern asynchron sind, als sie ihren Zustand zu jeder Zeit wechseln können, werden sie im Schaltwerk verarbeitet, indem sie mit Hilfe von Speichergliedern synchronisiert werden.

Jedes Speicherglied empfängt als Eingabe eines der Erregungssignale sowie das zugeordnete Taktsignal. Da ein Speicherglied seinen Zustand nicht verändern kann, wenn sich das Taktsignal auf seinem unterem, Inaktiven Pegel (= binär 0) befindet, ändert sich das Ausgangssignal des Speicherglieds nur während des Zeitabschnitts, in dem das Signal auf seinem oberen, aktiven Pegel (= binär 1) steht. Auch, wenn sich der Satz von Eingangssignalen S während der Zelt ändert, in der das Taktsignal auf seinem oberen Pegel steht, treten keine

Betriebsprobleme auf. Wenn ein Speicherglied, ζ. Β. Ϊ3, seinen Zustand beinahe verändert, könnte es in der Zelt, in der ein Taktimpuls, z. B. Cl, vorhanden ist, einen kurzen Spitzenimpuls abgeben. Dadurch werden jedoch

keine Probleme geschaffen, da das Ausgangssignal dieses Speichergliedes nur wahrend einer anderen Taktzelt Cl, C 3 benutzt wird.

Nach außen abzugebende Ausgangssignale, wie z. B. der Satz von Ergebnissignalen R, schaffen normalerweise nur Probleme, wenn kritische Einschränkungen bezüglich der Abtastzeltpunkte dieser Ausgangssignale vorliegen. Der Einfachheit halber sollten solche zum Ausgang R abzugebenden Signale direkt von den Spelcherglled-Ausgangsslgnalen abhängig sein, die alle durch dasselbe Taktsignal gesteuert werden. So bleiben sie für eine gege- -bene Anzahl von Taktzyklen auf einem gegebenen Wert. ' Aus den Flg. 1 und 2 geht hervor, daß der korrekte Betrieb des Schaltwerks von der Laufzelt (der Verzögerung) der Signale durch die Verknüpfungsnetzwerke 10, 11, 12 abhängt. Diese Verzögerung muß kleiner sein als der entsprechende Zeitabschnitt (48) zwischen aufeinanderfolgenden Taktimpulsen. Wenn er nicht kleiner 1st, können die Spsicherglieder nicht einwandfrei umgeschaltet werden. Diese Zeitabhängigkeit wird ausgeschaltet, wenn man die Möglichkeit der Wiederholung mit einer niedrigeren Taktgeschwindigkeit vorsieht. Die Verwendung längerer Taktimpulse mit einem längeren Zeltabschnitt zwischen den Taktimpulsen verschiedener Taktsignale ergibt eine fehlerfreie Operation bei der Wiederholung. Diese Lösung bietet eine höhere Zuverlässigkeit und reduziert die Anzahl von Wartungsanforderungen wegen nicht gefundener Fehler, sowie die Möglichkeit unvollständiger Prüfung des Umschaltverhaltens von Schaltungsplättchen, die sehr dicht gepackt sind.

Ein Schaltwerk mit einer einseitigen Schaltzeltbegrenzung (nur eine maximale, keine minimale Schaltzelt vorgeschrieben) hat den Vorteil, daß es den Aufbau des Systems mit langsameren Funktionseinheiten gestattet, die sich dann im Laufe der Zelt gegen günstigere Funktionseinheiten mit einer weiterentwickelten Technologie leicht austauschen lassen. Der Übergang von Einzelschaltungen zu hochgradig integrierten Schaltungen erfolgt nur mit der Einschränkung auf eine maximale Schaltfrequenz, bei der die Schaltungen auf einem Halbleiter-Plättchen noch einwandfrei arbeiten. Wenn die Umschaltverzögerungen In der hochgradig integrierten Schaltung anders sind als angenommen wurde, bedeutet das lediglich, daß das Schaltwerk langsamer zu laufen hat. Somit Ist eine Prüfmöglichkeit für zeitliche Grenzbedingungen gegeben. Ein Signalmuster für den ungünstigsten Fall wird z. B. im Schaltwerk umlaufen gelassen, während die Taktgeschwindigkeit langsam erhöht wird. Wenn zum ersten Mal ein Fehler ermittelt wird, wird entweder die Taktgeschwindigkeit auf zuverlässigen Betrieb eingestellt, oder die ausgefallene Einheit wird durch eine Einheit ersetzt, die bei der geforderten Taktgeschwindigkcit noch zuverlässig arbeitet.

Ein wichtiges Ziel des in Flg. 1 gezeigten Schaltwerks besteht darin, es von Umschalteigenschaften (Wechselstromverhalten) seiner Bestandteile unabhängig zu machen. Zu diesem Zweck sind die Speicherelemente in einem solchen Schaltwerk signalpegelempflndllche Elemente, bei denen keine zufallsabhängigen Schaltsltuatlonen entstehen können. Schaltungen, die diese Forderungen erfüllen, werden als getaktete gleichstromgesteuerte Speicherglieder bezeichnet. Ein solches Speicherglied kennt zwei Arten von Eingangssignalen: Dateneingangssignale und Taktsignale. Wenn sich das Taktsignal in einem bestimmten Zustand befindet, z. B. binär 0, dann kann das Dateneingangssignal den Zustand des Speicherglieds nicht verändern. Wenn jedoch das Takteingangsslgnal für ein Speicherglied sich in dem anderen Zustand,

d. h. Im binären Eins-Zustand befindet, stellt das Datenelngangsslgnal dieses Spelchcrglled so ein, als ob ein Gleichstromsignal angelegt wäre.

Solche getakten gleichstromgesteuerten Speicherglieder gibt es z. B. als Binärwert-Halteschaltung, ausgeführt mit NAND-Gliedern (NAND = Invertierte UND-Funktion), In F i g. 3 und als Halbleiter-Verknüpfungsschaltung In Fig. 4. In Fig. 3 1st bei 17 der eigentliche Speicherteil des Speichergliedes gezeigt. Flg. 3 verwendet die

ίο NAND-Glieder 18, 19 und die Inverterschaltung 20. Die äquivalente Transistorschaltung in F i g. 4 umfaßt die ' Translstorlnverter 21, 22, 23, die als Verknüpfungsschaltung angeordnet sind, wobei die Transistoren 21 und 23 in den Rückkopplungszweigen der Speicherschaltung angeordnet sind.

Die Blnärwert-Halteschaltung empfängt als Eingangssignale die Signale E und C und liefert als einziges Ausgangssignal das mit L bezeichnete Signal. Wenn im Betrieb das Taktsignal C auf binär 0 steht, kann die Schaltung (das Speicherglied) Ihren Schaltzustand nicht verändern. Befindet sich das Signal C jedoch auf binär 1, wird der Schaltzustand der Schaltung auf den Wert des Erregungs-Elngangssignals E gesetzt (der Binärwert wird dann »gehalten«).

Unter normalen Betriebsbedingungen 1st das In FI g. 5 dargestellte Taktsignal C auf binär 0 (für die Beschreibung wird hierfür der niedrigere von zwei Spannungspegeln angenommen) während der Zeit. In der sich das Erregungssignal E ändern kann. Hält man das Signal C auf binär 0, so wird dadurch verhindert, daß eine Änderung des Erregungssignals E direkt den Internen Zustand des Speichergliedes verändert. Ein Taktimpuls C tritt normalerweise in Form einer binären 1 auf, nachdem sich das Erregungssignal E entweder auf binär 1 oder auf binär 0 stabilisiert hat. Das Speicherglied 17 wird erst dann auf den neuen Wert des Erregungssignals E umgeschaltet, wenn der Taktimpuls C erscheint. Die richtige Umschaltung des Spelcherglledes hängt daher nicht von der Anstiegs- oder Abfallzelt des Taktimpulses sondern nur davon ab, daß der Taktimpuls lange genug dauert, um das Speicherglied einwandfrei in einen stabilen Zustand umzuschalten.

Das Signalmuster der Flg. 5 zeigt, daß willkürliche Änderungen des Erregungssignals den Schaltzustand des Speichergliedes nicht fälschlicherweise beeinflussen. Die willkürliche Änderung des Erregungssignals E bei 24 verändert den Schaltzustand des Speichergliedes (dargestellt durch das Ausgangssignal L) nicht. Außerdem führen unzureichend geformte Taktimpulse C wie das Signal bei 25, nicht zu einer falschen Umschaltung des Speichergliedes. Diese Merkmale der Blnärwert-Halteschaltung werden für das In Fl g. 1 gezeigte Schaltwerk ausgenutzt. In Fig. 6 ist ein anderes SpeicnergHed gezeigt, das als Folgeschaltung in einem slgnalpegelempfindlichen Schaltwerk verwendet werden kann. Hierbei handelt es sich um ein getaktetes Setz-ZRückstell-Spelcherglied (getaktetes RS-Flipflop), In welchem der eigentliche Speicherteil bei 26 gezeigt ist. Er empfängt seine Eingangssignale von den NAND-Gliedern 27, 28, die mit den Setz- und Rückstelleingängen und mit einer Taktsignalleltung bei C verbunden sind. Das den Schaltzustand anzeigende Ausgangssigna! wird bei L geliefert.

Eine charakteristische Eigenschaft des beschriebenen Schaltwerks besteht darin, daß der Zustand aller Spelcherglleder dynamisch überwacht werden kann. Dadurch werden besondere Prüfanschlüsse überflüssig, alle Phasen der Fehlersuche vereinfacht und deshalb eine einzige Standard-Anschlußstelle für Bedienung und Wartung

geschaffen. Zu diesem Zweck 1st für jedes Spelcherglled in jeder Speicherglied-Gruppe des Schaltwerks eine Zusatzschaltung vorgesehen, die es gestattet, die Speicherglieder als Stufen eines Schieberegisters zu betreiben, wobei die Schieberegistersteuerungen von den Schaltwerks-Taktsignalen und die Eingabe-Ausgabe des Schieberegisters von der Schaltwerks-Eingabe-Ausgabe unabhängig sind. Diese Schaltungsanordnung wird hier als Kombinations-Schieberegister bezeichnet. Alle derartigen Kombinations-Schieberegister Innerhalb eines gegebenen Schaltungsplättchens, Bausteines, usw., sind zu einem oder mehreren Gesamt-Schleberegistern zusammengeschaltet. Für jedes Schieberegister sind ein Dateneingang und ein Datenausgang sowie Steuereingänge an den Anschlüssen der betreffenden Schaltungseinheit vorgesehen.

Wenn man die sonst separaten Speicherglieder zu Schieberegistern kombiniert, erhält man folgende Vorteile: Die allgemeine Möglichkeit, den Schaltwerkstaktgeber zu stoppen, den Inhalt aller Speicherglieder auszuschieben und neue Werte in alle Speicherglieder einzuschieben. Diese Möglichkeit wird als Einschieben/Ausschieben bezeichnet. Bei der Prüfung der Funktionseinheit wird die Glelchstromprüfung von der sequentiellen Prüfung auf die Kombinationsprüfung reduziert, die wesentlich einfacher und wirkungsvoller 1st. Das Einschiebe-/ Ausschlebe-Verfahren ermöglicht außerdem günstige und effektive Prüfungen des Umschaltverhaltens. Es erlaubt eine genaue Diagnose sowohl von Konstrukiionsals auch Bauteilfehlern zur Schaltwerksverbesserung, für Endprüfungen sowie für spätere Fehlersuche. Die Schieberegister lassen sich auch für Systemfunktionen wie Konsolanschluß, Systemrückstellung und Wiederanlaufpunkt-Festlegung verwenden.

Die größten Vorteile des vorliegenden Schaltwerks liegen im Prüfungsbereich. Prüfverfahren für Gleichstrom- und Umschalt-fWechselstrom-yVerhalten werden weiter unten allgemein beschrieben.

Bisher waren Schaltungen auf einem Halbleiterplättchen einfach genug, um ausführliche Prüfungen des Gleichstrom- und Umschaltverhaltens auszuführen und damit das richtige Arbeiten der Schaltung und des Bauelementes sicherzustellen. Die nachfolgende Prüfung auf dem Modul oder der Karte konzentrierte sich auf den richtigen Gleichstrombetrieb. Dabei wurde geprüft, ob die Schaltungen richtig miteinander verbunden waren und nicht etwa durch einen Herstellungsschritt nachteilig beeinflußt wurden. Bei der fortschreitenden Integration in immer größerem Maßstab, bei der ein Plättchen 300 bis 500 Schaltungen enthält, ist jedoch eine genaue Prüfung des Umschaltverfahrens (Wechselstromeigenschaften) nicht langer möglich und die Gleichstromprüfung aufgrund der Komplexität der zu prüfenden Funktionseinheit und der wesentlichen Änderung des Verhältnisses zwischen Anschlußstiften und Schaltungen auf dem Plättchen extrem schwierig. Die automatische Erzeugung von Prüfmustern für Verknüpfungsnetzwerke (die nicht speichern) ist bekanntlich wesentlich einfacher als die Erzeugung von Prüfmustern für komplizierte Folgeschaltungen (Schaltwerke), die auch speichern. Somit müssen die Folgeschaltungen, wie z.B. die internen Speicherschaltungen des allgemeinen Schaltwerks, auf eine Form reduziert werden, die es gestattet, dieselbe Art von Prüfmustererzeugung wie für die reinen Verknüpfungsschaltungen anzuwenden. Durch Einschluß zusätzlicher Schaltungen zur wahlweisen Kombination der einzelnen Speicherglieder in Schieberegisterschaltungen wird dieses Ziel erreicht.

In Fi g. 7 ist ein Schaltwerk mit zwei Taktsignalen und zwei Sätzen von Schieberegister-Speichergliedern gezeigt. Die Verknüpfungsnetzwerke 30, 31, 32 sind von derselben Art wie die im Zusammenhang mit FI g. 1 beschrlebenen. Sie empfangen die Sätze von Eingangssignalen S sowie die von den Speicherglied-Gruppen 33, 34 gelieferten Rückkopplungssignale. Die Verknüpfungsnetzwerke 30, 31 liefern je einen Satz von Erregungssignalen El, El und einen Satz von Durchschaltsignalen Gl, Gl. Durch die UND-Glieder 35, 36 werden die Systemtaktsignale Cl, Cl an die Speicherglled-Gruppen 33, 34 geleitet.

Die Speicherglled-Gruppen 33, 34 unterscheiden sich von den in Flg. 1 gezeigten Insofern, als sie zu Schieberegistern verbunden sind. Eines der Schleberegister-Speicherglieder ist symbolisch in Fi g. 8 dargestellt. Es enthält zwei verschiedene Spelcherglleder 37, 38. Das Speicherglied 37 ist dasselbe wie die In Flg. 1 verwendeten Spelcherglleder, die in einer Ausführungsform In FI g. 3 gezeigt sind. Ein jedes solches Speicherglied empfängt als Eingangssignale ein Erregungssignal E und ein Taktsignal C, und liefert ein Ausgangssignal mit der Bezeichnung L.

Das Spelcherglled 38 stellt die zusätzliche Schaltung dar, mit der die Kombination zu einem Schieberegister möglich wird. Es hat einen separaten Eingang U, einen separaten Ausgang V und Schlebesteueranschlüsse A und

B. Die Verwirklichung des Schiebereglster-Spelcherglledes mit NAND-Gliedern 1st in Fig. 9 gezeigt.

Das Spelcherglled 37, welches dasselbe 1st wie das in Fig. 3 gezeigte, 1st gestrichelt dargestellt. Der zusätzliche Eingang U wird durch die NAND-Glieder 39, 40 und das Inverter-Glied 41 gebildet. Diese Schaltung nimmt auch den ersten Schiebesteueranschluß A auf. Von den NAND-Gliedern 39, 40 erfolgt die Kopplung zum Spelcherglied 37. An den Ausgängen des Speichergliedes 37 ist ein zweites Spelcherglled vorgesehen, das die Selbsthalte-Speicherschaltung 42 und die NAND-Glieder 43, 44 umfaßt, welche mit den Ausgängen des Speichergliedes 37 sowie mit dem zweiten Schiebesteueranschluß B verbunden sind.

Die Schaltung 42 wirkt als Zwischenspeicher während des Einschiebens und Ausschiebens. Diese Anordnungen werden zum Verschieben eines jeden gewünschten Musters von Einsen und Nullen in die Binärwert-Halteschaltung 37 verwendet. Die Muster werden dann als Eingabewerte für die Verknüpfungsnetzwerke benutzt. Die Ausgangssignale der Schaltung 37 werden in die Speicherschaltung 42 getaktet und unter Steuerung des Schlebesignales B zur Prüfung und Messung ausgeschoben.

Jede der in Fi g. 7 gezeigten Speicherglled-Gruppen 33, 34 enthält mehrere der in F! g. 9 gezeigten Stufen. Diese Stufen sind in Serie so miteinander verbunden, daß einer der !/-Eingänge (Fig. 9) die Eingangsleitung 45 (Fig. 7) bildet. Der A -Schiebetakt wird an die erste Schaltung (z.B. Schaltung 37) aller Speicherglieder (Stufen) der Gruppe angelegt. In ähnlicher Weise wird der .B-Schiebetakt an die zweite Schaltung eines jeden Speichergliedes der Gruppe angelegt. Der F-Ausgang der Schaltung 42 (Fig. 9) der ersten Stufe wird mit dem iZ-Eingang der nächstfolgenden Stufe verbunden, usw., bis zur letzten Stufe des gesamten Registers, deren F-Ausgang das Äquivalent der Ausgangsleitung 46 der in Fi g. 7 gezeigten Anordnung ist. Die Schieberegister-Speicherglieder sind daher mit einem Eingang, einem Ausgang und zwei Schiebetakt-Anschlüssen zu einem Schieberegister verbunden.
Um zu zeigen, wie das Verknüpfungsnetzwerk 30 der

Fig. 7 geprüft vsrden kann, wird angenommen, daß ein bestimmtes Prüfmuster binärer Einsen und Nullen in die Speicherglied-Gruppen 33 und 34 eingeschoben wird unter der Steuerung der Schlebetakte A und B. Ein Prüfmuster wird auch an die S'chaltwerkselngänge S angelegt. Nach einer für den Durchlauf der Signale durch das Schieberegister 34 ausreichenden Zeit wird der Takt Cl εο lange eingeschaltet, daß der Satz von Erregungssignalen £1, die durch die Durchschaltslgnale Gl in die SpelchergUed-Gruppe 33 geleitet werden, gespeichert werden kann. Das Muster in der Spelcherglled-Gruppe 33 wird durch die Leitung 46 ausgeschoben und mit dem als Antwort erwarteten Muster verglichen.

Um das Verknüpfungsnetzwerk 31 zu prüfen, wird dasselbe Verfahren angewandt, jedoch wird die Antwort aus der Spelcherglled-Gruppe 34 ausgeschoben. Um das Verknüpfungsnetzwerk 32 zu prüfen, wird ein Prüfmuster in die Speicherglied-Gruppen 33, 34 eingeschoben und das Ergebnis von den Ausgängen R abgenommen. Um die Schieberegisteranordnung zu prüfen, wird eine kurze Folge von binären Einsen und Nullen durchgeschoben. Man kann auch beide Schiebetakte A und B gleichzeitig anlegen. Das Ergebnis am Schieberegisterausgang auf der Leitung 46 wird überwacht, während der Schieberegistereingang auf der Leitung 45 zwischen binär 1 und 0 abgewechselt wird.

Eine Unterteilung der In Fig. 7 gezeigten allgemeinen Struktur resultiert in der Struktur einer Funktionseinheit, die genauso geprüft werden kann. Alle Verknüpfungsglieder werden mit Kombinationsprüfungen getestet durch Anlegen entsprechender Prüfmuster an die Eingangssätze S und die Schieberegistereingänge und deren serielle Verschiebung In die Schieberegister. Die Ausgabemuster erhält man von den Ergebnisausgängen R oder durch Ausschieben der Bitmuster aus den Speicherglledem. Dasselbe Prüfverfahren läßt sich ungeachtet der Packungsstufe, also für Halblelter-Plättchen, Module, Karten und ganze Systeme anwenden.

In Flg. 10 sind drei Speicherglieder SO, 51, 52 der symbolisch in Flg. 8 gezeigten Art auf einem Halbleiter-Plättchen 53 kombiniert. Jedes der Speicherglieder (Stufen) 1st mit den Schiebesteueranschlüssen A und B (54, 55) verbunden. Das Eingabemuster wird der ersten dieser Stufen (50) durch den Eingang 56 zugeführt. Die einzelnen Stufen (Speicherglieder) werden gemäß der obigen Beschreibung im Zusammenhang mit den Fig. 7 und 9 so miteinander verbunden, daß man die Ausgangssignale am Anschluß 57 erhält.

In Fig. 11 sind vier solche Halbleiter-Plättchen, wie sie In Flg. 10 gezeigt sind, auf einer Karte kombiniert und mit 60, 61, 62, 63 bezeichnet. Die Schlebestersrsignale A und B sind durch die Leitungen 64, 65 mit jedem der Plättchen 60 bis 63 verbunden. Das Eingabemuster wird an das erste Plättchen (60) über die Leitung 66 geliefert, und die Ausgabe der In Serie verbundenen Plättchen 60 bis 63 von der Leitung 67 abgenommen.

Obwohl die Funktionseinheitenanordnung der Erfindung eine leichte Gleichstromprüfung des Schaltwerks vorsieht, hat sie auch den Vorteil, das System relativ unabhängig vom Umschalt- bzw. Wechselstromverhalten der einzelnen Schaltungen zu machen. Das läßt sich leicht erkennen, wenn man berücksichtigt, daß beim Auftreten eines Impulses im Taktsignal Cl einige der Spelcherglleder in der Gruppe 33 (Fig. 7) Ihren Zustand aufgrund von Erregungssignalen El und Durchschalt-Signalen G1 verändern können. Die In der Speicherglied-Gruppe 33 resultierenden Änderungen müssen durch das Verknüpfungsnetzwerk 31 laufen. Die Erregungssignale ET. und die Durchschaltslgnale Gl müßten stabilisiert sein, bevor im Taktsignal C2 ein Impuls auftritt. Somit müssen die Signale der Speicherglied-Gruppe 33 das Verknüpfungsnetzwerk 31 während des Intervalles zwischen dem Anfang eines Impulses im Taktsignal Cl und dem Anfang eines Impulses Im Taktsignal C2 vollständig durchlaufen. Außerdem müssen die Signale der Spelcherglled-Gruppe 34 vollständig durch das Verknüpfungsnetzwerk 30 laufen, während der Zelt zwischen dem Anfang eines Impulses im Taktsignal C 2 und dem Anfang eines Impulses Im Taktsignal Cl.

Daraus geht hervor, daß die einzige Anforderung an das Umschaltverhalten dieser Anordnung darin besteht, daß die ungünstigsten Gesamtverzögerungen durch die Netzwerke 30, 31 kleiner sein müssen als bestimmte bekannte Werte. Die einzelnen Anstiegs-, Abfall- oder Mindestverzögerungszelten einer Schaltung brauchen nicht mehr beeinflußt oder geprüft zu werden. Es muß lediglich eile maximale Schaltungsverzögerung festgestellt und geprüft werden. Nur die Gesamtverzögerungen über die Datenwege vom Eingang zum Ausgang der Netzwerke 30 und 31 müssen gemessen werden.

Eine erste Methode, solche Verzögerungen zu messen, besteht darin, daß man automatisch alle Verzögerungswege auswertet uno Prüfungen für sie durchführt. Dazu muß ein sehr wirksamer Algorithmus entwickelt werden.

Eine andere Möglichkeit, solche Verzögerungen zu messen, besteht darin, einige Grund-Prüfmuster durch das Schaltwerk umlaufen zu lassen, so daß sie den Verzögerungsweg für den ungünstigsten Fall prüfen. Mit dem Schieberegister kann man ein Anfangsbitmuster einsetzen und das Endbitmuster nach einer Anzahl von abgeschlossenen Zyklen überprüfen.

Beide Lösungsmöglichkelten gestatten eine Grenzwertprüfung. Da die Verzögerungszelt an der Zelt zwischen den Taktimpulsen gemessen wird, läßt man den Taktgeber während der Prüfung schneller als normal laufen, um einen Sicherheitsgrenzwert wahrend des echten Systembetriebes sicherzustellen.

Die in den Flg. 8 und 9 gezeigten Speicherglled-Stufen arbeiten so, daß der Teil 37 In Fig. 8 wie eine Binärwert-Halteschaltung, die Im Zusammenhang mit Flg. 3 beschrieben wurde, arbeitet, solange die Schiebesteuersignale A und B beide auf ihrem unteren Signalpegel oder binär 0 stehen. Die Anschlüsse U und V sind Eingang bzw. Ausgang für das Schieberegister. Beim Betrieb als Schieberegister werden Daten von der vorhergehenden Stufe durch einen Impuls des A -Schiebesignals In die Binärwert-Halteschaltung eingegeben. Nachdem das Schiebesignal A wieder auf binär 0 zurückgekehrt ist, transferiert das ß-Schiebeslgnal die Daten In die bei 42 mit dem Ausgangsanschluß V verbundene Ausgabe-Speicherschaltung. Somit dürfen die Schiebesignale A und B nie gleichzeitig auf binär 1 stehen, wenn das Schieberegister richtig arbeiten soll.

Wenn die in Flg. 3 gezeigte Binärwert-Halteschaltung so verändert wird, daß sie die Schiebemöglichkeit einschließt, ist ein zusätzlicher Steuereingang und eine zweite Speicherschaltung als Zwischenspeicher erforderlich. Gegenüber dem Grund-Speicherglied von Flg. 3 Ist die in Flg. 9 gezeigte Anordnung ungefähr zwei- bis dreimal so aufwendig. Die Schiebeschaltungen werden während dem normalen Schaltwerksbetrieb nicht benutzt. Die Verbindung solcher Spelcherglledstufen zu einer Schieberegister-Schaltung erfordert vier zusätzliche Eingabe-/Ausgabeanschlüsse (A, B, U, V) auf jeder Pakkungsstufe.

Bei einem erfindungsgemäßen Schaltwerk 1st auch die

optimale Benutzung der Schieberegister-Speicherglieder möglich, wenn ein Verknüpfungsnetzwerk sehr einfach bzw. trivial ist. Nach Darstellung in Fig. 12 ist der Satz von Eingängen S in Untersätze Xl und Xl für die Verknüpfuugsnetzwerke 70 und 71 unterteilt. Jedes dieser Netzwerke liefert einen Satz -■ on Erregungssignalen E1 bzw. El und einen Satz von Durchschaltsignalen Gl bzw. G 2. Die Erregungssignale werden direkt an die entsprechenden Speicherglied-Gruppen 72, 73 unter Steuerung der Takt- und Durchschaltsignale angelegt. Das Taktsignal Cl steuert die Gruppe 72 durch das UND-Glied 74, welches auch die Durchschaltsignale Gl empfängt. Entsprechend wird die Speicherglied-Gruppe 73 durch den Taktsignalzug Cl über das UND-Glied 75 gesteuert, welches auch die Durchschaltsignale Gl empfängt. Die Ausgänge der Speicherglied-Gruppen 72, 73 sind mit den Verknüpfungsnetzwerken 71 bzw. 70 durch die Verbindungen 76 bzw. 77 kreuzgekoppelt. Soweit sind Organisation und Aufbau des Schaltwerks dieselben, wie sie in Zusammenhang mit den F i g. 1 und 7 beschrieben wurden.

Wenn nun angenommen wird, daß die Verknüpfungsnetzwerke vor den Speicherglied-Gruppen 78, 79 einfach, d. h. trivial, sind, dann genügt es, für jedes der Speicherglieder dieser Gruppen 78 und 79 lediglich die zweite Speicherschaltung der in Fi g. 9 gezeigten Art zu verwenden. Die Speicherglied-Gruppe 78 wird darstellungsgemäß entweder durch den Taktsignalzug Cl oder alternativ beim Einschieben/Ausschieben durch das Schiebesignal B gesteuert. Entsprechend wird die Speicherglied-Gruppe 79 durch den Taktsignalzug Cl oder während dem Einschieben/Ausschieben durch das Schiebesignal B gesteuert. Während dem Einschieben/Ausschieben werden die Speicherglied-Gruppen 72, 73 beide durch das Schiebesignal A gesteuert. Die Speicherglied-Gruppen 78, 79 sind mit dem Ausgabe-Verknüpfungsnetzwerk 80 verbunden, welches auch mit den Ausgängen der Speicherglied-Gruppen 72, 73 und dem Schaltwerkseingang 5 verbunden ist. Das Ergebnissignal R wird durch das Netzwerk 80 geliefert und dient zum Ansteuern anderer Funktionseinheiten.

In der einfachsten Form enthält ein Schaltwerk gemäß Darstellung in Fig. 13 ein Verknüpfungsnetzwerk 86, welches den Satz S von Eingangssignalen empfängt und je einen Satz von Erregungssignalen £1 sowie Durchschaltsignalen Gl liefert. Die Speicherglied-Gruppe 81 wird durch den Taktsignalzug Cl über das UND-Glied 82 gesteuert. Die zweite Speicherglied-Gruppe 83 folgt einer einfachen, d. h. trivialen Verknüpfungsschaltung; vom Satz 81 zum Satz 83 ist eine direkte Kopplung 84 vorgesehen. Die Speicherglied-Gruppe 83 wird durch den Taktsignalzug C 2 so gesteuert, daß die Speicherglieder In ihr auf die durch den Signalsatz der Eingangsleitungen 84 bestimmten Werte gesetzt werden. Die Ausgangssignale der Gruppe 83 werden an das Ausgabe-Verknüpfungsnetzwerk 87 angelegt, das auch die Ausgangssignale der Speicherglied-Gruppe 81 sowie die Eingabesignale 5 empfängt. Das Netzwerk 87 liefert das Ergebnis R. Die Ausgänge der Speicherglied-Gruppe 83 sind durch die Verbindung 85 mit den Eingängen des Verknüpfungsnetzwerks 86 gekoppelt. Während dem Einschieben/Ausschieben wird der Betrieb der Speicherglied-Gruppe 81 vom Schiebesignal A und der Spelcherglled-Gruppe 83 vom Signal B gesteuert. Beim Betreiben der in Flg. 13 gezeigten Anordnung müssen die Taktimpulszüge denselben Forderungen nachkommen, die oben beschrieben wurden. Nach Darstellung in Fig. 14 überlappen sich die Impulse der Taktsignalzüge Cl und C 2 nicht. Ein Minimum an Zelt sollte zwischen dem Abfall des Signals Cl und dem Anstieg des Signals C2 verstreichen. Zwischen dem Abfallen des Taktsignalzuges C 2 und dem Beginn des nächsten Anstiegs des Taktsignalzuges Cl muß mindestens die Durchlaufzeit durch das Verknüpfungsnetzwerk 86 und die Speicherglled-Gruppe 83 vergehen.

Mit der In den Flg. 12 und 13 gezeigten Anordnung lassen sich die Schieberegister-Speicherglieder besser ausnutzen, die nach Darstellung in Flg. 9 aus je zwei Cpeicherschaltungen bestehen, wobei der Ausgang einer jeden ersten Speicherschaltung mit der entsprechenden zweiten Speicherschaltung gekoppelt 1st. Die zweiten Spelcherschaltungen sind bei der zuletzt beschriebenen Ausführungsform zur Benutzung als separate Speicherglied-Gruppe 78 und 79 in Flg. 12 und 83 in Fig. 13 geschaltet. Diese zweiten Speicherschaltungen dienen effektiv einmal als Folgeschaltungen für das Schaltwerk selbst, und zum anderen als Zugriffsschaltungen bei Einschiebe-/Ausschlebe-Operationen.

Der wichtigste Vorteil der beschriebenen Schaltwerke besteht in der Möglichkeit der dynamischen Messung von Teilschaltungen, die innerhalb eines bestimmten Schaltungspaketes »vergraben«, d. h. ohne eigenen Anschluß sind. Mit der vorliegenden Erfindung kann der Wartungstechniker bei der Fehlersuche an der Maschine den Schaltzustand eines jeden einzelnen Spelcherglledes im Schaltwerk überprüfen, und zwar für jeden Zyklus, in dem er alle Daten aus den Speichergliedern auf ein Bildschirmgerät ausschiebt. Der Zustand des Systems wird nicht gestört, sofern die Daten auch wieder in die Speicherglieder in derselben Reihenfolge eingeschoben werden, wie sie ausgeschoben wurden. Somit wird der Zustand aller Speicherglleder nach jedem Taktsignal geprüft.

Da man die Möglichkeit hat, den Zustand aller Speicherglleder zu überprüfen, werden keine besonderen Prüfanschlüsse mehr benötigt, und der Schaltungskonstrukteur kann die Schaltung so dicht wie möglich pakken, ohne zusätzliche Eingabe-/Ausgabeleitungen für den Wartungstechniker vorsehen zu müssen. Mit der Möglichkeit, jedes Speicherglied in einem Schaltwerk nach jedem Taktsignal zu prüfen, kann jeder auftretende Fehler auf ein bestimmtes Verknüpfungsnetzwerk eingeengt werden, zu dessen Ein- und Ausgängen man Zugang hat.

Mit den vier zur Verwirklichung der Schieberegister-Funktion erforderlichen zusätzlichen Anschlüssen wird eine Standard-Schnittstelle geschaffen, die eine größere Beweglichkeit für den Konstrukteur und für die Arbelt an Bedienungs- und Wartungskonsolen ermöglicht. Die Konsolen sind austauschbar, ohne daß das System In irgendeiner Weise verändert werden müßte. Diese Steuerungen ermöglichen auch Fehlersuchoperationen unter Steuerung eines anderen Prozessors oder Prüfgerätes und erlauben auch Funktionen wie Rückstellung, Initialisierung und Fehleraufzeichnung mit Hilfe der Schieberegister.

Hierzu 5 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Schaltwerk zur digitalen Durchführung von arithmetischen und logischen Operationen mit einer Mehrzahl von kombinatorischen Verknüpfungsnetzwerken, die bestimmte arithmetische und logische Funktionen ausführen, deren jedes aufgrund vorliegender Eingangssignale einen Satz von Ausgangssignalen an entsprechenden Ausgängen über ZwI-schenspeicher abgibt, die ihrerseits gegebenenfalls mit weiteren Verknüpfungsnetzwerken verbunden sind, dadurch gekennzeichnet, daß mehrere jeweils aus Verknüpfungsnetzwerk (z.B. 10, Flg. 1) und daran angeschlossenem statischem Zwischenspeicher (z. B. 13) bestehende Verarbeitungsgruppen (z. B. 10, 13) vorgesehen sind, wobei die Zwischenspeicher mit je Verarbeitungsgruppe unterscniedlichen, sich nicht überlappenden Taktsignalen (Cl, C 2, C3), deren Intervalle (z.B. 48, Flg.2) zwischen den Impulsen ,verschiedener Taktsignale mindestens so lang sind §wie die längste mögliche Laufzeit einer Eingangssi-Ignaländerung durch irgendeines der Verknüpfungsnetzwerke (10, 11, 12), angesteuert werden, so daß ferner die statischen Zwischenspeicher (z. B. 13) die von dem eigenen Verknüpfungsnetzwerk (z. B. 10) abgegebenen Zwischensignale (z.B. £1) zu dem durch die Taktsignale (z. B. Cl) bestimmten Zeitpunkt für die Dauer einer Taktperlode aufnehmen, und daß sie dann diese Zwischensignale an die Verknüpfungsnetzwerke (z.B. 10 und 12) der anderen Verarbeitungsgruppen (z. B. 11, 14; 12, 15) sowie an ein allen Verarbeitungsgruppen gemeinsames Verknüpfungsnetzwerk (16) abgeben, das an seinem Ausgang (R) das Verarbeitungsergebnis ausgibt, wobei alle Verknüpfungsnetzwerke auch mit einem gemeinsamen Eingang (S) verbunden sind, über den die Eingangssignale anlegbar sind.

2. Schaltwerk nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eines der Verknüpfungsnetzwerke (z. B. 10; Fig. 1) an entsprechenden Ausgängen zusätzlich einen Satz von Durchschaltsignalen (Gl) abgibt, und daß eine Torschaltungsanordnung (U) zwischen dem Verknüpfungsnetzwerk und dem zugeordneten statischen Zwischenspeicher (ζ. Β 13) vorgesehen 1st, derart, daß bei Vorliegen eines Taktimpulses nur diejenigen Zwischenslgnalwerte eingespeichert werden, deren zugehöriges Durchschaltslgnal (Gl) einen bestimmten Binärwert hat.

3. Schaltwerk nach einem oder beiden der Ansprüehe 1 und 2, dadurch gekennzeichnet, daß die statischen Zwischenspeicher (13,14, 15) bistabile Speicherschaltungen aufweisen mit einem Dateneingang (E) und einem Takteingang (C), und daß bei Auftreten eines Taktimpulses (z. B. Cl) die bistabile Speicherschaltung jeweils den Binärzustand annimmt, der dem am Dateneingang (E) vorliegenden Binärwert des Datensignals entspricht (Fig. 3; Flg. 4).

4. Schaltwerk nach einem oder beiden der Ansprüche 1 und 2, dadurch gekennzeichnet, daß die statisehen Zwischenspeicher (13,14, 15) bistabile Speicherschaltungen aufweisen mit einem Setz-Datenelngang, einem Rückstell-Dateneingang und einem Takteingang (C), und daß bei Auftreten eines Taktimpulses (z.B. Cl) die bistabile Speicherschaltung den einen oder anderen Binärzustand annimmt, je nachdem, ob das Signal am Setz-Dateneingang oder am Rückstell-Dateneingang den Signalpegel-Binärwert aufweist, der den Aktivzustand des Signals darstellt (Fig. 6).

5. Schaltwerk nach einein oder beiden der Ansprüche 1 und 2, dadurch gekennzeichnet, daß jeder statische Zwischenspeicher (z. B. 33) Schaltungstelle aufweist, die ihm die Eigenschaften einer Schieberegisterstufe geben, und daß er mittels dieser Schaltungstelle Daten aufnehmen und abgeben kann, unabhängig vom zugeordneten Taktsignal (z. B. Cl) und unabhängig von seinem Eingang, der vom zugeordneten Verknüpfungsnetzwerk (z. B. 30) ein Zwischensignal aufnimmt (Fig. T).

6. Schaltwerk nach einem oder beiden der Ansprüche 1 und 2, dadurch gekennzeichnet, daß jeder statische Zwischenspeicher aufweist:

a) eine erste bistabile Speicherschaltung (37; Flg. 8 und 9) mit einem Zwlschenslgnaleingang (E), der mit einem entsprechenden Ausgang des zugeordneten Verknüpfungsnetzwerks verbunden ist, und einem zugehörigen Taktsignaleingang (C); einem Schiebedateneingang (U) und einem zugehörigen Steuereingang (A) für ein erstes Schiebesteuersignal; sowie einem Ausgabesignalausgang (L);

b) e.'ne zweite bistabile Speicherschaltung mit Übertragungsverbindungen zur ersten bistabilen Speicherschaltung und einem zugehörigen Steuereingang (B) für ein zweites Schiebesteuersignal; sowie einem Schiebedatenausgang (V);

das Ganze derart, daß ein Binärwert entweder über den Zwlschenslgnaleingang (E) bei Auftreten eines Taktimpulses (C) oder über den Schiebedateneingang (U) bei Auftreten eines Impulses des ersten Schiebesteuersignals in die erste bistabile Speicherschaltung eingegeben wird und dann am Ausgabesignalausgang (L) vorliegt; und daß bei Auftreten eines Impulses des zweiten Schlebesteuersignals der Binärwert von der ersten In die zweite bistabile Speicherschaltung übertragen wird und dann am Schiebedatenausgang (V) vorliegt.

7. Schaltwerk nach einem oder mehreren der Ansprüche 1 und 2, dadurch gekennzeichnet, daß alle Speicherglieder (50, 51, 52) eines statischen Zwischenspeichers zu einem Schieberegister, das nur einen Schiebeeingang (z. B. 56; Flg. 10) und einen Schiebeausgang (z. B. 57) hat, hlntereinandergeschaltet sind, derart, daß Daten entweder von den Verknüpfungsnetzwerken aufgrund von Taktsignalen (auf den Eingängen 54 und 55) oder durch Einschieben vom Schiebeeingang (z. B. 56) her aufgrund von Schiebesteuersignalen In die Speicherglieder eingegeben werden können, und daß die in den Speichergliedern enthaltenen Daten bei einem Ausschiebevorgang aufgrund von Schiebesteuersignalen am Schiebeausgang (z. B. 57) abgenommen werden können.