DE2353258A1 - Datenverarbeitungssystem - Google Patents
DatenverarbeitungssystemInfo
- Publication number
- DE2353258A1 DE2353258A1 DE19732353258 DE2353258A DE2353258A1 DE 2353258 A1 DE2353258 A1 DE 2353258A1 DE 19732353258 DE19732353258 DE 19732353258 DE 2353258 A DE2353258 A DE 2353258A DE 2353258 A1 DE2353258 A1 DE 2353258A1
- Authority
- DE
- Germany
- Prior art keywords
- command
- register
- data processing
- processing system
- commands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
Description
Amdahl Corporation,
Sunnyvale, Kalif. (V.St.A.)
Sunnyvale, Kalif. (V.St.A.)
Datenverarbeitungssystem.
Für diese Anmeldung wird die Priorität aus der entsprechenden US-Anmeldung Serial No. 302 221 vom 30. Oktober 1972 in
Anspruch, genommen.
Die Erfindung bezieht sich auf befehlsgesteuerte Digitalrechner und ist insbesondere auf die Systemrangordnung
und die Befehlsleitung in einem Geschwindigkeits-DatenverarbeitungBsystem,
sowie auf ein entsprechendes Verfahren zur Datenverarbeitung gerichtet.
Befehlsgesteuerte Digitalrechner führen an Daten gewünschte Datenmanipulationen aus. Eine Befehlsgruppe bildet
ein Programm. Die Befehle des Programms werden normalerweise nacheinander, d.h." jeweils ein oder mehrere Befehle
gleichzeitig, bei einer vollständigen Datenmanipulation ausgeführt.
Geschwindigkeits-Datenverarbeitungssysteme weisen im
allgemeinen primäre Speichereinheiten, einen Hauptspeicher, der typischerweise mit langsamerer Geschwindigkeit arbeitet
und ein größeres !Fassungsvermögen aufweist, einen Pufferspeicher,
der typischerweise' mit höherer Geschwindigkeit arbeitet und ein kleineres Passungsvermögen aufweist, eine
die Verbindung zu den Eingabe- und Ausgabevorrichtungen herstellende Kanaleinrichtung, eine Befehlshandhabeeinrichtung,
eine Befehlsausführungseinrichtung und ein das
409819/0788
Verbindungsglied zwischen Operator und DatenverarVeirfcuiig9-system
bildendes Bedienungspult auf. Die Eingabe von Informationen
in die Eingabevorrichtungen und die Ausgabe von Informationen an den Ausgabevorrichtungen zu bzw. von
den übrigen Teilen des Systems erfolgt typischerweise durch den Pufferspeicher, der in Verbindung mit dem Hauptspeicher
alö Systemspeicher arbeitet. Das Herausholen oder Abfragen von Befehlen aus dem Speicher erfolgt durch die
Bofehlehandhabeeinrichtung, wobei die Befehle zu Steuersignalen dekodiert werden, welche den Betrieb der Ausi'ührungseinricbtung
und anderer Einrichtungen des Systems steuern. Die Ausführungseinrichtung arbeitet beispielsweise
mit im Speicher gespeicherten Daten und führt die durch den Befehl angegebene Datenmanipulation aus. Die Ergebnisse
der Datenmanipulation werden in den Speicher eingegeben und über die Kanaleinrichtung oder das Bedienungspult den
Eingabe- und Ausgabevorrichtungen mitgeteilt.
Bei Aufstellung einer Rangordnung für Datenverarbeitungssysteme
sind die Wirtschaftlichkeit und die Arbeitsgeschwindigkeit vorrangige Überlegungen. Die Kosten des
Systems sind von der Anzahl der verwendeten Schaltungen abhängig, während die Leistung des Systems von der Arbeitsgeschwindigkeit
abhängt, mit welcher das System Befehlsund Programmgruppen ausführen kann.
Die Arbeitsgeschwindigkeit von Datenverarbeitungssystemen
läßt sich durch Verwendung mehrerer, gleichzeitig betriebener Einheiten steigern. Im allgemeinen ist die Arbeitsgeschwindigkeit
, mit welcher das Datenverarbeitungesystem
Befehlegruppen ausführen kann, umso größer, je mehr
Arbeitsgänge gleichzeitig ausgeführt werden können. Zur gleichzeitigen Ausführung von Arbeitsgängen können redundante
Schaltungen verwendet werden, Jedoch werden andererseits durch Redundanz die Kosten des Systems zwangsläufig gesteigert.
ORiGfNAL IWSPEGTED
409819/0788
Eine höhere Leistung eines Datenverarbeitungssyetems
läßt sich, außerdem durch geeignete Anpassung der Systemeinheiten
erreichen, um eine höhere effektive Arbeitsgeschwindigkeit mit weniger Schaltungen oder mit weniger
aufwendigen Schaltungen, d.h. bei niedrigeren Systemkosten, zu erzielen. So werden beispielsweise Hauptspeicher niedrigerer
Arbeitsgeschwindigkeit und höheren Fassungsvermögens mit Pufferspeichern höherer Arbeitsgeschwindigkeit und
niedrigeren Fassungsvermögens zusammengepaßt, um kürzere Speicherzugriffzeiten als mit dem Hauptspeicher alleine
möglich zu erhalten, wodurch ebenfalls die Systemkosten im Vergleich zur Verwendung von ausschließlich Geschwin—
digkeitspuffern gesenkt werden.
Ein weiterer, bei der Aufstellung einer Systemrangordnung
zu berücksichtigender Faktor sind die Befehlsfolgesequenzen, da die Art und Weise, in welcher BefehlB-gruppen
zur Steuerung der Programmausführung verarbeitet
werden, in unmittelbarem Zusammenhang mit den Kosten und der Leistung des Systems steht.
Es sind zwar bereits einige Befehlsverarbeitungstechniken
bekannt, jedoch ist nach wie vor das Kosten-Leistungs-Verhältnis
für GeschwjLndigkeävt8-DatenverarbeitungssyBteme
verbesserungsbedürftig.
Aufgabe der Erfindung ist daher, ein Dätenverarbeitungssystem
verbesserter Syetemrangordnung mit verbesserter Befehlssequenzierung
und ein entsprechendes Verfahren zur Datenverarbeitung zu schaffen.
Das erfindungsgemäß vorgeschlagene Datenverarbeitung-'
system mit Speichern., Befehlshandhabe- und BefehlBausfiihrungseinriehtungen
zur taktgesteuerten Datenverarbeitung' ist gekennzeichnet durch eine aus mehreren Stufen bestehende
Befehlsfolgeverarbeitungseinrichtung und zum Einführen
mehrerer sequentierter Befehle in die Stufen mit einer
409819/0788
Taktperioden-Zeitverechiebung zwischen den Befehlen, die
gleich ist einer ganzen Zahl größer eine, dienende Vorrichtungen.
Die Befehlßhandhabeeinrichtung ruft mehrere Befehle
ab, verarbeitet diese gleichzeitig und steuert die Befehlsausführung durch das System einschließlich der Überwachung
von Datenübertragungen zwischen den Systemeinheiten. Die Ausführungseinrichtung führt Datenmanipulationen
in einer Mindestzeit aus, und die Befehlseinrichtung ver- arbeitet
gleichzeitig mehrere Befehle, deren zeitliche Verschiebung ein ganzes Vielfaches größer als eins der
Mindestzeit ist.
Entsprechend einem weiteren Merkmal des erfindungsgemäßen Datenverarbeitungssystems werden für jeden Befehl
mindestens dreizehn, als Segmente bezeichnete Zeitperioden zur vollständigen Verarbeitung benötigt, wobei jedes Segment
einem Takt des Systemtaktgebers entspricht. Die Verschiebung
jedes Befehls beträgt zwei Segmente, so daß die Befehlseinrichtung gleichzeitig bis zu sieben Befehle
verarbeitet.
Entsprechend einem weiteren Merkmal der Erfindung besteht jeder Befehl typischerweise aus den nachstehend genannten
dreizehn Segmenten, nämlich PiO für Vorabfrage verschiebung,
IA für Befehlsadreßformatlon, IB1 für Befehlspuff er zugriff be ginn, IB2 für Befehlspufferzugriffende, D
für Befehlsdekodierung, R für Leseadreßdaten, OA für Operandenadreßformation,
0B1 für Operandenpufferzugriffbeginn,
0B2 für Operandenpufferzugriffende, E1 für Ausführungsbeginn,
E2 für AuBführungsende, OK für Prüfen und ¥ für Schreiben.
Mit der zwei Segmente betragenden Verschiebung zwischen Befehlen verarbeitet die Befehlseinheit gleichzeitig eechs
Befehle, die bezeichnet werden als 1(1), 1(2),..., 1(6).
Diese sechs Befehle verarbeiten gleichzeitig beispielsweise ■
409819/0788
_ 5 —
folgende Segmente: W, E2, 0B2, OA, D und IB1 bzw. CK, E1,
OB1 , R, IB2 und IA. Manchmal wird auch das Pi1O-Segment
eines siebenten Befehls 1(7) gleichzeitig verarbeitet.
Das vorgeschlagene Verfahren zur Datenverarbeitung vermittels des Datenverarbeitungssystems, wobei die Befeblshandhabeeinrichtung
eine Befehlsfolgeverarbeitungseinrichtung
mit mehreren Reihenstufen aufweist und taktsignalgesteuert ist, ist erfindungsgemäß dadurch gekennzeichnet,
daß mehrere, jeweils während einer Taktperiode aktive segmentierte Befehle mit einer einer ganzen Zahl
größer als eine von Taktperioden entsprechenden zeitlichen
Verschiebung zwischen- den Befehlen reihenweise in die Stufen
eingeführt und mit einer Zweitakt-Zeitverschiebung
durch, die Befehlsfolgeverarbeitungseinrichtung fortgeschaltet
werden.
Weitere Merkmale der Erfindung werden im nachfolgenden anhand der Beschreibung der in den Zeichnimgsfiguren dargestellten
bevorzugten Ausführungsbeispiele näher erläutert. .
Fig. 1 ist ein Blockschaltbild eines Datenverarbeitungssystems , welches entsprechend der Erfindung
für eine verbesserte Befehlsfolge oder -Sequenzierung ausgelegt ist.
Pig. 2 ist eine schematische Darstellung von Befehlen
und ihrer gegenseitigen zeitlichen Verschie-.
bung bei gleichzeitiger Verarbeitung in der Befehlsverbindung der Befehlseinheit des in
Pig. 1 dargestellten Systems. .
Fig.'3 ist eine schematische Darstellung der Befehlseinheit des Systems von Fig. 1.
Fig. 4 ist eine schematiscae Darstellung der Ausführungseinheit
von Fig. 1.
Fig. 5 ist eine schematische Darstellung der Steuereinheit
von Fig. 1. -
Fig. 6 ist eine schematische Darstellung der Kanal-
409819/0788
"■" Ό ■"■
einheit von Pig. 1.
Fig. 7 ist eine schematasehe Darstellung des Bedienungspultes
von Pig. 1.
E3 soll zunächst das Gesamtsystem betrachtet werden.
Das in Fig. 1 dargestellte Datenverarbeitungssystem weist einen Hauptspeicher 2, eine Speicb.ersteuereinh.eit 4» eine
Befehlseinheit 8, eine Ausführungseinheit 10, eine Kanaleinheit
6 mit Ein- und Ausgabevorrichtungen und ein Bedienungspult 12 auf und arbeitet befehlBgesteuert, wobei eine
organisierte Befehlsgruppe ein Programm bildet. Befehle und die Daten, auf welche die Befehle angewandt werden,
werden von den Ein- und Ausgabevorrichtungen über die Kanaleinheit 6 durch die Speiebersteuereinheit 4 in den
Hauptspeicher 2 eingegeben. Von dem Hauptspeicher 2 werden Befehle durch die BefehlBeinheit 8 über die Speichersteuereinheit
4 abgerufen, verarbeitet und steuern die Ausführung innerhalb der Ausführungseinheit 10. Das in
Fig. 1 dargestellte System ist aus Zweckmässigkeitsgründen
kompatibel mit der Systemfamilie IBM 360, so daß dementsprechend allgemeine Einzelheiten über die Arbeitsweise
von Datenverarbeitungssystemen aus folgenden Veröffentlichungen entnommen werden können:"IBM System/360 Principles
of Operation", IBM Systems Reference Library, Form A22-6821.
"Introduction to IBM System/360 Architecture", IBM System Reference Library C20-1667. "A Programmer's Introduction
to the IBM Systems/360 Architecture, Instructions, and Assembler Language", IBM Systems Reference Library C20-1646.
"IBM System/370 Principles of Operation", IBM Systems Re- ' ference Library GA22-7000.
Die Kenntnis der vorgenannten Veröffentlichungen wird für das Verständnis der allgemeinen Arbeitsweise von Daten- '
verarbeitungssystarnen, der Bezeichnungsweise und im Hinblick
auf die baulichen Anforderungen der Systeme 360 und 370 vorausgesetzt. . .
Bei den in den vorgenannten Veröffentlichungen beschrie-
4098*9/0788
_ 7 —
benen Datenverarbeitungssystemen bestellt das Informationsformat aus acht Bits, die zu einer'als Byte bezeichneten
Grundspeichereinheit organisiert sind. Jedes Byte umfaßt außerdem typischerweise ein neuntes Bit zur Parität bei
der Fehlersuche. Wenngleich in der nachstehenden Beschreibung das neunte Bit in jedem Byte nicht ausdrücklich genannt
ist j wird vorausgesetzt, daß daß Jedem Byte ein Paritätsbit
zugeordnet ist und das System in bekannter Weise durchgehend mit normalen Paritätsprüfschaltungen versehen
ist.
Zwei Byte werden zu einem als Halbwort bezeichneten größeren PeId, und vier Byte oder zwei Halbwörter zu einem
als Wort bezeichneten, noch größeren Feld organisiert. Zwei Wörter bilden ein Doppelwort. Ein Wort besteht aus
vier aufeinanderfolgenden Bytes. Bei der Verwendung dieser Definitionen in der Beschreibung ist selbstverständlich,
daß Wörter oder Bytes eine beliebige Anzahl von Bits enthalten können.
Das maschinelle Datenverarbeitungssystem kann mit mehreren Datenformaten arbeiten, so daß Befehle und Operanden unterschiedliche Länge aufweisen können, die jeweils
von der auszuführenden Operation abhängig ist. Die
Befehlsformate umfassen RR, RX, RS, SI und SS. Typischerweise besteht der RX-Befehl aus einem 8-bit OP-Kode, einem
4-bit Ri-Kode* einem 4-bit X-Kode, einem 4-bit B2-Kode und
einem 12-bit D2-Kode. Der OP-Kode gibt einen aus 256 Befehlen
an. Die R1-, X2- und B2-Felder bezeichnen jeweils einen von
16 Allgemeinregistern. Das D2-Feld enthält eine Verschie-
bungszahl zwischen 0 und 2 -1. Als Beispiel für den RX-Befehl,
addiert der AD-Befehl den Inhalt des durch das Ri-FeId identifizierten Registers zum Inhalt der Hauptspeicherstelle,
welche adressiert ist durch die Summe der Zahl im D2-Feld, addiert zum Inhalt des durch das X2-Feld
identifizierten Registers, wiederum addiert zum Inhalt des durch das B2-Feld identifierten Registers. Das Ergebnis
40981
wird in das durch, das RI-PeId identifizierte Register eingegeben.
Die RX-Instruktionen machen zwei Zugriffe zum
Speicher für die Ausführung erforderlich, nämlich einen zum Abfragen (Herausholen) der Befehle, und einen zum Abfragen
(Herausholen). der beiden Operanden. Die RR-Befehle machen einen Speieherzugriff erforderlich, während die
SS-Befehle als Minimum drei Speicherzugriffe erforderlich,
machen.
Die Definition der Befehle für die IBM-Systeme 560 und 370 ist.in den vorgenannten Veröffentlichungen gegeben.
Die Vorrichtung und das Verfahren zur Ausführung dieser Befehle werden im nachfolgenden beschrieben.
Die Befehlseinheit 8 von Pig. 1 ist in Pig. 3 in
Einzelheiten dargestellt und umfaßt mehrere Adreßregister. Diese Adreßregister umfassen das 12-bit D-Register 31O zur
Speicherung der Verschiebung D1 oder D2, welche von den verschiedenen Befehlsfeldern erhalten wird, das 24-bit
WA-Register 312 zum Speichern einer Adreßkonstante K, das 24-bit X-Register 313 zum Speichern des durch das
X2-Peld des Befehls adressierten Registers, das 24-bit B-Register 314 zum Speichern des Inhalts des durch das
B1- oder B2-Peläes identifizierten Registers und ein zum
Speichern der. Befehlsadresse dienendes 24-bit IA-Register 316. Während der anfänglichen Befehlsabfragefolge spei- .
chert das ΙΑ-Register die Bits 40 bis 63 des 64-bit PROGRAM STATUS WORD (PSW).' Die Bits 32 bis 39 des PSW werden im
PSW-1-Register 315 gespeichert. Die Bits O bis 31 des PSW
werden im PSW-2-Register 348 gespeichert.
Die Adreßregister sind mit Eingängen zu dem Effektivadreßregister 318 verbunden, welches den Inhalt der ausgewählten
Adreßregister addiert und eine Effektivadresse bildet, die das Eingangssignal zu dem Effektivadreßregister
EAR 322 bildet. Die im Register 322 gespeicherte Effektivadresse liefert einen Eingang zurück zu- den Adreßregistern
409819/0788
und ist als Eingang zur Speichersteuereinheit 4 und insbesondere
zum Pufferadreßregister BAR 363 über die Sammelschiene 362 geschaltet. Vom Register 363 adressiert die
Effektivadreese den Sehnellpuffer HSB 355 für den Zugriff
zum gewünschten Befehl. Der Zugriffsbefehl ist ein Wort lang und wird -im IW-Register 388 gespeichert, von welchem
er in das Befehlspufferregister IB 330 oder unmittelbar über die Wählgatter 332 in die Befehlsverbindung (instruction
pipeline) 350 gegattert wird.
Zur Erzeugung der jeweils benötigten Adressen und Eingabe derselben in die Adreßregister, sowie zum Speichern
von Operanden und anderen Informationen weist die Befehls— einheit 8 einen geradzahligen Registerstapel ERS 338 und
einen ungeradzahligen Registerstapel ORS 339 auf. Beide Registerstapel 338 und 339 ,weisen vier 32-bit scratch pad-Register
(Hilfsregister) und acht 32-bit Mehrzweckregister
für eine Gesamtzahl von acht scratch pad-Registern und
sechzehn Mehrzweckregistern auf. Außerdem weisen der geradzahlige und der ungeradzahlige Registerstapel 338 bzw.
jeweils vier 32-bit Register auf, die zusammen die vier 64-bit Gleitpunktregister bilden. Die Ausgänge jedes Registers
in den Registerstapeln 338 und 339 sind über entsprechende Gatter mit der Auslese-Sammelschiene- R0B1 und
der Auslese-Sammelschiene R0B2 verbunden. Die Sammelschiene R0B1 ist mit dem IR-Register 342 als Eingang verbunden,
während die Sammelschiene R0B2 als Eingang mit dem 2R-Register 341 verbunden ist. Das 1R-Register 342 und-das 2R-Register
341 sind an ihren Ausgängen über Sammelschienen
285 und 286 mit der Ausfuhrurigseinheit 10 als Eingänge zur
LUCK-Einheit 20 verbunden, und außerdem ist der Ausgang des 1R-Registers über die Sammelschiene 352 als Eingang
zu den Speicherdaten-Wählgattern 386 mit der Speichereteuereinheit
4 verbunden. Die Sammelschienen R0B1 und R0B2 der Registerstapel 338 und 339 dienen außerdem als
Eingänge zu den Adreßregistern. Zum Eingattern von Information in die Registerstapel 338 und 339 ist das Ergebnis-
409819/0798
register RR in der Ausfütirungseinheit 10 als Eingang zu
dem Geradzahlschreibregister WRE 334 und zu dem Ungeradzahlschreibregister
¥0R 335 geschaltet, welcbe als Eingänge an dem geradzahligen bzw. dem ungeradzabligen-Registerstapel
338 bzv;. 339 liegen. Außerdem ist der Ausgang des TJngeradzablschreibregisters V/OR 335 als Eingang
an die Steuerregister 344 bis 348 geschaltet.
Der Ausgang der Steuerregister 344 bis. 348 durchläuft Wählgatter 343, deren Ausgang die Auslese-Sammelschiene
R0B3 bildet, die wiederum als Eingang an das 1R-Register
342 gescbaltet ist. Die Steuerregister - 344 bis 348 dienen dazu, die allgemein von der Befehlsverbindung 350 abgeleiteten
Steuerfunktionen entsprechend ihren Steuerzuständen in den Datenstrom des Datenverarbeitungssystems einzuspeisen.
Die Befehlsabfrage- und die Befehlsdarstellungsabschnitte der Befehlsfolge bestehen aus den Segmenten PPO,
IA, IB1 und IB2. Der Anfang der Verarbeitungsfolge wird durch den in Fig.. 3 dargestellten Sequenzer oder Serien—
zähler 325 gesteuert, welcher die Befehlsabfragefolge steuert und den nächstfolgenden Befehl und die Zielbefehls
abfragung festlegt. Nach der Vorabfrageverschiebung PPO erfolgt die Befehlsabfragefolgeverarbeitung des Sequen—
zers 325 in einem von vier Zuständen, nämlich dem IA-Zustand,
dem IB1-Zustand, dem Verblockungszustand oder dem
Wartezustand. Diese Zustände werden durch logische Bestimmungen in Abhängigkeit von Prioritäten und anderen
Steuersignalen innerhalb des Datenverarbeitungssystems
festgelegt.
Bei der nächstfolgenden Befehlsanwahl durch den Sequenzer 325 erfolgt die Wahl, ob der nächste, in die
Befehlsleitung 350 eingespeiste Befehl aus dem Befehlswort-IW-Register
388, der Speichersteuereinheit von Pig. oder aus dem Befehlspuffer-IB-Register 330 herausgeholt
wird. Die Festlegung des nächsten, in die Befehlsleitung
4Ö9&19/Ö788
2363258
350 einzuspeisenden Befehls äurcti den Sequenzer 325 ist
abhängig von verschiedenen, an verschiedenen Stellen des
Datenverarbeitungssystems erzeugten Steuersignalen.
Die Zielabfragung TF legt fest, welcher Befehl in
das IW-Register oder das IB-Register eingegattert wird
und den nächsten Befehl bildet, welcher in die Befehlsleitung 350 eingegattert werden soll. Die Zielabfragung
TF ist von verschiedenen, an verschiedenen Stellen innerhalb des Datenverarbeitungssystems erzeugten Steuersignalen
abhängig.
Die zur Steuerung der Zustände im Sequenzer 325 dienende
logische Steuerung ist aus herkömmlichen Datenverarbeitungsschaltungen ausgeführt. So besteht der Sequtenzer
typischerweise aus einem Serien- oder Reihenzähler, durch den vorgegeben ist, daß die Befehlsabfragung so lange in
einer bestimmten Zählreihenfolge erfolgt, bis diese Reihenfolge beispielsweise durch einen Zweigbefehl unterbrochen
wird. Steuerungen dieser Art sind auf dem Gebiet der Datenverarbeitung bekannt.
Die AnfangsSegmente PFO9 IA, IB2 der Befehlsfolge
werden durch den Sequenzer 325 von Fig« 3 gesteuert verarbeitet. Der Sequenzer 325 arbeitet während der Takte
GO, C1 , 02 und C3. Das Vorabfrageverschiebungssegment
PFO wird zwischen den Zeitpunkten 00 bis Ct, d.h. während einer Taktperiode und einer Taktzeit des Datenverarbeitungssystems
ausgeführt. Während des PFO-Segments wird eine zum Inhalt des IA-Registers 316 zu addierende Zahl
in das K-Register 312 eingegeben und im Zeitpunkt C1
gehalten.
■Während der Adreßformation, ΙΑ-Segment, werden die
Register 310 bis 316 in entsprechender Weise- in das
Effektivadreßaddierwerk EAA 318 gegattert, welches bis
zu drei Eingänge addiert und eine Effektivadresse bildet, die .in das Effektivadreßregister EAR 322 eingegattert wird,
409813/0788
wobei diese Adresse im Zeitpunkt C2 gehalten wird. Während
des Befehlspuffersegraents IB1 wird die Effektivadresse
aus dem Register 322 über die Sammelschiene 362 zum Pufferadreliregiater
BAR 363 gegattert, welches die in Pig. 5 dargestellte Speicbersteuereinheit 4 darstellt. Das Register
363 wird im Zeitpunkt G3 gehalten. Das Halten von Daten im Zeitpunkt C3 dient dazu, den Schnellpuffer HSB 355 zu
adressieren. Während des Puffersegments ΓΒ2 erfolgt der
Zugriff zu adressierter Information im Puffer 355 und das Halten derselben im Befehlswort-IW-Register .388 im Zeitpunkt
04. - .
Im Zeitpunkt C4 werden die Daten in die Befehlsleitung
350 eingespeist. Die Befehlsleitung 350 weist die Register- und Steuerstufen 301, 302, 303, 304, 305 und
3o6 auf. Die Stufen 301, 302 und 303 sind jeweils während
zwei Segmenten aktiv. Diese Stufen speichern jeweils Befehlsleitungsinformation
und erzeugen während zwei Zeittakten C11 Steuersignale. Die im Register der Stufe 304
gehaltene Information wird während der Zeitspanne von C11
bis C12 verwandt, um Steuersignale zu erzeugen, welche das
Prüfsegment der Befehlsfolge bilden. Beim Taktimpuls C12
wird das Informationssegment der Stufe 304 im Register der Stufe 305 gehalten. Schließlich wird die Information
im Register der Stufe 305 während des W-Segments, d.h. während der Zeitspanne zwischen C12 und C13 benutzt, um
zum Schreiben von Information dienende Steuersignale zu erzeugen. Danach wird die Information in der Befehlsverbindung
350 verworfen und nicht langer .zurückgehalten.
Als nächstes sei die Ausführungseinheit 10 von Pig. 1,
welche in Fig. 4 in Einzelheiten dargestellt ist, beschrieben. Die Ausführungsβinheit 10 weist eine logikprüfvorrichtung
auf, die als LUCK-Einheit 20 bezeichnet ist. Der LUCK-Einheit 20 werden Eingangsdaten über die Eingabe-Sammelleitungen
285 und 206 vom 1R-Register 342 und vom
2R-Register 341 der Befehlseinheit von Pig. 3 zugeführt.
409819/0788
■ - 13 -
Die LUCK-Einheit 20 führt logische Funktionen, Vergleiche
und Bitanzahlzählungen aus und verdichtet Daten von einem auf ein anderes Format. Die LUGK-Einheit 20 liefert entsprechende
Ausgangssignale an den Ausgangs-Sammelschienen
283 und 284, Vielehe als Eingänge für die Arbeitsregister
des Datenverarbeitungssysteins dienen. Weitere Einzelheiten der LUCK-Einheit 20 sind in einer weiteren US-Patentanmeldung
derselben Anmelderin mit dem Titel "CONDITION CODE DETERMINATION IN A DATA PROOESSINCt SYSTEM" beschrieben.
Die Ausführungseinheit 10 Umfaßt mehrere Register,
nämlich insbesondere ein 8-bit !-Register 22, ein 32-bit 1H-Register 24, ein 32-bit IL-Register 28, ein 32-bit
2H-Register 25, ein 2L-Register 29, ein 8-bit B-Register
23, ein 4-bit G-Register 36, ein 40-bit S-Register 35,
ein 40-bit C-Register 37, ein 40-bit A-Register 39 und ein 32-bit R-Register 34.
Außerdem umfaßt die Ausführungseinheit 10 die Tisch-■
Sichteinheit (table-look unit) 26, welche als Eingang an das I-Register, 22 geschaltet ist, welches in Verbindung
mit dem im Datenverarbeitungssystem von Fig. 1 verwendeten Teileralgorithmus verwendet v/ird.
Das Eingattern und Au3gattern der Register der Ausführungseinheit
10 erfolgt durch die fünf Funktionseinheiten
des Datenverarbeitungssystems, welche aus dem
Vervielfacher 19, dem Addierwerk 18, dem Schieberegister 30, dem Bytenaddierwerk 32 und der vorstehend beschriebe- ·
nen ·LUCK-Einheit 20 bestehen.
Der Vervielfacher 19 in der Ausführungseinheit 10 ist eine Kombination aus' Übertragersparnis- und Übertragweitergabe-Addierwerk
(carry—save, carry-propagate adder),
dem ein 8-bit Vervielfacherbyte Ai auf den Eingabesamme1-scbienen
235 und ein 32—bit Multiplikator B auf den Eingabe-Sammelschienen
236 und ein 40-bit Teilprodukt C (i—1)
auf der Eingabe-Sammelschiene 233 zugeführt wird. Der Ver-
409819/0788
-H-
vielfacher 19 führt die Operation (Ai) aus, in welcher Ri(i) und R2(.i) Teilergebnisse Bind, welche
jeweils im S-Register 3!>
bsw. im C-Register 37 gespeichert worden. Dieno Toilorgelmifine worden dann im Übertrag—Weitergabe-Adel
iorwerk 1iM addiert und bilden das Teilprodukt
C(i), welches im A-Register 39 gespeichert wird. Das A-Register
39 liefert dan Teilprodukt-Eingangssignal in der
flamme !leitung 2;53 sum Vervielfacher 19, wodurch die Mehrfachiteration
fortgesetzt wird. Weitere M η κ el bei ten des
Vervielfachers 19 sind in einer weiteren US-Patentanmeldung
derselben Anmelderin mit dem Titel "MULTIPLIER METHOD
AIK) APPARATUR IN A DATA PROCESSING SYSTEM" beschrieben.
Das Addierwerk 18 der Ausführungßeinheit 10 erhält
32~bit Operanden als Eingänge über die Sammelschienen 182 und 183 und 4O--bit Opox'andon als Eingänge über die Sammelscbienen
160 und 181 zugeführt und bildet einen Kndsumraenausgang
in der Leitung 18$. Das Ausgangssignal des Addierwerks
18 wird in das A-Reginter 39, das R-Register 34 oder ein anderes der Arbeitsregister in der Ausführungseinheit
gehalten. Weitere Einzelheiten des Addierwerks 1ä sind in
einer v/eiteren US—Patentanmeldung derselben Anmelderin
mit dem Titel "ΛΏΏΕ1Ί AIfD DATA PROCESSING SYSTEM" beschrieben.
Das Schieberegister 30 der Ausführungseinheit 10 erhält einen 32~bit Einwort-Operanden als Eingang entweder
über die Eingangs-Sammelleitung 14 oder über die Eingangs-Sammelleitung
15 oder aber auch, einen Doppelwort—Operan—
deneingang über beide Sammelleitungen 14 und Vj zugeführt
und führt Verschiebungen nach links oder nach rechts aus, so daß in der 32-bit Ausgangs-Sammelleitung 63 ein verschobenes
Aus gangs signal erscheint. V/eitere Einzelheiten des Schieberegisters (shifter) 30 sind in einer weiteren
US-Patenfcanmeldung derselben Anmelderin, mit dem Titel
"RIGHT AHD LEi1T SHIFTER AND METHOD II A DATA PROCESSING
ORiGiNAL 409819/0788
SYSTEM" beschrieben.
Dem Bytes addierwerk 32 der Ausführungseinheit 10 werden
Eingangn-Operandenbyten A und B an den 8-bit Eingangs-Sammelleitungen
55 "bzw. 56 zugeführt, .'und dieses führt
die doppelten algebraischen Additionen A-B und B-A in den Ausgangs-Sammelleitungen 98 und 99 aus. Außerdem dient
das Bytesaddierwerk 32 in bekannter Weise dazu, 8-bit-Einzeladditionen
A+B auszuführen. Weitere Einzelheiten des Bytes addierwerks 32 sind in einer weiteren US-Patentanmeldung
derselben Anmelderin mit dem Titel "DUAL OUTPUT ADDER AND METHOD OF ADDITION" beschrieben.
Die vermittels der Datenverarbeitung in einer der Funktionseinheiten innerhalb der Ausführungseinheit 10
nach Fig. 4 erhaltenen Endergebnisse werden im R-Register 34 gespeichert, von welchem die Ergebnisse über die Sammelleitung
65 zu anderen Teilen des Datenverarbeitungssystems wie z.B. zu dem Effektivadreßaddierwerk EAA 318 in der
Befeblseinheit 8 von Fig. 3 und zu dem Geradzablschreibregister
334 und dem Ungeradzahlscbreibregister 335 gegattert
werden.
Die Steuerung der Funktionseinheiten und der Register
in der Ausführungseinheit 10 erfolgt nach bekannten Verfahren
und vermittels bekannter Einrichtungen,, die allgemein durch die Ausführungseinheitssteuerung 27 in Fig. 4
angedeutet sind. Der entsprechende Taktgeber und ein Verfahren zur Taktsignalerzeugung in einem Datenverarbeitungsaystem
sind in einer weiteren, gleichzeitig eingereichten Patentanmeldung derselben Anmelderin mit dem Titel"Takt'-geber
und Verfahren.zur Taktsignalerzeugung in einem Datenverarbeitungssystem"
beschrieben.
Die in Fig. 5 dargestellte Speichersteuereinbeit 4 weist einen zur Informationsspeicherung dienenden Puffer
355 auf, der eine verhältnismäßig kurze Zugriffszeit hat.
■ . SAD ORiGiNAL1
409819/0788
Der Puffer wird durch die Adresse im Pufferadreßregister
BAR 363 adressiert, das durch die Eingangs-Sammelschiene
362 vom Effektivadreßregister EAR 322 der Befehleeinheit
von Pig. 3 gespeist wird. Die im Puffer 355 angewählten Informationsstellen bewirken das Abrufen oder Speichern
der entsprechenden Information von bzw. im Hauptspeicher NS, der AuafUhrungseinheit, der Kanaleinheit oder der
Befeb.lseinh.eit. Die Verbindung zum Hauptspeicher besteht
aus den Sammelschienen 351 , die als Eingänge und Ausgänge
für das Hauptspeicherdatenregister MSD 384 geschaltet sind. Jede Sammelschiene 351 ist acht Bytes (64 bits) breit,
und das gleiche trifft auch auf das Register 384 zu. Das
Register 384 erhält als Eingänge außerdem vier Bytes vom
primären Geschwindigkeite-Pufferspeicher PHSB 367 und dem
alternativen Geschwindigkeits-Pufferspeicher AHSB 368. Das Register 304 weist einen vier-Bytes-Ausgang auf, der
mit dem Speicherdaten SD-Register 385 verbunden ist, welches seinerseits über einen vier-Bytes-Ausgang als Eingang
an die Pufferspeicher 367 und 368 geschaltet ist. Die Verbindung
zwischen Hauptspeicher 2 von Pig. 1 und Speicher-Steuereinheit 4 erfolgt auf der Basis von acht Bytes, während
die Verbindung zwischen der Speichersteuereinheit 4 und der Ausführungseinheit 10 von Pig. 1 auf der Basis von
vier Bytes erfolgt. Die Verbindung von Ausführungseinheit
zu Speichersteuereinheit 4 erfolgt über die Eingangs-Sammelschiene
3*5 "2 von der Aus führungs einheit, welche mit
den Speicherdaten-Aüswahlgattern 386 zur Speicherung im
vier-Bytes-SD-Register 385 verbunden ist.
Die Verbindung zwischen der Speichersteuereinheit 4 und der Ausführungseinheit 10 von Fig. 1 besteht aus
den Eingabe-Sammelschienen 352 über die Speicherdaten-Auswahlgatter
386, vermittels welcher Daten im Speicherdaten-SD-Register 385 der Speichersteuereinheit 4 gespeichert
werden. Die Datenausgabe zur Ausführungseinheit 10 erfolgt über die Sammelschiene 395, die ebenfalls vier
Bytes breit ist. Die Verbindung zwischen der Kanaleinheit 6 und der Speichersteuereinheit 4 von Fig. 1 erfolgt über
409819/0788
die Eingabe-Sammelscbiene 353 zu den Auswahlgattern 386
und zur.Ausgabe-Sammelschiene 394, die beide ebenfalls
vier Bytes breit sind. Die Verbindung zwischen der Speicher Steuereinheit 4 und der Befehlseinheit 8 von Pig. 1
erfolgt über die Eingabeadressier-Sammelschiene 362 und
die Ausgabe-Sammelschiene 396, die jeweils vier Bytes breit sind.
Aus der vorstehenden Beschreibung ist ersichtlich., daß die Speichersteuereinh.eit 4 mit dem Hauptspeicher auf
der BaBis von 8-Bytes-Datenübertragungen verkehrt, während die Verbindung mit dem übrigen Teil des Datenverarbeitungssystems einschließlich der Befehlseinheit 8, der Ausführungseinheit
10 und der Kanaleinheit 6 auf der Basis von 4-Byte s-Datenübertragungen erfolgt.
Der Puffer 355 wird durch das Pufferadreßregister BAR 363 adressiert, das ein Eingangssignal von der Sammelschiene
362 zugeführt erhält, welche mit dem Effektivadreßregister 322 in der Befehlseinheit nach. Fig. 3 verbunden
iBt. Außerdem erfolgt die Eingabe in das Register 363 durch eine Ausgabe von dem Bytes-Addierwerk 361 oder
dem Leitungsadditions-Addierwerk 360, beide von der Speichersteuereinheit
4. Wenn sich die Pufferadresse im Pufferadreßregister 363 befindet, wird sie gleichzeitig zur primären
Pjzfferadreßeinheit PBA 365 oder zur alternativen Pufferadreßeinheit ABA 366 gegattert. Die Pufferadreßeinheiten
365 und 366 dekodieren die .Bits höherer Ordnung und wählen zwei bestimmte Speicherstellen aus, nämlich
eine im primären Geschwindigkeits-Pufferspeicher 367 und
eine im alternativen Geschwindigkeits-Pufferspeicher AHSB
368. Die Bits niedrigerer Ordnung aus dem Register 363 werden unmittelbar in die Pufferspeicher 367 und 368 eingegattert.
Die aus beiden Pufferspeichern 367 und 36b abgerufenen Wörter werden jeweils in den primären Daten—
manipulator 370 bzw. den alternativen Datenmanipulator 371 eingegattert. Durch Vergleich in den Datenraanipulato-
409819/0788
ren 370 und 371 innerhalb des Vergleichsregisters 378 werden
entweder die Daten aus dem primären Pufferspeicher im Manipulator 370 oder die Daten aus'dem alternativen
Pufferspeicher 36ü im alternativen Manipulator 371 angewählt.
Die Datenmanipulatoren 370 und 371 verschieben
außerdem die Daten, um einwandfreie Ausrichtung zu gewährloioton,
und handhaben Zugriffsdaten zur Übertragung ?,u
anderen Einheiten innerhalb des Datenvorarboitungssystems.
Der ausgewählte Manipulator 370 oder 371 gattert die Zugriff
sinformation vom Puffer 355 zu einem der Register
388 bis 391. Wenn ein Befehlswort zur Befehlseinheit gegattert
werden soll, wird dieses im IW-Register 3Ö8 gespeichert.
Wenn ein Operandenwort zur Ausführungseinheit übertragen werden boII, wird dieses im OW-Register 389
gespeichert. Wenn ein Kanalwort zur Kanaleinheit übertragen werden soll, wird dieses im GW-Register 390 gespeichert,
Da3 Register 391 wird in Verbindung mit Feblersuchinformation verwendet und speichert den Ausgang des Puffers 355 >
beispielsweise in Verbindung mit (nicht dargestellten)
.Fe hlerkorrektursc Haltungen, welche eine Korrektur von Zugriffsinformation aus dem Puffer 355 gestatten.
Die Register 374 bia 378 werden in Verbindung mit dem
Adressieren und der Adre 13erneuerung des Pufferspeichers
verwendet. Das Register 374 wird in Verbindung mit Befehlsabfragung
TF, das Register 375 in Verbindung mit Operandenabfragung OP, das Register 376 in Verbindung mit
Kanalaufragung und das Register 377 in Verbindung mit Vorabfragung
PF zur Identifizierung des nächsten, urforderlichen
Zugriffs zum Puffer 355 verwendet. Das Vergleichsregister GOMP 378 wird in Verbindung mit der Vorabfrageadresse
verwendet, welche im Register 377 gespeichert und beim Vergleich, im Datenraanipulator 371 enthalten ist.
Der Ausgang der Register 374 bis 377 wird durch die
409^819/0788
- 1 y -
Auswalilgatter 380 ausgewählt und in das Leitungsadditione-Addierwerk
360 eingegattert, welches die vorhergebende Adresse zur nächsterforderlichen Adresse aufbaut, oder
zu dem Bytes-Addierwerk 361 der Speich.ersteuereintieit 4
gegattert, Vielehe den Bytenahschnitt der Adresse aufbaut.
Die Eingänge von den Addierwerken 360 und 361 bilden in Verbindung mit den Eingängen von dem Effektivadreßregioter
der Befehlseinheit zusammen die volle Adresse ini Pufferadreßregister
363»
Weitere Einzelheiten-hinsichtlich, der Arbeitsweise
der Speichersteuereinheit innerhalb des Datenverarbeitungssystems nach Fig. 1 sind in einer weiteren US-Patentanmeldung
derselben Anmelderin mit dem Titel "STORAGE CONTROL UNIT" beschrieben.
Die in Fig. 6 dargestellte Kanaleinheit 6 weist die Kanalregister 404 auf, die über die Daten-Sammelschienen
353 und 394 und über die Adreß-Sammelschiene 358 mit der
Speichersteuereinheit in Verbindung stehen. Die Daten, welche der Speichersteuereinheit zugeführt bzw. von dieser
abgerufen werden, werden in den Kanalregistern 404
gespeichert» Die Kanalregister 404 Überträgen Daten zu den Eingabe-Ausgabe-Steuerungen CTLR 311 über die entfernt
angeordnete Anpaßlogik (interface) RIL 407. Die Daten in den Registern 404 werden im Kanaldatenmanipulator CHDM
manipuliert und im örtlichen Kanalspeicher LCS 406, sowie Im Unterkanal-Pufferspeicher SBS 408 gespeichert. Die
Adressen, in welchen die Daten von-den Kanalregistern AOA
im HBS-Puffer 355 der Speichersteuereinheit gespeichert werden, werden über die Sammelschiene 358 übertragen.
Die Adresse der Eingabe- und Ausgabeeinheiten wird von
der Befehlseinheit zur Kanalst.euerlogik CCL 403 übertragen.
Die Kanalsteuerlogik CCL 403 weist Eingänge zu sämtlichen Einheiten 404 "bis 408 der Kanaleinheit 6 auf, Die Steuerstuf
en 311 sind in bekannter Weise jeweils mit einer (nicht
409819/07 8 8
dargestellten) Eingabe- und AusgäbeVorrichtung verbunden,
an welcher Daten in das Datenverarbeitungssystem eingegeben
bzw. aus diesem entnommen werden. Beispiele für Eingabe-Ausgabe-Vorricbtungen
sind Magnetbandantriebe, Anschlüsse von Kathodenstrahlröhren, Magnetscheibenantriebe.
Weitere Einzelheiten über die Kanaleinheit sind in einer weiteren US-Patentanmeldung derselben Arimelderin mit dem
Titel "DATA PROCESSING SYSTEM AND FLOATING CHANNELS" beschrieben.
Das in Fig. 7 dargestellte Bedienungspult 12 enthält'
einen programmierbaren digitalen Rechner 518 mit einem
diesem zugeordneten Speicher 520 zur Steuerung mehrerer Steuerstufen CTLR 510 bis 516 und einer Steuerstufe 411.
• Die Steuerstufe 4-11 bildet eine Steuerstufe 411 der
Kanaleinheit 6 von Fig. 6 und ist durch die Sammelschiene
413 mit der entfernten Anpaßlogik 407 von Pig, 6 verbunden.
Über die Steuerstufe 411 von Fig. 7 ist das Bedienungspult
als Eingabe- und Ausgabevorrichtung mit dem Datenverarbei— tungssystem von Fig. 1 verbunden.
Das Scheibensteuergerät 516 ist mit dem Rechner 518
zur Anpassung an einen 1SSK-Wort-Scheibenspeicher 528 verbunden.
Die Steuerstufe 5I5 paßt den Rechner 518 an die
Kathodenstrahlröhren—Sichtanzeige CRT 522 an. Die Steuerstufe
154 paßt den Rechner 5I8 an die Tastatur 530 an.
Die Steuerstufe 513 paßt den Rechner 518 an das Panel
an. Die Steuerstufe 512 paßt den Rechner 518 an die Leistungssteuerung
an. Die Steuerstufe 5IO paßt den Digitalrechner 518 an das MODEM 526 an, welches seinerseits mit
einer Nachrichtenverbindung wie z.B. einer Fernsprechleitung verbunden ist. Die Steuerstufe 5II paßt den Rechner
518 an praktisch, sämtliche Schaltungen in der Speichersteuereinheit,
der Befehlseinheit und der Ausführungseinheit
des Datenverarbeitungssystems von Fig. 1 an. Die Steuerstufe 511 ist über die Sammelschiene 533 mit einer
Bedienungspult-Steueranpaßßchaltung 525 verbunden. Weitere
409819/0788
Einzelheiten der Steuerstufe 511? der Steueranpaßschaltung
525 und der Art und V/eise, in welcher das Bedienungspult
12 an das Datenverarbeitungssystem von Fig. 1 angepaßt
ist, um in dem in Pig, 1 dargestellten Datenverarbeitungssystem Befehle und Instruktionen ausführen zu können, ist
in einer weiteren US-Patentanmeldung derselben Anmelderin mit dem Titel »CONSOLE AED DATA PROCESSING SYSTEM" beschrieben.
Das Bedienungspult 12 ermöglicht außerdem die Abtastung
der im System von Pig. -1 enthaltenen Daten unabhängig von den zur Befehlsausführung normalerweise verwendeten Datenkanälen,
was im einzelnen in einer weiteren US-Patentanmeldung
derselben Anmelderin mit dem Titel "DATA PROCESSING SYSTEM AND INFORMATION SCAN OUT" beschrieben ist.
Die Befehlsverarbeitung und die Arbeitsweise des DatenverarbeltungSBystems
ist kurz wie folgt: Entsprechend den baulichen Anforderungen an ein Datenverarbeitungssystem
wie z.B. für die in den vorgenannten Veröffentlichungen für die IBM-Systeme 360 und 370 beschriebenen ruft die
Befehlseinheit von Pig. 3 vermittels der Folgelogik im
Sequenzer 325 das Programm-Statuswort PSW aus einer festen Stelle im Speicher ab« Typischerweise ist das Programm-Statuswort
in der Stelle 0 des Hauptspeichers gespeichert, so daß der Sequenzer 325 auf einen Startbefehl sämtliche
Ö's in das IA-Register 316 eingibt. Die ganz aus 0 bestehende
Adresse wird durch das Addierwerk 318 hindurch ohne Veränderung in das Effektivadreßregister 322 übertragen.
Das Effektivadreßregister gattert die Adresse gesteuert durch den Sequenzer 325 über die Sammelschiene 362 zur
Speichersteuereinheit 4» und' zwar in das Pufferadreßregister 363 von Pig. 5. .
In Pig. 5 bewirkt die ganz aus 0 bestehende Adresse im Pufferadreßregister 363 den Zugriff zum Programm-Status-
409819/0788
~ 22 -
wort Im Pufferspeicher 355 und gibt das PSW in das IW-Register
308 ein. DaB PSW wird vom Register 388 über die Sammelschiene η 396 durch, die Aus füll rungs einheit 1ü von
Pig. 4 durchgegattert, er £3 ehe int in der Ausgangs—Sammelschiene
365 im 1'/RO-Re gißt er 335, wird von dieser Im PSW1-Register
315, im IA-Register 316 und im PSW2-Register 348
gespeichert. Der im TA-Register 316 gespeicherte Abschnitt durchläuft daß Addierwerk 31b,·das Ef.iVktivadreßregifjtor
322 und wird in das IA-Register 316 eingegeben.
Wenn das PSW einwandfrei abgerufen und eingegeben wird und die-Statuntriggerungen und dio anderen Steuerungen in der Steuerung 308 entsprechend bekannten Techniken
einwandfrei eingeotollt Bind, läuft das System an und ist
bereit zur Ausführung des durch die Adresse des ersten Befehls innerhalb el οο Programm—Statusworts identifizierten
Programms. Für don Anfangsbefehl ißt die Vorabfrageverschiebung
PPO typiocherweise 0, so daß deshalb der
in das K-Rogistor durch PPO eingegebene Wert null beträgt.
Dann addiert die Pl?0 typiocherweise 4 zum Wert des K-Registers,
wodurch eine Steigerung um vier Bytes , ein Wort über den vorhergehenden Wort ausgedrückt wird. Die Vex*—
arbeitung der Befohlo beginnt mit dem Sequenzer 325, welcher
die Adresse vom ΙΑ-Register 316 des ersten Programmbefehls
durch das Addierwerk 318 gattert, einen erforderlichen Wert von dem K-Register oder einem anderen Register
addiert und in das Effektivadreßregister 322 eingibt. Vom Effektivadreßregister 322 wird die Adresse in der
vorstehend beschriebenen V/eise wie-beim-Abfragen des
Programm-Statusworts zur Speichersteuereinheit 4 gegattert,
um Zugriff zu dem gewünschten Befehl zu erhalten. Die Befehlsübertragung vom IA-Register 316 und die Addition im
Addierwerk 318 zwecks Erhalt der Effektivadresse im Register
322 erfolgt während de3 ΙΑ-Segments jeder Befehlsfolge.
Die Übertragung durch das Addierwerk 318 vom Register 316
zum Register 322 erfolgt gesteuert durch einen Taktgeber
. BAD 0 9 § 1 9 / 0.7 8 8
innerhalb der Steuerung 308 der Befenlsei.nh.eit= Der Taktgeber
und die Gatterung erfolgt entsprechend den Prinzipien,
die in einer weiteren, gleichzeitig eingereichten Patentanmeldung derselben Anmelderin mit dem Titel: "Taktgeber
und "Verfahren zur Taictnignalerzeugung in einem Datenverarbeitungssyotem"
beschrieben sind. Im einzelnen werden die Daten in das Regieter 316 während des Taktimpulseβ
G1 eingegeben und dabei ciux'cb den Datenweg mit dem Addierwerk
318 übertragen und in der vorstehend beschriebenen
V/eise durch, den Taktimpuls 02 in das Register 322 eingegeben.
Das IB1-Segment der Befehlsverarbeitung zwischen den
Taktimpulsen 02 und 03 überträgt Daten, vom Effektivadreßregister
EAR 322 zum Pufferadreßregister BAR 363 in der
Speich.ersteuereinh.eit 4. Das IBi-Segment bildet die Adresse im Register 363 und beginnt mit der Adressierung des Puffers
355» welcher im so adressierten Zustand den benötigten Befehl von den. Pufferspeichern 367 oder 368 durch die Datenmanipulatoren
370 und 371 abruft und die Zugriffsinformation während des Taktimpulses" 04 im IW~Register 388 speichert.
Der Informationszugriff vom Puffer 355 wird während
des Segments IB2 der Befehlsverarbeitung zwischen den Taktimpiilsen
03 und 04 vervollständigt, d.h., beendet= Wenn die Daten durch, den Taktimpuls 04 in das Register 388 eingegeben
sind, beginnt das D-Segment der Befehlsverarbeitung mit der Dekodierung des Befehls im Register 388 über Sammelschienen
396 und Wählgatter 332, welche die Eingänge zur Befohlsverbindung 350 bilden.
Das D-Segment, der Befehlsverbindung 350 beginnt mit
dem Taktimpuls 049 und in diesem Zeitpunkt wird der Beföhl
dekodiert. ]?ür RX-Bei'ehle werden Steuersignale erzeugt,
aufgrund deren entsprechende Adreßregister mit Information beschickt werden, die von den Registerstapeln 338 und 339
eingegeben worden ist. Die dekodierten Steuersignale veranlassen in Verbindung mit der Steuerung 308 der Befebls-
BAD ORiGiNAL
409819/0788
einheit die Anwahl der entsprechenden Register in den Regißterstapeln
338 und 339, so daß die Information während des R—Segments der Befehlsfolge zwischen den Taktimpulsen
05 und 06 gelesen werden kann und Daten aus den Registern
'338 und 339 zugänglich gemacht werden, sowie diese Information
beim Taktimpuls C6 in ausgewählte der Register 310 bis 316 eingegeben wird.
Wenn die Operandenadreßinformation in den entsprechenden Adreßregistern 310 bis 316 gespeichert ist, veranlaßt
das Steuersignale erzeugende OA-Segment beim Taktimpuls Cb, daß din Operandon/it-joese dos Operanden aus dem Speicher
herausgeholt und in das Addierwerk 31 β eingegeben wird.
Das Addierwerk 318 addiert die Verschiebung aus dem D-Register
310 zur Zahl im X-Register 313 zur Grundzahl im
Register 314. Diese drei Zahlen werden durch den Taktimpuls 06 in das Addierwerk 318 eingegeben, welches die
Summe im Effektivadreiiregister 322 "bildet, in welchem diese
Summe durch den Taktimpuls.G7 gehalten wird.
Der Taktimpuls 07 leitet das 0B1-Segment der Befehlsfolge ein, welches Steuersignale erzeugt, aufgrund deren
die Effektivadresse im Register 322 über die Sammelschiene 362 zum BAR-Register 363 der Speichersteuereinheit durchgegattert
und in diesem .durch den Taktimpuls CB gehalten,
wird. .'...-'-
Der Taktimpuls 08 löst das OB2-Segment aus, in welchem
der adressierte Operand vom Pufferspeicher 355 abgerufen
wird, so daß er vermittels des Taktimpulses ü'J im OW-Register
389 gespeichert werden, kann.
Der Taktimpuls G9 löst das neunte ij1 -Segment aus, während
welchem der Operand im Register 389 als Eingangssignal zur
LUOK-Einheit 20 in der Ausführungseinheit 10 von Fig. 4
durchgegattert wird. Gleichzeitig damit wird ein zweiter
409819/0788
Operand aus den Registern 341 oder 342 ebenfalls durch, den
Taktimpuls G9 als Eingang zur LITGK-Einheit 20 eingegattert.
Das El-Segment ist ein Ausfuhrungstakt, welcher auf zwei
Eingabeoperanden an die LUCK-Einheit 20 einwirkt und ein
Ergebnis erzeugt, welches durch, den Taktimpuls 010 in
einem entsprechenden Arbeitsregister 23, 24, 25» 28, 29
oder 36 eingespeichert wird.
Der Taktimpuls CiO löst das E2-Seginent aus, während
welchem die Stufe 304 Steuersignale erzeugt, durch welche Operanden aus den Arbeitsregistern ausgegattert und zu
den entsprechenden, übrigen Funktionseinheiten, nämlich
dem Addierwerk 18, dem Vervielfacher 19, dem Schieberegister
30 und dem Bytenaddierwerk 32 eingegeben werden«
Das Ausgabeergebnis der ausgewählten Funktionseinheit wird durch den Taktimpuls Gi1 in einem der Register 34,
35, 37 oder 39 gespeichert.
Der Taktimpuls G11 löst das CK-Segment aus, während
welchem Steuersignale erzeugt werden, aufgrund deren das Datenverarbeitungssystem dazu gebracht wird, die Gültigkeit
des erhaltenen Ergebnisses vor dem Einschreiben dieses Ergebnisses in den Speicher zu überprüfen und ggf.
Quelldaten zu beseitiget]., welche ohne Verlust an Verarbeitungszeit
nicht ohne weiteres rückgewonnen werden können Der Prüftakt wird durch den Taktimpuls 012 vervollständigt,
d.h.. beendet. Der Takt von Ci 1 bis G12 überträgt außerdem'
das Ergebnis aus dem R-Kegister 34 in eines der Register
334 oder 335, in welchem das Ergebnis dann durch den Taktimpuls
C12 gehalten wird.
Der Taktimpuls C12 leitet das W-Segment ein, aufgrund
dessen die Stufe 306 bei Abwesenheit eines während des CK-Segments ermittelten Fehlers Steuersignale erzeugt,
vermittels welcher das Ergebnis aus den Registern 334 oder
335 in die Registerstapel 33ö oder 339 eingespeichert wird.
4 0 9 8 19/0788 ßAD ORlGiMAL
rbre caungg-
Wenngleich die Erfindung anband der unterbrecht,
freien Befeblsverbindungsverarbeitung (pipeline processing)
von Befehlen beschrieben worden ist, Bind noch weitere
Beispiele für -Befehlß verbind unge verarbeitung in der vorgenannten
weiteren US-Patentanmeldung derselben Anmelclerin
mit dem Titel "CONDITION CODE DETERMINATION AND DATA
PKOGESSIWG SYSTEM" beschrieben. Selbstverständlich lassen
niob, das Datenverarbeitungssystem und das vorgeschlagene
Verfahren sur Uat;onvorarbo Ltung in einer für den Fachmann
ohne v/eiteren ersichtlichen V/eise in ihrer Form und in Einzelheiten vioIsei b-L>·; abändern oder weiter ausgestalten.
409819/0788 ' BAD
Claims (1)
- Pate η. tans ρ r ü c b. eDatenverarbeitungssystem mit Speichern, Befehlsbandhabe- und Befeh.lBaußführungseinrich.tungen zur taktgesteuerten Datenverarbeitung$ gekennzeichnet durch eine aus mehreren Stufen bestehende Bef ehlsfolgeverarbeitiingseinriobtung und zum Einführen mehrerer segmentierter Be- · fehle in die Stufen mit einer Taktperioden-Zeitvernchiebung zwischen den Befehlen, die gleich ist einer ganzen Zahl größer eins, dienende Torrichtungen.2. Datenverarbeitungssystem nach Anspruch. 1 , dadurch, gekennzeichnet, daß die Zeitverschiebung zwei Taktperioden beträgt= .3 = Datenverarbeitungssystera nach Anspruch 1, dadurch, gekennzeichnet j daß dor Befehlestrom aus 13 Einperiodensegmenten besteht«4. Datenverarbeitungssystem nach. Anspruch. 3S dadurch gekennzeichnet, daß die Befeh'.lnsegmente aus PFO für Yorabfrageverschiebung, IA für Befehlsadreßformation, IB1 für Befehlspufferzugriffbeginn, ΊΒ2 für Befehlspufferzu- . griffende j D für Bofehlsdekodierung, R für Leseadreßdaten, OA für Operandenadreßformation, 0B1 für Operandenpufferzugriffbeginn, 0B2 für Operanäenpufferzugriffende, FA für Ausführungsbeginn, E2 für Ausfuhrungsende, GK für Prüfen und ¥ für Schreiben bestehen.5. Datenverarbeitungosystem nach Anspruch. 2, dadurch gekennzeichnet, daß die Befehlsausführungseinrichtung aus mehreren, zum Ausführen von Befehlen dienenden Funktionseinheiten (19, 1Qs 30, 32, 20) besteht, die jeweils zur '. Ausführung einer Datenmanipulation einmalig pro Taktperio— de ausgelegt sind, und das System wenigstens zwei in Reihe geschaltete Funktionseinheiten, die über zwe'i Taktperioden des Datenverarbeitungssystems betreibbar sind, aufweist.40 9 819/0788 BAD original.6. Datenverarbeitungssystem nach Anspruch. 2, dadurch • gekennzeichnet, daß die Befehlsausf übungseinrichtung eine zum Ausführen logischer, Vergleichs- und Prüffunktionen innerhalb eines Takts des Datenverarbeitungssystems die-" nende erste Funktionseinheit und eine mit dieser in Reihe geschaltete, zum Ausführen von Additionen innerhalb eines Takts des Datenverarbeitungssystems·dienende zweite Funktionseinheit aufweist, wobei die Zeitverschlebung von Befehlen -in der Befehlsfolgeverarbeitungseinrichtung gleich ist der Ausführungszeit für Dat-enmanipulationen in der ersten und zweiten Funktionseinheit.7. Datenverarbeitungssystem nach Anspruch 6, dadurch gekennzeichnet, daß jeweils parallel zur zweiten Funktionseinheit und in Reihe mit der ersten Funktionseinheit eine Vervielfacher-Funktionseinheit (19), eine Schieberegister-Funktionseinheit (30) und eine Byte^addierwerk-Punktiotiseinheit (32) angeordnet sind und Datenmanipulationen in der Ausführungeninrichtung über wenigstens zwei Takte des Datenverarbeitungssystems ausführbar sind.8. DatenverarbeitungBsystem nach Anspruch 1, dadurch, gekennzeichnet, daß die Befeblsfolgeverarbeitungseinricbtung mehrere, zum Speichern von zur Ausbildung von Effektivadressen zu addierenden Adressenwerten dienende Adreßregister (310-316) aufweist, die in den Adreßregistern gespeicherte Information auf ein Effektivadreßaddierwerk EAA (318) geschaltet ist, der Ausgang des Effektivadreßaddierwerks in einem Effektivadreßregister (322) speicberbar ist, sowie eine mehrere, zur Speicherung der Befehle während aufeinanderfolgender Segmente der Befehlsfolgeverarbeitung dienende Schieberegisterstufen aufweisende Befehlsverbindung und eine Folgesteuerung, vermittels weleher bewirkt wird, daß die EffektivadresBe im Effektivadreßregister Zugriff zu Befehlen im Speicher erhält und diese Befehle in die Befehlsverbindung überträgt, vorgesehen sind. '40 9 819/07889· DatenverarbeitungBsystem nach. Anspruch 4 und 8, dadurch gekennzeichnet, daß die Befehlsfolgeverarbeitungseinrichtung eine während der D-' und R-Segmente betätigbare und. ein zum Speichern des Befehls zu Ende des R-Segments dienendes Register aufweisende erste Stufe,.eine über die OA- und OB1-Segmente' betätigbare und ein zum Speichern des Befehls zu Ende des 0B1-Segments dienendes Register aufweisende zweite Stufe, eine über die 0B2- und Ei-Segmente betätigbare und ein zum Speichern des Befehls zu Ende des Ei-Segments dienendes Register aufweisende dritte Stufe, eine über das E2-Segment betätigbare und ein zum Speichern des Befehls zu Ende des E2-Segments dienendes Register aufweisende vierte Stufe, eine über das GK-Segment betätigbare fünfte Stufe, eine über das W-Segment betätigbare sechste Stufe und eine zur lOlgefortschaltung der Befehle durch, die Befehlsfolgeverarbeitungseinrichtung dienende Steuerung aufweist.10. Datenverarbeitungssystem nach. Anspruch 9, dadurch, gekennzeichnet, daß das ΡΙΌ-Segment dazu dient, Adressen-•Information in den Adreßregistern zu speichern, das ΙΑ-Segment dazu dient, Information von den Adreßregistern zuzufügen und im Effektivadreßregister die Effektivadresse zu bilden, das IB1-Segment dazu dient, die Effektivadresse von dem Effektivadreßregister zu dem Speicher zu übertragen und den Zugriff zu einem Befehl einzuleiten,, und das IB2-Segment dazu dient, den Zugriff des adressierten Befehls in dem Speicher zu beenden und diesen dem D-Segment zum Dekodieren zuzuführen,11. Datenverarbeitungssystem nach. Anspruch. 9» dadurch, gekennzeichnet, daß ein durch, ein Pufferadreßregister adressierter Speicher mit mehreren, zum Abfragen und Sortieren von Daten an für das Adreßregister zugänglichen „Datenstellen dienenden Registern vorgesehen ist und dazu dient, über zweiDaktperloden des Datenverarbeitungssystems409819/0788Zugriff zu Informationen zu erbalten.12. Datenverarbeitungssystem nach Anspruch 1, dadurch, gekennzeichnet, daß der AusfUhrungseinrichtung zur Ausführung von Datenmanipulationen wenigstens zwei Taktperioden zur Verfügung stehen und der Speicher in wenigstens zwei Taktperioden des Datenverarbeitungssystems zum Anrufen oder Speichern von Daten den Zugriff zu Speichers bellen hat.13· Datenverarbeitungssyatem nach Anspruch 12, wobei die Befehlsverarbeitung zwei Speicherzugriffe, nämlich einen zur Befehlsabfragung und einen zur Operandenabfragung erforderlich, macht, dadurch gekennzeichnet, daß der Speicherzugriff durch eine gemeinsame Zugriffsschaltung in der Befehlsverarbeitungseinrichtung und der Speichersteuereinheit (4)ausführbar ist, und der Befehlszugriff für einen Befehl in einer ersten Befehlsfolge und der Operandenzugriff für einen Operanden in einer zweiten Befehlsfolge vermittels einer Zweitakt-Zeitverschiebung der Befehle innerhalb der Befehlsfolgeverarbeitungseinrichtung in. unterschiedlichen Zeitpunkten ausführbar sind.14. Datenverarbeitungssystem nach Anspruch 13, dadurch gekennzeichnet, daß die Befehlshandhabeeinrichtung ein zur Aufnahme von Ausgabe-Befehlswörtern dienendes Befehlswortregister (338), ein zum Halten von dem Befehlswortregister eingegebener Befehle dienendes Befeblspufferregiater (330), sowie eine zur Auswahl des nächsten, von dem BefehlBpufferregiöter oder dom Befeblswortregister in die Befehlsverbindung (350) einzugebenden Befehlsworts dienende Wahlvorrichtung aufweist.15. Datenverarbeitungssystem nach Anspruch 14, dadurch gekennzeichnet, daß die Befehlshandhabeeinrichtung mehrere Mehrzweokregister, zum Speichern von Informationen in. den Mehrzweckragistern dienende Eingaberegister und zum Speichern von Informationsausgabe von den Mehr—409819/0788zweckregistern dienende Ausgab.eregister aufweist,, wobei · der Zugriff zu den Mehrzweckregistern wäbrend des R-Segments durcb. .die erste Stufe der- Befeblsverbindung (350) zum'Halten von Adreßinformation in den Adreßregistern freigegeben ist. ·16. Datenverarbeitungssystem nacb einem der Ansprücbe 1 - 1.5, dadurch gekennzeichnet, daß die im Speieber enthaltenen Solmellpuffer für einen Zugriff zum Speichern und Abrufen von Daten innerhalb zwei Taktperioden, und die mehreren, in der Aus führungseinrichtung enthaltenen ·- Funktionseinheiten, von denen wenigstens zwei Funktionseinheiten in Reibe geschaltet sind, für die Ausführung von Datenmanipulationen durch, die Ausführungseinrichtung innerhalb zwei Taktperioden ausgelegt sind, und die in , der Befehlshandbabeeinrichtung enthaltene und mehrere Reibenstufen- aufweisende BefehlsfolgeverarbeitungBein-.richtung mit einer zum Einführen mehrerer segmentierter Befehle, von denen jedes Segment wäbrend einer Taktperiode aktiv ist·, in Stufen mit einer zwei Taktperioden entsprechenden Zeitverschiebung zwischen Befehlen, dienenden Vorrichtung verseben ist. ^ ·17. Datenverarbeitungssystem nach Anspruch 8, das einen Hauptspeicher, eine Speicbersteuereinbeit,- eine Kanaleinbeit, eine Befehlseinh.eit, eine Ausfuhrungseinheit und ein Bedienungspult aufweist und zur Ausführung von durcb ein gespeichertes Programm aus einer Befeblsfolge vorgegebenen Datenmanipulationen, wobei jeder Be- fehl aus mehreren Eintakt-Segmenten besteht und das System durch Taktperioden gesteuert ist, ausgelegt ist, dadurch, gekennzeichnet, daß die Scbieberegisterstufen der Befeblsverbindung (350) zur Speicherung von Befehlen geschaltet sind, die von der Speichersteuereinbeit (4) abgerufen werden, und die Übertragung von Befehlen in die Befehlsverbindung mit einer jeweils wenigstens zwei Segmente betragenden Verschiebung zwischen den Befehlen 'ausführbar ist.409819/078818. Vorfahren zur Datenverarbeitung vermittels eines jOatenvcrarbeitungssystems nach einem oder mehreren der Ansprüche 1 ~ 17, wobei die Befehlsbandbabeeinriehtimg eine Befeblnfolgeverarbeitungseinr.lcbtung mit mehreren floihenstufon aufweist und taktsignal gen teuer t int, dadurch gekennzeichnet5 daß mehrere, ,jeweils während eine?: Tnlctperiode aktive, negmentierte Befehle mit einer einer ganzen Zahl großer als eins von Tnktperioden entsprechenden noit-lioben ^ernohiehung zwischen den Befehlen reih.onwo.ine in die Stufen eingeführt und mit einer .Zweitakt-Zeitvernchiobung durch die !BefeblBfolgeverarbeitungöeinrichtung fortgeschaltet worden.19. Verfahren nach. Anspruch. 18, vermittels eines Datenverarbeitungonystomo nach, einem der Ansprüche 1 - 17S wobei der Zugriff rsu Spo ic Vorinformation über zwei. Taktperioden erfolgt, die I3efehlöhandh.abeeinrich.tung Effoktivadrennon für Befehle und für Operanden im Speicher ,"jeweils über zwei Taktperioden bildet und die BefehlsausfUbrungsein-richtung gesteuert durch, die BefehlGhandhabeeinrichtung Datenmanipula-tionen über awei Taktperioden ausführt5 dadurch ge kenn si ο j.nhnet, daß zur Ausführung von Befehlen meh]?ere oeginentierte Befehle .mit einer gleich «wei Taktperioden entnpreohenden Zeitverschiebung zv/isch.en Befohlen in die Befehlofolgeverarbeitungßeinrich.tung eingeführt, in einem Zeitpunkt Effektivadressen für Befehle erzeugt und Befehle abgerufen und in einem anderen Zeitpunkt Effektivadressen für Operanden erzeugt und Operanden abgerufen werden.409819/0788γ 3S ·♦Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00302221A US3840861A (en) | 1972-10-30 | 1972-10-30 | Data processing system having an instruction pipeline for concurrently processing a plurality of instructions |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2353258A1 true DE2353258A1 (de) | 1974-05-09 |
DE2353258C2 DE2353258C2 (de) | 1985-04-25 |
Family
ID=23166821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2353258A Expired DE2353258C2 (de) | 1972-10-30 | 1973-10-24 | Datenverarbeitungsanlage |
Country Status (15)
Country | Link |
---|---|
US (1) | US3840861A (de) |
JP (1) | JPS546180B2 (de) |
AT (1) | AT348277B (de) |
BE (1) | BE806695A (de) |
BR (1) | BR7308459D0 (de) |
CA (1) | CA998184A (de) |
CH (1) | CH589892A5 (de) |
DE (1) | DE2353258C2 (de) |
DK (1) | DK143875C (de) |
ES (1) | ES420350A1 (de) |
FR (1) | FR2205231A5 (de) |
GB (1) | GB1445746A (de) |
IT (1) | IT999053B (de) |
NL (1) | NL7314830A (de) |
NO (1) | NO141449C (de) |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1443777A (en) * | 1973-07-19 | 1976-07-28 | Int Computers Ltd | Data processing apparatus |
GB1441817A (en) * | 1973-07-19 | 1976-07-07 | Int Computers Ltd | Data processing apparatus |
USRE31790E (en) * | 1974-03-13 | 1985-01-01 | Sperry Corporation | Shared processor data entry system |
US4025771A (en) * | 1974-03-25 | 1977-05-24 | Hughes Aircraft Company | Pipe line high speed signal processor |
CA1059639A (en) * | 1975-03-26 | 1979-07-31 | Garvin W. Patterson | Instruction look ahead having prefetch concurrency and pipe line features |
GB1584004A (en) * | 1976-06-07 | 1981-02-04 | Amdahl Corp | Data processing system |
US4085450A (en) * | 1976-12-29 | 1978-04-18 | Burroughs Corporation | Performance invarient execution unit for non-communicative instructions |
US4217638A (en) * | 1977-05-19 | 1980-08-12 | Tokyo Shibaura Electric Co., Ltd. | Data-processing apparatus and method |
JPS5440537A (en) * | 1977-09-07 | 1979-03-30 | Hitachi Ltd | Pipeline control system |
JPS54121070U (de) * | 1978-02-09 | 1979-08-24 | ||
US4215416A (en) * | 1978-03-22 | 1980-07-29 | Trw Inc. | Integrated multiplier-accumulator circuit with preloadable accumulator register |
JPS5847054B2 (ja) * | 1978-10-31 | 1983-10-20 | 富士通株式会社 | デジタル信号処理用デ−タ処理装置 |
JPS6041768B2 (ja) * | 1979-01-19 | 1985-09-18 | 株式会社日立製作所 | デ−タ処理装置 |
US4253147A (en) * | 1979-04-09 | 1981-02-24 | Rockwell International Corporation | Memory unit with pipelined cycle of operations |
CA1134952A (en) * | 1979-04-24 | 1982-11-02 | Thomas E. Kloos | Means and method within a digital processing system for prefetching both operation codes and operands |
JPS5621240A (en) * | 1979-07-27 | 1981-02-27 | Hitachi Ltd | Information processor |
JPS6019809B2 (ja) * | 1979-12-26 | 1985-05-18 | 株式会社日立製作所 | デ−タ処理装置 |
US4539635A (en) * | 1980-02-11 | 1985-09-03 | At&T Bell Laboratories | Pipelined digital processor arranged for conditional operation |
US4598358A (en) * | 1980-02-11 | 1986-07-01 | At&T Bell Laboratories | Pipelined digital signal processor using a common data and control bus |
DE3066955D1 (en) * | 1980-06-24 | 1984-04-19 | Ibm | Signal processor computing arrangement and method of operating said arrangement |
US4467444A (en) * | 1980-08-01 | 1984-08-21 | Advanced Micro Devices, Inc. | Processor unit for microcomputer systems |
JPS6028015B2 (ja) * | 1980-08-28 | 1985-07-02 | 日本電気株式会社 | 情報処理装置 |
JPS5757345A (en) * | 1980-09-24 | 1982-04-06 | Toshiba Corp | Data controller |
US4519030A (en) * | 1981-05-22 | 1985-05-21 | Data General Corporation | Unique memory for use in a digital data system |
US4399507A (en) * | 1981-06-30 | 1983-08-16 | Ibm Corporation | Instruction address stack in the data memory of an instruction-pipelined processor |
JPS5848146A (ja) * | 1981-09-18 | 1983-03-22 | Toshiba Corp | 命令先取り方式 |
US4453215A (en) * | 1981-10-01 | 1984-06-05 | Stratus Computer, Inc. | Central processing apparatus for fault-tolerant computing |
US4866604A (en) * | 1981-10-01 | 1989-09-12 | Stratus Computer, Inc. | Digital data processing apparatus with pipelined memory cycles |
EP0077153B1 (de) * | 1981-10-01 | 1987-03-04 | Stratus Computer, Inc. | Digitale Datenverarbeitungsanlage mit Zuverlässigkeits-Bus-Protokoll |
JPS5858653A (ja) * | 1981-10-02 | 1983-04-07 | Hitachi Ltd | デ−タ処理装置 |
JPS58129550A (ja) * | 1982-01-27 | 1983-08-02 | Toshiba Corp | 演算制御装置 |
US4577282A (en) * | 1982-02-22 | 1986-03-18 | Texas Instruments Incorporated | Microcomputer system for digital signal processing |
US4490806A (en) * | 1982-06-04 | 1984-12-25 | Research Corporation | High repetition rate transient recorder with automatic integration |
JPS592143A (ja) * | 1982-06-29 | 1984-01-07 | Hitachi Ltd | 情報処理装置 |
US4521851A (en) * | 1982-10-13 | 1985-06-04 | Honeywell Information Systems Inc. | Central processor |
DE3241357A1 (de) * | 1982-11-09 | 1984-05-10 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung zur mikrobefehls-bereitstellung fuer mindestens zwei unabhaengig arbeitende funktionseinheiten in einem integrierten, mikroprogrammierten elektronischen baustein und verfahren zu ihrem betrieb |
US4594655A (en) * | 1983-03-14 | 1986-06-10 | International Business Machines Corporation | (k)-Instructions-at-a-time pipelined processor for parallel execution of inherently sequential instructions |
WO1985000453A1 (en) * | 1983-07-11 | 1985-01-31 | Prime Computer, Inc. | Data processing system |
JPS6025663U (ja) * | 1983-07-29 | 1985-02-21 | ワイケイケイ株式会社 | バレ−ボ−ル練習器具 |
US4685058A (en) * | 1983-08-29 | 1987-08-04 | Amdahl Corporation | Two-stage pipelined execution unit and control stores |
US4571673A (en) * | 1983-09-29 | 1986-02-18 | Tandem Computers Incorporated | Enhanced CPU microbranching architecture |
JPH0658631B2 (ja) * | 1983-12-19 | 1994-08-03 | 株式会社日立製作所 | デ−タ処理装置 |
US4692888A (en) * | 1984-10-03 | 1987-09-08 | Advanced Micro Devices, Inc. | Method and apparatus for generating and summing the products of pairs of numbers |
JPH0776917B2 (ja) * | 1984-12-29 | 1995-08-16 | ソニー株式会社 | マイクロコンピユ−タ |
JPH0762823B2 (ja) * | 1985-05-22 | 1995-07-05 | 株式会社日立製作所 | デ−タ処理装置 |
JPH0766329B2 (ja) * | 1985-06-14 | 1995-07-19 | 株式会社日立製作所 | 情報処理装置 |
US5109524A (en) * | 1985-07-02 | 1992-04-28 | Vlsi Technology, Inc. | Digital processor with a four part data register for storing data before and after data conversion and data calculations |
US5226129A (en) * | 1986-10-30 | 1993-07-06 | Nec Corporation | Program counter and indirect address calculation system which concurrently performs updating of a program counter and generation of an effective address |
US4797817A (en) * | 1986-12-10 | 1989-01-10 | Ncr Corporation | Single cycle store operations in a virtual memory |
US4926355A (en) * | 1987-07-02 | 1990-05-15 | General Datacomm, Inc. | Digital signal processor architecture with an ALU and a serial processing section operating in parallel |
US4991078A (en) * | 1987-09-29 | 1991-02-05 | Digital Equipment Corporation | Apparatus and method for a pipelined central processing unit in a data processing system |
US4916652A (en) * | 1987-09-30 | 1990-04-10 | International Business Machines Corporation | Dynamic multiple instruction stream multiple data multiple pipeline apparatus for floating-point single instruction stream single data architectures |
JP2690921B2 (ja) * | 1987-12-25 | 1997-12-17 | 株式会社日立製作所 | 情報処理装置 |
FR2656442B1 (fr) * | 1989-12-21 | 1994-07-29 | Bull Sa | Processeur a plusieurs unites microprogrammees avec mecanisme d'execution anticipee des instructions. |
US5402452A (en) * | 1992-08-25 | 1995-03-28 | Alcatel Network Systems, Inc. | Incremental phase smoothing desynchronizer and calculation apparatus |
JP2924736B2 (ja) * | 1995-10-06 | 1999-07-26 | 株式会社デンソー | パイプライン演算装置 |
US5872910A (en) * | 1996-12-27 | 1999-02-16 | Unisys Corporation | Parity-error injection system for an instruction processor |
US6708283B1 (en) | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
US6735715B1 (en) | 2000-04-13 | 2004-05-11 | Stratus Technologies Bermuda Ltd. | System and method for operating a SCSI bus with redundant SCSI adaptors |
US6691257B1 (en) | 2000-04-13 | 2004-02-10 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus protocol and method for using the same |
US6687851B1 (en) | 2000-04-13 | 2004-02-03 | Stratus Technologies Bermuda Ltd. | Method and system for upgrading fault-tolerant systems |
US6633996B1 (en) | 2000-04-13 | 2003-10-14 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus architecture |
US6820213B1 (en) | 2000-04-13 | 2004-11-16 | Stratus Technologies Bermuda, Ltd. | Fault-tolerant computer system with voter delay buffer |
US7149878B1 (en) * | 2000-10-30 | 2006-12-12 | Mips Technologies, Inc. | Changing instruction set architecture mode by comparison of current instruction execution address with boundary address register values |
US6948010B2 (en) | 2000-12-20 | 2005-09-20 | Stratus Technologies Bermuda Ltd. | Method and apparatus for efficiently moving portions of a memory block |
US6766479B2 (en) | 2001-02-28 | 2004-07-20 | Stratus Technologies Bermuda, Ltd. | Apparatus and methods for identifying bus protocol violations |
US7065672B2 (en) | 2001-03-28 | 2006-06-20 | Stratus Technologies Bermuda Ltd. | Apparatus and methods for fault-tolerant computing using a switching fabric |
US7711926B2 (en) * | 2001-04-18 | 2010-05-04 | Mips Technologies, Inc. | Mapping system and method for instruction set processing |
US6996750B2 (en) | 2001-05-31 | 2006-02-07 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for computer bus error termination |
US6826681B2 (en) * | 2001-06-18 | 2004-11-30 | Mips Technologies, Inc. | Instruction specified register value saving in allocated caller stack or not yet allocated callee stack |
US7107439B2 (en) * | 2001-08-10 | 2006-09-12 | Mips Technologies, Inc. | System and method of controlling software decompression through exceptions |
TWI337495B (en) * | 2006-10-26 | 2011-02-11 | Au Optronics Corp | System and method for operation scheduling |
US9557936B2 (en) * | 2014-12-31 | 2017-01-31 | Texas Instruments Incorporated | Protection of memories, datapath and pipeline registers, and other storage elements by distributed delayed detection and correction of soft errors |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3609700A (en) * | 1970-02-24 | 1971-09-28 | Burroughs Corp | Data processing system having an improved fetch overlap feature |
-
1972
- 1972-10-30 US US00302221A patent/US3840861A/en not_active Expired - Lifetime
-
1973
- 1973-10-16 CA CA183,460A patent/CA998184A/en not_active Expired
- 1973-10-17 GB GB4842873A patent/GB1445746A/en not_active Expired
- 1973-10-24 DE DE2353258A patent/DE2353258C2/de not_active Expired
- 1973-10-29 BE BE137220A patent/BE806695A/xx not_active IP Right Cessation
- 1973-10-29 CH CH1520673A patent/CH589892A5/xx not_active IP Right Cessation
- 1973-10-29 IT IT30690/73A patent/IT999053B/it active
- 1973-10-29 NL NL7314830A patent/NL7314830A/xx not_active Application Discontinuation
- 1973-10-29 FR FR7338458A patent/FR2205231A5/fr not_active Expired
- 1973-10-29 NO NO4167/73A patent/NO141449C/no unknown
- 1973-10-29 BR BR8459/73A patent/BR7308459D0/pt unknown
- 1973-10-29 JP JP12153773A patent/JPS546180B2/ja not_active Expired
- 1973-10-29 DK DK583173A patent/DK143875C/da active
- 1973-10-29 AT AT910273A patent/AT348277B/de active
- 1973-10-30 ES ES420350A patent/ES420350A1/es not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3609700A (en) * | 1970-02-24 | 1971-09-28 | Burroughs Corp | Data processing system having an improved fetch overlap feature |
Non-Patent Citations (1)
Title |
---|
IBM Journal, Januar 1967, S. 8-24 * |
Also Published As
Publication number | Publication date |
---|---|
NO141449B (no) | 1979-12-03 |
DE2353258C2 (de) | 1985-04-25 |
ES420350A1 (es) | 1976-06-16 |
US3840861A (en) | 1974-10-08 |
GB1445746A (en) | 1976-08-11 |
AU6189373A (en) | 1975-05-01 |
DK143875C (da) | 1982-04-13 |
IT999053B (it) | 1976-02-20 |
DK143875B (da) | 1981-10-19 |
JPS4996652A (de) | 1974-09-12 |
BE806695A (fr) | 1974-02-15 |
NO141449C (no) | 1980-03-12 |
NL7314830A (de) | 1974-05-02 |
AT348277B (de) | 1979-02-12 |
CA998184A (en) | 1976-10-05 |
JPS546180B2 (de) | 1979-03-26 |
CH589892A5 (de) | 1977-07-29 |
BR7308459D0 (pt) | 1974-08-29 |
ATA910273A (de) | 1978-06-15 |
FR2205231A5 (de) | 1974-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2353258A1 (de) | Datenverarbeitungssystem | |
DE2724125C2 (de) | ||
DE3210816C2 (de) | ||
DE1178623C2 (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE60215835T2 (de) | Reduzierung von komponenten in einer montgomery multiplikations-recheneinheit | |
DE2119063C2 (de) | Datenverarbeitungseinrichtung mit einer Einrichtung zur Steuerung von Programmunterbrechungsanforderungen | |
DE2357003C2 (de) | Prozessor für eine Mehrprogramm-Datenverarbeitungsanlage | |
DE1549476C3 (de) | Anordnung zur Ausführung von Divisionen | |
DE2735814C2 (de) | Nach dem Pipelineprinzip arbeitende Datenverarbeitungseinrichtung | |
DE2023354C2 (de) | Datenverarbeitungsanlage mit einem Mikrobefehlsspeicher | |
DE3338345C2 (de) | ||
DE3424962C2 (de) | ||
DE1813916A1 (de) | Elektronische Datenverarbeitungsanlage | |
DE69133571T2 (de) | Datenprozessor mit der Fähigkeit, zwei Befehle gleichzeitig auszuführen | |
DE1942005B2 (de) | Datenverarbeitungsanlage zur aufnahme und abgabe von digitalen daten und zur ausfuehrung von operationen an den daten | |
DE2712224A1 (de) | Datenverarbeitungsanlage | |
DE3116100A1 (de) | Sprungabschaetz-zentraleinheit | |
DE2902080A1 (de) | Daten-kanal-steueranordnung | |
CH644461A5 (de) | Digitale multipliziereinrichtung. | |
DE3043653A1 (de) | Datenverarbeitungsanlage | |
DE2054830A1 (de) | Informationsverarbeitungssystem mit wortstrukturiertem Speicher und Verfahren fur einen Zugriff zu einem derar tigen Speicher | |
DE1201586B (de) | Programmgesteuerte Daten-Auswertmaschine | |
DE2702722A1 (de) | Instruktionsinterpretation in elektronischen datenverarbeitungsanlagen | |
DE1499286B2 (de) | Datenbearbeitungsanlage | |
DE2150292C2 (de) | Mikroprogrammgesteuerte Datenverarbeitungsanlage mit überlagerter Ausführung und Entnahme von Befehlen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G06F 9/38 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |